JP2016066682A - Infrared photo-detection apparatus and semiconductor photo-detection element - Google Patents

Infrared photo-detection apparatus and semiconductor photo-detection element Download PDF

Info

Publication number
JP2016066682A
JP2016066682A JP2014194184A JP2014194184A JP2016066682A JP 2016066682 A JP2016066682 A JP 2016066682A JP 2014194184 A JP2014194184 A JP 2014194184A JP 2014194184 A JP2014194184 A JP 2014194184A JP 2016066682 A JP2016066682 A JP 2016066682A
Authority
JP
Japan
Prior art keywords
semiconductor
silicon substrate
light receiving
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014194184A
Other languages
Japanese (ja)
Inventor
広平 三浦
Kohei Miura
広平 三浦
猪口　康博
Yasuhiro Inoguchi
康博 猪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014194184A priority Critical patent/JP2016066682A/en
Publication of JP2016066682A publication Critical patent/JP2016066682A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an infrared photo-detection apparatus, with satisfactory productivity, including a light absorption layer which has crystallinity capable of providing a desired photo-detection property and is sensitive to infrared rays, and capable of reducing decrease of infrared rays introduced to the light absorption layer by rear-face incidence.SOLUTION: A light absorption layer 29b includes a compound semiconductor containing antimony as a group V. A semiconductor laminate 29 for a photodiode 17a forms a junction 31 on a silicon substrate 27. High conductivity can be applied to the silicon substrate 27 by selectively adding a dopant and in the aspect of band gap, light in an infrared wavelength band is transmissible through a silicon semiconductor. The transmitted light is incident through the silicon substrate 27 to the light absorbing layer 29b of each photodiode. A first surface 27a of the silicon substrate 27 includes a first semiconductor of first specific resistance, and a second surface 27b of the silicon substrate 27 includes a second semiconductor of second specific resistance. A region 27c formed from the first semiconductor is thinner than a region 27d formed from the second semiconductor.SELECTED DRAWING: Figure 1

Description

本発明は、赤外線受光装置及び半導体受光素子に関する。   The present invention relates to an infrared light receiving device and a semiconductor light receiving element.

非特許文献１は、赤外光を画像化する素子として、２次元センサアレイ（Ｆｏｃａｌ ｐｌａｎｅ ａｒｒａｙ；ＦＰＡ）という光検出器を開示する。２次元センサアレイは、フォトダイオードが２次元に配列されたセンサチップと、フォトダイオードの信号を読み出すシリコン集積回路が接合された構造を有する。非特許文献２には、ＧａＳｂ基板上に形成されたタイプＩＩの（ＩｎＡｓ／ＧａＳｂ）超格子からなる受光層を備えた赤外用フォトダイオードが開示されている。非特許文献３には、ＧａＳｂ基板上に形成されたタイプＩＩの（ＩｎＡｓ／ＧａＳｂ）超格子を受光層に用いた２次元センサアレイが開示されている。   Non-Patent Document 1 discloses a photodetector called a two-dimensional sensor array (FPA) as an element for imaging infrared light. The two-dimensional sensor array has a structure in which a sensor chip in which photodiodes are two-dimensionally arranged and a silicon integrated circuit for reading out photodiode signals are joined. Non-Patent Document 2 discloses an infrared photodiode including a light-receiving layer made of a type II (InAs / GaSb) superlattice formed on a GaSb substrate. Non-Patent Document 3 discloses a two-dimensional sensor array using a type II (InAs / GaSb) superlattice formed on a GaSb substrate as a light receiving layer.

Mohamed Henini & Manijeh Razeghi, Handbook of Infrared Detection Technologies (2000)Mohamed Henini & Manijeh Razeghi, Handbook of Infrared Detection Technologies (2000) Binh-Minh Nguyen, Darin Hoffman, Yajun Wei, Pierre-Yves Delaunay, Andrew Hood, and Manijeh Razeghi, ”Very high quantum efficiency in type-II InAs/GaSb superlattice photodiode with cutoff of 12 μm” Appl. Phys. Lett., Vol.90, 231108Binh-Minh Nguyen, Darin Hoffman, Yajun Wei, Pierre-Yves Delaunay, Andrew Hood, and Manijeh Razeghi, “Very high quantum efficiency in type-II InAs / GaSb superlattice photodiode with cutoff of 12 μm” Appl. Phys. Lett., Vol.90, 231108 M. Walther, J. Schmitz, R. Rehm, S. Kopta, F. Fuchs, J. Fleissner, W. Cabanski, J. Ziegler, “Growth of InAs/GaSb short-period superlattices for highresolution mid-wavelength infrared focal plane array detectors” J. of Cryst. Growth, Vol. 278 (2005) p156M. Walther, J. Schmitz, R. Rehm, S. Kopta, F. Fuchs, J. Fleissner, W. Cabanski, J. Ziegler, “Growth of InAs / GaSb short-period superlattices for high resolution mid-wavelength infrared focal plane array detectors ”J. of Cryst. Growth, Vol. 278 (2005) p156 赤崎勇編著, アドバンスト エレクトロニクス I-1 III-V族化合物半導体 (1994)Akazaki Isao, Advanced Electronics I-1 III-V compound semiconductors (1994)

ＩｎＡｓ／ＧａＳｂ超格子からなる受光層を備える２次元センサアレイでは、暗電流を低減し、受光感度を向上させるために、一般的に冷却して使用される。波長数μｍ〜１０μｍ程度に受光感度を有するセンサでは摂氏マイナス１９６度といった低温において使用されることがある。   In a two-dimensional sensor array including a light receiving layer made of an InAs / GaSb superlattice, it is generally cooled and used in order to reduce dark current and improve light receiving sensitivity. A sensor having a light receiving sensitivity with a wavelength of about several μm to 10 μm may be used at a low temperature of minus 196 degrees Celsius.

また、非引用文献２及び３の赤外用フォトダイオード或いは２次元センサアレイでは、受光層を搭載するＧａＳｂ基板を通過して該受光層に入射する。これらの赤外用フォトダイオード又は２次元センサアレイの作製では、ＩｎＡｓ／ＧａＳｂ超格子がＧａＳｂ基板上に成長される。通常の基板は受光層等のエピタキシャル層に比べて厚いので、基板の品質及び物性に依存して、受光層で検知されるべき赤外線の一部が基板の透過中に吸収される可能性がある。特に、ＧａＳｂ基板では、ＧａＡｓ基板やＩｎＰ基板に比べて欠陥等に由来するフリーキャリア密度が高く、このフリーキャリアによる光吸収が無視できない。このＧａＳｂ基板による赤外光の吸収は、受光層の感度を大幅に低下させる原因となる。   Further, in the infrared photodiodes or the two-dimensional sensor arrays of Non-cited Documents 2 and 3, the light passes through the GaSb substrate on which the light receiving layer is mounted and enters the light receiving layer. In manufacturing these infrared photodiodes or two-dimensional sensor arrays, an InAs / GaSb superlattice is grown on a GaSb substrate. Since a normal substrate is thicker than an epitaxial layer such as a light receiving layer, a part of infrared rays to be detected by the light receiving layer may be absorbed during transmission through the substrate, depending on the quality and physical properties of the substrate. . In particular, a GaSb substrate has a higher free carrier density due to defects and the like than a GaAs substrate or an InP substrate, and light absorption by this free carrier cannot be ignored. The absorption of infrared light by the GaSb substrate causes the sensitivity of the light receiving layer to be greatly reduced.

非引用文献２及び３の赤外用フォトダイオード或いは２次元センサアレイでは、ＩＩＩ−Ｖ族化合物半導体のＧａＳｂ基板上に受光層が作製されている。受光層及び基板のＧａＳｂのバンドギャップエネルギーは０．７０ｅＶであり、また受光層のＩｎＡｓのバンドギャップエネルギーは０．３６ｅＶである。しかし、厚さ数ｎｍのＩｎＡｓとＧａＳｂを交互に積層したＩｎＡｓ／ＧａＳｂ超格子では、ＧａＳｂの価電子帯がＩｎＡｓの価電子帯より高く、かつＧａＳｂの伝導帯がＩｎＡｓの伝導帯より高い。このためＩｎＡｓ／ＧａＳｂ超格子は、タイプＩＩのバンド構造を有し価電子帯および伝導帯にミニバンドが形成される。このミニバンドの働きにより、数マイクロメートル（下限）の波長を検知できる。一例として、波長３μｍの光はエレクトロンボルト単位で約０．３ｅＶに対応しており、中赤外の波長範囲は２．５μｍ〜４μｍである。ＩｎＡｓのバンドギャップは０．３６ｅＶで、波長３．４μｍに相当し、中赤外の波長範囲内にある。受光波長範囲に依っては、バンドギャップの点で厚いＩｎＡｓ（例えば基板）は入射光の透過を低減させる可能性がある。   In the infrared photodiodes or two-dimensional sensor arrays of Non-cited documents 2 and 3, a light receiving layer is formed on a GaSb substrate of a III-V group compound semiconductor. The band gap energy of GaSb of the light receiving layer and the substrate is 0.70 eV, and the band gap energy of InAs of the light receiving layer is 0.36 eV. However, in an InAs / GaSb superlattice in which InAs and GaSb having a thickness of several nm are alternately stacked, the valence band of GaSb is higher than the valence band of InAs, and the conduction band of GaSb is higher than the conduction band of InAs. Therefore, the InAs / GaSb superlattice has a type II band structure, and a miniband is formed in the valence band and the conduction band. By this mini-band function, a wavelength of several micrometers (lower limit) can be detected. As an example, light with a wavelength of 3 μm corresponds to about 0.3 eV in electron volt units, and the mid-infrared wavelength range is 2.5 μm to 4 μm. The band gap of InAs is 0.36 eV, which corresponds to a wavelength of 3.4 μm, and is in the mid-infrared wavelength range. Depending on the wavelength range of light received, InAs (eg, a substrate) that is thick in terms of band gap may reduce the transmission of incident light.

上記で述べた２次元センサアレイ等において、ＧａＳｂ基板による赤外光の吸収を低減するため、このＧａＳｂ基板を研磨やエッチング等の方法で厚さ数１０μｍまで薄層化することが考えられる。しかし基板の均一な研磨やエッチングによる除去は困難なうえ、薄層化処理中に基板或いはセンサチップが割れる等の不具合が生じる恐れがある。このような課題を避けるために、ＧａＳｂ基板以外の半導体基板を準備し、ＩｎＡｓ／ＧａＳｂ超格子を当該基板上に結晶成長する方法が考えられる。非特許文献４によれば、ＧａＳｂは０．６０９４ｎｍの格子定数を有し、ＩｎＡｓは０．６０５８ｎｍの格子定数（ＧａＳｂに対する格子定数差：０．５９％）を有する。これに対して、ＩｎＰは０．５８６９４ｎｍの格子定数（ＧａＳｂに対する格子定数差：３．８３％）を有し、Ｓｉは０．５４３０９ｎｍの格子定数（ＧａＳｂに対する格子定数差：１２．２１％）を有する。上記の諸元によれば、Ｖ族元素としてアンチモンを備える受光層を含むセンサアレイの作製では、エピタキシャル成長のための基板としてはＧａＳｂ基板又はＩｎＡｓ基板が適している一方で、ＧａＳｂのバンドギャップは、ＩｎＰに比べてＩｎＡｓのバンドギャップに近い。既に記載したように、ＩｎＰの格子定数は０．５８６９４ｎｍであり、格子定数差（ａ（ＩｎＰ）／ａ（ＧａＳｂ））はＧａＳｂの格子定数に対して３．８３％である。この格子定数差はシリコンに係る格子定数差に比べて小さいけれども、ＧａＳｂ及びＩｎＡｓに係る格子定数差に比べて大きい。   In the above-described two-dimensional sensor array or the like, in order to reduce the absorption of infrared light by the GaSb substrate, it can be considered that the GaSb substrate is thinned to a thickness of several tens of μm by a method such as polishing or etching. However, it is difficult to remove the substrate by uniform polishing or etching, and there is a risk of problems such as breakage of the substrate or sensor chip during the thinning process. In order to avoid such a problem, a method of preparing a semiconductor substrate other than the GaSb substrate and growing an InAs / GaSb superlattice on the substrate can be considered. According to Non-Patent Document 4, GaSb has a lattice constant of 0.6094 nm, and InAs has a lattice constant of 0.6058 nm (lattice constant difference with respect to GaSb: 0.59%). In contrast, InP has a lattice constant of 0.58694 nm (lattice constant difference with respect to GaSb: 3.83%), and Si has a lattice constant of 0.54309 nm (lattice constant difference with respect to GaSb: 12.21%). Have. According to the above specifications, in the production of a sensor array including a light receiving layer comprising antimony as a group V element, a GaSb substrate or an InAs substrate is suitable as a substrate for epitaxial growth, while the band gap of GaSb is It is closer to the band gap of InAs than InP. As already described, the lattice constant of InP is 0.58694 nm, and the lattice constant difference (a (InP) / a (GaSb)) is 3.83% with respect to the lattice constant of GaSb. Although this lattice constant difference is small compared to the lattice constant difference related to silicon, it is large compared to the lattice constant difference related to GaSb and InAs.

発明者の知見によれば、また、２次元センサアレイは、ＩｎＰ基板やＧａＡｓ基板上にも作製可能である。基板のＩｎＰのバンドギャップは１．２９ｅＶである。このようにＩｎＰ基板上にＩｎＡｓ／ＧａＳｂ超格子を成長できる。しかし、ＩｎＰ基板よりも大きな格子定数差を有するＳｉ基板上に、ＩｎＡｓ／ＧａＳｂ超格子を良好に結晶成長することの困難度は高い。   According to the inventor's knowledge, the two-dimensional sensor array can also be fabricated on an InP substrate or a GaAs substrate. The InP band gap of the substrate is 1.29 eV. Thus, an InAs / GaSb superlattice can be grown on the InP substrate. However, it is difficult to successfully grow an InAs / GaSb superlattice on a Si substrate having a larger lattice constant difference than that of an InP substrate.

求められていることは、裏面入射の２次元センサアレイにおいて、受光層の結晶成長からの基板への技術的要求を考慮しつつ、赤外線透過性に係る支持体としての基板への技術的要求を考慮することである。   What is sought after is that in a back-illuminated two-dimensional sensor array, taking into account the technical requirements for the substrate from the crystal growth of the light-receiving layer, the technical requirements for the substrate as an infrared transparent support are required. Is to consider.

本発明は、上記の背景を鑑みて為されたものであり、赤外線の波長域において所望の受光特性を提供できる光吸収層を有すると共に、裏面入射により該光吸収層に導入された赤外線の減少を低減できる赤外線受光装置を提供することにあり、また、該赤外線受光装置のための半導体受光素子を提供することにある。   The present invention has been made in view of the above background, and has a light absorption layer capable of providing a desired light receiving characteristic in the infrared wavelength region, and reduces the infrared light introduced into the light absorption layer by backside incidence. It is to provide an infrared light receiving device capable of reducing the above, and to provide a semiconductor light receiving element for the infrared light receiving device.

本発明の一側面に係る赤外線受光装置は、アレイ状に配列された複数のフォトダイオードを含む半導体受光素子と、前記半導体受光素子内の前記フォトダイオードからの信号を処理する処理回路を備えるシリコン集積素子と、を備え、前記シリコン集積素子はアレイ状に配列された複数の電極を含み、前記半導体受光素子内の前記フォトダイオードは、それぞれ、前記複数の電極に接続され、前記半導体受光素子は、シリコン基板と、前記フォトダイオードのための半導体積層と、前記シリコン基板と半導体積層との接合とを含み、前記半導体積層は、ＩＩＩ−Ｖ族化合物半導体を備え赤外線に感応する光吸収層を含み、前記シリコン基板は、前記半導体積層に接合を成す第１面と、該第１面の反対側にあり光入射面を構成する第２面とを有し、前記シリコン基板の前記第１面は、第１比抵抗を有する第１半導体を備え、前記シリコン基板の前記第２面は、第２比抵抗を有する第２半導体を備え、前記第１比抵抗は前記第２比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第１半導体からなる領域の厚さは、前記第２半導体からなる領域の厚さより薄い。   An infrared light receiving device according to an aspect of the present invention includes a silicon integrated device including a semiconductor light receiving element including a plurality of photodiodes arranged in an array and a processing circuit for processing a signal from the photodiode in the semiconductor light receiving element. And the silicon integrated element includes a plurality of electrodes arranged in an array, and the photodiodes in the semiconductor light receiving element are respectively connected to the plurality of electrodes, and the semiconductor light receiving element is Including a silicon substrate, a semiconductor stack for the photodiode, and a junction between the silicon substrate and the semiconductor stack, the semiconductor stack including a light-absorbing layer that includes a III-V compound semiconductor and is sensitive to infrared light, The silicon substrate has a first surface that joins the semiconductor stack, and a second surface that is opposite to the first surface and forms a light incident surface. The first surface of the silicon substrate includes a first semiconductor having a first specific resistance, and the second surface of the silicon substrate includes a second semiconductor having a second specific resistance, and the first specific resistance. Is lower than the second specific resistance, and the thickness of the region made of the first semiconductor is smaller than the thickness of the region made of the second semiconductor in the thickness direction of the silicon substrate.

本発明の別の側面に係る、半導体受光素子は、ＩＩＩ−Ｖ族化合物半導体を備え赤外線に感応する光吸収層を含む半導体積層を備えると共にアレイ状に配列された複数のフォトダイオードと、前記半導体積層を搭載するシリコン基板と、前記シリコン基板と前記半導体積層との接合と、を備え、前記シリコン基板は、前記半導体積層に前記接合を成す第１面と、該第１面の反対側にあり光入射面を構成する第２面とを有し、前記シリコン基板の前記第１面は第１半導体を備え、前記シリコン基板の前記第２面は第２半導体を備え、前記第１半導体は第１比抵抗を有し、前記第２半導体は第２比抵抗を有し、前記第１比抵抗は前記第２比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第１半導体からなる領域の厚さは、前記第２半導体からなる領域の厚さより薄い。   According to another aspect of the present invention, a semiconductor light receiving element includes a semiconductor laminate including a group III-V compound semiconductor and a light absorption layer sensitive to infrared rays, and a plurality of photodiodes arranged in an array, and the semiconductor A silicon substrate on which the stack is mounted; and a bond between the silicon substrate and the semiconductor stack, the silicon substrate being on the opposite side of the first surface and the first surface forming the bond to the semiconductor stack. A second surface constituting a light incident surface, wherein the first surface of the silicon substrate comprises a first semiconductor, the second surface of the silicon substrate comprises a second semiconductor, and the first semiconductor comprises a first semiconductor The first semiconductor has a second specific resistance, the first specific resistance is lower than the second specific resistance, and the region made of the first semiconductor in the thickness direction of the silicon substrate. The thickness of the second half Thinner than the thickness of the region made of the body.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。   The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明の一側面によれば、赤外線の波長域において所望の受光特性を提供できる光吸収層を有すると共に、裏面入射により該光吸収層に導入された赤外線の減少を低減できる赤外線受光装置を優れた量産性で提供することにあり、また、該赤外線受光装置のための半導体受光素子を提供でき、また、該赤外線受光装置のための半導体受光素子を提供できる。   As described above, according to one aspect of the present invention, it has a light absorption layer that can provide desired light receiving characteristics in the infrared wavelength region, and reduces the reduction of infrared light introduced into the light absorption layer by backside incidence. It is to provide an infrared light receiving device that can be manufactured with excellent mass productivity, to provide a semiconductor light receiving element for the infrared light receiving device, and to provide a semiconductor light receiving element for the infrared light receiving device.

図１は、本実施形態に係る赤外線受光装置を模式的に示す図面である。FIG. 1 is a drawing schematically showing an infrared light receiving device according to the present embodiment. 図２は、本実施形態に係る半導体受光素子を模式的に示す図面である。FIG. 2 is a drawing schematically showing the semiconductor light receiving element according to the present embodiment. 図３は、本実施形態に係る赤外線受光装置を作製する方法における主要な工程を模式的に示す図面である。FIG. 3 is a drawing schematically showing main steps in the method of manufacturing the infrared light receiving device according to the present embodiment. 図４は、本実施形態に係る赤外線受光装置を作製する方法における主要な工程を模式的に示す図面である。FIG. 4 is a drawing schematically showing main steps in the method of manufacturing the infrared light receiving device according to the present embodiment. 図５は、本実施形態に係る赤外線受光装置を作製する方法における主要な工程を模式的に示す図面である。FIG. 5 is a drawing schematically showing main steps in the method of manufacturing the infrared light receiving device according to the present embodiment. 図６は、別の実施形態に係る赤外線受光装置を作製する方法における主要な工程を模式的に示す図面である。FIG. 6 is a drawing schematically showing main steps in a method of manufacturing an infrared light receiving device according to another embodiment. 図７は、本実施形態に係る赤外線受光装置のための第１光検出器と異なる構造の第２光検出器及び第３光検出器を模式的に示す図面である。FIG. 7 is a drawing schematically showing a second photodetector and a third photodetector having a different structure from the first photodetector for the infrared light receiving device according to the present embodiment.

引き続きいくつかの形態を説明する。   Several forms will continue to be described.

一形態に係る半導体受光素子は、赤外線受光装置のための半導体受光素子であって、（ａ）ＩＩＩ−Ｖ族化合物半導体を備え赤外線に感応する光吸収層を含む半導体積層を備えアレイ状に配列された複数のフォトダイオードと、（ｂ）前記半導体積層を搭載するシリコン基板と、（ｃ）前記シリコン基板と半導体積層との接合と、を備え、前記シリコン基板は、前記半導体積層に前記接合を成す第１面と、該第１面の反対側にあり光入射面を構成する第２面とを有し、前記シリコン基板の前記第１面は第１半導体を備え、前記シリコン基板の前記第２面は第２半導体を備え、前記第１半導体は第１比抵抗を有し、前記第２半導体は第２比抵抗を有し、前記第１比抵抗は前記第２比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第１半導体からなる領域の厚さは、前記第２半導体からなる領域の厚さより薄い。   A semiconductor light-receiving element according to one aspect is a semiconductor light-receiving element for an infrared light-receiving device, and includes (a) a semiconductor stack including a III-V group compound semiconductor and a light-absorbing layer sensitive to infrared light, and arranged in an array. A plurality of photodiodes, (b) a silicon substrate on which the semiconductor stack is mounted, and (c) a bond between the silicon substrate and the semiconductor stack, wherein the silicon substrate has the bond to the semiconductor stack. A first surface formed on the opposite side of the first surface and forming a light incident surface. The first surface of the silicon substrate includes a first semiconductor, and the first surface of the silicon substrate includes the first surface. The second surface includes a second semiconductor, the first semiconductor has a first specific resistance, the second semiconductor has a second specific resistance, and the first specific resistance is lower than the second specific resistance, With respect to the thickness direction of the silicon substrate, the first The thickness of the region made of the semiconductor is thinner than the thickness of the region made of the second semiconductor.

また、一形態に係る赤外線受光装置は、（ａ）アレイ状に配列された複数のフォトダイオードを含む半導体受光素子と、（ｂ）前記半導体受光素子内の前記フォトダイオードからの信号を処理する処理回路を備えるシリコン集積素子と、を備え、前記シリコン集積素子はアレイ状に配列された複数の電極を含み、前記半導体受光素子内の前記フォトダイオードは、それぞれ、前記複数の電極に接続され、前記半導体受光素子は、シリコン基板と、前記フォトダイオードのための半導体積層と、前記シリコン基板と前記半導体積層との接合とを含み、前記半導体積層は、ＩＩＩ−Ｖ族化合物半導体を備え赤外線に感応する光吸収層を含み、前記シリコン基板は、前記半導体積層に接合を成す第１面と、該第１面の反対側にあり光入射面を構成する第２面とを有し、前記シリコン基板の前記第１面は、第１比抵抗を有する第１半導体を備え、前記シリコン基板の前記第２面は、第２比抵抗を有する第２半導体を備え、前記第１比抵抗は前記第２比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第１半導体からなる領域の厚さは、前記第２半導体からなる領域の厚さより薄い。   The infrared light receiving device according to one aspect includes (a) a semiconductor light receiving element including a plurality of photodiodes arranged in an array, and (b) a process for processing a signal from the photodiode in the semiconductor light receiving element. A silicon integrated device including a circuit, and the silicon integrated device includes a plurality of electrodes arranged in an array, and each of the photodiodes in the semiconductor light receiving device is connected to the plurality of electrodes, The semiconductor light receiving element includes a silicon substrate, a semiconductor stack for the photodiode, and a junction between the silicon substrate and the semiconductor stack, and the semiconductor stack includes a III-V group compound semiconductor and is sensitive to infrared rays. The silicon substrate includes a light absorption layer, and the silicon substrate forms a light incident surface on a side opposite to the first surface that forms a junction with the semiconductor stack. The first surface of the silicon substrate includes a first semiconductor having a first specific resistance, and the second surface of the silicon substrate includes a second semiconductor having a second specific resistance. The first specific resistance is lower than the second specific resistance, and the thickness of the region made of the first semiconductor is thinner than the thickness of the region made of the second semiconductor in the thickness direction of the silicon substrate.

この赤外線受光装置によれば、フォトダイオードは、Ｖ族としてアンチモンを含むＩＩＩ−Ｖ族化合物半導体を備える光吸収層を含む。このフォトダイオードのための半導体積層はシリコン基板に接合を成す。シリコン基板には、ドーパントの選択的な添加により半導体積層との接合近傍で高い導電性を付与できる。この透過光は、シリコン基板を介して個々のフォトダイオードの受光層に入射する。また、シリコン基板の第１面は第１半導体を備え、シリコン基板の第２面は第２半導体を備え、第１半導体からなる領域の厚さは第２半導体からなる領域の厚さより薄い。第１半導体の第１比抵抗は第２半導体の第２比抵抗より低いので、第２半導体のキャリア濃度は第１半導体のキャリア濃度より低くなる。これ故に、シリコン基板の第２半導体中のキャリアによる赤外光の吸収が低いので、シリコン基板全体として赤外光の吸収が低減される。フォトダイオードのための半導体積層はシリコン基板に接合を成すので、フォトダイオードアレイを搭載するシリコン基板とは独立した成長用基板を用いて、フォトダイオードのための半導体積層の結晶成長を行うことができ、成長用基板の選択に応じて、所望の受光特性を提供できる結晶性を半導体積層に提供できる。   According to the infrared light receiving device, the photodiode includes a light absorption layer including a III-V group compound semiconductor containing antimony as a V group. The semiconductor stack for the photodiode forms a junction with the silicon substrate. High conductivity can be imparted to the silicon substrate in the vicinity of the junction with the semiconductor stack by selective addition of a dopant. This transmitted light is incident on the light receiving layer of each photodiode through the silicon substrate. The first surface of the silicon substrate includes a first semiconductor, the second surface of the silicon substrate includes a second semiconductor, and the thickness of the region made of the first semiconductor is smaller than the thickness of the region made of the second semiconductor. Since the first specific resistance of the first semiconductor is lower than the second specific resistance of the second semiconductor, the carrier concentration of the second semiconductor is lower than the carrier concentration of the first semiconductor. Therefore, the absorption of infrared light by the carriers in the second semiconductor of the silicon substrate is low, so that the absorption of infrared light as a whole is reduced. Since the semiconductor stack for the photodiode is bonded to the silicon substrate, it is possible to perform crystal growth of the semiconductor stack for the photodiode using a growth substrate independent of the silicon substrate on which the photodiode array is mounted. Depending on the selection of the growth substrate, crystallinity that can provide desired light receiving characteristics can be provided to the semiconductor stack.

一形態に係る赤外線受光装置では、前記半導体積層は、前記フォトダイオードのための複数の第１半導体メサと、複数の第２半導体メサとを備え、前記半導体受光素子は、第１領域と該第１領域を囲む第２領域とを有し、前記複数の第１半導体メサは前記第１領域に含まれ、前記第２半導体メサは前記第２領域に含まれ、前記フォトダイオードは、前記第１半導体メサの上面上に設けられたカソード電極及びアノード電極のうちの一方となる第１電極を備え、前記フォトダイオードは、前記第２半導体メサ上に絶縁層を介して設けられたカソード電極及びアノード電極のうちの他方となる第２電極を備え、前記第２電極は、前記シリコン基板の前記第１面の前記第１半導体に接続され、前記第１電極及び第２電極は前記シリコン集積素子の前記電極に接続される。   In the infrared light receiving device according to an aspect, the semiconductor stack includes a plurality of first semiconductor mesas and a plurality of second semiconductor mesas for the photodiode, and the semiconductor light receiving element includes the first region and the first region. A plurality of first semiconductor mesas included in the first region, the second semiconductor mesas included in the second region, and the photodiode including the first region. A first electrode serving as one of a cathode electrode and an anode electrode provided on the upper surface of the semiconductor mesa is provided, and the photodiode is provided with a cathode electrode and an anode provided on the second semiconductor mesa via an insulating layer. A second electrode serving as the other of the electrodes, wherein the second electrode is connected to the first semiconductor on the first surface of the silicon substrate, and the first electrode and the second electrode are formed of the silicon integrated device. Previous Connected to the electrode.

赤外線受光装置によれば、メサエッチングによる素子分離により個々のフォトダイオードが互いに分離される。   According to the infrared light receiving device, individual photodiodes are separated from each other by element separation by mesa etching.

一形態に係る赤外線受光装置では、前記光吸収層は超格子構造を有し、前記超格子構造は、ＩｎＡｓ層及びＧａＳｂ層、ＩｎＡｓ層及びＩｎＧａＳｂ層、ＩｎＡｓＳｂ層及びＧａＳｂ層、又はＩｎＡｓＳｂ層及びＩｎＧａＳｂ層を含む。   In the infrared light receiving device according to one aspect, the light absorption layer has a superlattice structure, and the superlattice structure includes an InAs layer and a GaSb layer, an InAs layer and an InGaSb layer, an InAsSb layer and a GaSb layer, or an InAsSb layer and an InGaSb. Including layers.

この赤外線受光装置によれば、光吸収層はＩｎＡｓ層及びＧａＳｂ層を備える超格子構造を有することができ、光吸収層はＩｎＡｓ層及びＩｎＧａＳｂ層を備える超格子構造を有することができ、光吸収層はＩｎＡｓＳｂ層及びＧａＳｂ層を備える超格子構造を有することができ、或いは光吸収層はＩｎＡｓＳｂ層及びＩｎＧａＳｂ層を備える超格子構造を有することができる。また、赤外線受光装置では、光吸収層のための材料として上記の組み合わせが適用される。   According to this infrared light receiving device, the light absorption layer can have a superlattice structure including an InAs layer and a GaSb layer, and the light absorption layer can have a superlattice structure including an InAs layer and an InGaSb layer. The layer can have a superlattice structure comprising an InAsSb layer and a GaSb layer, or the light absorption layer can have a superlattice structure comprising an InAsSb layer and an InGaSb layer. In the infrared light receiving device, the above combination is applied as a material for the light absorption layer.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の赤外線受光装置及び半導体受光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the infrared light receiving device and the semiconductor light receiving element of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図１は、本実施形態に係る赤外線受光装置を模式的に示す図面である。図２は、本実施形態に係る半導体受光素子を模式的に示す図面である。図１及び図２には、直交座標系Ｓが示されている。直交座標系Ｓにおいては、Ｘ軸、Ｙ軸及びＺ軸が示されている。図１を参照すると、赤外線受光装置１１が示されている。赤外線受光装置１１は、半導体受光素子１３及びシリコン集積素子１５を備える。半導体受光素子１３は、アレイ状に配列された複数のフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ、１７ｆを含む。フォトダイオード１７ａ〜１７ｆは、二次元アレイ、又は一次元アレイを構成するように配置されることができる。本実施例では、図１の（ａ）部及び（ｂ）部に示されるように、フォトダイオード１７ａ〜１７ｆは二次元的なアレイ（図１の（ａ）部においてはＸ軸の方向、及び図１の（ｂ）部においてはＹ軸の方向）を構成するように配列されている。シリコン集積素子１５は、半導体受光素子１３からの信号を処理する処理回路１９を備える。処理回路１９は、処理回路部２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆを備える。処理回路部２１ａ〜２１ｆも、フォトダイオード１７ａ〜１７ｆのアレイに合わせてアレイ状に配置される。処理回路部２１ａ〜２１ｆは、それぞれ、半導体受光素子１３内のフォトダイオード１７ａ〜１７ｆからの信号を処理する。フォトダイオード１７ａ〜１７ｆが実質的に同じ構造を有することができるので、引き続く説明では、代表的にフォトダイオード１７ａを参照する。また、処理回路部２１ａ〜２１ｆは実質的に同じ構造を有することができるので、引き続く説明では、代表的に処理回路部２１ａを参照する。処理回路部２１ａは、フォトダイオード１７ａからの光電流を受けて、例えばこの電流信号を電圧信号に変換すると共に信号増幅を行う。シリコン集積素子１５は、シリコン集積回路の製造技術を適用して作製される。   FIG. 1 is a drawing schematically showing an infrared light receiving device according to the present embodiment. FIG. 2 is a drawing schematically showing the semiconductor light receiving element according to the present embodiment. An orthogonal coordinate system S is shown in FIGS. In the orthogonal coordinate system S, an X axis, a Y axis, and a Z axis are shown. Referring to FIG. 1, an infrared light receiving device 11 is shown. The infrared light receiving device 11 includes a semiconductor light receiving element 13 and a silicon integrated element 15. The semiconductor light receiving element 13 includes a plurality of photodiodes 17a, 17b, 17c, 17d, 17e, and 17f arranged in an array. The photodiodes 17a to 17f can be arranged to form a two-dimensional array or a one-dimensional array. In the present embodiment, as shown in FIGS. 1A and 1B, the photodiodes 17a to 17f are arranged in a two-dimensional array (in the X-axis direction in FIG. In the part (b) of FIG. 1, they are arranged so as to constitute the direction of the Y axis). The silicon integrated element 15 includes a processing circuit 19 that processes a signal from the semiconductor light receiving element 13. The processing circuit 19 includes processing circuit units 21a, 21b, 21c, 21d, 21e, and 21f. The processing circuit portions 21a to 21f are also arranged in an array according to the array of the photodiodes 17a to 17f. The processing circuit units 21a to 21f process signals from the photodiodes 17a to 17f in the semiconductor light receiving element 13, respectively. Since the photodiodes 17a to 17f can have substantially the same structure, the photodiode 17a is typically referred to in the following description. In addition, since the processing circuit units 21a to 21f can have substantially the same structure, the processing circuit unit 21a is typically referred to in the following description. The processing circuit unit 21a receives the photocurrent from the photodiode 17a and converts, for example, this current signal into a voltage signal and performs signal amplification. The silicon integrated element 15 is manufactured by applying a silicon integrated circuit manufacturing technique.

具体的には、シリコン集積素子１５は、処理回路部２１ａ（２１ａ〜２１ｆ）毎に設けられた複数の電極２３ａ（２３ａ〜２３ｆ）を含み、複数の電極２３ａ（２３ａ〜２３ｆ）は、フォトダイオード１７ａ（１７ａ〜１７ｆ）のアレイに合わせてアレイ状に配列される。処理回路部２１ａ（２１ａ〜２１ｆ）は、半導体受光素子１３内のフォトダイオード１７ａ（１７ａ〜１７ｆ）に接続される。シリコン集積素子１５の電極２３ａ（２３ａ〜２３ｆ）は、半導体受光素子内のフォトダイオード１７ａ（１７ａ〜１７ｆ）の電極２５ａ（２５ａ〜２５ｆ）に接続される。   Specifically, the silicon integrated element 15 includes a plurality of electrodes 23a (23a-23f) provided for each processing circuit unit 21a (21a-21f), and the plurality of electrodes 23a (23a-23f) are photodiodes. They are arranged in an array in accordance with the array of 17a (17a to 17f). The processing circuit unit 21a (21a to 21f) is connected to the photodiode 17a (17a to 17f) in the semiconductor light receiving element 13. The electrode 23a (23a-23f) of the silicon integrated element 15 is connected to the electrode 25a (25a-25f) of the photodiode 17a (17a-17f) in the semiconductor light receiving element.

半導体受光素子１３は、シリコン基板２７と、フォトダイオード１７ａのための半導体積層２９と、接合３１とを備える。接合３１は、シリコン基板２７と半導体積層２９とによって構成される。半導体積層２９は、コンタクト層２９ａ、赤外線に感応する光吸収層２９ｂ、及びドープ半導体層２９ｃを含む。光吸収層２９ｂは、Ｖ族としてアンチモンを含むＩＩＩ−Ｖ族化合物半導体を備え、ＩＩＩ−Ｖ族化合物半導体は、例えばＧａＳｂ等であり、またＩｎＡｓ、ＧａＩｎＳｂ、ＩｎＡｓＳｂを包含する。光吸収層２９ｂは、例えば互いに異なる材料からなる第１半導体層及び第２半導体層を含む超格子構造を有することができる。超格子構造３３は、以下の組み合わせの少なくともいずれか一つを備えることができる。この赤外線受光装置１１によれば、光吸収層２９ｂはＩｎＡｓ層及びＧａＳｂ層を備える超格子構造３３を有することができ、光吸収層２９ｂはＩｎＡｓ層及びＩｎＧａＳｂ層を備える超格子構造３３を有することができる。さらに、光吸収層２９ｂはＩｎＡｓＳｂ層及びＧａＳｂ層を備える超格子構造３３を有することができ、或いは光吸収層２９ｂはＩｎＡｓＳｂ層及びＩｎＧａＳｂ層を備える超格子構造３３を有することができる。赤外線受光装置１１では、光吸収層２９ｂのための材料として上記の組み合わせが適用される。超格子構造はタイプＩＩのバンド構造を有する。光吸収層２９ｂは、例えば３〜１５μｍの赤外領域の光を受ける。   The semiconductor light receiving element 13 includes a silicon substrate 27, a semiconductor stack 29 for the photodiode 17a, and a junction 31. The junction 31 is constituted by the silicon substrate 27 and the semiconductor stack 29. The semiconductor stack 29 includes a contact layer 29a, a light absorbing layer 29b sensitive to infrared rays, and a doped semiconductor layer 29c. The light absorption layer 29b includes a group III-V compound semiconductor containing antimony as a group V. The group III-V compound semiconductor is, for example, GaSb or the like, and includes InAs, GaInSb, and InAsSb. The light absorption layer 29b can have a superlattice structure including a first semiconductor layer and a second semiconductor layer made of different materials, for example. The superlattice structure 33 can include at least one of the following combinations. According to the infrared light receiving device 11, the light absorption layer 29b can have a superlattice structure 33 including an InAs layer and a GaSb layer, and the light absorption layer 29b has a superlattice structure 33 including an InAs layer and an InGaSb layer. Can do. Furthermore, the light absorption layer 29b can have a superlattice structure 33 including an InAsSb layer and a GaSb layer, or the light absorption layer 29b can have a superlattice structure 33 including an InAsSb layer and an InGaSb layer. In the infrared light receiving device 11, the above combination is applied as a material for the light absorption layer 29b. The superlattice structure has a type II band structure. The light absorption layer 29b receives light in the infrared region of 3 to 15 μm, for example.

半導体積層２９の一例。
コンタクト層２９ａ：Ｂｅドープｐ型ＧａＳｂ、ドーパント濃度２×１０１８ｃｍ−３。
光吸収層２９ｂ：アンドープＩｎＡｓ／ＧａＳｂの超格子構造。
ドープ半導体層２９ｃ；Ｓｉドープｎ型ＩｎＡｓ、ドーパント濃度２×１０１８ｃｍ−３。
本実施例では、コンタクト層２９ａ、光吸収層２９ｂ及びドープ半導体層２９ｃは、シリコン基板２７の第１面２７ａに交差する軸（例えば、法線軸）の方向に配列されている。ドープ半導体層２９ｃ（フォトダイオードの上側）は例えばＩｎＡｓである。コンタクト層２９ａ（フォトダイオードの下側）は例えばＧａＳｂである。 An example of the semiconductor stack 29.
Contact layer 29a: Be-doped p-type GaSb, dopant concentration 2 × 10 18 cm −3 .
Light absorbing layer 29b: Undoped InAs / GaSb superlattice structure.
Doped semiconductor layer 29c; Si-doped n-type InAs, dopant concentration 2 × 10 18 cm −3 .
In the present embodiment, the contact layer 29a, the light absorption layer 29b, and the doped semiconductor layer 29c are arranged in the direction of an axis (for example, a normal axis) intersecting the first surface 27a of the silicon substrate 27. The doped semiconductor layer 29c (above the photodiode) is, for example, InAs. The contact layer 29a (under the photodiode) is, for example, GaSb.

シリコン基板２７は第１面２７ａ及び第２面２７ｂを有する。第１面２７ａは、半導体積層２９に貼り合わせの接合３１を成す。第２面２７ｂは、第１面２７ａの反対側にあり光入射面を構成する。シリコン基板２７の第１面２７ａは第１半導体を備え、この第１半導体は第１比抵抗ρ１を有する。シリコン基板２７の第２面２７ｂは第２半導体を備え、この第２半導体は第２比抵抗ρ２を有する。第１比抵抗ρ１は第２比抵抗ρ２より低い。また、シリコン基板２７は、シリコン基板２７の厚さ方向に配列された、第１半導体からなる領域２７ｃ及び第２半導体からなる領域２７ｄを含む。第１半導体からなる領域２７ｃの厚さＤ１は、第２半導体からなる領域２７ｄの厚さＤ２より薄い。領域２７ｃにはｎ型ドーパントが添加されており、一実施例ではｎ型ドーパント（例えば、燐）が添加されている。第２半導体からなる領域２７ｄのキャリア濃度は、第１半導体からなる領域２７ｃのキャリア濃度より小さい。領域２７ｃのキャリア濃度は例えば１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲にあり、例えば３×１０１８ｃｍ−３である。領域２７ｄのキャリア濃度は例えば４×１０１３ｃｍ−３以上１×１０１６ｃｍ−３以下の範囲にあり、例えば１×１０１５ｃｍ−３である。第１比抵抗ρ１は例えば０．０００７〜０．０２Ωｃｍの範囲にあり、第２比抵抗ρ２は例えば０．５〜１００Ωｃｍの範囲にある。第１半導体からなる領域２７ｃの厚さＤ１は例えば３〜１００μｍの範囲にあり、例えば１０μｍである。 The silicon substrate 27 has a first surface 27a and a second surface 27b. The first surface 27 a forms a bonding 31 bonded to the semiconductor stack 29. The second surface 27b is on the opposite side of the first surface 27a and constitutes a light incident surface. The first surface 27a of the silicon substrate 27 includes a first semiconductor, and the first semiconductor has a first specific resistance ρ1. The second surface 27b of the silicon substrate 27 includes a second semiconductor, and the second semiconductor has a second specific resistance ρ2. The first specific resistance ρ1 is lower than the second specific resistance ρ2. The silicon substrate 27 includes a region 27c made of the first semiconductor and a region 27d made of the second semiconductor, which are arranged in the thickness direction of the silicon substrate 27. The thickness D1 of the region 27c made of the first semiconductor is smaller than the thickness D2 of the region 27d made of the second semiconductor. An n-type dopant is added to the region 27c. In one embodiment, an n-type dopant (for example, phosphorus) is added. The carrier concentration of the region 27d made of the second semiconductor is smaller than the carrier concentration of the region 27c made of the first semiconductor. The carrier concentration in the region 27c is, for example, in the range of 1 × 10 18 cm −3 to 1 × 10 20 cm −3 , for example, 3 × 10 18 cm −3 . The carrier concentration in the region 27d is, for example, in the range of 4 × 10 13 cm −3 to 1 × 10 16 cm −3 , for example, 1 × 10 15 cm −3 . The first specific resistance ρ1 is in the range of 0.0007 to 0.02 Ωcm, for example, and the second specific resistance ρ2 is in the range of 0.5 to 100 Ωcm, for example. The thickness D1 of the region 27c made of the first semiconductor is, for example, in the range of 3 to 100 μm, for example, 10 μm.

赤外線受光装置１１は裏面入射型の構造を有するので、シリコン基板２７の第２面２７ｂから入射した赤外光は、シリコン基板２７の領域２７ｃ及び領域２７ｄを透過した後に、光吸収層２９ｂにおいて光電変換される。第２比抵抗ρ２を有する第２半導体からなる領域２７ｄは、赤外領域において大きな光吸収を示さないので、領域２７ｄの厚さＤ２は、シリコン基板２７が支持体としての役割を提供できる程度の値であることができる。   Since the infrared light receiving device 11 has a back-illuminated type structure, infrared light incident from the second surface 27b of the silicon substrate 27 passes through the region 27c and the region 27d of the silicon substrate 27 and is then photoelectrically generated in the light absorption layer 29b. Converted. Since the region 27d made of the second semiconductor having the second specific resistance ρ2 does not exhibit large light absorption in the infrared region, the thickness D2 of the region 27d is such that the silicon substrate 27 can serve as a support. Can be a value.

赤外線受光装置１１によれば、フォトダイオード１７ａは、Ｖ族としてアンチモンを含むＩＩＩ−Ｖ族化合物半導体を備える光吸収層２９ｂを含む。このフォトダイオード１７ａのための半導体積層２９はシリコン基板２７に接合３１を成す。シリコン基板２７には、ドーパントの選択的な添加により高い導電性を付与できると共に、キャリアが少ない領域が大きいために赤外の波長帯域の光はシリコン半導体を透過可能である。この透過光は、シリコン基板２７を介して個々のフォトダイオード１７ａの光吸収層２９ｂに入射する。また、シリコン基板２７の第１面２７ａは、第１比抵抗の第１半導体を備え、シリコン基板２７の第２面２７ｂは、第２比抵抗の第２半導体を備え、第１半導体からなる領域２７ｃの厚さＤ１は第２半導体からなる領域２７ｄの厚さＤ２より薄い。また、第１半導体の第１比抵抗は第２半導体の第２比抵抗より低いので、第２半導体のキャリア濃度は第１半導体のキャリア濃度より低くでき、またシリコン基板２７の第２半導体中のキャリアによる赤外光の吸収が低い。これ故に、多数のフォトダイオード１７ａの相互接続を導電性シリコン領域で構成すると共に、シリコン基板全体として赤外光の吸収が低減される。導電性シリコン領域はエピ成長に依ることなく形成される。フォトダイオードのための半導体積層２９がシリコン基板２７に接合３１を成すので、フォトダイオードアレイを搭載するシリコン基板２７に限定されることなくシリコンとは独立した材料の成長用基板を用いて、フォトダイオードのための半導体積層２９の結晶成長を行うことができ、所望の受光特性を提供できる結晶性を成長用基板の選択に応じて半導体積層２９（より具体的には光吸収層２９ｂ）に提供できる。   According to the infrared light receiving device 11, the photodiode 17a includes a light absorption layer 29b including a III-V group compound semiconductor containing antimony as a V group. The semiconductor stack 29 for the photodiode 17 a forms a junction 31 with the silicon substrate 27. High conductivity can be imparted to the silicon substrate 27 by selective addition of a dopant, and light in the infrared wavelength band can be transmitted through the silicon semiconductor because the region with few carriers is large. This transmitted light is incident on the light absorption layer 29b of each photodiode 17a through the silicon substrate 27. The first surface 27a of the silicon substrate 27 includes a first semiconductor having a first specific resistance, and the second surface 27b of the silicon substrate 27 includes a second semiconductor having a second specific resistance, and is a region made of the first semiconductor. The thickness D1 of 27c is thinner than the thickness D2 of the region 27d made of the second semiconductor. In addition, since the first specific resistance of the first semiconductor is lower than the second specific resistance of the second semiconductor, the carrier concentration of the second semiconductor can be lower than the carrier concentration of the first semiconductor, and in the second semiconductor of the silicon substrate 27 Infrared light absorption by carriers is low. Therefore, the interconnection of the large number of photodiodes 17a is constituted by the conductive silicon region, and the absorption of infrared light is reduced as a whole silicon substrate. The conductive silicon region is formed without relying on epi growth. Since the semiconductor stack 29 for the photodiode forms a junction 31 with the silicon substrate 27, the photodiode is not limited to the silicon substrate 27 on which the photodiode array is mounted, and a photodiode is used by using a growth substrate made of a material independent of silicon. The semiconductor stack 29 can be crystal-grown, and crystallinity capable of providing desired light receiving characteristics can be provided to the semiconductor stack 29 (more specifically, the light absorption layer 29b) according to the selection of the growth substrate. .

赤外線受光装置１１では、半導体受光素子１３は、第１領域１３ａ及び第２領域１３ｂを有し、第２領域１３ｂは第１領域を囲むことができる。半導体受光素子１３は、フォトダイオード１７ａのための複数の第１半導体メサ３７ａ（３７ａ〜３７ｆ）と、複数の第２半導体メサ３７ｇとを備える。第１半導体メサ３７ａ（３７ａ〜３７ｆ）は第１領域１３ａに含まれ、第２半導体メサ３７ｇは第２領域１３ｂに含まれる。フォトダイオード１７ａは、第１半導体メサ３７ａ（３７ａ〜３７ｆ）の上面上に設けられたカソード電極及びアノード電極のうちの一方となる電極２５ａ（２５ａ〜２５ｆ）を第１電極として備え、この電極２５ａは、例えばバンプ電極といった接続金属体３９を介してシリコン集積素子１５の電極２３ａに接続される。フォトダイオード１７ａ（１７ａ〜１７ｆ）は、第２半導体メサ３７ｇ上に絶縁層４１を介して設けられたカソード電極及びアノード電極のうちの他方となる電極２５ｇを第２電極として備える。この電極２５ｇは、シリコン基板２７の第１面２７ａの領域２７ｃの高ドープ半導体領域（第１半導体）に接続される。領域２７ｃ（高ドープ半導体領域）はシリコン基板２７の第１面２７ａに沿って延在して、アレイ状のフォトダイオード１７ａ（１７ａ〜１７ｆ）を互いに接続する。また、多数のフォトダイオード１７ａからの光電流は、共通の高ドープ半導体領域及び電極２５ｇを介してシリコン集積素子１５に流れ込む。   In the infrared light receiving device 11, the semiconductor light receiving element 13 has a first region 13a and a second region 13b, and the second region 13b can surround the first region. The semiconductor light receiving element 13 includes a plurality of first semiconductor mesas 37a (37a to 37f) for the photodiode 17a and a plurality of second semiconductor mesas 37g. The first semiconductor mesa 37a (37a to 37f) is included in the first region 13a, and the second semiconductor mesa 37g is included in the second region 13b. The photodiode 17a includes, as a first electrode, an electrode 25a (25a to 25f) serving as one of a cathode electrode and an anode electrode provided on the upper surface of the first semiconductor mesa 37a (37a to 37f). Is connected to the electrode 23a of the silicon integrated element 15 through a connecting metal body 39 such as a bump electrode. The photodiode 17a (17a to 17f) includes, as the second electrode, an electrode 25g serving as the other of the cathode electrode and the anode electrode provided on the second semiconductor mesa 37g via the insulating layer 41. The electrode 25g is connected to a highly doped semiconductor region (first semiconductor) in the region 27c of the first surface 27a of the silicon substrate 27. The region 27c (highly doped semiconductor region) extends along the first surface 27a of the silicon substrate 27 and connects the arrayed photodiodes 17a (17a to 17f) to each other. In addition, photocurrents from a large number of photodiodes 17a flow into the silicon integrated element 15 through the common highly doped semiconductor region and the electrode 25g.

赤外線受光装置１１によれば、メサエッチングによる素子分離により個々のフォトダイオードが互いに分離される。この実施例では、第１半導体メサ３７ａ（３７ａ〜３７ｆ）及び第２半導体メサ３７ｇの各々は、領域２７ｃ（高ドープ半導体領域）の一部を含み、領域２７ｃ（高ドープ半導体領域）の残りがシリコン基板２７の第１面２７ａに沿って延在する。これ故に、半導体メサとして分離されるフォトダイオード１７ａ（１７ａ〜１７ｆ）のアレイに、素子分離のためのメサを利用して、シリコン集積素子１５に接続される電極２５ｇ（共通の第２電極）を提供できる。   According to the infrared light receiving device 11, individual photodiodes are separated from each other by element separation by mesa etching. In this embodiment, each of the first semiconductor mesa 37a (37a to 37f) and the second semiconductor mesa 37g includes a part of the region 27c (highly doped semiconductor region), and the rest of the region 27c (highly doped semiconductor region) remains. It extends along the first surface 27 a of the silicon substrate 27. For this reason, an electrode 25g (common second electrode) connected to the silicon integrated element 15 is formed on the array of photodiodes 17a (17a to 17f) separated as semiconductor mesas using the mesa for element separation. Can be provided.

本実施例では、化合物半導体とシリコン半導体との接合３１が、第１半導体メサ３７ａ（３７ａ〜３７ｆ）及び第２半導体メサ３７ｇの側面に到達している。これ故に、メサを用いた素子分離により、化合物半導体とシリコン半導体との貼り合わせによる大きな物理的な接合は、個々のフォトダイオード１７ａ（１７ａ〜１７ｆ）毎に分離されて、比較的小さい接合面積を有する多数の接合３１を備え、これらの接合３１はアレイ状に配列されている。シリコンの熱膨張係数はＩＩＩ−Ｖ族化合物半導体の熱膨張係数と異なるけれども、アレイ状の接合３１の寄与により半導体受光素子１３及びシリコン集積素子１５は互いにしっかりと固定されて、一体の赤外線受光装置１１を構成できる。さらに、化合物半導体とシリコン半導体との接合３１が、個々のフォトダイオード１７ａ（１７ａ〜１７ｆ）毎に分離されて形成されているので、シリコンの熱膨張係数とＩＩＩ−Ｖ族化合物半導体の熱膨張係数との差に起因して生じる応力は、各半導体メサに分散されるので、応力による特性や素子の信頼性への影響を低減することができる。接合３１の面積は例えば２２５〜２５００μｍ２程度であり、接合３１のサイズ（例えば一辺の長さ）は例えば１５〜５０μｍ程度である。アレイ数は、第１半導体メサ３７ａ（３７ａ〜３７ｆ）及び第２半導体メサ３７ｇの総数であり、例えば５００００以上である。半導体受光素子１３がシリコン基板２７を含み、シリコン基板２７はシリコン集積素子１５と同じ熱膨張係数を有する。半導体受光素子１３とシリコン集積素子１５とをバンプを介して接続した際に、ＩＩＩ−Ｖ族化合物半導体からなる受光層は、シリコン基板２７とシリコン集積素子１５とで挟まれた構成を有することになる。この構造により、シリコンとＩＩＩ−Ｖ族化合物半導体との熱膨張係数差に起因した応力を更に低減できる。 In the present embodiment, the junction 31 between the compound semiconductor and the silicon semiconductor reaches the side surfaces of the first semiconductor mesa 37a (37a to 37f) and the second semiconductor mesa 37g. Therefore, a large physical junction by bonding a compound semiconductor and a silicon semiconductor is separated for each photodiode 17a (17a to 17f) by element isolation using a mesa, so that a relatively small junction area is obtained. A plurality of junctions 31 are provided, and these junctions 31 are arranged in an array. Although the thermal expansion coefficient of silicon is different from the thermal expansion coefficient of the III-V group compound semiconductor, the semiconductor light receiving element 13 and the silicon integrated element 15 are firmly fixed to each other by the contribution of the array-like junction 31, so that the integrated infrared light receiving device 11 can be configured. Furthermore, since the junction 31 between the compound semiconductor and the silicon semiconductor is formed separately for each photodiode 17a (17a to 17f), the thermal expansion coefficient of silicon and the thermal expansion coefficient of the III-V group compound semiconductor are formed. Since the stress generated due to the difference is distributed to each semiconductor mesa, the influence of the stress on the characteristics and the reliability of the element can be reduced. The area of the junction 31 is, for example, about 225 to 2500 μm 2 , and the size (for example, the length of one side) of the junction 31 is, for example, about 15 to 50 μm. The number of arrays is the total number of first semiconductor mesas 37a (37a to 37f) and second semiconductor mesas 37g, for example, 50000 or more. The semiconductor light receiving element 13 includes a silicon substrate 27, and the silicon substrate 27 has the same thermal expansion coefficient as that of the silicon integrated element 15. When the semiconductor light receiving element 13 and the silicon integrated element 15 are connected via bumps, the light receiving layer made of a III-V group compound semiconductor has a configuration sandwiched between the silicon substrate 27 and the silicon integrated element 15. Become. With this structure, the stress due to the difference in thermal expansion coefficient between silicon and the III-V group compound semiconductor can be further reduced.

半導体受光素子１３は、必要な場合には、シリコン基板２７の第２面２７ｂ上に設けられた反射防止膜４３を更に含むことができる。   The semiconductor light receiving element 13 can further include an antireflection film 43 provided on the second surface 27b of the silicon substrate 27, if necessary.

図３〜図５を参照しながら、赤外線受光装置１１を作製する方法及び半導体受光素子１３を作製する方法を説明する。引き続く説明において、赤外線受光装置１１及び半導体受光素子１３に対応した構成物が製造工程において現れる。可能である場合には、製造工程において現れる構成物に、赤外線受光装置１１及び半導体受光素子１３に係る上記の説明における参照符合を付する。   A method of manufacturing the infrared light receiving device 11 and a method of manufacturing the semiconductor light receiving element 13 will be described with reference to FIGS. In the following description, components corresponding to the infrared light receiving device 11 and the semiconductor light receiving element 13 appear in the manufacturing process. When possible, the reference numerals in the above description relating to the infrared light receiving device 11 and the semiconductor light receiving element 13 are given to the components appearing in the manufacturing process.

半導体受光素子１３のフォトダイオード１７ａのためのエピタキシャル積層を形成するための成長用の半導体基板を準備する。この半導体基板の材料は、光収集層に所望の受光特性を提供でき、また半導体積層に所望の結晶品質を提要できるように決定される。この半導体基板は、図３の（ａ）部において半導体基板５１として示されている。図３の（ａ）部に示されるように、エピ成長工程では、ｐ導電性のＩＩＩ−Ｖ族化合物半導体層（ドープ半導体層２９ｃ）、ＩｎＡｓ／ＧａＳｂ超格子構造（光吸収層２９ｂ）及びｎ導電性のＩＩＩ−Ｖ族化合物半導体層（コンタクト層２９ａ）を成長して、エピタキシャル基板ＥＰを形成する。半導体基板５１は、例えばアンドープＧａＳｂウエハであり、入手可能なアンドープＧａＳｂ基板は例えばｐ導電性を示す。成長方法は、例えば分子線エピタキシ（ＭＢＥ）法であることができる。ｐ導電性のＩＩＩ−Ｖ族化合物半導体層は、ベリリウムドープＧａＳｂであることができ、ｎ導電性のＩＩＩ−Ｖ族化合物半導体層は、シリコンドープＩｎＡｓであることができる。   A growth semiconductor substrate for forming an epitaxial stack for the photodiode 17a of the semiconductor light receiving element 13 is prepared. The material of the semiconductor substrate is determined so that a desired light receiving characteristic can be provided to the light collecting layer and a desired crystal quality can be provided to the semiconductor stack. This semiconductor substrate is shown as a semiconductor substrate 51 in part (a) of FIG. As shown in part (a) of FIG. 3, in the epi growth process, a p-conductive III-V group compound semiconductor layer (doped semiconductor layer 29c), an InAs / GaSb superlattice structure (light absorption layer 29b), and n A conductive III-V compound semiconductor layer (contact layer 29a) is grown to form an epitaxial substrate EP. The semiconductor substrate 51 is, for example, an undoped GaSb wafer, and the available undoped GaSb substrate exhibits p conductivity, for example. The growth method can be, for example, a molecular beam epitaxy (MBE) method. The p-conducting III-V compound semiconductor layer can be beryllium-doped GaSb, and the n-conducting III-V compound semiconductor layer can be silicon-doped InAs.

図３の（ｂ）部に示されるように、シリコン基板準備工程では、高比抵抗のシリコンウエハを準備する。このシリコンウエハは、全体が実質的な均一な不純物分布であって、半導体受光素子１３の受光波長範囲において９０％程度の光透過率（波長：１５μｍでの値）を示す。このシリコンウエハの主面に、層状の高濃度ドープ領域を形成して、半導体受光素子１３のためのシリコン基板５３を準備する。このために、例えば不純物拡散及び／又はイオン注入を用いることができる。添加されるドーパント種は、例えば燐であることができる。この不純物導入により、シリコンウエハからシリコン基板５３が形成される。シリコン基板５３は、主面５３ｃに沿って設けられた層状で低比抵抗の高濃度ドープ領域５３ａと、高比抵抗の基体領域５３ｂとを含む。
シリコンウエハの一例。
シリコンウエハ：燐ドープＳｉ基板（ｎ型）。
ウエハ厚；３５０μｍ。
キャリア濃度：１×１０１６ｃｍ−３以下。
高ドープ領域の一例。
ドーパント種：燐（Ｐ）。
ドーパント濃度：１×１０１８ｃｍ−３以上。
比抵抗：０．５Ω・ｃｍ以下。
拡散深さ；１０μｍ。 As shown in part (b) of FIG. 3, in the silicon substrate preparation step, a silicon wafer having a high specific resistance is prepared. This silicon wafer has a substantially uniform impurity distribution as a whole, and exhibits a light transmittance of about 90% (wavelength: value at 15 μm) in the light receiving wavelength range of the semiconductor light receiving element 13. A layered highly doped region is formed on the main surface of the silicon wafer to prepare a silicon substrate 53 for the semiconductor light receiving element 13. For this purpose, for example, impurity diffusion and / or ion implantation can be used. The added dopant species can be, for example, phosphorus. By this impurity introduction, a silicon substrate 53 is formed from the silicon wafer. The silicon substrate 53 includes a layered, low specific resistance high-concentration doped region 53a provided along the main surface 53c, and a high specific resistance base region 53b.
An example of a silicon wafer.
Silicon wafer: phosphorus-doped Si substrate (n-type).
Wafer thickness: 350 μm.
Carrier concentration: 1 × 10 16 cm −3 or less.
An example of a highly doped region.
Dopant species: phosphorus (P).
Dopant concentration: 1 × 10 18 cm −3 or more.
Specific resistance: 0.5 Ω · cm or less.
Diffusion depth: 10 μm.

貼り合わせ工程においては、まず、エピタキシャル基板ＥＰ及びシリコン基板５３を準備して、貼り合わせのための前処理を行うと共に、前処理されたエピタキシャル基板ＥＰ及びシリコン基板５３を互いに接触させる。次いで、互いに接触したエピタキシャル基板ＥＰ及びシリコン基板５３に貼り合わせ処理を行って、エピタキシャル基板ＥＰ及びシリコン基板５３を接合させる。
エピタキシャル基板ＥＰとシリコン基板５３との接合形成の一例。
前処理として以下の工程を行う。例えば、エピタキシャル基板ＥＰ及びシリコン基板５３に、アセトンを用いた超音波洗浄、メタノールを用いた超音波洗浄、超純水を用いた洗浄を順に適用する。これらの洗浄の後に、シリコン基板５３にはバッファードフッ酸処理を施して、シリコン基板の表面の自然酸化膜を除去する。上記の洗浄の後に、エピタキシャル基板ＥＰには、その表面の親水化のために有機アルカリ処理を施す。これらの処理の後に、必要な場合には貼り合わせのためのアライメントを行って、エピタキシャル基板ＥＰ及びシリコン基板５３の表面を互いに接触させる。具体的には、図３の（ｃ）部に示されるように、アライメント及び密着のための装置５５ａを用いて純水中においてエピタキシャル基板ＥＰ及びシリコン基板５３を密着される。密着されたエピタキシャル基板ＥＰ及びシリコン基板５３を純水中から取り出した後に、図３の（ｄ）部に示されるように、処理装置５５ｂを用いて、密着されて成る一体物５７の熱処理を行う。
熱処理の条件の一例。
熱処理温度：摂氏６００度。
熱処理時間：１時間。
熱処理の雰囲気：水素。
熱処理の圧力：１パスカル。
貼り合わせ処理の加圧力：１×１０５パスカル。
一体物５７は、貼り合わせ処理によるエピタキシャル基板ＥＰ及びシリコン基板５３並びに単一の大きな接合５９を備える。 In the bonding step, first, the epitaxial substrate EP and the silicon substrate 53 are prepared, pre-processing for bonding is performed, and the pre-processed epitaxial substrate EP and silicon substrate 53 are brought into contact with each other. Next, a bonding process is performed on the epitaxial substrate EP and the silicon substrate 53 that are in contact with each other to bond the epitaxial substrate EP and the silicon substrate 53.
An example of junction formation of epitaxial substrate EP and silicon substrate 53.
The following steps are performed as pretreatment. For example, ultrasonic cleaning using acetone, ultrasonic cleaning using methanol, and cleaning using ultrapure water are sequentially applied to the epitaxial substrate EP and the silicon substrate 53. After these cleaning operations, the silicon substrate 53 is subjected to buffered hydrofluoric acid treatment to remove the natural oxide film on the surface of the silicon substrate. After the above cleaning, the epitaxial substrate EP is subjected to an organic alkali treatment to make the surface hydrophilic. After these processes, if necessary, alignment for bonding is performed to bring the surfaces of the epitaxial substrate EP and the silicon substrate 53 into contact with each other. Specifically, as shown in part (c) of FIG. 3, the epitaxial substrate EP and the silicon substrate 53 are brought into close contact with each other in pure water by using an apparatus 55 a for alignment and close contact. After the adhered epitaxial substrate EP and silicon substrate 53 are taken out of pure water, as shown in FIG. 3 (d), a heat treatment is performed on the integrated object 57 formed by using the processing device 55b. .
An example of the conditions of heat processing.
Heat treatment temperature: 600 degrees Celsius.
Heat treatment time: 1 hour.
Heat treatment atmosphere: hydrogen.
Heat treatment pressure: 1 Pascal.
Pressure applied in the bonding process: 1 × 10 5 Pascal.
The monolith 57 includes an epitaxial substrate EP and a silicon substrate 53 and a single large junction 59 formed by a bonding process.

図３の（ｅ）部に示されるように、成長用の半導体基板５１を一体物５７から除去して、基板生産物ＳＰ１を形成する。半導体基板５１の除去は例えば研磨及びエッチングにより行われる。ＧａＳｂ基板の除去の一例としては、機械的な研磨を行った後に、研磨面のエッチングが行われる。ウェットエッチング用溶液としては、水、リン酸、クエン酸、過酸化水素水を含む溶液が用いられる。   As shown in part (e) of FIG. 3, the growth semiconductor substrate 51 is removed from the integrated object 57 to form a substrate product SP1. The removal of the semiconductor substrate 51 is performed by polishing and etching, for example. As an example of the removal of the GaSb substrate, the polishing surface is etched after mechanical polishing. As the wet etching solution, a solution containing water, phosphoric acid, citric acid, and hydrogen peroxide water is used.

メサ形成工程では、個々の素子区画内においてアレイ状の配列される半導体メサを規定するマスクを基板生産物ＳＰ１上に形成した後に、このマスクを用いたエッチングにより半導体メサのアレイを形成する。このエッチングにより、図４の（ａ）部に示されるように、アレイ状の配列される半導体メサを含む基板生産物ＳＰ２が形成される。本実施例においては、基板生産物ＳＰ２は、シリコン基板５３に到達するように深さの第１半導体メサ３７ａ、３７ｂ及び第２半導体メサ３７ｇを含む。これ故に、シリコン基板５３の主面５３ｃに沿って設けられた層状の高濃度ドープ領域５３ａを維持しながら、個々の半導体メサ内に接合３１が含まれる。第１半導体メサ３７ａ、３７ｂ、第２半導体メサ３７ｇの間の領域には高濃度ドープ領域５３ａが現れている。一実施例では、隣り合う素子区画の境界には、第１半導体メサ３７ａ、３７ｂ及び第２半導体メサ３７ｇ間の領域より幅広のエリアに高濃度ドープ領域５３ａが現れている。このエリアは、後の工程においてカソード電極の接触のために用いられる。第１半導体メサ３７ａ、３７ｂ及び第２半導体メサ３７ｇにおいて、接合５９は、第１半導体メサ３７ａ、３７ｂ及び第２半導体メサ３７ｇ毎の接合３１として区分けされる。理解を容易にするために、図４は、一素子区画のサイズの一部分の素子製造工程を示す。   In the mesa formation process, a mask defining semiconductor mesas arranged in an array in each element section is formed on the substrate product SP1, and then an array of semiconductor mesas is formed by etching using the mask. By this etching, as shown in FIG. 4A, a substrate product SP2 including semiconductor mesas arranged in an array is formed. In the present embodiment, the substrate product SP2 includes first semiconductor mesas 37a and 37b and second semiconductor mesas 37g that are deep so as to reach the silicon substrate 53. Therefore, the junction 31 is included in each semiconductor mesa while maintaining the layered heavily doped region 53 a provided along the main surface 53 c of the silicon substrate 53. A heavily doped region 53a appears in a region between the first semiconductor mesas 37a and 37b and the second semiconductor mesa 37g. In one embodiment, a heavily doped region 53a appears in an area wider than the region between the first semiconductor mesas 37a and 37b and the second semiconductor mesa 37g at the boundary between adjacent element sections. This area is used for cathode electrode contact in a later step. In the first semiconductor mesas 37a and 37b and the second semiconductor mesa 37g, the junction 59 is classified as a junction 31 for each of the first semiconductor mesas 37a and 37b and the second semiconductor mesa 37g. For ease of understanding, FIG. 4 shows the device fabrication process for a portion of the size of one device section.

保護膜形成工程では、図４の（ｂ）部に示されるように、基板生産物ＳＰ２の第１半導体メサ３７ａ、３７ｂ、及び第２半導体メサ３７ｇ並びに高濃度ドープ領域５３ａを覆うように、パッシベーション膜６１を形成して、基板生産物ＳＰ３を作製する。第１半導体メサ３７ａ、３７ｂ、第２半導体メサ３７ｇの側面及び上面はパッシベーション膜６１により覆われている。
パッシベーション膜６１の形成の一例。
成膜方法：プラズマ（ＣＶＤ）気相成長法。
絶縁膜の材料シリコン系無機絶縁膜（例えばＳｉＯ２）。
厚さ：３００ｎｍ。 In the protective film formation step, as shown in FIG. 4B, the passivation is performed so as to cover the first semiconductor mesas 37a and 37b, the second semiconductor mesa 37g, and the heavily doped region 53a of the substrate product SP2. A film 61 is formed to produce a substrate product SP3. Side surfaces and upper surfaces of the first semiconductor mesas 37 a and 37 b and the second semiconductor mesa 37 g are covered with a passivation film 61.
An example of formation of the passivation film 61.
Film forming method: Plasma (CVD) vapor phase growth method.
Insulating film material Silicon-based inorganic insulating film (for example, SiO 2 ).
Thickness: 300 nm.

アノード電極形成工程では、図４の（ｃ）部に示されるように、第１半導体メサ３７ａ、３７ｂの上面上のパッシベーション膜６１に開口を形成した後に、第１半導体メサ３７ａ、３７ｂの上面に接触を成す電極２５ａ、２５ｂ（アノード電極）を形成して、基板生産物ＳＰ４を作製する。第２半導体メサ３７ｇの側面及び上面はパッシベーション膜６１により覆われている。
センサ用電極の形成の一例。
金属膜の作成方法：蒸着。
電極材料：Ｔｉ／Ｐｔ／Ａｕ。
電極の厚さ；５０ｎｍ／８０ｎｍ／４５０ｎｍ。 In the anode electrode forming step, as shown in FIG. 4C, after an opening is formed in the passivation film 61 on the upper surface of the first semiconductor mesa 37a, 37b, the upper surface of the first semiconductor mesa 37a, 37b is formed. Electrodes 25a and 25b (anode electrodes) that are in contact are formed to produce a substrate product SP4. The side surface and the upper surface of the second semiconductor mesa 37g are covered with a passivation film 61.
An example of formation of the electrode for sensors.
Metal film production method: vapor deposition.
Electrode material: Ti / Pt / Au.
Electrode thickness; 50 nm / 80 nm / 450 nm.

カソード電極形成工程では、図４の（ｄ）部に示されるように、第２半導体メサ３７ｇに隣接する高濃度ドープ領域５３ａ上のパッシベーション膜６１に開口を形成した後に、高濃度ドープ領域５３ａの表面に接触を成す電極２５ｇ（カソード電極）を形成して、基板生産物ＳＰ５を作製する。電極２５ｇ（カソード電極）は、高濃度ドープ領域５３ａの表面に接触を成す接触部、該接触部に接続され第２半導体メサ３７ｇの側面を延在する配線部、及び配線部に接続され第２半導体メサ３７ｇの上面を位置する電極部を含む。
カソード電極の形成の一例。
金属膜の作成方法：蒸着。
電極材料：Ａｌ。
電極の厚さ；５００ｎｍ（成膜時）。 In the cathode electrode forming step, as shown in FIG. 4D, after an opening is formed in the passivation film 61 on the heavily doped region 53a adjacent to the second semiconductor mesa 37g, the heavily doped region 53a is formed. An electrode 25g (cathode electrode) in contact with the surface is formed to produce a substrate product SP5. The electrode 25g (cathode electrode) is connected to the contact portion that makes contact with the surface of the heavily doped region 53a, the wiring portion that is connected to the contact portion and extends from the side surface of the second semiconductor mesa 37g, and the second wiring portion that is connected to the wiring portion. The electrode part located on the upper surface of the semiconductor mesa 37g is included.
An example of formation of a cathode electrode.
Metal film production method: vapor deposition.
Electrode material: Al.
Electrode thickness: 500 nm (during film formation).

反射防止（ＡＲ）膜の形成工程では、シリコン基板５３の裏面が鏡面になるようにシリコン基板５３を研磨する。この後に、図５の（ａ）部に示されるように、シリコン基板５３の研磨面５３ｄ上に反射防止膜６３を形成して、基板生産物ＳＰ６を作製する。
ＡＲ膜の形成の一例。
前処理：研磨で鏡面の形成。
成膜の方法：プラズマ化学的気相成長法。
ＡＲ膜の材料；シリコン系無機絶縁膜（例えばＳｉＯＮ）。 In the formation process of the antireflection (AR) film, the silicon substrate 53 is polished so that the back surface of the silicon substrate 53 becomes a mirror surface. Thereafter, as shown in FIG. 5A, an antireflection film 63 is formed on the polished surface 53d of the silicon substrate 53 to produce a substrate product SP6.
An example of formation of an AR film.
Pretreatment: polishing to form a mirror surface.
Film formation method: plasma chemical vapor deposition method.
AR film material; silicon-based inorganic insulating film (for example, SiON).

バンプ形成工程では、図５の（ｂ）部に示されるように、第１半導体メサ３７ａ上の電極２５ａ（アノード電極）、第１半導体メサ３７ｂ上の電極２５ｂ（アノード電極）、及び第２半導体メサ３７ｇ上の電極２５ｇ（カソード電極）上にバンプ電極６５を形成して、基板生産物ＳＰ７を作製する。
バンプ電極の形成の一例。
金属膜の形成方法：蒸着。
バンプの材料：インジウム（Ｉｎ）。
これまでの工程により、半導体受光素子１３のための基板生産物ＳＰ７が作製された。基板生産物ＳＰ７を分離して、半導体チップとしての半導体受光素子１３を作製する。これにより、センサチップが完成された。 In the bump formation step, as shown in FIG. 5B, the electrode 25a (anode electrode) on the first semiconductor mesa 37a, the electrode 25b (anode electrode) on the first semiconductor mesa 37b, and the second semiconductor A bump electrode 65 is formed on the electrode 25g (cathode electrode) on the mesa 37g to produce a substrate product SP7.
An example of formation of a bump electrode.
Metal film forming method: vapor deposition.
Bump material: Indium (In).
The substrate product SP7 for the semiconductor light receiving element 13 was manufactured by the steps so far. The substrate product SP7 is separated to produce the semiconductor light receiving element 13 as a semiconductor chip. Thereby, the sensor chip was completed.

シリコン集積素子１５を準備する。シリコン集積素子１５は、半導体受光素子１３のアレイ状のフォトダイオードの各々からの信号を上記のバンプ電極６５を介して受ける読み出し回路を含む。図５の（ｃ）部に示されるように、半導体受光素子１３とシリコン集積素子１５とのマイクロ接合を形成するためのバンプ電極６７を、シリコン集積素子１５の処理回路部２１ａ、２１ｂ毎の電極２３ａ、２３ｂ上及び電極２５ｇ（カソード電極）に接続される電極２３ｇ上に形成する。
シリコン集積素子の準備工程の一例。
金属膜の形成方法：蒸着。
バンプの材料：インジウム（Ｉｎ）。 A silicon integrated device 15 is prepared. The silicon integrated element 15 includes a readout circuit that receives signals from each of the photodiodes in the array of the semiconductor light receiving elements 13 via the bump electrodes 65. As shown in part (c) of FIG. 5, bump electrodes 67 for forming a micro junction between the semiconductor light receiving element 13 and the silicon integrated element 15 are provided for each of the processing circuit parts 21 a and 21 b of the silicon integrated element 15. It is formed on the electrodes 23g connected to the electrodes 23a and 23b and the electrode 25g (cathode electrode).
An example of the preparation process of a silicon integrated element.
Metal film forming method: vapor deposition.
Bump material: Indium (In).

接合工程においては、図５の（ｄ）部に示されるように、半導体受光素子１３とシリコン集積素子１５とのマイクロ接合を形成するために、半導体受光素子１３及びシリコン集積素子１５のアライメントを行う。アライメントの後に、図５の（ｅ）部に示されるように、半導体受光素子１３のバンプ電極６５とシリコン集積素子１５のバンプ電極６７との接触させた後に、圧力を加えて半導体受光素子１３とシリコン集積素子１５とのマイクロ接合を形成する。バンプ電極６５とバンプ電極６７とは接合６９を形成する。   In the bonding step, as shown in FIG. 5D, the semiconductor light receiving element 13 and the silicon integrated element 15 are aligned in order to form a micro junction between the semiconductor light receiving element 13 and the silicon integrated element 15. . After the alignment, as shown in FIG. 5E, after the bump electrode 65 of the semiconductor light receiving element 13 and the bump electrode 67 of the silicon integrated element 15 are brought into contact with each other, pressure is applied to the semiconductor light receiving element 13. A micro junction with the silicon integrated element 15 is formed. The bump electrode 65 and the bump electrode 67 form a bond 69.

図６を参照しながら、別の半導体受光素子を作製する方法を説明する。図６の（ａ）部を参照すると、既に説明された手順に従って形成されたエピタキシャル基板ＥＰが示されている。接合の形成に先立って、図６の（ｂ）部に示されるように、エピタキシャル基板ＥＰ上に非結晶性シリコン層７１を堆積して、積層生産物ＥＰ１を形成する。非結晶性シリコン層７１は、例えばアモルファスシリコン膜、又はポリシリコン膜として化学的気相成長法で成膜される。非結晶性シリコン層７１は例えば０．３〜１０μｍの厚さであることができる。
多結晶あるいは非晶質シリコン膜の堆積の例示。
作製方法；プラズマ化学的気相成長法。
厚さ：１μｍ。
成膜の温度；摂氏２５０度。 A method of manufacturing another semiconductor light receiving element will be described with reference to FIG. Referring to FIG. 6 (a), there is shown an epitaxial substrate EP formed in accordance with the procedure already described. Prior to the formation of the junction, as shown in FIG. 6B, an amorphous silicon layer 71 is deposited on the epitaxial substrate EP to form a stacked product EP1. The amorphous silicon layer 71 is formed by chemical vapor deposition as an amorphous silicon film or a polysilicon film, for example. The amorphous silicon layer 71 can be, for example, 0.3 to 10 μm thick.
An example of the deposition of a polycrystalline or amorphous silicon film.
Production method: Plasma chemical vapor deposition method.
Thickness: 1 μm.
Deposition temperature: 250 degrees Celsius.

エピタキシャル基板ＥＰ上に非結晶性シリコン層７１を形成した後に、貼り合わせ工程として既に説明したように、図６の（ｃ）部に示されるように、前処理、アライメント等を行う。図６の（ｄ）部に示されるように、積層生産物ＥＰ１をシリコン基板５３に貼り合わせて、接合７３を形成する。
積層生産物ＥＰ１とシリコン基板５３との貼り合わせの一例。
表面前処理：イオンビーム照射により活性化処理。
貼り合わせの温度：室温（例えば、２７℃）。
貼り合わせの雰囲気：上記の前処理から接合まで高真空（例えば、真空度１×１０−４パスカル）。
貼り合わせのための印加圧力：１×１０５パスカル。
引き続く工程として、図３の（ｅ）部に示されるように、半導体基板５１の除去に進む。 After the amorphous silicon layer 71 is formed on the epitaxial substrate EP, as already described as the bonding step, as shown in FIG. 6C, pretreatment, alignment, and the like are performed. As shown in part (d) of FIG. 6, the laminated product EP <b> 1 is bonded to the silicon substrate 53 to form a bond 73.
An example of bonding of the laminated product EP1 and the silicon substrate 53.
Surface pretreatment: Activation treatment by ion beam irradiation.
Bonding temperature: room temperature (for example, 27 ° C.).
Bonding atmosphere: High vacuum from the above pretreatment to bonding (for example, vacuum degree 1 × 10 −4 Pascal).
Applied pressure for bonding: 1 × 10 5 Pascal.
As a subsequent process, the process proceeds to removal of the semiconductor substrate 51 as shown in FIG.

（実施例）
以下のような工程で光検出器を作製した。
ＭＢＥ法にてＢｅドープＧａＳｂバッファ層、（ＩｎＡｓ／ＧａＳｂ）超格子からなる受光層、ＳｉドープＩｎＡｓコンタクト層を順に成長して、エピタキシャル基板を作製した。このエピタキシャル基板中の超格子は、ＩｎＡｓ層／ＧａＳｂ層を一対として、３００対からなる。超格子の全体のうち、ＧａＳｂ基板に近い３０対内のＧａＳｂ層にベリリウムを添加して、ｐ型導電性を付与している。また、コンタクト層に近い３０対内のＧａＳｂ層にシリコンを添加して、ｎ型導電性を付与している。これらの間の（ＩｎＡｓ／ＧａＳｂ）超格子は、アンドープとして成長されて、ｉ型を有する。このような成長により、ｐｎ接合、又はｐｉｎ接合が超格子構造の受光層内に形成される。 (Example)
A photodetector was produced by the following process.
An epitaxial substrate was produced by sequentially growing a Be-doped GaSb buffer layer, a light-receiving layer made of an (InAs / GaSb) superlattice, and a Si-doped InAs contact layer by MBE. The superlattice in this epitaxial substrate consists of 300 pairs, with InAs layer / GaSb layer as a pair. Of the entire superlattice, beryllium is added to 30 pairs of GaSb layers close to the GaSb substrate to impart p-type conductivity. Further, silicon is added to 30 pairs of GaSb layers close to the contact layer to impart n-type conductivity. The (InAs / GaSb) superlattice between them is grown as undoped and has i-type. By such growth, a pn junction or a pin junction is formed in the light receiving layer having a superlattice structure.

エピタキシャル基板のコンタクト層表面にウェハボンディング技術を用いてシリコン基板を貼り合わせて、貼り合わせ一体物を形成する。この後に、ＧａＳｂ基板を研磨又はウェットエッチングにより除去する。これらの工程により、センサチップ用ウエハ生産物を作製した。貼り合わせに先だって、低いキャリア濃度を有するシリコン基板を準備すると共に、該シリコン基板の表面近傍にイオン注入により、コンタクト層と同じ導電型（例えばｎ型）の高ドープ領域を形成する。このように作製されたシリコン基板の大部分では、そのキャリア濃度が低いので、赤外光の透過率が高く、コンタクト層と接触する基板表面には、高キャリア濃度を有するドープされたシリコン領域を形成して個々のフォトダイオードに接地経路を提供している。   A silicon substrate is bonded to the contact layer surface of the epitaxial substrate by using a wafer bonding technique to form a bonded integrated object. Thereafter, the GaSb substrate is removed by polishing or wet etching. Through these steps, a sensor chip wafer product was produced. Prior to bonding, a silicon substrate having a low carrier concentration is prepared, and a highly doped region of the same conductivity type (for example, n-type) as the contact layer is formed near the surface of the silicon substrate by ion implantation. Most of the silicon substrates fabricated in this manner have a low carrier concentration, so that the infrared light transmittance is high, and a doped silicon region having a high carrier concentration is formed on the substrate surface in contact with the contact layer. And provide a ground path for the individual photodiodes.

センサチップ用ウエハ生産物にプロセスを施して、一次元又は二次元に配列された複数の微細な赤外線センサ（フォトダイオード）のアレイを複数の素子区画に一括して形成して、センサチップ生産物を作製する。センサチップ生産物を適当な大きさにダイシングして、センサチップを作製できる。   The sensor chip wafer product is processed to form an array of a plurality of fine infrared sensors (photodiodes) arranged one-dimensionally or two-dimensionally in a plurality of element sections. Is made. The sensor chip product can be diced to an appropriate size to produce a sensor chip.

プロセスは以下のような手順で行った。ＢｅドープＧａＳｂバッファ層、超格子構造の受光層、ＳｉドープＩｎＡｓコンタクト層を含む半導体積層にフォトリソグラフィ及びエッチングを適用して、半導体メサ構造のアレイを形成した。エッチングの深さはシリコン基板の表層をエッチングする程度に設定され、またシリコン基板表面の高ドープ領域の深さより浅くなるように設定される。次いで、個々の半導体メサの側面及び上面にパッシベーション膜（例えばシリコン酸化膜）を形成した。各半導体メサの上面（ＧａＳｂバッファ層）にオーミック接触するように、Ｔｉ／Ｐｔ／Ａｕ合金を用いてアノード電極を形成した。シリコン基板の高ドープ領域にオーミック接触するようにＡｌを用いてカソード電極を形成した。接地電極用の専用半導体メサを素子の外周領域に準備して、専用半導体メサの側面上のパッシベーション膜に沿って専用半導体メサの上面まで接地電極を延在させて、フォトダイオードのオーミック電極と同じ高さに、接地電極を設けている。これにより、アノード電極及び接地電極の高さが一致する。研磨又はウェットエッチングによりシリコン基板の裏面に鏡面を形成した。しかしながら、不要な量の研磨・エッチングにより基板の厚さが薄くなることを避けた。鏡面を形成した後に、鏡面状の裏面上に反射防止（ＡＲ）膜を形成して、入射光の反射を防止する。   The process was performed as follows. An array of semiconductor mesa structures was formed by applying photolithography and etching to a semiconductor stack including a Be-doped GaSb buffer layer, a superlattice light-receiving layer, and a Si-doped InAs contact layer. The etching depth is set to such an extent that the surface layer of the silicon substrate is etched, and is set to be shallower than the depth of the highly doped region on the surface of the silicon substrate. Next, a passivation film (for example, a silicon oxide film) was formed on the side surface and the upper surface of each semiconductor mesa. An anode electrode was formed using a Ti / Pt / Au alloy so as to make ohmic contact with the upper surface (GaSb buffer layer) of each semiconductor mesa. A cathode electrode was formed using Al so as to be in ohmic contact with the highly doped region of the silicon substrate. Prepare a dedicated semiconductor mesa for the ground electrode in the outer peripheral area of the element, and extend the ground electrode to the top surface of the dedicated semiconductor mesa along the passivation film on the side surface of the dedicated semiconductor mesa, the same as the ohmic electrode of the photodiode A ground electrode is provided at a height. Thereby, the height of an anode electrode and a ground electrode corresponds. A mirror surface was formed on the back surface of the silicon substrate by polishing or wet etching. However, an unnecessary amount of polishing / etching was avoided to reduce the thickness of the substrate. After forming the mirror surface, an antireflection (AR) film is formed on the mirror-like back surface to prevent reflection of incident light.

このように作製されたセンサチップをシリコン集積素子と接合して、センサチップのフォトダイオードをシリコン集積素子内の読み出し回路に接続した。センサのアノード電極は、読み出し回路の電極にバンプを介在させて接続される。また、センサチップのフォトダイオードのカソードは、読み出し回路の接地電極とバンプを介在させて接続させる。これらの工程により、中赤外領域に感度を有する第１光検出器を作製した。第１光検出器は、実質的に、図１に示される構造を有する。   The sensor chip thus fabricated was joined to the silicon integrated element, and the photodiode of the sensor chip was connected to the readout circuit in the silicon integrated element. The anode electrode of the sensor is connected to the electrode of the readout circuit via a bump. Further, the cathode of the photodiode of the sensor chip is connected to the ground electrode of the readout circuit via a bump. By these steps, a first photodetector having sensitivity in the mid-infrared region was produced. The first photodetector has substantially the structure shown in FIG.

上記の第１光検出器とは別の構造を有し図７に示されるような第２光検出器を作製した。この構造では、シリコン基板に貼り合わせを行わずＧａＳｂ基板を残すこと、半導体メサ形成に際してＢｅドープＧａＳｂバッファ層の一部をアノード領域として使用すること、において、先の作製された第１光検出器の構造と異なる。貼り合わせを行わないので、シリコン集積素子の読み出し回路に接続される半導体メサの上部にｎ型半導体を配置すると共に、ＧａＳｂ基板に近い半導体メサの下部にｐ型半導体を配置する。この導電性の変更に合わせて、電極材料も変更する。センサチップと読み出し回路との接合を形成した後に、十分な光透過を得るために、５０μｍの厚さにまでＧａＳｂ基板の裏面を研磨した。研磨後のＧａＳｂ基板の裏面にＡＲ膜を形成した。   A second photodetector having a structure different from that of the first photodetector was produced as shown in FIG. In this structure, the first photodetector manufactured in the past is to leave the GaSb substrate without bonding to the silicon substrate, and to use a part of the Be-doped GaSb buffer layer as the anode region when forming the semiconductor mesa. The structure is different. Since bonding is not performed, an n-type semiconductor is disposed on the semiconductor mesa connected to the readout circuit of the silicon integrated element, and a p-type semiconductor is disposed below the semiconductor mesa near the GaSb substrate. The electrode material is also changed in accordance with the change in conductivity. After forming the junction between the sensor chip and the readout circuit, the back surface of the GaSb substrate was polished to a thickness of 50 μm in order to obtain sufficient light transmission. An AR film was formed on the back surface of the polished GaSb substrate.

第１光検出器、第２光検出器をそれぞれ複数作製し、作製後のセンサチップに割れが発生しているかを調べると、第１光検出器は割れの発生率が０％だったのに対し、第２光検出器は約５０％であった。また、第１光検出器、及び第２光検出器をパッケージに実装して、第１組立物、及び第２組立物を形成した。第１組立物、及び第２組立物に対して、温度７７Ｋへの冷却、及び室温（例えば、２７℃）に戻すという１０回の温度サイクルを行った。この温度サイクルの後に、第１組立物、及び第２組立物内の光検出器を観察した。第２光検出器のセンサチップが割れていた。第１組立物のセンサチップが割れていない。   A plurality of first photodetectors and a plurality of second photodetectors were manufactured, and it was examined whether cracks occurred in the manufactured sensor chip. Even though the incidence rate of cracks in the first photodetector was 0%, In contrast, the second photodetector was about 50%. Further, the first photodetector and the second photodetector were mounted on a package to form a first assembly and a second assembly. The first assembly and the second assembly were subjected to 10 temperature cycles of cooling to a temperature of 77 K and returning to room temperature (eg, 27 ° C.). After this temperature cycle, the photodetectors in the first assembly and the second assembly were observed. The sensor chip of the second photodetector was cracked. The sensor chip of the first assembly is not broken.

また、暗電流を評価するために、第１光検出器及び第２光検出器のＩ−Ｖ特性を測定した。第１光検出器は、第２光検出器と同様に、印可電圧が−０．５Ｖで１ｍＡ／ｃｍ２以下の小さい暗電流を有することが確かめられた。 Moreover, in order to evaluate dark current, the IV characteristic of the 1st photodetector and the 2nd photodetector was measured. As with the second photodetector, the first photodetector was confirmed to have a small dark current of 1 mA / cm 2 or less at an applied voltage of −0.5V.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。   While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

本実施の形態によれば、所望の受光特性を提供できる結晶性を有し赤外線に感応する光吸収層を有すると共に、裏面入射により該光吸収層に導入され赤外線の減少を低減できる赤外線受光装置を優れた量産性で提供でき、また、該赤外線受光装置のための半導体受光素子を提供できる。   According to the present embodiment, an infrared light receiving device that has a light absorption layer that has crystallinity that can provide desired light reception characteristics and is sensitive to infrared rays, and that can be introduced into the light absorption layer by backside incidence to reduce the reduction in infrared rays. Can be provided with excellent mass productivity, and a semiconductor light receiving element for the infrared light receiving device can be provided.

１１…赤外線受光装置、１３…半導体受光素子、１５…シリコン集積素子、１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ、１７ｆ…フォトダイオード、１９…処理回路、２７…シリコン基板、２９ａ…コンタクト層、２９ｂ…光吸収層、２９ｃ…ドープ半導体層、２９…半導体積層、３１…接合、３３…超格子構造。 DESCRIPTION OF SYMBOLS 11 ... Infrared light receiving device, 13 ... Semiconductor light receiving element, 15 ... Silicon integrated element, 17a, 17b, 17c, 17d, 17e, 17f ... Photodiode, 19 ... Processing circuit, 27 ... Silicon substrate, 29a ... Contact layer, 29b ... Light absorption layer, 29c ... doped semiconductor layer, 29 ... semiconductor laminate, 31 ... junction, 33 ... superlattice structure.

Claims (4)

赤外線受光装置であって、
アレイ状に配列された複数のフォトダイオードを含む半導体受光素子と、
前記半導体受光素子内の前記フォトダイオードからの信号を処理する処理回路を備えるシリコン集積素子と、
を備え、
前記シリコン集積素子はアレイ状に配列された複数の電極を含み、前記半導体受光素子内の前記フォトダイオードは、それぞれ、前記複数の電極に接続され、
前記半導体受光素子は、シリコン基板と、前記フォトダイオードのための半導体積層と、前記シリコン基板と前記半導体積層との接合とを含み、
前記半導体積層は、ＩＩＩ−Ｖ族化合物半導体を備え赤外線に感応する光吸収層を含み、
前記シリコン基板は、前記半導体積層に接合を成す第１面と、該第１面の反対側にあり光入射面を構成する第２面とを有し、前記シリコン基板の前記第１面は、第１比抵抗を有する第１半導体を備え、前記シリコン基板の前記第２面は、第２比抵抗を有する第２半導体を備え、前記第１比抵抗は前記第２比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第１半導体からなる領域の厚さは、前記第２半導体からなる領域の厚さより薄い、赤外線受光装置。 An infrared receiver,
A semiconductor light receiving element including a plurality of photodiodes arranged in an array; and
A silicon integrated device comprising a processing circuit for processing a signal from the photodiode in the semiconductor light receiving device;
With
The silicon integrated element includes a plurality of electrodes arranged in an array, and each of the photodiodes in the semiconductor light receiving element is connected to the plurality of electrodes,
The semiconductor light receiving element includes a silicon substrate, a semiconductor stack for the photodiode, and a junction between the silicon substrate and the semiconductor stack,
The semiconductor stack includes a light-absorbing layer comprising a III-V compound semiconductor and sensitive to infrared rays,
The silicon substrate has a first surface that forms a junction with the semiconductor stack, and a second surface that is on the opposite side of the first surface and forms a light incident surface, and the first surface of the silicon substrate includes: A first semiconductor having a first specific resistance, wherein the second surface of the silicon substrate includes a second semiconductor having a second specific resistance, wherein the first specific resistance is lower than the second specific resistance; In the infrared light receiving device, the thickness of the region made of the first semiconductor is smaller than the thickness of the region made of the second semiconductor in the thickness direction of the substrate. 前記半導体積層は、前記フォトダイオードのための複数の第１半導体メサと、複数の第２半導体メサとを備え、前記半導体受光素子は、第１領域と該第１領域を囲む第２領域とを有し、前記複数の第１半導体メサは前記第１領域に含まれ、前記第２半導体メサは前記第２領域に含まれ、
前記フォトダイオードは、前記第１半導体メサの上面上に設けられたカソード電極及びアノード電極のうちの一方となる第１電極を備え、前記半導体受光素子は、前記第２半導体メサ上に絶縁層を介して設けられたカソード電極及びアノード電極のうちの他方となる第２電極を備え、前記第２電極は、前記シリコン基板の前記第１面の前記第１半導体に接続され、前記第１電極及び前記第２電極は前記シリコン集積素子の前記電極に接続される、請求項１に記載された赤外線受光装置。 The semiconductor stack includes a plurality of first semiconductor mesas and a plurality of second semiconductor mesas for the photodiode, and the semiconductor light receiving element includes a first region and a second region surrounding the first region. The plurality of first semiconductor mesas are included in the first region, and the second semiconductor mesas are included in the second region;
The photodiode includes a first electrode that is one of a cathode electrode and an anode electrode provided on an upper surface of the first semiconductor mesa, and the semiconductor light receiving element has an insulating layer on the second semiconductor mesa. A second electrode serving as the other of the cathode electrode and the anode electrode provided via the first electrode, the second electrode being connected to the first semiconductor on the first surface of the silicon substrate, The infrared light receiving device according to claim 1, wherein the second electrode is connected to the electrode of the silicon integrated element. 前記光吸収層は超格子構造を有し、前記超格子構造は、ＩｎＡｓ層及びＧａＳｂ層、ＩｎＡｓ層及びＩｎＧａＳｂ層、ＩｎＡｓＳｂ層及びＧａＳｂ層、又はＩｎＡｓＳｂ層及びＩｎＧａＳｂ層を含む、請求項１又は請求項２に記載された赤外線受光装置。   The light absorption layer has a superlattice structure, and the superlattice structure includes an InAs layer and a GaSb layer, an InAs layer and an InGaSb layer, an InAsSb layer and a GaSb layer, or an InAsSb layer and an InGaSb layer. Item 3. The infrared light receiving device according to Item 2. 半導体受光素子であって、
ＩＩＩ−Ｖ族化合物半導体を備え赤外線に感応する光吸収層を含む半導体積層を備えアレイ状に配列された複数のフォトダイオードと、
前記半導体積層を搭載するシリコン基板と、
前記シリコン基板と前記半導体積層との接合と、
を備え、
前記シリコン基板は、前記半導体積層に前記接合を成す第１面と、該第１面の反対側にあり光入射面を構成する第２面とを有し、前記シリコン基板の前記第１面は第１半導体を備え、前記シリコン基板の前記第２面は第２半導体を備え、前記第１半導体は第１比抵抗を有し、前記第２半導体は第２比抵抗を有し、前記第１比抵抗は前記第２比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第１半導体からなる領域の厚さは、前記第２半導体からなる領域の厚さより薄い、半導体受光素子。 A semiconductor light receiving element,
A plurality of photodiodes arranged in an array including a semiconductor stack including a light-absorbing layer sensitive to infrared rays and including a group III-V compound semiconductor;
A silicon substrate on which the semiconductor stack is mounted;
Bonding the silicon substrate and the semiconductor stack;
With
The silicon substrate has a first surface that forms the junction with the semiconductor stack, and a second surface that is opposite to the first surface and forms a light incident surface, and the first surface of the silicon substrate is A first semiconductor, wherein the second surface of the silicon substrate comprises a second semiconductor, the first semiconductor has a first specific resistance, the second semiconductor has a second specific resistance, The semiconductor light receiving element, wherein a specific resistance is lower than the second specific resistance, and a thickness of the region made of the first semiconductor is smaller than a thickness of the region made of the second semiconductor in the thickness direction of the silicon substrate.
JP2014194184A 2014-09-24 2014-09-24 Infrared photo-detection apparatus and semiconductor photo-detection element Pending JP2016066682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014194184A JP2016066682A (en) 2014-09-24 2014-09-24 Infrared photo-detection apparatus and semiconductor photo-detection element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014194184A JP2016066682A (en) 2014-09-24 2014-09-24 Infrared photo-detection apparatus and semiconductor photo-detection element

Publications (1)

Publication Number Publication Date
JP2016066682A true JP2016066682A (en) 2016-04-28

Family

ID=55804257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014194184A Pending JP2016066682A (en) 2014-09-24 2014-09-24 Infrared photo-detection apparatus and semiconductor photo-detection element

Country Status (1)

Country Link
JP (1) JP2016066682A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361335B2 (en) 2017-06-01 2019-07-23 Sumitomo Electric Industries, Ltd. Light receiving element and method of manufacturing the same
JP2020170819A (en) * 2019-04-05 2020-10-15 富士通株式会社 Optical semiconductor element and optical transmission device
JP2022517527A (en) * 2018-12-20 2022-03-09 ハジェテペ ユニヴェルシテシ Semiconductor photodiodes that function over a wide band and how to obtain them
CN114373823A (en) * 2022-01-11 2022-04-19 中国科学院重庆绿色智能技术研究院 Class II superlattice infrared detector with dual-waveband absorption enhancement function and preparation method thereof
CN117525093A (en) * 2023-11-13 2024-02-06 成都燧石蓉创光电技术有限公司 Detection device with MOS trench isolation region and forming method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361335B2 (en) 2017-06-01 2019-07-23 Sumitomo Electric Industries, Ltd. Light receiving element and method of manufacturing the same
US10950744B2 (en) 2017-06-01 2021-03-16 Sumitomo Electric Industries, Ltd. Light receiving element and method of manufacturing the same
JP2022517527A (en) * 2018-12-20 2022-03-09 ハジェテペ ユニヴェルシテシ Semiconductor photodiodes that function over a wide band and how to obtain them
JP2020170819A (en) * 2019-04-05 2020-10-15 富士通株式会社 Optical semiconductor element and optical transmission device
US11837676B2 (en) 2019-04-05 2023-12-05 Fujitsu Optical Components Limited Optical semiconductor device and optical transmission apparatus
JP7443672B2 (en) 2019-04-05 2024-03-06 富士通オプティカルコンポーネンツ株式会社 Optical semiconductor devices and optical transmission devices
CN114373823A (en) * 2022-01-11 2022-04-19 中国科学院重庆绿色智能技术研究院 Class II superlattice infrared detector with dual-waveband absorption enhancement function and preparation method thereof
CN114373823B (en) * 2022-01-11 2023-08-22 中国科学院重庆绿色智能技术研究院 II-type superlattice infrared detector with dual-band absorption enhancement function and preparation method thereof
CN117525093A (en) * 2023-11-13 2024-02-06 成都燧石蓉创光电技术有限公司 Detection device with MOS trench isolation region and forming method thereof

Similar Documents

Publication Publication Date Title
US11335725B2 (en) High efficiency wide spectrum sensor
JP6080092B2 (en) Light receiving element, semiconductor epitaxial wafer, detection device, and method for manufacturing light receiving element
JP5975417B2 (en) Manufacturing method of light receiving element
US9583654B2 (en) Light receiving device and image sensor
US10312390B2 (en) Light receiving device and method of producing light receiving device
JP2016066682A (en) Infrared photo-detection apparatus and semiconductor photo-detection element
JP2012191130A (en) Light-receiving device, semiconductor epitaxial wafer, method of manufacturing them, and detector
US11705469B2 (en) Germanium based focal plane array for the short infrared spectral regime
JP2016092037A (en) Semiconductor laminate, light receiving element and sensor
JP6613923B2 (en) Semiconductor laminate, light receiving element, and method of manufacturing semiconductor laminate
JP6589662B2 (en) Semiconductor laminate and light receiving element
JP6488855B2 (en) Semiconductor laminate, light receiving element, and method of manufacturing semiconductor laminate
US20190371947A1 (en) Optoelectronic devices formed over a buffer
JP2016163003A (en) Semiconductor laminate and semiconductor device
JP2009283603A (en) Detection apparatus, light-receiving element array, and fabrication process therefor
WO2016067996A1 (en) Semiconductor laminate, light receiving element and sensor
JP7109718B2 (en) Compound semiconductor photodiode array
WO2012073934A1 (en) Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element and the semiconductor epitaxial wafer, and detecting apparatus
JP2020096064A (en) Compound semiconductor device, manufacturing method of the same, and infrared detector
JPWO2019044686A1 (en) Semiconductor laminated body, light receiving element, and method for manufacturing semiconductor laminated body
JP2016092036A (en) Semiconductor laminate, light receiving element and sensor