JP2016056084A - 薄膜カルコゲナイド層の形成方法 - Google Patents

薄膜カルコゲナイド層の形成方法 Download PDF

Info

Publication number
JP2016056084A
JP2016056084A JP2015170502A JP2015170502A JP2016056084A JP 2016056084 A JP2016056084 A JP 2016056084A JP 2015170502 A JP2015170502 A JP 2015170502A JP 2015170502 A JP2015170502 A JP 2015170502A JP 2016056084 A JP2016056084 A JP 2016056084A
Authority
JP
Japan
Prior art keywords
layer
thin film
ternary
substrate
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015170502A
Other languages
English (en)
Inventor
ホッサム・エルアンジーリー
Elanzeery Hossam
マリー・ビュフィエール
Buffiere Marie
マルク・ムーリス
Meuris Marc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Hasselt Universiteit
Interuniversitair Microelektronica Centrum vzw IMEC
King Abdulaziz City for Science and Technology KACST
Original Assignee
Katholieke Universiteit Leuven
Hasselt Universiteit
Interuniversitair Microelektronica Centrum vzw IMEC
King Abdulaziz City for Science and Technology KACST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven, Hasselt Universiteit, Interuniversitair Microelektronica Centrum vzw IMEC, King Abdulaziz City for Science and Technology KACST filed Critical Katholieke Universiteit Leuven
Publication of JP2016056084A publication Critical patent/JP2016056084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0326—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising AIBIICIVDVI kesterite compounds, e.g. Cu2ZnSnSe4, Cu2ZnSnS4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0725—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Silicon Compounds (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】ＣｕおよびＳｉを含有する三元および四元薄膜カルコゲナイド層を容易に形成する。
【解決手段】三元または四元薄膜カルコゲナイド層を形成する方法は、銅層を基板上に堆積するステップと、シリコン層を銅層の上に堆積するステップであって、［Ｃｕ］／［Ｓｉ］原子比率は、少なくとも０．７であるステップと、その後、不活性雰囲気で、堆積した層の第１アニール工程を実施し、これによりＣｕ−Ｓｉ層を形成するステップと、その後、アニールした層の第１セレン化工程または第１硫化工程を実施し、これにより三元薄膜カルコゲナイド層を基板上に形成するステップとを含む。本開示の方法は、６００℃を超えない温度で実施できる。
【選択図】図１

Description

本発明は、薄膜太陽電池セル内の吸収層として使用できる、ワイドバンドギャップ、例えば、１．５ｅＶより大きいバンドギャップを持つ薄膜三元および四元カルコゲナイド(chalcogenide)層を形成する方法に関する。
本発明はさらに、ワイドバンドギャップ、例えば、１．５ｅＶより大きいバンドギャップを持つ薄膜三元および四元カルコゲナイド層、およびこうした薄膜を吸収層として含む太陽電池セルに関する。
Ｃｕ２ＳｉＳ３（ＣＳｉＳ），Ｃｕ２ＳｉＳｅ３（ＣＳｉＳｅ），Ｃｕ２ＺｎＳｉＳｅ４（ＣＺＳｉＳｅ）およびＣｕ２ＺｎＳｉＳ４（ＣＺＳｉＳ）などの材料が、マルチ接合薄膜太陽電池での吸収層として使用するための有望な候補である。マルチ接合太陽電池セルが上部セルと下部セルを有し、上部セルは、下部セルの吸収層材料より広いバンドギャップを持つ材料で製作された吸収層を有することによって特徴付けられる。例えば、１ｅＶのオーダーのバンドギャップ（例えば、結晶シリコンまたはＣｕＩｎＳｅ２）を持つ下部セルの吸収層が、好ましくは、約１．７ｅＶ〜２．２ｅＶの範囲のバンドギャップを持ち、可視光範囲で高い光吸収係数を持つ吸収層を有する上部セルと組み合わせられる。
Ｃｕ２ＳｉＳ３（ＣＳｉＳ），Ｃｕ２ＳｉＳｅ３（ＣＳｉＳｅ），Ｃｕ２ＺｎＳｉＳｅ４（ＣＺＳｉＳｅ）およびＣｕ２ＺｎＳｉＳ４（ＣＺＳｉＳ）などの材料が、こうしたマルチ接合太陽電池セルの上部セル吸収層に適したバンドギャップを有することができる。しかしながら、こうした薄膜吸収層の形成のための製造方法が未だ利用できない。
さらに、Ｃｕ２ＳｉＳ３（ＣＳｉＳ），Ｃｕ２ＳｉＳｅ３（ＣＳｉＳｅ），Ｃｕ２ＺｎＳｉＳｅ４（ＣＺＳｉＳｅ）およびＣｕ２ＺｎＳｉＳ４（ＣＺＳｉＳ）などの材料が、現在用いられる四元ワイドバンドギャップ吸収層、例えば、ＣｕＩｎｘＧａ（１−ｘ）Ｓ２（ＣＩＧＳ），ＣｕＩｎｘＧａ（１−ｘ）Ｓｅ２（ＣＩＧＳｅ），Ｃｕ２ＺｎＳｎＳ４（ＣＺＴＳ）およびＣｕ２ＺｎＳｎＳｅ４（ＣＺＴＳｅ）にとって興味深い代替品になれる。その理由は、これらは、希少材料、例えば、ＧａおよびＩｎなどを含有しておらず、ＳｉによるＳｎの置換は、より大きなバンドギャップ値に到達できるためである。
三元材料 Ｃｕ２ＳｉＳ３およびＣｕ２ＳｉＳｅ３は、先行技術の四元ワイドバンドギャップ吸収層材料と比べて簡単な構造のため、興味を引く。
太陽電池セル用の四元ＣＩＧＳ，ＣＩＧＳｅ，ＣＺＴＳおよびＣＺＴＳｅ薄膜吸収層を形成する既知の方法が、２段階プロセスをベースとしており、最初に（全ての）金属層を堆積し、次にセレン及び／又は硫黄含有雰囲気の下で単一のアニールプロセスが行われる。しかしながら、Ｃｕ２ＺｎＳｉＳｅ４またはＣｕ２ＺｎＳｉＳ４薄膜層の形成のためにこうしたプロセスシーケンスを用いることは、ＳｉおよびＺｎの制限された相互拡散に起因して、６００℃を超える高い温度を要するであろう。６００℃を超えるこうした高い温度は、薄膜太陽電池セルに典型的に使用されるソーダ石灰ガラス基板と適合しない。
本開示は、ＣｕおよびＳｉを含有する三元および四元薄膜カルコゲナイド（Ｉ２−ＩＶ−ＶＩ３およびＩ２−ＩＩ−ＩＶ−ＶＩ４）層、例えば、Ｃｕ２ＳｉＳ３，Ｃｕ２ＳｉＳｅ３，Ｃｕ２ＺｎＳｉＳｅ４およびＣｕ２ＺｎＳｉＳ４などを形成する方法を提供することを目的とする。
本開示は、ＣｕおよびＳｉを含有する三元および四元薄膜カルコゲナイド層を形成する方法であって、薄膜層は、６００℃を超えない温度で形成できる方法を提供することを目的とする。
本開示の文脈において、薄膜または薄層が、数ナノメータ〜数十マイクロメータの範囲、例えば、５０ナノメータ〜３０マイクロメータ、例えば、１００ナノメータ〜２０マイクロメータ、例えば、１００ナノメータ〜１０マイクロメータの範囲の厚さを持つ層である。
本開示は、銅（Ｃｕ）およびシリコン（Ｓｉ）を含有する三元および四元薄膜カルコゲナイド層を形成する方法に関する。該方法は、
銅層を基板上に堆積するステップと、
シリコン層を銅層の上に堆積するステップであって、［Ｃｕ］／［Ｓｉ］原子比率は、少なくとも０．７であるステップと、
不活性雰囲気で、好ましくは４００℃〜６００℃の範囲の温度で第１アニール工程を実施し、これによりＣｕ−Ｓｉ相を形成するステップと、
その後、好ましくは４００℃〜６００℃の範囲の温度で第１セレン化工程または第１硫化工程を実施し、これにより三元薄膜カルコゲナイド層を形成するステップとを含む。
本開示の方法はさらに、三元カルコゲナイド層の上に金属層、例えば、Ｚｎ層を堆積するステップと、
不活性雰囲気で、好ましくは３５０℃〜４５０℃の範囲の温度で第２アニール工程を実施するステップと、
その後、好ましくは４００℃〜６００℃の範囲の温度で第２セレン化工程または第２硫化工程を実施し、これにより四元薄膜カルコゲナイド層を形成するステップとを含む。
本開示の文脈において、セレン化工程が、Ｓｅ含有蒸気中で層をアニールすることを含む処理工程である。セレン化工程の結果、Ｓｅが層の中に取り込まれ、Ｓｅ含有層が形成される。本開示の文脈において、硫化工程が、Ｓ含有蒸気中で層をアニールすることを含む処理工程である。硫化工程の結果、Ｓが層の中に取り込まれ、Ｓｅ含有層が形成される。
本開示の方法が、太陽電池デバイス、例えば、太陽電池セル、例えば、マルチ接合太陽電池セルの製造プロセスにおいて好都合に使用できる。本開示の方法に従って形成される三元または四元薄膜カルコゲナイド層が、高バンドギャップ吸収層として使用できる。
本開示の方法の利点が、薄膜三元および四元カルコゲナイド層が、６００℃を超えない温度で形成できることである。こうした温度は、薄膜太陽電池セルに典型的に使用される基板、例えば、ソーダ石灰ガラス基板と適合することが利点である。
本開示の方法の利点が、豊富に入手でき、毒性がない元素を用いて、例えば、薄膜太陽電池セルでの吸収層として使用される、良好なワイドバンドギャップ（即ち、１．５ｅＶより大きいバンドギャップ）の薄膜層を製作できることである。こうした薄膜層は、Ｓｎを使用する必要がなく（例えば、Ｃｕ２ＺｎＳｎＳ（ｅ）４とは対照的）、そしてＩｎ，Ｇａなどの希少材料を使用する必要がなく（例えば、ＣｕＩｎｘＧａ（１−ｘ）Ｓ（ｅ）２とは対照的）、製作できることが利点である。
本開示はさらに、ＣｕおよびＳｉを含有する三元または四元薄膜カルコゲナイド層に関する。薄膜カルコゲナイド層は、６００℃より高い温度に耐えられない基板、例えば、６００℃より低いガラス転移温度を持つ基板、例えば、ソーダ石灰ガラス基板の上に設けられる。換言すると、本開示はさらに、基板と、ＣｕおよびＳｉを含有する三元または四元薄膜カルコゲナイド層とを備えた複合構造に関する。薄膜カルコゲナイド層は、基板の上に設けられ（例えば、基板の上部にあり、例えば、基板と直接物理的接触している）、基板は、６００℃より高い温度に耐えられないものであり、例えば、６００℃より低いガラス転移温度を持つ基板、例えば、ソーダ石灰ガラス基板である。三元または四元薄膜カルコゲナイド層は、例えば、５０ナノメータ〜３０マイクロメータの範囲の厚さを有してもよく、本開示は、これに限定されない。三元または四元薄膜カルコゲナイド層は、１．５ｅＶより大きいバンドギャップを有してもよい。
本開示はさらに、こうした三元または四元薄膜カルコゲナイド層を吸収層として含む太陽電池セルに関する。太陽電池セルは、例えば、マルチ接合セルでもよい。
本開示はさらに、三元または四元薄膜カルコゲナイド層を吸収層として含むこうした復号構造を含む太陽電池セルに関する。太陽電池セルは、例えば、マルチ接合セルでもよい。
種々の発明態様の特定の目的および利点をここでは説明している。当然ながら、こうした目的または利点は、本開示のいずれか特定の実施形態に従って必ずしも達成できないことは理解すべきである。こうして、例えば、当業者は、ここで教示または示唆したような他の目的または利点を必ずしも達成することなく、ここで教示したような１つの利点または利点群を達成または最適化する方法で、本開示が具現化または実施できることを認識するであろう。さらに、この要旨は、単に一例に過ぎず、本開示の範囲を限定することを意図していないことが理解される。本開示は、添付図面と関連して読んだ場合、機構および動作方法の両方に関して、その特徴および利点とともに、下記詳細な説明を参照して最もよく理解できる。
本開示の実施形態に係る三元カルコゲナイド層を形成するための方法の処理ステップを概略的に示す。 図２（ａ）〜図２（ｄ）は、本開示の実施形態に係る三元カルコゲナイド層を形成するための方法の処理ステップを概略的に示す。 本開示の方法に係るプロセスでの中間ステップとして、銅シリサイド相の形成を説明するＸＲＤ（Ｘ線回折）スペクトルを示す。 本開示の方法に係るプロセスにおいてＣｕ２ＳｉＳｅ３相の形成を説明するＸＲＤスペクトルを示す。 本開示の方法に係るプロセスにおいてＣｕ２ＳｉＳ３相の形成を説明するＸＲＤスペクトルを示す。 図６（ａ）は、本開示の方法に従って形成された薄膜Ｃｕ２ＳｉＳ３層について測定した透過スペクトルを４００ｎｍ〜１２００ｎｍの波長範囲で示し、図６（ｂ）は、本開示の方法に従って形成された薄膜Ｃｕ２ＳｉＳ３層について測定した反射スペクトルおよび吸収スペクトルを２００ｎｍ〜１２００ｎｍの波長範囲で示す。 本開示の方法に従って形成されたＣｕ２ＳｉＳ３層について（αＥ）２のエネルギー依存性に基づいたバンドギャップの決定を示す。 本開示の方法に従って形成されたＣｕ２ＳｉＳ３層の測定したフォトルミネセンススペクトルを示す。 本開示の実施形態に係る四元カルコゲナイド層を形成するための方法の処理ステップを概略的に示す。 図１０（ａ）〜図１０（ｄ）は、本開示の実施形態に係る四元カルコゲナイド層を形成するための方法の処理ステップを概略的に示す。 本開示の方法に係るプロセスにおいてＣｕ２ＺｎＳｉＳｅ４相の形成を説明するＸＲＤスペクトルを示す。 本開示の方法に従って形成されたＣｕ２ＳｉＳｅ３層およびＣｕ２ＺｎＳｉＳｅ４層について測定した透過スペクトルを示す。 本開示の方法に従って形成された薄膜Ｃｕ２ＺｎＳｉＳｅ４層について測定した反射スペクトルおよび吸収スペクトルを２００ｎｍ〜１２００ｎｍの波長範囲で示す。 本開示の方法に従って形成されたＣｕ２ＺｎＳｉＳｅ４について（αＥ）２のエネルギー依存性に基づいたバンドギャップの決定を示す。
異なる図面において、同じ参照符号は、同じまたは類似の要素を参照する。
下記詳細な説明において、本開示の完全な理解および特定の実施形態においてどのように実施できるかを提供するために、数多くの詳細が記述されている。しかしながら、本開示は、これら特定の詳細なしで実施できることは理解されよう。他の例では、本開示を曖昧にしないように、周知の方法、手順および手法は詳細に説明していない。
本開示は、特定の実施形態に関して一定の図面を参照して説明するが、本開示はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものに過ぎない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本開示の実際の具体化に必ずしも対応していない。
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本開示の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
本開示は、ＣｕおよびＳｉを含有する三元および四元薄膜カルコゲナイド層を形成する方法を提供する。本開示の方法が、
銅層を基板上に堆積するステップと、
シリコン層を銅層の上に堆積するステップであって、［Ｃｕ］／［Ｓｉ］原子比率は、少なくとも０．７であるステップと、
不活性雰囲気で、好ましくは４００℃〜６００℃の範囲の温度で第１アニール工程を実施し、これによりＣｕ−Ｓｉ相を形成するステップと、
その後、好ましくは４００℃〜６００℃の範囲の温度で第１セレン化工程または第１硫化工程を実施し、これにより三元薄膜カルコゲナイド層を形成するステップとを含む。
本開示の方法はさらに、三元カルコゲナイド層の上に金属層、例えば、Ｚｎ層を堆積するステップと、
不活性雰囲気で、好ましくは３５０℃〜４５０℃の範囲の温度で第２アニール工程を実施するステップと、
その後、好ましくは４００℃〜６００℃の範囲の温度で第２セレン化工程または第２硫化工程を実施し、これにより四元薄膜カルコゲナイド層を形成するステップとを含む。
本発明に係る方法の処理ステップを図１、図２（ａ）〜２（ｄ）に概略的に示す。
最初に（図１ ステップ１、図２（ａ））、薄い銅層１１が基板１０上に堆積される。次に（図１ ステップ２、図２（ｂ））、先行技術で知られている手法を用いて、薄いシリコン層１２が薄い銅層１１上に堆積される。太陽電池セルに適切に一般に使用される基板の例が、ソーダ石灰ガラス（ＳＬＧ）および、モリブデンコート付ソーダ石灰ガラス（Ｍｏ／ＳＬＧ）であるが、他の適切な基板も使用できる。既知の薄膜堆積技術、例えば、スパッタリング、電子ビーム蒸着、熱蒸着またはこれらの組合せが、薄い銅層１１および薄いシリコン層１２を堆積するために使用できる。Ｃｕ層の厚さおよびＳｉ層の厚さは、最終の吸収体材料層の所望の厚さおよび所望の組成に基づいて計算できる。Ｃｕ層の厚さとＳｉ層の厚さとの比率は、化学式でのＣｕ原子とＳｉ原子との必要な比率に基づいて計算できる。例えば、Ｃｕ２ＳｉＳｅ３では、Ｓｉ原子と比べて２倍以上のＣｕ原子が必要になる。銅の原子密度およびシリコンの原子密度に基づいて、要求される２の倍数を達成するのに必要なＣｕ層厚とＳｉ層厚の比率は計算できる。
次のステップ（図１ ステップ３、図２（ｃ））において、銅層１１およびシリコン層１２のスタックを備えた基板１０は、不活性雰囲気、例えば、窒素雰囲気またはアルゴン雰囲気で、好ましくは４００℃〜６００℃の範囲の温度でアニール処理され（第１アニール）、これによりＣｕ−Ｓｉ相、例えば、Ｃｕ３Ｓｉ，Ｃｕ４Ｓｉ，Ｃｕ５Ｓｉを形成する。この範囲内のより高いアニール温度、例えば、５００℃〜６００℃の範囲の温度では、複数の相が形成され、これは望ましくないかもしれない。従って、本開示の実施形態において、この処理ステップのアニール温度は、好ましくは４００℃に近い、例えば、４００℃〜４５０℃、例えば、４００℃〜４２０℃の範囲であり、本開示はこれに限定されない。この第１アニール工程は、例えば、約５〜３０分、好ましくは１０〜１５分を要することがある。この第１アニール工程の結果、銅シリサイド相（例えば、Ｃｕ３Ｓｉ，Ｃｕ４Ｓｉ，Ｃｕ５Ｓｉ）を含有するＣｕ−Ｓｉ層２０（図２（ｃ））が形成される。これらのＣｕ−Ｓｉ相の形成は、［Ｃｕ］／［Ｓｉ］原子比率が少なくとも０．７である化学組成の範囲で生ずる。
図３は、上述したように調製したサンプルのＸＲＤ（Ｘ線回折）スペクトルを示しており、最初に５００ｎｍ厚のＣｕ層１１をソーダ石灰ガラス基板１０の上に堆積し、次に１６５ｎｍ厚のＳｉ層１２をＣｕ層１１の上に堆積した。次にアニール工程を窒素環境で４００℃、１５分間行った。図３に示すように測定されたＸＲＤスペクトルピークは、Ｃｕ−Ｓｉ相の既知のピークに対応しており、こうして銅シリサイド層２０の形成を確認できる。
次のステップにおいて、図１に示すように、第１セレン化プロセス４ａ、あるいは第１硫化プロセス４ｂが実施される。
第１セレン化プロセス４ａは、例えば、１０〜１５分間、４００℃〜６００℃の範囲、例えば、４５０℃〜５８０℃の範囲の温度でサンプルをＳｅ含有雰囲気に露出することによって実施できる。セレン化プロセスの際、ＳｅがＣｕ−Ｓｉ層２０の中に組み込まれ、三元相Ｃｕ２ＳｉＳｅ３を含有する三元カルコゲナイド層３０（図２（ｄ））の形成が生ずる。Ｓｅ含有雰囲気は、例えば、Ｈ２Ｓｅ／Ｎ２雰囲気またはＳｅ蒸気雰囲気でもよく、本開示はこれに限定されない。
図４は、上述したように調製したサンプルについて測定したＸＲＤスペクトルを示しており、セレン化プロセスをＨ２Ｓｅ／Ｎ２雰囲気で１５分間、４９０℃で行ったもので、Ｃｕ２ＳｉＳｅ３三元相の形成を示している。
第１硫化プロセス４ｂは、例えば、１０〜１５分間、４００℃〜６００℃の範囲、例えば、４５０℃〜５８０℃の範囲の温度でサンプルを硫黄含有雰囲気に露出することによって実施できる。硫化プロセスの際、ＳがＣｕ−Ｓｉ層２０の中に組み込まれ、三元相Ｃｕ２ＳｉＳ３を含有する三元カルコゲナイド層３０（図２（ｄ））の形成が生ずる。Ｓｅ含有雰囲気は、例えば、Ｈ２Ｓ／Ｎ２雰囲気またはＳ蒸気雰囲気でもよく、本開示はこれに限定されない。
図５は、上述したように調製したサンプルについて測定したＸＲＤスペクトルを示しており、硫化プロセスをＨ２Ｓ／Ｎ２雰囲気で１５分間、５４０℃で行ったもので、Ｃｕ２ＳｉＳ３三元相、そしてＣｕ−Ｓ相の形成を示している。この層を太陽電池セル内の吸収体層として使用する場合、膜内に存在するＣｕ−Ｓ相は、例えば、ＫＣＮ（シアン化カリウム）エッチング工程を用いて選択的に除去できる。
図６（ａ）は、本開示の方法に従って調製されたＣｕ２ＳｉＳ３薄膜（約７００ｎｍ〜８００ｎｍの厚さ）について測定した光透過測定の結果を、４００ｎｍ〜１２００ｎｍの波長範囲で示す。光透過測定は、積分球を用いて行った。図６（ｂ）は、この膜の吸収および反射を２００ｎｍ〜１２００ｎｍの波長範囲で示す。反射測定は、積分球を用いて行った。吸収値は、反射測定および透過測定に基づいて計算した（吸収＝１−反射−透過）。光学特性は、明確なバンドギャップを示し、６５０ｎｍ未満の波長で高い光学吸収を有し、７５０ｎｍより大きい波長で低い光学吸収を有する。
（αＥ）２（＝（αｈν）２）（αは光吸収係数）のエネルギー依存性の線形部分からのバンドギャップの外挿に基づいて、本開示の方法に従って形成されたＣｕ２ＳｉＳ３層について、１．８２ｅＶの光学バンドギャップが得られる。これは図７に示す。図８に示すＣｕ２ＳｉＳ３層の測定したフォトルミネセンス（ＰＬ）スペクトルもまた、１．８２ｅＶの直接バンドギャップを示す。垂直な破線は、吸収体材料のエネルギーギャップの場所に対応する。
本開示の方法に従って形成される三元膜３０（Ｃｕ２ＳｉＳ３およびＣｕ２ＳｉＳｅ３）は、太陽電池セルでの吸収体層として、例えば、マルチ接合またはタンデム型太陽電池セルでのワイドバンドギャップ吸収体層として使用できる。これらの三元薄膜は、他の用途、例えば、オプトエレクトロニクス、半導体用途にも使用できる。
三元薄膜層３０（Ｃｕ２ＳｉＳ３およびＣｕ２ＳｉＳｅ３）は、さらに処理して、四元薄膜層を形成できる。これは、図９および図１０（ａ）〜図１０（ｄ）に概略的に示す。
図１０（ａ）は、基板１０と、三元カルコゲナイド層３０とを備えた構造を示し、図２（ｄ）に示した構造に対応する。この構造から出発して、例えば（図９ ステップ５、図１０（ｂ））、必要とされる膜組成に従う厚さ、例えば、１００ｎｍ〜１６０ｎｍの範囲の厚さを備えた亜鉛（Ｚｎ）の薄膜層１３が、先行技術で知られている方法、例えば、スパッタリングまたは蒸着を用いて、セレン化または硫化した三元材料層（Ｃｕ２ＳｉＳ３またはＣｕ２ＳｉＳｅ３）３０の上に堆積できる。
次に、ステップ６（図９）において、第２アニール工程が、不活性雰囲気で、好ましくは３５０℃〜４５０℃の範囲の温度で行われ、例えば、Ｎ２またはＡｒガス雰囲気で、３９０℃、例えば１０〜１５分間行われる。この第２アニール工程は、三元層３０中へのＺｎ原子の拡散を生じさせ、Ｚｎ含有層３１が得られる（図１０（ｃ））。このアニール工程は、ＳｅまたはＳをさらに追加する前（即ち、第２セレン化または硫化工程の前）に、前回形成した三元層へのＺｎ原子の拡散を可能にするために行われる。
その後、第２セレン化（ステップ７ａ）または第２硫化（ステップ７ｂ）が、Ｈ２Ｓｅ含有ガス、Ｓｅ蒸気、Ｈ２Ｓ含有ガスまたはＳ蒸気に対して、４００℃〜６００℃の範囲の温度、例えば、４９０℃、１０〜１５分間、層３１を備えたサンプルの露出によって行われる。これは、四元相Ｃｕ２ＺｎＳｉＳｅ４またはＣｕ２ＺｎＳｉＳ４を含む四元カルコゲナイド層４０の形成を導く（図１０（ｄ））。
図１１に示すＸＲＤスペクトルは、四元相の存在を確認しており、Ｃｕ２ＺｎＳｉＳｅ４の（事前にシミュレーションした）ＸＲＤスペクトルピークの存在から明らかである。
図１２は、本開示の方法に従って形成した三元Ｃｕ２ＳｉＳｅ３薄膜層（図２（ｄ）および図１０（ａ）での層３０）、および本開示の方法に従って形成した四元Ｃｕ２ＺｎＳｉＳｅ３層（図１０（ｄ）での層４０）についての透過を示す。三元Ｃｕ２ＳｉＳｅ３薄膜層は、５００ｎｍ厚のＣｕ層をソーダ石灰ガラス基板の上に堆積し、１６５ｎｍ厚のＳｉ層をＣｕ層の上に堆積し、次にアニール処理（第１アニール）を窒素雰囲気で、４００℃、１５分間実施し、最後にセレン化工程（第１セレン化）をＨ２Ｓｅ／Ｎ２雰囲気で４９０℃、１５分間実施することによって形成した。四元薄膜Ｃｕ２ＺｎＳｉＳｅ３層は、この三元Ｃｕ２ＳｉＳｅ３薄膜層から出発して、１１０ｎｍ厚のＺｎ層を三元層の上に堆積し、アニール処理（第２アニール）を窒素雰囲気で、３９０℃、１０分間実施し、最後にセレン化工程（第２セレン化）をＨ２Ｓｅ／Ｎ２雰囲気で４９０℃、１５分間実施することによって形成した。図１２に示す透過データから、四元薄膜は、三元薄膜より相当に大きいバンドギャップを有することが判る。
図１３は、薄膜Ｃｕ２ＺｎＳｉＳｅ４層について測定した反射スペクトルおよび吸収スペクトルを２００ｎｍ〜１２００ｎｍの波長範囲で示す。垂直な破線は、吸収体材料のエネルギーギャップの場所に対応する。より大きな波長での高い吸収値は、第二相の存在に起因するであろう。この層を太陽電池セル、例えば、タンデム型セルで使用する場合、第二相は、例えば、ＫＣＮ中のエッチングによって選択的に除去できる。
図１４は、上述のように形成されたＣｕ２ＺｎＳｉＳｅ４層について、（αＥ）２のエネルギー依存性に基づいたバンドギャップの決定を示すもので、２．２ｅＶのバンドギャップを示している。
上記説明は、本開示の特定の実施形態を詳説している。しかしながら、上記説明が文章中にどの程度詳しく記載されているかに関わらず、本開示は多くの方法で実践できることは理解されよう。本開示の特定の特徴または態様を記載する場合の特定の用語の使用は、該用語が関連している本開示の特徴または態様のいずれか特定の特徴を含むように制限されるように、該用語がここで再定義されることを意味すると解釈すべきでないことに留意すべきである。
上記詳細な説明は、種々の実施形態に適用されるように本発明の新規な特徴を図示し説明し指摘しているが、説明したデバイスまたはプロセスの形態および詳細における種々の省略、置換および変化が、本発明から逸脱することなく当業者によって可能であることは理解されよう。

Claims (13)

  1. 銅およびシリコンを含有する三元または四元薄膜カルコゲナイド層を形成する方法であって、
    銅層を基板上に堆積するステップと、
    シリコン層を銅層の上に堆積するステップであって、［Ｃｕ］／［Ｓｉ］原子比率は、少なくとも０．７であるステップと、
    その後、不活性雰囲気で、堆積した層の第１アニール工程を実施し、これによりＣｕ−Ｓｉ層を形成するステップと、
    その後、アニールした層の第１セレン化工程または第１硫化工程を実施し、これにより三元薄膜カルコゲナイド層を基板上に形成するステップとを含む方法。
  2. 第１アニール工程は、４００℃〜６００℃の範囲の温度で行われる請求項１記載の方法。
  3. 第１アニール工程は、４００℃〜４５０℃の範囲の温度で行われる請求項２記載の方法。
  4. 第１セレン化工程または第１硫化工程は、４００℃〜６００℃の範囲の温度で行われる請求項１〜３のいずれかに記載の方法。
  5. 三元薄膜カルコゲナイド層の上に金属層を堆積するステップと、
    その後、不活性雰囲気で、該層の第２アニール工程を実施するステップと、
    その後、アニールした層の第２セレン化工程及び／又は第２硫化工程を実施し、これにより四元薄膜カルコゲナイド層を基板上に形成するステップとをさらに含む請求項１〜４のいずれかに記載の方法。
  6. 属層を堆積することは、Ｚｎ層を堆積することを含む請求項５記載の方法。
  7. 第２アニール工程は、３５０℃〜４５０℃の範囲の温度で行われる請求項５または６記載の方法。
  8. 第２セレン化工程及び／又は第２硫化工程は、４００℃〜６００℃の範囲の温度で行われる請求項５〜７のいずれかに記載の方法。
  9. 基板と、
    前記基板上にある三元または四元薄膜カルコゲナイド層とを備え、
    薄膜カルコゲナイド層は、ＣｕおよびＳｉを含有し、
    基板は、６００℃より高い温度に耐えられないものである、複合構造。
  10. 基板は、ソーダ石灰ガラス基板である請求項９記載の複合構造。
  11. 薄膜カルコゲナイド層は、５０ナノメータ〜３０マイクロメータの範囲の厚さを有する請求項９記載の複合構造。
  12. 薄膜カルコゲナイド層は、１．５ｅＶより大きいバンドギャップを有する請求項９〜１１のいずれかに記載の複合構造。
  13. 請求項９〜１２のいずれかに記載の複合構造を備えた太陽電池セル。
JP2015170502A 2014-09-04 2015-08-31 薄膜カルコゲナイド層の形成方法 Pending JP2016056084A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14183583.5 2014-09-04
EP14183583 2014-09-04

Publications (1)

Publication Number Publication Date
JP2016056084A true JP2016056084A (ja) 2016-04-21

Family

ID=51485495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170502A Pending JP2016056084A (ja) 2014-09-04 2015-08-31 薄膜カルコゲナイド層の形成方法

Country Status (3)

Country Link
US (2) US9647153B2 (ja)
EP (1) EP2993701B1 (ja)
JP (1) JP2016056084A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308784B1 (ko) * 2020-02-28 2021-10-01 한양대학교 산학협력단 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
CN114927586B (zh) * 2022-03-15 2024-03-22 中国民用航空飞行学院 一种基于新型三元材料的异质结光电探测器及制备方法
CN114927587B (zh) * 2022-03-15 2024-03-22 中国民用航空飞行学院 一种基于三元材料平面隧穿效应的光电探测器及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985691A (en) * 1997-05-16 1999-11-16 International Solar Electric Technology, Inc. Method of making compound semiconductor films and making related electronic devices
CN101330110A (zh) * 2008-08-01 2008-12-24 中南大学 一种薄膜太阳电池的光吸收层材料及其制备方法
US8889469B2 (en) * 2009-12-28 2014-11-18 Aeris Capital Sustainable Ip Ltd. Multi-nary group IB and VIA based semiconductor
US20130164885A1 (en) * 2011-12-21 2013-06-27 Intermolecular, Inc. Absorbers For High-Efficiency Thin-Film PV
LU91986B1 (en) * 2012-04-26 2013-10-28 Univ Luxembourg Method for manufacturing a semiconductor thin film

Also Published As

Publication number Publication date
EP2993701B1 (en) 2017-11-01
EP2993701A1 (en) 2016-03-09
US20160111568A1 (en) 2016-04-21
US9647153B2 (en) 2017-05-09
US20170236971A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
Niki et al. CIGS absorbers and processes
Ahmed et al. A high efficiency electrodeposited Cu2ZnSnS4 solar cell
US8097305B2 (en) Method for producing a thin-film chalcopyrite compound
JP4937379B2 (ja) 薄膜太陽電池
AU2010254119A1 (en) Thin films for photovoltaic cells
CN102751388B (zh) 一种铜铟镓硒薄膜太阳能电池的制备方法
TW201123465A (en) Photoelectric conversion device, method for producing the same, and solar battery
Chen et al. Enhanced solar cell performance of Cu2ZnSn (S, Se) 4 thin films through structural control by using multi-metallic stacked nanolayers and fast ramping process for sulfo-selenization
Li et al. Cu2ZnSnS4− xSex solar cells fabricated with precursor stacked layer ZnS/Cu/SnS by a CBD method
Muhunthan et al. Interfacial properties of CZTS thin film solar cell
KR20100109457A (ko) 황동계 태양 전지를 제조하는 방법
JP5178904B1 (ja) Ｃｚｔｓ系薄膜太陽電池及びその製造方法
Sengar et al. Improving the Cu 2 ZnSn (S, Se) 4-based photovoltaic conversion efficiency by back-contact modification
Volobujeva et al. Synthesis and characterisation of Cu2ZnSnSe4 thin films prepared via a vacuum evaporation-based route
KR20180034274A (ko) 은이 첨가된 ｃｚｔｓ계 박막 태양전지 및 이의 제조방법
JP2016056084A (ja) 薄膜カルコゲナイド層の形成方法
Olgar et al. Dependence of CZTS thin film properties and photovoltaic performance on heating rate and sulfurization time
JP6143737B2 (ja) 化合物太陽電池および硫化物単結晶ナノ粒子を有する薄膜の形成方法
Sengar et al. Surface layer investigation of dual ion beam sputtered Cu2ZnSn (S, Se) 4 thin film for open circuit voltage improvement
CN103548153A (zh) 具有均匀的Ga分布的CIGS薄膜的制造方法
TW201421725A (zh) 太陽能電池及其形成方法
KR20160037821A (ko) ＣＺＴＳｅ계 박막 및 이의 제조 방법, 및 상기 ＣＺＴＳｅ계 박막을 이용한 태양전지
KR102025091B1 (ko) CZT(S,Se)계 박막, 시드가 형성된 전구체층을 이용하는 CZT(S,Se)계 박막 형성방법 및 CZT(S,Se)계 박막 태양전지와 그 제조방법
CN112703610A (zh) 用于对吸收剂层进行后处理的方法
Arba et al. Determination of the optimal conditions for the deposition of Cu 2 ZnSnS 4 (CZTS) thin films by spray pyrolysis using Taguchi method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200225