JP2016051759A - 半導体装置 - Google Patents

Abstract

【課題】配線を短くし、寄生抵抗を小さくし、スイッチング時間を短縮した半導体装置を提供する。
【解決手段】ゲート電極５がゲート酸化膜６を介して電子供給層８、電子走行層９に対向する領域の直上の絶縁膜２にビア３を形成し、そこからゲート電極５を最短距離でチップ表面に取り出し、ゲート電極５の端部から電極を取り出した場合より寄生抵抗を低くする。これによってスイッチング時間を短縮する。またビアホールの幅をa、ゲート電極がゲート膜を介して半導体と対向している領域の幅をbとした場合、b≧aの関係が成り立ち、b/aが２５０≧b/a≧1の関係を示す構造であることが好ましい。
【選択図】図１

Description

本発明は、スイッチングスピードを速めた高電子移動度トランジスタHEMTに関する。

絶縁膜にビアを形成し、ゲート電極をチップ表面に取り出す構造のHEMTにおいて、配線のレイアウトに起因する寄生抵抗の問題、入力容量の問題などからスイッチングスピードを速くすることは困難であった。

特開２０１３−２１１５４８号公報

先行文献には、トランジスタをビアホールを介して電気的に結合するレイアウトは示されているが、トランジスタの特性を改善しうる接続法に関しては示されていなく、トランジスタの特性を良好に保持して接続することが難しかった。本発明は上記問題点を解決し、寄生抵抗、入力容量を低くし、スイッチングスピードの早いHEMTを提供するものである。

EMTのゲート電極をチップ表面に取り出す際に、ゲート電極直上（ゲート電極がゲート膜を介して半導体と対向している領域の直上）にビアホールを形成しそこからゲート電極を取り出す。

本発明によれば、ゲート電極の直上（ゲート電極がゲート膜を介して半導体と対向している領域の直上）にビアを形成し、そこから電極をチップ表面に取り出すことで、ゲート電極端部から電極を取り出した場合より、配線を短くできるため寄生抵抗を小さくでき、スイッチング時間を短縮できる。

本発明のHEMTのゲート電極断面構造である。 従来品のHEMTのゲート電極断面構造である。 ゲート電極直上にビア形成し電極を取り出したHEMTと、ゲート電極端部から電極を取り出したHEMTの寄生抵抗とチップサイズとの関係である。

以下、本発明の実施の形態となる構造について説明する。

図１は実施例１に係るHEMTのゲート電極部分の断面である。本発明のHEMTにおいては、窒化物系化合物半導体からなる電子走行層９、電子供給層８
の上にゲート電極５およびゲート電極５上の電極４を有し、その上に絶縁膜を有する構造になっている。ゲート電極５がゲート酸化膜を介して電子供給層８と対向する部分の直上にはビアホール３が形成されており、引き出し電極１とゲート電極はビアホールを介して結合している。

ゲート電極はNiO/W/TiN、またはNiO/Ni/TiNの３層構造、引き出し電極はTi/AlCu/TiNの３層構造を有することが、良好な特性を保持するために好ましい。

ビアホールの幅をa、ゲート電極がゲート膜を介して半導体と対向している領域の幅をｂとした場合、b≧aの関係が成り立ち、b/ａが２５０≧b/a≧1の関係を示す構造であることが好ましい。この範囲であればプロセス的、構造的に寄生抵抗を低くできる接合を形成することが可能である。

図３にゲート電極直上にビア形成し電極を取り出したHEMTと、ゲート電極端部上にビア形成し電極を取り出したHEMTの寄生抵抗とチップサイズの関係を示す。ゲート電極直上にビアを形成し電極を取り出した構造のHEMTは、チップサイズが大きくなってもゲート寄生抵抗の変化が少なく、従ってチップサイズが大きくなってもスイッチング特性に変化が少なく、電気特性的に有利であることが分かる。

１、引き出し電極
２、絶縁膜
３、ビアホール
４、電極
５、ゲート電極
６、ゲート酸化膜
７、酸化膜
８、電子供給層
９、電子走行層
１０、二次元電子ガス

Claims (3)

1. ゲート電極がゲート酸化膜を介して半導体に対向する領域の直上の絶縁膜にビアを形成し、そこからゲート電極をチップ表面に最短距離で取り出しチップ表面の配線と結びつける構造を特徴とする高電子移動度トランジスタHEMT。
2. 前記半導体領域は窒化物系化合物半導体からなることを特徴とする請求項１に記した半導体装置
   
3. ビアの幅をa、ゲート電極がゲート膜を介して半導体と対向している領域の幅をｂとした場合、b≧aの関係が成り立ち、b/ａが２５０≧b/a≧1の関係を示す構造であることを特徴とする請求項１または請求項２の半導体装置。

Images