JP2016044971A - Optical detection device, and manufacturing method for the same - Google Patents
Optical detection device, and manufacturing method for the same Download PDFInfo
- Publication number
- JP2016044971A JP2016044971A JP2014166809A JP2014166809A JP2016044971A JP 2016044971 A JP2016044971 A JP 2016044971A JP 2014166809 A JP2014166809 A JP 2014166809A JP 2014166809 A JP2014166809 A JP 2014166809A JP 2016044971 A JP2016044971 A JP 2016044971A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- photodetecting
- pixels
- common wiring
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Radiation Pyrometers (AREA)
Abstract
Description
本発明は、光検知装置及びその製造方法に関するものである。 The present invention relates to a light detection device and a method for manufacturing the same.
従来技術による、同一の画素において相異なる２種の波長の赤外線をそれぞれ検知する２波長赤外線センサとしては、非特許文献１等で開示されているような１バンプ切り替え駆動方式のものがある。冷却型の２波長赤外線センサは、感光部を化合物半導体で駆動回路をＳｉ−ＬＳＩで構築することが一般的である。この２波長赤外線センサは、液体窒素温度程度まで冷却して使用するため、その動作時には、材料ごとの熱膨張係数の違いを吸収すべく、材料同士をＩｎバンプで接続している。
As a conventional two-wavelength infrared sensor for detecting infrared rays having two different wavelengths in the same pixel, there is a one-bump switching drive type as disclosed in
イメージセンサの高密度化を実現するうえでは、Ｉｎバンプの数を減らすことが有効である。非特許文献１では、１つの画素につき１つのＩｎバンプで接続することができるため、高密度化に有利となる。
It is effective to reduce the number of In bumps in realizing a high density image sensor. In
図１０は、上記した従来の２波長赤外線センサの基本構成を示す模式図である。ここでは、２画素分の光検知素子及びその駆動回路を示す。
この２波長赤外線センサは、画素１００ごとに検知波長の相異なる２つの光検知素子である第１及び第２のＱＷＩＰ１０１，１０２を備えている。各画素１００には、第１のＱＷＩＰ１０１に共通に接続された第１の共通配線１０３と、複数の画素１００の第２のＱＷＩＰ１０２に共通に接続された第２の共通配線１０４とが設けられている。第１及び第２のＱＷＩＰ１０１，１０２間（電位ＶDET）には、入力トランジスタ１０５及び積分容量１０６を備えた駆動回路１１０が接続されている。
FIG. 10 is a schematic diagram showing a basic configuration of the above-described conventional two-wavelength infrared sensor. Here, a photodetecting element for two pixels and its driving circuit are shown.
The two-wavelength infrared sensor includes first and
図１０において、第１のＱＷＩＰ１を動作させるには、第１の共通配線１０３の電位ＶCOM1を接地電位（ＧＮＤ）に、第２の共通配線１０４の電位ＶCOM2を電位ＶDETと同一に設定する。
第１のＱＷＩＰ１０１の信号の積分開始前に、不図示の回路を利用して積分容量１０６に正電荷を蓄積させる。その後入力トランジスタ１０５のゲート電極に電圧ＶTrを印加し、積分容量１０６から第１の共通配線１０３側にＱＷＩＰ１０１を通して電流を流す。第１のＱＷＩＰ１０１に入射する検知波長の光の光量に応じて第１のＱＷＩＰ１０１の抵抗は変化するため、一定時間電流を流した後の積分容量１０６の電圧を不図示の回路により測定することで第１のＱＷＩＰ１０１への入射光量を測定することができる。
In FIG. 10, to operate the first QWIP1, the potential V COM1 of the first
Before the integration of the signal of the
入力トランジスタ１０５は、図１１に示すようなＩ−Ｖ特性を有している。そのため、積分容量１０６の電位や第１及び第２のＱＷＩＰ１０１，１０２の抵抗変化に対して電位ＶDETは殆ど変化することがない。従って、ＶCOM2＝ＶDETとすることでＱＷＩＰ１０２には電流が流れず、選択的に第１のＱＷＩＰ１０１を利用することができる。同様にして、ＶCOM1＝ＶDETとすることで第１のＱＷＩＰ１０１には電流が流れず、選択的に第２のＱＷＩＰ１０２を利用することができる。
The
しかしながら、１バンプ切り替え駆動方式による２波長赤外線センサでは、以下のような諸問題がある。 However, the two-wavelength infrared sensor using the one-bump switching drive system has the following problems.
（１）第１の問題
図１２に示すように、特定の画素（画素１００Ａとする。）に強い光が入射する場合がある。このとき、ＶCOM2＝ＶDET及びＶCOM1＝ＧＮＤとすると、ＶDET1＞ＶDET2となり、電流が第２の共通配線１０４（電位ＶCOM2）から第２のＱＷＩＰ１０２を経由して第１のＱＷＩＰ１０１に流れ込む。そのため、第１及び第２のＱＷＩＰ１０１，１０２で混信が生じ、２種の検知波長の分離が困難となる。
(1) First Problem As shown in FIG. 12, strong light may enter a specific pixel (referred to as a
（２）第２の問題
図１３に示すように、特定の画素（画素１００Ｂとする。）が欠陥画素として第１及び第２のＱＷＩＰ１０１，１０２が短絡状態となる場合がある。このとき、ＶCOM2＝ＶDET及びＶCOM1＝ＧＮＤとすると、第１及び第２の共通配線１０３，１０４を大電流が流れる結果、配線抵抗に応じて、画素１００Ｂの近傍の第１及び第２のＱＷＩＰ１０１，１０２の両端の電圧がＶCOM1，ＶCOM2からずれる。そのため、第１及び第２のＱＷＩＰ１０１，１０２で混信が生じ、２種の検知波長の分離が困難となる。
(2) Second Problem As shown in FIG. 13, the first and
（３）第３の問題
図１４に示すように、製造上のばらつきや結晶欠陥等に起因して、各画素１００の特性にばらつきが生じることがある。このとき、ＶCOM2＝ＶDET及びＶCOM1＝ＧＮＤとすると、ＶDET1＜ＶDET2となる可能性がある。この場合、第１及び第２のＱＷＩＰ１０１，１０２の双方に電流が流れ込み、第１及び第２のＱＷＩＰ１０１，１０２で混信が生じ、２種の検知波長の分離が困難となる。
(3) Third Problem As shown in FIG. 14, the characteristics of each
上記の諸問題に対処すべく、特許文献１の技術が案出されている。この２波長赤外線センサでは、各画素の中間電極前後にダイオード構造が組み込まれている。しかしながら、この２波長赤外線センサでは、第１及び第２の問題は解決することができるが、第３の問題には対処することができない。
また、この２波長赤外線センサでは、予めＶDETの電圧値を正確に把握して共通配線の電位を適切に制御する必要があり、煩雑さに耐えないという問題がある。
In order to deal with the above problems, the technique of
Further, this two-wavelength infrared sensor has a problem that it is difficult to endure complexity because it is necessary to accurately grasp the voltage value of V DET in advance and appropriately control the potential of the common wiring.
本発明は、上記の諸問題に鑑みてなされたものであり、各画素内の第１及び第２の光検知素子をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２の光検知素子の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で実現することができる信頼性の高い光検知装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and the first and second photodetecting elements in each pixel are electrically completely separated from each other, and the first and second are driven at the time of driving. To provide a highly reliable photodetection device capable of realizing simple and reliable driving with a structure that is relatively easy to manufacture without requiring precise control of the potential of the photodetection element, and a method for manufacturing the same. Objective.
光検知装置の一態様は、検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素と、前記第１の光検知素子と前記第２の光検知素子との間に接続された電流源と、前記複数の画素それぞれの前記第１の光検知素子に共通に接続された第１の共通配線と、前記複数の画素それぞれの前記第２の光検知素子に共通に接続された第２の共通配線と、前記複数の画素それぞれにおいて、前記第１の光検知素子と前記第１の共通配線との間に接続された第１のスイッチング素子と、前記複数の画素それぞれにおいて、前記第２の光検知素子と前記第２の共通配線との間に接続された第２のスイッチング素子とを含む。 One aspect of the light detection device includes a plurality of pixels each having a first light detection element and a second light detection element having different detection wavelengths, the first light detection element, and the second light detection element. A current source connected between each of the plurality of pixels, a first common wiring commonly connected to the first light detection element of each of the plurality of pixels, and a second light detection element of each of the plurality of pixels. A second common wiring connected in common to each other, a first switching element connected between the first photodetecting element and the first common wiring in each of the plurality of pixels, and the plurality of the plurality of pixels. Each of the pixels includes a second switching element connected between the second photodetecting element and the second common wiring.
光検知装置の製造方法の一態様は、検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素を含む光検知装置の製造方法であって、基板上に、複数層からなる第１の化合物半導体層と、複数層からなる第２の化合物半導体層と、複数層からなる第３の化合物半導体層と、複数層からなる第４の化合物半導体層とを有する積層構造を形成する工程と、前記積層構造をパターニングして、前記第１の化合物半導体層から第１のスイッチング素子を、前記第２の化合物半導体層から前記第１の光検知素子を、前記第３の化合物半導体層から前記第２の光検知素子を、前記第４の化合物半導体層から第２のスイッチング素子をそれぞれ形成する工程と、前記第１の光検知素子と前記第１のスイッチング素子を介して接続される第１の共通配線と、前記第２の光検知素子と前記第２のスイッチング素子を介して接続される第２の共通配線とを形成する工程とを含む。 One aspect of a method for manufacturing a photodetecting device is a method for manufacturing a photodetecting device including a plurality of pixels each having a first photodetecting element and a second photodetecting element having different detection wavelengths. A first compound semiconductor layer composed of a plurality of layers, a second compound semiconductor layer composed of a plurality of layers, a third compound semiconductor layer composed of a plurality of layers, and a fourth compound semiconductor layer composed of a plurality of layers. Patterning the multilayer structure, patterning the multilayer structure, the first switching element from the first compound semiconductor layer, the first photodetecting element from the second compound semiconductor layer, Forming the second photodetecting element from the third compound semiconductor layer and forming the second switching element from the fourth compound semiconductor layer, and the first photodetecting element and the first switching element. Contact Is the comprising a first common wire, and forming a second common wiring connected through said second optical sensing element and said second switching element.
上記の諸態様によれば、各画素内の第１及び第２の光検知素子をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２の光検知素子の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で得ることができる信頼性の高い光検知装置が実現する。 According to the above aspects, the first and second photodetecting elements in each pixel are electrically completely separated from each other, and the potentials of the first and second photodetecting elements are precisely set during driving. A highly reliable photodetection device capable of obtaining a simple and reliable drive that does not need to be controlled with a structure that is relatively easy to manufacture is realized.
以下、光検知装置である２波長赤外線センサ及びその製造方法の具体的な実施形態について、図面を参照しながら詳細に説明する。 Hereinafter, specific embodiments of a two-wavelength infrared sensor that is a light detection device and a manufacturing method thereof will be described in detail with reference to the drawings.
（２波長赤外線センサの構成）
図１は、本実施形態による２波長赤外線センサの概略構成を示す模式図である。ここでは、２画素分の光検知素子及びその駆動回路を示す。
この２波長赤外線センサは、画素１０ごとに検知波長の相異なる２つの光検知素子である第１及び第２のＱＷＩＰ１，２を備えている。本実施形態では例えば、第１のＱＷＩＰ１の検知波長が５μｍ、第２のＱＷＩＰ２の検知波長が８．７μｍとされる。
(Configuration of two-wavelength infrared sensor)
FIG. 1 is a schematic diagram showing a schematic configuration of the two-wavelength infrared sensor according to the present embodiment. Here, a photodetecting element for two pixels and its driving circuit are shown.
This two-wavelength infrared sensor includes first and second QWIPs 1 and 2 which are two light detection elements having different detection wavelengths for each
各画素１０には、第１のＱＷＩＰ１に共通に接続された第１の共通配線３と、複数の画素１０の第２のＱＷＩＰ２に共通に接続された第２の共通配線４と、第１及び第２のＱＷＩＰ１，２に共通に接続されてＧＮＤとされた第３の共通配線５とが設けられている。第１及び第２のＱＷＩＰ１，２間（電位ＶDET）には、入力トランジスタ６及び積分容量７を備えた駆動回路１１が接続されている。積分容量７には、積分容量７に電荷を蓄積する正電源（図示されない）が、トランジスタ（不図示）を介して接続されている。
Each
本実施形態では、各画素１０において、第１のＱＷＩＰ１と第１の共通配線３との間に、第１のスイッチング素子８として例えばｎｐｎ型のバイポーラトランジスタが挿入されている。第１のスイッチング素子８は、そのコレクタ端子が第１のＱＷＩＰ１に、ベース端子が第１の共通配線３に、エミッタ端子が第３の共通配線５にそれぞれ接続されている。
同様に、第２のＱＷＩＰ２と第２の共通配線４との間に、第２のスイッチング素子９として例えばｎｐｎ型のバイポーラトランジスタが挿入されている。第２のスイッチング素子９は、そのコレクタ端子が第２のＱＷＩＰ２に、ベース端子が第２の共通配線４に、エミッタ端子が第３の共通配線５にそれぞれ接続されている。
In the present embodiment, for example, an npn-type bipolar transistor is inserted as the
Similarly, for example, an npn-type bipolar transistor is inserted as the
この２波長赤外線センサの動作について説明する。
第１のＱＷＩＰ１を駆動するには、以下のようにする。第１のＱＷＩＰ１側の第１のスイッチング素子８のベース端子に接続されている第１の共通配線３を正電位に、第２のＱＷＩＰ２側の第２のスイッチング素子９のベース端子に接続されている第２の共通配線４をＧＮＤに設定する。この場合、各画素１０において、第１のＱＷＩＰ１側の第１のスイッチング素子８はオンに、第２のＱＷＩＰ２側の第２のスイッチング素子９はオフになる。その結果、積分容量７に予め正電源により蓄積された正電荷は入力トランジスタ６を通して第１のＱＷＩＰ１を通ってＧＮＤに設定された第３の共通配線５に流れる。その際、第２のＱＷＩＰ２の第２のスイッチング素子９はベース端子とエミッタ端子との間の電位差がなく電流が流れないため、第２のＱＷＩＰ２を通して第３の共通配線５へ電流が流れることはない。
The operation of this two-wavelength infrared sensor will be described.
The first QWIP1 is driven as follows. The first
同様に、第２のＱＷＩＰ２を駆動するには、以下のようにする。第２のＱＷＩＰ２側の第２のスイッチング素子９のベース端子に接続されている第２の共通配線４を正電位に、第１のＱＷＩＰ１側の第１のスイッチング素子８のベース端子に接続されている第１の共通配線３をＧＮＤに設定する。この場合、各画素１０において、第２のＱＷＩＰ２側の第２のスイッチング素子９はオンに、第１のＱＷＩＰ１側の第１のスイッチング素子８はオフになる。その結果、積分容量７に蓄積された正電荷は入力トランジスタ６を通して第２のＱＷＩＰ２を通ってＧＮＤに設定された第３の共通配線５に流れる。その際、第１のＱＷＩＰ１の第１のスイッチング素子８はベース端子とエミッタ端子との間の電位差がなく電流が流れないため、第１のＱＷＩＰ１を通して第３の共通配線５へ電流が流れることはない。
Similarly, the second QWIP2 is driven as follows. The second
以上のように、検知波長の相異なる第１のＱＷＩＰ１と第２のＱＷＩＰ２とを切り替えて使用することができる。この構成では、各画素１０で第１及び第２のＱＷＩＰ１，２が第１及び第２のスイッチング素子８，９により分離して駆動される。従来技術では、特定の画素１０に強い光が入射した場合、特定の画素１０が欠陥画素として第１及び第２のＱＷＩＰ１，２が短絡状態となった場合には第１及び第２のＱＷＩＰの混信を抑止できる。ところが、製造上のばらつきや結晶欠陥等に起因して、各画素１０の特性にばらつきが生じた場合で混信が生じる。本実施形態では、これら３つの場合の全てについて、第１及び第２のＱＷＩＰ１，２に同時に電流が流れて混信が生じる問題は抑止される。また、本実施形態では、電圧ＶDETの電圧値を予め予想して第１及び第２の共通配線３，４の電位を設定する必要もなく、高い動作確実性が実現する。
なお、上記実施形態による２波長赤外線センサにおいては、スイッチング素子８，９としてｎｐｎ型のバイポーラトランジスタが用いられているが、例えば、代わりに、ｐｎｐ型のバイポーラトランジスタや、ＦＥＴ（Field Effect Transistor）が用いられても良い。
As described above, the first QWIP1 and the second QWIP2 having different detection wavelengths can be switched and used. In this configuration, the first and second QWIPs 1 and 2 are separately driven by the first and
In the two-wavelength infrared sensor according to the above-described embodiment, npn bipolar transistors are used as the
（２波長赤外線センサの製造方法）
以下、本実施形態による２波長赤外線センサの製造方法について説明する。
(Manufacturing method of two-wavelength infrared sensor)
Hereinafter, the manufacturing method of the two-wavelength infrared sensor according to the present embodiment will be described.
本実施形態による２波長赤外線センサを平面視した様子を図２に示す。２波長赤外線センサでは、複数の画素１０がマトリクス状に配設された画素部分２１と、第１及び第２の共通配線３，４が接続される共通配線接続部分２２とが形成される。図２における小矩形内の番号は、図４における層番号の化合物半導体層へのコンタクト形成部分を表している。
以下、図２の線分Ｉ−Ｉ'に沿った断面について、図３，図５〜図９を用いて順次製造工程を説明する。
FIG. 2 shows a plan view of the two-wavelength infrared sensor according to the present embodiment. In the two-wavelength infrared sensor, a pixel portion 21 in which a plurality of
In the following, the manufacturing process of the cross section taken along the line II ′ in FIG. 2 will be sequentially described with reference to FIGS.
先ず、図３に示すように、例えば半絶縁性のＧａＡｓ基板３１上に各化合物半導体層を積層して化合物半導体積層構造３０を形成する。
化合物半導体積層構造３０は、厚みが６５０μｍ程度のＧａＡｓ基板３１上に、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法により、以下の各化合物半導体を順次成長することで形成される。ＭＢＥ法の代わりに、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法等を用いても良い。
First, as shown in FIG. 3, for example, a compound
The compound
ＧａＡｓ基板３１及び化合物半導体積層構造３０を構成する各化合物半導体の詳細構成を図４に示す。各化合物半導体について、層番順に説明する。
ＩｎＧａＰ１（図４でＩｎＧａＰ層４１）は、１００μｍ程度の厚みに形成され、後述するエッチングストッパーとして用いられる。不純物のドープはない。
ＧａＡｓ２（図４でｎ−ＧａＡｓ層４２）は、１．５μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。ＧａＡｓ２は、第１のスイッチング素子の電極（及び第３の共通配線）として用いられる。
A detailed configuration of each compound semiconductor constituting the
InGaP1 (
GaAs 2 (n-
ＧａＡｓ３（図４でｎ−ＧａＡｓ層４３）は、１０ｎｍ〜１００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０17／ｃｍ3〜１×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ４（図４でｐ−ＧａＡｓ層４４）は、１００ｎｍ〜２００ｎｍ程度の厚みに形成され、ｐ型不純物としてＢｅが１×１０18／ｃｍ3〜５×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ５（図４でｎ−ＧａＡｓ層４５）は、０．５μｍ〜１μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０16／ｃｍ3〜５×１０16／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ６は、５００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ３〜６は、第１のスイッチング素子のｎｐｎ型バイポーラトランジスタとして用いられる。ＧａＡｓ３（ｎ−ＧａＡｓ層４３）がエミッタ層、ＧａＡｓ４（ｐ−ＧａＡｓ層４４）がベース層、ＧａＡｓ５（ｎ−ＧａＡｓ層４５）がコレクタ層となる。
GaAs 3 (n-
GaAs 4 (p-
GaAs 5 (n-
ＡｌＧａＡｓ７は、５０ｎｍ程度の厚みに形成され、Ａｌの組成率は２６％程度である。不純物のドープはない。
ＧａＡｓ８は、厚みが５ｎｍ程度のＧａＡｓ層が例えば６０層繰り返し積層されてなり、ｎ型不純物としてＳｉが４×１０17／ｃｍ3程度の濃度にドープされる。
ＡｌＧａＡｓ９は、５０ｎｍ程度の厚みに形成され、Ａｌの組成率は２６％程度である。不純物のドープはない。
ＡｌＧａＡｓ７、ＧａＡｓ８、及びＡｌＧａＡｓ９は、第１のＱＷＩＰとして用いられる。図４では、ＧａＡｓ６、ＡｌＧａＡｓ７、ＧａＡｓ８、及びＡｌＧａＡｓ９を合わせて第１の積層体４６として示す。
AlGaAs 7 is formed to a thickness of about 50 nm, and the Al composition ratio is about 26%. There is no impurity doping.
The
AlGaAs 9 is formed to a thickness of about 50 nm, and the Al composition ratio is about 26%. There is no impurity doping.
AlGaAs7, GaAs8, and AlGaAs9 are used as the first QWIP. In FIG. 4,
ＧａＡｓ１０（図４でｎ−ＧａＡｓ層４７）は、１μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。ＧａＡｓ１０は、第１のスイッチング素子と第２のスイッチング素子との間の電極として用いられる。
GaAs 10 (n-
ＡｌＧａＡｓ１１は、４０ｎｍ程度の厚みに形成され、Ａｌの組成率は３５％程度である。不純物のドープはない。
ＩｎＧａＡｓ１２は、厚みが２．５ｎｍ程度のＩｎＧａＡｓ層が例えば２０層繰り返し積層されてなり、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜５×１０18／ｃｍ3程度の濃度にドープされる。
ＡｌＧａＡｓ１３は、４０ｎｍ程度の厚みに形成され、Ａｌの組成率は３５％程度である。不純物のドープはない。
ＡｌＧａＡｓ１１、ＩｎＧａＡｓ１２、及びＡｌＧａＡｓ１３は、第２のＱＷＩＰとして用いられる。
The
InGaAs 12 is formed by repeatedly laminating, for example, 20 InGaAs layers having a thickness of about 2.5 nm, and Si is doped to a concentration of about 5 × 10 18 /
The
AlGaAs 11,
ＧａＡｓ１４は、５００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。
図４では、ＡｌＧａＡｓ１１、ＩｎＧａＡｓ１２、ＡｌＧａＡｓ１３、及びＧａＡｓ１４を合わせて第２の積層体４８として示す。
The
In FIG. 4, AlGaAs 11,
ＧａＡｓ１５（図４でｎ−ＧａＡｓ層４９）は、０．５μｍ〜１μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０16／ｃｍ3〜５×１０16／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ１６（図４でｐ−ＧａＡｓ層５０）は、１００ｎｍ〜２００ｎｍ程度の厚みに形成され、ｐ型不純物としてＢｅが１×１０18／ｃｍ3〜５×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ１７（図４でｎ−ＧａＡｓ層５１）は、１０ｎｍ〜１００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０17／ｃｍ3〜１×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ１４〜１７は、第２のスイッチング素子のｎｐｎ型バイポーラトランジスタとして用いられる。ＧａＡｓ１５（ｎ−ＧａＡｓ層４９）がコレクタ層、ＧａＡｓ１６（ｐ−ＧａＡｓ層５０）がベース層、ＧａＡｓ１７（ｎ−ＧａＡｓ層５１）がエミッタ層となる。
The GaAs 15 (n-
GaAs 16 (p-
GaAs 17 (n-
ＧａＡｓ１８（図４でｎ−ＧａＡｓ層５２）は、５００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。ＧａＡｓ１８は、第２のスイッチング素子の電極として用いられる。
ＧａＡｓ１９（図４でＧａＡｓ層５３）は、７００μｍ程度の厚みに形成され、光結合層として用いられる。不純物のドープはない。
The GaAs 18 (n-
GaAs 19 (
続いて、図５に示すように、化合物半導体積層構造３０をパターニングする。
図５（ａ）では、ＧａＡｓ層５３をリソグラフィー及びドライエッチングで加工し、開口５３ａを形成する。
図５（ｂ）では、ｎ−ＧａＡｓ層５１，５２、及びＧａＡｓ層５３をリソグラフィー及びドライエッチングで加工して分断する。
図５（ｃ）では、第１の積層体４８、ｎ−ＧａＡｓ層４９、及びｐ−ＧａＡｓ層５０をリソグラフィー及びドライエッチングで加工して分断する。
図５（ｄ）では、ｎ−ＧａＡｓ層４５、第１の積層体４６、及びｎ−ＧａＡｓ層４７をリソグラフィー及びドライエッチングで加工して分断する。
図５（ｅ）では、ｎ−ＧａＡｓ層４３及びｐ−ＧａＡｓ層４４をリソグラフィー及びドライエッチングで加工して分断する。
Subsequently, as shown in FIG. 5, the compound
In FIG. 5A, the
In FIG. 5B, the n-
In FIG. 5C, the first
In FIG. 5D, the n-
In FIG. 5E, the n-
続いて、図６に示すように、絶縁膜を形成した後、各種のオーミックコンタクトを形成する。
図６（ａ）では、ＣＶＤ法等により、全面を覆うようにＳｉＯＮ等の絶縁物を堆積して、絶縁膜５４を形成する。
図６（ｂ）では、絶縁膜５４をリソグラフィー及びドライエッチングで加工して、ｎ−ＧａＡｓ層４７，５２の表面の一部を露出する開口５４ａ，５４ｂを形成する。開口５４ａ，５４ｂを埋め込むように、蒸着法等によりＡｕ−Ｇｅ／Ｐｔ／Ａｕ等の金属を形成し、ｎ−ＧａＡｓ層４７，５２とオーミックコンタクトするオーミック電極５５を形成する。
図６（ｃ）では、絶縁膜５４をリソグラフィー及びドライエッチングで加工して、ｐ−ＧａＡｓ層４４，５０の表面の一部を露出する開口５４ｃ，５４ｄを形成する。開口５４ｃ，５４ｄを埋め込むように、蒸着法等によりＴｉ／Ｐｔ／Ａｕ等の金属を形成し、ｐ−ＧａＡｓ層４４，５０とオーミックコンタクトするオーミック電極５６を形成する。
Subsequently, as shown in FIG. 6, after forming an insulating film, various ohmic contacts are formed.
In FIG. 6A, an insulating
In FIG. 6B, the insulating
In FIG. 6C, the insulating
続いて、図７に示すように、第１及び第２の共通配線の電極層を形成する。
図７（ａ）では、リソグラフィーによりレジストマスクを形成し、蒸着法等によりＡｕ等の下地薄膜を形成する。蒸着法等によりＴｉ／Ｐｔ等の金属を堆積した後、リフトオフによりレジストマスク及びその上の下地薄膜及び金属を除去して、ｐ−ＧａＡｓ層４４のオーミック電極５６と接続される電極層５７を形成する。
図７（ｂ）では、全面を覆うようにＳｉＯＮ等の絶縁物を堆積して、絶縁膜５８を形成する。
図７（ｃ）では、絶縁膜５８をリソグラフィー及びドライエッチングで加工して、ｐ−ＧａＡｓ層５０のオーミック電極５６の表面を露出する開口５８ａを形成する。
図７（ｄ）では、リソグラフィーによりレジストマスクを形成し、蒸着法等によりＡｕ等の下地薄膜を形成する。蒸着法等によりＴｉ／Ｐｔ等の金属を堆積した後、リフトオフによりレジストマスク及びその上の下地薄膜及び金属を除去して、ｐ−ＧａＡｓ層５０のオーミック電極５６と接続される電極層５９を形成する。
Subsequently, as shown in FIG. 7, electrode layers of the first and second common wirings are formed.
In FIG. 7A, a resist mask is formed by lithography, and a base thin film such as Au is formed by vapor deposition or the like. After depositing a metal such as Ti / Pt by vapor deposition or the like, the resist mask and the underlying thin film and metal are removed by lift-off to form an
In FIG. 7B, an insulating
In FIG. 7C, the insulating
In FIG. 7D, a resist mask is formed by lithography, and a base thin film such as Au is formed by vapor deposition or the like. After depositing a metal such as Ti / Pt by vapor deposition or the like, the resist mask and the underlying thin film and metal are removed by lift-off to form an
続いて、図８に示すように、引き出し配線及びＩｎバンプを形成する。
図８（ａ）では、絶縁膜５８をリソグラフィー及びドライエッチングで加工して、ｎ−ＧａＡｓ層４７，５２のオーミック電極５５の表面を露出する開口５８ｂを形成する。
図８（ｂ）では、リソグラフィーによりレジストマスクを形成し、蒸着法等によりＴｉ／Ｐｔ等の金属を堆積した後、リフトオフによりレジストマスク及びその上の金属を除去して、ｎ−ＧａＡｓ層４７，５２のオーミック電極５５と接続される引き出し配線６０を形成する。
図８（ｃ）では、引き出し配線６０上に、蒸着法等によりＡｕ等の下地薄膜を形成した後、その上にＩｎバンプ６１を形成する。
Subsequently, as shown in FIG. 8, lead wires and In bumps are formed.
In FIG. 8A, the insulating
8B, after forming a resist mask by lithography and depositing a metal such as Ti / Pt by vapor deposition or the like, the resist mask and the metal thereon are removed by lift-off, and the n-
In FIG. 8C, a base thin film such as Au is formed on the
続いて、図９に示すように、Ｓｉ−ＬＳＩを張り合わせ、ＧａＡｓ基板３１を除去する。
図９（ａ）では、ＦＣＢ（フリップ・チップ・ボンディング）法により、ＧａＡｓ基板３１にＩｎバンプ６１によりＳｉ−ＬＳＩ６２を張り合わせ、ハイブリッド素子を形成する。Ｓｉ−ＬＳＩ６２は、入力トランジスタ及び積分容量を備えた駆動回路が形成されている。
図９（ｂ）では、ＩｎＧａＰ層４１をエッチングストッパーとして、ウェットエッチングによりハイブリッド素子からＧａＡｓ基板３１を除去する。
以上のようにして、本実施形態による２波長赤外線センサが形成される。
Subsequently, as shown in FIG. 9, Si-LSIs are bonded together, and the
In FIG. 9A, a Si-
In FIG. 9B, the
As described above, the two-wavelength infrared sensor according to the present embodiment is formed.
以上説明したように、本実施形態によれば、各画素１０内の第１及び第２のＱＷＩＰ１，２をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２のＱＷＩＰ１，２の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で得ることができる信頼性の高い２波長赤外線センサが実現する。
As described above, according to the present embodiment, the first and second QWIPs 1 and 2 in each
本発明は上記実施形態に限定されるものではない。上記実施形態は例示であり、特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、光検知装置及びその製造方法について、付記としてまとめて記載する。
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the technical features of the present invention are the same regardless of what has the same configuration as the technical idea described in the claims and exhibits the same effect. Included in the range.
Hereinafter, the light detection device and the manufacturing method thereof will be collectively described as additional notes.
（付記１）検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素と、
前記第１の光検知素子と前記第２の光検知素子との間に接続された電流源と、
前記複数の画素それぞれの前記第１の光検知素子に共通に接続された第１の共通配線と、
前記複数の画素それぞれの前記第２の光検知素子に共通に接続された第２の共通配線と、
前記複数の画素それぞれにおいて、前記第１の光検知素子と前記第１の共通配線との間に接続された第１のスイッチング素子と、
前記複数の画素それぞれにおいて、前記第２の光検知素子と前記第２の共通配線との間に接続された第２のスイッチング素子と
を含むことを特徴とする光検知装置。
(Appendix 1) A plurality of pixels each provided with a first photodetecting element and a second photodetecting element having different detection wavelengths;
A current source connected between the first photodetecting element and the second photodetecting element;
A first common wiring connected in common to the first photodetecting element of each of the plurality of pixels;
A second common wiring connected in common to the second photodetecting element of each of the plurality of pixels;
A first switching element connected between the first photodetecting element and the first common wiring in each of the plurality of pixels;
Each of the plurality of pixels includes a second switching element connected between the second photodetecting element and the second common wiring.
（付記２）前記第１のスイッチング素子及び前記第２のスイッチング素子は、ｎｐｎ型のバイポーラトランジスタであることを特徴とする付記１に記載の光検知装置。
(Additional remark 2) The said 1st switching element and said 2nd switching element are npn type bipolar transistors, The optical detection apparatus of
（付記３）前記第１のスイッチング素子及び前記第２のスイッチング素子の開閉を相補的に切り替えることにより、前記第１のスイッチング素子及び前記第２のスイッチング素子のいずれかの出力を選択的に取得することを特徴とする付記１又は２に記載の光検知装置。
(Supplementary Note 3) By selectively switching the opening and closing of the first switching element and the second switching element, the output of either the first switching element or the second switching element is selectively acquired. The optical detection device according to
（付記４）前記複数の画素それぞれの前記第１のスイッチング素子及び前記第２のスイッチング素子の各エミッタ端子が接続され、接地電位とされた第３の共通配線を更に含み、
前記第１のスイッチング素子及び前記第２のスイッチング素子の一方のベース端子を正電位に、他方を接地することにより、前記一方と接続された前記第１の光検知素子又は前記第２の光検知素子を選択的に動作させることを特徴とする付記２に記載の光検知装置。
(Additional remark 4) Each emitter terminal of the 1st switching element of each of these pixels and the 2nd switching element is further connected, and further includes the 3rd common wiring made into ground potential,
By connecting one base terminal of the first switching element and the second switching element to a positive potential and grounding the other, the first photodetecting element or the second photodetecting element connected to the one is connected. The light detection device according to
（付記５）検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素を含む光検知装置の製造方法であって、
基板上に、複数層からなる第１の化合物半導体層と、複数層からなる第２の化合物半導体層と、複数層からなる第３の化合物半導体層と、複数層からなる第４の化合物半導体層とを有する積層構造を形成する工程と、
前記積層構造をパターニングして、前記第１の化合物半導体層から第１のスイッチング素子を、前記第２の化合物半導体層から前記第１の光検知素子を、前記第３の化合物半導体層から前記第２の光検知素子を、前記第４の化合物半導体層から第２のスイッチング素子をそれぞれ形成する工程と、
前記第１の光検知素子と前記第１のスイッチング素子を介して接続される第１の共通配線と、前記第２の光検知素子と前記第２のスイッチング素子を介して接続される第２の共通配線とを形成する工程と
を含むことを特徴とする光検知装置の製造方法。
(Additional remark 5) It is a manufacturing method of the photon detection apparatus containing the some pixel each provided with the 1st photon detection element and the 2nd photon detection element from which detection wavelengths differ,
On the substrate, a first compound semiconductor layer composed of a plurality of layers, a second compound semiconductor layer composed of a plurality of layers, a third compound semiconductor layer composed of a plurality of layers, and a fourth compound semiconductor layer composed of a plurality of layers Forming a laminated structure having:
The stacked structure is patterned so that the first switching element from the first compound semiconductor layer, the first photodetecting element from the second compound semiconductor layer, and the first switching element from the third compound semiconductor layer. Forming a second switching element from each of the fourth compound semiconductor layers; and
A first common line connected to the first photodetecting element via the first switching element; a second common line connected to the second photodetecting element via the second switching element; And a step of forming a common wiring.
（付記６）前記第１のスイッチング素子及び前記第２のスイッチング素子は、ｎｐｎ型のバイポーラトランジスタであることを特徴とする付記５に記載の光検知装置の製造方法。
(Additional remark 6) The said 1st switching element and said 2nd switching element are npn-type bipolar transistors, The manufacturing method of the optical detection apparatus of
１，１０１ 第１のＱＷＩＰ
２，１０２ 第２のＱＷＩＰ
３，１０３ 第１の共通配線
４，１０４ 第２の共通配線
５ 第３の共通配線
６，１０５ 入力トランジスタ
７，１０６ 積分容量
８ 第１のスイッチング素子
９ 第２のスイッチング素子
１０，１００，１００Ａ，１００Ｂ 画素
１１，１１０ 駆動回路
２１ 画素部分
２２ 共通配線接続部分
３０ 化合物半導体積層構造
３１ ＧａＡｓ基板
４１ ＩｎＧａＰ層
４２，４３，４５，４７，４９，５１，５２ ｎ−ＧａＡｓ層
４４，５０ ｐ−ＧａＡｓ層
４６ 第１の積層体
４８ 第２の積層体
５３ ＧａＡｓ層
５３ａ，５４ａ，５４ｂ，５４ｃ，５４ｄ，５８ａ，５８ｂ 開口
５４，５８ 絶縁膜
５５，５６ オーミック電極
５７，５９ 電極層
６０ 引き出し配線
６１ Ｉｎバンプ
６２ Ｓｉ−ＬＳＩ
1,101 first QWIP
2,102 Second QWIP
3, 103 First
Claims (5)
前記第１の光検知素子と前記第２の光検知素子との間に接続された電流源と、
前記複数の画素それぞれの前記第１の光検知素子に共通に接続された第１の共通配線と、
前記複数の画素それぞれの前記第２の光検知素子に共通に接続された第２の共通配線と、
前記複数の画素それぞれにおいて、前記第１の光検知素子と前記第１の共通配線との間に接続された第１のスイッチング素子と、
前記複数の画素それぞれにおいて、前記第２の光検知素子と前記第２の共通配線との間に接続された第２のスイッチング素子と
を含むことを特徴とする光検知装置。 A plurality of pixels each having a first photodetecting element and a second photodetecting element having different detection wavelengths;
A current source connected between the first photodetecting element and the second photodetecting element;
A first common wiring connected in common to the first photodetecting element of each of the plurality of pixels;
A second common wiring connected in common to the second photodetecting element of each of the plurality of pixels;
A first switching element connected between the first photodetecting element and the first common wiring in each of the plurality of pixels;
Each of the plurality of pixels includes a second switching element connected between the second photodetecting element and the second common wiring.
基板上に、複数層からなる第１の化合物半導体層と、複数層からなる第２の化合物半導体層と、複数層からなる第３の化合物半導体層と、複数層からなる第４の化合物半導体層とを有する積層構造を形成する工程と、
前記積層構造をパターニングして、前記第１の化合物半導体層から第１のスイッチング素子を、前記第２の化合物半導体層から前記第１の光検知素子を、前記第３の化合物半導体層から前記第２の光検知素子を、前記第４の化合物半導体層から第２のスイッチング素子をそれぞれ形成する工程と、
前記第１の光検知素子と前記第１のスイッチング素子を介して接続される第１の共通配線と、前記第２の光検知素子と前記第２のスイッチング素子を介して接続される第２の共通配線とを形成する工程と
を含むことを特徴とする光検知装置の製造方法。 A method of manufacturing a light detection device including a plurality of pixels each having a first light detection element and a second light detection element having different detection wavelengths,
On the substrate, a first compound semiconductor layer composed of a plurality of layers, a second compound semiconductor layer composed of a plurality of layers, a third compound semiconductor layer composed of a plurality of layers, and a fourth compound semiconductor layer composed of a plurality of layers Forming a laminated structure having:
The stacked structure is patterned so that the first switching element from the first compound semiconductor layer, the first photodetecting element from the second compound semiconductor layer, and the first switching element from the third compound semiconductor layer. Forming a second switching element from each of the fourth compound semiconductor layers; and
A first common line connected to the first photodetecting element via the first switching element; a second common line connected to the second photodetecting element via the second switching element; And a step of forming a common wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014166809A JP2016044971A (en) | 2014-08-19 | 2014-08-19 | Optical detection device, and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014166809A JP2016044971A (en) | 2014-08-19 | 2014-08-19 | Optical detection device, and manufacturing method for the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016044971A true JP2016044971A (en) | 2016-04-04 |
Family
ID=55635682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014166809A Withdrawn JP2016044971A (en) | 2014-08-19 | 2014-08-19 | Optical detection device, and manufacturing method for the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016044971A (en) |
-
2014
- 2014-08-19 JP JP2014166809A patent/JP2016044971A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190057B2 (en) | Composite integrated circuit device | |
| US9726819B2 (en) | Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth | |
| TWI557801B (en) | Semiconductor device | |
| US7208810B2 (en) | Integrated MIS photosensitive device using continuous films | |
| JP6319426B2 (en) | DETECTING DEVICE, ELECTRONIC DEVICE, AND MANUFACTURING METHOD | |
| US20140225216A1 (en) | Photodetector | |
| US10566303B2 (en) | Semiconductor element | |
| JP6095284B2 (en) | Schottky barrier diode and device using the same | |
| JPH10144899A (en) | Low optical level image detector having wavelength response range enlarged using atomic coupled (fused) semiconductor material | |
| US7898051B2 (en) | Imaging device, method of driving imaging device, and method of manufacturing imaging device | |
| JP2005340549A (en) | Semiconductor device and manufacturing method thereof | |
| CN110739305B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| CN116705844A (en) | Semiconductor structure and forming method thereof | |
| JPH05322646A (en) | Photodetecting device having variable detecting threshold | |
| JP2016044971A (en) | Optical detection device, and manufacturing method for the same | |
| US11056531B2 (en) | Method of fabricating a monolithic sensor device from a layered structure | |
| JP2014056963A (en) | Thin-film transistor and solid-state imaging device | |
| JPH07176620A (en) | Semiconductor device | |
| JP5810987B2 (en) | Cooled semiconductor element | |
| JPH01175775A (en) | Photo-driven mos semiconductor device | |
| JP2674657B2 (en) | Semiconductor device | |
| WO2002056381A1 (en) | Semiconductor device and production method therefor | |
| JP2007005428A (en) | Semiconductor device and its manufacturing method | |
| JP2001044486A (en) | Infrared detector | |
| JP4110417B2 (en) | Surface emitting device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20171225 |