JP2016035700A - Programmable logic controller - Google Patents
Programmable logic controller Download PDFInfo
- Publication number
- JP2016035700A JP2016035700A JP2014158788A JP2014158788A JP2016035700A JP 2016035700 A JP2016035700 A JP 2016035700A JP 2014158788 A JP2014158788 A JP 2014158788A JP 2014158788 A JP2014158788 A JP 2014158788A JP 2016035700 A JP2016035700 A JP 2016035700A
- Authority
- JP
- Japan
- Prior art keywords
- card
- cpu
- priority
- state
- cards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
この発明は、プログラマブルロジックコントローラ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ、以下、ＰＬＣとも記す）に関する。 The present invention relates to a programmable logic controller (hereinafter also referred to as a PLC).
ＰＬＣは、プラントを構成する機器の制御や監視などに用いられる。一般製造業でよく使用されるＰＬＣは、通常、ＣＰＵを１つ備え、ＣＰＵが故障した場合は、動作しなくなる。重要な設備では、冗長化構成を組み、１つのＣＰＵが停止しても他のＣＰＵが動作し、ＰＬＣが停止しないようにしている。従来、例えば、特許文献１に開示されるように、複数のＰＬＣを用いて冗長化構成を組むことが知られている。 The PLC is used for control and monitoring of equipment constituting the plant. A PLC often used in a general manufacturing industry usually has one CPU and does not operate when the CPU fails. In an important facility, a redundant configuration is provided so that even if one CPU stops, the other CPU operates and the PLC does not stop. Conventionally, for example, as disclosed in Patent Document 1, it is known to form a redundant configuration using a plurality of PLCs.
図９は、従来の冗長化構成の１つの例を示す図である。この構成では、１台のＰＬＣに第１電源７０１、第１ＣＰＵ７０２、第１機能性カード７０３、第２電源７０４、第２ＣＰＵ７０５、第２機能性カード７０６を配置し、中央の系切替カード７０７によって、第１ＣＰＵ７０２から第２ＣＰＵ７０５に権限を切り替え、第１ＣＰＵ７０２が故障で停止した場合に、第２ＣＰＵ７０５にて動作を継続する。
FIG. 9 is a diagram showing an example of a conventional redundant configuration. In this configuration, the
しかし、この冗長化構成では、第１電源７０１、第２電源７０４、第１機能性カード７０３、第２機能性カード７０６のように各種カードを複数枚用意しなければならず、冗長化構成を実現するためのコストが大きい。
However, in this redundant configuration, a plurality of various cards such as the
また、中央の系切替カード７０７が故障した場合には、第２ＣＰＵ７０５が故障していない場合であっても、第１ＣＰＵ７０２から第２ＣＰＵ７０５に権限を切り替えることができず、ＰＬＣとして制御や監視を継続できないという問題がある。
Further, when the central
図１０は、従来の冗長化構成の他の例を示す図である。この構成では、第１電源８０１、第１ＣＰＵ８０２、第１トラッキングカード８０３、第１機能性カード８０４で１セットのＰＬＣを構成し、同じ構成のＰＬＣとして、第２電源８０６、第２ＣＰＵ８０７、第２トラッキングカード８０８、第２機能性カード８０９を準備する。また、第１トラッキングカード８０３と第２トラッキングカード８０８は、トラッキングケーブル８１０で繋がっている。
FIG. 10 is a diagram showing another example of a conventional redundant configuration. In this configuration, the
データの同値化は、第１トラッキングカード８０３と第２トラッキングカード８０８間でデータをやりとりすることにより、第１ＣＰＵ８０２が故障した際に、速やかに第２ＣＰＵ８０７に権限を切り替えて、制御や監視を継続することができる。
For data equivalence, data is exchanged between the
しかし、この冗長化構成でも、第１電源８０１、第２電源８０６、第１機能性カード８０４、第２機能性カード８０９のように各種カードを複数枚準備しなければならず、冗長化構成を実現するためのコストが大きい。
However, even in this redundant configuration, it is necessary to prepare a plurality of various cards such as the
また、第１トラッキングカード８０３、第２トラッキングカード８０８の故障またはトラッキングケーブル８１０が断線した場合、第１ＣＰＵ８０２から第２ＣＰＵ８０７に権限を切り替えることができず、ＰＬＣとして制御や監視を継続できないという問題がある。
In addition, when the
この発明は、上述のような課題を解決するためになされたもので、製造コストを低減しつつ、障害点の少ない冗長化構成を実現できるプログラマブルロジックコントローラを提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a programmable logic controller capable of realizing a redundant configuration with few failure points while reducing manufacturing costs.
第１の発明は、上記の目的を達成するため、プラント機器を制御または監視するプログラマブルロジックコントローラであって、
電力を供給する電源と、
前記プラント機器を制御または監視する信号を処理可能な複数のＣＰＵカードと、
前記プラント機器との間で前記信号を入出力する機能性カードと、を備え、
前記複数のＣＰＵカードの各ＣＰＵカードは、
前記電源および前記機能性カードに接続し、
前記複数のＣＰＵカードそれぞれの優先度を取得する優先度取得手段と、
前記複数のＣＰＵカードそれぞれの状態が正常であるか異常であるかを判定する状態判定手段と、
前記正常なＣＰＵカードのうち、優先度が自カードの次に高いカードを引継先カードとする引継先決定手段と、
前記自カードから前記引継先カードにデータをコピーして同値化する同値化手段と、
前記正常なＣＰＵカードのうち、前記自カードの優先度が最も高い場合に、前記自カードを、前記信号を処理する信号処理状態とし、他の場合に、前記自カードを待機状態とする権限切替手段と、を備えることを特徴とする。
In order to achieve the above object, a first invention is a programmable logic controller for controlling or monitoring plant equipment,
A power supply for supplying power;
A plurality of CPU cards capable of processing signals for controlling or monitoring the plant equipment;
A functional card that inputs and outputs the signal to and from the plant equipment,
Each CPU card of the plurality of CPU cards is
Connect to the power supply and the functional card,
Priority acquisition means for acquiring the priority of each of the plurality of CPU cards;
State determining means for determining whether each of the plurality of CPU cards is normal or abnormal;
Of the normal CPU cards, a takeover destination determining means that takes the next highest priority card as the takeover card,
An equivalence means for copying data from the own card to the takeover card and making it equivalent;
Among the normal CPU cards, when the priority of the own card is the highest, the self-card is set to a signal processing state for processing the signal, and in other cases, the authority switching to put the own card in a standby state And means.
また、第２の発明は、第１の発明において、
前記各ＣＰＵカードと、優先度と、状態と、引継先カードとを関連付けたテーブルを記憶する記憶部と、
前記状態判定手段と前記引継先決定手段とを継続的に実行し、前記各ＣＰＵカードの状態と引継先カードとを得て、前記テーブルを随時更新するテーブル更新手段を更に備え、
前記同値化手段は、前記自カードから前記テーブルに記憶された引継先カードにデータをコピーして同値化し、
前記権限切替手段は、前記テーブルに記憶された正常なＣＰＵカードのうち、前記自カードの優先度が最も高い場合に、前記自カードを、前記信号を処理する信号処理状態とし、他の場合に、前記自カードを待機状態とすること、を特徴とする。
The second invention is the first invention, wherein
A storage unit for storing a table in which each CPU card, priority, state, and takeover destination card are associated;
The state determination means and the takeover destination determination means are continuously executed to obtain a state of each CPU card and a takeover destination card, and further includes a table update means for updating the table as needed.
The equivalence means copies the data from the own card to the takeover destination card stored in the table and makes the equivalence,
The authority switching means sets the own card to a signal processing state for processing the signal when the priority of the own card is the highest among normal CPU cards stored in the table, and in other cases. The self-card is set in a standby state.
この発明よれば、複数の電源や、複数の機能性カードを必要としないため、従来の構成に比して安価に冗長化構成を実現することができる。また、複数のＣＰＵカードが自律的に同値化処理と権限切替処理を実行するため、従来の構成のような系切替カード、トラッキングカード、トラッキングケーブルが不要であり、障害点を減らすことができる。このため、この発明によれば、製造コストを低減しつつ、障害点の少ない冗長化構成を実現できる。 According to the present invention, since a plurality of power supplies and a plurality of functional cards are not required, a redundant configuration can be realized at a lower cost than the conventional configuration. In addition, since a plurality of CPU cards autonomously execute equivalence processing and authority switching processing, a system switching card, a tracking card, and a tracking cable as in the conventional configuration are unnecessary, and the number of failure points can be reduced. For this reason, according to the present invention, it is possible to realize a redundant configuration with few failure points while reducing the manufacturing cost.
以下、図面を参照して本発明の実施の形態について詳細に説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same code | symbol is attached | subjected to the element which is common in each figure, and the overlapping description is abbreviate | omitted.
実施の形態１．
［実施の形態１の構成］
図１は、本発明の実施の形態１に係るプログラマブルロジックコントローラの冗長化構成を説明するための図である。
Embodiment 1 FIG.
[Configuration of Embodiment 1]
FIG. 1 is a diagram for explaining a redundant configuration of a programmable logic controller according to Embodiment 1 of the present invention.
図１に示すＰＬＣ１は、鉄鋼プラント等に設けられた各種プラント機器（図示省略）に接続され、各種プラント機器を制御または監視する。ＰＬＣ１は、バックボード１０を備える。バックボード１０には、電源１２と、機能性カード１４と、複数のＣＰＵカード１６とが取り付けられている。
The PLC 1 shown in FIG. 1 is connected to various plant equipment (not shown) provided in a steel plant or the like, and controls or monitors various plant equipment. The PLC 1 includes a
電源１２は、バックボード１０を介して機能性カード１４と各ＣＰＵカード１６に接続される。電源１２は、機能性カード１４と各ＣＰＵカード１６に電力を供給する。
The
機能性カード１４は、ＰＬＣ１で実現する機能を満たすためのカードである。例えば、機能性カード１４は、プラント機器との間で信号を入出力する機能を備えている。
The
各ＣＰＵカード１６は、プラント機器を制御または監視する信号を処理し、機能性カード１４との間で信号を入出力する。図１には、各ＣＰＵカード１６として、第１ＣＰＵカード１６１、・・・、第ｎＣＰＵカード１６ｎが記載されている。ｎは２以上の自然数である。第１ＣＰＵカード１６１、・・・、第ｎＣＰＵカード１６ｎは、それぞれ電源１２および機能性カード１４に接続している。
Each CPU card 16 processes signals for controlling or monitoring plant equipment, and inputs / outputs signals to / from the
複数のＣＰＵカード１６は、所定のプログラムに基づいて、機能性カード１４から入力される信号に応じた制御値を算出し、機能性カード１４に出力する。機能性カード１４は、制御値に応じた信号をプラント機器に出力する。なお、複数のＣＰＵカード１６は、１枚のカードが信号を処理する信号処理状態（稼動状態）として動作し、他のカードは待機状態となる。
The plurality of CPU cards 16 calculate a control value corresponding to a signal input from the
図２は、各ＣＰＵカード１６の機能について説明するための図である。各ＣＰＵカード１６は、処理部、記憶部、入出力インタフェースを備えている。処理部、記憶部、入出力インタフェースは互いに接続され、互いに信号の受け渡しが可能になっている。 FIG. 2 is a diagram for explaining the function of each CPU card 16. Each CPU card 16 includes a processing unit, a storage unit, and an input / output interface. The processing unit, the storage unit, and the input / output interface are connected to each other and can exchange signals with each other.
各ＣＰＵカード１６の入出力インタフェースは、バックボード１０を介して電源１２、機能性カード１４に接続されている。
The input / output interface of each CPU card 16 is connected to the
各ＣＰＵカード１６の処理部は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、キャッシュメモリ等により構成されている。処理部は、記憶部からプログラムを読み出し各種機能を実現する。 The processing unit of each CPU card 16 includes a CPU (Central Processing Unit), a cache memory, and the like. The processing unit reads the program from the storage unit and realizes various functions.
各ＣＰＵカード１６の記憶部は、ハードディスク装置や、フラッシュメモリのような不揮発性メモリや、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような揮発性メモリ、あるいはこれらの組み合わせにより構成されている。 The storage unit of each CPU card 16 includes a hard disk device, a nonvolatile memory such as a flash memory, a volatile memory such as a RAM (Random Access Memory), or a combination thereof.
図２に示す第１ＣＰＵカード１６１の記憶部には、メインプログラム２０１、冗長化管理プログラム２１１、各パラメータ２２１、テンポラリエリア２３１が格納されている。
A
メインプログラム２０１は、全てのＣＰＵに共通のＰＬＣの機能を実現するためのプログラムである。冗長化管理プログラム２１１は、ＣＰＵカードの冗長化を管理するためのプログラムである。各パラメータ２２１は、ＣＰＵカード毎のパラメータ類を保存しているエリアである。テンポラリエリア２３１は、一時的にデータを格納するエリアである。なお、各パラメータ２２１、テンポラリエリア２３１は、処理部のキャッシュメモリ上に用意されるものであってもよい。
The
同様に、図２に示す第ｎＣＰＵカード１６ｎの記憶部には、メインプログラム２０ｎ、冗長化管理プログラム２１ｎ、各パラメータ２２ｎ、テンポラリエリア２３ｎが格納されている。メインプログラム２０ｎ、冗長化管理プログラム２１ｎ、各パラメータ２２ｎ、テンポラリエリア２３ｎは、メインプログラム２０１、冗長化管理プログラム２１１、各パラメータ２２１、テンポラリエリア２３１と同じ構成である。
Similarly, a main program 20n, a
図３は、本発明の実施の形態１において、冗長化管理プログラム２１１により実現される各機能について説明するための図である。ここでは、第１ＣＰＵカード１６１を例に挙げて説明するが、各ＣＰＵカード１６において同じ機能が実現される。
FIG. 3 is a diagram for explaining each function realized by the
第１ＣＰＵカード１６１の処理部は、記憶部から冗長化管理プログラム２１１を読み出し、優先度取得手段３０１、状態判定手段３０２、引継先決定手段３０３、同値化手段３０４、権限切替手段３０５として機能する。
The processing unit of the
優先度取得手段３０１は、各ＣＰＵカード１６の優先度を取得する。例えば、第１ＣＰＵカード１６１は、第１ＣＰＵカード１６１〜第ｎＣＰＵカード１６ｎそれぞれに問い合わせて優先度を取得する。なお、各ＣＰＵカード１６の優先度は、重複しないように設定されているものとする。
The
状態判定手段３０２は、各ＣＰＵカード１６の状態が正常であるか異常（故障）であるかを判定する。例えば、各ＣＰＵカード１６は、外部から参照可能なタイマー値を有するウオッチドッグタイマーを備え、定期的に自カードのタイマー値をリセットする仕組みを備える。ＣＰＵカードのタイマー値がリセットされずに規定値を超えれば、そのＣＰＵカードは故障していると判断できる。状態判定手段３０２は、各ＣＰＵカード１６のタイマー値を参照して、タイマー値が規定値を超えているか否かを判定する。
The
引継先決定手段３０３は、状態判定手段３０２により正常であると判定されたＣＰＵカードのうち、優先度取得手段３０１により取得された優先度が自カードの次に高いカードを引継先カードとする。
The takeover destination determining means 303 sets the next highest priority card acquired by the priority acquisition means 301 as the takeover destination card among the CPU cards determined to be normal by the
同値化手段３０４は、自カードから引継先カードにデータをコピーして同値化する。同値化するデータは、例えば、自ノードの各パラメータやテンポラリエリアの情報である。 The equivalence means 304 copies the data from the own card to the takeover destination card and makes the equivalence. The data to be equivalent is, for example, information on each parameter and temporary area of the own node.
権限切替手段３０５は、状態判定手段３０２により正常であると判定されたＣＰＵカード１６のうち、優先度取得手段３０１により取得された自カードの優先度が最も高い場合に、自カードを、信号を処理する信号処理状態（稼働状態）とし、他の場合に、自カードを待機状態とするモード切り替えを実行する。すなわち、複数のＣＰＵカード１６のうち１つのみが信号処理状態となり、ＰＬＣの制御または監視のための信号を処理するため常用動作し、他のＣＰＵカード１６は待機状態となる。
The
（同値化管理処理ルーチン）
次に、図４と図６を参照して、ＣＰＵカード１６間でデータを同値化する同値化管理処理について説明する。
(Equivalence management processing routine)
Next, with reference to FIG. 4 and FIG. 6, an equivalence management process for making data equivalent between the CPU cards 16 will be described.
図４は、本発明の実施の形態１において、各ＣＰＵカード１６が実行する同値化管理処理ルーチンのフローチャートである。このルーチンは、各ＣＰＵカード１６において所定時間毎に実行される。 FIG. 4 is a flowchart of an equivalence management process routine executed by each CPU card 16 in the first embodiment of the present invention. This routine is executed in each CPU card 16 every predetermined time.
図６は、各ＣＰＵカード１６の状態の一例を示す図である。図６を用いて同値化管理処理の具体例を説明する。なお、図６に示す例では、優先度１の第１ＣＰＵカードが故障しており、優先度２の第３ＣＰＵカードが信号処理状態（稼動状態）として現在動作中であり、他のＣＰＵカードは待機状態となっている。
FIG. 6 is a diagram illustrating an example of the state of each CPU card 16. A specific example of the equivalence management process will be described with reference to FIG. In the example shown in FIG. 6, the first CPU card with priority level 1 has failed, the third CPU card with
図４のステップＳ１００において、各ＣＰＵカード１６は、自カードを含めた全てのＣＰＵカード１６の優先度を確認する。具体的には、上述した優先度取得手段３０１は、全ＣＰＵカードの優先度を取得する。図６に示す例では、優先度６０３の欄に示された全ＣＰＵカードの優先度が取得される。
In step S100 of FIG. 4, each CPU card 16 confirms the priority of all the CPU cards 16 including its own card. Specifically, the above-described
ステップＳ１０１において、各ＣＰＵカード１６は、現在、ＰＬＣの制御や監視のための信号処理を行なう権限を有する現在動作中のＣＰＵカード１６を確認する。具体的には、上述した状態判定手段３０２により正常であると判定されたＣＰＵカード１６のうち、優先度取得手段３０１により取得された優先度が最も高いカードが現在動作中のカードであると確認できる。図６に示す例では、正常なＣＰＵカードのうち優先度が最も高いカードである第３ＣＰＵカードが現在動作中のカードであると確認できる。
In step S101, each CPU card 16 confirms the currently operating CPU card 16 having the authority to perform signal processing for PLC control and monitoring. Specifically, among the CPU cards 16 determined to be normal by the
ステップＳ１０２において、各ＣＰＵカード１６は、他の待機中のＣＰＵカードの状態を確認する。具体的には、上述した状態判定手段３０２により正常であると判定されたＣＰＵカード１６のうち、優先度取得手段３０１により取得された優先度の高さが最も高いカード以外のカードが待機状態のカードであると確認できる。図６に示す例では、第２および第４〜第ｎＣＰＵカードが待機状態であると確認できる。
In step S102, each CPU card 16 confirms the state of another standby CPU card. Specifically, among the CPU cards 16 determined to be normal by the
ステップＳ１０３において、各ＣＰＵカード１６は、ステップＳ１００〜ステップＳ１０２の情報を元に権限の引継元と引継先を算出する。具体的には、引継先決定手段３０３は、状態判定手段３０２により正常であると判定されたＣＰＵカード１６のうち、優先度取得手段３０１により取得された優先度が自カードの次に高いカードを引継先カードとする。図６に示す例では、自カードが第３ＣＰＵカードである場合、正常なＣＰＵカード１６のうち優先度が自カードの次に高い第２ＣＰＵカードを引継先カードとする。
In step S103, each CPU card 16 calculates the authority takeover source and takeover destination based on the information in steps S100 to S102. Specifically, the takeover
ステップＳ１００〜ステップＳ１０３の処理により、各ＣＰＵカード１６は、どのＣＰＵカード１６が故障した場合に自カードが動作を引き継ぎ、また自カードが故障した場合に、どのＣＰＵカード１６に動作を引き継ぐのか導き出すことができる。 Through the processing of step S100 to step S103, each CPU card 16 derives which CPU card 16 takes over the operation when the CPU card 16 breaks down and which CPU card 16 takes over the operation when the own card fails. be able to.
ステップＳ１０４において、各ＣＰＵカード１６は、故障したＣＰＵカード１６が復帰または新規に追加されたか否かを判定する。新たにＣＰＵカード１６が追加されると、追加されたＣＰＵカード１６は、各ＣＰＵカード１６に対して、自身が追加されたことを通知する。この通知があると、各ＣＰＵカード１６は、新たなＣＰＵカード１６の優先度を確認する処理（ステップＳ１００）に戻る。一方、ステップＳ１０４において、復帰又は新規に追加されたＣＰＵカードがない場合には、ステップＳ１０５の処理を実行する。 In step S104, each CPU card 16 determines whether or not the failed CPU card 16 has been restored or newly added. When a new CPU card 16 is added, the added CPU card 16 notifies each CPU card 16 that it has been added. Upon receiving this notification, each CPU card 16 returns to the process of confirming the priority of the new CPU card 16 (step S100). On the other hand, if there is no CPU card that has been returned or newly added in step S104, the process of step S105 is executed.
ステップＳ１０５において、各ＣＰＵカード１６の同値化手段３０４は、自カードに書き込まれた同値化完了フラグを確認する。同値化完了フラグとは、自ＣＰＵ内の同値化対象となっているデータが最新の状態（フラグが１）になっていることを示すフラグである。各ＣＰＵカード１６の同値化完了フラグの初期値は０であるが、現在動作中のカード（ステップＳ１０１）の同値化完了フラグは常時１である。同値化完了フラグが１である場合には、ステップＳ１０６の処理を実行する。一方、同値化完了フラグが０である場合には、本ルーチンは終了される。 In step S105, the equivalence means 304 of each CPU card 16 confirms the equivalence completion flag written in the own card. The equivalence completion flag is a flag indicating that the data to be equivalenced in the own CPU is in the latest state (flag is 1). Although the initial value of the equivalence completion flag of each CPU card 16 is 0, the equivalence completion flag of the currently operating card (step S101) is always 1. If the equivalence completion flag is 1, the process of step S106 is executed. On the other hand, if the equivalence completion flag is 0, this routine ends.
ステップＳ１０６において、各ＣＰＵカード１６の同値化手段３０４は、同値化完了フラグが１であれば、ステップＳ１０３の処理で算出した引継先のＣＰＵカード１６に対し、自カード内の同値化対象となっているデータをコピーする。図６に示す例では、自カードが第３ＣＰＵカードである場合、データを引継先の第２ＣＰＵカードにコピーする。 In step S106, the equivalence means 304 of each CPU card 16 becomes an equivalence target in the own card for the takeover destination CPU card 16 calculated in the process of step S103 if the equivalence completion flag is 1. Copy the data. In the example shown in FIG. 6, when the own card is the third CPU card, the data is copied to the second CPU card as the takeover destination.
ステップＳ１０７において、各ＣＰＵカード１６の状態判定手段３０２は、引継先にデータをコピー中に引継先のＣＰＵカード１６が故障したか否かを判定する。同値化対象となっているデータをコピー中（ステップＳ１０６）に故障が確認された場合には、コピーを中断し、優先度を確認（ステップＳ１００）する処理へ戻る。一方、ステップＳ１０７において、引継先のＣＰＵカード１６が正常である場合には、ステップＳ１０８の処理を実行する。
In step S107, the
ステップＳ１０８において、各ＣＰＵカード１６の同値化手段３０４は、コピーが完了したか否かを判定する。コピーが完了していない場合には、ステップＳ１０６の処理を継続する。一方、コピーが完了した場合には、ステップＳ１０９の処理を実行する。 In step S108, the equivalence means 304 of each CPU card 16 determines whether or not copying is complete. If the copying has not been completed, the process of step S106 is continued. On the other hand, when the copying is completed, the process of step S109 is executed.
ステップＳ１０９において、各ＣＰＵカード１６の同値化手段３０４は、引継先のＣＰＵカード１６の同値化完了フラグを１にする。すなわち、同値化が完了し、引継先のＣＰＵカード１６のデータが最新の状態になっていることを示すフラグを立てる。 In step S109, the equivalence means 304 of each CPU card 16 sets the equivalence completion flag of the takeover destination CPU card 16 to 1. That is, the flag indicating that the equivalence is completed and the data of the transfer destination CPU card 16 is in the latest state is set.
ステップＳ１１０において、各ＣＰＵカード１６の同値化手段３０４は、自カードの同値化完了フラグをリセット（０）して終了する。 In step S110, the equivalence means 304 of each CPU card 16 resets (0) the equivalence completion flag of its own card and ends.
なお、上述したステップＳ１０４において、ＣＰＵカード１６が復帰または新規に追加された場合には、ステップＳ１００の処理に戻る。続いて、ステップＳ１０１において、現在動作中のＣＰＵカードを確認するが、復帰または追加されたＣＰＵカードは、現在動作中のＣＰＵカードよりも優先度が高い場合、現在動作中のＣＰＵカード１６に対し、データを同値化させる指示を出し、別ルーチンにおいて同値化完了後、復帰または追加されたＣＰＵカード１６が常用動作する。一方、現在動作中だったＣＰＵカード１６は、同値化完了後、信号処理状態から待機状態に切り替わる。図６に示す例において、第１ＣＰＵカードが復旧した場合には、第３ＣＰＵカードのデータを第１ＣＰＵカードにコピーした後、後述する図５に示す権限切替処理ルーチンを実行することにより、第１ＣＰＵカードが常用動作し、第３ＣＰＵカードは待機状態に切り替わる。 In step S104 described above, when the CPU card 16 is returned or newly added, the process returns to step S100. Subsequently, in step S101, the CPU card that is currently operating is confirmed. If the CPU card that has been restored or added has a higher priority than the CPU card that is currently operating, the CPU card 16 that is currently operating is determined. Then, an instruction to equivalence data is issued, and after the equivalence is completed in another routine, the restored or added CPU card 16 operates normally. On the other hand, the CPU card 16 that is currently operating is switched from the signal processing state to the standby state after the equivalence is completed. In the example shown in FIG. 6, when the first CPU card is restored, the first CPU card is copied by copying the data of the third CPU card to the first CPU card and then executing the authority switching processing routine shown in FIG. Operates normally, and the third CPU card switches to a standby state.
図４に示すルーチンによれば、同値化完了フラグが立っている正常なＣＰＵカード１６は、次の優先度を持つＣＰＵカード１６にデータがコピーされ同値化される。優先度順にコピーが実行され、一番優先度の低いＣＰＵカード１６にデータがコピーされると全ＣＰＵカード１６の同値化が終了する。 According to the routine shown in FIG. 4, the normal CPU card 16 with the equivalence completion flag set has its data copied to the CPU card 16 having the next priority and is made equivalent. When copying is performed in order of priority and data is copied to the CPU card 16 having the lowest priority, the equivalence of all the CPU cards 16 is completed.
（権限切替処理ルーチン）
次に、図５と図６を参照して、ＣＰＵカード１６の権限を切り替える権限切替処理について説明する。
(Authorization switching processing routine)
Next, an authority switching process for switching the authority of the CPU card 16 will be described with reference to FIGS.
図５は、本発明の実施の形態１における各ＣＰＵカード１６が実行する権限切替処理ルーチンのフローチャートである。このルーチンは、各ＣＰＵカード１６において所定時間毎に実行される。 FIG. 5 is a flowchart of the authority switching process routine executed by each CPU card 16 according to the first embodiment of the present invention. This routine is executed in each CPU card 16 every predetermined time.
上述した図６には、第１ＣＰＵカードが故障して、第３ＣＰＵカードが信号処理状態（稼働状態）となっている例が示されている。ここでは、さらに第３ＣＰＵカードが故障した場合を例に挙げて説明する。 FIG. 6 described above shows an example in which the first CPU card has failed and the third CPU card is in the signal processing state (operating state). Here, a case where the third CPU card further fails will be described as an example.
図５のステップＳ１２０において、各ＣＰＵカード１６は、全ＣＰＵカードの優先度を確認する。具体的には、各ＣＰＵカード１６は、上述した優先度取得手段３０１により全ＣＰＵカードの優先度を取得する。図６に示す例では、優先度６０３の欄に示す全ＣＰＵカードの優先度が取得される。
In step S120 of FIG. 5, each CPU card 16 confirms the priority of all CPU cards. Specifically, each CPU card 16 acquires the priorities of all CPU cards by the above-described
ステップＳ１２１において、各ＣＰＵカード１６は、全ＣＰＵカードの状態を確認する。具体的には、各ＣＰＵカード１６は、上述した状態判定手段３０２により各ＣＰＵカード１６の状態が正常であるか異常（故障）であるかを判定する。図６に示す例において、さらに第３ＣＰＵカードが故障した場合には、ステップＳ１２１において、第１ＣＰＵカードの状態は重故障、第２ＣＰＵカードの状態は正常、第３ＣＰＵカードの状態は重故障であると判定される。
In step S121, each CPU card 16 confirms the state of all CPU cards. Specifically, each CPU card 16 determines whether the state of each CPU card 16 is normal or abnormal (failure) by the
ステップＳ１２２において、各ＣＰＵカード１６は、正常なＣＰＵカードのうち自カードの優先度が最も高いか否かを判定する。具体的には、権限切替手段３０５は、ステップＳ１２１において正常であると判定されたＣＰＵカード１６のうち、ステップＳ１２０において取得された自カードの優先度が最も高いか否かを判定する。
In step S122, each CPU card 16 determines whether or not its own card has the highest priority among normal CPU cards. Specifically, the
ステップＳ１２２において判定条件が成立する場合には、ステップＳ１２３の処理を実行する。ステップＳ１２３では、自カードを、信号を処理する信号処理状態（稼働状態）として動作させる。その後、本ルーチンは終了される。 If the determination condition is satisfied in step S122, the process of step S123 is executed. In step S123, the card is operated as a signal processing state (operation state) for processing a signal. Thereafter, this routine is terminated.
一方、ステップＳ１２２において判定条件が成立しない場合には、ステップＳ１２４の処理を実行する。ステップＳ１２４では、自カードを待機状態にする。その後、本ルーチンは終了される。 On the other hand, if the determination condition is not satisfied in step S122, the process of step S124 is executed. In step S124, the own card is set in a standby state. Thereafter, this routine is terminated.
以上説明したように、本実施形態のプログラマブルロジックコントローラでは、ＣＰＵカード１６が複数枚存在する場合、優先度の高いＣＰＵカード１６から優先度の低いＣＰＵカード１６まで、自動的にデータが引継がれ、ＰＬＣ１の機能を停止させることなくプラント機器を稼動させることができる。 As described above, in the programmable logic controller of the present embodiment, when there are a plurality of CPU cards 16, data is automatically taken over from the CPU card 16 having a high priority to the CPU card 16 having a low priority. Plant equipment can be operated without stopping the function of the PLC 1.
また、優先度の高いＣＰＵカード１６が、交換などで故障から復帰した場合も、以上説明したとおり、自動的に復帰するため、ＰＬＣ１の機能を停止させることなくプラント機器を稼動させることができる。 Further, even when the CPU card 16 having a high priority is restored from a failure by replacement or the like, as described above, the CPU card 16 is automatically restored, so that the plant equipment can be operated without stopping the function of the PLC 1.
このような仕組みを取り入れることにより、電源１２や機能性カード１４を共用し、従来の構成よりも安価に冗長化構成を実現することができる。
By incorporating such a mechanism, the
実施の形態２．
次に、図６〜図８を主に参照して本発明の実施の形態２について説明する。
Next, a second embodiment of the present invention will be described with reference mainly to FIGS.
図６は、本発明の実施の形態２において利用するテーブルの一例を示す図である。図６に示すテーブルには、ＣＰＵカード名称６０１、スロット位置６０２、優先度６０３、引継元カード６０４、引継先カード６０５、現在動作中のカード６０６、故障状況６０７についてのカラムがあり、各ＣＰＵカード１６と各種項目とが関連付けられている。
FIG. 6 is a diagram showing an example of a table used in
［実施の形態２の構成］
本発明の実施の形態２では、上述した図６に示すテーブルの情報を、後述するテーブル更新処理ルーチン（図８）を用いて随時更新し、実施の形態１で述べた同値化管理処理ルーチン（図４）、権限切替処理ルーチン（図５）の実行の際に、このテーブルを参照することで実施の形態１と同様の冗長化管理を実現する。
[Configuration of Embodiment 2]
In the second embodiment of the present invention, the table information shown in FIG. 6 described above is updated at any time using a table update processing routine (FIG. 8) described later, and the equivalence management processing routine (described in the first embodiment) ( 4), when executing the authority switching processing routine (FIG. 5), the same redundancy management as in the first embodiment is realized by referring to this table.
本実施形態のＰＬＣは、図６に示すテーブルを備える。テーブルは、各ＣＰＵカード１６の記憶部またはキャッシュメモリ上に記憶される。上述した通り、テーブルは、ＣＰＵカード名称６０１、スロット位置６０２、優先度６０３、引継元カード６０４、引継先カード６０５、現在動作中のカード６０６、故障状況６０７のカラムを備え、各ＣＰＵカードについて各項目の情報を関連付けて記憶できる。
The PLC of the present embodiment includes the table shown in FIG. The table is stored on the storage unit or cache memory of each CPU card 16. As described above, the table includes columns for the
図７は、本発明の実施の形態２において、冗長化管理プログラム２１１により実現される各機能について説明するための図である。ここでは、第１ＣＰＵカード１６１を例に挙げて説明するが、各ＣＰＵカード１６において同じ機能が実現される。
FIG. 7 is a diagram for explaining each function realized by the
第１ＣＰＵカード１６１の処理部は、実施の形態１と同様に、記憶部から冗長化管理プログラム２１１を読み出し、優先度取得手段３０１、状態判定手段３０２、引継先決定手段３０３、同値化手段３０４、権限切替手段３０５として機能する。さらに実施の形態２では、テーブル更新手段３０６としても機能する。
As in the first embodiment, the processing unit of the
テーブル更新手段３０６は、状態判定手段３０２と、引継先決定手段３０３とを継続的に実行し、得られた複数のＣＰＵカードそれぞれの状態と引継先カードとを随時更新してテーブルに記憶する。また、テーブル更新手段３０６は、ＣＰＵカード名称、スロット位置や、優先度を所定のタイミングで取得してテーブルに記憶する。
The
（テーブル更新処理ルーチン）
次に、図８を参照して、本発明の実施の形態２において、図６に示すテーブルの情報を随時更新するためのテーブル更新処理ルーチンについて説明する。
(Table update processing routine)
Next, a table update processing routine for updating the information of the table shown in FIG. 6 as needed in the second embodiment of the present invention will be described with reference to FIG.
図８は、本発明の実施の形態２において、各ＣＰＵカード１６が実行するテーブル更新処理ルーチンのフローチャートである。このルーチンは、各ＣＰＵカード１６において所定時間毎に実行される。 FIG. 8 is a flowchart of a table update processing routine executed by each CPU card 16 in the second embodiment of the present invention. This routine is executed in each CPU card 16 every predetermined time.
図８のステップＳ２００において、各ＣＰＵカード１６は、全てのＣＰＵカード１６のＣＰＵカード名称、スロット位置、優先度を確認する。具体的には、テーブル更新手段３０６は、ＣＰＵカード名称、スロット位置について各ＣＰＵカード１６に問い合わせる。優先度については、上述した優先度取得手段３０１により取得される。さらに、ステップＳ２００では、各ＣＰＵカードのＣＰＵカード名称、スロット位置、優先度が、図６に示すテーブルのＣＰＵカード名称６０１の欄、スロット位置６０２の欄、優先度６０３の欄に書き込まれる。
In step S200 of FIG. 8, each CPU card 16 confirms the CPU card names, slot positions, and priorities of all the CPU cards 16. Specifically, the
ステップＳ２０１において、各ＣＰＵカード１６は、全てのＣＰＵカード１６の状態を確認しテーブルに記憶する。具体的には、テーブル更新手段３０６は、上述した状態判定手段３０２による判定結果を、図６に示すテーブルの故障状況６０７の欄に書き込む。
In step S201, each CPU card 16 checks the state of all the CPU cards 16 and stores them in the table. Specifically, the
ステップＳ２０２において、各ＣＰＵカード１６は、引継元、引継先を算出しテーブルに記憶する。具体的には、テーブル更新手段３０６は、上述した引継先決定手段３０３を用いて算出された引継元カード、引継先カードを、図６に示すテーブルの引継元カード６０４の欄、引継先カード６０５の欄に書き込む。
In step S202, each CPU card 16 calculates a takeover source and a takeover destination and stores them in a table. Specifically, the
ステップＳ２０３において、各ＣＰＵカード１６は、故障したＣＰＵカード１６が復帰または新規に追加されたか否かを判定する。この判定処理は、図４のステップＳ１０４の処理と同様である。判定条件が成立しない場合には、ステップＳ２０１の処理に戻って処理を継続する。一方、判定条件が成立する場合には、一旦、本ルーチンの処理は終了され、次回の本ルーチンの実行時に、ステップＳ２００において、復帰または新規に追加されたＣＰＵカード１６についてのＣＰＵカード名称、スロット位置、優先度がテーブルに書き込まれる。 In step S203, each CPU card 16 determines whether or not the failed CPU card 16 has been returned or newly added. This determination process is the same as the process of step S104 in FIG. If the determination condition is not satisfied, the process returns to step S201 and continues. On the other hand, if the determination condition is satisfied, the processing of this routine is once ended, and the CPU card name and slot for the CPU card 16 that has been returned or newly added in step S200 at the next execution of this routine. The position and priority are written to the table.
以上説明した図８に示すルーチンによれば、テーブルの情報は随時更新され、最新の状態に保たれる。 According to the routine shown in FIG. 8 described above, the information in the table is updated at any time and kept in the latest state.
そして、実施の形態２では、図４の同値化管理処理ルーチンと、図５の権限切替処理ルーチンを実行する場合に、図８のテーブル更新処理ルーチンで随時更新されるテーブルの情報を利用する。 In the second embodiment, when the equivalence management process routine of FIG. 4 and the authority switching process routine of FIG. 5 are executed, the information of the table updated at any time in the table update process routine of FIG. 8 is used.
具体的には、実施の形態２における同値化管理処理ルーチン（図４）では、ステップＳ１００、ステップＳ１０１、ステップＳ１０２、ステップＳ１０３の処理において用いられる、優先度、状態（故障状況）、引継先カードの各情報をテーブルから取得する。 Specifically, in the equivalence management process routine (FIG. 4) according to the second embodiment, the priority, state (failure status), takeover destination card used in the processes of step S100, step S101, step S102, and step S103. Each information of is acquired from the table.
また、実施の形態２における権限切替処理ルーチン（図５）では、ステップＳ１２０、ステップＳ１２１、ステップＳ１２２の処理において用いられる、優先度、状態（故障状況）の各情報をテーブルから取得する。 Further, in the authority switching processing routine (FIG. 5) in the second embodiment, each information of priority and state (failure situation) used in the processing of step S120, step S121, and step S122 is acquired from the table.
以上説明したように、本実施形態のプログラマブルロジックコントローラでは、最新の情報に随時更新されるテーブルを参照して、同値化管理処理ルーチン（図４）、権限切替処理ルーチン（図５）を実行することができる。これにより、実施の形態１と同様の冗長化管理を実現することができる。 As described above, in the programmable logic controller of this embodiment, the equivalence management processing routine (FIG. 4) and the authority switching processing routine (FIG. 5) are executed with reference to the table updated as necessary with the latest information. be able to. Thereby, the same redundancy management as in the first embodiment can be realized.
１ ＰＬＣ（プログラマブルロジックコントローラ）
１０ バックボード
１２ 電源
１４ 機能性カード
１６ ＣＰＵカード
１６１ 第１ＣＰＵカード
１６ｎ 第ｎＣＰＵカード
２０１、２０ｎ メインプログラム
２１１、２１ｎ 冗長化管理プログラム
２２１、２２ｎ 各パラメータ
２３１、２３ｎ テンポラリエリア
３０１ 優先度取得手段
３０２ 状態判定手段
３０３ 引継先決定手段
３０４ 同値化手段
３０５ 権限切替手段
３０６ テーブル更新手段
1 PLC (Programmable Logic Controller)
10
Claims (2)
電力を供給する電源と、
前記プラント機器を制御または監視する信号を処理可能な複数のＣＰＵカードと、
前記プラント機器との間で前記信号を入出力する機能性カードと、を備え、
前記複数のＣＰＵカードの各ＣＰＵカードは、
前記電源および前記機能性カードに接続し、
前記複数のＣＰＵカードそれぞれの優先度を取得する優先度取得手段と、
前記複数のＣＰＵカードそれぞれの状態が正常であるか異常であるかを判定する状態判定手段と、
前記正常なＣＰＵカードのうち、優先度が自カードの次に高いカードを引継先カードとする引継先決定手段と、
前記自カードから前記引継先カードにデータをコピーして同値化する同値化手段と、
前記正常なＣＰＵカードのうち、前記自カードの優先度が最も高い場合に、前記自カードを、前記信号を処理する信号処理状態とし、他の場合に、前記自カードを待機状態とする権限切替手段と、を備えること、
を特徴とするプログラマブルロジックコントローラ。 A programmable logic controller for controlling or monitoring plant equipment,
A power supply for supplying power;
A plurality of CPU cards capable of processing signals for controlling or monitoring the plant equipment;
A functional card that inputs and outputs the signal to and from the plant equipment,
Each CPU card of the plurality of CPU cards is
Connect to the power supply and the functional card,
Priority acquisition means for acquiring the priority of each of the plurality of CPU cards;
State determining means for determining whether each of the plurality of CPU cards is normal or abnormal;
Of the normal CPU cards, a takeover destination determining means that takes the next highest priority card as the takeover card,
An equivalence means for copying data from the own card to the takeover card and making it equivalent;
Among the normal CPU cards, when the priority of the own card is the highest, the self-card is set to a signal processing state for processing the signal, and in other cases, the authority switching to put the own card in a standby state Providing means,
Programmable logic controller characterized by
前記状態判定手段と前記引継先決定手段とを継続的に実行し、前記各ＣＰＵカードの状態と引継先カードとを得て、前記テーブルを随時更新するテーブル更新手段を更に備え、
前記同値化手段は、前記自カードから前記テーブルに記憶された引継先カードにデータをコピーして同値化し、
前記権限切替手段は、前記テーブルに記憶された正常なＣＰＵカードのうち、前記自カードの優先度が最も高い場合に、前記自カードを、前記信号を処理する信号処理状態とし、他の場合に、前記自カードを待機状態とすること、
を特徴とする請求項１記載のプログラマブルロジックコントローラ。 A storage unit for storing a table in which each CPU card, priority, state, and takeover destination card are associated;
The state determination means and the takeover destination determination means are continuously executed to obtain a state of each CPU card and a takeover destination card, and further includes a table update means for updating the table as needed.
The equivalence means copies the data from the own card to the takeover destination card stored in the table and makes the equivalence,
The authority switching means sets the own card to a signal processing state for processing the signal when the priority of the own card is the highest among normal CPU cards stored in the table, and in other cases. , Putting the card in a standby state,
The programmable logic controller according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014158788A JP6176206B2 (en) | 2014-08-04 | 2014-08-04 | Programmable logic controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014158788A JP6176206B2 (en) | 2014-08-04 | 2014-08-04 | Programmable logic controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016035700A true JP2016035700A (en) | 2016-03-17 |
| JP6176206B2 JP6176206B2 (en) | 2017-08-09 |
Family
ID=55523508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014158788A Expired - Fee Related JP6176206B2 (en) | 2014-08-04 | 2014-08-04 | Programmable logic controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6176206B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05173985A (en) * | 1991-12-24 | 1993-07-13 | Matsushita Electric Works Ltd | Programmable controller |
| JPH06250869A (en) * | 1993-03-01 | 1994-09-09 | Hitachi Ltd | Distributed control system |
| JPH1063303A (en) * | 1996-08-21 | 1998-03-06 | Toshiba Corp | Computer controller |
| JPH10177492A (en) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | Multiplexing programmable controller, method for multiplexing the same and control system |
| JP2012168635A (en) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | Duplex control device |
-
2014
- 2014-08-04 JP JP2014158788A patent/JP6176206B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05173985A (en) * | 1991-12-24 | 1993-07-13 | Matsushita Electric Works Ltd | Programmable controller |
| JPH06250869A (en) * | 1993-03-01 | 1994-09-09 | Hitachi Ltd | Distributed control system |
| JPH1063303A (en) * | 1996-08-21 | 1998-03-06 | Toshiba Corp | Computer controller |
| JPH10177492A (en) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | Multiplexing programmable controller, method for multiplexing the same and control system |
| JP2012168635A (en) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | Duplex control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6176206B2 (en) | 2017-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5819575B2 (en) | Method and apparatus for upgrading and providing control redundancy in a process plant | |
| JP5660798B2 (en) | Information processing device | |
| US20160299497A1 (en) | Methods for on-process migration from one type of process control device to different type of process control device | |
| EP3438829B1 (en) | Automatic firmware upgrade of an embedded node | |
| JP2006309345A (en) | Parallel-type monitoring control system and update method of firmware of parallel-type controller of same system | |
| US20160357547A1 (en) | Engineering tool program and network system | |
| EP2693343B1 (en) | Parallel processing system and parallel processing system operation method | |
| WO2014174546A1 (en) | Programmable logic controller system and programmable logic controller | |
| JP2012155686A (en) | Information processing apparatus, control method, and program | |
| US8429251B2 (en) | Method for the consistent provision of configuration data in an industrial automation system comprising a plurality of networked control units, and industrial automation system | |
| JP6176206B2 (en) | Programmable logic controller | |
| KR20220101650A (en) | Control and monitoring of machine assemblies | |
| US20110270802A1 (en) | Method for controlling changes of replication directions in a multi-site disaster recovery environment for high available application | |
| JP5233869B2 (en) | Processing system and method for executing program executed by processing apparatus | |
| CN110673793B (en) | Storage device node event management method and system, electronic device and storage medium | |
| JP2009026182A (en) | Program execution system and execution device | |
| EP3040861A1 (en) | Method and system for ensuring integrity of critical data | |
| JP6351882B1 (en) | Programmable logic controller and program | |
| JP2021082081A (en) | Information processing device and configuration method | |
| JP2009042846A (en) | Distributed monitoring control system | |
| WO2016125455A1 (en) | Communication system, communication device, and communication method | |
| JP6232877B2 (en) | Information processing apparatus, information processing method, and program | |
| JP5973868B2 (en) | Control parameter setting method, apparatus and control system | |
| JP6870897B2 (en) | Surveillance systems, devices and engineering tools | |
| JP2018022367A (en) | Controller and control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6176206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |