JP2016033972A - 撮像装置及び撮像システム - Google Patents
撮像装置及び撮像システム Download PDFInfo
- Publication number
- JP2016033972A JP2016033972A JP2014156766A JP2014156766A JP2016033972A JP 2016033972 A JP2016033972 A JP 2016033972A JP 2014156766 A JP2014156766 A JP 2014156766A JP 2014156766 A JP2014156766 A JP 2014156766A JP 2016033972 A JP2016033972 A JP 2016033972A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- film
- pixel electrode
- insulating film
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 86
- 238000000926 separation method Methods 0.000 claims abstract description 67
- 238000006243 chemical reaction Methods 0.000 claims abstract description 55
- 238000002955 isolation Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 14
- 239000012212 insulator Substances 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 22
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000011368 organic material Substances 0.000 description 12
- 238000007789 sealing Methods 0.000 description 10
- 229910010272 inorganic material Inorganic materials 0.000 description 9
- 239000011147 inorganic material Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- VYXSBFYARXAAKO-WTKGSRSZSA-N chembl402140 Chemical compound Cl.C1=2C=C(C)C(NCC)=CC=2OC2=C\C(=N/CC)C(C)=CC2=C1C1=CC=CC=C1C(=O)OCC VYXSBFYARXAAKO-WTKGSRSZSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910002665 PbTe Inorganic materials 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- LKKPNUDVOYAOBB-UHFFFAOYSA-N naphthalocyanine Chemical class N1C(N=C2C3=CC4=CC=CC=C4C=C3C(N=C3C4=CC5=CC=CC=C5C=C4C(=N4)N3)=N2)=C(C=C2C(C=CC=C2)=C2)C2=C1N=C1C2=CC3=CC=CC=C3C=C2C4=N1 LKKPNUDVOYAOBB-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14667—Colour imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】画素電極の端部における電荷のリークの発生を低減する。【解決手段】互いに離間して配置された複数の画素電極１と、画素電極１の上に配置された絶縁膜２と、画素電極１の間に配置された絶縁部材である画素分離膜５と、絶縁膜２の上に配置された光電変換膜３とを備え、画素分離膜５は、画素電極１側の端部を有し、端部が画素電極１の端部に接する。【選択図】図１
Description
本発明は、撮像装置及び撮像システムに関するものである。
近年、高感度化を実現する固体撮像装置として積層型固体撮像装置が報告されている。この積層型固体撮像装置に関する技術が特許文献１に開示されている。この積層型固体撮像装置は、半導体基板上に複数の画素部を備えており、画素部は入射光を信号電荷に変換する光電変換膜と、光電変換膜上に形成された透明電極と、光電変換膜下に形成された絶縁膜と、絶縁膜下に形成された画素電極とを有している。この積層型固体撮像装置は、透明電極に第１の電圧が印加されているときに光電変換により生じる電荷を内部に蓄積し、第１の電圧より高い第２の電圧が印加されているときに、光電変換膜中の電荷を完全に透明電極に排出するように動作する。この技術によれば、光電変換膜は、電荷を完全に排出した空乏状態と、光量に応じた蓄積状態とを有しており、この２つの状態により相関二重検出を可能とし、光電変換膜による高感度化に加えて低ノイズ化を実現している。
しかしながら、特許文献１の積層型固体撮像装置では、画素電極上に配置された絶縁膜は薄く、画素電極の端部では絶縁膜がより薄く形成され易い。そのため、画素電極の端部において電荷のリークが発生し易く、安定に所望の動作を行うことが困難となる。
本発明は、上記の課題に鑑みてなされたものであり、画素電極の端部における電荷のリークの発生を低減する。これにより、安定な動作が可能な撮像装置及び撮像システムを提供することを目的とする。
本発明の撮像装置は、互いに離間して配置された複数の画素電極と、前記画素電極の上に配置された絶縁膜と、前記画素電極の間に配置された絶縁部材である画素分離膜と、前記絶縁膜の上に配置された光電変換膜とを備え、前記画素分離膜は、前記画素電極側の端部を有し、前記端部が前記画素電極の端部に接する。
本発明の撮像装置は、互いに離間して配置された複数の画素電極と、前記画素電極の上に配置され、且つ、前記画素電極の端部を覆って配置された絶縁膜と、前記画素電極の間に配置された絶縁部材である画素分離膜と、前記絶縁膜の上に配置された光電変換膜とを備え、前記画素分離膜は、前記画素電極側の端部を有し、前記画素電極側の端部は、前記絶縁膜の前記画素電極の端部を覆う部分に接して配置される。
本発明によれば、画素電極の端部における電荷のリークの発生が低減された撮像装置及び撮像システムが実現する。
−第１の実施形態−
以下、第１の実施形態について説明する。本実施形態では、積層型固体撮像装置について、図面を用いて詳細に説明する。
以下、第１の実施形態について説明する。本実施形態では、積層型固体撮像装置について、図面を用いて詳細に説明する。
（積層型固体撮像装置の構成）
図１は、第１の実施形態による積層型固体撮像装置の画素部の構成を示す概略断面図である。
この固体撮像装置は、複数の画素部を備えている。画素部は、複数（図示の例では３個）の画素電極１と、画素電極１上に形成された絶縁膜２と、絶縁膜２上に形成され、入射光を信号電荷に変換する光電変換膜３と、光電変換膜３上に形成された透明電極４とを備える。透明電極４上には封止層８が形成され、封止層８上にはＲＧＢのカラーフィルタ層９が配置される。画素部は更に、隣り合う画素電極１間に絶縁部材である画素分離膜５を備える。また、画素電極１下には配線層６があり、配線層６下には信号読み出し回路が形成された半導体層７を備える。
図１は、第１の実施形態による積層型固体撮像装置の画素部の構成を示す概略断面図である。
この固体撮像装置は、複数の画素部を備えている。画素部は、複数（図示の例では３個）の画素電極１と、画素電極１上に形成された絶縁膜２と、絶縁膜２上に形成され、入射光を信号電荷に変換する光電変換膜３と、光電変換膜３上に形成された透明電極４とを備える。透明電極４上には封止層８が形成され、封止層８上にはＲＧＢのカラーフィルタ層９が配置される。画素部は更に、隣り合う画素電極１間に絶縁部材である画素分離膜５を備える。また、画素電極１下には配線層６があり、配線層６下には信号読み出し回路が形成された半導体層７を備える。
配線層６は、画素電極１と半導体層７の一部である信号読み出し回路とを電気的に接続するものであり、多層配線構造とされている。配線層６の多層配線構造を構成する各層は、絶縁層６ａ内にビア６ｂ及びこれと接続された配線６ｃを有して構成されている。画素電極１は、配線層６を介して、半導体層７に形成されたトランジスタ７Ａと電気的に接続されている。
半導体層７は、信号読み出し回路の一部としてトランジスタ７Ａを有している。トランジスタ７Ａは、半導体基板１０に形成された素子分離構造（ここではＳＴＩ構造）７ａにより画定された素子領域に形成されている。トランジスタ７Ａは、半導体基板１０上にゲート絶縁膜７ｂを介して形成されたゲート電極７ｃと、半導体基板１０におけるゲート電極７ｃの両側に形成されたソース／ドレイン領域７ｄとを有して構成される。ゲート電極７ｃ及びソース／ドレイン領域７ｄは、配線層６の最下層におけるビア６ｂと接続されている。
絶縁膜２は、画素電極１と光電変換膜３との間で電気的絶縁を確保するための膜であり、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の絶縁材料から１０ｎｍ程度〜１００ｎｍ程度の厚みに形成される。絶縁膜２は、光電変換膜３との間を隔てるべく、少なくとも画素電極１の上面上、本実施形態では画素電極１の上面から側面にかけて全面を覆うように形成されており、隣り合う画素電極１間の領域では画素分離膜５下に配置される。
絶縁膜２は、画素電極１の全面を覆うように薄く形成された場合、特に画素電極１の端部（図１では画素電極１の側面）において薄くなり易く、当該端部における絶縁膜２の厚み制御は困難である。画素分離膜５は、その端部が画素電極１の端部を覆う絶縁膜２に接するか、又はその端部が画素電極１の端部を覆う絶縁膜２に接し、且つ、画素電極１の上面上に絶縁膜２を介して配置される。ここでは、画素分離膜５は、絶縁膜２を介して、隣り合う画素電極１間の領域を埋め込み画素電極１の側面から上面の一部まで覆うように形成されており、上面が平坦化されている。ここで、画素電極１や画素分離膜５の端部とは、いわゆる側面である。画素電極１や画素分離膜５がテーパー形状の場合には、その上面と下面を結ぶ面の少なくとも一部を端部と称する。
本実施形態では、画素分離膜５を、画素電極１の側面から上面の一部まで覆うように形成することにより、画素電極１の端部で絶縁膜２が薄く形成された場合でも画素分離膜５が補うことで画素電極１と光電変換膜３との間の十分な電気的絶縁が確保される。これにより、当該端部における光電変換膜３からの電荷のリークが低減されて動作が安定化する。また、画素電極１の端部における絶縁膜２の厚み制御が困難な場合でも、画素分離膜５で当該端部を覆うことにより光電変換膜３に印加される電圧が安定化する。画素分離膜５を、隣り合う画素電極１間の領域を埋め込むように形成することにより、画素間におけるクロストークが低減する。画素分離膜５を画素電極１よりも厚く形成することにより、より確実なクロストークの低減が実現する。画素分離膜５の上面を平坦化することにより、その上に配置される光電変換膜３を平坦に形成することができる。
図２は、画素電極１と画素分離膜５との関係を示す概略平面図である。
画素毎に対応する複数の画素電極１が互いに離間して配置されている。隣り合う画素電極１間の領域に画素分離膜５が配置される。画素電極１の端部１１と画素分離膜５の端部１２は同一の位置にあっても良いが、本実施形態では、両端部１１，１２の位置合わせ精度や製造ばらつき等を考慮して、図１及び図２のように画素電極１の上面上に画素分離膜５の端部１２を配置する。画素分離膜５の画素電極１との重畳部分の幅は、０．１μｍ程度〜０．２μｍ程度に設定される。固体撮像装置の感度を向上させるには、画素電極１の開口面積をできるだけ大きくすることが好ましい。そのため、両端部１１，１２の位置合わせ精度や製造ばらつきが改善される範囲内で、当該重畳部分の幅を小さくすることが好ましい。
画素毎に対応する複数の画素電極１が互いに離間して配置されている。隣り合う画素電極１間の領域に画素分離膜５が配置される。画素電極１の端部１１と画素分離膜５の端部１２は同一の位置にあっても良いが、本実施形態では、両端部１１，１２の位置合わせ精度や製造ばらつき等を考慮して、図１及び図２のように画素電極１の上面上に画素分離膜５の端部１２を配置する。画素分離膜５の画素電極１との重畳部分の幅は、０．１μｍ程度〜０．２μｍ程度に設定される。固体撮像装置の感度を向上させるには、画素電極１の開口面積をできるだけ大きくすることが好ましい。そのため、両端部１１，１２の位置合わせ精度や製造ばらつきが改善される範囲内で、当該重畳部分の幅を小さくすることが好ましい。
光電変換膜３の材料には、非晶質（アモルファス）シリコン、化合物半導体、又は有機半導体等を用いることができる。化合物半導体としては、例えばＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰ等のＩＩＩ−Ｖ化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅ等のＩＩ-ＶＩ化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯ等のＩＶ−ＶＩ化合物半導体が好適である。有機半導体としては、例えばフラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系、ナフタロシアニン系等が好適である。また、光電変換膜３としては、上記の化合物半導体を原材料とした量子ドット膜を用いることができる。界面欠陥の十分補償された量子ドット膜は、完全空乏化が容易であるために好適である。上記の半導体を用いる場合には、空乏層幅を十分に広げるために、キャリア密度の少ないイントリンシックな半導体が好ましいが、Ｎ型又はＰ型の半導体を用いることもできる。
（積層型固体撮像装置の製造方法）
以下、本実施形態による積層型固体撮像装置の製造方法について説明する。図３及び図４は、第１の実施形態による積層型固体撮像装置の製造方法を工程順に示す概略断面図である。図３及び図４では、図１と同じ構成部材については同一符号を付して示している。
以下、本実施形態による積層型固体撮像装置の製造方法について説明する。図３及び図４は、第１の実施形態による積層型固体撮像装置の製造方法を工程順に示す概略断面図である。図３及び図４では、図１と同じ構成部材については同一符号を付して示している。
先ず、図３（ａ）に示すように、シリコン等の半導体基板１０上に半導体層７及び配線層６を形成し、配線層６上に画素電極１を形成する。
詳細には先ず、半導体基板１０に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造７ａを形成し、素子領域を確定する。素子領域に、信号読み出し回路の一部であるトランジスタ７Ａを形成する。トランジスタ７Ａを形成するには、素子領域上にＳｉＯ2等の薄いゲート絶縁膜７ｂを形成し、ゲート絶縁膜７ｂ上にゲート電極７ｃを形成する。素子領域におけるゲート電極７ｃの両側にＰ型又はＮ型の不純物をイオン注入し、ソース／ドレイン領域７ｄを形成する。
詳細には先ず、半導体基板１０に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造７ａを形成し、素子領域を確定する。素子領域に、信号読み出し回路の一部であるトランジスタ７Ａを形成する。トランジスタ７Ａを形成するには、素子領域上にＳｉＯ2等の薄いゲート絶縁膜７ｂを形成し、ゲート絶縁膜７ｂ上にゲート電極７ｃを形成する。素子領域におけるゲート電極７ｃの両側にＰ型又はＮ型の不純物をイオン注入し、ソース／ドレイン領域７ｄを形成する。
次に、多層配線構造の配線層６を形成する。配線層６の多層配線構造を構成する各層を形成するには、ＳｉＯ2等の絶縁層６ａを形成し、絶縁層６ａにビア孔を形成する。その後、ビア孔を金属、例えばＡｌ，Ｃｕ，Ｗ，Ｔｉ，ＴｉＮ等から選ばれた材料で埋め込み、化学機械研磨法（Chemical Mechanical Polishing：ＣＭＰ）等で表面を平坦化してビア６ｂを形成する。その後、ビア６ｂと接続される配線６ｃを形成する。配線６ｃの材料には、例えばＡｌ，Ｃｕ，Ｗ，Ｔｉ，ＴｉＮ等から選ばれた１種が用いられる。上記のように各層を積層形成し、配線層６が形成される。配線層６では、最下層のビア６ｂがゲート電極７ｃ及びソース／ドレイン領域７ｄと接続される。
次に、配線層６における最上層の絶縁層６ａ上に最上層のビア６ｂと接続される画素電極１を形成する。画素電極１の材料には、例えばＡｌ，Ｃｕ，Ｗ，Ｔｉ，ＴｉＮ等が用いられる。画素電極１は、１０ｎｍ程度〜５００ｎｍ程度の厚みに形成される。画素電極１を厚く形成することで低抵抗化を図ることができるため、画素領域の周辺に配置する駆動回路の信号配線や電源配線として使用することができ、サイズダウンが可能である。画素電極１を薄く形成することで段差が小さくなるため、絶縁膜２における電荷のリークの発生を低減することができる。画素電極１を１０ｎｍ程度〜５００ｎｍ程度の厚みに形成することにより、サイズダウンと共に絶縁膜２における電荷のリークの発生を低減することが可能となる。
続いて、図３（ｂ）に示すように、薄い絶縁膜２を形成する。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等を材料として、例えばＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚みに堆積する。以上により、画素電極１を覆うように、配線層６上に薄い絶縁膜２が形成される。絶縁膜２は薄く形成した方が、後工程で形成する光電変換膜３に印加する電圧を下げることができ、省電力化が図られる。但し絶縁膜２は、トンネル効果による電子又はホールが通過できない程度には厚みを確保し、且つ成膜欠陥を避けるため、画素電極１の表面の凹凸により生じた段差よりも厚く形成することが好ましい。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等を材料として、例えばＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚みに堆積する。以上により、画素電極１を覆うように、配線層６上に薄い絶縁膜２が形成される。絶縁膜２は薄く形成した方が、後工程で形成する光電変換膜３に印加する電圧を下げることができ、省電力化が図られる。但し絶縁膜２は、トンネル効果による電子又はホールが通過できない程度には厚みを確保し、且つ成膜欠陥を避けるため、画素電極１の表面の凹凸により生じた段差よりも厚く形成することが好ましい。
続いて、図３（ｃ）に示すように、画素分離膜５を形成する。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の無機材料、又はアクリルやポリイミド等の有機材料を絶縁膜２上の全面に形成し、その表面を平坦化する。その後、リソグラフィーによりレジストマスクを形成し、このレジストマスクを用いて当該材料を絶縁膜２の表面の一部が露出するまでエッチングすることにより、画素分離膜５を形成する。画素電極１上の画素分離膜を除去する際に、画素電極１上に絶縁膜２を残しておく必要がある。そのため、絶縁膜２の材料と画素分離膜５の材料とを異ならしめることが好ましい。例えば、絶縁膜２の材料にはＳｉＮ又はＳｉＣを用い、画素分離膜５の材料にはＳｉＯ2、アクリル、又はポリイミドを用いることが考えられる。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の無機材料、又はアクリルやポリイミド等の有機材料を絶縁膜２上の全面に形成し、その表面を平坦化する。その後、リソグラフィーによりレジストマスクを形成し、このレジストマスクを用いて当該材料を絶縁膜２の表面の一部が露出するまでエッチングすることにより、画素分離膜５を形成する。画素電極１上の画素分離膜を除去する際に、画素電極１上に絶縁膜２を残しておく必要がある。そのため、絶縁膜２の材料と画素分離膜５の材料とを異ならしめることが好ましい。例えば、絶縁膜２の材料にはＳｉＮ又はＳｉＣを用い、画素分離膜５の材料にはＳｉＯ2、アクリル、又はポリイミドを用いることが考えられる。
画素分離膜５は、無機材料を用いた場合には２００ｎｍ程度〜５００ｎｍ程度の厚みに、有機材料を用いた場合には１μｍ程度〜２μｍ程度の厚みに形成することが望ましい。画素分離膜５の厚みを絶縁膜２の厚みよりも大きくすることにより、画素電極１の端部の絶縁膜２における電荷のリークの発生を低減することができる。また、画素分離膜５の厚みを画素電極１の厚みよりも大きくすることにより、画素電極１間の領域を大きな絶縁構造で充填することになり、クロストークを低減するうえで好適である。
画素分離膜５の上面を平坦化するには、無機材料を用いた場合には、所期の厚みよりも大きく成膜した後、平坦化処理、例えばＣＭＰを行う。有機材料を用いた場合には、有機材料を塗布した際に良好な平坦化性能を有する材料を用いる。画素分離膜５の上面が平坦である場合には、画素電極１上の画素分離膜５の厚みは、隣り合う画素電極１間の領域における画素分離膜５の厚みから画素電極１の厚みを減じた値となる。
図５は、画素分離膜５の上面を平坦化しない場合を示す概略断面図である。
画素電極１上の厚みと画素電極１間の領域における画素分離膜５の厚みとは略同等である。画素電極１間の領域において、画素電極１の厚み分だけ画素分離膜５の上面が窪んで凹状とされているが、このような構成においても、画素電極１の端部の絶縁膜２における電荷のリークの発生を回避することができる。
画素電極１上の厚みと画素電極１間の領域における画素分離膜５の厚みとは略同等である。画素電極１間の領域において、画素電極１の厚み分だけ画素分離膜５の上面が窪んで凹状とされているが、このような構成においても、画素電極１の端部の絶縁膜２における電荷のリークの発生を回避することができる。
続いて、図４（ａ）に示すように、光電変換膜３を形成する。
詳細には、アモルファスシリコン、上記した化合物半導体、又は上記した有機半導体等を全面に堆積し、光電変換膜３を形成する。光電変換膜３は、画素分離膜５上及び画素電極１上に形成され、画素電極１上では絶縁膜２を介して対向するように形成される。
詳細には、アモルファスシリコン、上記した化合物半導体、又は上記した有機半導体等を全面に堆積し、光電変換膜３を形成する。光電変換膜３は、画素分離膜５上及び画素電極１上に形成され、画素電極１上では絶縁膜２を介して対向するように形成される。
続いて、図４（ｂ）に示すように、透明電極４を形成する。
詳細には、ＩＴＯ、ＩＺＯ、又はＺｎＯ等を光電変換膜３上に堆積し、透明電極４を形成する。
しかる後、図４（ｃ）に示すように、封止層８及びカラーフィルタ層９を順次形成する。
以上のようにして、本実施形態による積層型固体撮像装置が形成される。
詳細には、ＩＴＯ、ＩＺＯ、又はＺｎＯ等を光電変換膜３上に堆積し、透明電極４を形成する。
しかる後、図４（ｃ）に示すように、封止層８及びカラーフィルタ層９を順次形成する。
以上のようにして、本実施形態による積層型固体撮像装置が形成される。
本実施形態によれば、画素電極１の端部における電荷のリークの発生を回避し、且つ画素電極１の端部における光電変換膜３に印加される電圧のばらつきを抑えることができる。これにより、動作の安定化及び画素間の光電変換特性のばらつきを低減し、更には画素間におけるクロストークを低減する積層型固体撮像装置が実現する。
−第２の実施形態−
次いで、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様に積層型固体撮像装置を開示するが、画素電極の近傍における構成が異なる点で第１の実施形態と相違する。
次いで、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様に積層型固体撮像装置を開示するが、画素電極の近傍における構成が異なる点で第１の実施形態と相違する。
（積層型固体撮像装置の構成）
図６は、第２の実施形態による積層型固体撮像装置の画素部の構成を示す概略断面図である。第１の実施形態と同様の構成部材については、同符号を付して詳しい説明を省略する。
図６は、第２の実施形態による積層型固体撮像装置の画素部の構成を示す概略断面図である。第１の実施形態と同様の構成部材については、同符号を付して詳しい説明を省略する。
この固体撮像装置は、複数の画素部を備えている。画素部は、複数（図示の例では３個）の画素電極１と、画素電極１上に形成された絶縁膜２１と、絶縁膜２１上に形成され、入射光を信号電荷に変換する光電変換膜３と、光電変換膜３上に形成された透明電極４とを備える。透明電極４上には封止層８が形成され、封止層８上にはＲＧＢのカラーフィルタ層９が配置される。画素部は更に、隣り合う画素電極１間に絶縁部材である画素分離膜２２を備える。また、画素電極１下には配線層６があり、配線層６下には信号読み出し回路が形成された半導体層７を備える。ここで、絶縁膜２は、画素電極１の上から画素分離部２２の上に延在している。
絶縁膜２１は、画素電極１と光電変換膜３との間で電気的絶縁を確保するための膜であり、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の絶縁材料から１０ｎｍ程度〜１００ｎｍ程度の厚みに形成される。絶縁膜２１は、画素電極１の上面及び画素分離膜２２を覆うように形成されている。
画素分離膜２２は、その端部が画素電極１の端部（図６では画素電極１の側面）に接するか、又はその端部が画素電極１の上面上に配置される。ここでは、画素分離膜２２は、隣り合う画素電極１間の領域を埋め込み画素電極１の側面から上面の一部まで覆うように形成されており、上面が平坦化されている。
本実施形態では、画素電極１の上面には絶縁膜２１が配置され、画素電極１の端部近傍には絶縁膜２１と共に画素分離膜２２が配置されている。画素電極１の端部は、厚い画素分離膜２２で覆われており、画素電極１と光電変換膜３との間の十分な電気的絶縁が確保される。これにより、当該端部における光電変換膜３からの電荷のリークが低減されて動作が安定化する。また、画素分離膜２２で当該端部を覆うことにより光電変換膜３に印加される電圧が安定化する。画素分離膜２２を、隣り合う画素電極１間の領域を埋め込むように形成することにより、画素間におけるクロストークが低減する。画素分離膜２２を画素電極１よりも厚く形成することにより、より確実なクロストークの低減が実現する。画素分離膜２２の上面を平坦化することにより、その上に配置される光電変換膜３を平坦に形成することができる。
（積層型固体撮像装置の製造方法）
以下、本実施形態による積層型固体撮像装置の製造方法について説明する。図７及び図８は、第２の実施形態による積層型固体撮像装置の製造方法を工程順に示す概略断面図である。図７及び図８では、図６と同じ構成部材については同一符号を付して示している。
以下、本実施形態による積層型固体撮像装置の製造方法について説明する。図７及び図８は、第２の実施形態による積層型固体撮像装置の製造方法を工程順に示す概略断面図である。図７及び図８では、図６と同じ構成部材については同一符号を付して示している。
先ず、図７（ａ）に示すように、第１の実施形態と同様に、半導体基板１０上に半導体層７及び配線層６を形成し、配線層６上に画素電極１を形成する。
続いて、図７（ｂ）に示すように、画素分離膜２２を形成する。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の無機材料、又はアクリルやポリイミド等の有機材料を配線層６上の全面に形成し、その表面を平坦化する。その後、リソグラフィーによりレジストマスクを形成し、このレジストマスクを用いて当該材料を画素電極１の上面の一部が露出するまでエッチングすることにより、画素分離膜２２を形成する。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の無機材料、又はアクリルやポリイミド等の有機材料を配線層６上の全面に形成し、その表面を平坦化する。その後、リソグラフィーによりレジストマスクを形成し、このレジストマスクを用いて当該材料を画素電極１の上面の一部が露出するまでエッチングすることにより、画素分離膜２２を形成する。
画素分離膜２２は、無機材料を用いた場合には２００ｎｍ程度〜５００ｎｍ程度の厚みに、有機材料を用いた場合には１μｍ程度〜２μｍ程度の厚みに形成することが望ましい。画素分離膜２２の厚みを大きくすることにより、画素電極１の端部における電荷のリークの発生を低減できる。また、画素分離膜２２の厚みを画素電極１及び絶縁膜２１の合計膜厚よりも大きくした方が、画素間のクロストークを低減するうえで好適である。
画素分離膜２２の上面を平坦化するには、無機材料を用いた場合には、所期の厚みよりも大きく成膜した後、ＣＭＰの平坦化処理を行う。有機材料を用いた場合には、有機材料を塗布した際に良好な平坦化性能を有する材料を用いる。画素分離膜２２の上面が平坦である場合には、画素電極１上の画素分離膜２２の厚みは、隣り合う画素電極１間の領域における画素分離膜２２の厚みから画素電極１の厚みを減じた値となる。
なお、本実施形態でも第１の実施形態における図５の画素分離膜５と同様に、画素分離膜２２の上面を平坦化しないようにしても良い。
なお、本実施形態でも第１の実施形態における図５の画素分離膜５と同様に、画素分離膜２２の上面を平坦化しないようにしても良い。
続いて、図７（ｃ）に示すように、薄い絶縁膜２１を形成する。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等を材料として、例えばＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚みに堆積する。ＳｉＯ2は界面準位が少ないため、絶縁膜２１の材料に好適である。以上により、画素電極１の上面及び画素分離膜２２を覆うように、薄い絶縁膜２１が形成される。絶縁膜２１は薄く形成した方が、次の工程で形成する光電変換膜３に印加する電圧を下げることができ、省電力化を図ることができる。但し絶縁膜２１は、トンネル効果による電子又はホールが通過できない程度には厚みを確保し、且つ成膜欠陥を避けるため、画素電極１の表面の凹凸により生じた段差よりも厚く形成することが好ましい。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等を材料として、例えばＣＶＤ法により１０ｎｍ程度〜１００ｎｍ程度の厚みに堆積する。ＳｉＯ2は界面準位が少ないため、絶縁膜２１の材料に好適である。以上により、画素電極１の上面及び画素分離膜２２を覆うように、薄い絶縁膜２１が形成される。絶縁膜２１は薄く形成した方が、次の工程で形成する光電変換膜３に印加する電圧を下げることができ、省電力化を図ることができる。但し絶縁膜２１は、トンネル効果による電子又はホールが通過できない程度には厚みを確保し、且つ成膜欠陥を避けるため、画素電極１の表面の凹凸により生じた段差よりも厚く形成することが好ましい。
本実施形態では、画素分離膜２２を形成した後に絶縁膜２１を形成する。従って、画素分離膜２２をエッチングする際には画素電極１上に絶縁膜２１は存しておらず、絶縁膜２１と画素分離膜２２に異なる材料を用いる必要がない。そのため、絶縁膜２１と画素分離膜２２を同一の材料で形成し、製造プロセスを簡易化することができる。
続いて、図８（ａ）に示すように、第１の実施形態と同様に、光電変換膜３を形成する。
続いて、図８（ｂ）に示すように、第１の実施形態と同様に、透明電極４を形成する。
しかる後、図８（ｃ）に示すように、第１の実施形態と同様に、封止層８及びカラーフィルタ層９を順次形成する。
以上のようにして、本実施形態による積層型固体撮像装置が形成される。
続いて、図８（ｂ）に示すように、第１の実施形態と同様に、透明電極４を形成する。
しかる後、図８（ｃ）に示すように、第１の実施形態と同様に、封止層８及びカラーフィルタ層９を順次形成する。
以上のようにして、本実施形態による積層型固体撮像装置が形成される。
本実施形態によれば、画素電極１の端部における電荷のリークの発生を回避し、且つ画素電極１の端部における光電変換膜３に印加される電圧のばらつきを抑えることができる。これにより、動作の安定化及び画素間の光電変換特性のばらつきを低減し、更には画素間におけるクロストークを低減する積層型固体撮像装置が実現する。
また本実施形態では、画素分離膜２２を形成した後に、画素電極１上に絶縁膜２１を形成するため、絶縁膜２１の材料と画素分離膜２２の材料の選択に制約は少なく、製造プロセスが簡易化される。
また本実施形態では、画素分離膜２２を形成した後に、画素電極１上に絶縁膜２１を形成するため、絶縁膜２１の材料と画素分離膜２２の材料の選択に制約は少なく、製造プロセスが簡易化される。
−第３の実施形態−
次いで、第３の実施形態について説明する。本実施形態では、第１の実施形態と同様に積層型固体撮像装置を開示するが、画素電極の近傍における構成が異なる点で第１の実施形態と相違する。
次いで、第３の実施形態について説明する。本実施形態では、第１の実施形態と同様に積層型固体撮像装置を開示するが、画素電極の近傍における構成が異なる点で第１の実施形態と相違する。
（積層型固体撮像装置の構成）
図９は、第３の実施形態による積層型固体撮像装置の画素部の構成を示す概略断面図である。第１の実施形態と同様の構成部材については、同符号を付して詳しい説明を省略する。
図９は、第３の実施形態による積層型固体撮像装置の画素部の構成を示す概略断面図である。第１の実施形態と同様の構成部材については、同符号を付して詳しい説明を省略する。
この固体撮像装置は、複数の画素部を備えている。画素部は、複数（図示の例では３個）の画素電極１と、画素電極１上に形成された絶縁膜３１と、絶縁膜３１上に形成され、入射光を信号電荷に変換する光電変換膜３と、光電変換膜３上に形成された透明電極４とを備える。透明電極４上には封止層８が形成され、封止層８上にはＲＧＢのカラーフィルタ層９が配置される。画素部は更に、隣り合う画素電極１間に絶縁部材である画素分離膜３２を備える。また、画素電極１下には配線層６があり、配線層６下には信号読み出し回路が形成された半導体層７を備える。
絶縁膜３１は、画素電極１と光電変換膜３との間で電気的絶縁を確保するための膜であり、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の絶縁材料から１０ｎｍ程度〜１００ｎｍ程度の厚みに形成される。絶縁膜３１は、画素電極１の上面上のみに配置されている。
画素分離膜３２は、その端部が画素電極１の端部（図９では画素電極１の側面）に接するか、又は、その端部が画素電極１の端部に接し且つ画素電極１の上面上に絶縁膜３１を介して配置される。ここでは、画素分離膜３２は、隣り合う画素電極１間の領域を埋め込み画素電極１の側面から上面の一部まで覆うように形成されており、上面が平坦化されている。
本実施形態では、画素電極１の上面には絶縁膜３１が配置され、画素電極１の端部近傍には画素分離膜３２が配置されている。画素電極１の端部は、厚い画素分離膜３２で覆われており、当該端部における光電変換膜３からの電荷のリークが低減されて動作が安定化する。また、画素分離膜３２で当該端部を覆うことにより光電変換膜３に印加される電圧が安定化する。画素分離膜３２を、隣り合う画素電極１間の領域を埋め込むように形成することにより、画素間におけるクロストークが低減する。画素分離膜３２を画素電極１及び絶縁膜３１の合計膜厚よりも厚く形成することにより、より確実なクロストークの低減が実現する。画素分離膜２２の上面を平坦化することにより、その上に配置される光電変換膜３を平坦に形成することができる。
（積層型固体撮像装置の製造方法）
以下、本実施形態による積層型固体撮像装置の製造方法について説明する。図１０及び図１１は、第３の実施形態による積層型固体撮像装置の製造方法を工程順に示す概略断面図である。図１０及び図１１では、図９と同じ構成部材については同一符号を付して示している。
以下、本実施形態による積層型固体撮像装置の製造方法について説明する。図１０及び図１１は、第３の実施形態による積層型固体撮像装置の製造方法を工程順に示す概略断面図である。図１０及び図１１では、図９と同じ構成部材については同一符号を付して示している。
本実施形態では、図１０（ａ）に示すように、画素電極１及びその上の絶縁膜３１を一括形成する。
詳細には、先ず、第１の実施形態と同様に、半導体基板１０上に半導体層７及び配線層６を形成する。
詳細には、先ず、第１の実施形態と同様に、半導体基板１０上に半導体層７及び配線層６を形成する。
次に、配線層６の全面に画素電極１の材料を成膜した後、その上に絶縁膜３１の材料を成膜する。画素電極１の材料は、例えばＡｌ，Ｃｕ，Ｗ，Ｔｉ，ＴｉＮ等から選択され、１０ｎｍ程度〜５００ｎｍ程度の厚みに形成される。絶縁膜３１の材料は、例えばＳｉＯ2、ＳｉＮ、ＳｉＣ等から選択され、１０ｎｍ程度〜１００ｎｍ程度の厚みに形成される。
次に、成膜された画素電極１の材料及び絶縁膜３１の材料を一括して電極形状にパターニングする。以上により、配線層６上に画素電極１及びその上の絶縁膜３１が形成される。このように、画素電極１と絶縁膜３１とを別個の工程で形成する必要がないため、製造プロセスが簡易化される。
次に、成膜された画素電極１の材料及び絶縁膜３１の材料を一括して電極形状にパターニングする。以上により、配線層６上に画素電極１及びその上の絶縁膜３１が形成される。このように、画素電極１と絶縁膜３１とを別個の工程で形成する必要がないため、製造プロセスが簡易化される。
絶縁膜３１は薄く形成した方が、後工程で形成する光電変換膜３に印加する電圧を下げることができ、省電力化が図ることができる。但し、トンネル効果による電子又はホールが通過できない程度には厚みを確保し、且つ成膜欠陥を避けるため、画素電極１の表面の凹凸により生じた段差よりも厚く形成することが好ましい。
続いて、図１０（ｂ）に示すように、画素分離膜３２を形成する。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の無機材料、又はアクリルやポリイミド等の有機材料を画素電極１及び絶縁膜３１を覆うように全面に形成し、その表面を平坦化する。その後、リソグラフィーによりレジストマスクを形成し、このレジストマスクを用いて当該材料を絶縁膜３１の表面の一部が露出するまでエッチングすることにより、画素分離膜３２を形成する。画素電極１上の画素分離膜を除去する際に、画素電極１上に絶縁膜３１を残しておく必要がある。そのため、絶縁膜３１の材料と画素分離膜３２の材料とを異ならしめることが好ましい。例えば、絶縁膜３１の材料にはＳｉＮ又はＳｉＣを用い、画素分離膜３２の材料にはＳｉＯ2、アクリル、又はポリイミドを用いることが考えられる。
詳細には、ＳｉＯ2、ＳｉＮ、ＳｉＣ等の無機材料、又はアクリルやポリイミド等の有機材料を画素電極１及び絶縁膜３１を覆うように全面に形成し、その表面を平坦化する。その後、リソグラフィーによりレジストマスクを形成し、このレジストマスクを用いて当該材料を絶縁膜３１の表面の一部が露出するまでエッチングすることにより、画素分離膜３２を形成する。画素電極１上の画素分離膜を除去する際に、画素電極１上に絶縁膜３１を残しておく必要がある。そのため、絶縁膜３１の材料と画素分離膜３２の材料とを異ならしめることが好ましい。例えば、絶縁膜３１の材料にはＳｉＮ又はＳｉＣを用い、画素分離膜３２の材料にはＳｉＯ2、アクリル、又はポリイミドを用いることが考えられる。
画素分離膜３２は、無機材料を用いた場合には２００ｎｍ程度〜５００ｎｍ程度の厚みに、有機材料を用いた場合には１μｍ程度〜２μｍ程度の厚みに形成することが望ましい。画素分離膜３２の厚みを大きくすることにより、画素電極１の端部における電荷のリークの発生を低減することができる。また、画素分離膜３２の厚みを画素電極１及び絶縁膜３１の合計膜厚よりも大きくした方が、画素間のクロストークを低減するうえで好適である。
画素分離膜３２の上面を平坦化するには、無機材料を用いた場合には、所期の厚みよりも大きく成膜した後、ＣＭＰの平坦化処理を行う。有機材料を用いた場合には、有機材料を塗布した際に良好な平坦化性能を有する材料を用いる。画素分離膜３２の上面が平坦である場合には、画素電極１上の画素分離膜３２の厚みは、隣り合う画素電極１間の領域における画素分離膜３２の厚みから画素電極１の厚みを減じた値となる。
なお、本実施形態でも第１の実施形態における図５の画素分離膜５と同様に、画素分離膜３２の上面を平坦化しないようにしても良い。
なお、本実施形態でも第１の実施形態における図５の画素分離膜５と同様に、画素分離膜３２の上面を平坦化しないようにしても良い。
続いて、図１０（ｃ）に示すように、第１の実施形態と同様に、光電変換膜３を形成する。
続いて、図１１（ａ）に示すように、第１の実施形態と同様に、透明電極４を形成する。
しかる後、図１１（ｂ）に示すように、第１の実施形態と同様に、封止層８及びカラーフィルタ層９を順次形成する。
以上のようにして、本実施形態による積層型固体撮像装置が形成される。
続いて、図１１（ａ）に示すように、第１の実施形態と同様に、透明電極４を形成する。
しかる後、図１１（ｂ）に示すように、第１の実施形態と同様に、封止層８及びカラーフィルタ層９を順次形成する。
以上のようにして、本実施形態による積層型固体撮像装置が形成される。
本実施形態によれば、画素電極１の端部における電荷のリークの発生を低減することが可能となる。これにより、動作の安定化がなされた積層型固体撮像装置が実現する。
また、画素電極１の端部における光電変換膜３に印加される電圧のばらつきを抑えることができる。これにより、画素間の光電変換特性のばらつきを低減し、更には画素間におけるクロストークを低減する積層型固体撮像装置が実現する。
また本実施形態では、画素電極１及びその上の絶縁膜３１を一括形成するため、製造プロセスを簡易化することができる。
また、画素電極１の端部における光電変換膜３に印加される電圧のばらつきを抑えることができる。これにより、画素間の光電変換特性のばらつきを低減し、更には画素間におけるクロストークを低減する積層型固体撮像装置が実現する。
また本実施形態では、画素電極１及びその上の絶縁膜３１を一括形成するため、製造プロセスを簡易化することができる。
上述した第１〜第３の実施形態は適宜変更、組み合わせが可能である。また、上述した第１〜第３の実施形態において、カラーフィルタ９上に各画素に対応したマイクロレンズを形成することもできる。このマイクロレンズを形成することにより、斜め入射光がカラーフィルタ９の側面境界で隣接画素に入射してクロストークになることが低減される。また、絶縁膜２は画素分離膜５の上および下のいずれに位置してもよく、絶縁膜２は画素電極１の上面上のみに設けられていてもよい。上面上のみとは、画素電極１と絶縁膜２を投影視した時に、画素電極１の外縁の中に絶縁膜２が位置することを意味する。例えば、画素電極１の上に設けられた画素分離膜５の上に絶縁膜２が設けられていてもよい。更に、上述した第１〜第３の実施形態において、絶縁膜２と画素分離膜５を、１層の絶縁膜から形成することも可能である。例えば、１層の絶縁膜の一部を除去することで、絶縁膜２と画素分離膜５を形成することができる。この場合には、絶縁膜２と画素分離膜５は一体の構造体となる。
−第４の実施形態−
次いで、第４の実施形態について説明する。本実施形態では、第１〜第３の実施形態から選ばれた１種の積層型固体撮像装置を備えた撮像システム（カメラ）を開示する。
図１２は、第４の実施形態による撮像システムの概略構成を示すブロック図である。
次いで、第４の実施形態について説明する。本実施形態では、第１〜第３の実施形態から選ばれた１種の積層型固体撮像装置を備えた撮像システム（カメラ）を開示する。
図１２は、第４の実施形態による撮像システムの概略構成を示すブロック図である。
この撮像システムでは、撮影レンズ（光学系）４２の手前にはシャッター４１があり、露出を制御する。絞り４３により必要に応じ光量を制御し、撮影レンズ４２は固体撮像素子４４に光を結像させる。固体撮像素子４４が第１〜第３の実施形態から選ばれた１種の積層型固体撮像装置に対応する。固体撮像素子４４から出力された撮像信号は、信号処理回路４５で処理され、Ａ／Ｄ変換部４６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号は、更に信号処理部４７で演算処理される。処理されたディジタル信号はメモリ部５０に蓄えられ、又は外部Ｉ／Ｆ部５３を通して外部の機器に送出される。固体撮像素子４４、撮像信号処理回路４５、Ａ／Ｄ変換部４６、信号処理部４７は、タイミング発生部４８により制御される他、撮像システム全体は全体制御・演算部４９で制御される。記録媒体５２に画像を記録するために、出力ディジタル信号は、全体制御・演算部４９で制御される記録媒体制御Ｉ／Ｆ部５１を通して記録される。
本実施形態によれば、撮像システムにおいて、固体撮像素子４４に第１〜第３の実施形態から選ばれた１種の積層型固体撮像装置を適用する。これにより、画素電極の端部における電荷のリークの発生を回避し、且つ画素電極の端部における光電変換膜に印加される電圧のばらつきを抑えることができる。その結果、動作の安定化及び画素間の光電変換特性のばらつきを低減し、更には画素間におけるクロストークを低減する、信頼性の高い撮像システムが実現する。
なお、上記の各実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。即ち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１：画素電極 ２，２１，３１：絶縁膜 ３：光電変換膜 ４：透明電極 ５，２２，３２：画素分離膜 ６：配線層 ７：半導体層 ８：封止層 ９：カラーフィルタ層 １０：半導体基板 １１：画素電極の端部 １２：画素分離膜の端部
Claims (15)
- 互いに離間して配置された複数の画素電極と、
前記画素電極の上に配置された絶縁膜と、
前記画素電極の間に配置された絶縁部材である画素分離膜と、
前記絶縁膜の上に配置された光電変換膜と
を備え、
前記画素分離膜は、前記画素電極側の端部を有し、前記端部が前記画素電極の端部に接することを特徴とする撮像装置。 - 前記絶縁膜は、前記画素分離膜の上に配置されることを特徴とする請求項１に記載の撮像装置。
- 前記絶縁膜は、前記画素電極の上面上のみに配置されることを特徴とする請求項１又は２に記載の撮像装置。
- 互いに離間して配置された複数の画素電極と、
前記画素電極の上に配置され、且つ、前記画素電極の端部を覆って配置された絶縁膜と、
前記画素電極の間に配置された絶縁部材である画素分離膜と、
前記絶縁膜の上に配置された光電変換膜と
を備え、
前記画素分離膜は、前記画素電極側の端部を有し、前記画素電極側の端部は、前記絶縁膜の前記画素電極の端部を覆う部分に接して配置されることを特徴とする撮像装置。 - 前記絶縁膜は、前記画素分離膜の下に配置されることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
- 前記画素分離膜は、前記画素電極よりも厚いことを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
- 前記画素分離膜は、前記絶縁膜よりも厚いことを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
- 前記画素分離膜は、前記画素電極及び前記絶縁膜の合計膜厚よりも厚く形成されていることを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
- 前記画素分離膜の前記画素電極側の端部は、前記画素電極の上面の上に配置されることを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
- 前記絶縁膜と前記画素分離膜とは、同一の材料で形成されていることを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
- 前記絶縁膜と前記画素分離膜とは、異なる材料で形成されていることを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
- 前記画素分離膜は、その上面が平坦化されていることを特徴とする請求項１〜１１のいずれか１項に記載の撮像装置。
- 前記画素分離膜は、その上面が凹状を有することを特徴とする請求項１〜１１のいずれか１項に記載の撮像装置。
- 前記絶縁膜は、前記画素電極の表面の凹凸により生じた段差よりも厚く形成されていることを特徴とする請求項１〜１３のいずれか１項に記載の撮像装置。
- 請求項１〜１４のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された信号を処理する信号処理回路と
を含むことを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014156766A JP2016033972A (ja) | 2014-07-31 | 2014-07-31 | 撮像装置及び撮像システム |
| US14/807,993 US9991305B2 (en) | 2014-07-31 | 2015-07-24 | Stacked type solid state imaging apparatus and imaging system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014156766A JP2016033972A (ja) | 2014-07-31 | 2014-07-31 | 撮像装置及び撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016033972A true JP2016033972A (ja) | 2016-03-10 |
| JP2016033972A5 JP2016033972A5 (ja) | 2017-08-10 |
Family
ID=55180851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014156766A Pending JP2016033972A (ja) | 2014-07-31 | 2014-07-31 | 撮像装置及び撮像システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9991305B2 (ja) |
| JP (1) | JP2016033972A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072271A (ja) * | 2014-09-26 | 2016-05-09 | キヤノン株式会社 | 撮像装置 |
| JP2020161717A (ja) * | 2019-03-27 | 2020-10-01 | キヤノン株式会社 | 半導体装置、光検出システム、発光システム、および移動体 |
| WO2021059676A1 (ja) * | 2019-09-27 | 2021-04-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| WO2021149413A1 (ja) * | 2020-01-23 | 2021-07-29 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP2022104803A (ja) * | 2020-12-29 | 2022-07-11 | 學能 李 | 半導体デバイス |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6579774B2 (ja) | 2015-03-30 | 2019-09-25 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| JP2018060921A (ja) | 2016-10-05 | 2018-04-12 | キヤノン株式会社 | 光電変換装置及びシステム |
| JP6924085B2 (ja) | 2017-06-27 | 2021-08-25 | キヤノン株式会社 | 光検出装置及び撮像システム |
| JP2019133982A (ja) | 2018-01-29 | 2019-08-08 | キヤノン株式会社 | 撮像装置、撮像システム及び移動体 |
| CN110098203A (zh) * | 2018-01-30 | 2019-08-06 | 维深半导体公司 | 背照式图像传感器及其制备 |
| JP2021132095A (ja) | 2020-02-19 | 2021-09-09 | キヤノン株式会社 | 光電変換装置、撮像システム、移動体 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173969A (en) * | 1981-04-20 | 1982-10-26 | Fuji Photo Film Co Ltd | Solid state image pickup device |
| JPS6149569A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH05129649A (ja) * | 1991-11-06 | 1993-05-25 | Hamamatsu Photonics Kk | 固体撮像素子 |
| JPH05167056A (ja) * | 1991-12-17 | 1993-07-02 | Olympus Optical Co Ltd | 積層型固体撮像装置 |
| JPH09275201A (ja) * | 1996-04-04 | 1997-10-21 | Fuji Xerox Co Ltd | 固体撮像素子 |
| JP2003209239A (ja) * | 2002-01-07 | 2003-07-25 | Xerox Corp | 性能強化構造を備えるイメージセンサ |
| JP2008256677A (ja) * | 2007-03-09 | 2008-10-23 | Fujifilm Corp | 放射線画像検出器 |
| JP2009010075A (ja) * | 2007-06-27 | 2009-01-15 | Fujifilm Corp | 放射線画像検出器 |
| WO2012004923A1 (ja) * | 2010-07-09 | 2012-01-12 | パナソニック株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2013084789A (ja) * | 2011-10-11 | 2013-05-09 | Fujifilm Corp | 有機撮像素子 |
| JP2014003190A (ja) * | 2012-06-20 | 2014-01-09 | Fujifilm Corp | 固体撮像素子および撮像装置 |
| JP2014127545A (ja) * | 2012-12-26 | 2014-07-07 | Sony Corp | 固体撮像素子およびこれを備えた固体撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334985A (ja) | 2001-05-10 | 2002-11-22 | Canon Inc | 検出装置および放射線撮像システム |
| JP4110192B1 (ja) | 2007-02-23 | 2008-07-02 | キヤノン株式会社 | 光電変換装置及び光電変換装置を用いた撮像システム |
| US7671385B2 (en) * | 2007-03-15 | 2010-03-02 | Powerchip Semiconductor Corp. | Image sensor and fabrication method thereof |
| JP2010056396A (ja) | 2008-08-29 | 2010-03-11 | Fujifilm Corp | Ｘ線検出素子 |
| JPWO2012117670A1 (ja) * | 2011-03-01 | 2014-07-07 | パナソニック株式会社 | 固体撮像装置 |
| JP2012238648A (ja) | 2011-05-10 | 2012-12-06 | Sony Corp | 固体撮像装置及び電子機器 |
| US9620560B2 (en) * | 2011-08-26 | 2017-04-11 | Joled Inc. | EL display device and method for manufacturing same |
| JP2013219067A (ja) | 2012-04-04 | 2013-10-24 | Canon Inc | 放射線検出装置の製造方法、放射線検出装置、及び放射線撮像システム |
| US8933527B2 (en) * | 2012-07-31 | 2015-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elevated photodiodes with crosstalk isolation |
-
2014
- 2014-07-31 JP JP2014156766A patent/JP2016033972A/ja active Pending
-
2015
- 2015-07-24 US US14/807,993 patent/US9991305B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173969A (en) * | 1981-04-20 | 1982-10-26 | Fuji Photo Film Co Ltd | Solid state image pickup device |
| JPS6149569A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH05129649A (ja) * | 1991-11-06 | 1993-05-25 | Hamamatsu Photonics Kk | 固体撮像素子 |
| JPH05167056A (ja) * | 1991-12-17 | 1993-07-02 | Olympus Optical Co Ltd | 積層型固体撮像装置 |
| JPH09275201A (ja) * | 1996-04-04 | 1997-10-21 | Fuji Xerox Co Ltd | 固体撮像素子 |
| JP2003209239A (ja) * | 2002-01-07 | 2003-07-25 | Xerox Corp | 性能強化構造を備えるイメージセンサ |
| JP2008256677A (ja) * | 2007-03-09 | 2008-10-23 | Fujifilm Corp | 放射線画像検出器 |
| JP2009010075A (ja) * | 2007-06-27 | 2009-01-15 | Fujifilm Corp | 放射線画像検出器 |
| WO2012004923A1 (ja) * | 2010-07-09 | 2012-01-12 | パナソニック株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2013084789A (ja) * | 2011-10-11 | 2013-05-09 | Fujifilm Corp | 有機撮像素子 |
| JP2014003190A (ja) * | 2012-06-20 | 2014-01-09 | Fujifilm Corp | 固体撮像素子および撮像装置 |
| JP2014127545A (ja) * | 2012-12-26 | 2014-07-07 | Sony Corp | 固体撮像素子およびこれを備えた固体撮像装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072271A (ja) * | 2014-09-26 | 2016-05-09 | キヤノン株式会社 | 撮像装置 |
| JP2020161717A (ja) * | 2019-03-27 | 2020-10-01 | キヤノン株式会社 | 半導体装置、光検出システム、発光システム、および移動体 |
| JP7483324B2 (ja) | 2019-03-27 | 2024-05-15 | キヤノン株式会社 | 半導体装置、光検出システム、発光システム、および移動体 |
| WO2021059676A1 (ja) * | 2019-09-27 | 2021-04-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| WO2021149413A1 (ja) * | 2020-01-23 | 2021-07-29 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP2022104803A (ja) * | 2020-12-29 | 2022-07-11 | 學能 李 | 半導体デバイス |
| US11961854B2 (en) | 2020-12-29 | 2024-04-16 | Sywe Neng Lee | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160035769A1 (en) | 2016-02-04 |
| US9991305B2 (en) | 2018-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991305B2 (en) | Stacked type solid state imaging apparatus and imaging system | |
| US10177200B2 (en) | Solid-state image pickup device and manufacturing method thereof, and electronic apparatus | |
| US10002909B2 (en) | Solid-state image sensor, method of producing the same, and electronic apparatus | |
| KR102163307B1 (ko) | 고체 촬상 소자 및 이것을 구비한 고체 촬상 장치 | |
| US9786708B2 (en) | Unit pixel having an insulated contact penetrating a charge accumulation region, solid-state image pickup unit including the same, and method of manufacturing the unit pixel | |
| JP5780402B2 (ja) | 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器 | |
| JP5564847B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP4618786B2 (ja) | 固体撮像装置の製造方法 | |
| WO2012117670A1 (ja) | 固体撮像装置 | |
| JP2012049289A (ja) | 固体撮像装置とその製造方法、並びに電子機器 | |
| JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JP2013026332A (ja) | 固体撮像素子および製造方法、並びに電子機器 | |
| US20140077324A1 (en) | Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus | |
| JP2015037154A (ja) | 撮像素子および撮像装置 | |
| WO2012035696A1 (ja) | 固体撮像装置およびその製造方法 | |
| WO2017173637A1 (zh) | 采用背面深沟槽隔离的背照式图像传感器的制作方法 | |
| WO2017169231A1 (ja) | 撮像素子および電子機器 | |
| JPWO2017077790A1 (ja) | 光電変換素子および固体撮像装置 | |
| CN105826331B (zh) | 采用背面深沟槽隔离的背照式图像传感器的制作方法 | |
| JP2005353626A (ja) | 光電変換膜積層型固体撮像素子及びその製造方法 | |
| JP2006228939A (ja) | 光電変換膜積層型固体撮像素子 | |
| JP2005303263A (ja) | 光電変換膜積層型固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190514 |