JP2016025747A - Dc/dc converter and electronic device - Google Patents
Dc/dc converter and electronic device Download PDFInfo
- Publication number
- JP2016025747A JP2016025747A JP2014148120A JP2014148120A JP2016025747A JP 2016025747 A JP2016025747 A JP 2016025747A JP 2014148120 A JP2014148120 A JP 2014148120A JP 2014148120 A JP2014148120 A JP 2014148120A JP 2016025747 A JP2016025747 A JP 2016025747A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reverse current
- converter
- inductor
- connection node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、軽負荷時に高効率で動作するＤＣ／ＤＣコンバータと、そのようなＤＣ／ＤＣコンバータを備えた電子機器とに関する。 The present invention relates to a DC / DC converter that operates with high efficiency at a light load, and an electronic device including such a DC / DC converter.
近年、環境問題に対する配慮から、電子機器の省電力化が求められている。特に電池駆動による電子機器においてその傾向が顕著である。 In recent years, in consideration of environmental problems, power saving of electronic devices has been demanded. This tendency is particularly remarkable in battery-driven electronic devices.
一般に、省電力化を図るには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上して、無駄な電力消費を抑えることが重要である。 In general, in order to save power, it is important to reduce the power consumed by the electronic device and to improve the efficiency of the power supply circuit itself to suppress wasteful power consumption.
小型の電子機器に用いられる高効率の電源回路としては、インダクタを用いた非絶縁型のＤＣ／ＤＣコンバータが広く用いられている。 Non-insulated DC / DC converters using inductors are widely used as highly efficient power supply circuits used in small electronic devices.
ＤＣ／ＤＣコンバータの出力電圧を一定にするための制御方式として、大きく分けて２つの方式が知られている。１つは、一定周波数のクロックパルスのデューティ比を変化させるＰＷＭ（Pulse Width Modulation）モードであり、もう１つは、パルス幅が一定でスイッチングの周期を変化させるＶＦＭ（Variable Frequency Modulation）モードである。なお、ＶＦＭモードは、ＰＦＭ（Pulse Frequency Modulation）モードと表記される場合もある。 As a control method for making the output voltage of the DC / DC converter constant, two methods are generally known. One is a PWM (Pulse Width Modulation) mode in which the duty ratio of a clock pulse having a constant frequency is changed, and the other is a VFM (Variable Frequency Modulation) mode in which the pulse width is constant and the switching cycle is changed. . The VFM mode may be expressed as a PFM (Pulse Frequency Modulation) mode.
ＤＣ／ＤＣコンバータ自体の電力消費量は、主にスイッチング周波数に比例して増加する。このため、軽負荷時に高効率を得るためには、ＶＦＭモードに設定して、スイッチング周波数を低下することが求められる。さらに、ＤＣ／ＤＣコンバータのスイッチング周波数を低下させるためには、インダクタ電流の逆電流を確実に防止して、スイッチング素子の接続を遮断する技術が必要となる。 The power consumption of the DC / DC converter itself increases mainly in proportion to the switching frequency. For this reason, in order to obtain high efficiency at light load, it is required to set the VFM mode and lower the switching frequency. Furthermore, in order to lower the switching frequency of the DC / DC converter, a technique for reliably preventing the reverse current of the inductor current and cutting off the connection of the switching element is required.
例えば、特許文献１〜３は上記技術の例を開示している。
For example,
図１２は、従来のＤＣ／ＤＣコンバータ４０の構成を示す回路図である。図１２は、ＤＣ／ＤＣコンバータ４０と、その出力端子に接続された負荷装置１００とを示す。例示したＤＣ／ＤＣコンバータ４０は、入力端子に入力された直流の入力電圧ＶＩＮを、入力電圧よりも低い所定の定電圧に変換して出力端子に直流の出力電圧ＶＯＵＴとして出力する、降圧型のＤＣ／ＤＣコンバータである。また、例示したＤＣ／ＤＣコンバータ４０は、同期整流型のＤＣ／ＤＣコンバータである。
FIG. 12 is a circuit diagram showing a configuration of a conventional DC /
ＤＣ／ＤＣコンバータ４０は、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３、制御回路４、逆電流コンパレータ１１、スイッチングトランジスタＭ１，Ｍ２、インダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。ＤＣ／ＤＣコンバータ４０は、直流の入力電圧ＶＩＮが印加される入力端子Ｐ１と、直流の出力電圧ＶＯＵＴを発生する出力端子Ｐ２と、接地電圧ＧＮＤを有する接地端子Ｐ３とを有する。
The DC /
ＤＣ／ＤＣコンバータ４０の入力端子Ｐ１及び接地端子Ｐ３の間に、Ｐチャネル型のスイッチングトランジスタＭ１及びＮチャネル型のスイッチングトランジスタＭ２が直列に接続されている。スイッチングトランジスタＭ１は、ハイサイドに設けられ、スイッチングトランジスタＭ２は、同期整流のためにローサイドに設けられる。スイッチングトランジスタＭ１，Ｍ２の間のノード（以下、接続ノードという）ＬＸは、接続ノード電圧ＶＬＸを有する。接続ノードＬＸと出力端子Ｐ２との間にインダクタＬ１が接続され、出力端子Ｐ２と接地端子Ｐ３との間に出力コンデンサＣ１が接続されている。
A P-channel switching transistor M1 and an N-channel switching transistor M2 are connected in series between the input terminal P1 and the ground terminal P3 of the DC /
スイッチングトランジスタＭ１は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＰＨＳＩＤＥに応じて動作し、閉じたときに入力電圧ＶＩＮによりインダクタＬ１に充電する。スイッチングトランジスタＭ２は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＮＬＳＩＤＥに応じて動作し、閉じたときにインダクタＬ１の放電を行う。 The switching transistor M1 is connected to the inductor L1 at the connection node LX, operates according to the control signal PHSIDE, and charges the inductor L1 with the input voltage VIN when closed. The switching transistor M2 is connected to the inductor L1 at the connection node LX, operates according to the control signal NLSIDE, and discharges the inductor L1 when closed.
出力電圧ＶＯＵＴは、出力電圧を設定するための抵抗Ｒ１，Ｒ２によって分圧されたフィードバック電圧ＶＦＢとして、ＰＷＭコンパレータ２の非反転入力端子に入力される。基準電圧生成回路１はコンバータ基準電圧ＶＲＥＦを生成し、コンバータ基準電圧ＶＲＥＦはＰＷＭコンパレータ２の反転入力端子に入力される。ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦの比較結果を示す出力信号ＰＷＭＯＵＴを、オン時間設定回路３及び制御回路４に送る。フィードバック電圧ＶＦＢがコンバータ基準電圧ＶＲＥＦより高いとき、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴはハイレベルになり、そうでないとき、ローレベルになる。
The output voltage VOUT is input to the non-inverting input terminal of the
オン時間設定回路３は、ハイサイドのスイッチングトランジスタＭ１を開くためのオフ信号ＨＯＦＦを制御回路４に送る。オフ信号ＨＯＦＦは、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め決められた時間（オン時間）が経過したとき、ローレベルからハイレベルになる。
The on-
逆電流コンパレータ１１の非反転入力端子には接続ノード電圧ＶＬＸが入力され、反転入力端子には接地電圧ＧＮＤが入力される。逆電流コンパレータ１１は、接続ノード電圧ＶＬＸ及び接地電圧ＧＮＤに基づいて、インダクタ電流ＩＬの逆電流の兆候を検出する。逆電流コンパレータ１１は、スイッチングトランジスタＭ２がオンしている期間（制御信号ＮＬＳＩＤＥがハイレベルのとき）、接続ノード電圧ＶＬＸ及び接地電圧ＧＮＤの比較結果を逆電流検出信号ＲＥＶＤＥＴにより制御回路４に送る。逆電流コンパレータ１１は、スイッチングトランジスタＭ２がオンしているとき以外は、その入力端子に印加された電圧を比較せず、ローレベルに固定された逆電流検出信号ＲＥＶＤＥＴを、制御回路４に送る。
The connection node voltage VLX is input to the non-inverting input terminal of the reverse
制御回路４は、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴ、オフ信号ＨＯＦＦ、及び逆電流検出信号ＲＥＶＤＥＴに基づいて、各スイッチングトランジスタＭ１，Ｍ２のゲートにそれぞれ印加される制御信号ＰＨＳＩＤＥ，ＮＬＳＩＤＥを発生する。制御回路４は、出力電圧ＶＯＵＴが所定の定電圧になるように制御信号ＰＨＳＩＤＥ，ＮＬＳＩＤＥを発生する。
The
出力電圧ＶＯＵＴの値は、抵抗Ｒ１及びＲ２の抵抗比に基づいて、次式により設定される。 The value of the output voltage VOUT is set by the following equation based on the resistance ratio of the resistors R1 and R2.
ＶＯＵＴ＝（１＋Ｒ１／Ｒ２）×ＶＲＥＦ VOUT = (1 + R1 / R2) × VREF
例えば、ＶＲＥＦ＝０．６Ｖ、Ｒ１：Ｒ２＝１：１の場合、出力電圧ＶＯＵＴ＝（１＋１／１）×０．６Ｖ＝１．２Ｖになる。例えば、ＶＲＥＦ＝０．６Ｖ、Ｒ１：Ｒ２＝１：５の場合、出力電圧ＶＯＵＴ＝（１＋５／１）×０．６Ｖ＝３．０Ｖになる。 For example, when VREF = 0.6V and R1: R2 = 1: 1, the output voltage VOUT = (1 + 1/1) × 0.6V = 1.2V. For example, when VREF = 0.6V and R1: R2 = 1: 5, the output voltage VOUT = (1 + 5/1) × 0.6V = 3.0V.
図１３は、図１２のＤＣ／ＤＣコンバータ４０の出力電圧が低い場合の各信号の波形を示すタイミングチャートである。図１３を参照して、図１２のＤＣ／ＤＣコンバータの動作を説明する。
FIG. 13 is a timing chart showing waveforms of signals when the output voltage of the DC /
ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴ、オフ信号ＨＯＦＦ、及び逆電流検出信号ＲＥＶＤＥＴが制御回路４に入力されたとき、制御回路４が制御信号ＰＨＳＩＤＥ，ＮＬＳＩＤＥのレベルを変化させるまでには、所定の伝搬遅延時間がかかる。また、スイッチングトランジスタＭ２がオンしているとき、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨを超えてから逆電流コンパレータが逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させるまでには、所定の検出遅延時間がかかる。
When the output voltage PWMOUT, the off signal HOFF, and the reverse current detection signal REVDET of the
出力コンデンサＣ１に充電されている電荷は、出力電流ＩＯＵＴとして放電され、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴの低下とともに、フィードバック電圧ＶＦＢも低下してくる。フィードバック電圧ＶＦＢの値（直流電圧値）は、次式により得られる。 The charge charged in the output capacitor C1 is discharged as the output current IOUT, and the output voltage VOUT decreases. As the output voltage VOUT decreases, the feedback voltage VFB also decreases. The value of feedback voltage VFB (DC voltage value) is obtained by the following equation.
ＶＦＢ＝Ｒ２／（Ｒ１＋Ｒ２）×ＶＯＵＴ VFB = R2 / (R1 + R2) × VOUT
ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦを常に比較している。フィードバック電圧ＶＦＢがコンバータ基準電圧ＶＲＥＦ以下になると、ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴはハイレベルからローレベルになる。
The
ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴがハイレベルからローレベルになると、制御回路４は、制御信号ＰＨＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ１をオンする。スイッチングトランジスタＭ１がオンすると、接続ノード電圧ＶＬＸは入力電圧ＶＩＮとなり、インダクタ電流ＩＬは、（ＶＩＮ−ＶＯＵＴ）／Ｌの傾きでゼロから上昇する。
When the output voltage PWMOUT of the
オン時間設定回路３において、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め設定されたオン時間が経過すると、オフ信号ＨＯＦＦがローレベルからハイレベルになる。オフ信号ＨＯＦＦがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＰＨＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ１をオフする。スイッチングトランジスタＭ１をオフすると、制御回路４は、制御信号ＮＬＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ２をオンする。スイッチングトランジスタＭ２がオンすると、接続ノード電圧ＶＬＸは接地電圧ＧＮＤ程度まで下がり、インダクタ電流ＩＬは、−ＶＯＵＴ／Ｌの傾きで減少する。
In the on
逆電流コンパレータ１１は、接地電圧ＧＮＤに所定のオフセットを付加したしきい値電圧ＶＬＸＴＨと、接続ノード電圧ＶＬＸとを比較する。スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨまで上昇したとき、一定の検出遅延時間後、逆電流コンパレータ１１は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオフする。スイッチングトランジスタＭ２がオフすると、インダクタ電流ＩＬは、ゼロになるまで、スイッチングトランジスタＭ２の寄生ダイオードＤ２を流れる。
The reverse
このように、図１２のＤＣ／ＤＣコンバータ４０は、インダクタ電流ＩＬの逆電流の兆候を検出して、インダクタ電流ＩＬの逆電流を防止することにより、スイッチング周波数（発振周波数）を低下させ、高効率を実現している。しかし、より高効率を達成するには、逆電流を発生させることなく、インダクタ電流ＩＬが寄生ダイオードＤ２に流れる時間を短縮し、理想的には時間をゼロにして、できるだけインダクタ電流ＩＬがスイッチングトランジスタＭ２に流れるようにしたほうがよい。この理由を以下に説明する。
As described above, the DC /
一般に、トランジスタを電流Ｉが流れる場合の電力損失Ｐｌｏｓｓｔｒは、トランジスタのオン抵抗をＲとして、次式で与えられる。 In general, the power loss Plossstr when the current I flows through the transistor is given by the following equation, where R is the on-resistance of the transistor.
Ｐｌｏｓｓｔｒ＝Ｒ×Ｉ２ Plossstr = R × I 2
一方、ダイオードを電流Ｉが流れる場合の電力損失Ｐｌｏｓｓｄは、ダイオードの順方向降下電圧をＶｆとして、次式で与えられる。 On the other hand, the power loss Plossd when the current I flows through the diode is given by the following equation, where the forward voltage drop of the diode is Vf.
Ｐｌｏｓｓｄ＝Ｖｆ×Ｉ Plossd = Vf × I
当然のことながら、電力損失は、トランジスタのオン抵抗Ｒ、ダイオードの順方向電圧Ｖｆの設定値、及び電流Ｉに依存する。ここでは一例として、Ｒ＝０．４Ω、Ｖｆ＝０．７Ｖ、Ｉ＝０．１Ａとすると、電力損失Ｐｌｏｓｓｔｒ，Ｐｌｏｓｓｄは、以下のように計算される。 As a matter of course, the power loss depends on the on-resistance R of the transistor, the set value of the forward voltage Vf of the diode, and the current I. Here, as an example, assuming that R = 0.4Ω, Vf = 0.7 V, and I = 0.1 A, the power losses Plossstr and Plossd are calculated as follows.
Ｐｌｏｓｓｔｒ＝０．４Ω×０．１Ａ２＝４ｍＷ
Ｐｌｏｓｓｄ＝０．７Ｖ×０．１＝７０ｍＷ
Plossstr = 0.4Ω × 0.1A 2 = 4 mW
Plossd = 0.7V × 0.1 = 70mW
従って、この例では、トランジスタで整流したほうが、圧倒的に電力損失は少なくなることが分かる。 Therefore, in this example, it can be seen that the power loss is overwhelmingly reduced by rectifying with a transistor.
図１４は、図１２のＤＣ／ＤＣコンバータ４０の出力電圧が高い場合の各信号の波形を示すタイミングチャートである。図１４を参照して、図１３の場合と同様に、図１２のＤＣ／ＤＣコンバータの動作を説明する。
FIG. 14 is a timing chart showing waveforms of signals when the output voltage of the DC /
図１３の場合と同様に、スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨまで上昇したとき、一定の検出遅延時間後、逆電流検出信号ＲＥＶＤＥＴはローレベルからハイレベルになる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオフする。このとき、インダクタ電流ＩＬは負になっている。すなわち、インダクタ電流ＩＬの逆電流が発生している。スイッチングトランジスタＭ２がオフすると、インダクタ電流ＩＬは、ゼロになるまで、スイッチングトランジスタＭ１の寄生ダイオードＤ１を流れる。
As in the case of FIG. 13, when the switching transistor M2 is on and the connection node voltage VLX rises to the threshold voltage VLXTH, the reverse current detection signal REVDET is at a low level after a certain detection delay time. To high level. When the reverse current detection signal REVDET changes from the low level to the high level, after a certain propagation delay time in the
このように、インダクタ電流ＩＬの逆電流の兆候を検出しても、遅延時間に起因して、逆電流が発生を防止できない場合がある。逆電流が発生するということは、インダクタ電流ＩＬが出力端子Ｐ２から接続ノードＬＸに流れるということである。このことは、つまり、出力コンデンサＣ１の電荷を負荷装置１００に供給するのではなく、ＤＣ／ＤＣコンバータ４０を経由して接地端子Ｐ３又は入力端子Ｐ１に逆流させていることに相当する。出力コンデンサＣ１の電荷が逆流すると、ＤＣ／ＤＣコンバータ４０は、出力電圧ＶＯＵＴを一定に保つために、負荷装置１００に供給する分の電荷に加えて、逆流する分の電荷も、出力コンデンサＣ１に供給する必要がある。このため、スイッチング周波数を低下させることができなくなる。図１４の場合では、図１３の場合（インダクタ電流ＩＬの逆電流が発生しない場合）に比べて、スイッチング周波数を十分に低下させることができないので、ＤＣ／ＤＣコンバータ４０の効率を低下させてしまうことになる。
Thus, even if the sign of the reverse current of the inductor current IL is detected, the reverse current may not be prevented from occurring due to the delay time. The generation of the reverse current means that the inductor current IL flows from the output terminal P2 to the connection node LX. This means that the charge of the output capacitor C1 is not supplied to the
特に、この問題が顕著になったのは、スイッチング周波数の高周波化により、小さなインダクタンス値のインダクタが使用されるようになったためである。図１５及び図１６を参照して、インダクタのインダクタンス値の影響について説明する。 In particular, this problem has become prominent because an inductor having a small inductance value has been used due to the higher switching frequency. The influence of the inductance value of the inductor will be described with reference to FIGS.
図１５は、図１２のインダクタＬ１のインダクタンス値Ｌが小さい場合の逆電流検出を説明するためのタイミングチャートである。図１６は、図１２のインダクタＬ１のインダクタンス値Ｌが大きい場合の逆電流検出を説明するためのタイミングチャートである。 FIG. 15 is a timing chart for explaining reverse current detection when the inductance value L of the inductor L1 in FIG. 12 is small. FIG. 16 is a timing chart for explaining reverse current detection when the inductance value L of the inductor L1 in FIG. 12 is large.
スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨまで上昇して一致したときのインダクタ電流ＩＬを、しきい値電流ＩＬＤＥＴとする。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになり、制御回路４がスイッチングトランジスタＭ２をオフしたときのインダクタ電流ＩＬを、オフ時電流ＩＬＯＦＦとする。
The inductor current IL when the switching transistor M2 is on and when the connection node voltage VLX rises to match the threshold voltage VLXTH is defined as a threshold current ILDET. The inductor current IL when the reverse current detection signal REVDET changes from the low level to the high level and the
スイッチングトランジスタＭ２がオンしているときのインダクタ電流ＩＬの傾きは、次式で与えられる。 The slope of the inductor current IL when the switching transistor M2 is on is given by the following equation.
ｄＩＬ／ｄｔ＝−ＶＯＵＴ／Ｌ dIL / dt = −VOUT / L
インダクタ電流ＩＬの傾きｄＩＬ／ｄｔは、インダクタンス値Ｌに反比例するので、インダクタンス値Ｌが小さいほど、インダクタ電流ＩＬの傾きｄＩＬ／ｄｔは大きくなる。インダクタンス値Ｌが大きく、インダクタ電流ＩＬの傾きｄＩＬ／ｄｔが小さい場合（図１６）、検出遅延時間及び伝播遅延時間がある程度存在しても、しきい値電流ＩＬＤＥＴとオフ時電流ＩＬＯＦＦとの差ΔＩＬは小さい。一方、インダクタンス値Ｌが小さく、インダクタ電流ＩＬの傾きｄＩＬ／ｄｔが大きい場合（図１５）、検出遅延時間及び伝播遅延時間がある程度存在すると、しきい値電流ＩＬＤＥＴとオフ時電流ＩＬＯＦＦとの差ΔＩＬは、大きくなってしまう。 Since the slope dIL / dt of the inductor current IL is inversely proportional to the inductance value L, the slope dIL / dt of the inductor current IL increases as the inductance value L decreases. When the inductance value L is large and the slope dIL / dt of the inductor current IL is small (FIG. 16), even if there is some detection delay time and propagation delay time, the difference ΔIL between the threshold current ILDET and the off-state current ILOFF Is small. On the other hand, when the inductance value L is small and the slope dIL / dt of the inductor current IL is large (FIG. 15), if there is some detection delay time and propagation delay time, the difference ΔIL between the threshold current ILDET and the off-time current ILOFF Will get bigger.
インダクタ電流ＩＬの逆電流の兆候を検出してから実際にスイッチングトランジスタＭ２をオフするまでのインダクタ電流ＩＬの変動が大きいと、「ＩＬ＞０」から「ＩＬ＜０」まで減少して逆電流が生じる可能性が高くなる。 If the fluctuation of the inductor current IL from when the sign of the reverse current of the inductor current IL is detected until the switching transistor M2 is actually turned off is large, the reverse current is reduced from “IL> 0” to “IL <0”. Is more likely to occur.
本発明の目的は、以上の課題を解決し、負荷装置の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止し、高効率で動作するＤＣ／ＤＣコンバータを提供することにある。また、本発明の目的は、そのようなＤＣ／ＤＣコンバータを備えた電子機器を提供することにある。 An object of the present invention is to solve the above-described problems and provide a DC / DC converter that operates with high efficiency by preventing reverse current of the inductor current regardless of the power consumption of the load device. Moreover, the objective of this invention is providing the electronic device provided with such a DC / DC converter.
本発明の態様に係るＤＣ／ＤＣコンバータによれば、
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とする。
According to the DC / DC converter according to the aspect of the present invention,
In a synchronous rectification type DC / DC converter that converts an input voltage input to an input terminal into a predetermined constant voltage and outputs the voltage to an output terminal, the DC / DC converter includes:
An inductor having a predetermined inductance value;
A first switching element connected to the inductor at a connection node, operating in response to a first control signal, and charging the inductor with the input voltage when closed;
A second switching element connected to the inductor at the connection node, operating in response to a second control signal, and discharging the inductor when closed;
A control circuit for generating the first and second control signals so that the output voltage becomes the predetermined constant voltage;
A reverse current detection circuit that opens the second switching element by the control circuit when detecting the sign of the reverse current flowing from the output terminal toward the second switching element or the occurrence of the reverse current;
The reverse current detection circuit includes:
Based on the delay time from when the reverse current detection circuit detects the occurrence of the reverse current to when the control circuit opens the second switching element, the inductance value, and the output voltage, the second switching A voltage at the connection node when the element is closed, and a first threshold voltage representing a voltage at the connection node at a time preceding the time when the current flowing through the inductor becomes zero before the delay time. Calculate
When the second switching element is closed and when the voltage at the connection node changes beyond the first threshold voltage, it is determined that the sign of the reverse current is detected. .
本発明によれば、負荷装置の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。 According to the present invention, the reverse current of the inductor current can be prevented and the loss can be further reduced regardless of the power consumption of the load device, so that the efficiency at light load can be improved.
以下、図面を参照して、本発明の実施形態を詳細に説明する。各図面において、同じ符号は同様の構成要素及び信号を表す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same reference numerals denote similar components and signals.
第１の実施形態．
図１は、本発明の第１の実施形態に係るＤＣ／ＤＣコンバータ２０の構成を示す回路図である。図１は、ＤＣ／ＤＣコンバータ２０と、その出力端子に接続された負荷装置１００とを示す。例示したＤＣ／ＤＣコンバータ２０は、入力端子に入力された直流の入力電圧ＶＩＮを、入力電圧よりも低い所定の定電圧に変換して出力端子に直流の出力電圧ＶＯＵＴとして出力する、降圧型のＤＣ／ＤＣコンバータである。また、例示したＤＣ／ＤＣコンバータ２０は、同期整流型のＤＣ／ＤＣコンバータである。
First embodiment.
FIG. 1 is a circuit diagram showing a configuration of a DC /
ＤＣ／ＤＣコンバータ２０は、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３、制御回路４、逆電流検出回路５、スイッチングトランジスタＭ１，Ｍ２、インダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。ＤＣ／ＤＣコンバータ２０は、直流の入力電圧ＶＩＮが印加される入力端子Ｐ１と、直流の出力電圧ＶＯＵＴを発生する出力端子Ｐ２と、接地電圧ＧＮＤを有する接地端子Ｐ３とを有する。
The DC /
図１のＤＣ／ＤＣコンバータ２０は、図１２の逆電流コンパレータ１１に代えて逆電流検出回路５を備えたことのほかは、図１２のＤＣ／ＤＣコンバータ４０と同様に構成される。逆電流検出回路５は、出力端子Ｐ２からスイッチングトランジスタＭ２の方向に流れる逆電流の兆候又は逆電流の発生を検出したとき、制御回路４によりスイッチングトランジスタＭ２を開く。
The DC /
図２は、図１の逆電流検出回路５の構成を示す回路図である。逆電流検出回路５は、抵抗Ｒ３，Ｒ４及びコンパレータ６を備える。
FIG. 2 is a circuit diagram showing a configuration of the reverse
まず、制御回路４の検出遅延時間と、逆電流検出回路５の伝播遅延時間との合計を、遅延時間Ｔｄとする。遅延時間Ｔｄは、逆電流検出回路５が逆電流の発生を検出してから制御回路４によりスイッチングトランジスタＭ２をオフするまでの遅延時間である。
First, the sum of the detection delay time of the
逆電流検出回路５は、遅延時間Ｔｄ、インダクタンス値Ｌ、及び出力電圧ＶＯＵＴに基づいて、第１しきい値電圧ＶＬＸＴＨを計算する。第１しきい値電圧ＶＬＸＴＨは、スイッチングトランジスタＭ２がオンしているときの接続ノード電圧ＶＬＸであって、インダクタ電流ＩＬがゼロになる時点よりも遅延時間Ｔｄにわたって先行する時点における接続ノード電圧ＶＬＸを表す。
The reverse
逆電流検出回路５は、第１しきい値電圧ＶＬＸＴＨを計算するために、まず、遅延時間Ｔｄ、インダクタンス値Ｌ、及び出力電圧ＶＯＵＴに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。第２しきい値電圧ＶＲＥＦＲＥＶは、逆電流が発生してから遅延時間Ｔｄにわたって流れたときの接続ノード電圧ＶＬＸを表す。逆電流検出回路５は、インダクタ電流ＩＬがゼロになるときの接続ノード電圧ＶＬＸを表す基準電圧に基づいて、第２しきい値電圧ＶＲＥＦＲＥＶから第１しきい値電圧ＶＬＸＴＨを計算する。ＤＣ／ＤＣコンバータ２０が降圧型のＤＣ／ＤＣコンバータである場合、基準電圧は接地電圧ＧＮＤである。逆電流検出回路５は、接地電圧ＧＮＤと第２しきい値電圧ＶＲＥＦＲＥＶの差にわたって、接地電圧ＧＮＤを第２しきい値電圧ＶＲＥＦＲＥＶの側とは逆の側に変化させた電圧として、第１しきい値電圧ＶＬＸＴＨを計算する。
In order to calculate the first threshold voltage VLXTH, the reverse
次いで、逆電流検出回路５は、スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨを超えて変化したとき、逆電流の兆候を検出したと判断する。このとき、逆電流検出回路５は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。
Next, the reverse
以下、逆電流検出回路５の動作についてさらに説明する。
Hereinafter, the operation of the reverse
抵抗Ｒ３，Ｒ４は、出力電圧ＶＯＵＴを分圧して第２しきい値電圧ＶＲＥＦＲＥＶを発生する。第２しきい値電圧ＶＲＥＦＲＥＶは、係数Ａ１＝Ｒ４／（Ｒ３＋Ｒ４）を用いて、次式で与えられる。 Resistors R3 and R4 divide output voltage VOUT to generate second threshold voltage VREFREF. The second threshold voltage VREFREV is given by the following equation using the coefficient A1 = R4 / (R3 + R4).
ＶＲＥＦＲＥＶ＝Ａ１×ＶＯＵＴ VREFREV = A1 × VOUT
コンパレータ６は、第１非反転入力端子（＋１）、第２非反転入力端子（＋２）、第１反転入力端子（−１）、第２反転入力端子（−２）を有する４入力のコンパレータである。第１非反転入力端子には接続ノード電圧ＶＬＸが印加され、第２非反転入力端子には第２しきい値電圧ＶＲＥＦＲＥＶが印加され、第１反転入力端子及び第２反転入力端子には接地電圧ＧＮＤがそれぞれ印加されている。接地電圧ＧＮＤをゼロとする。 The comparator 6 is a four-input comparator having a first non-inverting input terminal (+1), a second non-inverting input terminal (+2), a first inverting input terminal (-1), and a second inverting input terminal (-2). is there. A connection node voltage VLX is applied to the first non-inverting input terminal, a second threshold voltage VREFREF is applied to the second non-inverting input terminal, and a ground voltage is applied to the first inverting input terminal and the second inverting input terminal. GND is respectively applied. The ground voltage GND is set to zero.
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間（すなわち、制御信号ＮＬＳＩＤＥがハイレベルのとき）、以下のように動作する。 The comparator 6 operates as follows during a period in which the switching transistor M2 is on (that is, when the control signal NLSIDE is at a high level).
コンパレータ６は、（第１非反転入力端子の電圧−第１反転入力端子の電圧＋第２非反転入力端子の電圧−第２反転入力端子の電圧）が正であれば、その出力信号である逆電流検出信号ＲＥＶＤＥＴをハイレベルにして、負であれば、ローレベルにする。すなわち、コンパレータ６から出力される逆電流検出信号ＲＥＶＤＥＴは、以下の条件でハイレベルになる。 The comparator 6 is an output signal if (the voltage of the first non-inverting input terminal−the voltage of the first inverting input terminal + the voltage of the second non-inverting input terminal−the voltage of the second inverting input terminal) is positive. The reverse current detection signal REVDET is set to a high level, and if it is negative, it is set to a low level. That is, the reverse current detection signal REVDET output from the comparator 6 becomes high level under the following conditions.
ＶＬＸ−０＋ＶＲＥＦＲＥＶ−０＞０
従って、
ＶＬＸ＞−ＶＲＥＦＲＥＶ
VLX-0 + VREFREV-0> 0
Therefore,
VLX> -VREFREV
後者の不等式の右辺を、第１しきい値電圧ＶＬＸＴＨ＝−ＶＲＥＦＲＥＶとする。 The right side of the latter inequality is set to the first threshold voltage VLXTH = −VREFREV.
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間、その４つの入力端子に印加された電圧の比較結果を逆電流検出信号ＲＥＶＤＥＴにより制御回路４に送る。コンパレータ６は、スイッチングトランジスタＭ２がオンしているとき以外は、その入力端子に印加された電圧を比較せず、ローレベルに固定された逆電流検出信号ＲＥＶＤＥＴを、制御回路４に送る。
The comparator 6 sends the comparison result of the voltages applied to the four input terminals to the
係数Ａ１（すなわち抵抗Ｒ３，Ｒ４の抵抗値）は、以下のように決定される。 The coefficient A1 (that is, the resistance values of the resistors R3 and R4) is determined as follows.
スイッチングトランジスタＭ２がオンしているとき、スイッチングトランジスタＭ２を流れるインダクタ電流ＩＬの傾きｄＩＬ／ｄｔは、次式で与えられる。 When the switching transistor M2 is on, the slope dIL / dt of the inductor current IL flowing through the switching transistor M2 is given by the following equation.
ｄＩＬ／ｄｔ＝−ＶＯＵＴ／Ｌ dIL / dt = −VOUT / L
スイッチングトランジスタＭ２をインダクタ電流ＩＬが流れているとき、しきい値電流ＩＬＤＥＴ（接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで上昇して一致したときのインダクタ電流ＩＬ）は、次式で与えられる。 When the inductor current IL flows through the switching transistor M2, the threshold current ILDET (inductor current IL when the connection node voltage VLX rises to the first threshold voltage VLXTH and matches) is given by the following equation: .
ＩＬＤＥＴ
＝−ＶＬＸＴＨ／ＲＯＮ２
＝ＶＲＥＦＲＥＶ／ＲＯＮ２
＝Ａ１×ＶＯＵＴ／ＲＯＮ２
＝Ｂ１×ＶＯＵＴ
ILDET
= -VLXTH / RON2
= VREFREV / RON2
= A1 × VOUT / RON2
= B1 x VOUT
ここで、ＲＯＮ２はスイッチングトランジスタＭ２のオン抵抗であり、Ｂ１＝Ａ１／ＲＯＮ２を用いている。 Here, RON2 is the on-resistance of the switching transistor M2, and B1 = A1 / RON2 is used.
スイッチングトランジスタＭ２がオンしているとき、かつ、インダクタ電流ＩＬがしきい値電流ＩＬＤＥＴまで上昇して一致した後、遅延時間Ｔｄの経過後に、スイッチングトランジスタＭ２がオフされる。このときのインダクタ電流ＩＬ、すなわちオフ時電流ＩＬＯＦＦは、次式で与えられる。 When the switching transistor M2 is turned on, and after the inductor current IL has increased to the threshold current ILDET and coincided, the switching transistor M2 is turned off after the delay time Td has elapsed. The inductor current IL at this time, that is, the off-state current ILOFF is given by the following equation.
ＩＬＯＦＦ＝ＩＤＥＴ＋ｄＩＬ／ｄｔ×Ｔｄ ILOFF = IDET + dIL / dt × Td
オフ時電流ＩＬＯＦＦ＝０であるとすると、次式が成り立つ。 Assuming that the off-state current ILOFF = 0, the following equation holds.
ＩＬＯＦＦ＝Ｂ１×ＶＯＵＴ−（ＶＯＵＴ／Ｌ）×Ｔｄ＝０
従って、
Ｂ１＝Ａ１／ＲＯＮ２＝Ｔｄ／Ｌ
ILOFF = B1 × VOUT− (VOUT / L) × Td = 0
Therefore,
B1 = A1 / RON2 = Td / L
すなわち、Ａ１／ＲＯＮ２＝Ｔｄ／Ｌを満たすように係数Ａ１（すなわち抵抗Ｒ３，Ｒ４の抵抗値）を設定すると、出力電圧ＶＯＵＴにかかわりなく、インダクタ電流ＩＬがゼロになる瞬間にスイッチングトランジスタＭ２をオフすることができる。このとき、インダクタ電流ＩＬの逆電流は発生しない。係数Ａ１（すなわち抵抗Ｒ３，Ｒ４の抵抗値）は、遅延時間Ｔｄ、スイッチングトランジスタＭ２のオン抵抗ＲＯＮ２、及びインダクタＬ１のインダクタンス値Ｌに基づいて設定される。 That is, when the coefficient A1 (that is, the resistance value of the resistors R3 and R4) is set so as to satisfy A1 / RON2 = Td / L, the switching transistor M2 is turned off at the moment when the inductor current IL becomes zero regardless of the output voltage VOUT. can do. At this time, the reverse current of the inductor current IL is not generated. The coefficient A1 (that is, the resistance values of the resistors R3 and R4) is set based on the delay time Td, the ON resistance RON2 of the switching transistor M2, and the inductance value L of the inductor L1.
また、Ａ１／ＲＯＮ２＝Ｔｄ／Ｌを満たすとき、第２しきい値電圧ＶＲＥＦＲＥＶは、逆電流が発生してから遅延時間Ｔｄにわたって流れたときの接続ノード電圧ＶＬＸの推定値を表す。第２しきい値電圧ＶＲＥＦＲＥＶは、抵抗Ｒ３，Ｒ４の抵抗値（すなわち、遅延時間Ｔｄ、オン抵抗ＲＯＮ２、及びインダクタンス値Ｌに基づいて設定される値）と、出力電圧ＶＯＵＴとに基づいて得られる。 Further, when A1 / RON2 = Td / L is satisfied, the second threshold voltage VREFREV represents an estimated value of the connection node voltage VLX when flowing for the delay time Td after the occurrence of the reverse current. The second threshold voltage VREFREV is obtained based on the resistance values of the resistors R3 and R4 (that is, a value set based on the delay time Td, the on-resistance RON2, and the inductance value L) and the output voltage VOUT. .
従って、逆電流検出回路５は、逆電流検出回路が逆電流の発生を検出してから制御回路により第２のスイッチング素子を開くまでの遅延時間Ｔｄを考慮して、第１しきい値電圧ＶＬＸＴＨを計算する。逆電流検出回路５は、第１しきい値電圧ＶＬＸＴＨを用いて、インダクタ電流ＩＬの逆電流の兆候を適切に検出することができる。第１しきい値電圧ＶＬＸＴＨを用いることにより、インダクタ電流がゼロになる瞬間にスイッチングトランジスタＭ２をオフすることができ、逆電流を防止することができる。
Therefore, the reverse
図３は、図１のＤＣ／ＤＣコンバータ２０内の各信号の波形を示すタイミングチャートである。図３を参照して、図２のＤＣ／ＤＣコンバータ２０の動作を説明する。
FIG. 3 is a timing chart showing the waveform of each signal in the DC /
図３のタイミングチャートにおいて、スイッチングトランジスタＭ１がオンしている期間のＤＣ／ＤＣコンバータ２０の動作は、図１３を参照して説明した図１２のＤＣ／ＤＣコンバータ４０の動作と同様である。
In the timing chart of FIG. 3, the operation of the DC /
スイッチングトランジスタＭ１がオフして、スイッチングトランジスタＭ２がオンすると、接続ノード電圧ＶＬＸは接地電圧ＧＮＤ程度まで下がり、インダクタ電流ＩＬは、−ＶＯＵＴ／Ｌの傾きで減少する。 When the switching transistor M1 is turned off and the switching transistor M2 is turned on, the connection node voltage VLX decreases to about the ground voltage GND, and the inductor current IL decreases with a slope of −VOUT / L.
スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで上昇したとき、一定の検出遅延時間後、コンパレータ６は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオフする。前述したように、スイッチングトランジスタＭ２がオフするとき、インダクタ電流ＩＬはゼロであり、その逆電流は発生しない。
When the switching transistor M2 is on and the connection node voltage VLX rises to the first threshold voltage VLXTH, after a certain detection delay time, the comparator 6 changes the reverse current detection signal REVDET from low level to high level. Change to level. When the reverse current detection signal REVDET changes from the low level to the high level, after a certain propagation delay time in the
制御回路４は、スイッチングの各サイクルにおいて、逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになったことに応じて（すなわち、インダクタ電流ＩＬの逆電流の兆候に応じて）、スイッチングトランジスタＭ２をオフする。
In each switching cycle, the
出力電圧ＶＯＵＴの設定された目標値（目標電圧）が予め分かっている場合、ＤＣ／ＤＣコンバータ２０の起動前に、目標電圧に応じて、逆電流検出回路５に第２しきい値電圧ＶＲＥＦＲＥＶを固定的に設定しておいてもよい。しかし、この場合、ＤＣ／ＤＣコンバータ２０の起動時に出力電圧ＶＯＵＴがゼロから目標電圧まで上昇する期間（出力電圧ＶＯＵＴが目標電圧に一致していないとき）には、逆電流検出回路５は適切に動作することができず、電力損失が大きくなってしまう。また、この場合、コンバータ基準電圧ＶＲＥＦを変更して出力電圧ＶＯＵＴを変更するときにも、変更された出力電圧ＶＯＵＴに応じて第２しきい値電圧ＶＲＥＦＲＥＶを調整することができない。
When the set target value (target voltage) of the output voltage VOUT is known in advance, before starting the DC /
逆電流検出回路５は、遅延時間Ｔｄ、インダクタンス値Ｌ、及びＤＣ／ＤＣコンバータ２０が動作しているときの出力電圧ＶＯＵＴに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。逆電流検出回路５は、出力電圧ＶＯＵＴの動的変化に応じて第２しきい値電圧ＶＲＥＦＲＥＶを推定することができる。
The reverse
以上説明したように、図１のＤＣ／ＤＣコンバータ２０によれば、負荷装置１００の消費電力の大きさにかかわらず、インダクタ電流ＩＬの逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
As described above, according to the DC /
第２の実施形態．
図４は、本発明の第２の実施形態に係るＤＣ／ＤＣコンバータ２０Ａの構成を示す回路図である。図４は、ＤＣ／ＤＣコンバータ２０Ａと、その出力端子に接続された負荷装置１００とを示す。ＤＣ／ＤＣコンバータ２０Ａは、図１のＤＣ／ＤＣコンバータ２０の逆電流検出回路５に代えて、逆電流検出回路５Ａを備える。逆電流検出回路５Ａには、出力電圧ＶＯＵＴ、接地電圧ＧＮＤ、及び接続ノード電圧ＶＬＸに加えて、入力電圧ＶＩＮが入力される。
Second embodiment.
FIG. 4 is a circuit diagram showing a configuration of a DC /
図５は、図４の逆電流検出回路５Ａの構成を示す回路図である。逆電流検出回路５Ａは、コンパレータ６、電流源７、及びトランジスタＭ３を備える。
FIG. 5 is a circuit diagram showing a configuration of the reverse
電流源７は、入力電圧ＶＩＮに接続され、出力電圧ＶＯＵＴに比例した電流ＩＢＩＡＳ＝Ａ２×ＶＯＵＴを発生する。電流ＩＢＩＡＳはトランジスタＭ３に流れる。
The
トランジスタＭ３は、スイッチングトランジスタＭ２と同じ特性を持つ。スイッチングトランジスタＭ２のゲートに印加される制御信号ＮＬＳＩＤＥがハイレベルのときの電圧は、入力電圧ＶＩＮに等しい。スイッチングトランジスタＭ２は、入力電圧ＶＩＮに依存するオン抵抗ＲＯＮ２（ＶＩＮ）を有する。トランジスタＭ３のゲートには入力電圧ＶＩＮが印加され、トランジスタＭ３は、入力電圧ＶＩＮに依存するオン抵抗ＲＯＮ３（ＶＩＮ）を有する。 The transistor M3 has the same characteristics as the switching transistor M2. The voltage when the control signal NLSIDE applied to the gate of the switching transistor M2 is at a high level is equal to the input voltage VIN. The switching transistor M2 has an on-resistance RON2 (VIN) that depends on the input voltage VIN. An input voltage VIN is applied to the gate of the transistor M3, and the transistor M3 has an on-resistance RON3 (VIN) that depends on the input voltage VIN.
電流源７及びトランジスタＭ３の間のノードに、次式の第２しきい値電圧ＶＲＥＦＲＥＶが発生する。
A second threshold voltage VREFREFV of the following equation is generated at a node between the
ＶＲＥＦＲＥＶ
＝ＲＯＮ３（ＶＩＮ）×ＩＢＩＡＳ
＝Ａ２×ＲＯＮ３（ＶＩＮ）×ＶＯＵＴ
VREFREV
= RON3 (VIN) x IBIAS
= A2 x RON3 (VIN) x VOUT
図５のコンパレータ６は、図２のコンパレータ６と同様に動作する。 The comparator 6 in FIG. 5 operates in the same manner as the comparator 6 in FIG.
スイッチングトランジスタＭ２をインダクタ電流ＩＬが流れているとき、しきい値電流ＩＬＤＥＴは、次式で与えられる。 When the inductor current IL flows through the switching transistor M2, the threshold current ILDET is given by the following equation.
ＩＬＤＥＴ
＝−ＶＬＸＴＨ／ＲＯＮ２（ＶＩＮ）
＝ＶＲＥＦＲＥＶ／ＲＯＮ２（ＶＩＮ）
＝Ａ２×ＲＯＮ３（ＶＩＮ）×ＶＯＵＴ／ＲＯＮ２（ＶＩＮ）
＝Ｂ２×ＶＯＵＴ
ILDET
= -VLXTH / RON2 (VIN)
= VREFREV / RON2 (VIN)
= A2 x RON3 (VIN) x VOUT / RON2 (VIN)
= B2 x VOUT
ここで、Ｂ２＝Ａ２×ＲＯＮ３（ＶＩＮ）／ＲＯＮ２（ＶＩＮ）を用いている。 Here, B2 = A2 × RON3 (VIN) / RON2 (VIN) is used.
スイッチングトランジスタＭ２及びトランジスタＭ３は同じ特性を持つので、それらのオン抵抗ＲＯＮ２（ＶＩＮ）及びＲＯＮ３（ＶＩＮ）も同じ特性を持つ。従って、ＲＯＮ３（ＶＩＮ）／ＲＯＮ２（ＶＩＮ）は、入力電圧ＶＩＮに依存しない値となる。これより、係数Ｂ２も入力電圧ＶＩＮに依存しない値となる。 Since the switching transistor M2 and the transistor M3 have the same characteristics, their on-resistances RON2 (VIN) and RON3 (VIN) also have the same characteristics. Therefore, RON3 (VIN) / RON2 (VIN) is a value that does not depend on the input voltage VIN. Thus, the coefficient B2 is also a value that does not depend on the input voltage VIN.
次に、制御回路４の検出遅延時間と、逆電流検出回路５Ａの伝播遅延時間との合計を、遅延時間Ｔｄとする。オフ時電流ＩＬＯＦＦは、次式で与えられる。
Next, the sum of the detection delay time of the
ＩＬＯＦＦ＝ＩＤＥＴ＋ｄＩＬ／ｄｔ×Ｔｄ ILOFF = IDET + dIL / dt × Td
オフ時電流ＩＬＯＦＦ＝０であるとすると、次式が成り立つ。 Assuming that the off-state current ILOFF = 0, the following equation holds.
ＩＬＯＦＦ＝Ｂ２×ＶＯＵＴ−（ＶＯＵＴ／Ｌ）×Ｔｄ＝０
従って、
Ｂ２＝Ａ２×ＲＯＮ３（ＶＩＮ）／ＲＯＮ２（ＶＩＮ）＝Ａ２＝Ｔｄ／Ｌ
ILOFF = B2 × VOUT− (VOUT / L) × Td = 0
Therefore,
B2 = A2 × RON3 (VIN) / RON2 (VIN) = A2 = Td / L
すなわち、Ａ２＝Ｔｄ／Ｌを満たすように電流源７の係数Ａ２を設定すると、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴにかかわりなく、インダクタ電流ＩＬがゼロになる瞬間にスイッチングトランジスタＭ２をオフできる。このとき、インダクタ電流ＩＬの逆電流は発生しない。電流源７の係数Ａ２は、遅延時間Ｔｄ及びインダクタＬ１のインダクタンス値Ｌに基づいて設定される。
That is, if the coefficient A2 of the
入力電圧ＶＩＮがバッテリから供給される場合、入力電圧ＶＩＮが変動する可能性がある。入力電圧ＶＩＮの電圧源が、例えば携帯電話機のリチウムイオン電池である場合、入力電圧ＶＩＮは、例えば、満充電時は４．２Ｖ程度であり、使用することによって３．３Ｖ程度まで低下する。 When the input voltage VIN is supplied from a battery, the input voltage VIN may vary. When the voltage source of the input voltage VIN is, for example, a lithium ion battery of a mobile phone, the input voltage VIN is, for example, about 4.2 V when fully charged, and decreases to about 3.3 V when used.
逆電流検出回路５Ａは、遅延時間Ｔｄ、インダクタンス値Ｌ、及びＤＣ／ＤＣコンバータ２０Ａが動作しているときの入力電圧ＶＩＮ及び出力電圧ＶＯＵＴに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。逆電流検出回路５Ａは、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴの動的変化に応じて第２しきい値電圧ＶＲＥＦＲＥＶを推定することができる。
The reverse
以上説明したように、図４のＤＣ／ＤＣコンバータ２０Ａによれば、負荷装置１００の消費電力の大きさにかかわらず、インダクタ電流ＩＬの逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
As described above, according to the DC /
第３の実施形態．
図６は、本発明の第３の実施形態に係るＤＣ／ＤＣコンバータ２０Ｂの構成を示す回路図である。図１は、ＤＣ／ＤＣコンバータ２０Ｂと、その出力端子に接続された負荷装置１００とを示す。例示したＤＣ／ＤＣコンバータ２０Ｂは、入力端子に入力された直流の入力電圧ＶＩＮを、入力電圧よりも高い所定の定電圧に変換して出力端子に直流の出力電圧ＶＯＵＴとして出力する、昇圧型のＤＣ／ＤＣコンバータである。また、例示したＤＣ／ＤＣコンバータ２０Ｂは、同期整流型のＤＣ／ＤＣコンバータである。
Third embodiment.
FIG. 6 is a circuit diagram showing a configuration of a DC /
ＤＣ／ＤＣコンバータ２０Ｂは、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３Ｂ、制御回路４Ｂ、逆電流検出回路５Ｂ、スイッチングトランジスタＭ１，Ｍ２、インダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。ＤＣ／ＤＣコンバータ２０Ｂは、直流の入力電圧ＶＩＮが印加される入力端子Ｐ１と、直流の出力電圧ＶＯＵＴを発生する出力端子Ｐ２と、接地電圧ＧＮＤを有する接地端子Ｐ３とを有する。
The DC /
ＤＣ／ＤＣコンバータ２０Ｂの出力端子Ｐ２及び接地端子Ｐ３の間に、Ｐチャネル型のスイッチングトランジスタＭ２及びＮチャネル型のスイッチングトランジスタＭ１が直列に接続されている。スイッチングトランジスタＭ１は、同期整流のためにローサイドに設けられ、スイッチングトランジスタＭ２は、ハイサイドに設けられる。スイッチングトランジスタＭ１，Ｍ２の間の接続ノードというＬＸは、接続ノード電圧ＶＬＸを有する。入力端子Ｐ１と接続ノードＬＸとの間にインダクタＬ１が接続され、出力端子Ｐ２と接地端子Ｐ３との間に出力コンデンサＣ１が接続されている。
A P-channel switching transistor M2 and an N-channel switching transistor M1 are connected in series between the output terminal P2 and the ground terminal P3 of the DC /
スイッチングトランジスタＭ１は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＮＬＳＩＤＥに応じて動作し、閉じたときに入力電圧ＶＩＮによりインダクタＬ１に充電する。スイッチングトランジスタＭ２は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＰＨＳＩＤＥに応じて動作し、閉じたときにインダクタＬ１の放電を行う。 Switching transistor M1 is connected to inductor L1 at connection node LX, operates in accordance with control signal NLSIDE, and charges inductor L1 with input voltage VIN when closed. The switching transistor M2 is connected to the inductor L1 at the connection node LX, operates in accordance with the control signal PHSIDE, and discharges the inductor L1 when closed.
図６の抵抗Ｒ１，Ｒ２、基準電圧生成回路１、及びＰＷＭコンパレータ２は、それぞれ、図１２の抵抗Ｒ１，Ｒ２、基準電圧生成回路１、及びＰＷＭコンパレータ２と同様に動作する。ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦの比較結果を示す出力信号ＰＷＭＯＵＴを、オン時間設定回路３Ｂ及び制御回路４Ｂに送る。
The resistors R1 and R2, the reference
オン時間設定回路３Ｂは、ローサイドのスイッチングトランジスタＭ１を開くためのオフ信号ＬＯＦＦを制御回路４Ｂに送る。オフ信号ＬＯＦＦは、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め決められた時間（オン時間）が経過したとき、ローレベルからハイレベルになる。
The on-
逆電流検出回路５Ｂには、入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、接地電圧ＧＮＤ、及び接続ノード電圧ＶＬＸが入力され、逆電流検出信号ＲＥＶＤＥＴを出力する。逆電流検出回路５Ｂは、出力端子Ｐ２からスイッチングトランジスタＭ２の方向に流れる逆電流の兆候又は逆電流の発生を検出したとき、制御回路４ＢによりスイッチングトランジスタＭ２を開く。
The reverse
制御回路４Ｂは、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴ、オフ信号ＬＯＦＦ、及び逆電流検出信号ＲＥＶＤＥＴに基づいて、各スイッチングトランジスタＭ１，Ｍ２のゲートにそれぞれ印加される制御信号ＮＬＳＩＤＥ，ＰＨＳＩＤＥを発生する。制御回路４Ｂは、出力電圧ＶＯＵＴが所定の定電圧になるように制御信号ＮＬＳＩＤＥ，ＰＨＳＩＤＥを発生する。
The
図７は、図６の逆電流検出回路５Ｂの構成を示す回路図である。逆電流検出回路５Ｂは、コンパレータ６、電流源７、減算器８、及びトランジスタＭ４を備える。
FIG. 7 is a circuit diagram showing a configuration of the reverse
逆電流検出回路５Ｂは、遅延時間Ｔｄ、インダクタンス値Ｌ、出力電圧ＶＯＵＴ、及び入力電圧ＶＩＮに基づいて、第１しきい値電圧ＶＬＸＴＨを計算する。
The reverse
逆電流検出回路５Ｂは、第１しきい値電圧ＶＬＸＴＨを計算するために、まず、遅延時間Ｔｄ、インダクタンス値Ｌ、出力電圧ＶＯＵＴ、及び入力電圧ＶＩＮに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。逆電流検出回路５Ｂは、インダクタ電流ＩＬがゼロになるときの接続ノード電圧ＶＬＸを表す基準電圧に基づいて、第２しきい値電圧ＶＲＥＦＲＥＶから第１しきい値電圧ＶＬＸＴＨを計算する。ＤＣ／ＤＣコンバータ２０Ｂが昇圧型のＤＣ／ＤＣコンバータである場合、基準電圧は出力電圧ＶＯＵＴである。逆電流検出回路５Ｂは、出力電圧ＶＯＵＴと第２しきい値電圧ＶＲＥＦＲＥＶの差にわたって、出力電圧ＶＯＵＴを第２しきい値電圧ＶＲＥＦＲＥＶの側とは逆の側に変化させた電圧として、第１しきい値電圧ＶＬＸＴＨを計算する。
In order to calculate the first threshold voltage VLXTH, the reverse
次いで、逆電流検出回路５Ｂは、スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨを超えて変化したとき、逆電流の兆候を検出したと判断する。このとき、逆電流検出回路５Ｂは、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。
Next, the reverse
以下、逆電流検出回路５Ｂの動作についてさらに説明する。
Hereinafter, the operation of the reverse
減算器８は、出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差電圧（ＶＯＵＴ−ＶＩＮ）を発生する。電流源７は、差電圧（ＶＯＵＴ−ＶＩＮ）に比例した電流ＩＢＩＡＳ＝Ａ３×（ＶＯＵＴ−ＶＩＮ）を発生する。電流ＩＢＩＡＳはトランジスタＭ４に流れる。
The subtracter 8 generates a difference voltage (VOUT−VIN) between the output voltage VOUT and the input voltage VIN. The
トランジスタＭ４は、スイッチングトランジスタＭ２と同じ特性を持つ。スイッチングトランジスタＭ２は、出力電圧ＶＯＵＴに依存するオン抵抗ＲＯＮ２（ＶＯＵＴ）を有する。トランジスタＭ４のゲートには接地電圧ＧＮＤが印加され、トランジスタＭ４は、出力電圧ＶＯＵＴに依存するオン抵抗ＲＯＮ４（ＶＯＵＴ）を有する。 The transistor M4 has the same characteristics as the switching transistor M2. The switching transistor M2 has an on-resistance RON2 (VOUT) that depends on the output voltage VOUT. The ground voltage GND is applied to the gate of the transistor M4, and the transistor M4 has an on-resistance RON4 (VOUT) that depends on the output voltage VOUT.
電流源７及びトランジスタＭ４の間のノードに、次式の第２しきい値電圧ＶＲＥＦＲＥＶが発生する。
A second threshold voltage VREFREFV of the following formula is generated at a node between the
ＶＲＥＦＲＥＶ＝ＶＯＵＴ−Ａ３×ＲＯＮ４（ＶＯＵＴ）×（ＶＯＵＴ−ＶＩＮ） VREFREV = VOUT−A3 × RON4 (VOUT) × (VOUT−VIN)
コンパレータ６において、第１非反転入力端子及び第２非反転入力端子には出力電圧ＶＯＵＴがそれぞれ印加され、第１反転入力端子には接続ノード電圧ＶＬＸが印加され、第２反転入力端子には第２しきい値電圧ＶＲＥＦＲＥＶが印加されている。 In the comparator 6, the output voltage VOUT is applied to the first non-inverting input terminal and the second non-inverting input terminal, the connection node voltage VLX is applied to the first inverting input terminal, and the second inverting input terminal is connected to the second non-inverting input terminal. Two threshold voltage VREFREV is applied.
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間（すなわち、制御信号ＰＨＳＩＤＥがローレベルのとき）、以下のように動作する。 The comparator 6 operates as follows during a period in which the switching transistor M2 is on (that is, when the control signal PHSIDE is at a low level).
コンパレータ６は、（第１非反転入力端子の電圧−第１反転入力端子の電圧＋第２非反転入力端子の電圧−第２反転入力端子の電圧）が正であれば、その出力信号である逆電流検出信号ＲＥＶＤＥＴをハイレベルにして、負であれば、ローレベルにする。すなわち、コンパレータ６から出力される逆電流検出信号ＲＥＶＤＥＴは、以下の条件でハイレベルになる。 The comparator 6 is an output signal if (the voltage of the first non-inverting input terminal−the voltage of the first inverting input terminal + the voltage of the second non-inverting input terminal−the voltage of the second inverting input terminal) is positive. The reverse current detection signal REVDET is set to a high level, and if it is negative, it is set to a low level. That is, the reverse current detection signal REVDET output from the comparator 6 becomes high level under the following conditions.
ＶＯＵＴ−ＶＬＸ＋ＶＯＵＴ−ＶＲＥＦＲＥＶ＞０
従って、
ＶＬＸ＜ＶＯＵＴ×２−ＶＲＥＦＲＥＶ
VOUT-VLX + VOUT-VREFREV> 0
Therefore,
VLX <VOUT × 2-VREFREV
後者の不等式の右辺を、第１しきい値電圧ＶＬＸＴＨ＝ＶＯＵＴ×２−ＶＲＥＦＲＥＶとする。 Let the right side of the latter inequality be the first threshold voltage VLXTH = VOUT × 2−VREFREF.
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間、その４つの入力端子に印加された電圧の比較結果を逆電流検出信号ＲＥＶＤＥＴにより制御回路４に送る。コンパレータ６は、スイッチングトランジスタＭ２がオンしているとき以外は、その入力端子に印加された電圧を比較せず、ローレベルに固定された逆電流検出信号ＲＥＶＤＥＴを、制御回路４に送る。
The comparator 6 sends the comparison result of the voltages applied to the four input terminals to the
電流源７の係数Ａ３は、以下のように決定される。
The coefficient A3 of the
スイッチングトランジスタＭ２がオンしているとき、スイッチングトランジスタＭ２を流れるインダクタ電流ＩＬの傾きｄＩＬ／ｄｔは、次式で与えられる。 When the switching transistor M2 is on, the slope dIL / dt of the inductor current IL flowing through the switching transistor M2 is given by the following equation.
ｄＩＬ／ｄｔ＝−（ＶＯＵＴ−ＶＩＮ）／Ｌ dIL / dt =-(VOUT-VIN) / L
スイッチングトランジスタＭ２をインダクタ電流ＩＬが流れているとき、しきい値電流ＩＬＤＥＴ（接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで低下して一致したときのインダクタ電流ＩＬ）は、次式で与えられる。 When the inductor current IL flows through the switching transistor M2, the threshold current ILDET (inductor current IL when the connection node voltage VLX decreases to the first threshold voltage VLXTH) is given by the following equation: .
ＩＬＤＥＴ
＝（ＶＬＸＴＨ−ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）
＝（ＶＯＵＴ−ＶＲＥＦＲＥＶ）／ＲＯＮ２（ＶＯＵＴ）
＝Ａ３×ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）×（ＶＯＵＴ−ＶＩＮ）
＝Ｂ３×（ＶＯＵＴ−ＶＩＮ）
ILDET
= (VLXTH-VOUT) / RON2 (VOUT)
= (VOUT-VREFREV) / RON2 (VOUT)
= A3 × RON4 (VOUT) / RON2 (VOUT) × (VOUT−VIN)
= B3 x (VOUT-VIN)
ここで、Ｂ３＝Ａ３×ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）を用いている。 Here, B3 = A3 × RON4 (VOUT) / RON2 (VOUT) is used.
スイッチングトランジスタＭ２及びトランジスタＭ４は同じ特性を持つので、それらのオン抵抗ＲＯＮ２（ＶＯＵＴ）及びＲＯＮ４（ＶＯＵＴ）も同じ特性を持つ。従って、ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）は、出力電圧ＶＯＵＴに依存しない値となる。これより、係数Ｂ３も出力電圧ＶＯＵＴに依存しない値となる。 Since the switching transistor M2 and the transistor M4 have the same characteristics, their on-resistances RON2 (VOUT) and RON4 (VOUT) also have the same characteristics. Therefore, RON4 (VOUT) / RON2 (VOUT) is a value that does not depend on the output voltage VOUT. Accordingly, the coefficient B3 is also a value that does not depend on the output voltage VOUT.
制御回路４の検出遅延時間と、逆電流検出回路５の伝播遅延時間との合計を、遅延時間Ｔｄとする。オフ時電流ＩＬＯＦＦは、次式で与えられる。
The sum of the detection delay time of the
ＩＬＯＦＦ＝ＩＬＤＥＴ＋ｄＩＬ／ｄｔ×Ｔｄ ILOFF = ILDET + dIL / dt × Td
オフ時電流ＩＬＯＦＦ＝０であるとすると、次式が成り立つ。 Assuming that the off-state current ILOFF = 0, the following equation holds.
ＩＬＯＦＦ＝Ｂ３×（ＶＯＵＴ−ＶＩＮ）−（ＶＯＵＴ−ＶＩＮ）／Ｌ×Ｔｄ＝０
従って、
Ｂ３＝Ａ３×ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）＝Ａ３＝Ｔｄ／Ｌ
ILOFF = B3 × (VOUT−VIN) − (VOUT−VIN) / L × Td = 0
Therefore,
B3 = A3 × RON4 (VOUT) / RON2 (VOUT) = A3 = Td / L
すなわち、Ａ３＝Ｔｄ／Ｌを満たすように電流源７の係数Ａ３を設定すると、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴにかかわりなく、インダクタ電流ＩＬがゼロになる瞬間にスイッチングトランジスタＭ２をオフできる。このとき、インダクタ電流ＩＬの逆電流は発生しない。電流源７の係数Ａ２は、遅延時間Ｔｄ及びインダクタＬ１のインダクタンス値Ｌに基づいて設定される。
That is, when the coefficient A3 of the
図８は、図６のＤＣ／ＤＣコンバータ２０Ｂ内の各信号の波形を示すタイミングチャートである。図８を参照して、図６のＤＣ／ＤＣコンバータ２０Ｂの動作を説明する。
FIG. 8 is a timing chart showing waveforms of signals in the DC /
出力コンデンサＣ１に充電されている電荷は、出力電流ＩＯＵＴとして放電され、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴの低下とともに、フィードバック電圧ＶＦＢも低下してくる。 The charge charged in the output capacitor C1 is discharged as the output current IOUT, and the output voltage VOUT decreases. As the output voltage VOUT decreases, the feedback voltage VFB also decreases.
ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦを常に比較している。フィードバック電圧ＶＦＢがコンバータ基準電圧ＶＲＥＦ以下になると、ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴはハイレベルからローレベルになる。
The
ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴがハイレベルからローレベルになると、制御回路４Ｂは、制御信号ＮＬＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ１をオンする。スイッチングトランジスタＭ１がオンすると、接続ノード電圧ＶＬＸは接地電圧ＧＮＤとなり、インダクタ電流ＩＬは、ＶＩＮ／Ｌの傾きでゼロから上昇する。
When the output voltage PWMOUT of the
オン時間設定回路３Ｂにおいて、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め設定されたオン時間が経過すると、オフ信号ＬＯＦＦがローレベルからハイレベルになる。オフ信号ＬＯＦＦがローレベルからハイレベルになると、制御回路４Ｂにおける一定の伝播遅延時間後、制御回路４Ｂは、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ１をオフする。スイッチングトランジスタＭ１をオフすると、制御回路４Ｂは、制御信号ＰＨＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオンする。スイッチングトランジスタＭ２がオンすると、接続ノード電圧ＶＬＸは入力電圧ＶＩＮ程度まで下がり、インダクタ電流ＩＬは、−（ＶＯＵＴ−ＶＩＮ）／Ｌの傾きで減少する。
In the on
スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで低下したとき、一定の検出遅延時間後、コンパレータ６は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４Ｂにおける一定の伝播遅延時間後、制御回路４は、制御信号ＰＨＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ２をオフする。前述したように、スイッチングトランジスタＭ２がオフするとき、インダクタ電流ＩＬはゼロであり、その逆電流は発生しない。
When the switching transistor M2 is on and the connection node voltage VLX decreases to the first threshold voltage VLXTH, after a certain detection delay time, the comparator 6 changes the reverse current detection signal REVDET from low level to high level. Change to level. When the reverse current detection signal REVDET changes from the low level to the high level, after a certain propagation delay time in the
以上説明したように、図６のＤＣ／ＤＣコンバータ２０Ｂによれば、負荷装置１００の消費電力の大きさにかかわらず、インダクタ電流ＩＬの逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
As described above, according to the DC /
第４の実施形態．
図９は、本発明の第４の実施形態に係るＤＣ／ＤＣコンバータ２０Ｃの構成を示す回路図である。図１は、ＤＣ／ＤＣコンバータ２０Ｃと、その出力端子に接続された負荷装置１００とを示す。図９のＤＣ／ＤＣコンバータ２０Ｃは、外付部品であるインダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２と、図１のＤＣ／ＤＣコンバータ２０の他の素子を含む集積回路３０とを備える。集積回路３０は、出力電圧ＶＯＵＴの値を検出するための端子を備えていないので、内部の逆電流検出回路５は、出力電圧ＶＯＵＴの値を取得することができない。従って、ＤＣ／ＤＣコンバータ２０Ｃは、出力電圧ＶＯＵＴの値を内部で生成する。
Fourth embodiment.
FIG. 9 is a circuit diagram showing a configuration of a DC / DC converter 20C according to the fourth embodiment of the present invention. FIG. 1 shows a DC / DC converter 20C and a
集積回路３０は、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３、制御回路４、逆電流検出回路５、出力電圧生成回路９、スイッチングトランジスタＭ１，Ｍ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。出力電圧生成回路９は、接続ノード電圧ＶＬＸに基づいて内部検出出力電圧ＶＯＵＴＩＮＴを生成する。図１の逆電流検出回路５には、出力電圧ＶＯＵＴ、接地電圧ＧＮＤ、及び接続ノード電圧ＶＬＸが入力されたが、図９の逆電流検出回路５には、出力電圧ＶＯＵＴに代えて内部検出出力電圧ＶＯＵＴＩＮＴが入力される。
The
図１０は、図９の出力電圧生成回路９の構成を示す回路図である。出力電圧生成回路９には、接続ノード電圧ＶＬＸが入力される。出力電圧生成回路９は、抵抗Ｒ５及びコンデンサＣ２からなるＲＣのローパスフィルタを備え、接続ノード電圧ＶＬＸを積分して、内部検出出力電圧ＶＯＵＴＩＮＴを生成する。
FIG. 10 is a circuit diagram showing a configuration of the output
図１１は、図１０の出力電圧生成回路９の各信号の波形を示すタイミングチャートである。図１１を参照して、図１０の出力電圧生成回路９の動作を説明する。
FIG. 11 is a timing chart showing waveforms of signals of the output
ＤＣ／ＤＣコンバータ２０Ｃは、インダクタ電流ＩＬがゼロになる期間を含まない連続モードと、インダクタ電流ＩＬがゼロになる期間を含む不連続モードとを有する。 DC / DC converter 20C has a continuous mode that does not include a period in which inductor current IL is zero, and a discontinuous mode that includes a period in which inductor current IL is zero.
連続モードの場合、スイッチングトランジスタＭ１のオンデューティＤｏｎは、次式で与えられる。 In the continuous mode, the on-duty Don of the switching transistor M1 is given by the following equation.
Ｄｏｎ＝ＶＯＵＴ／ＶＩＮ Don = VOUT / VIN
スイッチングトランジスタＭ１がオンしたときの接続ノード電圧ＶＬＸは、入力電圧ＶＩＮ程度になり、スイッチングトランジスタＭ２がオンしたときの接続ノード電圧ＶＬＸは接地電圧ＧＮＤ程度になる。これより、内部検出出力電圧ＶＯＵＴＩＮＴは、次式で与えられる。 The connection node voltage VLX when the switching transistor M1 is turned on is about the input voltage VIN, and the connection node voltage VLX when the switching transistor M2 is turned on is about the ground voltage GND. Thus, the internal detection output voltage VOUTINT is given by the following equation.
ＶＯＵＴＩＮＴ＝ＶＩＮ×Ｄｏｎ
＝ＶＩＮ×（ＶＯＵＴ／ＶＩＮ）
＝ＶＯＵＴ
VOUTINT = VIN × Don
= VIN × (VOUT / VIN)
= VOUT
従って、逆電流検出回路５は、内部検出出力電圧ＶＯＵＴＩＮＴを、出力電圧ＶＯＵＴとして用いることができる。
Therefore, the reverse
また、不連続モードの場合、インダクタ電流ＩＬがゼロのときには、スイッチングトランジスタＭ１及びＭ２の両方がオフしているので、接続ノード電圧ＶＬＸは出力電圧ＶＯＵＴに等しくなる。このため、内部検出出力電圧ＶＯＵＴＩＮＴも出力電圧ＶＯＵＴに等しくなり、内部検出出力電圧ＶＯＵＴＩＮＴを、出力電圧ＶＯＵＴとして用いることができる。 In the discontinuous mode, when the inductor current IL is zero, since both the switching transistors M1 and M2 are off, the connection node voltage VLX becomes equal to the output voltage VOUT. Therefore, the internal detection output voltage VOUTINT is also equal to the output voltage VOUT, and the internal detection output voltage VOUTINT can be used as the output voltage VOUT.
図９の出力電圧生成回路９は、第１〜第３の実施形態のＤＣ／ＤＣコンバータ２０，２０Ａ，２０Ｂにも適用可能である。
The output
変形例．
一般に、降圧型のＤＣ／ＤＣコンバータでは、接地電圧ＧＮＤよりも低い第１しきい値電圧ＶＬＸＴＨを生成することは難しい。また、一般に、昇圧型のＤＣ／ＤＣコンバータでは、出力電圧ＶＯＵＴよりも高い第１しきい値電圧ＶＬＸＴＨを生成することは難しい。従って、第１〜第４の実施形態では、最初に第２しきい値電圧ＶＲＥＦＲＥＶを推定し、４入力のコンパレータ６を用いて第２しきい値電圧ＶＲＥＦＲＥＶから第１しきい値電圧ＶＬＸＴＨを計算した。
Modified example.
In general, in a step-down DC / DC converter, it is difficult to generate the first threshold voltage VLXTH that is lower than the ground voltage GND. In general, it is difficult for the step-up DC / DC converter to generate the first threshold voltage VLXTH higher than the output voltage VOUT. Therefore, in the first to fourth embodiments, first, the second threshold voltage VREFREV is estimated, and the first threshold voltage VLXTH is calculated from the second threshold voltage VREFREF using the four-input comparator 6. did.
しかしながら、本発明の実施形態はこれに限定されず、逆電流検出回路は、直接に第１しきい値電圧ＶＬＸＴＨを計算し、２入力のコンパレータを用いて接続ノード電圧ＶＬＸと第１しきい値電圧ＶＬＸＴＨとを比較してもよい。 However, the embodiment of the present invention is not limited to this, and the reverse current detection circuit directly calculates the first threshold voltage VLXTH and uses the two-input comparator to connect the connection node voltage VLX and the first threshold voltage. The voltage VLXTH may be compared.
また、逆電流検出回路は、非反転入力端子及び反転入力端子の一方に印加される電圧にオフセットを付加する２入力のコンパレータを備えてもよい。この場合、降圧型のＤＣ／ＤＣコンバータでは、逆電流検出回路は、実際には接地電圧ＧＮＤよりも高い電圧を第１しきい値電圧ＶＬＸＴＨとして計算し、２入力のコンパレータを用いて接続ノード電圧ＶＬＸと比較してもよい。また、昇圧型のＤＣ／ＤＣコンバータでは、逆電流検出回路は、実際には出力電圧ＶＯＵＴよりも低い電圧を第１しきい値電圧ＶＬＸＴＨとして計算し、２入力のコンパレータを用いて接続ノード電圧ＶＬＸと比較してもよい。 The reverse current detection circuit may include a two-input comparator that adds an offset to the voltage applied to one of the non-inverting input terminal and the inverting input terminal. In this case, in the step-down DC / DC converter, the reverse current detection circuit actually calculates a voltage higher than the ground voltage GND as the first threshold voltage VLXTH, and uses the two-input comparator to connect the connection node voltage. You may compare with VLX. In the step-up DC / DC converter, the reverse current detection circuit actually calculates a voltage lower than the output voltage VOUT as the first threshold voltage VLXTH, and uses the two-input comparator to connect the connection node voltage VLX. May be compared.
第１〜第４の実施形態のＤＣ／ＤＣコンバータ２０，２０Ａ〜２０Ｃにおいて、ＰＷＭコンパレータ２に代えて、ＶＦＭモードで制御回路４を動作させる回路を備えてもよい。
In the DC /
第１〜第４の実施形態のＤＣ／ＤＣコンバータ２０，２０Ａ〜２０Ｃを備えた電子機器を提供してもよい。電子機器は、例えば、携帯電話機、無線通信装置、携帯型のパーソナルコンピュータ、携帯型のメディアプレーヤ、などであってもよい。
You may provide the electronic device provided with DC /
本発明の態様に係るＤＣ／ＤＣコンバータは、以下の構成を備えたことを特徴とする。 A DC / DC converter according to an aspect of the present invention has the following configuration.
本発明の第１の態様に係るＤＣ／ＤＣコンバータによれば、
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とするＤＣ／ＤＣコンバータ。
According to the DC / DC converter according to the first aspect of the present invention,
In a synchronous rectification type DC / DC converter that converts an input voltage input to an input terminal into a predetermined constant voltage and outputs the voltage to an output terminal, the DC / DC converter includes:
An inductor having a predetermined inductance value;
A first switching element connected to the inductor at a connection node, operating in response to a first control signal, and charging the inductor with the input voltage when closed;
A second switching element connected to the inductor at the connection node, operating in response to a second control signal, and discharging the inductor when closed;
A control circuit for generating the first and second control signals so that the output voltage becomes the predetermined constant voltage;
A reverse current detection circuit that opens the second switching element by the control circuit when detecting the sign of the reverse current flowing from the output terminal toward the second switching element or the occurrence of the reverse current;
The reverse current detection circuit includes:
Based on the delay time from when the reverse current detection circuit detects the occurrence of the reverse current to when the control circuit opens the second switching element, the inductance value, and the output voltage, the second switching A voltage at the connection node when the element is closed, and a first threshold voltage representing a voltage at the connection node at a time preceding the time when the current flowing through the inductor becomes zero before the delay time. Calculate
When the second switching element is closed and when the voltage at the connection node changes beyond the first threshold voltage, it is determined that the sign of the reverse current is detected. DC / DC converter.
本発明の第２の態様に係るＤＣ／ＤＣコンバータによれば、第１の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、
前記遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする。
According to the DC / DC converter according to the second aspect of the present invention, in the DC / DC converter according to the first aspect,
The reverse current detection circuit includes:
Based on the delay time, the inductance value, and the output voltage, a second threshold voltage representing a voltage of the connection node when the reverse current flows and flows over the delay time is estimated,
Based on a reference voltage representing a voltage of the connection node when a current flowing through the inductor becomes zero, the reference voltage is set to the second threshold voltage over a difference between the reference voltage and the second threshold voltage. The first threshold voltage is calculated by changing to the side opposite to the first side.
本発明の第３の態様に係るＤＣ／ＤＣコンバータによれば、第２の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、前記遅延時間、前記インダクタンス値、及び前記ＤＣ／ＤＣコンバータが動作しているときの前記出力電圧に基づいて、前記第２しきい値電圧を推定することを特徴とする。
According to the DC / DC converter according to the third aspect of the present invention, in the DC / DC converter according to the second aspect,
The reverse current detection circuit estimates the second threshold voltage based on the delay time, the inductance value, and the output voltage when the DC / DC converter is operating. .
本発明の第４の態様に係るＤＣ／ＤＣコンバータによれば、
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とする。
According to the DC / DC converter according to the fourth aspect of the present invention,
In a synchronous rectification type DC / DC converter that converts an input voltage input to an input terminal into a predetermined constant voltage and outputs the voltage to an output terminal, the DC / DC converter includes:
An inductor having a predetermined inductance value;
A first switching element connected to the inductor at a connection node, operating in response to a first control signal, and charging the inductor with the input voltage when closed;
A second switching element connected to the inductor at the connection node, operating in response to a second control signal, and discharging the inductor when closed;
A control circuit for generating the first and second control signals so that the output voltage becomes the predetermined constant voltage;
A reverse current detection circuit that opens the second switching element by the control circuit when detecting the sign of the reverse current flowing from the output terminal toward the second switching element or the occurrence of the reverse current;
The reverse current detection circuit includes:
Based on the delay time from when the reverse current detection circuit detects the occurrence of the reverse current until the control circuit opens the second switching element, the inductance value, the output voltage, and the input voltage, A first node representing a voltage of the connection node when the second switching element is closed, the voltage of the connection node at a time preceding the time when the current flowing through the inductor becomes zero over the delay time. Calculate the threshold voltage,
When the second switching element is closed and when the voltage at the connection node changes beyond the first threshold voltage, it is determined that the sign of the reverse current is detected. .
本発明の第５の態様に係るＤＣ／ＤＣコンバータによれば、第４の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、
前記遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする。
According to the DC / DC converter according to the fifth aspect of the present invention, in the DC / DC converter according to the fourth aspect,
The reverse current detection circuit includes:
Based on the delay time, the inductance value, the output voltage, and the input voltage, a second threshold voltage representing a voltage of the connection node when the reverse current flows for the delay time after the reverse current is generated. Estimate
Based on a reference voltage representing a voltage of the connection node when a current flowing through the inductor becomes zero, the reference voltage is set to the second threshold voltage over a difference between the reference voltage and the second threshold voltage. The first threshold voltage is calculated by changing to the side opposite to the first side.
本発明の第６の態様に係るＤＣ／ＤＣコンバータによれば、第５の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、前記遅延時間、前記インダクタンス値、及び前記ＤＣ／ＤＣコンバータが動作しているときの前記入力電圧及び前記出力電圧に基づいて、前記第２しきい値電圧を推定することを特徴とする。
According to the DC / DC converter according to the sixth aspect of the present invention, in the DC / DC converter according to the fifth aspect,
The reverse current detection circuit estimates the second threshold voltage based on the delay time, the inductance value, and the input voltage and the output voltage when the DC / DC converter is operating. It is characterized by.
本発明の第７の態様に係るＤＣ／ＤＣコンバータによれば、第１〜第６のうちの１つの態様に係るＤＣ／ＤＣコンバータにおいて、
前記ＤＣ／ＤＣコンバータは降圧型のＤＣ／ＤＣコンバータであり、
前記インダクタは、前記接続ノードと前記出力端子との間に接続されることを特徴とする。
According to the DC / DC converter according to the seventh aspect of the present invention, in the DC / DC converter according to one of the first to sixth aspects,
The DC / DC converter is a step-down DC / DC converter,
The inductor is connected between the connection node and the output terminal.
本発明の第８の態様に係るＤＣ／ＤＣコンバータによれば、第１〜第６のうちの１つの態様に係るＤＣ／ＤＣコンバータにおいて、
前記ＤＣ／ＤＣコンバータは昇圧型のＤＣ／ＤＣコンバータであり、
前記インダクタは、前記入力端子と前記接続ノードとの間に接続されることを特徴とする。
According to the DC / DC converter according to the eighth aspect of the present invention, in the DC / DC converter according to one of the first to sixth aspects,
The DC / DC converter is a step-up DC / DC converter,
The inductor is connected between the input terminal and the connection node.
本発明の第９の態様に係るＤＣ／ＤＣコンバータによれば、第１〜第７のうちの１つの態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、前記接続ノードの電圧を積分することにより前記出力電圧を生成する出力電圧生成回路を備えることを特徴とする。
According to the DC / DC converter according to the ninth aspect of the present invention, in the DC / DC converter according to one of the first to seventh aspects,
The reverse current detection circuit includes an output voltage generation circuit that generates the output voltage by integrating the voltage of the connection node.
本発明の第１０の態様に係る電子機器によれば、第１〜第９のうちの１つの態様に係るＤＣ／ＤＣコンバータを備えたことを特徴とする。 The electronic apparatus according to the tenth aspect of the present invention is characterized by including the DC / DC converter according to one of the first to ninth aspects.
本発明によれば、負荷の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。 According to the present invention, the reverse current of the inductor current can be prevented and the loss can be reduced regardless of the power consumption of the load, so that the efficiency at light load can be improved.
本発明によれば、出力電圧の条件、又は出力電圧及び入力電圧の条件に関わらず、インダクタ電流の逆電流を防止でき、かつ損失をより小さくすることができ、軽負荷時の効率を向上させることができる。 According to the present invention, the reverse current of the inductor current can be prevented regardless of the output voltage condition or the output voltage and input voltage conditions, and the loss can be further reduced, thereby improving the efficiency at light load. be able to.
本発明によれば、逆電流検出回路は、出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。 According to the present invention, the reverse current detection circuit changes the second threshold voltage according to the output voltage, so that the inductor current when turning off the second switching element is zero regardless of the output voltage. can do.
本発明によれば、逆電流検出回路は、ＤＣ／ＤＣコンバータが動作しているときの出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。 According to the present invention, the reverse current detection circuit changes the second threshold voltage according to the output voltage when the DC / DC converter is operating, so that the second switching voltage can be changed regardless of the output voltage. The inductor current when the element is turned off can be zero.
本発明によれば、逆電流検出回路は、入力電圧及び出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。 According to the present invention, the reverse current detection circuit changes the second threshold voltage according to the input voltage and the output voltage, so that the inductor current when the second switching element is turned off regardless of the output voltage. Can be zero.
本発明によれば、逆電流検出回路は、ＤＣ／ＤＣコンバータが動作しているときの入力電圧及び出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。 According to the present invention, the reverse current detection circuit changes the second threshold voltage according to the input voltage and the output voltage when the DC / DC converter is operating, so The inductor current when turning off the two switching elements can be made zero.
本発明によれば、インダクタ電流の逆電流が発生しないように、逆電流検出回路が逆電流の発生を検出してから制御回路により第２のスイッチング素子を開くまでの遅延時間を考慮し、逆電流の兆候を適切に検出することができる。 According to the present invention, in order to prevent the reverse current of the inductor current from occurring, the delay time from when the reverse current detection circuit detects the occurrence of the reverse current to when the control circuit opens the second switching element is considered The signs of current can be detected appropriately.
１…基準電圧生成回路、
２…ＰＷＭコンパレータ、
３，３Ｂ…オン時間設定回路、
４，４Ｂ…制御回路、
５，５Ｂ…逆電流検出回路、
６…コンパレータ、
７…電流源、
８…減算器、
９…出力電圧生成回路、
２０，２０Ａ〜２０Ｃ…ＤＣ／ＤＣコンバータ、
３０…集積回路、
１００…負荷装置、
Ｍ１，Ｍ２…スイッチングトランジスタ、
Ｍ３，Ｍ４…トランジスタ、
Ｄ１，Ｄ２…寄生ダイオード、
Ｌ１…インダクタ、
Ｃ１…出力コンデンサ、
Ｃ２…コンデンサ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗、
ＶＩＮ…入力電圧、
ＶＯＵＴ…出力電圧、
ＶＬＸ…接続ノード電圧、
ＧＮＤ…接地電圧、
ＩＯＵＴ…出力電流、
ＩＬ…インダクタ電流、
ＶＦＢ…フィードバック電圧、
ＶＲＥＦ…コンバータ基準電圧、
ＶＲＥＦＲＥＶ…第２しきい値電圧、
ＶＬＸＴＨ…第１しきい値電圧、
ＨＯＦＦ，ＬＯＦＦ…オフ信号、
ＰＷＭＯＵＴ…ＰＷＭコンパレータ２の出力信号、
ＲＥＶＤＥＴ…逆電流検出信号、
ＩＬＤＥＴ…しきい値電流、
ＩＬＯＦＦ…オフ時電流、
ＰＨＳＩＤＥ，ＮＬＳＩＤＥ…制御信号、
ＬＸ…接続ノード、
Ｐ１…入力端子、
Ｐ２…出力端子、
Ｐ３…接地端子。
1 ... Reference voltage generation circuit,
2 ... PWM comparator,
3, 3B ... ON time setting circuit,
4, 4B ... control circuit,
5, 5B ... reverse current detection circuit,
6 ... Comparator,
7 ... Current source,
8 ... subtractor,
9: Output voltage generation circuit,
20, 20A-20C ... DC / DC converter,
30: Integrated circuit,
100 ... load device,
M1, M2 ... switching transistors,
M3, M4 ... transistor,
D1, D2 ... parasitic diodes,
L1 ... inductor,
C1 ... output capacitor,
C2: Capacitor,
R1, R2, R3, R4, R5 ... resistance,
VIN: Input voltage,
VOUT: Output voltage,
VLX: Connection node voltage,
GND: Ground voltage,
IOUT: Output current,
IL: Inductor current,
VFB ... feedback voltage,
VREF: Converter reference voltage,
VREFREV ... second threshold voltage,
VLXTH: first threshold voltage,
HOFF, LOFF ... OFF signal,
PWMOUT: Output signal of the
REVDET ... reverse current detection signal,
ILDET ... threshold current,
ILOFF: Current when off,
PHSIDE, NLSIDE ... control signal,
LX ... Connection node,
P1 ... input terminal,
P2: Output terminal,
P3: Ground terminal.
Claims (10)
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とするＤＣ／ＤＣコンバータ。 In a synchronous rectification type DC / DC converter that converts an input voltage input to an input terminal into a predetermined constant voltage and outputs the voltage to an output terminal, the DC / DC converter includes:
An inductor having a predetermined inductance value;
A first switching element connected to the inductor at a connection node, operating in response to a first control signal, and charging the inductor with the input voltage when closed;
A second switching element connected to the inductor at the connection node, operating in response to a second control signal, and discharging the inductor when closed;
A control circuit for generating the first and second control signals so that the output voltage becomes the predetermined constant voltage;
A reverse current detection circuit that opens the second switching element by the control circuit when detecting the sign of the reverse current flowing from the output terminal toward the second switching element or the occurrence of the reverse current;
The reverse current detection circuit includes:
Based on the delay time from when the reverse current detection circuit detects the occurrence of the reverse current to when the control circuit opens the second switching element, the inductance value, and the output voltage, the second switching A voltage at the connection node when the element is closed, and a first threshold voltage representing a voltage at the connection node at a time preceding the time when the current flowing through the inductor becomes zero before the delay time. Calculate
When the second switching element is closed and when the voltage at the connection node changes beyond the first threshold voltage, it is determined that the sign of the reverse current is detected. DC / DC converter.
前記遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。 The reverse current detection circuit includes:
Based on the delay time, the inductance value, and the output voltage, a second threshold voltage representing a voltage of the connection node when the reverse current flows and flows over the delay time is estimated,
Based on a reference voltage representing a voltage of the connection node when a current flowing through the inductor becomes zero, the reference voltage is set to the second threshold voltage over a difference between the reference voltage and the second threshold voltage. 2. The DC / DC converter according to claim 1, wherein the first threshold voltage is calculated by changing to a side opposite to the first side.
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とするＤＣ／ＤＣコンバータ。 In a synchronous rectification type DC / DC converter that converts an input voltage input to an input terminal into a predetermined constant voltage and outputs the voltage to an output terminal, the DC / DC converter includes:
An inductor having a predetermined inductance value;
A first switching element connected to the inductor at a connection node, operating in response to a first control signal, and charging the inductor with the input voltage when closed;
A second switching element connected to the inductor at the connection node, operating in response to a second control signal, and discharging the inductor when closed;
A control circuit for generating the first and second control signals so that the output voltage becomes the predetermined constant voltage;
A reverse current detection circuit that opens the second switching element by the control circuit when detecting the sign of the reverse current flowing from the output terminal toward the second switching element or the occurrence of the reverse current;
The reverse current detection circuit includes:
Based on the delay time from when the reverse current detection circuit detects the occurrence of the reverse current until the control circuit opens the second switching element, the inductance value, the output voltage, and the input voltage, A first node representing a voltage of the connection node when the second switching element is closed, the voltage of the connection node at a time preceding the time when the current flowing through the inductor becomes zero over the delay time. Calculate the threshold voltage,
When the second switching element is closed and when the voltage at the connection node changes beyond the first threshold voltage, it is determined that the sign of the reverse current is detected. DC / DC converter.
前記遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする請求項４記載のＤＣ／ＤＣコンバータ。 The reverse current detection circuit includes:
Based on the delay time, the inductance value, the output voltage, and the input voltage, a second threshold voltage representing a voltage of the connection node when the reverse current flows for the delay time after the reverse current is generated. Estimate
Based on a reference voltage representing a voltage of the connection node when a current flowing through the inductor becomes zero, the reference voltage is set to the second threshold voltage over a difference between the reference voltage and the second threshold voltage. 5. The DC / DC converter according to claim 4, wherein the first threshold voltage is calculated by changing to a side opposite to the first side.
前記インダクタは、前記接続ノードと前記出力端子との間に接続されることを特徴とする請求項１〜６のうちの１つに記載のＤＣ／ＤＣコンバータ。 The DC / DC converter is a step-down DC / DC converter,
The DC / DC converter according to claim 1, wherein the inductor is connected between the connection node and the output terminal.
前記インダクタは、前記入力端子と前記接続ノードとの間に接続されることを特徴とする請求項１〜６のうちの１つに記載のＤＣ／ＤＣコンバータ。 The DC / DC converter is a step-up DC / DC converter,
The DC / DC converter according to claim 1, wherein the inductor is connected between the input terminal and the connection node.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014148120A JP2016025747A (en) | 2014-07-18 | 2014-07-18 | Dc/dc converter and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014148120A JP2016025747A (en) | 2014-07-18 | 2014-07-18 | Dc/dc converter and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016025747A true JP2016025747A (en) | 2016-02-08 |
Family
ID=55272091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014148120A Pending JP2016025747A (en) | 2014-07-18 | 2014-07-18 | Dc/dc converter and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016025747A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108427028A (en) * | 2017-02-13 | 2018-08-21 | 三星电子株式会社 | A kind of semiconductor devices for monitoring backward voltage |
-
2014
- 2014-07-18 JP JP2014148120A patent/JP2016025747A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108427028A (en) * | 2017-02-13 | 2018-08-21 | 三星电子株式会社 | A kind of semiconductor devices for monitoring backward voltage |
| CN108427028B (en) * | 2017-02-13 | 2022-06-07 | 三星电子株式会社 | Semiconductor device for monitoring reverse voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111183576B (en) | Method and controller for seamless mode transition in switching regulator | |
| US9035640B2 (en) | High efficient control circuit for buck-boost converters and control method thereof | |
| US8242764B2 (en) | DC-DC converter having VFM mode in which inductor current increases and switching frequency decreases | |
| JP5504685B2 (en) | Switching regulator and operation control method thereof | |
| KR100945437B1 (en) | Switching regulator | |
| US8698475B2 (en) | Switching-mode power supply with ripple mode control and associated methods | |
| US9584019B2 (en) | Switching regulator and control method thereof | |
| JP5493296B2 (en) | Switching regulator | |
| US8248040B2 (en) | Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter | |
| US9602004B2 (en) | Efficient control circuit for buck-boost converters and control method thereof | |
| US9306451B2 (en) | Switch mode power supply control circuit to reduce overshoot of an output voltage | |
| US9729061B2 (en) | Boost regulator having adaptive dead time | |
| KR101354428B1 (en) | Switching regulator and electronic device incorporating same | |
| JP6209022B2 (en) | Switching regulator | |
| JP5091028B2 (en) | Switching regulator and semiconductor device including the switching regulator | |
| US20160028311A1 (en) | Switching power supply device | |
| JP2010063276A (en) | Current-mode control type switching regulator | |
| JP2008228514A (en) | Switching regulator and operation control method therefor | |
| JP2009247202A (en) | Reverse current reduction technique for dc/dc system | |
| CN107872155B (en) | Implementation of spread spectrum in PFM mode for DC-DC converter | |
| US10693376B2 (en) | Electronic converter and method of operating an electronic converter | |
| US8928294B2 (en) | Step-up switching power supply | |
| US20140253080A1 (en) | Method and apparatus for advanced pulse skipping control in buck regulators | |
| US20130335050A1 (en) | Switching regulator control circuit | |
| US10243464B2 (en) | Power regulator with prevention of inductor current reversal |