JP2016025265A

JP2016025265A - Optical semiconductor module

Info

Publication number: JP2016025265A
Application number: JP2014149527A
Authority: JP
Inventors: 崇浩竹内; Takahiro Takeuchi
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 2014-07-23
Filing date: 2014-07-23
Publication date: 2016-02-08

Abstract

PROBLEM TO BE SOLVED: To provide an optical semiconductor module that enables a package to be miniaturized.SOLUTION: An optical semiconductor module has a Peltier element having an upper insulation substrate 11, a lower insulation substrate 12, plural thermoelectric transducers 13 disposed between the upper insulation substrate 11 and the lower insulation substrate 12, and electrodes 151, 152 for electrical connection to the outside, a substrate-like carrier 2 disposed above the upper insulation substrate 11, an optical semiconductor element 30 disposed on the upper surface of the carrier 2, a package 4 containing the Peltier element 1, the carrier 2 and the optical semiconductor element 30 mounted therein, external Peltier electrodes 51, 52 which are disposed on the upper surface of the carrier 2, and electrically connected to terminals 41, 42 of the package 4 through wires 71, 72, and wire portions 61, 62 for electrically connecting the external Peltier electrodes 51, 52 and the electrodes 151, 152 through the carrier 2 and the upper insulation substrate 11.SELECTED DRAWING: Figure 1

Description

本発明は、光半導体素子を温調するペルチェ素子を備えた光半導体モジュールに関する。 The present invention relates to an optical semiconductor module including a Peltier element that controls the temperature of an optical semiconductor element.

レーザダイオードなどの光半導体素子を装備する光半導体モジュールには、光半導体素子を温調・冷却するペルチェ素子が装備されている。光半導体素子は、キャリア上に配置され、キャリアに対してペルチェ素子が配置される。光半導体素子、キャリア、及びペルチェ素子が１つのパッケージに収容されて光半導体モジュールが形成される。パッケージには、ペルチェ素子と外部機器とを電気的に接続するための端子が形成されている。パッケージ内部は窒素またはドライエアでパージされているか、真空にされている。 An optical semiconductor module equipped with an optical semiconductor element such as a laser diode is equipped with a Peltier element for controlling and cooling the temperature of the optical semiconductor element. The optical semiconductor element is disposed on the carrier, and the Peltier element is disposed with respect to the carrier. An optical semiconductor module is formed by housing an optical semiconductor element, a carrier, and a Peltier element in one package. A terminal for electrically connecting the Peltier element and an external device is formed on the package. The inside of the package is purged with nitrogen or dry air, or is evacuated.

パッケージ内において、ペルチェ素子とパッケージの端子とは、例えばワイヤボンディングにより接続されている。例えば特開平７−１０２０３７号公報には、ペルチェ素子の上下の基板のうち下側の基板を延長させ、当該延長部にワイヤボンド対応の電極パッドブロックが形成されているペルチェ素子が記載されている。 In the package, the Peltier element and the terminal of the package are connected, for example, by wire bonding. For example, Japanese Patent Laid-Open No. 7-102037 describes a Peltier element in which a lower substrate is extended among upper and lower substrates of a Peltier element, and an electrode pad block corresponding to a wire bond is formed in the extended portion. .

特開平７−１０２０３７号公報Japanese Patent Laid-Open No. 7-102037

しかしながら、上記ペルチェ素子の構成では、ワイヤボンディング等の配線設置作業がパッケージの上方から行われるため、下側基板の延長部の上方にキャリアを配置することができない。したがって、上記構成では、パッケージの底面の面積（配置可能面積）をキャリアの必要面積に延長部の面積を加えた面積以上にする必要がある。つまり、従来の構成では、特にワイヤボンディングが為される光半導体モジュールにおいて、パッケージの小型化が困難であった。 However, in the configuration of the Peltier element, since the wiring installation work such as wire bonding is performed from above the package, the carrier cannot be disposed above the extension of the lower substrate. Therefore, in the above configuration, the area of the bottom surface of the package (arrangeable area) needs to be equal to or larger than the required area of the carrier plus the area of the extension. That is, with the conventional configuration, it is difficult to reduce the size of the package particularly in an optical semiconductor module in which wire bonding is performed.

本発明は、このような事情に鑑みて為されたものであり、パッケージを小型化することができる光半導体モジュールを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide an optical semiconductor module capable of reducing the size of a package.

本発明の様相１に係る光半導体モジュールは、上部絶縁基板、下部絶縁基板、前記上部絶縁基板と前記下部絶縁基板の間に配置された複数の熱電変換素子、及び外部と電気的に接続するための電極を有するペルチェ素子と、前記上部絶縁基板の上方に配置される基板状のキャリアと、前記キャリアの上面に配置される光半導体素子と、前記ペルチェ素子、前記キャリア、及び前記光半導体素子を収容するパッケージと、前記キャリアの上面に配置され且つ前記パッケージの端子に配線を介して電気的に接続される外部ペルチェ電極と、前記キャリア及び前記上部絶縁基板を介して前記外部ペルチェ電極と前記電極とを電気的に接続する配線部と、を備える。 An optical semiconductor module according to aspect 1 of the present invention electrically connects an upper insulating substrate, a lower insulating substrate, a plurality of thermoelectric conversion elements arranged between the upper insulating substrate and the lower insulating substrate, and the outside. A Peltier element having a plurality of electrodes, a substrate-like carrier disposed above the upper insulating substrate, an optical semiconductor element disposed on an upper surface of the carrier, the Peltier element, the carrier, and the optical semiconductor element. A package to be accommodated; an external Peltier electrode disposed on an upper surface of the carrier and electrically connected to a terminal of the package via a wiring; and the external Peltier electrode and the electrode via the carrier and the upper insulating substrate And a wiring portion that electrically connects to each other.

この構成によれば、ペルチェ素子と電気的に接続された外部ペルチェ電極がキャリア上に配置されているため、外部ペルチェ電極とパッケージの端子とを接続するための配線設置作業がキャリアの上方で行われる。このため、外部ペルチェ電極の上方にスペースを空けるためにペルチェ素子をキャリアとオーバーラップしないように配置するなど、配線設置のためだけのスペースをパッケージ内に設ける必要がなくなる。つまり、上記様相１によれば、配線設置作業用のスペースをキャリア上方以外に設ける必要がなく、パッケージを小型化することができる。 According to this configuration, since the external Peltier electrode electrically connected to the Peltier element is disposed on the carrier, wiring installation work for connecting the external Peltier electrode and the package terminal is performed above the carrier. Is called. For this reason, it is not necessary to provide a space only for wiring installation in the package, such as arranging the Peltier element so as not to overlap the carrier in order to make a space above the external Peltier electrode. That is, according to the aspect 1, it is not necessary to provide a space for wiring installation work other than above the carrier, and the package can be reduced in size.

第一実施形態の光半導体モジュールの構成を示す構成図である。It is a block diagram which shows the structure of the optical semiconductor module of 1st embodiment. 第一実施形態の光半導体モジュールの構成を説明するための側面説明図である。It is side surface explanatory drawing for demonstrating the structure of the optical semiconductor module of 1st embodiment. 第一実施形態の光半導体モジュールの構成を説明するための平面説明図である。It is a plane explanatory view for explaining the composition of the optical semiconductor module of a first embodiment. 第一実施形態の光半導体モジュールの配線部例を説明するための説明図である。It is explanatory drawing for demonstrating the example of a wiring part of the optical semiconductor module of 1st embodiment. 第二実施形態の光半導体モジュールの構成を示す構成図である。It is a block diagram which shows the structure of the optical semiconductor module of 2nd embodiment. 第二実施形態の光半導体モジュールの配線部を説明するための説明図である。It is explanatory drawing for demonstrating the wiring part of the optical semiconductor module of 2nd embodiment. 第三実施形態の光半導体モジュールの構成を示す構成図である。It is a block diagram which shows the structure of the optical semiconductor module of 3rd embodiment. 第三実施形態の光半導体モジュールの配線部を説明するための説明図である。It is explanatory drawing for demonstrating the wiring part of the optical semiconductor module of 3rd embodiment. 第四実施形態の光半導体モジュールの構成を示す構成図である。It is a block diagram which shows the structure of the optical semiconductor module of 4th embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、説明に用いる各図は概念図であり、各部の形状は必ずしも厳密なものではない場合がある。また、明細書における「上方」は「一方」に、「下方」は「他方」に置き換えることができる。また、電極、配線、及び回路等において「接続」とは、特に説明がない場合でも「電気的な接続」を意味する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings. Each figure used for explanation is a conceptual diagram, and the shape of each part may not necessarily be exact. In the specification, “upper” can be replaced with “one” and “lower” can be replaced with “the other”. In addition, “connection” in an electrode, wiring, circuit, or the like means “electrical connection” even when there is no particular description.

＜第一実施形態＞
第一実施形態の光半導体モジュールは、図１〜図３に示すように、主に、ペルチェ素子１と、キャリア２と、光半導体素子回路３と、パッケージ４と、外部ペルチェ電極５１、５２と、配線部６１、６２と、外部配線７１、７２と、を備えている。ペルチェ素子１は、電流により対象物を温調（温度調整）するための電子部品であり、サーモモジュールとも称される。具体的に、ペルチェ素子１は、上部絶縁基板１１と、下部絶縁基板１２と、複数の熱電変換素子１３と、配線導体１４と、電極１５１、１５２と、を備えている。 <First embodiment>
As shown in FIGS. 1 to 3, the optical semiconductor module of the first embodiment mainly includes a Peltier element 1, a carrier 2, an optical semiconductor element circuit 3, a package 4, and external Peltier electrodes 51 and 52. Wiring portions 61 and 62 and external wirings 71 and 72 are provided. The Peltier device 1 is an electronic component for adjusting the temperature of an object with current (temperature adjustment), and is also referred to as a thermo module. Specifically, the Peltier element 1 includes an upper insulating substrate 11, a lower insulating substrate 12, a plurality of thermoelectric conversion elements 13, a wiring conductor 14, and electrodes 151 and 152.

上部絶縁基板１１は、平板状のセラミック基板である。上部絶縁基板１１は、ペルチェ素子１における吸熱側の基板である。上部絶縁基板１１には、上下方向に貫通したスルーホール１１ａ、１１ｂが形成されている。下部絶縁基板１２は、平板状のセラミック基板であり、上部絶縁基板１１の下方に配置されている。下部絶縁基板１２は、ペルチェ素子１における放熱側の基板である。上部絶縁基板１１の面積と下部絶縁基板１２の面積とは同じであり、両者は互いに対向するように配置されている。上部絶縁基板１１の上面は、金属メッキＡで覆われている。熱電変換素子１３は、熱と電力とを変換する素子であり、ここではｐ型半導体とｎ型半導体とが組み合わされて構成されている。熱電変換素子１３は、上部絶縁基板１１と下部絶縁基板１２の間に配置されている。 The upper insulating substrate 11 is a flat ceramic substrate. The upper insulating substrate 11 is a heat absorption side substrate in the Peltier element 1. The upper insulating substrate 11 has through holes 11a and 11b penetrating in the vertical direction. The lower insulating substrate 12 is a flat ceramic substrate and is disposed below the upper insulating substrate 11. The lower insulating substrate 12 is a heat dissipation side substrate in the Peltier element 1. The area of the upper insulating substrate 11 and the area of the lower insulating substrate 12 are the same, and they are arranged so as to face each other. The upper surface of the upper insulating substrate 11 is covered with metal plating A. The thermoelectric conversion element 13 is an element that converts heat and electric power, and here is configured by combining a p-type semiconductor and an n-type semiconductor. The thermoelectric conversion element 13 is disposed between the upper insulating substrate 11 and the lower insulating substrate 12.

配線導体１４は、複数の熱電変換素子１３を電気的に接続する金属である。配線導体１４は、上部絶縁基板１１の下面及び下部絶縁基板１２の上面に配置されている。配線導体１４及び複数の熱電変換素子１３により、１つの回路が形成されている。 The wiring conductor 14 is a metal that electrically connects the plurality of thermoelectric conversion elements 13. The wiring conductor 14 is disposed on the lower surface of the upper insulating substrate 11 and the upper surface of the lower insulating substrate 12. One circuit is formed by the wiring conductor 14 and the plurality of thermoelectric conversion elements 13.

電極１５１、１５２は、ペルチェ素子１の上記回路と外部機器とを電気的に接続するための金属電極である。電極１５１は上記回路の一端部（プラス側）に形成され、電極１５２は上記回路の他端部（マイナス側）に形成されている。電極１５１、１５２は、当該端部の熱電変換素子１３又は配線導体１４に接続されている。電極１５１（１５２）は、上部絶縁基板１１の下面の対応するスルーホール１１ａ（１１ｂ）に接触する位置に配置されている。本実施形態の電極１５１、１５２は、直接熱電変換素子１３に接続されている。ペルチェ素子１は、電極１５１、１５２から電力が供給されることで、熱電変換素子１３が上部絶縁基板１１の熱を下部絶縁基板１２に移動させ、上部絶縁基板１１側を冷却する。 The electrodes 151 and 152 are metal electrodes for electrically connecting the circuit of the Peltier element 1 and an external device. The electrode 151 is formed at one end (plus side) of the circuit, and the electrode 152 is formed at the other end (minus side) of the circuit. The electrodes 151 and 152 are connected to the thermoelectric conversion element 13 or the wiring conductor 14 at the end. The electrode 151 (152) is disposed at a position in contact with the corresponding through hole 11a (11b) on the lower surface of the upper insulating substrate 11. The electrodes 151 and 152 of this embodiment are directly connected to the thermoelectric conversion element 13. The Peltier device 1 is supplied with electric power from the electrodes 151 and 152, so that the thermoelectric conversion device 13 moves the heat of the upper insulating substrate 11 to the lower insulating substrate 12 and cools the upper insulating substrate 11 side.

キャリア２は、セラミックで構成されたセラミック基板であり、上部絶縁基板１１の上方に配置されている。キャリア２の面積は、上部絶縁基板１１の面積よりも大きい。キャリア２には、上下に貫通したスルーホール２ａ、２ｂが形成されている。スルーホール１１ａとスルーホール２ａ、及びスルーホール１１ｂとスルーホール２ｂとは、上下に対応する位置に配置されている。キャリア２の下面は、金属メッキＢで覆われている。キャリア２と上部絶縁基板１１とは、上下に対向するように、はんだＣにより固定されている。 The carrier 2 is a ceramic substrate made of ceramic and is disposed above the upper insulating substrate 11. The area of the carrier 2 is larger than the area of the upper insulating substrate 11. The carrier 2 has through holes 2a and 2b penetrating vertically. The through hole 11a and the through hole 2a, and the through hole 11b and the through hole 2b are arranged at positions corresponding to the upper and lower sides. The lower surface of the carrier 2 is covered with a metal plating B. The carrier 2 and the upper insulating substrate 11 are fixed with solder C so as to face each other in the vertical direction.

光半導体素子回路３は、キャリア２の上面に配置された回路である。光半導体素子回路３は、光半導体素子３０と、光部品３１と、回路配線部３２と、を備えている。第一実施形態の光半導体素子３０は、レーザダイオードである。光半導体素子３０は、光学素子ともいえる。光部品３１は、光半導体素子３０との組み合わせで必要な部材であり、第一実施形態ではレンズである。回路配線部３２は、キャリア２上で必要な回路配線である。図１では、回路配線部３２に備えられた部品であって、レーザダイオードとレンズ以外の部品（例えばサーミスタ等）をＺと表示している。 The optical semiconductor element circuit 3 is a circuit disposed on the upper surface of the carrier 2. The optical semiconductor element circuit 3 includes an optical semiconductor element 30, an optical component 31, and a circuit wiring portion 32. The optical semiconductor element 30 of the first embodiment is a laser diode. The optical semiconductor element 30 can also be said to be an optical element. The optical component 31 is a necessary member in combination with the optical semiconductor element 30, and is a lens in the first embodiment. The circuit wiring part 32 is a circuit wiring necessary on the carrier 2. In FIG. 1, components provided in the circuit wiring unit 32 other than the laser diode and the lens (for example, a thermistor) are indicated by Z.

パッケージ４は、ペルチェ素子１、キャリア２、及び光半導体素子回路３を収容する中空直方体状の気密容器である。下部絶縁基板１２は、パッケージ４の底面に固定されている。パッケージ４の底面の面積は、キャリア２の面積よりも若干大きい。パッケージ４の側面には、ペルチェ素子１と外部機器とを電気的に接続するための端子４１、４２が設けられている。端子４１、４２は、キャリア２とよりも上方に位置している。パッケージ４の上方の開口は、全部品を収容後で且つ後述するワイヤボンディングが行われた後に、上蓋４０により閉鎖される。パッケージ４の内部は、窒素またはドライエアでパージされているか、真空にされている。 The package 4 is a hollow rectangular parallelepiped airtight container that accommodates the Peltier element 1, the carrier 2, and the optical semiconductor element circuit 3. The lower insulating substrate 12 is fixed to the bottom surface of the package 4. The area of the bottom surface of the package 4 is slightly larger than the area of the carrier 2. Terminals 41 and 42 for electrically connecting the Peltier device 1 and an external device are provided on the side surface of the package 4. The terminals 41 and 42 are located above the carrier 2. The upper opening of the package 4 is closed by the upper lid 40 after all components are accommodated and after wire bonding described later is performed. The interior of the package 4 is purged with nitrogen or dry air, or is evacuated.

外部ペルチェ電極５１、５２は、キャリア２の上面に配置された金属電極である。外部ペルチェ電極５１、５２は、ワイヤボンディングに対応した電極である。具体的に、外部ペルチェ電極５１、５２は、ワイヤボンディング可能な大きさで、平板状に形成されている。外部ペルチェ電極５１はスルーホール２ａを覆うように配置され、外部ペルチェ電極５２はスルーホール２ｂを覆うように配置されている。ただし、外部ペルチェ電極５１、５２は、キャリア２上の配線を介して任意の位置に配置可能である。 The external Peltier electrodes 51 and 52 are metal electrodes arranged on the upper surface of the carrier 2. The external Peltier electrodes 51 and 52 are electrodes corresponding to wire bonding. Specifically, the external Peltier electrodes 51 and 52 are formed in a flat plate shape having a size capable of wire bonding. The external Peltier electrode 51 is disposed so as to cover the through hole 2a, and the external Peltier electrode 52 is disposed so as to cover the through hole 2b. However, the external Peltier electrodes 51 and 52 can be arranged at arbitrary positions via wiring on the carrier 2.

配線部６１（６２）は、キャリア２及び上部絶縁基板１１を介して外部ペルチェ電極５１（５２）と電極１５１（１５２）とを電気的に接続する配線導体である。配線部６１は、スルーホール２ａ内に配置された第一配線６１１と、スルーホール１１ａ内に配置された第二配線６１２と、第一配線６１１と第二配線６１２とを接続する第三配線６１３と、を備えている。第一配線６１１は、外部ペルチェ電極５１に接続されている。第二配線６１２は、電極１５１に接続されている。 The wiring part 61 (62) is a wiring conductor that electrically connects the external Peltier electrode 51 (52) and the electrode 151 (152) via the carrier 2 and the upper insulating substrate 11. The wiring part 61 includes a first wiring 611 disposed in the through hole 2a, a second wiring 612 disposed in the through hole 11a, and a third wiring 613 that connects the first wiring 611 and the second wiring 612. And. The first wiring 611 is connected to the external Peltier electrode 51. The second wiring 612 is connected to the electrode 151.

ここで、はんだＣは、空間によりはんだＣ０、Ｃ１、Ｃ２に分離されている。同様に、金属メッキＡは、空間により金属メッキＡ０、Ａ１、Ａ２に分離されている。同様に、金属メッキＢは、空間により金属メッキＢ０、Ｂ１、Ｂ２に分離されている。つまり、キャリア２の下面と上部絶縁基板１１の上面との間には、空間により互いに絶縁された３つの導体ブロック（Ａ０とＢ０とＣ０、Ａ１とＢ１とＣ１、及びＡ２とＢ２とＣ２）が形成されている。第三配線６１３は、はんだＣ１と金属メッキＡ１、Ｂ１で形成され、第一配線６１１と第二配線６１２を導通させている。 Here, the solder C is separated into solders C0, C1, and C2 by a space. Similarly, the metal plating A is separated into metal platings A0, A1, and A2 by a space. Similarly, the metal plating B is separated into metal platings B0, B1, and B2 by spaces. That is, between the lower surface of the carrier 2 and the upper surface of the upper insulating substrate 11, there are three conductor blocks (A0 and B0 and C0, A1 and B1 and C1, and A2 and B2 and C2) insulated from each other by a space. Is formed. The third wiring 613 is formed of solder C1 and metal plating A1, B1, and makes the first wiring 611 and the second wiring 612 conductive.

配線部６２は、スルーホール２ｂ内に配置された第一配線６２１と、スルーホール１１ｂ内に配置された第二配線６２２と、第一配線６２１と第二配線６２２とを接続する第三配線６２３と、を備えている。第一配線６２１は、外部ペルチェ電極５２に接続されている。第二配線６２２は、電極１５２に接続されている。第三配線６２３は、はんだＣ２と金属メッキＡ２、Ｂ２で形成され、第一配線６２１と第二配線６２２を導通させている。外部ペルチェ電極５１と外部ペルチェ電極５２は、ペルチェ素子１を介して導通している。このように、第一配線６１１、６２１は、キャリア２の上面側と下面側とを電気的に接続する配線であり、第二配線６１２、６２２は、上部絶縁基板１１の上面側と下面側とを電気的に接続する配線である。なお、配線部６１、６２の各配線、外部ペルチェ電極５１、５２、及び／又は電極１５１、１５２は、例えば、図４に示すように、他のメッキ部位と絶縁（例えば空間形成）することで、金属メッキとはんだで一体的に形成することができる。 The wiring part 62 includes a first wiring 621 disposed in the through hole 2b, a second wiring 622 disposed in the through hole 11b, and a third wiring 623 that connects the first wiring 621 and the second wiring 622. And. The first wiring 621 is connected to the external Peltier electrode 52. The second wiring 622 is connected to the electrode 152. The third wiring 623 is formed of solder C2 and metal plating A2 and B2, and makes the first wiring 621 and the second wiring 622 conductive. The external Peltier electrode 51 and the external Peltier electrode 52 are electrically connected via the Peltier element 1. Thus, the first wirings 611 and 621 are wirings that electrically connect the upper surface side and the lower surface side of the carrier 2, and the second wirings 612 and 622 are the upper surface side and the lower surface side of the upper insulating substrate 11. Is a wiring for electrically connecting the two. In addition, each wiring of the wiring parts 61 and 62, the external Peltier electrodes 51 and 52, and / or the electrodes 151 and 152 are insulated from other plating parts (for example, space formation), for example, as shown in FIG. It can be formed integrally with metal plating and solder.

外部配線７１、７２は、ワイヤボンディングにより形成された金属配線である。外部配線７１は、外部ペルチェ電極５１と、端子４１とを電気的に接続している。外部配線７２は、外部ペルチェ電極５２と、端子４２とを電気的に接続している。これにより、端子４１、４２を介して、光半導体モジュールの外部の機器とペルチェ素子１が電気的に接続可能となる。ワイヤボンディングは、パッケージ４の上方の開口から行われる。外部配線７１、７２は、パッケージ４内に収容される。 The external wirings 71 and 72 are metal wirings formed by wire bonding. The external wiring 71 electrically connects the external Peltier electrode 51 and the terminal 41. The external wiring 72 electrically connects the external Peltier electrode 52 and the terminal 42. As a result, the external device of the optical semiconductor module and the Peltier element 1 can be electrically connected via the terminals 41 and 42. Wire bonding is performed from the opening above the package 4. The external wirings 71 and 72 are accommodated in the package 4.

第一実施形態の光半導体モジュールによれば、外部ペルチェ電極５１、５２がキャリア２の上面に配置されている。これにより、ペルチェ素子１と端子４１、４２とを接続する配線設置作業（ここではワイヤボンディング）のためのスペースが不要になる。従来のように、ペルチェ素子に外部とつなぐペルチェ電極が形成されている場合、当該ペルチェ電極の上方にキャリアを配置できず、キャリアの大きさより大きいパッケージを準備する必要があった。 According to the optical semiconductor module of the first embodiment, the external Peltier electrodes 51 and 52 are arranged on the upper surface of the carrier 2. Thereby, the space for wiring installation work (here wire bonding) which connects the Peltier device 1 and the terminals 41 and 42 becomes unnecessary. When a Peltier electrode connected to the outside is formed on the Peltier element as in the prior art, a carrier cannot be arranged above the Peltier electrode, and a package larger than the size of the carrier has to be prepared.

一方、第一実施形態の光半導体モジュールでは、外部ペルチェ電極５１、５２の上方のスペースは自動的に確保されるため、パッケージ４の大きさをキャリア２の大きさに合わせることができる。第一実施形態によれば、パッケージ４として、ペルチェ素子１に合わせたものでなくても良く、キャリア２に合ったもの、例えばキャリア２の寸法に一致した（若干大きい）ものを用いることができる。つまり、第一実施形態によれば、キャリア２の大型化及び／又はパッケージ４の小型化が可能となる。例えば光通信分野において、光通信速度の高度化に伴い、キャリア２上に搭載される光半導体素子３０及び光部品３１の数が増加する一方で、パッケージ４の小型化が求められている。第一実施形態によれば、このような課題を解決することができる。 On the other hand, in the optical semiconductor module of the first embodiment, the space above the external Peltier electrodes 51 and 52 is automatically secured, so that the size of the package 4 can be matched to the size of the carrier 2. According to the first embodiment, the package 4 does not have to be matched with the Peltier element 1, but can be matched with the carrier 2, for example, matched with the size of the carrier 2 (slightly larger). . That is, according to the first embodiment, the carrier 2 can be enlarged and / or the package 4 can be reduced. For example, in the optical communication field, as the optical communication speed increases, the number of optical semiconductor elements 30 and optical components 31 mounted on the carrier 2 increases, while the package 4 is required to be downsized. According to the first embodiment, such a problem can be solved.

また、第一実施形態によれば、ペルチェ素子１に外部ペルチェ電極５１、５２の配置スペースを準備する必要がなく、熱電変換素子１３を効率的に配置することが可能となり、ペルチェ素子１の能力を向上させることもできる。また、第一実施形態によれば、キャリア２の上面に光半導体素子３０等を固定・接続する作業と、配線設置作業とを同一平面上（キャリア２の上面上）で行うことができるため、作業効率の向上が可能となる。第一実施形態では、光半導体素子３０とパッケージの他の端子４３、４４とがワイヤボンディングにより直接接続されている。 Further, according to the first embodiment, it is not necessary to prepare an arrangement space for the external Peltier electrodes 51 and 52 in the Peltier element 1, and the thermoelectric conversion element 13 can be efficiently arranged. Can also be improved. In addition, according to the first embodiment, the operation of fixing and connecting the optical semiconductor element 30 and the like to the upper surface of the carrier 2 and the wiring installation operation can be performed on the same plane (on the upper surface of the carrier 2). Work efficiency can be improved. In the first embodiment, the optical semiconductor element 30 and the other terminals 43 and 44 of the package are directly connected by wire bonding.

また、第一実施形態によれば、外部ペルチェ電極５１、５２をキャリア２の上面の任意の位置に配置できるため、キャリア２の上面のレイアウトが自由にでき、スペースの有効活用が可能となる。また、第一実施形態によれば、ペルチェ素子１を変更することなく、キャリア２を設計変更するだけで他の光通信設計に適用できる。また、第一実施形態によれば、配線部６１、６２がスルーホールを利用して（例えばスルーホールの内周面に）形成されているため、配線の形成が容易であるとともに、キャリア２上の回路設計の自由度が大きくなる。また、外部ペルチェ電極５１、５２がワイヤボンディングに対応しているため、外部配線７１、７２は、ワイヤボンディングで精度良く形成される。 Further, according to the first embodiment, the external Peltier electrodes 51 and 52 can be arranged at arbitrary positions on the upper surface of the carrier 2, so that the layout of the upper surface of the carrier 2 can be freely made and the space can be effectively used. Further, according to the first embodiment, it is possible to apply to other optical communication designs by changing the design of the carrier 2 without changing the Peltier device 1. In addition, according to the first embodiment, since the wiring portions 61 and 62 are formed using the through holes (for example, on the inner peripheral surface of the through holes), it is easy to form the wiring, and on the carrier 2 The degree of freedom in circuit design increases. Further, since the external Peltier electrodes 51 and 52 are compatible with wire bonding, the external wirings 71 and 72 are formed with high accuracy by wire bonding.

＜第二実施形態＞
第二実施形態の光半導体モジュールは、配線部の構成の点で第一実施形態と異なっている。したがって、異なっている部分について説明し、第一実施形態と同様の構成については、同符号を付して説明は省略する。 <Second embodiment>
The optical semiconductor module of the second embodiment is different from the first embodiment in the configuration of the wiring part. Therefore, different parts will be described, and the same components as those in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.

配線部６１Ａは、図５及び図６に示すように、キャリア２及び上部絶縁基板１１を介して外部ペルチェ電極５１と電極１５１とを電気的に接続する配線導体である。配線部６１Ａは、キャリア２の側面に配置された第一配線６１１Ａと、上部絶縁基板１１の側面に配置された第二配線６１２Ａと、第一配線６１１Ａと第二配線６１２Ａとを接続するための第三配線６１３Ａと、第一配線６１１Ａと外部ペルチェ電極５１を接続する配線Ｙ１と、第一配線６１１Ａと第三配線６１３Ａを接続する配線Ｙ２と、第二配線６１２Ａと第三配線６１３Ａを接続する配線Ｙ３と、第二配線６１２Ａと電極１５１を接続する配線Ｙ４と、を備えている。第三配線６１３Ａは、はんだＣ１とメッキＡ１とメッキＢ１で形成され、配線Ｙ２、Ｙ３を介して第一配線６１１Ａと第二配線６１２Ａを導通させている。 As shown in FIGS. 5 and 6, the wiring part 61 </ b> A is a wiring conductor that electrically connects the external Peltier electrode 51 and the electrode 151 via the carrier 2 and the upper insulating substrate 11. The wiring portion 61A connects the first wiring 611A arranged on the side surface of the carrier 2, the second wiring 612A arranged on the side surface of the upper insulating substrate 11, and the first wiring 611A and the second wiring 612A. The third wiring 613A, the wiring Y1 connecting the first wiring 611A and the external Peltier electrode 51, the wiring Y2 connecting the first wiring 611A and the third wiring 613A, and the second wiring 612A and the third wiring 613A are connected. Wiring Y3 and wiring Y4 which connects 2nd wiring 612A and electrode 151 are provided. The third wiring 613A is formed of solder C1, plating A1, and plating B1, and electrically connects the first wiring 611A and the second wiring 612A via the wirings Y2 and Y3.

キャリア２及び上部絶縁基板１１を介して外部ペルチェ電極５２と電極１５２とを電気的に接続する配線部も、上記配線部６１Ａと同様の構成である。したがって、説明は省略する。第二実施形態の光半導体モジュールによっても、第一実施形態と同様の効果が発揮される。また、キャリア２及び上部絶縁基板１１の側面に沿わせて配線を形成することで、スルーホール同様、配線の製造が容易となる。なお、配線Ｙ２、Ｙ３は、第三配線６１３Ａがキャリア２及び上部絶縁基板１１の端部（外縁）にまで配置されている場合、第一配線６１１Ａ及び第二配線６１２Ａを直接第三配線６１３Ａに接続することができるため、省略できる。 The wiring part that electrically connects the external Peltier electrode 52 and the electrode 152 via the carrier 2 and the upper insulating substrate 11 has the same configuration as the wiring part 61A. Therefore, the description is omitted. The effect similar to 1st embodiment is exhibited also by the optical semiconductor module of 2nd embodiment. Further, by forming the wiring along the side surfaces of the carrier 2 and the upper insulating substrate 11, the manufacturing of the wiring is facilitated like the through hole. When the third wiring 613A is arranged up to the ends (outer edges) of the carrier 2 and the upper insulating substrate 11, the first wiring 611A and the second wiring 612A are directly connected to the third wiring 613A. Since it can be connected, it can be omitted.

＜第三実施形態＞
第三実施形態の光半導体モジュールは、キャリアの構成及び配線部の構成の点で第一実施形態と異なっている。したがって、異なっている部分について説明し、第一実施形態と同様の構成については、同符号を付して説明は省略する。 <Third embodiment>
The optical semiconductor module of the third embodiment is different from the first embodiment in terms of the carrier configuration and the wiring portion configuration. Therefore, different parts will be described, and the same components as those in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.

第三実施形態のキャリア２０は、金属基板である。図７及び図８に示すように、光半導体素子回路３は、キャリア２０の絶縁処理された絶縁上面部２０ａに形成されている。また、キャリア２０の側面には、後述する第一配線６１１Ｂに対応する位置に絶縁処理が為された絶縁側面部２０ｂが形成されている。また、キャリア２０の下面には、後述する配線Ｙ６に対応する位置に絶縁処理が為された絶縁下面部２０ｃが形成されている。なお、絶縁上面部２０ａはキャリア２０の上面全体に形成されても良く、絶縁側面部２０ｂはキャリア２０の側面全体に形成されても良く、絶縁下面部２０ｃはキャリア２０の下面全体に形成されても良い。 The carrier 20 of the third embodiment is a metal substrate. As shown in FIGS. 7 and 8, the optical semiconductor element circuit 3 is formed on the insulating upper surface portion 20 a of the carrier 20 subjected to the insulating treatment. In addition, an insulating side surface portion 20b is formed on the side surface of the carrier 20 at a position corresponding to a first wiring 611B described later. In addition, an insulating lower surface portion 20c is formed on the lower surface of the carrier 20 at a position corresponding to a wiring Y6 described later. The insulating upper surface portion 20a may be formed on the entire upper surface of the carrier 20, the insulating side surface portion 20b may be formed on the entire side surface of the carrier 20, and the insulating lower surface portion 20c is formed on the entire lower surface of the carrier 20. Also good.

配線部６１Ｂは、キャリア２０及び上部絶縁基板１１を介して外部ペルチェ電極５１と電極１５１とを電気的に接続する配線導体である。配線部６１Ｂは、絶縁側面部２０ｂ上に配置された第一配線６１１Ｂと、スルーホール１１ａ内に配置された第二配線６１２Ｂと、第一配線６１１Ｂと第二配線６１２Ｂとを接続する第三配線６１３Ｂと、絶縁上面部２０ａ上に配置され第一配線６１１Ａと外部ペルチェ電極５１を接続する配線Ｙ５と、絶縁下面部２０ｃ上に配置され第一配線６１２Ｂと第三配線６１３Ｂを接続する配線Ｙ６と、を備えている。第二配線６１２Ｂは、電極１５１に導通している。第三配線６１３Ｂは、はんだＣ１とメッキＡ１とメッキＢ１で形成され、配線Ｙ６を介して第一配線６１１Ｂと第二配線６１２Ｂを導通させている。 The wiring part 61B is a wiring conductor that electrically connects the external Peltier electrode 51 and the electrode 151 via the carrier 20 and the upper insulating substrate 11. The wiring portion 61B includes a first wiring 611B disposed on the insulating side surface portion 20b, a second wiring 612B disposed in the through hole 11a, and a third wiring that connects the first wiring 611B and the second wiring 612B. 613B, a wiring Y5 disposed on the insulating upper surface portion 20a and connecting the first wiring 611A and the external Peltier electrode 51, and a wiring Y6 disposed on the insulating lower surface portion 20c and connecting the first wiring 612B and the third wiring 613B. It is equipped with. The second wiring 612B is electrically connected to the electrode 151. The third wiring 613B is formed of solder C1, plating A1, and plating B1, and electrically connects the first wiring 611B and the second wiring 612B through the wiring Y6.

キャリア２０及び上部絶縁基板１１を介して外部ペルチェ電極５２と電極１５２とを電気的に接続する配線部も、上記配線部６１Ｂと同様の構成である。したがって、説明は省略する。第三実施形態の光半導体モジュールによっても、第一実施形態又は第二実施形態と同様の効果が発揮される。ただし、キャリアに対する絶縁処理の必要がない分、第三実施形態よりも第一実施形態及び第二実施形態のほうが製造は容易である。 The wiring part that electrically connects the external Peltier electrode 52 and the electrode 152 via the carrier 20 and the upper insulating substrate 11 has the same configuration as the wiring part 61B. Therefore, the description is omitted. The effect similar to 1st embodiment or 2nd embodiment is exhibited also by the optical semiconductor module of 3rd embodiment. However, the first embodiment and the second embodiment are easier to manufacture than the third embodiment because there is no need for insulation treatment on the carrier.

＜第四実施形態＞
第四実施形態の光半導体モジュールは、キャリアの構成及び配線部の構成の点で第一実施形態と異なっている。したがって、異なっている部分について説明し、第一実施形態と同様の構成については、同符号を付して説明は省略する。 <Fourth embodiment>
The optical semiconductor module of the fourth embodiment is different from that of the first embodiment in the configuration of the carrier and the configuration of the wiring part. Therefore, different parts will be described, and the same components as those in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.

第四実施形態のキャリア２００は、図９に示すように、複数の絶縁基板（ここでは２層）２０１、２０２を有する多層基板である。絶縁基板２０１は、絶縁基板２０２上に配置されている。 As shown in FIG. 9, the carrier 200 of the fourth embodiment is a multilayer substrate having a plurality of insulating substrates (here, two layers) 201 and 202. The insulating substrate 201 is disposed on the insulating substrate 202.

配線部６１Ｃは、キャリア２００及び上部絶縁基板１１を介して外部ペルチェ電極５１と電極１５１とを電気的に接続する配線導体である。配線部６１Ｃは、第一配線６１１Ｃと、スルーホール１１ａ内に配置された第二配線６１２Ｃと、第一配線６１１Ｃと第二配線６１２Ｃとを接続する第三配線６１３Ｃと、を備えている。 The wiring part 61 </ b> C is a wiring conductor that electrically connects the external Peltier electrode 51 and the electrode 151 via the carrier 200 and the upper insulating substrate 11. The wiring portion 61C includes a first wiring 611C, a second wiring 612C disposed in the through hole 11a, and a third wiring 613C that connects the first wiring 611C and the second wiring 612C.

第一配線６１１Ｃは、絶縁基板２０１に形成されたスルーホール２０１ａに配置された配線６１１Ｃ１と、絶縁基板２０２に形成されたスルーホール２０２ａに配置された配線６１１Ｃ２と、配線６１１Ｃ１と配線６１１Ｃ２とを接続する配線６１１Ｃ３と、を有している。配線６１１Ｃ１は、外部ペルチェ電極５１に導通している。配線６１１Ｃ２は、第三配線６１３Ｃに導通している。配線６１１Ｃ３は、絶縁基板２０１の下面及び／又は絶縁基板２０２の上面に形成され、平面方向に延びている。 The first wiring 611C connects the wiring 611C1 disposed in the through hole 201a formed in the insulating substrate 201, the wiring 611C2 disposed in the through hole 202a formed in the insulating substrate 202, and the wiring 611C1 and the wiring 611C2. Wiring 611C3 to be used. The wiring 611C1 is electrically connected to the external Peltier electrode 51. The wiring 611C2 is electrically connected to the third wiring 613C. The wiring 611C3 is formed on the lower surface of the insulating substrate 201 and / or the upper surface of the insulating substrate 202, and extends in the planar direction.

つまり、第一配線６１１Ｃは、複数のスルーホール２０１ａ、２０２ａを介して、キャリア２００の上面側と下面側を電気的に接続している。第二配線６１２Ｂは、電極１５１に導通している。第三配線６１３Ｂは、はんだＣ１とメッキＡ１とメッキＢ１で形成され、第一配線６１１Ｃと第二配線６１２Ｃを導通させている。キャリア２００及び上部絶縁基板１１を介して外部ペルチェ電極５２と電極１５２とを電気的に接続する配線部も、上記配線部６１Ｃと同様の構成である。 That is, the first wiring 611C electrically connects the upper surface side and the lower surface side of the carrier 200 via the plurality of through holes 201a and 202a. The second wiring 612B is electrically connected to the electrode 151. The third wiring 613B is formed of solder C1, plating A1, and plating B1, and electrically connects the first wiring 611C and the second wiring 612C. The wiring part that electrically connects the external Peltier electrode 52 and the electrode 152 via the carrier 200 and the upper insulating substrate 11 has the same configuration as the wiring part 61C.

第四実施形態の光半導体モジュールによっても、第一実施形態と同様の効果が発揮される。また、第四実施形態によれば、設計者は、多層基板の構成を利用することで、すなわち配線６１１Ｃ３の存在により、キャリア２００上面の設計を考慮することなく外部ペルチェ電極５１の配置位置を自由に決定することができる。つまり、第四実施形態によれば、外部ペルチェ電極５１の配置位置の設計が容易となり、配置自由度は向上する。 The effect similar to 1st embodiment is exhibited also by the optical semiconductor module of 4th embodiment. Further, according to the fourth embodiment, the designer can freely arrange the position of the external Peltier electrode 51 without considering the design of the upper surface of the carrier 200 by using the configuration of the multilayer substrate, that is, the presence of the wiring 611C3. Can be determined. That is, according to the fourth embodiment, the design of the arrangement position of the external Peltier electrode 51 is facilitated, and the degree of arrangement freedom is improved.

＜その他＞
本発明は、上記実施形態に限られない。例えば外部配線７１、７２は、ワイヤボンディングで形成された配線に限らず、リード線等の配線であっても良い。配線設置作業は、例えばはんだ付けであっても良い。外部配線７１、７２にリード線を用いる場合でも、配線設置作業は、キャリア２等がパッケージ４内に配置された状態で行われるため、上記実施形態と同様の効果が発揮される。ただし、配線設置作業のうちワイヤボンディングは作業精度が高く、ワイヤボンディングに対応した外部ペルチェ電極５１、５２を採用することが好ましい。また、端子４１、４２はキャリア２、２０、２００と同じ高さか下方に位置していても良い。 <Others>
The present invention is not limited to the above embodiment. For example, the external wires 71 and 72 are not limited to wires formed by wire bonding, and may be wires such as lead wires. The wiring installation work may be, for example, soldering. Even when lead wires are used for the external wirings 71 and 72, the wiring installation work is performed in a state in which the carrier 2 and the like are arranged in the package 4, and thus the same effect as in the above embodiment is exhibited. However, it is preferable to employ the external Peltier electrodes 51 and 52 corresponding to the wire bonding since the wire bonding has a high work accuracy in the wiring installation work. The terminals 41 and 42 may be located at the same height as or below the carriers 2, 20, and 200.

また、光半導体素子３０は、レーザダイオードのような半導体レーザや光通信素子に限らず、温度調整や冷却することが機能向上に作用する光学素子（例えばＣＣＤ）であっても良い。光部品３１は、光半導体素子３０とセットで使用される部品である。また、キャリア２は、例えば樹脂で構成された絶縁基板であっても良い。また、キャリア２０は、例えばシリコン基板など、半導体で構成された基板であっても良い。キャリアのベースが導体か半導体か絶縁体かによって、上記実施形態から構成が選択できる。また、キャリアは複数の材質を組み合わせたものであっても良く、その場合も上記実施形態を組み合わせて構成が選択できる。また、多層基板は、何層のものでも良い。また、配線部（第一配線と第二配線の組み合わせ）は、スルーホールと側面配線とを組み合わせたものでも良い。 Further, the optical semiconductor element 30 is not limited to a semiconductor laser such as a laser diode or an optical communication element, but may be an optical element (for example, a CCD) whose function is improved by temperature adjustment or cooling. The optical component 31 is a component used as a set with the optical semiconductor element 30. Further, the carrier 2 may be an insulating substrate made of, for example, a resin. The carrier 20 may be a substrate made of a semiconductor such as a silicon substrate. Depending on whether the base of the carrier is a conductor, a semiconductor or an insulator, the configuration can be selected from the above embodiment. The carrier may be a combination of a plurality of materials, and in that case, the configuration can be selected by combining the above embodiments. The multilayer substrate may have any number of layers. The wiring portion (combination of the first wiring and the second wiring) may be a combination of a through hole and a side wiring.

また、光半導体素子回路３は、光半導体素子３０を備えていれば良く、光部品３１や回路配線部３２がないものでも良い。また、キャリア２、２０、２００上にさらにサブキャリアを設けた上に、光半導体素子回路３を形成しても良い。また、はんだＣ又ははんだＣと金属メッキＡ、Ｂに代えて、接着剤を用いても良い。この場合、接着剤が導電性のものであるか、接着剤の側面等に配線を形成することで第三配線が形成される。 Further, the optical semiconductor element circuit 3 only needs to include the optical semiconductor element 30 and may be one without the optical component 31 or the circuit wiring portion 32. Further, the optical semiconductor element circuit 3 may be formed after further providing subcarriers on the carriers 2, 20, and 200. Further, instead of the solder C or the solder C and the metal platings A and B, an adhesive may be used. In this case, the adhesive is conductive, or the third wiring is formed by forming the wiring on the side surface of the adhesive or the like.

また、第一実施形態同様、配線部６１Ａ、６１Ｂ、６１Ｃの各配線、外部ペルチェ電極５１、５２、及び／又は電極１５１、１５２は、例えば、他のメッキ部位と絶縁（例えば空間形成）することで、金属メッキとはんだで一体的に形成することができる。また、キャリア２、２０、２００の面積は、ペルチェ素子１の面積より小さくても良い。また、パッケージ４の形状は直方体状に限らず、円筒形状（中空円柱形状）などでも良い。 Further, as in the first embodiment, each wiring of the wiring portions 61A, 61B, 61C, the external Peltier electrodes 51, 52, and / or the electrodes 151, 152 are insulated (for example, formed with a space) from other plating parts, for example. Thus, it can be integrally formed with metal plating and solder. The area of the carriers 2, 20, and 200 may be smaller than the area of the Peltier element 1. The shape of the package 4 is not limited to a rectangular parallelepiped shape, and may be a cylindrical shape (hollow column shape) or the like.

ここで、本発明の好適な様相を再度例示する。本発明において、キャリア２、２０、２００の面積は、上部絶縁基板１１の面積以上であり且つ下部絶縁基板１２の面積以上であることが好ましい。この構成によれば、パッケージ４内におけるキャリア２、２０、２００の面積が効率よく確保され、パッケージ４の小型化とキャリア２、２０、２００上の部品配置面積の確保が両立される。 Here, the suitable aspect of this invention is illustrated again. In the present invention, the area of the carriers 2, 20, 200 is preferably equal to or larger than the area of the upper insulating substrate 11 and equal to or larger than the area of the lower insulating substrate 12. According to this configuration, the areas of the carriers 2, 20, and 200 in the package 4 are efficiently secured, and both the miniaturization of the package 4 and the securing of component placement areas on the carriers 2, 20, and 200 are compatible.

また、本発明において、キャリア２、２００は、セラミックで構成され、配線部６１、６２、６１Ａ、６１Ｃは、キャリア２、２００の上面側と下面側とを電気的に接続する第一配線６１１、６２１、６１１Ａ、６１１Ｃと、上部絶縁基板１１の上面側と下面側とを電気的に接続する第二配線６１２、６２２、６１２Ａ、６１２Ｃと、を備え、第一配線６１１、６２１、６１１Ａ、６１１Ｃは、キャリア２、２００に形成されたスルーホール２ａ、２ｂ、２０１ａ、２０２ａ内に配置された配線導体、又はキャリア２、２００の側面に配置された配線導体を有し、第二配線６１２、６２２、６１２Ａ、６１２Ｃは、上部絶縁基板１１に形成されたスルーホール１１ａ内に配置された配線導体、又は上部絶縁基板１１の側面に配置された配線導体を有することが好ましい。この構成によれば、スルーホール又は基板の側面に配線が形成されるため、配線部の製造が容易となる。 In the present invention, the carriers 2 and 200 are made of ceramic, and the wiring portions 61, 62, 61A, and 61C are first wirings 611 that electrically connect the upper surface side and the lower surface side of the carriers 2 and 200, respectively. 621, 611A, 611C and second wirings 612, 622, 612A, 612C that electrically connect the upper surface side and the lower surface side of the upper insulating substrate 11, and the first wirings 611, 621, 611A, 611C are The wiring conductors disposed in the through holes 2a, 2b, 201a, 202a formed in the carriers 2 and 200, or the wiring conductors disposed on the side surfaces of the carriers 2 and 200, and the second wirings 612, 622, 612A and 612C are wiring conductors arranged in the through holes 11a formed in the upper insulating substrate 11 or wiring conductors arranged on the side surfaces of the upper insulating substrate 11, respectively. Preferably it has a. According to this configuration, since the wiring is formed on the side surface of the through hole or the substrate, the wiring part can be easily manufactured.

また、本発明において、外部ペルチェ電極５１、５２は、ワイヤボンディングに対応した電極であることが好ましい。この構成によれば、外部ペルチェ電極５１、５２とパッケージ４の端子４１、４２とを接続する配線７１、７２をワイヤボンディングにより形成することができ、配線設置作業が容易且つ高精度となる。 In the present invention, the external Peltier electrodes 51 and 52 are preferably electrodes corresponding to wire bonding. According to this configuration, the wires 71 and 72 that connect the external Peltier electrodes 51 and 52 and the terminals 41 and 42 of the package 4 can be formed by wire bonding, and the wiring installation work is easy and highly accurate.

１：ペルチェ素子、１１：上部絶縁基板、１１ａ：スルーホール、
１２：下部絶縁基板、１３：熱電変換素子、１４：配線導体、
１５１、１５２：電極、２、２０、２００：キャリア、
２ａ、２ｂ、２０１ａ、２０２ａ：スルーホール、３０：光半導体素子、
４：パッケージ、４１、４２：端子、５１、５２：外部ペルチェ電極、
６１、６２、６１Ａ、６１Ｂ、６１Ｃ：配線部、
６１１、６２１、６１１Ａ、６１１Ｂ、６１１Ｃ：第一配線、
６１２、６２２、６１２Ａ、６１２Ｂ、６１２Ｃ：第二配線、
６１３、６２３、６１３Ａ、６１３Ｂ、６１３Ｃ：第三配線 1: Peltier element, 11: Upper insulating substrate, 11a: Through hole,
12: Lower insulating substrate, 13: Thermoelectric conversion element, 14: Wiring conductor,
151, 152: electrode, 2, 20, 200: carrier,
2a, 2b, 201a, 202a: through hole, 30: optical semiconductor element,
4: Package, 41, 42: Terminal, 51, 52: External Peltier electrode,
61, 62, 61A, 61B, 61C: wiring part,
611, 621, 611A, 611B, 611C: first wiring,
612, 622, 612A, 612B, 612C: second wiring,
613, 623, 613A, 613B, 613C: third wiring

Claims

上部絶縁基板、下部絶縁基板、前記上部絶縁基板と前記下部絶縁基板の間に配置された複数の熱電変換素子、及び外部と電気的に接続するための電極を有するペルチェ素子と、
前記上部絶縁基板の上方に配置される基板状のキャリアと、
前記キャリアの上面に配置される光半導体素子と、
前記ペルチェ素子、前記キャリア、及び前記光半導体素子を収容するパッケージと、
前記キャリアの上面に配置され且つ前記パッケージの端子に配線を介して電気的に接続される外部ペルチェ電極と、
前記キャリア及び前記上部絶縁基板を介して前記外部ペルチェ電極と前記電極とを電気的に接続する配線部と、
を備える光半導体モジュール。 An upper insulating substrate, a lower insulating substrate, a plurality of thermoelectric conversion elements disposed between the upper insulating substrate and the lower insulating substrate, and a Peltier element having an electrode for electrical connection to the outside;
A substrate-like carrier disposed above the upper insulating substrate;
An optical semiconductor element disposed on an upper surface of the carrier;
A package containing the Peltier element, the carrier, and the optical semiconductor element;
An external Peltier electrode disposed on an upper surface of the carrier and electrically connected to a terminal of the package via a wiring;
A wiring portion that electrically connects the external Peltier electrode and the electrode via the carrier and the upper insulating substrate;
An optical semiconductor module comprising:

前記キャリアの面積は、前記上部絶縁基板の面積以上であり且つ前記下部絶縁基板の面積以上である請求項１に記載の光半導体モジュール。 2. The optical semiconductor module according to claim 1, wherein an area of the carrier is not less than an area of the upper insulating substrate and not less than an area of the lower insulating substrate.

前記キャリアは、セラミックで構成され、
前記配線部は、前記キャリアの上面側と下面側とを電気的に接続する第一配線と、前記上部絶縁基板の上面側と下面側とを電気的に接続する第二配線と、を備え、
前記第一配線は、前記キャリアに形成されたスルーホール内に配置された配線導体、又は前記キャリアの側面に配置された配線導体を有し、
前記第二配線は、前記上部絶縁基板に形成されたスルーホール内に配置された配線導体、又は前記上部絶縁基板の側面に配置された配線導体を有する請求項１又は２に記載の光半導体モジュール。 The carrier is made of ceramic,
The wiring portion includes a first wiring that electrically connects the upper surface side and the lower surface side of the carrier, and a second wiring that electrically connects the upper surface side and the lower surface side of the upper insulating substrate,
The first wiring has a wiring conductor disposed in a through hole formed in the carrier, or a wiring conductor disposed on a side surface of the carrier,
3. The optical semiconductor module according to claim 1, wherein the second wiring has a wiring conductor disposed in a through hole formed in the upper insulating substrate, or a wiring conductor disposed on a side surface of the upper insulating substrate. .

前記外部ペルチェ電極は、ワイヤボンディングに対応した電極である請求項１〜３の何れか一項に記載の光半導体モジュール。 The optical semiconductor module according to claim 1, wherein the external Peltier electrode is an electrode corresponding to wire bonding.