JP2016025116A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2016025116A JP2016025116A JP2014146152A JP2014146152A JP2016025116A JP 2016025116 A JP2016025116 A JP 2016025116A JP 2014146152 A JP2014146152 A JP 2014146152A JP 2014146152 A JP2014146152 A JP 2014146152A JP 2016025116 A JP2016025116 A JP 2016025116A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- grinding
- outer periphery
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 29
- 238000000227 grinding Methods 0.000 claims abstract description 91
- 239000011347 resin Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- 239000007788 liquid Substances 0.000 claims abstract description 40
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 238000005304 joining Methods 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 27
- 230000010354 integration Effects 0.000 claims description 26
- 238000010030 laminating Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 210
- 239000004065 semiconductor Substances 0.000 description 101
- 238000005520 cutting process Methods 0.000 description 40
- 230000011218 segmentation Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Dicing (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、表面に複数のデバイスが形成された半導体ウエーハを複数枚積層して積層ウエーハを形成するウエーハの加工方法に関する。 The present invention relates to a wafer processing method for forming a laminated wafer by laminating a plurality of semiconductor wafers having a plurality of devices formed on the surface.
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハを分割予定ラインに沿って切断することによりデバイスが形成された領域を分割して個々の半導体デバイスを製造している。このようにして分割されるウエーハは、分割予定ラインに沿って切断する前に研削装置によって裏面が研削され、所定の厚みに加工される。 In the semiconductor device manufacturing process, a plurality of regions are partitioned by division lines arranged in a lattice pattern on the surface of a substantially disc-shaped semiconductor wafer, and devices such as ICs and LSIs are formed in the partitioned regions. . Then, the semiconductor wafer is cut along the planned division line to divide the region where the device is formed to manufacture individual semiconductor devices. The wafer to be divided in this manner is ground to a predetermined thickness by a grinding device before being cut along the planned dividing line.
近年、装置の小型化、高機能化を図るため、複数の半導体チップを積層した積層デバイスが実用化されている。この積層デバイスは、表面に複数のデバイスが形成された半導体ウエーハを複数枚積層し、この積層ウエーハを分割予定ラインに沿って切断することにより製造している（例えば、特許文献１参照）。 In recent years, laminated devices in which a plurality of semiconductor chips are laminated have been put into practical use in order to reduce the size and increase the functionality of the apparatus. This laminated device is manufactured by laminating a plurality of semiconductor wafers having a plurality of devices formed on the surface and cutting the laminated wafer along a planned division line (see, for example, Patent Document 1).
しかるに、積層ウエーハは厚みを１０μm程度に薄く加工された半導体ウエーハを積層していくため、取り扱いが難しく生産性が悪いという問題がある。 However, the laminated wafer has a problem that it is difficult to handle and the productivity is low because the semiconductor wafer processed to a thickness of about 10 μm is laminated.
このような問題を解消するために、ベースとなるベースウエーハの上面にウエーハの表面を対面させて積層し、積層されたウエーハの裏面を研削して薄く加工し、順次ウエーハを積層するとともに裏面を研削することにより厚みの薄い積層ウエーハを形成する加工方法が下記特許文献２に記載されている。 In order to solve this problem, the wafer surface is laminated on the upper surface of the base wafer as a base, the back surface of the laminated wafer is ground and processed thinly, the wafers are sequentially laminated, and the back surface is laminated. A processing method for forming a thin laminated wafer by grinding is described in Patent Document 2 below.
また、ウエーハの外周には面取りが施されており、ウエーハを薄く研削すると面取り部がナイフエッジのように鋭利となり割れを発生させる原因となることから、ウエーハを研削する前に面取り部を除去する所謂エッジトリミングが実施されている（例えば、特許文献３参照）。 In addition, the outer periphery of the wafer is chamfered, and if the wafer is ground thinly, the chamfered portion becomes sharp like a knife edge and causes cracking, so the chamfered portion is removed before grinding the wafer. So-called edge trimming is performed (see, for example, Patent Document 3).
而して、ウエーハに形成されるデバイスは必ずしも基板に対して同一位置に形成されているとは限らず、従ってデバイスとデバイスを一致させて積層すると、数十μm程度のズレが生じオーバーハングして積層させる場合がある。このように、積層されるウエーハが前のウエーハに対してオーバーハングして積層された状態で裏面が研削されると、厚みが１０μmに達する前にオーバーハングした部分に振動が発生して破損するという問題がある。 Therefore, the devices formed on the wafer are not necessarily formed at the same position with respect to the substrate. Therefore, when the devices are stacked in alignment with each other, a deviation of about several tens of μm occurs and overhangs. May be laminated. Thus, when the back surface is ground in a state where the laminated wafer is overhanging and laminated with respect to the previous wafer, the overhanged portion is vibrated and damaged before the thickness reaches 10 μm. There is a problem.
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、積層したウエーハを破損させることなく所定の厚みに研削することができるウエーハの加工方法を提供することにある。 The present invention has been made in view of the above facts, and a main technical problem thereof is to provide a wafer processing method capable of grinding to a predetermined thickness without damaging laminated wafers.
上記主たる技術的課題を解決するため、本発明によれば、表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを積層させて積層ウエーハを形成するウエーハの加工方法であって、
ベースとなる基板の表面に第１のウエーハの表面を対面させて接合する第１の接合工程と、
該第１の接合工程が実施された第１のウエーハの裏面を研削し、第１のウエーハを所定の厚みに形成する第１の裏面研削工程と、
該第１の裏面研削工程が実施された第１のウエーハの裏面にデバイスが一致するように第２のウエーハの表面を対面させて接合する第２の接合工程と、
該第２の接合工程が実施された第２のウエーハの裏面を研削し、第２のウエーハを所定の厚みに形成する第２の裏面研削工程と、を含み、
少なくとも第２の裏面研削工程を実施する前に、第２のウエーハの外周に液状樹脂を被覆して第１のウエーハの外周と一体的に固化する外周部一体化工程を実施する、
ことを特徴とするウエーハの加工方法が提供される。
In order to solve the main technical problem, according to the present invention, a wafer in which devices are formed is stacked in a plurality of regions partitioned by division lines formed in a lattice pattern on the surface to form a stacked wafer. Wafer processing method,
A first bonding step of bonding the surface of the first wafer to the surface of the base substrate,
A first back grinding step of grinding the back surface of the first wafer on which the first bonding step has been performed to form the first wafer to a predetermined thickness;
A second joining step of joining the front surface of the second wafer so that the device coincides with the back surface of the first wafer on which the first back surface grinding step has been performed;
Grinding the back surface of the second wafer on which the second bonding step has been performed, and forming a second wafer with a predetermined thickness,
Before carrying out at least the second back grinding step, the outer peripheral portion integration step is performed in which the outer periphery of the second wafer is coated with a liquid resin and solidified integrally with the outer periphery of the first wafer.
A method for processing a wafer is provided.
該第１の接合工程を実施した後、該第１の裏面研削工程を実施する前に、第１のウエーハの外周に液状樹脂を被覆してベースとなる基板の外周を一体的に固化する外周部一体化工程を実施する。
該第２の裏面研削工程を実施した後、第２のウエーハの裏面にデバイスが一致するように第３のウエーハの表面を対面させて接合する第３の接合工程と、第３のウエーハの外周に液状樹脂を被覆して第２のウエーハの外周と一体的に固化する外周部一体化工程と、第３のウエーハの裏面を研削し第３のウエーハを所定の厚みに形成する第３の裏面研削工程とを実施する。
該第３の裏面研削工程を実施した後、順次第nのウエーハを接合する第nの接合工程と、第nのウエーハの外周に液状樹脂を被覆するウエーハ外周部一体化工程と、第nのウエーハの裏面を研削する第nの裏面研削工程を実施する。
該第２の裏面研削工程、第３の裏面研削工程、第nの裏面研削工程を実施した後、それぞれ被覆樹脂を除去する被覆樹脂除去工程を実施する。
積層ウエーハは、分割予定ラインに沿って切断され個々の積層デバイスに分割される。
After the first bonding step, before the first back grinding step, the outer periphery of the first wafer is coated with a liquid resin to integrally solidify the outer periphery of the base substrate. Perform the part integration process.
After performing the second back surface grinding step, a third bonding step for bonding the third wafer surface so that the device coincides with the back surface of the second wafer, and the outer periphery of the third wafer An outer peripheral portion integration step in which a liquid resin is coated to solidify integrally with the outer periphery of the second wafer, and a third back surface for grinding the back surface of the third wafer to form the third wafer to a predetermined thickness And grinding process.
After performing the third back surface grinding step, an nth joining step for sequentially joining the nth wafer, a wafer outer peripheral integration step for coating the outer periphery of the nth wafer with a liquid resin, An nth backside grinding process for grinding the backside of the wafer is performed.
After performing the second back surface grinding step, the third back surface grinding step, and the nth back surface grinding step, a coating resin removing step for removing the coating resin is performed.
The laminated wafer is cut along the division line and divided into individual laminated devices.
本発明によるウエーハの加工方法おいては、ベースとなる基板の表面に第１のウエーハの表面を対面させて接合する第１の接合工程と、該第１の接合工程が実施された第１のウエーハの裏面を研削し、第１のウエーハを所定の厚みに形成する第１の裏面研削工程と、該第１の裏面研削工程が実施された第１のウエーハの裏面にデバイスが一致するように第２のウエーハの表面を対面させて接合する第２の接合工程と、該第２の接合工程が実施された第２のウエーハの裏面を研削し、第２のウエーハを所定の厚みに形成する第２の裏面研削工程とを含み、少なくとも第２の裏面研削工程を実施する前に、第２のウエーハの外周に液状樹脂を被覆して第１のウエーハの外周と一体的に固化する外周部一体化工程を実施するので、第２の裏面研削工程を実施する際には、外周部一体化工程が実施され第１の半導体ウエーハと第２の半導体ウエーハの外周にズレがあってもズレによる段差が液状樹脂によって埋められて固定されているので、第２の半導体ウエーハの裏面が研削されて厚みが１０μm程度に達してもオーバーハングした部分に振動が生ずることがないため、第２の半導体ウエーハが破損することはない。
また、本発明によるウエーハの加工方法おいては、第２の裏面研削工程を実施する際には、外周部一体化工程が実施され第１の半導体ウエーハと第２の半導体ウエーハの外周にズレがあってもズレによる段差が液状樹脂によって埋められて固定されているので、上述したナイフエッジの発生が抑制できるため、上記エッジトリミングの実施を省くことが可能となり生産性を向上することができる。
In the wafer processing method according to the present invention, a first bonding step in which the surface of the first wafer is bonded to the surface of the base substrate, and the first bonding step is performed. The back surface of the wafer is ground so that the first wafer is formed to a predetermined thickness, and the device matches the back surface of the first wafer on which the first back surface grinding step has been performed. A second bonding step of bonding the front surface of the second wafer to face each other, and a back surface of the second wafer on which the second bonding step is performed are ground to form the second wafer to a predetermined thickness. An outer peripheral portion including a second back grinding step, wherein the outer periphery of the second wafer is coated with a liquid resin and solidified integrally with the outer periphery of the first wafer before performing at least the second back grinding step. Since the integration process is carried out, the second back grinding When performing the outer peripheral portion integration step is performed, even if there is a deviation in the outer periphery of the first semiconductor wafer and the second semiconductor wafer, the step due to the deviation is buried and fixed by the liquid resin, Even if the back surface of the second semiconductor wafer is ground and the thickness reaches about 10 μm, vibration does not occur in the overhanged portion, so that the second semiconductor wafer is not damaged.
Further, in the wafer processing method according to the present invention, when the second back surface grinding step is performed, the outer peripheral portion integration step is performed, and there is a deviation between the outer periphery of the first semiconductor wafer and the second semiconductor wafer. Even if it exists, since the level | step difference by deviation is filled and fixed with liquid resin, since generation | occurrence | production of the knife edge mentioned above can be suppressed, implementation of the said edge trimming can be omitted and productivity can be improved.
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a wafer processing method according to the present invention will be described in detail with reference to the accompanying drawings.
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、厚みが例えば３００μmのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。以下、この半導体ウエーハ２を複数枚積層して積層ウエーハを形成するウエーハの加工方法について説明する。 FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. The semiconductor wafer 2 shown in FIG. 1 is made of a silicon wafer having a thickness of, for example, 300 μm, and a plurality of division lines 21 are formed in a lattice shape on the surface 2a and are partitioned by the plurality of division lines 21. In addition, devices 22 such as IC and LSI are formed in a plurality of regions. A wafer processing method for forming a laminated wafer by laminating a plurality of semiconductor wafers 2 will be described below.
先ず、ベースとなる基板の表面に第１のウエーハの表面を対面させて接合する第１の接合工程を実施する。即ち、図２の(a)および(b)に示すようにベースとなる基板３の表面３aに第１の半導体ウエーハ２―１の表面２aを対面させ接着剤を介して接合する（第１の接合工程）。なお、ベースとなる基板３は図示の実施形態においては厚みが例えば１mmのガラス板からなっている。 First, a first bonding step is performed in which the surface of the first wafer is bonded to the surface of the base substrate. That is, as shown in FIGS. 2 (a) and 2 (b), the surface 2a of the first semiconductor wafer 2-1 faces the surface 3a of the base substrate 3 and is bonded via an adhesive (first Joining process). In addition, the board | substrate 3 used as a base consists of a glass plate whose thickness is 1 mm in the embodiment shown in figure.
上記第１の接合工程を実施したならば、第１の半導体ウエーハ２―１の外周に液状樹脂を被覆してベースとなる基板３の外周と一体的に固化する外周部一体化工程を実施する。即ち、図３に示すように第１の半導体ウエーハ２―１の外周に液状樹脂４を被覆してベースとなる基板３の外周と一体的に固化する。なお、液状樹脂４は、紫外線を照射することによって固化する樹脂が用いられる。従って、第１の半導体ウエーハ２―１の外周に液状樹脂４を被覆した後、紫外線を照射することによって液状樹脂４を固化する。なお、ベースとなる基板３の表面にデバイスが形成されていない場合は基板３の外周と第１の半導体ウエーハ２―１の外周を一致させて接合できるので、必ずしも外周に液状樹脂を被覆する必要はない。 When the first bonding step is performed, an outer peripheral integration step is performed in which the outer periphery of the first semiconductor wafer 2-1 is coated with a liquid resin and solidified integrally with the outer periphery of the base substrate 3. . That is, as shown in FIG. 3, the outer periphery of the first semiconductor wafer 2-1 is coated with the liquid resin 4 and solidified integrally with the outer periphery of the substrate 3 serving as a base. The liquid resin 4 is a resin that is solidified by irradiation with ultraviolet rays. Therefore, after the liquid resin 4 is coated on the outer periphery of the first semiconductor wafer 2-1, the liquid resin 4 is solidified by irradiating with ultraviolet rays. If no device is formed on the surface of the base substrate 3, the outer periphery of the substrate 3 and the outer periphery of the first semiconductor wafer 2-1 can be aligned and bonded, so it is necessary to cover the outer periphery with a liquid resin. There is no.
上述した外周部一体化工程を実施したならば、第１の半導体ウエーハ２―１の裏面２bを研削して第１の半導体ウエーハ２―１をデバイスの所定の厚みに形成する第１の裏面研削工程を実施する。この裏面研削工程は、図４の(a)に示す研削装置５を用いて実施する。図４に示す研削装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を研削する研削手段５２を具備している。チャックテーブル５１は、保持面である上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図４の(a)において矢印５１aで示す方向に回転せしめられる。研削手段５２は、スピンドルハウジング５２１と、該スピンドルハウジング５２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５２２と、該回転スピンドル５２２の下端に装着されたマウンター５２３と、該マウンター５２３の下面に取り付けられた研削ホイール５２４とを具備している。この研削ホイール５２４は、円環状の基台５２５と、該基台５２５の下面に環状に装着された研削砥石５２６とからなっており、基台５２５がマウンター５２３の下面に締結ボルト５２７によって取り付けられている。 If the above-described outer periphery integration step is performed, the first back surface grinding is performed in which the back surface 2b of the first semiconductor wafer 2-1 is ground to form the first semiconductor wafer 2-1 to a predetermined thickness of the device. Perform the process. This back grinding process is carried out using a grinding apparatus 5 shown in FIG. A grinding apparatus 5 shown in FIG. 4 includes a chuck table 51 that holds a workpiece and a grinding means 52 that grinds the workpiece held on the chuck table 51. The chuck table 51 is configured to suck and hold a workpiece on the upper surface, which is a holding surface, and is rotated in a direction indicated by an arrow 51a in FIG. The grinding means 52 includes a spindle housing 521, a rotating spindle 522 that is rotatably supported by the spindle housing 521 and rotated by a rotation driving mechanism (not shown), a mounter 523 attached to the lower end of the rotating spindle 522, and the mounter And a grinding wheel 524 attached to the lower surface of 523. The grinding wheel 524 includes an annular base 525 and a grinding wheel 526 that is annularly attached to the lower surface of the base 525, and the base 525 is attached to the lower surface of the mounter 523 with fastening bolts 527. ing.
上述した研削装置５を用いて上記第１の裏面研削工程を実施するには、図４の(a)に示すようにチャックテーブル５１の上面（保持面）に上記第１の接合工程および外周部一体化工程が実施された第１の半導体ウエーハ２―１のベースとなる基板３側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル５１上に第１の半導体ウエーハ２―１をベースとなる基板３を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された第１の半導体ウエーハ２―１は、裏面２bが上側となる。このようにチャックテーブル５１上に第１の半導体ウエーハ２―１をベースとなる基板３を介して吸引保持したならば、チャックテーブル５１を図４の(a)および図４の(b)において矢印５１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５２４を図４の(a)および図４の(b)において矢印５２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図４の(a)および図４の(b)に示すように研削砥石４２６を被加工面である第１の半導体ウエーハ２―１の裏面２bに接触せしめ、研削ホイール５２４を図４の(a)および図４の(b)において矢印５２４bで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研削送りする。この結果、第１の半導体ウエーハ２―１の裏面２bが研削されて第１の半導体ウエーハ２―１は所定の厚み（例えば１０μm）に形成される。この第１の裏面研削工程を実施する際には、第１の半導体ウエーハ２―１の外周に液状樹脂４を被覆してベースとなる基板３の外周と一体的に固化されているので、第１の半導体ウエーハ２―１の裏面２bが研削されて厚みが１０μmに達してもオーバーハングした部分に振動が生ずることがないため、第１の半導体ウエーハ２―１が破損することはない。 In order to perform the first back grinding process using the grinding device 5 described above, as shown in FIG. 4A, the first joining process and the outer peripheral portion are formed on the upper surface (holding surface) of the chuck table 51. The side of the substrate 3 serving as the base of the first semiconductor wafer 2-1 that has been subjected to the integration process is placed. Then, by operating a suction means (not shown), the first semiconductor wafer 2-1 is sucked and held on the chuck table 51 via the base substrate 3 (wafer holding step). Therefore, the back surface 2b of the first semiconductor wafer 2-1 held on the chuck table 51 is on the upper side. If the first semiconductor wafer 2-1 is sucked and held on the chuck table 51 through the base substrate 3 in this way, the chuck table 51 is moved to the arrow in FIGS. 4 (a) and 4 (b). While rotating at a speed of, for example, 300 rpm in the direction indicated by 51a, the grinding wheel 524 of the grinding means 52 is rotated at a speed of, for example, 6000 rpm in the direction indicated by the arrow 524a in FIGS. 4 (a) and 4 (b). As shown in FIGS. 4A and 4B, the grinding wheel 426 is brought into contact with the back surface 2b of the first semiconductor wafer 2-1, which is the work surface, and the grinding wheel 524 is set in FIG. As shown by an arrow 524b in 4 (b), a predetermined amount is ground and fed downward (in a direction perpendicular to the holding surface of the chuck table 51) at a grinding feed rate of 1 μm / second, for example. As a result, the back surface 2b of the first semiconductor wafer 2-1 is ground to form the first semiconductor wafer 2-1 with a predetermined thickness (for example, 10 μm). When this first back surface grinding step is performed, the outer periphery of the first semiconductor wafer 2-1 is coated with the liquid resin 4 and solidified integrally with the outer periphery of the substrate 3 serving as a base. Even when the back surface 2b of one semiconductor wafer 2-1 is ground and the thickness reaches 10 μm, vibration does not occur in the overhanged portion, so that the first semiconductor wafer 2-1 is not damaged.
次に、上記第１の半導体ウエーハ２―１の外周に被覆された液状樹脂４を溶剤を用いて除去する（被覆樹脂除去工程）。そして、第１の半導体ウエーハ２―１の裏面側から表面に形成されたデバイスに接続する電極を形成する工程に送られる。電極を形成する工程においては、例えばドライエッチング加工によって電極形成用にビアホールを形成するが、このとき上記液状樹脂４が存在するとガスが発生するという問題があるが、上述したように液状樹脂４は除去されているのでガスが発生することはない。 Next, the liquid resin 4 coated on the outer periphery of the first semiconductor wafer 2-1 is removed using a solvent (coating resin removing step). Then, the first semiconductor wafer 2-1 is sent from the back surface side to a step of forming an electrode connected to a device formed on the front surface. In the step of forming the electrode, via holes are formed for electrode formation by, for example, dry etching, and there is a problem in that gas is generated when the liquid resin 4 is present. However, as described above, the liquid resin 4 Since it is removed, no gas is generated.
次に、第１の裏面研削工程が実施された第１の半導体ウエーハ２―１の裏面にデバイスが一致するように第２の半導体ウエーハの表面を対面させて接合する第２の接合工程を実施する。即ち、図５の(a)および(b)に示すように上記第１の裏面研削工程が実施された第１の半導体ウエーハ２―１の裏面2ｂに第２の半導体ウエーハ２―２の表面２aを対面させて接着剤を介して接合する。 Next, a second bonding step is performed in which the surface of the second semiconductor wafer is faced and bonded so that the device coincides with the back surface of the first semiconductor wafer 2-1 on which the first back surface grinding step has been performed. To do. That is, as shown in FIGS. 5A and 5B, the front surface 2a of the second semiconductor wafer 2-2 is applied to the back surface 2b of the first semiconductor wafer 2-1 that has been subjected to the first back surface grinding step. Are bonded to each other with an adhesive.
上述した第２の接合工程を実施したならば、第２の半導体ウエーハ２―２の外周に液状樹脂を被覆して第１の半導体ウエーハ２―１の外周と一体的に固化する外周部一体化工程を実施する。即ち、図６に示すように第２の半導体ウエーハ２―２の外周に液状樹脂４を被覆して第１の半導体ウエーハ２―１の外周と一体的に固化する。なお、液状樹脂４は、上述したように紫外線を照射することによって固化する樹脂が用いられる。従って、第１の半導体ウエーハ２―１の外周に液状樹脂４を被覆した後、紫外線を照射することによって液状樹脂４を固化する。このように外周部一体化工程を実施することにより図６に示すように第１の半導体ウエーハ２―１と第２の半導体ウエーハ２―２の外周がズレてオーバーハングしている状態でも第１の半導体ウエーハ２―１と第２の半導体ウエーハ２―２の外周の段差が液状樹脂４によって埋められる。 If the above-described second bonding step is performed, the outer peripheral portion integrated so that the outer periphery of the second semiconductor wafer 2-2 is coated with a liquid resin and solidified integrally with the outer periphery of the first semiconductor wafer 2-1. Perform the process. That is, as shown in FIG. 6, the outer periphery of the second semiconductor wafer 2-2 is coated with the liquid resin 4 and solidified integrally with the outer periphery of the first semiconductor wafer 2-1. The liquid resin 4 is a resin that solidifies when irradiated with ultraviolet rays as described above. Therefore, after the liquid resin 4 is coated on the outer periphery of the first semiconductor wafer 2-1, the liquid resin 4 is solidified by irradiating with ultraviolet rays. By performing the outer peripheral integration step in this way, the first semiconductor wafer 2-1 and the second semiconductor wafer 2-2 even when the outer peripheries are displaced and overhang as shown in FIG. Steps on the outer periphery of the semiconductor wafer 2-1 and the second semiconductor wafer 2-2 are filled with the liquid resin 4.
次に、上述した第２の接合工程および外周部一体化工程が実施された第２の半導体ウエーハ２―２の裏面を研削し、第２の半導体ウエーハ２―２を所定の厚みに形成する第２の裏面研削工程を実施する。この第２の裏面研削工程は、上記図４の(a)に示す研削装置５を用いて実施する。即ち、図７に示すようにチャックテーブル５１の上面（保持面）に上記第２の接合工程および外周部一体化工程が実施された積層ウエーハのベースとなる基板３側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル５１上に積層ウエーハをベースとなる基板３を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル５１上にベースとなる基板３を介して保持された積層ウエーハは、第２の半導体ウエーハ２―２の裏面２bが上側となる。このようにチャックテーブル５１上に積層ウエーハをベースとなる基板３を介して吸引保持したならば、チャックテーブル５１を図７において矢印５１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５２４を図７において矢印５２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図７に示すように研削砥石５２６を被加工面である第２の半導体ウエーハ２―２の裏面２bに接触せしめ、研削ホイール５２４を図７において矢印５２４bで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研削送りする。この結果、第２の半導体ウエーハ２―２の裏面２bが研削されて第２の半導体ウエーハ２―２は所定の厚み（例えば１０μm）に形成される。この第２の裏面研削工程を実施する際には、外周部一体化工程が実施され第１の半導体ウエーハ２―１と第２の半導体ウエーハ２―２の外周の段差が液状樹脂４によって埋められて固定されているので、第２の半導体ウエーハ２―２の裏面２bが研削されて厚みが１０μmに達してもオーバーハングした部分に振動が生ずることがないため、第２の半導体ウエーハ２―２が破損することはない。また、第２の裏面研削工程を実施する際には、外周部一体化工程が実施され第１の半導体ウエーハと第２の半導体ウエーハの外周にズレがあってもズレによる段差が液状樹脂によって埋められて固定されているので、上述したナイフエッジの発生が抑制できるため、上記エッジトリミングの実施を省くことが可能となり生産性を向上することができる。 Next, the back surface of the second semiconductor wafer 2-2 that has been subjected to the second bonding step and the outer peripheral portion integration step described above is ground to form the second semiconductor wafer 2-2 to a predetermined thickness. 2 back grinding process is implemented. This second back grinding process is carried out using the grinding device 5 shown in FIG. That is, as shown in FIG. 7, on the upper surface (holding surface) of the chuck table 51, the substrate 3 side serving as the base of the laminated wafer on which the second bonding step and the outer peripheral portion integration step are performed is placed. Then, by operating a suction means (not shown), the laminated wafer is sucked and held on the chuck table 51 via the base substrate 3 (wafer holding step). Accordingly, in the laminated wafer held on the chuck table 51 via the base substrate 3, the back surface 2b of the second semiconductor wafer 2-2 is on the upper side. If the laminated wafer is sucked and held on the chuck table 51 via the base substrate 3 as described above, the grinding means 52 is ground while rotating the chuck table 51 in the direction indicated by the arrow 51a in FIG. The wheel 524 is rotated in the direction indicated by the arrow 524a in FIG. 7 at, for example, 6000 rpm, and the grinding wheel 526 is brought into contact with the back surface 2b of the second semiconductor wafer 2-2 as the processing surface as shown in FIG. As shown by an arrow 524b in FIG. 7, the wheel 524 is ground and fed by a predetermined amount at a grinding feed rate of, for example, 1 μm / second (in a direction perpendicular to the holding surface of the chuck table 51). As a result, the back surface 2b of the second semiconductor wafer 2-2 is ground to form the second semiconductor wafer 2-2 with a predetermined thickness (for example, 10 μm). When this second back grinding process is performed, the outer peripheral integration process is performed, and the steps on the outer periphery of the first semiconductor wafer 2-1 and the second semiconductor wafer 2-2 are filled with the liquid resin 4. Therefore, even if the back surface 2b of the second semiconductor wafer 2-2 is ground and the thickness reaches 10 μm, vibration does not occur in the overhanged portion. Therefore, the second semiconductor wafer 2-2 Will not be damaged. In addition, when the second back grinding process is performed, the outer peripheral integration process is performed, and even if there is a deviation between the outer circumferences of the first semiconductor wafer and the second semiconductor wafer, the step due to the deviation is filled with the liquid resin. Therefore, the occurrence of the knife edge described above can be suppressed, so that the edge trimming can be omitted and the productivity can be improved.
上述した第２の裏面研削工程を実施したならば、第２の半導体ウエーハ２―２の外周に被覆された液状樹脂４を溶剤を用いて除去する（被覆樹脂除去工程）。そして、第２の半導体ウエーハ２―２の裏面側から表面に形成されたデバイスに接続する電極を形成する工程に送られる。電極を形成する工程においては、上述したように例えばドライエッチング加工等を実施しても液状樹脂４は除去されているのでガスが発生することはない。 If the second back grinding process described above is performed, the liquid resin 4 coated on the outer periphery of the second semiconductor wafer 2-2 is removed using a solvent (coating resin removal process). Then, the second semiconductor wafer 2-2 is sent from the back surface side to the step of forming an electrode connected to the device formed on the front surface. In the step of forming the electrodes, as described above, for example, even if dry etching or the like is performed, the liquid resin 4 is removed, so that no gas is generated.
次に、第２の半導体ウエーハ２―２の裏面にデバイスが一致するように第３の半導体ウエーハの表面を対面させて接合する第３の接合工程を実施する。即ち、図８の(a)および(b)に示すように上記第２の裏面研削工程が実施された第２の半導体ウエーハ２―２の裏面2ｂに第３の半導体ウエーハ２―３の表面２aを対面させて接着剤を介して接合する。 Next, a third bonding step is performed in which the front surface of the third semiconductor wafer is faced and bonded so that the device coincides with the back surface of the second semiconductor wafer 2-2. That is, as shown in FIGS. 8A and 8B, the surface 2a of the third semiconductor wafer 2-3 is applied to the back surface 2b of the second semiconductor wafer 2-2 on which the second back surface grinding process has been performed. Are bonded to each other with an adhesive.
上述した第３の接合工程を実施したならば、第３の半導体ウエーハ２―３の外周に液状樹脂を被覆して第２の半導体ウエーハ２―２の外周と一体的に固化する外周部一体化工程を実施する。即ち、図９に示すように第３の半導体ウエーハ２―３の外周に液状樹脂４を被覆して第２の半導体ウエーハ２―２の外周と一体的に固化する。 If the above-described third bonding step is performed, the outer periphery integrated so that the outer periphery of the third semiconductor wafer 2-3 is coated with a liquid resin and solidified integrally with the outer periphery of the second semiconductor wafer 2-2. Perform the process. That is, as shown in FIG. 9, the outer periphery of the third semiconductor wafer 2-3 is coated with the liquid resin 4 and solidified integrally with the outer periphery of the second semiconductor wafer 2-2.
次に、上述した第３の接合工程および外周部一体化工程が実施された第３の半導体ウエーハ２―３の裏面を研削し、第３の半導体ウエーハ２―３を所定の厚みに形成する第３の裏面研削工程を実施する。この第３の裏面研削工程は、上記図４の(a)に示す研削装置５を用いて図１０に示すようにチャックテーブル５１の上面（保持面）に上記第３の接合工程および外周部一体化工程が実施された積層ウエーハのベースとなる基板３側を保持して、上記第２の裏面研削工程と同様に実施し、第３の半導体ウエーハ２―３を所定の厚み（例えば１０μm）に形成される。この第３の裏面研削工程を実施する際にも、外周部一体化工程が実施され第２の半導体ウエーハ２―２と第３の半導体ウエーハ２―３の外周にズレがあってもズレによる段差が液状樹脂によって埋められて固定されているので、第３の半導体ウエーハ２―３の裏面２bが研削されて厚みが１０μmに達してもオーバーハングした部分に振動が生ずることがないため、第３の半導体ウエーハ２―３が破損することはない。 Next, the back surface of the third semiconductor wafer 2-3 on which the third bonding step and the outer peripheral portion integration step described above are performed is ground to form the third semiconductor wafer 2-3 to a predetermined thickness. 3 is performed. In the third back grinding step, the third joining step and the outer peripheral portion are integrated on the upper surface (holding surface) of the chuck table 51 as shown in FIG. 10 using the grinding device 5 shown in FIG. The substrate 3 side, which is the base of the laminated wafer subjected to the forming step, is held and the same as the second back grinding step is performed, and the third semiconductor wafer 2-3 is formed to a predetermined thickness (for example, 10 μm). It is formed. Even when the third back surface grinding step is performed, the outer peripheral portion integration step is performed, and even if there is a deviation between the outer circumferences of the second semiconductor wafer 2-2 and the third semiconductor wafer 2-3, a step due to the deviation is caused. Since the back surface 2b of the third semiconductor wafer 2-3 is ground and the thickness reaches 10 μm, no vibration occurs in the overhanged portion because the resin is buried and fixed with a liquid resin. The semiconductor wafer 2-3 will not be damaged.
上述した第３の裏面研削工程を実施したならば、第３の半導体ウエーハ２―３の外周に被覆された液状樹脂４を溶剤を用いて除去する。そして、第３の半導体ウエーハ２―３の裏面側から表面に形成されたデバイスに接続する電極を形成する工程に送られる。電極を形成する工程においては、上述したように例えばドライエッチング加工等を実施しても液状樹脂４は除去されているのでガスが発生することはない。 When the third back grinding process described above is performed, the liquid resin 4 coated on the outer periphery of the third semiconductor wafer 2-3 is removed using a solvent. And it is sent to the process of forming the electrode connected to the device formed in the surface from the back surface side of the 3rd semiconductor wafer 2-3. In the step of forming the electrodes, as described above, for example, even if dry etching or the like is performed, the liquid resin 4 is removed, so that no gas is generated.
なお、上記第３の裏面研削工程を実施した後、更に半導体ウエーハを積層する場合には、順次上記第３の接合工程と同様に第nの半導体ウエーハ２―nを積層する第nの接合工程と、上記外周部一体化工程と同様に第nのウエーハの外周に液状樹脂を被覆する外周部一体化工程と、上記第３の裏面研削工程と同様に第nのウエーハの裏面を研削する第nの裏面研削工程、被覆樹脂除去工程を実施する。 In the case of further laminating semiconductor wafers after the third back grinding step, the nth joining step of sequentially laminating the nth semiconductor wafers 2-n in the same manner as the third joining step. And an outer peripheral portion integration step of coating the outer periphery of the nth wafer with a liquid resin in the same manner as the outer peripheral portion integration step, and a second step of grinding the back surface of the nth wafer in the same manner as in the third back surface grinding step. n back grinding process and coating resin removal process are performed.
上述したように第nの半導体ウエーハ２―nまでを積層した積層ウエーハを形成したならば、図１１に示すように第１の半導体ウエーハ２―１の表面２aに接合されているベースとなる基板３を剥離する（基板剥離工程）。このようにして、第１の半導体ウエーハ２―１の表面２aに接合されているベースとなる基板３を剥離することにより、図示の実施形態においては第１の半導体ウエーハ２―1、第２の半導体ウエーハ２―２、第３の半導体ウエーハ２―３および第nの半導体ウエーハ２―nの例えば４枚の半導体ウエーハからなる厚みが４０μmの積層ウエーハ２００を得ることができる。 As described above, when a laminated wafer is formed by laminating up to the nth semiconductor wafer 2-n, the base substrate bonded to the surface 2a of the first semiconductor wafer 2-1 as shown in FIG. 3 is peeled off (substrate peeling step). In this way, by separating the base substrate 3 bonded to the surface 2a of the first semiconductor wafer 2-1, the first semiconductor wafer 2-1 and the second semiconductor wafer 2-1 in the illustrated embodiment are removed. A laminated wafer 200 having a thickness of 40 μm, for example, consisting of four semiconductor wafers of the semiconductor wafer 2-2, the third semiconductor wafer 2-3 and the n-th semiconductor wafer 2-n can be obtained.
次に、積層ウエーハ２００を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する。即ち、図１２に示すように、環状のフレームFの内側開口部を覆うように外周部が装着されたダイシングテープTの表面に積層ウエーハ２００を構成する第nの半導体ウエーハ２―nの裏面２bを貼着する。従って、ダイシングテープTの表面に貼着された積層ウエーハ２００は、第１の半導体ウエーハ２―１の表面２aが上側となる。 Next, a wafer support process is performed in which the laminated wafer 200 is attached to the surface of a dicing tape mounted on an annular frame. That is, as shown in FIG. 12, the back surface 2b of the nth semiconductor wafer 2-n constituting the laminated wafer 200 on the surface of the dicing tape T having the outer peripheral portion mounted so as to cover the inner opening of the annular frame F. Affix. Accordingly, in the laminated wafer 200 adhered to the surface of the dicing tape T, the surface 2a of the first semiconductor wafer 2-1 is on the upper side.
上述したウエーハ支持工程を実施したならば、積層ウエーハ２００を分割予定ラインに沿って切断し個々の積層デバイスに分割する分割工程を実施する。この分割工程は、図１３に示す切削装置６を用いて実施する。図１３に示す切削装置６は、被加工物を保持するチャックテーブル６１と、該チャックテーブル６１に保持された被加工物を切削する切削手段６２と、該チャックテーブル６１に保持された被加工物を撮像する撮像手段６３を具備している。チャックテーブル６１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図１３において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。 If the wafer supporting process described above is performed, a dividing process is performed in which the laminated wafer 200 is cut along the planned dividing lines and divided into individual laminated devices. This dividing step is performed using a cutting device 6 shown in FIG. 13 includes a chuck table 61 that holds a workpiece, a cutting unit 62 that cuts the workpiece held on the chuck table 61, and a workpiece that is held on the chuck table 61. An image pickup means 63 for picking up images is provided. The chuck table 61 is configured to suck and hold a workpiece. The chuck table 61 is moved in a processing feed direction indicated by an arrow X in FIG. 13 by a processing feed means (not shown) and is indicated by an arrow Y by an index feed means (not shown). It can be moved in the index feed direction shown.
上記切削手段６２は、実質上水平に配置されたスピンドルハウジング６２１と、該スピンドルハウジング６２１に回転自在に支持された回転スピンドル６２２と、該回転スピンドル６２２の先端部に装着された切削ブレード６２３を含んでおり、回転スピンドル６２２がスピンドルハウジング６２１内に配設された図示しないサーボモータによって矢印６２３aで示す方向に回転せしめられるようになっている。切削ブレード６２３は、アルミニウム等の金属材によって形成された円盤状の基台６２４と、該基台６２４の側面外周部に装着された環状の切れ刃６２５とからなっている。環状の切れ刃６２５は、基台６２４の側面外周部に粒径が３〜４μｍのダイヤモンド砥粒をニッケルメッキで固めた電鋳ブレードからなっており、図示の実施形態においては厚みが３０μｍで外径が５０mmに形成されている。 The cutting means 62 includes a spindle housing 621 arranged substantially horizontally, a rotating spindle 622 rotatably supported by the spindle housing 621, and a cutting blade 623 attached to the tip of the rotating spindle 622. The rotary spindle 622 is rotated in the direction indicated by the arrow 623a by a servo motor (not shown) disposed in the spindle housing 621. The cutting blade 623 includes a disk-shaped base 624 formed of a metal material such as aluminum, and an annular cutting edge 625 attached to the outer peripheral portion of the side surface of the base 624. The annular cutting edge 625 is composed of an electroformed blade in which diamond abrasive grains having a particle diameter of 3 to 4 μm are hardened by nickel plating on the outer peripheral portion of the side surface of the base 624. In the illustrated embodiment, the outer edge 625 has an outer thickness of 30 μm. The diameter is 50 mm.
上記撮像手段６３は、スピンドルハウジング６２１の先端部に装着されており、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。 The imaging means 63 is mounted at the tip of the spindle housing 621, and illuminates the work piece, an optical system that captures the area illuminated by the illumination means, and an image captured by the optical system. An image pickup device (CCD) or the like for picking up images is provided, and the picked-up image signal is sent to a control means (not shown).
上述した切削装置６を用いて分割工程を実施するには、図１３に示すようにチャックテーブル６１上に上記積層ウエーハ２００が貼着されたダイシングテープT側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して積層ウエーハ２００をチャックテーブル６１上に保持する（ウエーハ保持工程）。従って、チャックテーブル６１に保持された積層ウエーハ２００は、第１の半導体ウエーハ２―１の表面２aが上側となる。なお、図１３においてはダイシングテープTが装着された環状のフレームFを省いて示しているが、環状のフレームFはチャックテーブル６１に配設された適宜のフレーム保持手段に保持される。このようにして、積層ウエーハ２００を吸引保持したチャックテーブル６１は、図示しない加工送り手段によって撮像手段６３の直下に位置付けられる。 In order to perform the dividing step using the cutting device 6 described above, the dicing tape T side on which the laminated wafer 200 is adhered is placed on the chuck table 61 as shown in FIG. Then, by operating a suction means (not shown), the laminated wafer 200 is held on the chuck table 61 via the dicing tape T (wafer holding step). Therefore, in the laminated wafer 200 held on the chuck table 61, the surface 2a of the first semiconductor wafer 2-1 is on the upper side. In FIG. 13, the annular frame F to which the dicing tape T is mounted is omitted, but the annular frame F is held by an appropriate frame holding means provided on the chuck table 61. In this manner, the chuck table 61 that sucks and holds the laminated wafer 200 is positioned directly below the imaging unit 63 by a processing feed unit (not shown).
チャックテーブル６１が撮像手段６３の直下に位置付けられると、撮像手段６３および図示しない制御手段によって積層ウエーハ２００の切削すべき領域を検出するアライメント工程を実行する。即ち、撮像手段６３および図示しない制御手段は、積層ウエーハ２００を構成する第１の半導体ウエーハ２―１の所定方向に形成されている分割予定ライン２１と対応する領域と、切削ブレード６２３との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削ブレード６２３による切削領域のアライメントを遂行する（アライメント工程）。また、積層ウエーハ２００を構成する第１の半導体ウエーハ２―１に上記所定方向と直交する方向に形成された分割予定ライン２１と対応する領域に対しても、同様に切削ブレード６２３による切削位置のアライメントが遂行される。 When the chuck table 61 is positioned immediately below the image pickup means 63, an alignment process for detecting an area to be cut of the laminated wafer 200 is executed by the image pickup means 63 and a control means (not shown). That is, the imaging unit 63 and the control unit (not shown) are arranged so that the region corresponding to the planned division line 21 formed in the predetermined direction of the first semiconductor wafer 2-1 constituting the laminated wafer 200 and the position of the cutting blade 623 are located. Image processing such as pattern matching for performing alignment is executed, and alignment of the cutting area by the cutting blade 623 is performed (alignment process). In addition, the cutting position by the cutting blade 623 is similarly applied to the region corresponding to the division line 21 formed in the direction orthogonal to the predetermined direction on the first semiconductor wafer 2-1 constituting the laminated wafer 200. Alignment is performed.
以上のようにしてチャックテーブル６１上に保持されている積層ウエーハ２００を構成する第１の半導体ウエーハ２―１の分割予定ライン２１と対応する領域を検出し、切削領域のアライメントが行われたならば、積層ウエーハ２００を保持したチャックテーブル６１を切削領域の切削開始位置に移動する。このとき、図１４の（ａ）で示すように積層ウエーハ２００は切削すべき分割予定ライン２１と対応する領域の一端（図１４の（ａ）において左端）が切削ブレード６２３の直下より所定量右側に位置するように位置付けられる。 If the region corresponding to the division line 21 of the first semiconductor wafer 2-1 constituting the laminated wafer 200 held on the chuck table 61 is detected as described above, and the cutting region is aligned. For example, the chuck table 61 holding the laminated wafer 200 is moved to the cutting start position in the cutting area. At this time, as shown in FIG. 14A, in the laminated wafer 200, one end (the left end in FIG. 14A) of a region corresponding to the planned division line 21 to be cut is a predetermined amount to the right of directly below the cutting blade 623. It is positioned to be located at.
このようにして切削装置６のチャックテーブル６１上に保持された積層ウエーハ２００が切削加工領域の切削開始位置に位置付けられたならば、切削ブレード６２３を図１４（ａ）において２点鎖線で示す待機位置から矢印Z１で示すように下方に切り込み送りし、図１４の（ａ）において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、切削ブレード６２３の下端が積層ウエーハ２００に貼着されたダイシングテープTに達する位置に設定されている。 In this way, when the laminated wafer 200 held on the chuck table 61 of the cutting device 6 is positioned at the cutting start position in the cutting region, the cutting blade 623 is on standby shown by a two-dot chain line in FIG. From the position, it cuts and feeds downward as indicated by an arrow Z1, and is positioned at a predetermined cutting and feeding position as shown by a solid line in FIG. This cutting feed position is set to a position where the lower end of the cutting blade 623 reaches the dicing tape T attached to the laminated wafer 200.
次に、切削ブレード６２３を図１４の（ａ）において矢印６２３aで示す方向に所定の回転速度で回転せしめ、チャックテーブル６１を図１４の（ａ）において矢印Ｘ１で示す方向に所定の切削送り速度で移動せしめる。そして、チャックテーブル６１が図１４の（ｂ）で示すように分割予定ライン２１の他端（図１４の（ｂ）において右端）が切削ブレード６２３の直下より所定量左側に位置するまで達したら、チャックテーブル６１の移動を停止する。このようにチャックテーブル６１を切削送りすることにより、積層ウエーハ２００は分割予定ライン２１に沿って切断される(分割工程)。 Next, the cutting blade 623 is rotated at a predetermined rotational speed in the direction indicated by the arrow 623a in FIG. 14A, and the chuck table 61 is rotated at the predetermined cutting feed speed in the direction indicated by the arrow X1 in FIG. Move with. Then, when the chuck table 61 reaches the other end of the planned dividing line 21 (the right end in FIG. 14B) until it is located to the left by a predetermined amount from just below the cutting blade 623, as shown in FIG. The movement of the chuck table 61 is stopped. By cutting and feeding the chuck table 61 in this way, the laminated wafer 200 is cut along the dividing line 21 (dividing step).
次に、切削ブレード６２３を図１４の（ｂ）において矢印Z2で示すように上昇させて２点鎖線で示す待機位置に位置付け、チャックテーブル６１を図１４の（ｂ）において矢印Ｘ２で示す方向に移動して、図１４の（ａ）に示す位置に戻す。そして、チャックテーブル６１を紙面に垂直な方向（割り出し送り方向）に分割予定ライン２１の間隔に相当する量だけ割り出し送りし、次に切削すべき分割予定ライン２１を切削ブレード６２３と対応する位置に位置付ける。このようにして、次に切削すべき分割予定ライン２１をｚ切削ブレード６２３と対応する位置に位置付けたならば、上述した分割工程を実施する。 Next, the cutting blade 623 is raised as shown by an arrow Z2 in FIG. 14B and positioned at a standby position shown by a two-dot chain line, and the chuck table 61 is moved in the direction shown by an arrow X2 in FIG. It moves and returns to the position shown in FIG. Then, the chuck table 61 is indexed and fed in the direction perpendicular to the paper surface (index feed direction) by an amount corresponding to the interval between the scheduled division lines 21, and the next scheduled division line 21 to be cut is placed at a position corresponding to the cutting blade 623. Position. Thus, if the division | segmentation scheduled line 21 which should be cut next is located in the position corresponding to the z cutting blade 623, the division | segmentation process mentioned above will be implemented.
なお、上記分割工程は、例えば以下の加工条件で行われる。
切削ブレード ：外径５０ｍｍ、厚み３０μｍ
切削ブレードの回転速度：２００００ｒｐｍ
切削送り速度 ：５０ｍｍ／秒
In addition, the said division | segmentation process is performed on the following process conditions, for example.
Cutting blade: outer diameter 50 mm, thickness 30 μm
Cutting blade rotation speed: 20000 rpm
Cutting feed rate: 50 mm / sec
上述した分割工程を積層ウエーハ２００を構成する第１の半導体ウエーハ２―１に形成された全ての分割予定ライン２１に沿って実施する。この結果、積層ウエーハ２００は第１の半導体ウエーハ２―１に沿って切断され、図１５に示すように個々の積層デバイス２２０に分割される。 The above-described dividing step is performed along all the planned dividing lines 21 formed on the first semiconductor wafer 2-1 constituting the laminated wafer 200. As a result, the laminated wafer 200 is cut along the first semiconductor wafer 2-1 and divided into individual laminated devices 220 as shown in FIG. 15.
２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
２００：積層ウエーハ
２２０：積層デバイス
３：ベースとなる基板
４：液状樹脂
５：研削装置
５１：研削装置のチャックテーブル
５２：研削手段
５２４：研削ホイール
５２６：研削砥石
６：切削装置
６１：切削装置のチャックテーブル
６２：切削手段
６２３：切削ブレード
Ｆ：環状のフレーム
Ｔ：ダイシングテープ
2: Semiconductor wafer 21: Planned division line 22: Device 200: Laminated wafer 220: Laminated device 3: Base substrate 4: Liquid resin 5: Grinding device 51: Chuck table 52 of grinding device: Grinding means 524: Grinding wheel 526 : Grinding wheel 6: cutting device 61: chuck table 62 of cutting device: cutting means 623: cutting blade F: annular frame T: dicing tape
Claims (6)
ベースとなる基板の表面に第１のウエーハの表面を対面させて接合する第１の接合工程と、
該第１の接合工程が実施された第１のウエーハの裏面を研削し、第１のウエーハを所定の厚みに形成する第１の裏面研削工程と、
該第１の裏面研削工程が実施された第１のウエーハの裏面にデバイスが一致するように第２のウエーハの表面を対面させて接合する第２の接合工程と、
該第２の接合工程が実施された第２のウエーハの裏面を研削し、第２のウエーハを所定の厚みに形成する第２の裏面研削工程と、を含み、
少なくとも第２の裏面研削工程を実施する前に、第２のウエーハの外周に液状樹脂を被覆して第１のウエーハの外周と一体的に固化する外周部一体化工程を実施する、
ことを特徴とするウエーハの加工方法。 A wafer processing method for forming a laminated wafer by laminating a wafer in which devices are formed in a plurality of regions partitioned by division lines formed in a lattice pattern on the surface,
A first bonding step of bonding the surface of the first wafer to the surface of the base substrate,
A first back grinding step of grinding the back surface of the first wafer on which the first bonding step has been performed to form the first wafer to a predetermined thickness;
A second joining step of joining the front surface of the second wafer so that the device coincides with the back surface of the first wafer on which the first back surface grinding step has been performed;
Grinding the back surface of the second wafer on which the second bonding step has been performed, and forming a second wafer with a predetermined thickness,
Before carrying out at least the second back grinding step, the outer peripheral portion integration step is performed in which the outer periphery of the second wafer is coated with a liquid resin and solidified integrally with the outer periphery of the first wafer.
A method for processing a wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014146152A JP2016025116A (en) | 2014-07-16 | 2014-07-16 | Wafer processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014146152A JP2016025116A (en) | 2014-07-16 | 2014-07-16 | Wafer processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016025116A true JP2016025116A (en) | 2016-02-08 |
Family
ID=55271675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014146152A Pending JP2016025116A (en) | 2014-07-16 | 2014-07-16 | Wafer processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016025116A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020009955A (en) * | 2018-07-10 | 2020-01-16 | 株式会社ディスコ | Processing method of wafer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144839A (en) * | 1984-12-18 | 1986-07-02 | Toshiba Corp | Bonding method for semiconductor wafer |
| JP2006352978A (en) * | 2005-06-14 | 2006-12-28 | Canon Inc | Motor driver circuit, control method of circuit, electronic apparatus, and motor lock detection method of electronic apparatus |
| US20080268614A1 (en) * | 2007-04-25 | 2008-10-30 | Ku-Feng Yang | Wafer Bonding |
| JP2010103245A (en) * | 2008-10-22 | 2010-05-06 | Disco Abrasive Syst Ltd | Method of manufacturing laminated device |
| US20130328174A1 (en) * | 2012-06-06 | 2013-12-12 | International Business Machines Corporation | Edge Protection of Bonded Wafers During Wafer Thinning |
-
2014
- 2014-07-16 JP JP2014146152A patent/JP2016025116A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144839A (en) * | 1984-12-18 | 1986-07-02 | Toshiba Corp | Bonding method for semiconductor wafer |
| JP2006352978A (en) * | 2005-06-14 | 2006-12-28 | Canon Inc | Motor driver circuit, control method of circuit, electronic apparatus, and motor lock detection method of electronic apparatus |
| US20080268614A1 (en) * | 2007-04-25 | 2008-10-30 | Ku-Feng Yang | Wafer Bonding |
| JP2010103245A (en) * | 2008-10-22 | 2010-05-06 | Disco Abrasive Syst Ltd | Method of manufacturing laminated device |
| US20130328174A1 (en) * | 2012-06-06 | 2013-12-12 | International Business Machines Corporation | Edge Protection of Bonded Wafers During Wafer Thinning |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020009955A (en) * | 2018-07-10 | 2020-01-16 | 株式会社ディスコ | Processing method of wafer |
| JP7110014B2 (en) | 2018-07-10 | 2022-08-01 | 株式会社ディスコ | Wafer processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6608694B2 (en) | Wafer processing method | |
| US9685377B2 (en) | Wafer processing method | |
| US9490171B2 (en) | Wafer processing method | |
| JP5307593B2 (en) | Method for dividing laminated wafer | |
| JP6189208B2 (en) | Wafer processing method | |
| JP2013008831A (en) | Processing method of wafer | |
| JP2008182015A (en) | Method for grinding wafer | |
| JP2012015256A (en) | Wafer dividing method | |
| JP2017028160A (en) | Machining method for wafer | |
| TW201820436A (en) | Wafer processing method does not require forming a plurality of laser processing grooves on the front surface of the wafer to improve productivity | |
| TW201719745A (en) | Wafer processing method for obtaining high-quality device chips having their outer peripheries surrounded with plastic molding resin without damages to sides of device chips | |
| JP2017103406A (en) | Wafer processing method | |
| JP2016004795A (en) | Bonding wafer formation method | |
| KR20180131389A (en) | Wafer processing method | |
| JP7154860B2 (en) | Wafer processing method | |
| JP2016119370A (en) | Wafer processing method | |
| JP6305867B2 (en) | Wafer processing method | |
| JP5486865B2 (en) | Manufacturing method of chip with metal layer | |
| JP5508108B2 (en) | Manufacturing method of semiconductor device | |
| JP6401009B2 (en) | Wafer processing method | |
| JP2017022162A (en) | Wafer processing method | |
| JP5508111B2 (en) | Manufacturing method of semiconductor device | |
| US20150093882A1 (en) | Wafer processing method | |
| JP2016025116A (en) | Wafer processing method | |
| JP5595790B2 (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180925 |