JP2016015692A - 撮像装置およびフリッカー除去プログラム - Google Patents
撮像装置およびフリッカー除去プログラム Download PDFInfo
- Publication number
- JP2016015692A JP2016015692A JP2014138011A JP2014138011A JP2016015692A JP 2016015692 A JP2016015692 A JP 2016015692A JP 2014138011 A JP2014138011 A JP 2014138011A JP 2014138011 A JP2014138011 A JP 2014138011A JP 2016015692 A JP2016015692 A JP 2016015692A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- flicker
- pixels
- normal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Studio Devices (AREA)
Abstract
【解決手段】2次元マトリクス状に複数の画素が配列された画素アレイ、および前記画素の輝度値をデジタル信号として出力する周辺回路を備える撮像素子3と、撮像素子3が出力したデジタル信号から映像信号を生成する映像信号生成回路6と、を備え、前記画素は、前記映像信号を作成するための通常画素と、フリッカーを検出するための画素であり、前記通常画素よりも短い露光時間で駆動する検出用画素とがあり、前記画素アレイは、前記通常画素に代えて予め定めた画素間隔で前記検出用画素が配置されている。
【選択図】図1
Description
フーリエ変換部は、前記検出用画素の所定フレーム分の過去の輝度値を離散フーリエ変換することで、前記検出用画素毎に輝度変化の周期を求める。
光源輝度波形解析部は、フーリエ変換部が求めた前記輝度変化の周期にフリッカーの原因となる成分が含まれている場合に、所定フレーム分の過去の輝度変化の波形を求める。
補正係数算出部は、前記画素輝度値算出部が求めた前記画素輝度値変化の波形から前記検出用画素の周辺に配置される前記通常画素でのフリッカーの影響を予測し、フリッカーの影響がある前記通常画素についてフリッカーを打ち消す補正係数を求め、この補正係数を用いて前記デジタル信号を補正する。
各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、参照する図面における寸法は、説明を明確にするために誇張して表現されている場合がある。なお、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
図1に示す撮像装置1は、フルスペックSHVでの撮影を行うものであり、例えば、テレビ放送用のカメラである。撮像装置1は、レンズ2と、フリッカー除去用撮像素子3と、駆動回路4と、電源回路5と、映像信号生成回路6とを備えている。以下、撮像装置1の構成について説明する。
レンズ2は、光を屈折させる光学素子であり、ここでは、光を屈折させてフリッカー除去用撮像素子3に撮影対象物の光学像を結像する。レンズ2は、単レンズや複数のレンズを組み合わせて使用されてもよい。この撮影対象物の中には、フリッカーの原因となる輝度変化が含まれる可能性がある。本実施形態に係る撮像装置1は、画面内のある一部分にフリッカーの原因となる輝度変化が含まれる場合に、部分的に画素の輝度値を補正してフリッカーの影響を除去する。
フリッカー除去用撮像素子3(以下、単に「撮像素子3」と呼ぶ)は、レンズ2から入ってきた光を電気信号に変換する電子部品である。撮像素子3は、ローリングシャッター(ライン露光)方式のものであればよく、例えば、CMOSイメージセンサーを用いることができる。撮像素子3のスペックは、特に限定されず、画素数や階調などを任意に決定することができる。以下で説明する撮像素子3のスペックに関する数値についても、例示である。撮像素子3は、XYアドレス方式によるスイッチ動作で画素を選択し、電気信号(通常画素出力信号GA、検出用画素出力信号GB)を映像信号生成回路6に出力する。
画素アレイ31は、複数の画素P(図3参照)を基板上に2次元マトリクス状に配列したものである。ここでは説明を簡便にするために記載を簡略化しているが、例えば、垂直方向(列)に4320個の画素が並び、水平方向(行)に7680個の画素が並ぶことで、合計約3300万個の画素が規則正しく配置されている。画素アレイ31に配置される画素Pは、機能の違いによって通常画素PAと検出用画素PBとの2種類が存在する。
水平方向の1行分の通常画素PAには、それぞれ1本の行選択信号線(以下、「通常用行選択信号線」)が接続されており、また、垂直方向の1列分の通常画素PAには、それぞれ1本の列選択信号線(以下、「通常用列選択信号線」)が接続されている。
水平方向の1行分の検出用画素PBには、それぞれ1本の行選択信号線(以下、「検出用行選択信号線」)が接続されており、また、垂直方向の1列分の検出用画素PBには、それぞれ1本の列選択信号線(以下、「検出用列選択信号線」)が接続されている。
図2に示す、通常画素用垂直走査回路32a,32bは、1行分の通常画素PAを選択し、通常画素PAが変換した電圧(アナログ信号)をフレーム周波数120Hzで通常画素用信号処理回路34a,34bに出力するものである。通常画素用垂直走査回路32a,32bは、いずれかの通常用行選択信号線に行選択信号を出力することによって、1行分の通常画素PAを選択する。通常画素用垂直走査回路32aは、奇数列の通常画素PAの処理を担当し、通常用列選択信号線を介して通常画素PAが変換した電圧(アナログ信号)を通常画素用信号処理回路34aに出力する。一方、通常画素用垂直走査回路32bは、偶数列の通常画素PAの処理を担当し、通常用列選択信号線を介して通常画素PAが変換した電圧(アナログ信号)を通常画素用信号処理回路34bに出力する。
図2に示す、検出用画素用垂直走査回路33は、1行分の検出用画素PBを選択し、検出用画素PBが変換した電圧(アナログ信号)をフレーム周波数200Hzで検出用画素用信号処理回路35a,35bに出力するものである。検出用画素用垂直走査回路33は、いずれかの検出用行選択信号線に行選択信号を出力することによって、1行分の検出用画素PBを選択する。検出用画素用垂直走査回路33は、検出用列選択信号線を介して奇数列の検出用画素PBが変換した電圧(アナログ信号)を検出用画素用信号処理回路35aに出力し、一方、検出用列選択信号線を介して偶数列の検出用画素PBが変換した電圧(アナログ信号)を検出用画素用信号処理回路35bに出力する。なお、ここでは、検出用画素PBの総数が通常画素PAの総数に比べてそれ程多くないので、一つの検出用画素用垂直走査回路33で処理を行っているが、処理のスピードが遅くなるようであれば、通常画素用垂直走査回路32a,32bのように、奇数列と偶数列とで処理を分担してもよい。
通常画素用信号処理回路34a,34bは、サンプリング回路とA/D変換回路とを含んで構成され、通常画素PAから出力されたアナログ信号のノイズをサンプリング回路で除去した後に、A/D変換回路で12ビットのデジタル信号に変換する。通常画素用信号処理回路34aは、奇数列の通常画素PAの処理を担当し、通常用列選択信号線を介して変換したデジタル信号を信号出力回路36aに出力する。一方、通常画素用信号処理回路34bは、偶数列の通常画素PAの処理を担当し、通常用列選択信号線を介して変換したデジタル信号を信号出力回路36bに出力する。
検出用画素用信号処理回路35a,35bは、サンプリング回路とA/D変換回路とを含んで構成され、検出用画素PBから出力されたアナログ信号のノイズをサンプリング回路で除去した後に、A/D変換回路で12ビットのデジタル信号に変換する。検出用画素用信号処理回路35aは、奇数列の検出用画素PBの処理を担当し、検出用列選択信号線を介して変換したデジタル信号を信号出力回路36aに出力する。一方、検出用画素用信号処理回路35bは、偶数列の検出用画素PBの処理を担当し、検出用列選択信号線を介して変換したデジタル信号を信号出力回路36bに出力する。
信号出力回路36a,36bは、それぞれの通常用列選択信号線に出力されたデジタル信号を順に選択して、通常画素出力信号として映像信号生成回路6(図1参照)に出力する。また、信号出力回路36a,36bは、それぞれの検出用列選択信号線に出力されたデジタル信号を順に選択して、検出用画素出力信号として映像信号生成回路6(図1参照)に出力する。信号出力回路36aは、奇数列の通常画素PAや検出用画素PBの処理を担当し、信号出力回路36bは、偶数列の通常画素PAや検出用画素PBの処理を担当する。
図1に戻って、撮像装置1の構成について説明する。駆動回路4は、撮像素子3を駆動させるための駆動用のドライバである。駆動回路4は、例えば、通常画素PAの出力タイミングに合わせて通常画素用垂直走査回路32a,32bおよび通常画素用信号処理回路34a,34bを駆動させるための通常用の回路と、検出用画素PBの出力タイミングに合わせて検出用画素用垂直走査回路33および検出用画素用信号処理回路35a,35bを駆動させるための検出用の回路とを備えている。
電源回路5は、撮像装置1内に共通の電源電圧を供給するためのものである。電源回路5は、例えば、供給配線を介して電源電圧を供給する。
映像信号生成回路6は、フルスペックSHVに対応する放送用の映像信号を生成するものである。映像信号生成回路6は、映像処理回路60と、フリッカー除去回路70とを備えて構成されている。映像信号生成回路6は、例えば、FPGA(Field Programmable Gate Array:プログラミング可能な集積回路)である。
映像処理回路60は、通常画素出力信号に対して各種の映像処理を行い、映像信号を生成するものである。映像処理回路60の概略構成図を図5に示す。
映像処理回路60は、並べ替え・デモザイキング処理部61と、切り替えSW62と、映像処理部63と、を備えて構成されている。
並べ替え・デモザイキング処理部61は、画面内の位置と時間(フレーム番号)とが整合するように通常画素出力信号の並べ替えを行った後に、デモザイキング処理を行う。デモザイキング処理は、各画素で撮像されない色の輝度値(画素値)を、周辺画素において撮像された当該色の輝度値に基づいて生成することにより、各画素で三色の輝度値を得るものである。この処理は、撮像素子3として、例えば、ベイヤ(Bayer)配列の色フィルタを有する場合に必要である。そして、並べ替え・デモザイキング処理部61は、切り替えSW62に、処理後の通常画素出力信号GAを出力する。
切り替えSW62は、フリッカー除去回路70を任意に切り離すためのものである。切り替えSW62は、例えば、撮像装置1が備える図示しない操作部に連動しており、撮影者による操作部の操作によって切り替えSW62のOFF/ONが変更する。図6に切り替えSW62のOFF/ONの状態を示す。切り替えSW62がOFFの場合には、図6(a)に示すように、フリッカー除去回路70(図5参照)を切り離し、並べ替え・デモザイキング処理部61と映像処理部63とを接続する。一方、切り替えSW62がONの場合には、図6(b)に示すように、フリッカー除去回路70(図5参照)を切り離さず、並べ替え・デモザイキング処理部61と演算回路72とを接続する。
映像処理部63は、入力された通常画素出力信号GAに対して、欠陥補正処理、ホワイト・バランス処理、補間処理、色補正処理、輪郭補正処理などの画像補正処理やガンマ補正処理を行い、映像信号Gを生成する。ここでの映像信号Gは、フルスペックSHVに対応する放送用の映像信号である。映像処理部63は、生成した映像信号Gを撮像装置1の外部に出力する。
フリッカー除去回路70は、画面内(フレーム内)の部分的なフリッカーを通常画素出力信号から除去するものである。フリッカー除去回路70の概略構成図を図5に示す。
フリッカー除去回路70は、メモリー71と、演算回路72とを備えて構成されている。
メモリー71は、例えば、ある程度のフレーム数分(例えば、数十フレーム)だけの検出用画素出力信号GBを格納することが可能である。図7に、メモリー71に格納される検出用画素出力信号GBのイメージを示す。新しいフレームが入力されると、最も古いフレームがメモリー71から削除される。
また、補正係数算出部76は、フリッカーの影響がある通常画素PAについてフリッカーを打ち消す増幅率(補正係数)を求め、映像処理回路60から入力された通常画素出力信号GAの該当する通常画素PAの輝度値に求めた増幅率を乗じることによって、フリッカーの影響を除去する(補正する)。この増幅率(補正係数)は、図9の符号802に示す画素輝度値変化の最低値、最高値および平均値の何れかに近づく様に決定するのがよい。画素輝度値変化の最低値、最高値または平均値は、画素輝度値変化の波形の周期、位相から計算で求めることができる。
補正係数算出部76は、前述した式を用いて補正係数C(2,m)を算出し、通常画素出力信号GAのmフレーム目の2行1列目〜2行8列目の通常画素PAに対応する輝度値にC(2,m)を乗じる。また、補正係数算出部76は、補正係数C(3,m)を算出し、通常画素出力信号GAのmフレーム目の3行1列目〜3行5列目の通常画素PAに対応する輝度値にC(3,m)を乗じる。
このように、一つのフリッカー判定領域31aでは、フリッカーの影響がある通常画素PA行分の補正係数C(N,m)の算出が必要であり、その算出量は、最大でその領域に含まれる行数分になる。なお、あるフリッカー判定領域31aで算出した補正係数C(N,m)を、他のフリッカー判定領域31aで利用することもできる。
図8(適宜、図5を参照)を参照して、フリッカー除去回路70の処理について説明する。図8は、フリッカー除去回路70のフローチャートである。図8に示す処理は、検出用画素PBの単位に、すべての検出用画素PBについて行われる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を変えない範囲で実施することができる。
2 レンズ
3 フリッカー除去用撮像素子(撮像素子)
4 駆動回路
5 電源回路
6 映像信号生成回路
31 画素アレイ
31a フリッカー判定領域
32a,32b 通常画素用垂直走査回路(周辺回路)
33 検出用画素用垂直走査回路(周辺回路)
34a,34b 通常画素用信号処理回路(周辺回路)
35a,35b 検出用画素用信号処理回路(周辺回路)
36a,36b 信号出力回路(周辺回路)
60 映像処理回路
61 並べ替え・デモザイキング処理部
62 切り替えSW
63 映像処理部
70 フリッカー除去回路
71 メモリー
72 演算回路
73 フーリエ変換部
74 光源輝度波形解析部
75 画素輝度値算出部
76 補正係数算出部
P 画素
PA 通常画素
PB 検出用画素
G 映像信号
GA 通常画素出力信号
GB 検出用画素出力信号
Claims (2)
- ローリングシャッター方式で画像を撮像する撮像装置であって、
行および列からなる2次元マトリクス状に複数の画素が配列された画素アレイ、および前記画素を行、列の指定に基づいて順次走査し、前記画素の輝度値をデジタル信号として出力する周辺回路を備える撮像素子と、
前記撮像素子が出力したデジタル信号から映像信号を生成する映像信号生成回路と、を備え、
前記画素は、前記映像信号を作成するための通常画素と、フリッカーを検出するための画素であり、前記通常画素よりも短い露光時間で駆動する検出用画素とがあり、
前記画素アレイは、前記通常画素に代えて予め定めた画素間隔で前記検出用画素が配置されており、
前記映像信号生成回路は、映像処理回路とフリッカー除去回路とを備え、
前記フリッカー除去回路は、
前記検出用画素の所定フレーム分の過去の輝度値を離散フーリエ変換することで、前記検出用画素毎に輝度変化の周期を求めるフーリエ変換部と、
フーリエ変換部が求めた前記輝度変化の周期にフリッカーの原因となる成分が含まれている場合に、所定フレーム分の過去の輝度変化の波形を求める光源輝度波形解析部と、
前記光源輝度波形解析部が求めた前記輝度変化の波形を、前記通常画素の露光時間単位で積分を行うことで前記通常画素の露光時間単位での画素輝度値変化の波形を求める画素輝度値算出部と、
前記画素輝度値算出部が求めた前記画素輝度値変化の波形から前記検出用画素の周辺に配置される前記通常画素でのフリッカーの影響を予測し、フリッカーの影響がある前記通常画素についてフリッカーを打ち消す補正係数を求め、この補正係数を用いて前記デジタル信号を補正する補正係数算出部と、を有する、
ことを特徴とする撮像装置。 - コンピュータを、請求項1に記載の撮像装置として機能させるためのフリッカー除去プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138011A JP6300364B2 (ja) | 2014-07-03 | 2014-07-03 | 撮像装置およびフリッカー除去プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138011A JP6300364B2 (ja) | 2014-07-03 | 2014-07-03 | 撮像装置およびフリッカー除去プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016015692A true JP2016015692A (ja) | 2016-01-28 |
JP6300364B2 JP6300364B2 (ja) | 2018-03-28 |
Family
ID=55231559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138011A Expired - Fee Related JP6300364B2 (ja) | 2014-07-03 | 2014-07-03 | 撮像装置およびフリッカー除去プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6300364B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101909A (ja) * | 1998-07-24 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
JP2004135347A (ja) * | 2002-10-10 | 2004-04-30 | Hynix Semiconductor Inc | イメージセンサの画素配列部、それを用いたイメージセンサ及びイメージセンサのフリッカ雑音除去方法 |
JP2008109370A (ja) * | 2006-10-25 | 2008-05-08 | Sanyo Electric Co Ltd | 画像補正装置及び方法並びに撮像装置 |
JP2009253808A (ja) * | 2008-04-09 | 2009-10-29 | Sony Corp | 画像処理装置、撮像装置、画像処理方法、およびプログラム |
JP2010114834A (ja) * | 2008-11-10 | 2010-05-20 | Olympus Imaging Corp | 撮像装置 |
-
2014
- 2014-07-03 JP JP2014138011A patent/JP6300364B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101909A (ja) * | 1998-07-24 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
JP2004135347A (ja) * | 2002-10-10 | 2004-04-30 | Hynix Semiconductor Inc | イメージセンサの画素配列部、それを用いたイメージセンサ及びイメージセンサのフリッカ雑音除去方法 |
JP2008109370A (ja) * | 2006-10-25 | 2008-05-08 | Sanyo Electric Co Ltd | 画像補正装置及び方法並びに撮像装置 |
JP2009253808A (ja) * | 2008-04-09 | 2009-10-29 | Sony Corp | 画像処理装置、撮像装置、画像処理方法、およびプログラム |
JP2010114834A (ja) * | 2008-11-10 | 2010-05-20 | Olympus Imaging Corp | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6300364B2 (ja) | 2018-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7178644B2 (ja) | 撮像装置および画像取得装置 | |
US10244192B2 (en) | Image capturing apparatus and driving method of image sensor | |
US10771724B2 (en) | Image capturing apparatus | |
CN107547807B (zh) | 用于减少空间闪烁伪影的装置和成像*** | |
US8947565B2 (en) | Solid-state image capture element and image capture device comprising said solid-state image capture element, and image capture control method and image capture control program | |
JP2016119652A (ja) | 撮像装置及び撮像素子の駆動方法 | |
JP2013034179A (ja) | 撮像素子及び撮像装置 | |
US10911690B2 (en) | Image capturing apparatus and control method thereof and storage medium | |
CN108293098A (zh) | 固态成像器件、成像装置和电子设备 | |
JP2009017213A (ja) | 撮像装置 | |
US11632502B2 (en) | Optical sensor cancelling image flicker | |
JP2015103971A (ja) | 固体撮像装置及びデジタルカメラ | |
JP5106055B2 (ja) | 撮像装置及びそのフリッカ検出方法 | |
JP6300364B2 (ja) | 撮像装置およびフリッカー除去プログラム | |
US12009375B2 (en) | Imaging device and imaging element | |
JP4908939B2 (ja) | 撮像装置 | |
WO2015008635A1 (ja) | 固体撮像素子及びその駆動方法、並びに電子機器 | |
JP2016096551A (ja) | 撮像装置 | |
JP5630132B2 (ja) | 撮像装置 | |
JP2017038311A (ja) | 固体撮像装置 | |
JP2013115793A (ja) | 撮像装置 | |
JP2014027520A (ja) | 撮像装置及び画像処理方法 | |
JP2018050346A (ja) | 撮像装置 | |
JP2009124239A (ja) | 撮像装置及びそのフリッカ検出方法 | |
EP2846534A1 (en) | Imaging apparatus and image correction data generating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6300364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |