JP2016012278A - Information processing system test method, information processing system, and test program - Google Patents

Information processing system test method, information processing system, and test program Download PDF

Info

Publication number
JP2016012278A
JP2016012278A JP2014134184A JP2014134184A JP2016012278A JP 2016012278 A JP2016012278 A JP 2016012278A JP 2014134184 A JP2014134184 A JP 2014134184A JP 2014134184 A JP2014134184 A JP 2014134184A JP 2016012278 A JP2016012278 A JP 2016012278A
Authority
JP
Japan
Prior art keywords
node
command
test
shared memory
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014134184A
Other languages
Japanese (ja)
Other versions
JP6330519B2 (en
Inventor
亜暁 謝
Agio Sha
亜暁 謝
文男 市川
Fumio Ichikawa
文男 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014134184A priority Critical patent/JP6330519B2/en
Publication of JP2016012278A publication Critical patent/JP2016012278A/en
Application granted granted Critical
Publication of JP6330519B2 publication Critical patent/JP6330519B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Information Transfer Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To efficiently conduct a multi-node system test despite an increase in the number of nodes.SOLUTION: An information processing system includes plural node units and a common memory. Each of the node units includes a processor and local memory. One of the node units acts as a master node, and the node units other than the master node act as slave nodes. The master node designates in the common memory a test command which is executed by a slave node, and monitors a report of a result of execution of the test command which the slave node stores in the common memory. Each of the slave nodes monitors whether the test command is designated in the common memory, executes the designated test command, and stores a result of execution of the test command in the common memory. The master node acquires the result of execution of the test command, which is performed by a slave node for which the test command is designated, from the common memory.

Description

本発明は、情報処理システムの試験方法、情報処理装置システム、および試験プログラムに関する。   The present invention relates to an information processing system test method, an information processing apparatus system, and a test program.

マルチノードシステム試験は、複数のコンピュータで構築されたコンピュータシステムを試験対象とする試験である。マルチノードシステムにおいて、複数のコンピュータは、それぞれノードと呼ばれる。また、コンピュータシステムは、情報処理システムとも呼ばれる。マルチノードシステム試験は、例えば、コンピュータシステムの動作や機能が設計仕様を満たしているかどうか等を確認するテストのことである。   The multi-node system test is a test for testing a computer system constructed by a plurality of computers. In a multi-node system, each of a plurality of computers is called a node. The computer system is also called an information processing system. The multi-node system test is, for example, a test for confirming whether the operation and function of the computer system satisfy a design specification.

従来は、システム内の全ての試験ノードにおいて、試験設定パラメータ、試験実行コマンドが入力される。そして、全ての試験ノードへの入力が完了後、各ノードの試験実行部がノード間同期を行い、同期して試験を開始する。   Conventionally, test setting parameters and test execution commands are input to all test nodes in the system. Then, after the input to all the test nodes is completed, the test execution unit of each node performs inter-node synchronization, and starts the test in synchronization.

特開２００４−７０６４２号公報JP 2004-70642 A 特許第３３８４９１１号公報Japanese Patent No. 3384911 特開平０６−１１０７１７号公報Japanese Patent Laid-Open No. 06-110717

ところで、ノード数は年々増加の傾向にある。したがって、個々のノードに対し、試験の構成や試験内容に応じて、試験実行コマンドを設定するのは現実的ではない。開示の実施形態の１つの側面は、ノード数が増加しても効率よくマルチノードシステム試験を実行できる情報処理システムを提供することである。   By the way, the number of nodes tends to increase year by year. Therefore, it is not realistic to set a test execution command for each node according to the test configuration and test contents. One aspect of the disclosed embodiment is to provide an information processing system that can efficiently execute a multi-node system test even when the number of nodes increases.

１つの側面では、開示の実施形態は、複数のノード装置を含む情報処理システムの試験方法によって例示できる。ここで、複数のノード装置のそれぞれは、プロセッサと、前記プロセッサがアクセスするローカルメモリと、を有する。また、複数のノード装置の１つはマスタノードとして動作し、マスタノード以外のノード装置は、スレーブノードとして動作している。そして、マスタノードのプロセッサは、複数のノード装置がアクセス可能な共有メモリにスレーブノードに対して実行させる試験指令を設定するとともに、共有メモリへのスレーブノードからの試験指令の実行結果の報告を監視する。一方、スレーブノードのそれぞれのプロセッサは、共有メモリに試験指令が設定されたか否かを監視し、設定された試験指令を実行し、実行した試験指令の実行結果を共有メモリに格納する。そして、マスタノードのプロセッサは、共有メモリから試験指令が設定されたスレーブノードでの試験指令の実行結果を取得する。   In one aspect, the disclosed embodiment can be exemplified by a test method for an information processing system including a plurality of node devices. Here, each of the plurality of node devices includes a processor and a local memory accessed by the processor. One of the plurality of node devices operates as a master node, and node devices other than the master node operate as slave nodes. Then, the master node processor sets a test command to be executed by the slave node in a shared memory accessible by a plurality of node devices, and monitors the execution result of the test command from the slave node to the shared memory. To do. On the other hand, each processor of the slave node monitors whether or not a test command is set in the shared memory, executes the set test command, and stores the execution result of the executed test command in the shared memory. Then, the processor of the master node acquires the execution result of the test command at the slave node to which the test command is set from the shared memory.

本情報処理システムによれば、ノード数が増加しても効率よくマルチノードシステム試験を実行できる。   According to this information processing system, a multi-node system test can be executed efficiently even if the number of nodes increases.

比較例のマルチノードシステム試験の制御の流れを例示する図である。It is a figure which illustrates the flow of control of the multi-node system test of a comparative example. 実施形態の情報処理システムの処理を例示する図である。It is a figure which illustrates processing of an information processing system of an embodiment. 情報処理システムのハードウェア構成を例示する図である。It is a figure which illustrates the hardware constitutions of an information processing system. 情報処理システムのハードウェア構成の１つの詳細例である。It is one detailed example of the hardware constitutions of an information processing system. 情報処理システムのハードウェア構成の他の詳細例である。It is another detailed example of the hardware constitutions of an information processing system. 情報処理装置のローカルメモリ空間およびグローバルメモリ空間でのデータの配置を例示する図である。It is a figure which illustrates arrangement | positioning of the data in the local memory space and global memory space of information processing apparatus. コマンド情報テーブルの構造を例示する図である。It is a figure which illustrates the structure of a command information table. フラグ域の構造を例示する図である。It is a figure which illustrates the structure of a flag area. マスタノードの処理フローを例示する図である。It is a figure which illustrates the processing flow of a master node. スレーブノードの処理フローを例示する図である。It is a figure which illustrates the processing flow of a slave node. マスタノードとスレーブノードを含むシーケンスチャートを例示する図である。It is a figure which illustrates the sequence chart containing a master node and a slave node. 情報処理システムの各部において処理フローに対応する制御とデータの流れを例示する図である。It is a figure which illustrates the control corresponding to a processing flow, and the flow of data in each part of an information processing system.

以下、図面を参照して、一実施形態に係る情報処理装置について説明する。以下の実施形態の構成は例示であり、本情報処理装置は実施形態の構成には限定されない。
［比較例］
図１に、比較例に係るマルチノードシステム試験の制御の流れを例示する。図１のマルチノードシステムは、ノード０からノードＮを含む。各ノードは、ＣＰＵ（Central Processing Unit）、メモリ等を含むコンピュータである。各ノードは、例えば、クロスバー、インターコネクト等のノード間接続部を通じて相互に接続される。各ノードのメモリのうち、一部の領域は、各ノードが専用にアクセスする。一方、各ノードのメモリのうち、一部の領域は、ノード間接続部を介して他のノードからアクセス可能な共有メモリとなっている。 Hereinafter, an information processing apparatus according to an embodiment will be described with reference to the drawings. The configuration of the following embodiment is an exemplification, and the information processing apparatus is not limited to the configuration of the embodiment.
[Comparative example]
FIG. 1 illustrates a control flow of a multi-node system test according to a comparative example. The multi-node system of FIG. 1 includes nodes 0 to N. Each node is a computer including a CPU (Central Processing Unit), a memory, and the like. Each node is connected to each other through an inter-node connection unit such as a crossbar or an interconnect. A part of the memory of each node is accessed exclusively by each node. On the other hand, a part of the memory of each node is a shared memory that can be accessed from other nodes via the internode connection section.

図１のマルチノードシステムでは、ノード０からノードＮのそれぞれは、例えば、オペレータからコマンド“ｒｕｎ”のような試験実行コマンドの設定を受け付ける。ノード０からノードＮのそれぞれは、例えば、共有メモリを用いて同期処理を実行し、相互の同期をとった後、コマンド“ｒｕｎ”する。図１のマルチノードシステムは、以上のような手順で、ノード０からノードＮが相互に同期した試験を実行する。   In the multi-node system of FIG. 1, each of the nodes 0 to N receives a test execution command setting such as a command “run” from an operator, for example. Each of the node 0 to the node N executes, for example, a synchronization process using a shared memory, synchronizes with each other, and then executes a command “run”. The multi-node system of FIG. 1 executes a test in which node 0 to node N are synchronized with each other by the procedure as described above.

しかしながら、図１の情報処理システムにおいても、ノード０からノードＮのそれぞれに対し、オペレータにより試験実行コマンドが設定されるため、ノード数が増加した場合には、試験実行コマンド設定のための作業負担は小さくない。
［実施形態］
以下、図２から図１０を参照し、一実施形態に係る情報処理システム１００を説明する。 However, in the information processing system of FIG. 1, since the test execution command is set by the operator for each of the nodes 0 to N, the work load for setting the test execution command is increased when the number of nodes increases. Is not small.
[Embodiment]
Hereinafter, an information processing system 100 according to an embodiment will be described with reference to FIGS. 2 to 10.

＜システム構成＞
図２に、情報処理システム１００の処理を例示する。図２のように、情報処理システム１００も、図１の比較例と同様に、複数のノードＮ０からＮＮと、ノード間で共有される共有メモリを有する。ただし、情報処理システム１００は、試験対象ノードＮ０からＮＮ中に、１つのマスタノードが指定される。図２の例では、ノードＮ０がマスタノードに指定される。マスタノード（例えば、ノードＮ０）は、他の試験対象ノードＮ１からＮＮに対し、共有メモリを介して、試験コマンドを転送するとともに、情報処理システム１００全体の試験実行を監視する。本実施形態では、マスタノード以外の試験対象ノードＮ１からＮＮは、スレーブノードと呼ばれる。複数のノードＮ０からＮＮがノード装置の一例である。 <System configuration>
FIG. 2 illustrates processing of the information processing system 100. As shown in FIG. 2, the information processing system 100 also includes a plurality of nodes N0 to NN and a shared memory shared among the nodes, as in the comparative example of FIG. However, in the information processing system 100, one master node is designated among the test target nodes N0 to NN. In the example of FIG. 2, the node N0 is designated as the master node. The master node (for example, node N0) transfers the test command to the other test target nodes N1 to NN via the shared memory and monitors the test execution of the entire information processing system 100. In the present embodiment, the test target nodes N1 to NN other than the master node are called slave nodes. A plurality of nodes N0 to NN are examples of node devices.

図２の処理では、例えば、マスタノードは、オペレータからの試験実行コマンド“ｒｕｎ”の設定を受け付け、受け付けた試験実行コマンド“ｒｕｎ”を共有メモリ上のコマンド情報バッファにコピーする。スレーブノードは、共有メモリ上のコマンド情報バッファを監視している。そして、共有メモリ上のコマンド情報バッファに、試験実行コマンド“ｒｕｎ”が設定されると、試験対象のそれぞれのスレーブノードは、試験実行コマンド“ｒｕｎ”の設定を自ノードに取得し、試験を開始する。   In the process of FIG. 2, for example, the master node accepts the setting of the test execution command “run” from the operator, and copies the accepted test execution command “run” to the command information buffer on the shared memory. The slave node monitors the command information buffer on the shared memory. When the test execution command “run” is set in the command information buffer on the shared memory, each slave node to be tested acquires the setting of the test execution command “run” to its own node and starts the test. To do.

図３に、情報処理システム１００のハードウェア構成を例示する。情報処理システム１００のノードＮ０からＮＮは、それぞれＣＰＵ１０１と、メモリ１０２を有する。ＣＰＵ１０１がプロセッサの一例である。   FIG. 3 illustrates a hardware configuration of the information processing system 100. The nodes N0 to NN of the information processing system 100 each have a CPU 101 and a memory 102. The CPU 101 is an example of a processor.

ノードＮ０からＮＮは、クロスバー、インターコネクト等の接続部ＸＢによって相互に接続される。ノードＮ０からＮＮのそれぞれは、ノードごとのメモリ空間に、自ノードが専用で読み書き可能で他ノードからは読み書きできないレジスタ空間およびローカルメモリ空間を有する。メモリ１０２のうち、レジスタ空間およびローカルメモリ空間の部分がローカルメモリの一例である。また、ノードＮ０からＮＮのそれぞれは、他ノードからも読み書き可能な共有メモリ空間を有する。メモリ１０２のうち、他ノードからも読み書き可能な共有メモリ空間の部分が共有メモリの一例である。共有メモリ空間はグローバル領域とも呼ばれる。   The nodes N0 to NN are connected to each other by a connection part XB such as a crossbar or an interconnect. Each of the nodes N0 to NN has, in a memory space for each node, a register space and a local memory space that can be read / written by the own node and cannot be read / written by other nodes. Of the memory 102, the register space and the local memory space are examples of the local memory. Each of the nodes N0 to NN has a shared memory space that can be read and written from other nodes. A portion of the shared memory space that can be read and written from other nodes in the memory 102 is an example of the shared memory. The shared memory space is also called a global area.

各ノードは、共有メモリ空間のサイズを設定するための共有メモリＣＯＮＦＩＧレジスタ、および共有空間のアドレス情報をコントロールするための共有メモリ機能制御レジスタを有している。共有メモリＣＯＮＦＩＧレジスタおよび共有メモリ機能制御レジスタは、例えば、図３のレジスタ空間に設けられる。   Each node has a shared memory CONFIG register for setting the size of the shared memory space, and a shared memory function control register for controlling address information of the shared space. The shared memory CONFIG register and the shared memory function control register are provided, for example, in the register space of FIG.

共有メモリＣＯＮＦＩＧレジスタの値は、ＣＰＵ１０１に割り当てられたメモリをローカルメモリと共有メモリとに分けるアドレスを示す。また、共有メモリＣＯＮＦＩＧレジスタの値は、例えば、値が0x0のとき、共有メモリサイズが２５６ＭＢ、値が0x1のときに共有メモリサイズが５１２ＭＢ、値が0x2のときに共有メモリサイズが１０２４ＭＢ、値が0x3のときに共有メモリサイズが２０４８ＭＢ等を示す。つまり、共有メモリＣＯＮＦＩＧレジスタの値は共有メモリサイズを定義するとも言える。   The value of the shared memory CONFIG register indicates an address that divides the memory allocated to the CPU 101 into a local memory and a shared memory. The value of the shared memory CONFIG register is, for example, when the value is 0x0, the shared memory size is 256 MB, when the value is 0x1, the shared memory size is 512 MB, when the value is 0x2, the shared memory size is 1024 MB, and the value is When 0x3, the shared memory size is 2048 MB or the like. That is, it can be said that the value of the shared memory CONFIG register defines the shared memory size.

一方、共有メモリ機能制御レジスタは、ＣＰＵ１０１が共有メモリ動作モードであるか否かを示す。例えば、共有メモリ機能制御レジスタの値“１”で共有メモリ動作モードが有効であることを示す。したがって、共有メモリ機能制御レジスタは、ＣＰＵ１０１に、共有メモリを読み書き可能か否かを指定することになる。すなわち、共有メモリ機能制御レジスタの値“１”のとき、各ノードのＣＰＵ１０１は、共有メモリ空間への読み書きが可能となる。   On the other hand, the shared memory function control register indicates whether or not the CPU 101 is in the shared memory operation mode. For example, a value “1” in the shared memory function control register indicates that the shared memory operation mode is valid. Therefore, the shared memory function control register instructs the CPU 101 whether or not the shared memory can be read and written. That is, when the value of the shared memory function control register is “1”, the CPU 101 of each node can read and write to the shared memory space.

図３の例では、メモリ１０２のうち、アドレス０ｘ００００ ００００〜０ｘ００００
２ＦＦＦの範囲が各ノードにおいて、レジスタ空間となる。また、アドレス０ｘ００００ ３０００〜０ｘ００００ ８０００の範囲が各ノードにおいて、ローカルメモリ空間となる。さらに、アドレス０ｘ００１０ ０８０００以上の範囲は、共有メモリ空間に設定される。 In the example of FIG. 3, addresses 0x0000 0000 to 0x0000 in the memory 102.
The range of 2FFF becomes a register space in each node. Further, the range of addresses 0x0000 3000 to 0x0000 8000 is a local memory space in each node. Further, the range of addresses 0x0010 08000 and higher is set in the shared memory space.

図４に、情報処理システム１００のハードウェア構成の１つの詳細を例示する。図４のように、情報処理システム１００のノードＮ０は、ＣＰＵ１０１と、メモリ１０２と、キャッシュ１０３と、システムコントローラ１０４とを有する。ノードＮ１からＮＮの構成もノードＮ０と同様である。図３で説明したように、メモリ１０２の一部は、ＣＰＵ１０１から専用にアクセスされるローカルメモリ空間となる。メモリ１０２のうち、ローカルメモリ空間の部分がローカルメモリの一例である。   FIG. 4 illustrates one detail of the hardware configuration of the information processing system 100. As illustrated in FIG. 4, the node N0 of the information processing system 100 includes a CPU 101, a memory 102, a cache 103, and a system controller 104. The configuration of the nodes N1 to NN is the same as that of the node N0. As described with reference to FIG. 3, a part of the memory 102 is a local memory space that is exclusively accessed from the CPU 101. A portion of the local memory space in the memory 102 is an example of the local memory.

一方、メモリ１０２の一部は、自ノード以外のノードのＣＰＵからアクセスされる共有メモリ空間となる。メモリ１０２のうち、共有メモリ空間の部分が共有メモリの一例である。ＣＰＵ１０１は、キャッシュ１０３を介して、ローカルメモリ空間および共有メモリ空間にアクセスする。ＣＰＵ１０１がアクセスしたデータがキャッシュミスであった場合、キャッシュ１０３はシステムコントローラ１０４にキャッシュミスしたデータの取得を要求する。システムコントローラ１０４は、キャッシュミスしたデータのアドレスに応じて、自ノードのメモリ２または他のノードからデータを取得する。図４の構成の場合に、共有メモリCONFIGレジスタおよび共有メモリ機能制御レジスタは、例えば、システムコントローラ４内に設けてもよい。つまり、図４のハードウェア構成の場合には、システムコントローラ１０４が複数ノード間で連携することで、図３のローカルメモリ空間と、共有メモリ空間とをそれぞれのノードＮ０、Ｎ１等のＣＰＵ１０１に提供する。各ノードのＣＰＵ１０１は、キャッシュ１０３を介して、ローカルメモリ空間と、共有メモリ空間にアクセスする。また、各ノードのキャッシュ１０３は、システムコントローラ１０４および接続部ＸＢを介して、共有メモリ空間のデータを相互に授受する。   On the other hand, a part of the memory 102 becomes a shared memory space accessed from the CPU of a node other than its own node. A portion of the shared memory space in the memory 102 is an example of the shared memory. The CPU 101 accesses the local memory space and the shared memory space via the cache 103. When the data accessed by the CPU 101 is a cache miss, the cache 103 requests the system controller 104 to acquire the data missed. The system controller 104 acquires data from the memory 2 of the own node or another node in accordance with the address of the data having a cache miss. In the case of the configuration of FIG. 4, the shared memory CONFIG register and the shared memory function control register may be provided in the system controller 4, for example. In other words, in the case of the hardware configuration of FIG. 4, the system controller 104 cooperates between a plurality of nodes to provide the local memory space and the shared memory space of FIG. 3 to the CPUs 101 such as the nodes N0 and N1. To do. The CPU 101 of each node accesses the local memory space and the shared memory space via the cache 103. Further, the cache 103 of each node exchanges data in the shared memory space with each other via the system controller 104 and the connection unit XB.

図５に、情報処理システム１００のハードウェア構成の他の詳細を例示する。図５のように、情報処理システム１００のノードＮ０は、ＣＰＵ１０１と、メモリ１０２と、キャッシュ１０３と、ディレクトリ１０５を有する。ノードＮ１からＮＮの構成もノードＮ０と同様である。ディレクトリ１０５は、アドレス空間に対応するデータがどのノードに格納されているか、どのノードにキャッシュされているか等の情報を有している。ＣＰＵ１０１が要求したデータがキャッシュミスした場合、キャッシュ１０３は、ディレクトリ１０５を参照し、キャッシュミスしたデータの格納先ノードの情報を取得する。そして、キャッシュ１０３は、自ノードのメモリ１０２、または、接続部ＸＢを介して接続される他のノードのメモリ１０２からキャッシュミスしたデータを取得する。このとき、自ノードおよび他ノードのディレクトリ１０５には、キャッシュ１０３にデータを取得したノード（Ｎ０）が記録され、データの持ち出し状態が管理される。図５の構成の場合に、共有メモリCONFIGレジスタおよび共有メモリ機能制御レジスタは、例えば、ディレクトリ５内に設けてもよい。つまり、図５のハードウェア構成の場合には、キャッシュ１０３が複数ノード間で連携するとともにディレクトリ１０５を用いて各ノードのメモリ１０２を管理する。そして、各ノードのキャッシュ１０３が図３のローカルメモリ空間と、共有メモリ空間とをそれぞれのノードのＣＰＵ１０１に提供する。各ノードのＣＰＵ１０１は、キャッシュ１０３を介して、ローカルメモリ空間と、共有メモリ空間にアクセスする。   FIG. 5 illustrates another detail of the hardware configuration of the information processing system 100. As illustrated in FIG. 5, the node N0 of the information processing system 100 includes a CPU 101, a memory 102, a cache 103, and a directory 105. The configuration of the nodes N1 to NN is the same as that of the node N0. The directory 105 has information such as which node stores data corresponding to the address space and which node is cached. When the data requested by the CPU 101 has a cache miss, the cache 103 refers to the directory 105 and obtains information on the storage destination node of the cache missed data. Then, the cache 103 acquires cache missed data from the memory 102 of the own node or the memory 102 of another node connected via the connection unit XB. At this time, the node (N0) that acquired the data in the cache 103 is recorded in the directory 105 of the own node and the other nodes, and the data take-out state is managed. In the case of the configuration of FIG. 5, the shared memory CONFIG register and the shared memory function control register may be provided in the directory 5, for example. That is, in the case of the hardware configuration of FIG. 5, the cache 103 cooperates between a plurality of nodes and manages the memory 102 of each node using the directory 105. Then, the cache 103 of each node provides the local memory space and the shared memory space of FIG. 3 to the CPU 101 of each node. The CPU 101 of each node accesses the local memory space and the shared memory space via the cache 103.

なお、図４、図５においては、各ノードのメモリ１０２の一部が接続部ＸＢを介して、情報処理システム１００の他のノードに共有メモリとして提供される構成を例示した。しかし、情報処理システム１００の構成が、図４、図５の構成に限定される訳ではない。例えば、情報処理システム１００において、ノードＮ０からＮＮの共通バスを介して、ノードＮ０からＮＮが共有メモリをアクセスする構成であってもよい。共通バス上に共有メモリが設けられる構成の場合に、各ノードはそれぞれローカルメモリを有するようにしてもよい。   4 and 5 exemplify a configuration in which a part of the memory 102 of each node is provided as a shared memory to other nodes of the information processing system 100 via the connection unit XB. However, the configuration of the information processing system 100 is not limited to the configurations of FIGS. 4 and 5. For example, the information processing system 100 may be configured such that the nodes N0 to NN access the shared memory via the common buses of the nodes N0 to NN. In a configuration in which a shared memory is provided on the common bus, each node may have a local memory.

図６に、情報処理システム１００のローカルメモリ空間およびグローバルメモリ空間でのデータの配置を例示する。図６においても、ノードＮ０がマスタノードであり、ノードＮ１からＮＮがスレーブノードであると想定する。マスタノード、スレーブノードのいずれにおいても、ローカルメモリ空間には、コマンド情報テーブルとローカルコマンド情報バッファが設けられる。一方、共有メモリ空間には、共有メモリコマンド情報バッファおよび各種フラグ域が設けられる。図６では、フラグ域として、制御対象ノードフラグ域、OTHER対象ノードフラグ域、およびコマンド実行有効フラグ域が例示されている。   FIG. 6 illustrates an arrangement of data in the local memory space and the global memory space of the information processing system 100. Also in FIG. 6, it is assumed that the node N0 is a master node, and the nodes N1 to NN are slave nodes. In both the master node and the slave node, a command information table and a local command information buffer are provided in the local memory space. On the other hand, a shared memory command information buffer and various flag areas are provided in the shared memory space. In FIG. 6, a control target node flag area, an OTHER target node flag area, and a command execution valid flag area are illustrated as flag areas.

共有メモリ空間に対し、試験対象となるノードを定義した制御対象ノードフラグ域、特定のノードに対し制御を行うためのOTHER対象ノードフラグ域、及びコマンド実行有効フラグ域を設けることにより、マスタノードが試験対象となるスレーブノードを特定し、試験実行コマンド実行の指示を与えることを可能とする。図６の構成において、マスタノードおよびスレーブノードは、以下の処理を実行する。   By providing a control target node flag area that defines the test target node, an OTHER target node flag area for controlling a specific node, and a command execution valid flag area for the shared memory space, the master node It is possible to specify a slave node to be tested and give an instruction to execute a test execution command. In the configuration of FIG. 6, the master node and the slave node execute the following processing.

（処理 i）マスタノードにおける試験実行コマンドのローカルメモリへの設定；
マスタノードは、オペレータから試験対象ノードの設定を受け付ける。また、マスタノードは、試験実行コマンドを受け付け、自ノードのローカルメモリのコマンド情報バッファに保存する。また、マスタノードは、試験実行コマンドのコマンド属性を受け付け、ローカルメモリのコマンド情報テーブルに設定する。 (Processing i) Setting the test execution command in the local memory in the master node;
The master node accepts the setting of the test target node from the operator. Further, the master node accepts the test execution command and stores it in the command information buffer in the local memory of the own node. Further, the master node receives the command attribute of the test execution command and sets it in the command information table in the local memory.

（処理 ii）共有メモリのコマンド実行有効フラグ設定；
マスタノードは、ローカルメモリ空間のコマンド属性情報テーブルを参照し、コマンド毎に定義した属性から、コマンドがスレーブノードで実行するか否かを判断する。コマンドがスレーブノードで実行するコマンドの場合、マスタノードは、共有メモリ上の実行対象ノードフラグ域、あるいはOTHER対象ノードフラグ域に基づく情報をコマンド実行有効フラグ域に設定するとともに、ローカルコマンド情報バッファに保持された試験実行コマンド（例えば、”ｒｕｎ”コマンド）を共有メモリのコマンド情報バッファに転送する。 (Process ii) Set command execution enable flag for shared memory;
The master node refers to the command attribute information table in the local memory space, and determines whether the command is executed on the slave node from the attributes defined for each command. If the command is a command to be executed on a slave node, the master node sets information based on the execution target node flag area on the shared memory or the OTHER target node flag area in the command execution valid flag area, and stores it in the local command information buffer. The held test execution command (for example, “run” command) is transferred to the command information buffer of the shared memory.

（処理 iii）スレーブノードによるコマンド実行有効フラグに基づいた試験実行情報の設定；
スレーブノードは、共有メモリのコマンド実行有効フラグ域にアクセスし、自ノードが実行対象かどうかをチェックする。自ノードが実行対象の場合、スレーブノードは、共有メモリのコマンド情報バッファから自ノードのローカルメモリのコマンド情報バッファにコマンドをコピーし、共有メモリのコマンド実行有効フラグのリセットを行い、コマンドを実行する。 (Process iii) Setting of test execution information based on command execution enable flag by slave node;
The slave node accesses the command execution enable flag area of the shared memory and checks whether or not the own node is an execution target. When the local node is the execution target, the slave node copies the command from the command information buffer of the shared memory to the command information buffer of the local memory of the local node, resets the command execution enable flag of the shared memory, and executes the command .

（処理 iv）マスタノードによるコマンド実行有効フラグに基づいたマルチノードシステム試験の実行開始；
試験対象スレーブノードのコマンド情報が各スレーブノードのローカルコマンド情報バッファに保存完了されたことを確認するため、マスタノードは共有メモリのコマンド実行有効フラグ域のリセットを確認する。試験対象の各スレーブノードでのリセットが完了後、マスタノードは、自ノードのコマンドを実行し、マルチノードシステム試験を実行する。 (Process iv) Start of multi-node system test execution based on command execution enable flag by master node;
In order to confirm that the command information of the slave node to be tested has been stored in the local command information buffer of each slave node, the master node confirms the reset of the command execution valid flag area of the shared memory. After the reset in each slave node to be tested is completed, the master node executes the command of its own node and executes the multi-node system test.

＜ローカルメモリ空間のデータ＞
情報処理システム１００は、マスタノードとスレーブノードのローカルメモリ空間に、コマンド情報テーブルとローカルコマンド情報バッファとを設ける。 <Local memory space data>
The information processing system 100 provides a command information table and a local command information buffer in the local memory space of the master node and the slave node.

（i）コマンド情報テーブル；
図７に、コマンド情報テーブルの構造を例示する。コマンド情報テーブルは、コマンド名称及びそのコマンドに対する属性を定義する。情報処理システム１００において、属性は、例えば、それぞれのコマンドの実行先に基づいてコマンドを分類する情報である。属性としては、以下の３種類が設定される。コマンド情報テーブルが指令の実行先に応じて前記指令を分類するための属性情報の一例である。 (I) Command information table;
FIG. 7 illustrates the structure of the command information table. The command information table defines command names and attributes for the commands. In the information processing system 100, the attribute is information that classifies commands based on the execution destination of each command, for example. The following three types are set as attributes. The command information table is an example of attribute information for classifying the command according to the execution destination of the command.

ALL属性 ： ALL属性は、マルチノードシステム試験の全ての試験対象ノードでコマンドを実行することを指定する。すなわち、ALL属性を有するコマンドは、マルチノードシステム試験の全ての試験対象ノードで実行されるコマンドである。   ALL attribute: The ALL attribute specifies that the command is executed on all test target nodes of the multi-node system test. That is, the command having the ALL attribute is a command that is executed in all test target nodes of the multi-node system test.

OTHER属性 ： 一実施形態では、OTHER属性は、１つの特定スレーブノードでコマンド
を実行することを指定する。ただし、OTHER属性が、２以上の特定スレーブノードでコマ
ンドを実行することを指定するものであってもよい。つまり、第２の実施形態では、OTHER属性を指定されるコマンドの実行先ノードが複数あってもよい。 OTHER attribute: In one embodiment, the OTHER attribute specifies that the command is executed on one specific slave node. However, the OTHER attribute may specify that the command is executed on two or more specific slave nodes. In other words, in the second embodiment, there may be a plurality of execution destination nodes of commands for which the OTHER attribute is specified.

MYSELF属性 ： MYSELF属性は、ローカルメモリ空間にアクセスする自ノードでコマンドを実行することを指定する。すなわち、MYSELF属性を有するコマンドは、オペレータがコマンドを設定したノードだけで実行されるコマンドである。   MYSELF attribute: The MYSELF attribute specifies that the command is executed on the local node that accesses the local memory space. That is, the command having the MYSELF attribute is a command that is executed only at the node where the operator sets the command.

（ii）ローカルコマンド情報バッファ；
ローカルコマンド情報バッファは、オペレータがノードごとに入力したコマンドの情報、又は共有メモリコマンド情報バッファからスレーブノードにコピーしたコマンドの情報を格納する。コマンドの情報とは、コマンドの名称、および、コマンドにパラメータが指定される場合のパラメータ等である。 (Ii) local command information buffer;
The local command information buffer stores information on commands input by the operator for each node, or information on commands copied from the shared memory command information buffer to the slave nodes. The command information includes the name of the command and parameters when a parameter is specified for the command.

＜共有メモリ空間のデータ＞
情報処理システム１００は、マルチノードシステムの共有メモリ空間上に、（i）共有メモリコマンド情報バッファ（ii）コマンド実行有効フラグ域（iii）制御対象ノードフラグ域（iv）OTHER対象ノードフラグ域（v）試験終了フラグ域（vi）試験結果フラグ域という６つの領域を設ける。図８に、（ii）から（vi）の各フラグ域の構造を例示する。図８に例示のように、（ii）から（vi）の各フラグ域はノードごとにエントリを有する。ただし、図８では、ノードＮ０からノードＮＮを単にｎｏｄｅ０からｎｏｄｅＮの名称で例示している。 <Data in shared memory space>
The information processing system 100 includes (i) a shared memory command information buffer (ii) a command execution valid flag area (iii) a control target node flag area (iv) an OTHER target node flag area (v ) Test end flag area (vi) The test result flag area is provided with six areas. FIG. 8 illustrates the structure of each flag area (ii) to (vi). As illustrated in FIG. 8, each flag area from (ii) to (vi) has an entry for each node. However, in FIG. 8, the node N0 to the node NN are illustrated simply by names of node0 to nodeN.

（i）共有メモリコマンド情報バッファ；
共有メモリコマンド情報バッファには、マスタノードのローカルコマンド情報バッファからコピーしたコマンド情報が格納される。マスタノードは、自ノードのローカルコマンド情報バッファの内容を共有メモリコマンド情報バッファにコピーする。 (I) Shared memory command information buffer;
The shared memory command information buffer stores command information copied from the local command information buffer of the master node. The master node copies the contents of the local command information buffer of its own node to the shared memory command information buffer.

（ii）コマンド実行有効フラグ域；
図８（Ａ）にコマンド実行有効フラグ域の構造を例示する。コマンド実行有効フラグ域は、共有メモリにある連続したビット領域であり、ノードごとにエントリを有する。コマンド実行有効フラグ域の１ビットは、そのビットのエントリに対応するノードが試験実行対象ノードに該当するかどうかを示すとともに、ノードのコマンド受付けステータスを示す。ビットの値が“0”の場合、当該ビットは、本ノードがコマンド実行対象外であること、又はコマンド実行有効フラグ域のエントリに対応するノードがコマンドを受付け済であることを示す。ビットの値が“1”の場合、当該ビットは、当該エントリに対応するノードがコマンド実行対象であること、又は当該エントリに対応するノードがコマンドを受付け前であることを示す。したがって、コマンド実行有効フラグ域の各エントリは、各エントリに対応するノードがコマンド実行対象であることを指定するとともに、各エントリに対応するノード（スレーブノード）がマスタノードからの指定を受け付けたか否かを示す確認用のフラグとしての役割を兼用できる。 (Ii) Command execution valid flag area;
FIG. 8A illustrates the structure of the command execution valid flag area. The command execution valid flag area is a continuous bit area in the shared memory, and has an entry for each node. One bit of the command execution valid flag area indicates whether or not the node corresponding to the entry of the bit corresponds to the test execution target node, and indicates the command reception status of the node. When the value of the bit is “0”, this bit indicates that this node is not subject to command execution, or that the node corresponding to the entry in the command execution valid flag area has received the command. When the value of the bit is “1”, the bit indicates that the node corresponding to the entry is a command execution target, or that the node corresponding to the entry is before accepting the command. Therefore, each entry in the command execution valid flag area specifies that the node corresponding to each entry is a command execution target, and whether or not the node (slave node) corresponding to each entry has received a specification from the master node. It can also serve as a confirmation flag indicating the above.

コマンド実行有効フラグ域の値は、コマンド情報テーブルに設定されるコマンドの属性がALLかOTHERかに応じて決定される。コマンドの属性がALLの場合、コマンド実行有効フラグ域の値は制御対象ノードフラグ域値のコピーである。また、コマンドの属性がOTHERの場合、コマンド実行有効フラグ域の値はOTHER対象ノードフラグ域値と制御対象ノードフラグ域値のAND演算結果のコピーである。コマンド実行有効フラグ域の初期値は全ビットが“0”である。コマンド実行有効フラグ域は、第１の指令実行先情報部の一例である。コマンド実行有効フラグ域に設定された情報は、第１の指令実行先情報の一例である。   The value of the command execution valid flag area is determined according to whether the command attribute set in the command information table is ALL or OTHER. When the command attribute is ALL, the value of the command execution valid flag area is a copy of the control target node flag area value. When the command attribute is OTHER, the command execution valid flag area value is a copy of the AND operation result of the OTHER target node flag area value and the control target node flag area value. The initial value of the command execution valid flag area is all “0”. The command execution valid flag area is an example of a first command execution destination information section. The information set in the command execution valid flag area is an example of first command execution destination information.

（iii）制御対象ノードフラグ域；
図８（Ｂ）に制御対象ノードフラグ域の構造を例示する。制御対象ノードフラグ域は、共有メモリにある連続したビット領域であり、ノードごとにエントリを有する。制御対象ノードフラグ域の１ビットは、そのビットのエントリに対応するノードが試験対象に該当するかどうかを示す。ビットの値が“0”の場合、当該ビットは、当該エントリに対応するノードが試験制御対象外のノードであることを示す。ビットの値が“1”の場合、当該ビットは、当該エントリに対応するノードが試験制御対象ノードであることを示す。 (Iii) Control target node flag area;
FIG. 8B illustrates the structure of the control target node flag area. The control target node flag area is a continuous bit area in the shared memory, and has an entry for each node. One bit in the control target node flag area indicates whether or not the node corresponding to the entry of the bit corresponds to the test target. When the value of the bit is “0”, the bit indicates that the node corresponding to the entry is a node not subject to test control. When the value of the bit is “1”, the bit indicates that the node corresponding to the entry is a test control target node.

制御対象ノードフラグ域の値は、試験内容と試験構成に応じて、試験実行前、または試験実行中に、マスタノード、またはスレーブノードのオペレータ入力でフラグ値の設定が可能である。制御対象ノードフラグ域の初期値は全ビットが“0”である。制御対象ノードフラグ域は、第２の指令実行先情報部の一例である。制御対象ノードフラグ域に設定された情報は、第２の指令実行先情報の一例である。   The value of the control target node flag area can be set by the operator input of the master node or the slave node before or during the test execution according to the test content and test configuration. All bits of the initial value of the control target node flag area are “0”. The control target node flag area is an example of a second command execution destination information unit. The information set in the control target node flag area is an example of second command execution destination information.

（iv）OTHER対象ノードフラグ域；
図８（Ｃ）に制御対象ノードフラグ域の構造を例示する。OTHER対象ノードフラグ域は
、共有メモリにある連続したビット領域であり、ノードごとにエントリを有する。ビットの値が“0”の場合、当該ビットは、当該エントリに対応するノードが試験制御対象外であることを示す。ビットの値が“1”の場合、当該ビットは、当該エントリに対応するノードが試験制御対象ノードであることを示す。一実施形態では、OTHER対象ノードフラグ域はスレーブノードのうち、コマンドを実施される対象１ノードに対応する１つのエントリにビット“1”を設定する。ただし、第２の実施形態として、OTHER対象ノードフラグ域で指定可能なノードを１つに限定せず、OTHER対象ノードフラグ域の複数のエントリにビット１を設定できるようにしてもよい。 (Iv) OTHER target node flag area;
FIG. 8C illustrates the structure of the control target node flag area. The OTHER target node flag area is a continuous bit area in the shared memory, and has an entry for each node. When the value of the bit is “0”, the bit indicates that the node corresponding to the entry is not subject to test control. When the value of the bit is “1”, the bit indicates that the node corresponding to the entry is a test control target node. In one embodiment, the OTHER target node flag area sets bit “1” in one entry corresponding to the target node on which the command is executed among the slave nodes. However, as a second embodiment, the number of nodes that can be specified in the OTHER target node flag area is not limited to one, and bit 1 may be set in a plurality of entries in the OTHER target node flag area.

OTHER対象ノードフラグ域は、試験内容と試験構成に応じて、試験実行前、または試験
実行中に、マスタノード、またはスレーブノードのオペレータ入力でフラグ値の設定が可能である。OTHER対象ノードフラグ域の設定によって、マスタノードから、オペレータ所
望のスレーブノードの試験実行状況、試験結果メッセージの確認が可能となる。OTHER対
象ノードフラグ域の初期値は全ビットが“0”である。OTHER対象ノードフラグ域は、制御対象ノードフラグ域値を維持した状態で、さらに、コマンドの実行対象ノードを絞り込む役割を有している。OTHER対象ノードフラグ域は、特定ノード指定情報部の一例である。OTHER対象ノードフラグ域に設定された情報は、特定ノード指定情報の一例である。 In the OTHER target node flag area, the flag value can be set by the operator input of the master node or the slave node before or during the test execution according to the test contents and the test configuration. By setting the OTHER target node flag area, it is possible to confirm the test execution status and test result message of the slave node desired by the operator from the master node. The initial value of the OTHER target node flag area is all 0 bits. The OTHER target node flag area has a role of further narrowing down the command execution target nodes while maintaining the control target node flag area value. The OTHER target node flag area is an example of a specific node designation information part. The information set in the OTHER target node flag area is an example of specific node designation information.

（v）試験終了フラグ域；
図８（Ｄ）に制御対象ノードフラグ域の構造を例示する。試験終了フラグ域は、共有メモリにある連続したビット領域であり、ノードごとにエントリを有する。ビットの値が“0”の場合、当該ビットは、当該エントリに対応するノードがマルチノードシステム試験対象外であること、又は本ノードがマルチノードシステム試験実行中であることを示す。ビットの値が“1”の場合、当該ビットは、当該エントリに対応するノードがマルチノードシステム試験対象であること、かつ当該エントリに対応するノードにおいてマルチノードシステム試験の実行が終了したことを示す。 (V) Test end flag area;
FIG. 8D illustrates the structure of the control target node flag area. The test end flag area is a continuous bit area in the shared memory, and has an entry for each node. When the value of the bit is “0”, this bit indicates that the node corresponding to the entry is not subject to the multi-node system test, or that this node is executing the multi-node system test. When the value of the bit is “1”, the bit indicates that the node corresponding to the entry is a multi-node system test target, and that the execution of the multi-node system test is completed at the node corresponding to the entry. .

試験対象のスレーブノードは、試験を終了し、マスタノードに完了通知をするため、試験終了フラグの自ノードに対応するエントリに“1”に設定する。マスタノードは、コマ
ンド属性がALLの場合は、試験終了フラグ域の値が制御終了フラグと一致するまで、マル
チノードシステム試験実行が未終了のエントリをポーリングする。つまり、マスタノードは、全試験対象ノードの実行完了まで試験終了フラグ域をポーリングする。また、コマンド属性がOTHERの場合、マスタノードは、試験終了フラグ域の値がOTHER対象ノードフラグと一致するまで該当エントリをポーリングする。つまり、マスタノードは、特定対象ノードの実行完了まで該当エントリをポーリングする。コマンド属性がMYSELFの場合、自ノードのローカル空間に閉じた処理のため、マスタノードは、共有メモリ空間情報の読み出し処理と書き込み処理を実行しない。したがって、コマンド属性がMYSELFの場合には、試験終了フラグ域の初期値は全ビットが“0”である。 The slave node to be tested sets the entry corresponding to the own node of the test end flag to “1” in order to end the test and notify the master node of completion. When the command attribute is ALL, the master node polls the entry for which the multi-node system test execution has not been completed until the value of the test end flag area matches the control end flag. That is, the master node polls the test end flag area until the execution of all the test target nodes is completed. When the command attribute is OTHER, the master node polls the corresponding entry until the value of the test end flag area matches the OTHER target node flag. That is, the master node polls the corresponding entry until the execution of the specific target node is completed. When the command attribute is MYSELF, the master node does not execute the read process and the write process of the shared memory space information because the process is closed in the local space of the own node. Therefore, when the command attribute is MYSELF, all bits of the initial value of the test end flag area are “0”.

（vi）試験結果フラグ域；
図８（Ｅ）に制御対象ノードフラグ域の構造を例示する。試験結果フラグ域は、共有メモリにある連続したビット領域であり、ノードごとにエントリを有する。ビットの値が“0”の場合、当該ビットは、当該エントリに対応するノードがマルチノードシステム試験対象外であること、又は当該エントリに対応するノードにおいて、マルチノードシステム試験が正常終了したことを示す。ビットの値が“1”の場合、当該ビットは、当該エントリに対応するノードがマルチノードシステム試験対象であること、かつ当該ノードにおいてマルチノードシステム試験が異常終了したことを示す。試験結果フラグ域の初期値は全ビットが“0”である。 (Vi) Test result flag area;
FIG. 8E illustrates the structure of the control target node flag area. The test result flag area is a continuous bit area in the shared memory, and has an entry for each node. When the value of the bit is “0”, this bit indicates that the node corresponding to the entry is not subject to the multi-node system test, or that the multi-node system test has been normally completed at the node corresponding to the entry. Show. When the value of the bit is “1”, the bit indicates that the node corresponding to the entry is a multi-node system test target, and that the multi-node system test is abnormally terminated at the node. The initial value of the test result flag area is “0” for all bits.

＜処理フロー＞
図９にマスタノードの処理フローを例示する。また、図１０にスレーブノードの処理フローを例示する。さらに、図１１にマスタノードとスレーブノードを含むシーケンスチャートを例示する。図１１で、実線はデータの流れを示し、点線は制御の流れを示す。さらにまた、図１２に、情報処理システム１００の各部において、図９、図１０の処理フローに対応する制御とデータの流れを例示する。ただし、図１１において、ローカルコマンド情報テーブルを単に「テーブル」という文字列で示し、ローカルコマンド情報バッファを単に「バッファ」という文字で示す。同様に、図１１で共有メモリコマンド情報バッファを「コマンドバッファ」という文字列で、コマンド実行有効フラグ域を「有効フラグ」という文字列で、制御対象ノードフラグ域を「制御対象フラグ」という文字列で示す。また、OTHER対象ノードフラグ域を「OTHER対象フラグ」という文字列で、試験終了フラグ域を「終了フラグ」という文字列で、試験結果フラグ域を「結果フラグ」という文字で示す。以下、図９−１２の参照符号の数字を（）内に記載し、図９−１２との対応をとって説明する。 <Processing flow>
FIG. 9 illustrates a processing flow of the master node. FIG. 10 illustrates a processing flow of the slave node. Further, FIG. 11 illustrates a sequence chart including a master node and a slave node. In FIG. 11, a solid line indicates a data flow, and a dotted line indicates a control flow. Furthermore, FIG. 12 illustrates the control and data flow corresponding to the processing flows of FIGS. 9 and 10 in each part of the information processing system 100. However, in FIG. 11, the local command information table is simply indicated by a character string “table”, and the local command information buffer is simply indicated by a character “buffer”. Similarly, in FIG. 11, the shared memory command information buffer is a character string “command buffer”, the command execution valid flag area is a character string “valid flag”, and the control target node flag area is a character string “control target flag”. It shows with. Further, the OTHER target node flag area is indicated by a character string “OTHER target flag”, the test end flag area is indicated by a character string “end flag”, and the test result flag area is indicated by a letter “result flag”. Hereinafter, the reference numerals in FIG. 9-12 are described in parentheses and will be described with reference to FIG. 9-12.

（１）マスタノードは、オペレータが入力したコマンドをローカルコマンド情報バッファに格納する。   (1) The master node stores the command input by the operator in the local command information buffer.

（２）マスタノードのオペレータがコマンドを入力した場合、マスタノードは、自ノードのコマンド情報テーブルの内容を参照し、自ノードのローカルコマンド情報バッファに格納されているコマンドの属性を判定する。マスタノードが自ノードのコマンド情報テーブルの内容を参照ことは、指令を分類するための属性情報を読み出すことの一例である。   (2) When the operator of the master node inputs a command, the master node refers to the contents of the command information table of the own node and determines the attribute of the command stored in the local command information buffer of the own node. Referencing the contents of the command information table of the own node by the master node is an example of reading attribute information for classifying commands.

図９の例では、マスタノードは、まず、コマンドの属性がMYSELFか否かを判定する。コマンド属性がMYSELFの場合、マスタノードは、入力されたコマンドをローカル空間で実行し（２２）、処理を終了する（Ｅｎｄ）。   In the example of FIG. 9, the master node first determines whether the command attribute is MYSELF. When the command attribute is MYSELF, the master node executes the input command in the local space (22) and ends the processing (End).

（３）コマンド属性がMYSELF以外の場合、マスタノードは、自ノードのローカルコマンド情報バッファの内容を共有メモリコマンド情報バッファにコピーする。なお、図１２に示すように、オペレータの設定によっては、制御対象ノードフラグ域あるいは、OTHER対
象ノードフラグ域に値が設定される。マスタノードが自ノードのローカルコマンド情報バッファの内容を共有メモリコマンド情報バッファにコピーする処理（図９、１１、１２の３）は、前記共有メモリに前記スレーブノードに対して実行させる試験指令を設定することの一例である。 (3) When the command attribute is other than MYSELF, the master node copies the contents of the local command information buffer of the own node to the shared memory command information buffer. As shown in FIG. 12, depending on the setting of the operator, a value is set in the control target node flag area or the OTHER target node flag area. The process in which the master node copies the contents of the local command information buffer of its own node to the shared memory command information buffer (3 in FIGS. 9, 11, and 12) sets a test command to be executed by the slave node in the shared memory This is an example of what to do.

（４）コマンド属性がOTHERの場合（４Ａ）、マスタノードは、共有メモリの制御対象ノードフラグ域の値とOTHER対象ノードフラグ域の値を読み出す。そして、マスタノードは、制御対象ノードフラグ域の値とOTHER対象ノードフラグ域の値のAND演算結果をコマンド実行有効フラグ域にコピーし（４Ｂ）、自ノードに対応するコマンド実行有効フラグ域のエントリに０を書き込む。ここで、制御対象ノードフラグ域の値とOTHER対象ノードフ
ラグ域の値のAND演算結果をコマンド実行有効フラグ域にコピーすること（４Ｂの処理）
は、第２の指令実行先情報で指定される実行先ノードから、前記特定ノード指定情報を基に前記指令を実行するスレーブノードを選択することの一例である。また、４Ｂの処理は、スレーブノードを選択して指令を実行させることの一例でもある。そして、マスタノードは、１４の処理に制御を進める。したがって、コマンド属性がOTHERの場合には、試験実行対象となるノードのうち、オペレータがOTHER対象ノードフラグ域のエントリに値を設定したノードがコマンド実行対象となる。１４の処理は、スレーブノードにおいてコマンドを受け付けたことをマスタノードが確認するための処理である。なお、４Ａ、４Ｂの処理は、図１１、図１２において、４の処理に対応する。 (4) When the command attribute is OTHER (4A), the master node reads the value of the control target node flag area and the value of the OTHER target node flag area of the shared memory. Then, the master node copies the AND operation result of the value of the control target node flag area and the value of the OTHER target node flag area to the command execution valid flag area (4B), and enters the command execution valid flag area corresponding to the own node. Write 0 to Here, the AND operation result of the value of the control target node flag area and the value of the OTHER target node flag area is copied to the command execution valid flag area (processing of 4B).
Is an example of selecting a slave node that executes the command based on the specific node designation information from the execution node designated by the second command execution destination information. The process 4B is also an example of selecting a slave node and executing a command. Then, the master node advances control to 14 processes. Therefore, when the command attribute is OTHER, among the nodes to be tested, the node for which the operator has set a value in the entry in the OTHER target node flag area is the command execution target. Process 14 is a process for the master node to confirm that the command has been received at the slave node. Note that the processing of 4A and 4B corresponds to the processing of 4 in FIGS.

（５）コマンド属性がALLの場合（５Ａ）、マスタノードは制御対象ノードフラグ域の
値をコマンド実行有効フラグ域にコピーし（５Ｂ）、自ノードに対応するコマンド実行有効フラグ域のエントリに０を書き込み、１４の処理に制御を進める。したがって、コマンド属性がALLの場合には、試験実行対象となるすべてのノードがコマンド実行対象となる
。以下、説明は図９から図１０に移動する。図９、図１１、図１２の４および５の処理は、第１の指令実行先情報を設定することの一例である。なお、５Ａ、５Ｂの処理は、図１１、図１２において、５の処理に対応する。 (5) When the command attribute is ALL (5A), the master node copies the value of the control target node flag area to the command execution valid flag area (5B), and sets 0 in the command execution validity flag area entry corresponding to the own node. And the control proceeds to the process 14. Therefore, when the command attribute is ALL, all nodes that are test execution targets are command execution targets. Hereinafter, the description moves from FIG. 9 to FIG. The processes of 4 and 5 in FIGS. 9, 11, and 12 are examples of setting the first command execution destination information. The processing of 5A and 5B corresponds to the processing of 5 in FIGS.

（６）スレーブノードは、マスタノードからのコマンド実行を依頼されるまで、つまり、コマンド実行有効フラグ域の自ノードに対応するエントリの値が“1”になるまでポーリングする。エントリの値が“1”となった場合、つまり、マスタノードからのコマンド実行依頼がある場合、スレーブノードは８の処理に制御を進める。スレーブノードが、コマンド実行有効フラグ域の自ノードに対応するエントリの値が“1”になるまでポーリングする処理（図１０〜図１２の６の処理）は、共有メモリに試験指令が設定されたか否かを監視することの一例である。   (6) The slave node polls until a command execution is requested from the master node, that is, until the value of the entry corresponding to the own node in the command execution valid flag area becomes “1”. When the value of the entry becomes “1”, that is, when there is a command execution request from the master node, the slave node advances the control to the process of 8. Whether the slave node polls until the value of the entry corresponding to its own node in the command execution valid flag area becomes “1” (the process 6 in FIGS. 10 to 12) is a test command set in the shared memory? It is an example of monitoring whether or not.

（７）マスタノードからのコマンド実行依頼がない場合、スレーブノードはポーリングのたびにローカルコマンド情報バッファにコマンド入力があるかどうかチェックを行う（図１０の７Ａ）。ローカルコマンド情報バッファにコマンド入力がない場合、スレーブノードは、制御を６のポーリング処理に戻す。一方、図１０の７Ａの判定で、ローカルコマンド情報バッファにコマンド入力がある場合、スレーブノードはコマンド情報テーブルを参照し、ローカルコマンド情報バッファに入力されたコマンド属性がMYSELFか否かを判定する（図１０の７Ｂ）。ローカルコマンド情報バッファに入力されたコマンド属性がMYSELFである場合、スレーブノードは、ローカル空間でコマンド実行する（図１０の７Ｃ）。ローカルコマンド情報バッファに入力されたコマンド属性がMYSELFでない場合、スレーブノードは、制御を６のポーリング処理に戻す。図１０の７Ａと７Ｂの処理が図１１、図１２における７の処理に相当する。   (7) When there is no command execution request from the master node, the slave node checks whether there is a command input in the local command information buffer every time polling is performed (7A in FIG. 10). When there is no command input in the local command information buffer, the slave node returns the control to the polling process of 6. On the other hand, if there is a command input in the local command information buffer in the determination of 7A in FIG. 10, the slave node refers to the command information table and determines whether or not the command attribute input to the local command information buffer is MYSELF ( 7B in FIG. When the command attribute input to the local command information buffer is MYSELF, the slave node executes the command in the local space (7C in FIG. 10). If the command attribute input to the local command information buffer is not MYSELF, the slave node returns control to the 6 polling process. The processing of 7A and 7B in FIG. 10 corresponds to the processing of 7 in FIGS.

（８）スレーブノードは、共有メモリコマンド情報バッファの内容を自ノードのローカルコマンド情報バッファにコピーする。   (8) The slave node copies the contents of the shared memory command information buffer to the local command information buffer of its own node.

（９）スレーブノードは、コマンド実行有効フラグ域の自ノードに対応するエントリに“0”を書き込む。コマンド実行有効フラグ域の値が１から０に変更されることで、スレ
ーブノードは、コマンドを受付けたことをマスタノードへ通知する。 (9) The slave node writes “0” to the entry corresponding to its own node in the command execution valid flag area. When the value of the command execution valid flag area is changed from 1 to 0, the slave node notifies the master node that the command has been accepted.

（１０）スレーブノードは、自ノードのローカルコマンド情報バッファの内容を読み出す。   (10) The slave node reads the contents of the local command information buffer of its own node.

（１１）スレーブノードは、コマンドがマルチノードシステム試験コマンドであるか判定する（１１Ａ）。コマンドがマルチノードシステム試験コマンドである場合、スレーブノードは１２Ａの処理に制御を進める。コマンドがマルチノードシステム試験コマンドでない場合、スレーブノードは、ローカル空間でコマンドを実行し（１１Ｂ）、１３の処理に制御を進める。ここで、コマンドがマルチノードシステム試験コマンドでない場合とは、例えば、コマンドが単にスレーブノードに指定パラメータ、あるいは試験条件等を設定するコマンド、あるいは、スレーブノードのレジスタ等から値を取得するコマンド等の場合をいう。なお、１１Ａ、１１Ｂの処理は、図１１、図１２において、１１の処理に対応する。   (11) The slave node determines whether the command is a multi-node system test command (11A). If the command is a multi-node system test command, the slave node advances control to the process of 12A. If the command is not a multi-node system test command, the slave node executes the command in the local space (11B), and advances the control to the process of 13. Here, when the command is not a multi-node system test command, for example, the command is simply a command for setting a specified parameter or a test condition in the slave node, or a command for obtaining a value from a register of the slave node, etc. Refers to cases. Note that the processes of 11A and 11B correspond to the process of 11 in FIGS.

（１２）スレーブノードは、マルチノードシステム試験を実行する（１２Ａ）。１２Ａの処理は、スレーブノードのそれぞれのプロセッサが設定された試験指令を実行することの一例である。そして、スレーブノードは、共有メモリ空間の自ノード試験結果フラグ域に試験結果を書き込む。より具体的には、スレーブノードは、試験結果が正常終了か否かを判定する（１２Ｂ）。なお、本実施形態では、試験自体の詳細には直接言及しない。本実施形態の情報処理システムの処理は、試験の具体的内容に依存せず、マルチノードシステム試験一般に適用可能である。１２Ｂの判定で、試験結果が正常である場合、スレーブノードは、共有メモリの試験結果フラグ域の自ノードに対応するエントリに０を書き込む。一方、１２Ｂの判定で、試験結果が正常でない場合、スレーブノードは、共有メモリの試験結果フラグ域の自ノードに対応するエントリに１を書き込む（１２Ｄ）。１２Ｃ、１２Ｄの処理によって、スレーブノードは試験実行結果をマスタノードへ通知する。なお、１２Ａ−１２Ｄの処理は、図１１、図１２において、１２の処理に対応する。   (12) The slave node executes a multi-node system test (12A). The process 12A is an example in which each processor in the slave node executes a set test command. Then, the slave node writes the test result in its own node test result flag area in the shared memory space. More specifically, the slave node determines whether the test result is a normal end (12B). In the present embodiment, details of the test itself are not mentioned directly. The processing of the information processing system according to the present embodiment does not depend on the specific contents of the test, and can be applied to general multi-node system tests. If the test result is normal in the determination of 12B, the slave node writes 0 in the entry corresponding to the own node in the test result flag area of the shared memory. On the other hand, if the test result is not normal in the determination of 12B, the slave node writes 1 to the entry corresponding to the own node in the test result flag area of the shared memory (12D). By the processing of 12C and 12D, the slave node notifies the master node of the test execution result. The processing of 12A-12D corresponds to the processing of 12 in FIGS.

（１３）スレーブノードは、共有メモリ空間の試験終了フラグ域の自ノードに対応するエントリに試験終了を示す“１”を書き込む。スレーブノードが試験終了したことをマスタノードへ通知するためである。以下、説明は図９から図１０に戻る。１２Ｃ、１２Ｄおよび１３の処理は、実行した試験指令の実行結果を前記共有メモリに格納することの一例である。   (13) The slave node writes “1” indicating the end of the test in the entry corresponding to the own node in the test end flag area of the shared memory space. This is to notify the master node that the slave node has completed the test. Hereinafter, the description returns from FIG. 9 to FIG. The processes 12C, 12D and 13 are an example of storing the execution result of the executed test command in the shared memory.

（１４）マスタノードは、コマンド実行有効フラグ域の自ノード域の値を“0”にリセ
ットして、コマンド実行有効フラグ域の全てのビット値が“0”になるまでポーリングす
る。１４の処理は、スレーブノードのコマンドが全て受付けられるのを確認するための処理である。スレーブノードのコマンドがすべて受付けられと、マスタノードは１５の処理に制御を進める。したがって、本実施形態の情報処理システム１００によれば、マスタノードにおける１〜５、１４の処理、及びスレーブノードにおける６〜８の処理によって、マスタノードとスレーブノードとの間のコマンド実行指示、受付確認を簡易な共有メモリの構成で実現できる。したがって、情報処理システム１００では、マスタノードとスレーブノード間の割り込み処理機構等がなくてもよい。 (14) The master node resets the value of its own node area in the command execution valid flag area to “0” and polls until all the bit values in the command execution valid flag area become “0”. The process 14 is a process for confirming that all commands of the slave node are accepted. When all the commands of the slave node are accepted, the master node advances the control to 15 processes. Therefore, according to the information processing system 100 of the present embodiment, command execution instructions and reception between the master node and the slave node are performed by the processes 1 to 5 and 14 in the master node and the processes 6 to 8 in the slave node. Confirmation can be realized with a simple shared memory configuration. Therefore, the information processing system 100 does not need an interrupt processing mechanism between the master node and the slave node.

（１５）マスタノードは、スレーブノードで受け付けられたコマンド属性がOTHERか否
かを判定する（１５Ａ）。コマンド属性がOTHERの場合、マスタノードは共有メモリにあ
る試験終了フラグの値がOTHER対象ノードフラグと一致するまでボーリングする（１５Ｂ
）。すなわち、マスタノードは、スレーブノードのうち、OTHER対象ノードからの実行終
了を待つ。共有メモリにある試験終了フラグの値がOTHER対象ノードフラグと一致するフ
ラグ値が一致すれば、マスタノードは２１の処理に制御を進める。なお、１５Ａ、１５Ｂの処理は、図１１、図１２において、１５の処理に対応する。 (15) The master node determines whether the command attribute accepted by the slave node is OTHER (15A). When the command attribute is OTHER, the master node bowls until the value of the test end flag in the shared memory matches the OTHER target node flag (15B
). That is, the master node waits for completion of execution from the OTHER target node among the slave nodes. If the value of the test end flag in the shared memory matches the flag value that matches the OTHER target node flag, the master node advances the control to 21 processing. The processing of 15A and 15B corresponds to the processing of 15 in FIGS.

（１６）コマンド属性がOTHERでない場合、マスタノードはコマンドがマルチノードシ
ステム試験コマンドであるかを判定する。コマンドがマルチノードシステム試験コマンドの場合は、マスタノードは１７Ａの処理に制御を進める。コマンドがマルチノードシステム試験コマンドでない場合、マスタノードは、ローカル空間でコマンドを実行し、２２の処理に制御を進める。ここで、コマンドがマルチノードシステム試験コマンドでない場合とは、１１の処理で説明した場合と同様である。すなわち、例えば、コマンドが単にスレーブノードに指定パラメータ、あるいは試験条件等を設定するコマンド、あるいは、スレーブノードのレジスタ等から値を取得するコマンド等の場合が該当する。 (16) If the command attribute is not OTHER, the master node determines whether the command is a multi-node system test command. If the command is a multi-node system test command, the master node advances control to the process of 17A. If the command is not a multi-node system test command, the master node executes the command in the local space and advances control to the process of 22. Here, the case where the command is not a multi-node system test command is the same as the case described in the eleventh processing. That is, for example, this corresponds to the case where the command is simply a command for setting a designated parameter or a test condition in the slave node, or a command for obtaining a value from a register or the like of the slave node.

（１７）マスタノードは、試験対象ノードの１つとして、マルチノードシステム試験コマンドを実行する（１７Ａ）。そして、マスタノードは、試験結果を共有メモリ空間にある試験結果フラグ域に通知する。すなわち、マスタノードは、自ノードでの試験結果が正常か否かを判定する（１７Ｂ）。試験結果が正常である場合、マスタノードは、共有メモリの試験結果フラグ域の自ノードに対応するエントリに０を書き込む（１７Ｃ）。一方、試験結果が正常でない場合、マスタノードは、共有メモリの試験結果フラグ域の自ノードに対応するエントリに０を書き込む（１７Ｄ）。１７Ａ−１７Ｄの処理が、図１１、図１２における１７の処理に該当する。   (17) The master node executes a multi-node system test command as one of the test target nodes (17A). Then, the master node notifies the test result to the test result flag area in the shared memory space. In other words, the master node determines whether or not the test result at its own node is normal (17B). When the test result is normal, the master node writes 0 in the entry corresponding to the own node in the test result flag area of the shared memory (17C). On the other hand, if the test result is not normal, the master node writes 0 in the entry corresponding to the own node in the test result flag area of the shared memory (17D). The process of 17A-17D corresponds to the process of 17 in FIGS.

（１８）マスタノードは、共有メモリ空間の自ノード試験終了フラグ域に試験終了を示す“１”を書き込む。   (18) The master node writes “1” indicating the end of the test in its own node test end flag area of the shared memory space.

（１９）マスタノードは、共有メモリ空間にある試験終了フラグの値が制御対象ノードフラグの値と一致するまでポーリングする。マスタノードが共有メモリ空間にある試験終了フラグの値が制御対象ノードフラグの値と一致するまでポーリングする処理（図９、図１１、図１２の１９）は、共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視することの一例である。また、４Ｂと１９の処理は、スレーブノードを選択して指令を実行させることの一例でもある。   (19) The master node polls until the value of the test end flag in the shared memory space matches the value of the control target node flag. The process of polling the master node until the value of the test end flag in the shared memory space matches the value of the control target node flag (19 in FIGS. 9, 11, and 12) is sent from the slave node to the shared memory. It is an example of monitoring the report of the execution result of the test command. The processing of 4B and 19 is also an example of selecting a slave node and executing a command.

（２０）１９の処理で、試験終了フラグの値が制御対象ノードフラグの値と一致すると、マスタノードは、共有メモリの試験結果フラグ域から、スレーブノードでの試験実行結果を取得する。そして、マスタノードはマルチノードシステム試験を終了する。共有メモリの試験結果フラグ域から、スレーブノードでの試験実行結果を取得する処理は、共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得することの一例である。したがって、本実施形態の情報処理システム１００によれば、スレーブノードにおける６〜８の処理、及びマスタノードにおける２０の処理によって、スレーブノードとマスタノードとの間のマルチノードシステム試験実行結果の伝達を簡易な共有メモリの構成で実現できる。したがって、情報処理システム１００では、マスタノードとスレーブノード間の割り込み処理機構等がなくてもよい。   (20) In the process of 19, when the value of the test end flag matches the value of the control target node flag, the master node acquires the test execution result at the slave node from the test result flag area of the shared memory. Then, the master node ends the multi-node system test. The process of acquiring the test execution result at the slave node from the test result flag area of the shared memory is an example of acquiring the execution result of the test command at the slave node to which the test command is set from the shared memory. Therefore, according to the information processing system 100 of the present embodiment, the multi-node system test execution result is transmitted between the slave node and the master node by the processes 6 to 8 in the slave node and the process 20 in the master node. This can be realized with a simple shared memory configuration. Therefore, the information processing system 100 does not need an interrupt processing mechanism between the master node and the slave node.

（２１）マスタノードは試験結果をオペレータ端末１１０に通知する。   (21) The master node notifies the operator terminal 110 of the test result.

（２２）マスタノードはローカルメモリコマンド情報バッファのコマンドを実行し、全処理を終了する。   (22) The master node executes the command in the local memory command information buffer and ends all the processes.

以下、本実施形態の処理を具体的に適用した例を説明する。   Hereinafter, an example in which the processing of this embodiment is specifically applied will be described.

＜適用例１＞
（前提条件）
適用例１では、コマンド属性がALLの場合の処理を例示する。適用例１のマルチノード
システムは、8ノードであると想定する。マスタノードがノードＮ0と設定されている。スレーブノードがノードＮ1からノードＮ7と設定されている。マスタノード（ノードＮ０）のコマンド情報テーブルに、コマンド“run”の属性がALLと設定されている。なお、“run”コマンドがマルチノードシステム試験コマンドである。共有メモリ空間の制御対象ノードフラグの値が“0xff”と設定されている。即ち、本マルチノードシステムの8ノードに対応するエントリのビットがすべて１であり、8ノードが全て試験制御対象ノードと設定されている。 <Application example 1>
(Prerequisite)
Application Example 1 illustrates processing when the command attribute is ALL. The multi-node system of Application Example 1 is assumed to have 8 nodes. The master node is set as node N0. Slave nodes are set from node N1 to node N7. The attribute of the command “run” is set to ALL in the command information table of the master node (node N0). The “run” command is a multi-node system test command. The value of the control target node flag in the shared memory space is set to “0xff”. That is, the bits of the entries corresponding to 8 nodes of this multi-node system are all 1 and all 8 nodes are set as test control target nodes.

（処理例）
適用例１の場合、マスタノード（ノードＮ０）は、コマンド“run”を共有メモリコマ
ンド情報バッファにコピーするとともに（図９の３の処理）、制御対象ノードフラグ域の値“0xff”をコマンド実行有効フラグ域にコピーし（５Ｂの処理）、スレーブノード（Ｎ１−Ｎ８）が受け取るまでコマンド実行有効フラグ域をポーリングする（１４の処理）。マスタノードは、コマンド実行有効フラグ域の値が“0xff”から“0x00”になると、自ノードでマルチノードシステム試験コマンド”ｒｕｎ”を実行する（１７の処理）。マスタノードは、試験終了フラグ域の自ノードに対応するエントリに１を書き込むとともに（１８の処理）、スレーブノードからの試験終了を待ち、マルチノードシステム試験を終了する（２０の処理）。 (Processing example)
In the case of application example 1, the master node (node N0) copies the command “run” to the shared memory command information buffer (processing 3 in FIG. 9) and executes the command “0xff” in the control target node flag area. Copy to the valid flag area (process 5B), and poll the command execution valid flag area until the slave nodes (N1-N8) receive it (process 14). When the value of the command execution valid flag area changes from “0xff” to “0x00”, the master node executes the multi-node system test command “run” on its own node (process of 17). The master node writes 1 in the entry corresponding to its own node in the test end flag area (process 18), waits for the test end from the slave node, and ends the multi-node system test (process 20).

＜適用例２＞
（前提条件）
適用例２は、コマンド属性がOTHERの場合の処理を例示する。適用例２のマルチノード
システムは、１６ノードであると想定する。適用例２では、マスタノードはノードＮ１５と設定されている。また、スレーブノードがノードＮ０からノードＮ１４と設定されている。また、マスタノードＮ１５のコマンド情報テーブルに、コマンド“patch”の属性がOTHERと設定されている。ここで、“patch”コマンドは、マルチノードシステム試験コマンドではなく、メモリの値を書き換えるコマンドである。また、共有メモリ空間の制御対象ノードフラグの値が“0xffff”となっている。即ち、本マルチノードシステムの16ノードが全て試験制御対象ノードと設定されている。一方、共有メモリ空間のOTHER対象ノー
ドフラグの値が“0x8000”となっている。即ち、本マルチノードシステムのノードＮ０が特定対象ノード、ノードＮ１からＮ１５は試験対象ノード外と設定されている。 <Application example 2>
(Prerequisite)
Application example 2 illustrates processing when the command attribute is OTHER. It is assumed that the multi-node system of application example 2 has 16 nodes. In Application Example 2, the master node is set as the node N15. Further, the slave nodes are set from the node N0 to the node N14. The attribute of the command “patch” is set to OTHER in the command information table of the master node N15. Here, the “patch” command is not a multi-node system test command but a command for rewriting the value of the memory. The value of the control target node flag in the shared memory space is “0xffff”. That is, all 16 nodes of the multi-node system are set as test control target nodes. On the other hand, the value of the OTHER target node flag in the shared memory space is “0x8000”. In other words, the node N0 of this multi-node system is set as the specific target node, and the nodes N1 to N15 are set as outside the test target node.

（処理例）
適用例２の場合、マスタノード（ノードＮ１５）は、コマンド“patch”を共有メモリ
コマンド情報バッファにコピーする（図９の３の処理）。さらに、マスタノードは、制御対象ノードフラグ域の値“0xffff”とOTHER対象ノードフラグの値”0x8000”のAND演算結果、“0x8000”をコマンド実行有効フラグ域にコピーし（４Ｂの処理）、スレーブノード（Ｎ０）が受け取るまでコマンド実行有効フラグ域をポーリングする（１４の処理）。マスタノードは、コマンド実行有効フラグ域の値が“0x8000”から“0x0000”になるとポーリング処理を終了し、コマンド属性がOTHERのため、共有メモリの終了フラグをチェック
し、終了フラグの値“0x8000”とOTHER対象ノードフラグが一致することを確認する（１
５Ｂの処理）。そして、マスタノードは、実行結果をオペレータの端末１１０に通知する（２１の処理）。 (Processing example)
In the case of application example 2, the master node (node N15) copies the command “patch” to the shared memory command information buffer (processing 3 in FIG. 9). Furthermore, the master node copies the AND operation result of the control target node flag area value “0xffff” and the OTHER target node flag value “0x8000”, “0x8000” to the command execution valid flag area (4B processing), and the slave The command execution valid flag area is polled until it is received by the node (N0) (process 14). When the value of the command execution valid flag area changes from “0x8000” to “0x0000”, the master node ends polling processing, and since the command attribute is OTHER, it checks the end flag of the shared memory, and the end flag value is “0x8000” Confirm that the OTHER target node flag matches (1
Process 5B). Then, the master node notifies the execution result to the operator's terminal 110 (process 21).

＜適用例３＞
（前提条件）
適用例３では、コマンド属性がMYSELFの場合の処理を例示する。適用例３のマルチノードシステムは、４ノードであると想定する。適用例３では、マスタノードがノードＮ0と
設定されている。また、スレーブノードがノードＮ1からＮ3と設定されている。
スレーブノードＮ3のコマンド情報テーブルに、コマンド“reset”の属性がMYSELFと設定されている。共有メモリ空間の制御対象ノードフラグの値が“0xf”となっている。即ち
、本マルチノードシステムの4ノードが全て試験制御対象ノードと設定されている。 <Application example 3>
(Prerequisite)
Application example 3 illustrates processing when the command attribute is MYSELF. It is assumed that the multi-node system of application example 3 has 4 nodes. In Application Example 3, the master node is set as the node N0. The slave nodes are set as nodes N1 to N3.
The attribute of the command “reset” is set to MYSELF in the command information table of the slave node N3. The value of the control target node flag in the shared memory space is “0xf”. That is, all four nodes of this multi-node system are set as test control target nodes.

（処理例）
例えば、スレーブノードＮ3は、オペレータが入力したコマンド“reset”を自ノードのローカルコマンド情報バッファに格納する（図９の１の処理）。スレーブノードＮ3は、
自ノードのコマンド情報テーブルの内容を参照し、自ノードのローカルコマンド情報バッファの“reset”コマンドの属性がMYSELFであると判定し（２の処理）、ローカル情報バ
ッファの“reset”コマンドを読み出し、実行し（２２の処理）、処理を終了する。 (Processing example)
For example, the slave node N3 stores the command “reset” input by the operator in the local command information buffer of its own node (process 1 in FIG. 9). Slave node N3
Refers to the contents of the command information table of the local node, determines that the attribute of the “reset” command of the local command information buffer of the local node is MYSELF (processing 2), reads the “reset” command of the local information buffer, Execute (process 22) and end the process.

＜実施形態の効果＞
本実施形態の情報処理システム１００によれば、マスタノードがマルチノードシステム試験コマンドを共有メモリにコピーし、試験対象のスレーブノードでの実行を待つ。また、スレーブノードは、共有メモリにマルチノードシステム試験コマンドが設定されるのを待ち、マルチノードシステム試験コマンドが設定されると、ローカルメモリにコピーし、自ノードでの試験を実行する。したがって、情報処理システム１００によれば、情報処理システム１００内のノード数が増加した場合でも、オペレータが各試験対象のノードに逐一マルチノードシステム試験コマンドを設定しなくても、複数の試験対象のノードに対してマルチノードシステム試験を実行できる。 <Effect of embodiment>
According to the information processing system 100 of this embodiment, the master node copies the multi-node system test command to the shared memory and waits for execution on the slave node to be tested. The slave node waits for the multi-node system test command to be set in the shared memory. When the multi-node system test command is set, the slave node copies it to the local memory and executes the test in its own node. Therefore, according to the information processing system 100, even when the number of nodes in the information processing system 100 increases, even if the operator does not set the multi-node system test command for each test target node one by one, A multi-node system test can be performed on a node.

また、本実施形態の情報処理システム１００は、共有メモリ上にコマンド実行有効フラグ域を有し、情報処理システム１００に含まれるノードごとに、マルチノードシステム試験コマンドを含むコマンドの実行先を指定できる。   In addition, the information processing system 100 according to the present embodiment has a command execution valid flag area on the shared memory, and can specify an execution destination of a command including a multi-node system test command for each node included in the information processing system 100. .

また、本実施形態の情報処理システム１００は、マルチノードシステム試験コマンドの実行先ノードを指定する制御対象ノードフラグ域と、マルチノードシステム試験コマンドの実行先ノードから特定のノードに絞り込むためのOTHER対象ノードフラグ域を有してい
る。そして、コマンド属性がOTHERの場合、マスタノードが制御対象ノードフラグ域とOTHER対象ノードフラグ域との論理演算（ＡＮＤ）によってコマンド実行有効フラグ域の値を決定する。したがって、本情報処理システムでは、マルチノードシステム試験コマンドの実行先ノードの指定を保存した上で、マルチノードシステム試験コマンドの実行先ノードから特定のノードにコマンドの実行先を絞り込むことができる。 In addition, the information processing system 100 according to the present embodiment includes a control target node flag area that specifies an execution destination node of the multi-node system test command, and an OTHER target for narrowing down the multi-node system test command execution target node to a specific node. It has a node flag area. When the command attribute is OTHER, the master node determines the value of the command execution valid flag area by a logical operation (AND) of the control target node flag area and the OTHER target node flag area. Therefore, in this information processing system, it is possible to narrow down the command execution destination from the execution node of the multi-node system test command to a specific node while saving the designation of the execution node of the multi-node system test command.

＜記録媒体＞
コンピュータその他の機械、装置（以下、コンピュータ等）に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。 <Recording medium>
A program for causing a computer or other machine or device (hereinafter, a computer or the like) to realize any of the above functions can be recorded on a recording medium that can be read by the computer or the like. The function can be provided by causing a computer or the like to read and execute the program of the recording medium.

ここで、コンピュータ等が読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取ることができる記録媒体をいう。このような記録媒体のうちコンピュータ等から取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ／Ｗ、ＤＶＤ、ブルーレイディスク、ＤＡＴ、８ｍｍテープ、フラッシュメモリなどのメモリカード等がある。また、コンピュータ等に固定された記録媒体としてハードディスク、ＲＯＭ（リードオンリーメモリ）等がある。さらに、ＳＳＤ（Solid State Drive）は、コンピュータ等から取り外し可能な記録媒体としても、コンピュータ等に固定された記録媒体としても利用可能である。   Here, a computer-readable recording medium is a recording medium that stores information such as data and programs by electrical, magnetic, optical, mechanical, or chemical action and can be read from a computer or the like. Say. Examples of such a recording medium that can be removed from a computer or the like include a flexible disk, a magneto-optical disk, a CD-ROM, a CD-R / W, a DVD, a Blu-ray disk, a DAT, an 8 mm tape, a flash memory, and the like. There are cards. In addition, as a recording medium fixed to a computer or the like, there are a hard disk, a ROM (read only memory) and the like. Further, an SSD (Solid State Drive) can be used as a recording medium removable from a computer or the like, or as a recording medium fixed to the computer or the like.

＜その他＞
本実施形態は、以下の態様を含む。下記態様に含まれる構成は、他の態様に含まれる構成と組み合わせるようにしてもよい。
（付記１）
複数のノード装置と
前記複数のノード装置がアクセス可能な共有メモリと、を備え
前記複数のノード装置のそれぞれは、
プロセッサと、
前記プロセッサがアクセスするローカルメモリと、を有し、
前記複数のノード装置の１つはマスタノードとして動作し、前記マスタノード以外のノード装置は、スレーブノードとして動作し、
前記マスタノードのプロセッサは、前記共有メモリに前記スレーブノードに対して実行させる試験指令を設定するとともに、前記共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視し、
前記スレーブノードのそれぞれのプロセッサは、前記共有メモリに試験指令が設定されたか否かを監視し、前記設定された試験指令を実行し、前記実行した試験指令の実行結果を前記共有メモリに格納し、
前記マスタノードのプロセッサは、前記共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得する情報処理システム。
（付記２）
前記共有メモリは、前記試験指令を含む指令の実行先を指定する第１の指令実行先情報部を有する付記１に記載の情報処理システム。
（付記３）
前記共有メモリは、さらに、前記指令の実行先ノードを指定する第２の指令実行先情報部と、前記指令の実行先ノードをさらに絞り込むための特定ノード指定情報部とを有し、
前記マスタノードのローカルメモリは、前記指令の実行先に応じて前記指令を分類するための属性情報を記憶し、
前記マスタノードのプロセッサは、前記指令の属性情報が所定条件に該当する場合に、前記第２の指令実行先情報部で指定される実行先ノードから、前記特定ノード指定情報部を基に前記指令を実行するスレーブノードを選択して前記指令を実行させる付記２に記載の情報処理システム。
（付記４）
複数のノード装置を含む情報処理システムの試験方法であって、前記複数のノード装置のそれぞれは、プロセッサと、前記プロセッサがアクセスするローカルメモリと、を有し、前記複数のノード装置の１つはマスタノードとして動作し、前記マスタノード以外のノード装置は、スレーブノードとして動作しており、
前記マスタノードのプロセッサは、前記複数のノード装置がアクセス可能な共有メモリに前記スレーブノードに対して実行させる試験指令を設定するとともに、前記共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視し、
前記スレーブノードのそれぞれのプロセッサは、前記共有メモリに試験指令が設定されたか否かを監視し、前記設定された試験指令を実行し、前記実行した試験指令の実行結果を前記共有メモリに格納し、
前記マスタノードのプロセッサは、前記共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得する、情報処理システムの試験方法。
（付記５）
前記マスタノードのプロセッサは、さらに、前記共有メモリに前記試験指令を含む指令の実行先を指定する第１の指令実行先情報を設定する付記４に記載の情報処理システムの試験方法。
（付記６）
前記マスタノードのプロセッサは、
前記マスタノードのローカルメモリから、前記指令の実行先に応じて前記指令を分類するための属性情報を読み出し、
前記指令の属性情報が所定条件に該当する場合に、前記共有メモリに記憶された前記指令の実行先ノードを指定する第２の指令実行先情報と前記指令の実行先ノードをさらに絞り込むための特定ノード指定情報とにより、前記第２の指令実行先情報で指定される実行先ノードから前記指令を実行するスレーブノードを選択して前記指令を実行させる付記５に記載の情報処理システムの試験方法。
（付記７）
複数のノード装置を含む情報処理システムの試験プログラムであって、前記複数のノード装置のそれぞれは、プロセッサと、前記プロセッサがアクセスするローカルメモリと、を有し、前記複数のノード装置の１つはマスタノードとして動作し、前記マスタノード以外のノード装置は、スレーブノードとして動作しており、前記情報処理システムの試験プログラムは、
前記マスタノードのプロセッサに、前記複数のノード装置がアクセス可能な共有メモリに前記スレーブノードに対して実行させる試験指令を設定させるとともに、前記共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視させる第１のプログラムと、
前記スレーブノードのそれぞれのプロセッサに、前記共有メモリに試験指令が設定されたか否かを監視させ、前記設定された試験指令を実行させ、前記実行した試験指令の実行結果を前記共有メモリに格納させる第２のプログラムと、を有し
前記第１のプログラムは、さらに、前記マスタノードのプロセッサに、前記共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得させる情報処理システムの試験プログラム。
（付記８）
前記第１のプログラムは、さらに、前記マスタノードのプロセッサに、前記共有メモリに前記試験指令を含む指令の実行先を指定する第１の指令実行先情報を設定させる付記７に記載の情報処理システムの試験プログラム。
（付記９）
前記第１のプログラムは、さらに、前記マスタノードのプロセッサに、
前記マスタノードのローカルメモリから、前記指令の実行先に応じて前記指令を分類するための属性情報を読み出させ、
前記指令の属性情報が所定条件に該当する場合に、前記共有メモリに記憶された前記指令の実行先ノードを指定する第２の指令実行先情報と前記指令の実行先ノードをさらに絞り込むための特定ノード指定情報とにより、前記第２の指令実行先情報で指定される実行先ノードから前記指令を実行するスレーブノードを選択させ、前記選択されたスレーブノードで前記指令を実行させる付記８に記載の情報処理システムの試験プログラム。 <Others>
This embodiment includes the following aspects. The configurations included in the following modes may be combined with the configurations included in other modes.
(Appendix 1)
A plurality of node devices, and a shared memory accessible by the plurality of node devices, each of the plurality of node devices,
A processor;
A local memory accessed by the processor;
One of the plurality of node devices operates as a master node, and node devices other than the master node operate as slave nodes,
The processor of the master node sets a test command to be executed for the slave node in the shared memory, and monitors a report of an execution result of the test command from the slave node to the shared memory,
Each processor of the slave node monitors whether or not a test command is set in the shared memory, executes the set test command, and stores the execution result of the executed test command in the shared memory. ,
The information processing system in which the processor of the master node acquires the execution result of the test command in the slave node to which the test command is set from the shared memory.
(Appendix 2)
The information processing system according to appendix 1, wherein the shared memory includes a first command execution destination information unit that specifies an execution destination of a command including the test command.
(Appendix 3)
The shared memory further includes a second command execution destination information unit that specifies an execution destination node of the command, and a specific node specification information unit for further narrowing down the execution destination nodes of the command,
The local memory of the master node stores attribute information for classifying the command according to the execution destination of the command,
When the attribute information of the command satisfies a predetermined condition, the processor of the master node sends the command based on the specific node designation information unit from the execution destination node designated by the second command execution destination information unit. The information processing system according to attachment 2, wherein a slave node that executes the command is selected and the command is executed.
(Appendix 4)
A test method for an information processing system including a plurality of node devices, wherein each of the plurality of node devices includes a processor and a local memory accessed by the processor, and one of the plurality of node devices is Operates as a master node, node devices other than the master node are operating as slave nodes,
The processor of the master node sets a test command to be executed by the slave node in a shared memory accessible by the plurality of node devices, and the execution result of the test command from the slave node to the shared memory Monitor reports of
Each processor of the slave node monitors whether or not a test command is set in the shared memory, executes the set test command, and stores the execution result of the executed test command in the shared memory. ,
The information processing system testing method, wherein the processor of the master node acquires the execution result of the test command in the slave node to which the test command is set from the shared memory.
(Appendix 5)
5. The information processing system testing method according to appendix 4, wherein the processor of the master node further sets first command execution destination information for designating an execution destination of a command including the test command in the shared memory.
(Appendix 6)
The processor of the master node is
Read attribute information for classifying the command according to the execution destination of the command from the local memory of the master node;
When the attribute information of the command satisfies a predetermined condition, the second command execution destination information specifying the execution destination node of the command stored in the shared memory and the specification for further narrowing down the execution destination node of the command The information processing system testing method according to appendix 5, wherein a slave node that executes the command is selected from the execution destination node specified by the second command execution destination information and the command is executed based on the node designation information.
(Appendix 7)
A test program for an information processing system including a plurality of node devices, wherein each of the plurality of node devices includes a processor and a local memory accessed by the processor, and one of the plurality of node devices is The node device other than the master node operates as a master node, and the node program other than the master node operates as a slave node.
The processor of the master node sets a test command to be executed for the slave node in a shared memory accessible by the plurality of node devices, and the execution result of the test command from the slave node to the shared memory A first program for monitoring reports of
Have each processor of the slave node monitor whether or not a test command is set in the shared memory, execute the set test command, and store the execution result of the executed test command in the shared memory And a second program, wherein the first program further causes the processor of the master node to acquire the execution result of the test command in the slave node to which the test command is set from the shared memory. System testing program.
(Appendix 8)
The information processing system according to appendix 7, wherein the first program further causes the processor of the master node to set first command execution destination information that specifies an execution destination of a command including the test command in the shared memory. Test program.
(Appendix 9)
The first program is further transmitted to a processor of the master node.
The attribute information for classifying the command according to the execution destination of the command is read from the local memory of the master node,
When the attribute information of the command satisfies a predetermined condition, the second command execution destination information specifying the execution destination node of the command stored in the shared memory and the specification for further narrowing down the execution destination node of the command The node designation information causes the slave node to execute the command to be selected from the execution destination node specified by the second command execution destination information, and causes the selected slave node to execute the command. Information processing system testing program.

１００ 情報処理システム
１０１ ＣＰＵ
１０２ メモリ
Ｎ０−ＮＮ ノード
ＸＢ 接続部 100 Information processing system 101 CPU
102 memory N0-NN node XB connection part

Claims (5)

複数のノード装置を含む情報処理システムの試験方法であって、前記複数のノード装置のそれぞれは、プロセッサと、前記プロセッサがアクセスするローカルメモリと、を有し、前記複数のノード装置の１つはマスタノードとして動作し、前記マスタノード以外のノード装置は、スレーブノードとして動作しており、
前記マスタノードのプロセッサは、前記複数のノード装置がアクセス可能な共有メモリに前記スレーブノードに対して実行させる試験指令を設定するとともに、前記共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視し、
前記スレーブノードのそれぞれのプロセッサは、前記共有メモリに試験指令が設定されたか否かを監視し、前記設定された試験指令を実行し、前記実行した試験指令の実行結果を前記共有メモリに格納し、
前記マスタノードのプロセッサは、前記共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得する、情報処理システムの試験方法。 A test method for an information processing system including a plurality of node devices, wherein each of the plurality of node devices includes a processor and a local memory accessed by the processor, and one of the plurality of node devices is Operates as a master node, node devices other than the master node are operating as slave nodes,
The processor of the master node sets a test command to be executed by the slave node in a shared memory accessible by the plurality of node devices, and the execution result of the test command from the slave node to the shared memory Monitor reports of
Each processor of the slave node monitors whether or not a test command is set in the shared memory, executes the set test command, and stores the execution result of the executed test command in the shared memory. ,
The information processing system testing method, wherein the processor of the master node acquires the execution result of the test command in the slave node to which the test command is set from the shared memory. 前記マスタノードのプロセッサは、さらに、前記共有メモリに前記試験指令を含む指令の実行先を指定する第１の指令実行先情報を設定する請求項１に記載の情報処理システムの試験方法。   The information processing system testing method according to claim 1, wherein the processor of the master node further sets first command execution destination information that specifies an execution destination of a command including the test command in the shared memory. 前記マスタノードのプロセッサは、
前記マスタノードのローカルメモリから、前記指令の実行先に応じて前記指令を分類するための属性情報を読み出し、
前記指令の属性情報が所定条件に該当する場合に、前記共有メモリに記憶された前記指令の実行先ノードを指定する第２の指令実行先情報と前記指令の実行先ノードをさらに絞り込むための特定ノード指定情報とにより、前記第２の指令実行先情報で指定される実行先ノードから、前記指令を実行するスレーブノードを選択して前記指令を実行させる請求項２に記載の情報処理システムの試験方法。 The processor of the master node is
Read attribute information for classifying the command according to the execution destination of the command from the local memory of the master node;
When the attribute information of the command satisfies a predetermined condition, the second command execution destination information specifying the execution destination node of the command stored in the shared memory and the specification for further narrowing down the execution destination node of the command 3. The information processing system test according to claim 2, wherein, based on node designation information, a slave node that executes the command is selected from an execution destination node that is designated by the second command execution destination information, and the command is executed. Method. 複数のノード装置と
前記複数のノード装置がアクセス可能な共有メモリと、を備え
前記複数のノード装置のそれぞれは、
プロセッサと、
前記プロセッサがアクセスするローカルメモリと、を有し、
前記複数のノード装置の１つはマスタノードとして動作し、前記マスタノード以外のノード装置は、スレーブノードとして動作し、
前記マスタノードのプロセッサは、前記共有メモリに前記スレーブノードに対して実行させる試験指令を設定するとともに、前記共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視し、
前記スレーブノードのそれぞれのプロセッサは、前記共有メモリに試験指令が設定されたか否かを監視し、前記設定された試験指令を実行し、前記実行した試験指令の実行結果を前記共有メモリに格納し、
前記マスタノードのプロセッサは、前記共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得する情報処理システム。 A plurality of node devices, and a shared memory accessible by the plurality of node devices, each of the plurality of node devices,
A processor;
A local memory accessed by the processor;
One of the plurality of node devices operates as a master node, and node devices other than the master node operate as slave nodes,
The processor of the master node sets a test command to be executed for the slave node in the shared memory, and monitors a report of an execution result of the test command from the slave node to the shared memory,
Each processor of the slave node monitors whether or not a test command is set in the shared memory, executes the set test command, and stores the execution result of the executed test command in the shared memory. ,
The information processing system in which the processor of the master node acquires the execution result of the test command in the slave node to which the test command is set from the shared memory. 複数のノード装置を含む情報処理システムの試験プログラムであって、前記複数のノード装置のそれぞれは、プロセッサと、前記プロセッサがアクセスするローカルメモリと、を有し、前記複数のノード装置の１つはマスタノードとして動作し、前記マスタノード以外のノード装置は、スレーブノードとして動作しており、前記情報処理システムの試験プログラムは、
前記マスタノードのプロセッサに、前記複数のノード装置がアクセス可能な共有メモリ
に前記スレーブノードに対して実行させる試験指令を設定させるとともに、前記共有メモリへの前記スレーブノードからの前記試験指令の実行結果の報告を監視させる第１のプログラムと、
前記スレーブノードのそれぞれのプロセッサに、前記共有メモリに試験指令が設定されたか否かを監視させ、前記設定された試験指令を実行させ、前記実行した試験指令の実行結果を前記共有メモリに格納させる第２のプログラムと、を有し
前記第１のプログラムは、さらに、前記マスタノードのプロセッサに、前記共有メモリから前記試験指令が設定されたスレーブノードでの試験指令の実行結果を取得させる情報処理システムの試験プログラム。 A test program for an information processing system including a plurality of node devices, wherein each of the plurality of node devices includes a processor and a local memory accessed by the processor, and one of the plurality of node devices is The node device other than the master node operates as a master node, and the node program other than the master node operates as a slave node.
The processor of the master node sets a test command to be executed for the slave node in a shared memory accessible by the plurality of node devices, and the execution result of the test command from the slave node to the shared memory A first program for monitoring reports of
Have each processor of the slave node monitor whether or not a test command is set in the shared memory, execute the set test command, and store the execution result of the executed test command in the shared memory And a second program, wherein the first program further causes the processor of the master node to acquire the execution result of the test command in the slave node to which the test command is set from the shared memory. System testing program.
JP2014134184A 2014-06-30 2014-06-30 Information processing system test method, information processing system, and test program Active JP6330519B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014134184A JP6330519B2 (en) 2014-06-30 2014-06-30 Information processing system test method, information processing system, and test program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014134184A JP6330519B2 (en) 2014-06-30 2014-06-30 Information processing system test method, information processing system, and test program

Publications (2)

Publication Number Publication Date
JP2016012278A true JP2016012278A (en) 2016-01-21
JP6330519B2 JP6330519B2 (en) 2018-05-30

Family

ID=55228948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014134184A Active JP6330519B2 (en) 2014-06-30 2014-06-30 Information processing system test method, information processing system, and test program

Country Status (1)

Country Link
JP (1) JP6330519B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111400192A (en) * 2020-04-02 2020-07-10 北京达佳互联信息技术有限公司 Service program performance testing method and device, electronic equipment and storage medium
CN111913884A (en) * 2020-07-30 2020-11-10 百度在线网络技术（北京）有限公司 Distributed test method, device, equipment, system and readable storage medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148461A (en) * 1990-10-12 1992-05-21 Hitachi Ltd System for multiprocessor system test
JPH05296801A (en) * 1992-04-20 1993-11-12 Anritsu Corp Measuring apparatus
JPH09160799A (en) * 1995-10-06 1997-06-20 Fujitsu Ltd Processing system with test mechanism
JP2011007721A (en) * 2009-06-29 2011-01-13 Yokogawa Electric Corp Device, method and program for testing semiconductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148461A (en) * 1990-10-12 1992-05-21 Hitachi Ltd System for multiprocessor system test
JPH05296801A (en) * 1992-04-20 1993-11-12 Anritsu Corp Measuring apparatus
JPH09160799A (en) * 1995-10-06 1997-06-20 Fujitsu Ltd Processing system with test mechanism
JP2011007721A (en) * 2009-06-29 2011-01-13 Yokogawa Electric Corp Device, method and program for testing semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111400192A (en) * 2020-04-02 2020-07-10 北京达佳互联信息技术有限公司 Service program performance testing method and device, electronic equipment and storage medium
CN111913884A (en) * 2020-07-30 2020-11-10 百度在线网络技术（北京）有限公司 Distributed test method, device, equipment, system and readable storage medium

Also Published As

Publication number Publication date
JP6330519B2 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
KR102428317B1 (en) A novel ssd architecture for fpga based acceleration
US9037898B2 (en) Communication channel failover in a high performance computing (HPC) network
US20190012110A1 (en) Information processing apparatus, and control method of information processing system
JP7233411B2 (en) Node fencing out in a distributed cluster system
US20200081902A1 (en) Synchronization cache seeding
JP5841255B2 (en) Computer system with processor local coherency for virtualized input / output
US8615586B2 (en) Discovery of logical images at storage area network endpoints
US20150220481A1 (en) Arithmetic processing apparatus, information processing apparatus, and control method of arithmetic processing apparatus
KR102403653B1 (en) A novel ssd architecture for fpga based acceleration
US10228869B1 (en) Controlling shared resources and context data
JP2015022553A (en) Computer control method and computer
US20230325333A1 (en) Routing network using global address map with adaptive main memory expansion for a plurality of home agents
US20090248847A1 (en) Storage system and volume managing method for storage system
US10198365B2 (en) Information processing system, method and medium
US20240053998A1 (en) Method and apparatus for processing inter-core communication, and computer system
JP6330519B2 (en) Information processing system test method, information processing system, and test program
JP2016167215A (en) Memory device
US10324646B2 (en) Node controller and method for responding to request based on node controller
WO2017056220A1 (en) Computer system, command transfer method, and transfer device
JP4576453B2 (en) Cache control circuit, information processing apparatus, and disconnection method
US9703599B2 (en) Assignment control method, system, and recording medium
JP2015219727A (en) Memory access tracing method
JP4594889B2 (en) Method for tracing program executed on a system including a plurality of processing devices, and system including a plurality of processing devices
US10909044B2 (en) Access control device, access control method, and recording medium containing access control program
US20220137964A1 (en) Methods and systems for optimizing file system usage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6330519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150