JP2015534332A - 低電力クロック源 - Google Patents

Abstract

超低電力クロック源は、比較器回路に接続された補償型発振器と非補償型発振器を備えている。一例では、補償型発振器は温度、電圧、年数、または他の環境パラメーターの１またはそれ以上における変化に関して、非補償型発振器より安定である。非補償型発振器は、非補償型発振器の動作特性を調整するように構成されているコンフィギュレーション入力を含む。一例では、非補償型発振器は、補償型発振器および非補償型発振器からの出力信号の比較についての比較器回路からの情報を用いて調整される。

Description

先の出願との優先権関係

この特許出願は、２０１２年９月７日に出願された米国特許出願第６１／６９８，５３４号、発明の名称「超低電力ＳｏＣ用オンチップクロック源」および２０１３年３月１２日に出願された米国特許出願第６１／７７７，６８８号、発明の名称「低電力クロック源」の優先権の利益を主張するものであり、それぞれの米国特許出願の内容を参照により組み入れるものである。

組み込みシステムは、監視、検知、制御又は防犯機能を含む様々なアプリケーションにおいて使用することができる。このような組み込みシステムは、サイズ、消費電力又は環境的な回復力についての比較的厳しい制約に応じて特定のアプリケーションに合わせて作られている。

組み込みシステムの１つの種類は１以上の生理的なパラメーターを検知又は監視等を行うため、または他のアプリケーションのためのセンサノードを含んでいる。無線通信能力を有したセンサノードは無線センサノード（ＷＳＮ）と称することができる。対象物の本体上に又は本体の近く又は本体内にあるセンサノードはボディエリアセンサノード（ＢＡＳＮ）又はボディセンサノード（ＢＳＮ）と称することができる。センサノードは、生理的な情報の連続的な監視又は記録を可能とし、自動的又は遠隔追跡調査を容易とし、又は悪化していく生理的な状態が存在すると１以上の警報を提供する等の大きな利益を介護提供者に提供することができる。センサノードを用いて得られた生理的な情報は、糖尿病、喘息、心臓疾患といった種々の病気を診断、予防及び処置の助け等に使用される他のシステムに転送することができる。他の装置のうち多くのノードは、厳格なエネルギー予算についてのシステムの長寿命をサポートするためのような超低電力（ＵＬＰ）消費要件を有したハードウェアを要求している。多くの装置は、正確なデータサンプリング、ＲＦ変調、およびとりわけ、他の無線機に対する再同期のコストを減少させるために正確に作動する安定したクロック源を必要とする。

正確なクロック源を提供するための一つのアプローチは水晶発振器（ＸＴＡＬ）を使用することを含む。ＸＴＡＬをベースとする発振器は、いくつかのオフチップ受動素子を付加することができ、ミリセコンドからセコンド範囲における起動時間を有することができ、利用可能なシステム電力の相当な部分を消費することができる。例えば、２００ｋＨｚのＸＴＡＬを有した環境発電ＢＳＮ ＳｏＣ（システムオンチップ）は、ＥＣＧを測定し、心拍数を抽出し、数秒ごとにＲＦパケットを送信している間、１９μＷを消費する。この例では、総電力消費量の２μＷ以上が２００ｋＨｚのＸＴＡＬによって消費される。他のアプローチは、ＣＭＯＳリラクゼーション発振器を含む。ＲＣリラクゼーション発振器において抵抗器を実現するためにポリレジスタおよび拡散抵抗器を用いて、ＣＭＯＳデバイスにおける高温安定性が得られる。抵抗器は相補的な温度依存性を有し、これら抵抗器は温度変化の影響を無効にし、約６０ｐｐｍ／℃の温度安定性を達成する。他の例は、ゲート漏れ電流を用いたオンチップ発振器を含んでいる。ゲート漏れ電流は最小の温度依存性を有することができ、これゆえこれら発振器を比較的安定にすることができる。しかしながら、漏れベースとする発振器は、ゲート漏れ電流の低い程度ゆえに極めて低い周波数（例えば、約０．１−１０Ｈｚ）においてのみ動作することができる。

本発明者らは、とりわけ、解決すべき問題点は電力消費量を減少させながら信頼性があって正確なクロック源を提供することを含むことができると認識した。一例では、本主題は、異なった安定性と電力消費特性を有した多数の発振器回路を用いる超低電力クロック源を提供することなどによって、この問題に対する解決策を提供することができる。

種々の例によれば、類似した環境変化に応答して異なった動作安定性を有するなどのように、異なった安定特性を有した第１および第２発振器が設けられる。一例では、超低電力動作要件を有した第１発振器が設けられる。１以上の環境パラメーターにおける変化を補償するように構成されている発振器等の第２発振器が設けられている。第２発振器は１以上の補償機構を含むことができるので、第２発振器は、１以上の環境パラメーターに対して第１発振器よりも比較的より安定であるが、第２発振器は高められた電力要件を有する可能性がある。一例では、第１発振器（例えば、非補償型の発振器）は、第２発振器（例えば、補償型の発振器）によって提供される信号によって間欠的にロックされ（例えば、同期され）または修正されうる。修正している間、システムの電力消費量を減らすために第２発振器は動作を停止するかまたは電源を切ることができる。一例では、第２発振器は、ＸＴＡＬ、ＲＦ信号、または他のソースを含むオフチップクロック源によって提供されうるように、基準のクロック源からの情報を用いて間欠的に調整されうる。

一例では、１μＷで動作可能でかつ約５ｐｐｍ／℃の温度安定性を有した温度補償型のオンチップデジタル制御型の発振器（ＯＳＣＣＭＰ）を用いて、かつ１００ｎＷで動作可能でかつ約１．６７％／℃の温度安定性を有した非補償型の発振器（ＯＳＣＵＣＭＰ）を用いて、ＵＬＰクロック源が提供される。比較器回路はＯＳＣＣＭＰとＯＳＣＵＣＭＰからの出力信号を比較するために用いられる。ＯＳＣＣＭＰからの出力信号から特定量以上だけＯＳＣＵＣＭＰからの出力信号がドリフトするとき、すなわち特定期間より長い期間ＯＳＣＵＣＭＰが動作するとき、または特定量以上だけ環境パラメーターが変化するとき、比較器回路は、ＯＳＣＵＣＭＰの動作特性（例えば、動作周波数）を更新するため信号をＯＳＣＵＣＭＰに提供することができ、かつその出力信号を調整することができる。

この概要は、本特許出願の主題の要約を提供することを意図している。本発明の排他的又は完全な説明を提供することを意図してはいない。詳細な説明は、本特許出願についての更なる情報を提供するために含まれている。

図１は、センサノードの一部の一例を概略的に示す。

図２は、低安定性発振器を高安定性発振器と間欠的に同期させることを含むスキームの一例を概略的に示す。

図３は、クロック源トポロジーの一例を概略的に示す。

図４は、補償型の発振器回路トポロジーの一例を概略的に示す。

図５は、ＰＴＡＴ回路源の一例を概略的に示す。

図６は、補償型発振器回路用の２次補償回路の一例を概略的に示す。

図７は、バイナリ重みの電流源の一例を概略的に示す。

図８は、補償型発振器回路トポロジーの一例を概略的に示す。

図９は、非補償型発振器回路トポロジーの一例を概略的に示す。

図１０は、発振器回路と、フィードバックループを備えた比較器回路とを含むトポロジーの一例を概略的に示す。

図１１は、周波数タイミングダイアグラムの一例を概略的に示す。

図１２は、同期過渡電流の一例を概略的に示す。

図１３は、発振器回路出力信号を更新することを含むことができる方法の一例を概略的に示す。

必ずしも一定の基準で描かれていない図面中、同様の符号は異なった図において類似の構成要素を説明している。異なった文字の接尾辞をもった同様の符号は類似の構成要素の異なった例を示すことがある。図面は、概して、例を示しているが制限するものではなく、本明細書において説明される種々の実施形態を図示している。

図１は、集積回路において含まれうるようなセンサノードまたはセンサノードの一部の一例１００のブロック図を概略的に示す。センサノードは電源１０２を含むことができるか、または電源１０２に接続されうる。電源は１以上の再充電可能な電池、一次電池または環境発電回路を含むことができる。

センサノードは、マイクロコントローラまたはマイクロプロセッサ回路などのプロセッサ回路１０８、または第１発振器回路１１１および第２発振器回路１１２などの機能特定プロセッサ回路の１またはそれ以上を含むことができる。
第１発振器回路１１１および第２発振器回路１１２は、異なる安定特性および異なる消費電力特性を有することができる。センサノードは無線受信機回路１２４などの１以上の無線通信回路を含むことができる。デジタルプロセッサ回路１０８および第１無線受信機回路は、バス１３８を用いるなどして、メモリ回路１０６に接続可能である。

一例では、センサノードの１以上の部分は、クロック信号などの発振信号を転送または使用するように構成され、１以上の機能（例えば、サンプリング、ＲＦ変調、同期など）を実行するように構成されている。第１および第２発振器回路１１１，１１２は比較器回路１１５を用いて結合され、比較器回路１１５は第１および第２発振器回路１１１，１１２からの出力信号間の相対的な差を特定するように構成されうる。一例では、比較器回路１１５はコンフィギュレーション信号を第１および第２発振器回路１１１，１１２の一方または両方に提供するように構成され、またコンフィギュレーション信号を他の発振器回路に提供するように構成されている。コンフィギュレーション信号はデジタル発振器回路の出力信号を調整するためデジタル発振器回路によって用いられる１以上のデータビットを含むことができる。コンフィギュレーション信号に応答して、第１または第２発振器回路１１１，１１２の１以上は、発振周波数を変更することなどによって、各発振器出力信号を調整することができる。

比較器回路１１５、および第１および第２発振器回路１１１，１１２は、センサノードの構成部品として、ここで一般的に説明される。しかしながら、比較器回路１１５、および第１および第２発振器回路１１１，１１２は、センサノード以外のアプリケーションのためなどのように独立したクロック源（例えば、回路は集積回路またはモジュールの一部として互いに設けられている）として任意に設けられる。一例では、独立型のクロック源は、比較器回路１１５、第１および第２発振器回路１１１，１１２、およびプロセッサ回路１０８を含む。いくつかの例では、独立型のクロック源は、プロセッサ回路１０８の代わりに、またはプロセッサ回路１０８に加えて、有限状態機械などの独立した制御回路を含む。独立の制御回路は、第１および第２発振器回路１１１，１１２の同期を開始または調整するためなどのように比較器回路１１５を管理するように構成されうる。

図１の例において、センサノードは、電源１０２の状態を監視することによって得られる情報を用いるなどして、センサノードのエネルギー消費レベルを調整するように構成されうる電力管理プロセッサ回路１０３を含んでいる。例えば、電源１０２がバッテリーまたはキャパシターを含む場合、電源の監視状態はバッテリー又はキャパシターの１以上の電圧、または充電状態を含むことができる。他の基準は、環境発電回路によって提供される出力電圧や電流などの電源１０２の状態を表す情報を提供するために使用されうる。１例では、電力管理プロセッサ回路１０３は、１以上の第１および第２発振器回路１１１，１１２の動作に対応するデューティーサイクルを調整することによってノードのエネルギー消費量に影響を与えている。

電力管理プロセッサ回路１０３は、電源１０２の状態についての情報を用いるなどして、プロセッサ回路１０８、第１および第２発振器回路１１１，１１２、無線受信機回路１２４、またはメモリ回路１０６の動作モードを選択または制御するなど、センサノードの１以上の他の部分の動作モードを確立することができる。例えば、プロセッサ回路１０８は、センサノードの選択されたエネルギー消費レベルに基づくなどして、電力管理プロセッサ回路１０３によって選択されたエネルギー消費モードにおいて中断され及び／又は作動しないようにされうる。そのようなエネルギー消費レベルは、利用可能なエネルギー量または電源１０２の状態についての情報に基づいてまたは情報を用いるなどして、利用可能なエネルギー消費レベルまたはスキームのグループの中から選択されうる。そのようなスキームは、各々選択されたエネルギー消費レベルに対応するセンサノードの各機能ブロックのための各モードを表示する検索テーブルまたは他の情報を含むことができる。そのようなレベルまたはスキームは、第１無線受信機回路１２４を用いることによって受信される情報を用いたオンザフライなどのように再構成することができる。

一例では、待機、スリープ、または低エネルギー消費状態に相当するエネルギー消費レベルにおけるセンサノードによって、第1無線受信機回路１２４は、プロセッサ回路１０８の使用を必要とすることなく無線で情報を受信するように構成されうる。例えば、センサノードの他の部分を中断するかまたは作動しないようにしながら、センサノードは、情報を無線受信すること（例えば、第１無線受信機回路１２４に放射的に接続）および無線受信した情報をメモリ回路１０６の一部に（例えば、ダイレクトメモリアクセス（ＤＭＡ）方式を用いて）転送することができるように構成されうる。メモリ回路１０６は、閾値下動作モードのために構成されるように、スタティックランダムアクセスメモリ（ＳＲＡＭ）または他のメモリ技術などの揮発性メモリ回路を含むことができる。

一例では、メモリ回路１０６は、プロセッサ回路１０８によって実行されるときにプロセッサ回路１０８またはシステム１００が以下で説明され、また他の図面との関係で説明される例に含まれる１以上の技術を実行するようにさせる指令からなるようなプロセッサ読み取り可能な媒体を含む。例えば、指令は、プロセッサ回路１０８が、デューティーサイクルを調整するため１以上の第１および第２発振器回路１１１，１１２および比較器回路１１５を動作させることができ、または１以上の第１および第２発振器回路１１１，１１２が基準発振信号と同期、再同期、またはロックするようにさせることができる。

図示例では、システム１００の構成部品は、タイミング源を提供するため、１３０ｎｍ相補的金属酸化物半導体（ＣＭＯＳ）（例えば、約０．５ミリメーター（ｍｍ）×約０．５ｍｍの寸法を含む）において実行されうる。「金属酸化物半導体」の用語は、ここにおける主題を金属電極に限定する意図ではない。例えば、ＣＭＯＳ集積回路に含まれる電界効果トランジスタ（ＦＥＴ）は、多結晶シリコン導電体または１以上の他の材料を含むような導電性のゲート電極を含むことができる。この図示例では、補償型おび非補償型発振器回路は、１００キロヘルツ（ｋＨｚ）および１．１ボルト（ＶＤＤ）の正電源電圧による測定によって各々示されるような１μＷと１００ｎＷを消費する。一例では、２３個のチューニングビットが、約１５ｋＨｚから約３５０ｋＨｚまでの全測定ロッキング（例えば、チューニング）範囲を提供するために使用されうる。例えば、この範囲では、十分なチューニング分解能は、インプットクロックへのジッターの正確性の範囲内で非補償型発振器回路を補償型発振器回路と同期させるために設けられる。

図２を見ると、例２００は、安定した発振信号またはクロック信号を提供するためなどのように、（例えば、第１および第２発振器回路１１１および１１２から）第２発振器信号を調整するために第１発振器信号を使用するスキームを示している。例２００は、縦軸に沿った発振期間（Ｏｓｃ Ｐｅｒｉｏｄ）における変化と、水平軸上の時間とを示す。例２００において、基準線２１０は、経時的にその期間が不変であると考えることができる理想的な、すなわち基準の発振器、ＯＳＣＩＤＥＡＬの挙動に対応する。すなわち、理想的な発振器の発振の期間は、例２００における他の発振器と比較して、環境パラメーター、発振器の年数、および他の変化要素における変化に応答して経時的に変化することがないか、または殆ど変化しない。例２００は、さらに、基準線２１０と同一軸線上で、補償型発振器の経時的な挙動に相当する補償型ライン２１１を示し、且つ、経時的な非補償型発振器の挙動に相当する非補償型ライン２１２を示す。図示するように、補償型ライン２１１は非補償型ライン２１２よりも基準線２１０により近接して追従する。すなわち、補償型発振器回路は、同一時間で非補償型発振器回路によって提供されるものよりも経時的に、基準すなわち理想の発振期間により近接して追従する期間を、発振器出力信号に提供することができる。一例では、第１発振器回路１１１は補償型発振器回路ＯＳＣＣＭＰおよび補償型ライン２１１に対応し、第２発振器回路１１２は非補償型発振器回路ＯＳＣＵＣＭＰおよび非補償型ライン２１２に対応する。

符号２２０で、例２００は、図１の例１００に相当するようなセンサ回路用の出力信号を示す。一例では、センサは第１（非補償型）および第２（補償型）発振器回路１１１，１１２を含み、第１発振器回路１１１からの情報は、第２発振器回路１１２の発振期間を更新するために、間欠的（定期的または周期的）に使用されうる。“間欠的”という用語が使用されているが、ここで説明する例は、製造または組み立て、テストの間、または、当該分野において第１または第２発振器回路１１１，１１２を含むシステムの配置以前などのように、単一のステップの測定または補償動作において使用されうる。

一例において、出力信号２２０は第２発振器回路１１２の出力であり、出力信号２２０は、生理的なデータサンプリングまたは他の仕事のためなどのようにセンサの１以上の機能的要素によって使用されるクロック信号を含む。いくつかの例では、１以上の補償の特徴を含む第１発振器回路１１１のような、より頑丈な発振器をサポートする資源（例えば電力）を保全するため、第２発振器回路１１２をより頻繁に動かすことが有益であり得る。

ＯＳＣＵＣＭＰ、ＯＳＣＣＭＰおよびＯＳＣＩＤＥＡＬ用の発振期間は、初期時間ｔ０で概略同一でありうる。時間が進行するにつれて、何の操作もない場合には、ＯＳＣＵＣＭＰの発振期間は比較的短い期間の間に著しく変化（例えば、増加）することができる。ＯＳＣＣＭＰの発振期間も変化することができるが、その変化は同一の期間ではより緩やかである。例えば、所定の割合で回路温度が変化するにつれて、補償型および非補償型発振器の両方は、理想的な基準に対して時間誤差を集積し、ＯＳＣＵＣＭＰはその低い安定性ゆえに、より速く誤差を集積する。非補償型発振器回路ＯＳＣＵＣＭＰに対応する出力信号２２０は、補償型発振器回路ＯＳＣＣＭＰによって提供される情報を用いるなどして、間欠的に更新または修正されうる。例えば、時間ｔ１，ｔ２，ｔ３など毎に、発振出力信号２２０は補償型発振器回路ＯＳＣＣＭＰの発振期間と同期する。補償型発振器回路ＯＳＣＣＭＰからの情報を用いて非補償型発振器回路ＯＳＣＵＣＭＰを間欠的に更新することによって、非補償型発振器回路ＯＳＣＵＣＭＰの効果的な安定性は、補償型発振器回路ＯＳＣＣＭＰのバウンデッドエラー（bounded error）内に留まる。このように、更新のデューティーサイクルを調整することによって誤差は任意的に（ＯＳＣＣＭＰに対して）小さくすることができる。

図２の例において、１以上のＯＳＣＵＣＭＰおよびＯＳＣＣＭＰは、出力信号２２０のドリフトを修正するためなどに、時間ｔ７で理想的な発振器の期間と同期する。例えば、基準の発振期間についての情報は、第１無線機回路１２４を用いるなどして受信されうる。受信した基準情報は、第１または第２発振器回路１１１，１１２の発振期間の１またはそれ以上を更新するために使用されうる。第２発振器回路１１２に対応する出力信号２２０は、基準周波数と再同調されうる。

非補償型発振器回路ＯＳＣＵＣＭＰの更新の間に、システムの電力消費量を減らすために、補償型発振器回路ＯＳＣＣＭＰは停止されうるか、または作動しないようにされうる。例えば、システムの電力消費量は、特定の期間の間、非補償型発振器回路ＯＳＣＵＣＭＰのみを用いることによって減少させることができる。補償型発振器回路ＯＳＣＣＭＰの１またはそれ以上の部分は、オフとされうるか、または電源１０２が補償型発振器回路ＯＳＣＣＭＰから切り離されうる。これに対して、非補償型発振器回路ＯＳＣＵＣＭＰは、常にオン状態でありうるか、または発振出力信号２２０を供給するなどのために、システムに含まれる他の発振器回路に比較してより長い時間に亘って動作されるように、デューティーサイクル化されうる。補償型発振器回路ＯＳＣＣＭＰの相対的な電力必要量は、非補償型発振器回路ＯＳＣＵＣＭＰの電力必要量を大きく上回り、これゆえ、補償型発振器回路ＯＳＣＣＭＰの全て又は一部を動作しないようにすることで全体のシステムの電力必要量を大いに減らすことができ、バッテリーの寿命を長くすることができる。

図３は、例１００の一部に相当する概略図３００を概略的に示す。概略図３００は、第１および第２発振器回路１１１，１１２、比較器回路１１５、第１および第２マルチプレクサー３２１，３２２、および第１および第２レジスタ３３１，３３２を示す。第１マルチプレクサー３２１は、基準発振信号を提供するように構成されている基準出力ＯＳＣＲＥＦに接続されている。

図３の例では、比較器回路１１５は、第１および第２マルチプレクサー３２１，３２２にそれぞれ接続された入力ＡおよびＢを含んでいる。比較器回路１１５は、付加的な入力を任意的に含むが、図３の例では２個の入力のみ示される。マルチプレクサー３２１，３２２は、比較器回路１１５によって処理される信号を制御するように構成されうる。例えば、第１マルチプレクサー３２１は、基準出力、非補償型発振器出力、または比較器回路１１５の入力Ａへの補償型発振器出力の１またはそれ以上を提供するように構成されうる。同様に、マルチプレクサー３２２は、非補償型発振器出力、または比較器回路１１５の入力Ｂへの補償型発振器出力の１またはそれ以上を提供するように構成されうる。一例では、付加的または代替的基準または発振器回路信号は、第１または第２マルチプレクサー３２１，３２２に接続されうる。

一例では、基準出力によって提供される基準信号は、第１マルチプレクサー３２１によって比較器回路１１５の入力Ａに提供され、第１発振器回路１１１によって発生する発振信号は第２マルチプレクサー３２２によって比較器回路１１５の入力Ｂに提供される。この例では、比較器回路１１５は、基準信号と発振信号との間の相対的な周波数差を特定することができ、第１レジスタ３３１における１以上のコンフィギュレーションビットを調整することができる。第１発振器回路１１１の動作特性は、第１レジスタ３３１におけるビットの変化に応答するなどして、調整されうる。例えば、発振周波数は、さらに後述するように、第１レジスタ３３１におけるビットの変化に応答して増加するか、または減少する。

一例では、補償型発振器回路１１１によって発生するような補償型発振器信号は、第１マルチプレクサー３２１によって比較器回路１１５の入力Ａに提供され、非補償型発振器回路１１２によって発生するような非補償型発振器信号は、第２マルチプレクサー３２２によって比較器回路１１５の入力Ｂに提供される。この例では、比較器回路は、非補償型発振信号と補償型発振信号との間の相対的な周波数差を特定することができ、第２レジスタ３３２において１以上のコンフィギュレーションビットを調整することができる。第２レジスタ３３２におけるビットの変化に応答して、第２発振器回路１１２の動作特性が調整される。例えば、発振周波数は、後述するように、第２レジスタ３３２において、ビット変化に応答して増加するかまたは減少する。

図４乃至図９は、第１発振器回路１１１および第２発振器回路１１２に対応するトポロジーの例を示す。一例では、第１発振器回路１１１は、時間の経過に伴う発振期間の安定性を確保するための１以上の補償機構を備え、環境パラメーターの変化に応答するような補償型発振器回路である。

図４は、電流制御リング発振器を含むことができる補償型発振器回路トポロジー４００の一例を概略的に示す。トポロジー４００は、温度変化に対する安定性のために構成することができ、その構成部品におけるプロセス変化の補償のためなどのようにデジタルコンフィギュレーションビットを使用することができる。トポロジー４００の発振周波数は、第１増幅器４１０Ａを備えた第１ブロック４０１、第２増幅器４１０Ｂを備えた第２ブロック４０２等を含むリングにおける各ブロックに印加されるソース電流Ｉ０によって一次的に決定されうる。周波数は、各ブロックにおける増幅出力に接続されたキャパシタンス、例えばトポロジー４００におけるキャパシターＣＬ１，ＣＬ２，．．．ＣＬｎによって少なくとも部分的に決定されうる。一例では、キャパシタンスは、温度変化に対する最小の変化によって特徴づけられるＭＩＭ（金属−絶縁物−金属）のキャパシターによって提供される。用語「金属−絶縁物−金属」は、ＣＭＯＳの一部としてキャパシター構造と称することができる。上述したように、構造は文字通り金属材料を含む必要はないが、ＣＭＯＳ集積回路の半導体領域の作業面の上または上方に位置するような導電体−絶縁体−導電体構造を含むことができる。

一例では、ソース電流Ｉ０は、ＰＴＡＴ（絶対温度に比例）電流源とＣＴＡＴ（絶対温度に対して相補的）電流源の組み合わせによって提供される一定電流である。図５は、ＰＴＡＴ電流源５００を概略的に示す。ＰＴＡＴ電流源からの電流は温度に対してほぼ直線的に増加する。これに対してＣＴＡＴ電流源からの電流は温度に対してほぼ直線的に減少する。したがって、ＰＴＡＴ源とＣＴＡＴ源からの電流の加算によって実質的に温度に依存しない電流を生ずる。例えば、一定の電流Ｉ０を設定するために、弱い反転モード（例えば、図５のＰＴＡＴ構造）におけるＭＯＳＦＥＴ５０１からの電流および強い反転モード（ＣＴＡＴ）におけるＭＯＳからの電流が組み合わされうる。いくつかの例において、ＰＴＡＴとＣＴＡＴの組み合わせによって提供される電流Ｉ０は、１００℃範囲（１００ｐｐｍ／℃）に亘って約１％だけ変化する。

一例では、トポロジー４００における１以上のブロックは、ＰＴＡＴとＣＴＡＴ電流源の組み合わせを用いて、トポロジー供給に対して、相補的であるように回路の温度変化応答性を向上させるための２次補償機構を含む。図６は、２次補償機構を備えた第１ブロック４０１の一例を概略的に示す。２次補償機構はオフ低閾値（ＬＶＴ）ＭＯＳ６０１、スイッチ６０２、およびインバータ６０３を含む。２次補償機構は電荷をＣＬ１に加える漏れプルアップ経路を形成し、それによって第１ブロック４０１の遅延特性を増加させる。第１ブロック４０１の遅延特性を増加させることによって、トポロジー４００における発振リングの遅れが増加し、発振器の周波数が減少する。一例では、遅延は温度上昇によって増加する。

一例では、補償発振器回路１１１の更なるコントロールは、ＰＴＡＴとＣＴＡＴ電流源とキャパシタンス遅延素子の１またはそれ以上に影響を与えるなどのプロセス変化の影響を補償するための１以上のコンフィギュレーションビットを用いて提供される。再び図５を参照して、例えば、電流源におけるプロセス変化がＰＴＡＴ電流とＣＴＡＴ電流の組み合わせを相殺することができ、それゆえ一方が目標とする周波数範囲（例えば、センサーの動作周波数に対応）において、強い影響力を持ち、これゆえ温度変化に対する動作安定性を低下させる。そのようなプロセス変化の補償のために、可変抵抗５０２がＰＴＡＴ電流源５００におけるＭＯＳ装置５０１のソースに設けられる。ＰＴＡＴ電流源５００の抵抗５０２は、ＰＴＡＴ出力電流をＣＴＡＴ出力電流とバランスさせるように調整されうる。一例では、抵抗５０２は１以上のビットを用いてデジタル的に可変である。例えば、５ビットが使用されうる。

図７を参照すると、マルチビット（例えば、８ビット）のバイナリ重みオフトランジスタは、プロセスドリフトを補償する漏れ電流を調整する２次補償機構（例えば、図６参照）において使用されうる。すなわち、一定の電流源（例えば、ＰＴＡＴとＣＴＡＴ組み合わせソース）は、バイナリ重み電流ミラー７０１への入力として使用されうる。電流ミラー７０１は、装置プロセスにおいて、特定の周波数を横切る変化に合わせうるようにデジタル的に調整可能な電流を提供する。「温度計」でコード化された構造などの他の構造がバイナリ重みの代わりに使用されうる。

図８は、補償型のデジタル的に制御された発振器回路のトポロジー８００の一例を概略的に示す。一例では、トポロジー８００は、第１および第２遅延ライン８０１，８０２を含む。一例では、第１遅延ライン８０１は、１０ビットの粗い調整（例えば、１ナノセコンド（ｎｓ）解像度用）に相当し、第２遅延ライン８０２は５ビットの微調整（例えば、２０ｐｓ解像度用）に相当する。これゆえ、トポロジー８００は、上述した各種制御および補償機構を用いるなどして、特定の周波数で発振するマルチビットを用いて調整されうるデジタル的に制御される発振器（ＤＣＯ）を提供する。

図９は、非補償型発振器回路トポロジー９００の一例を概略的に示す。一例では、トポロジー９００は、図８の例において上述したように遅延ライン８０１，８０２に類似したようなデジタルのインバータをベースとする粗および微遅延ライン９０１，９０２を含んでいる。トポロジー９００は、図６の例において上述したように、キャパシタンス遅延素子への電流源として漏れ電流を使用することができる。一例では、トポロジー９００は、電流源として、バイナリ重み、オフＬＶＴトランジスタを含む。オフＬＶＴトランジスタは、オントランジスタの使用に比較して、１００ｋＨｚなどの、より低い領域のＤＣＯを提供することができる。一例では、非補償型発振器のトポロジー９００は、１００ｋＨｚで約８０ｎＷの電力を消費し、例えば、図４の補償型発振器回路のトポロジー４００に比較して、発振期間の安定性が比較的乏しい。

図１０乃至図１２は、例１００に相当し、かつ特に比較器回路１１５の動作に相当する各種例を概略的に示す。図１０は、比較器回路１１５を用いて、発振器回路を調整するためのトポロジー１０００を示す。

図１０の例において、比較器回路１１５は、補償型発振器回路発振周波数と、１つまたはそれ以上の基準信号周波数または非補償型発振器回路発振周波数との間において、周波数比較を行うように構成されているカウンタを含んでいる。一例では、周波数比較器は、特定の区間の間、発振信号（例えば、ＤＣＯによって提供される信号、または基準信号）の立ち上がりエッジをカウントすることによって周波数差の表示を提供するように構成されうる。例えば、基準信号は、ＸＴＡＬをベースとする発振器によって提供されるようなオフチップ基準信号、または他のソースの中で、補償型発振器回路によって提供される基準信号を含むことができる。一例では、基準信号が高いとき、カウンターは、発振器からの出力信号の立ち上がりエッジをカウントすることができ、発振器はカウントに基づいて調整されうる。特定の例では、基準信号が補償型発振器回路の出力信号であるとき、カウンターは、補償型発振器回路の出力が高いときのように、非補償型発振器回路からの出力信号の立ち上がりエッジをカウントすることができる。一例では、カウンターが１より多い立ち上がりエッジをカウントした場合には、その出力は高く設定され得、そうでなければその出力は低く設定されうる。このカウントのスキームは図１１に一般的に図示される。図１１は、基準クロック信号１１０１、ＤＣＯ出力信号１１０２、および比較器出力信号１１０３を示す。この例では、カウンター回路は、基準信号が高い間に、ＤＣＯ出力信号の２つの立ち上がりエッジをカウントする。したがって、比較器出力は、ＤＣＯ出力信号の第２の立ち上がりエッジが検出されるときに、高く設定される。

一例では、比較器回路１１５の出力は、デジタルレジスタ１０１０またはＳＡＲ（逐次近似レジスタ）にロジックを与えることができ、少なくとも１つの発振器回路１０１３はＳＡＲロジックの内容を用いて調整されうる。一例では、ＳＡＲロジックは、比較器回路１１５の出力に基づくなどして、ＤＣＯの電流および遅延を概算し、したがってＤＣＯ制御ビット（例えば、データレジスタに蓄積された）を設定する。

図１１を再び参照すると、比較器出力はデジタルレジスタ１０１０に接続され、デジタルレジスタ１０１０における情報（例えば、比較器回路１１５から受信した）は、発振器回路出力周波数を変更するためなどのように、電流源（例えば、可変抵抗５０２）または発振器回路における遅延の１またはそれ以上を更新するために使用される。少なくとも１つの発振器回路１０１３は、少なくとも１つの発振器回路１０１３を連続的に更新するためのフィードバックループを形成するために比較器回路１１５の入力１０１５にフィードバックされる出力１０１４を含むことができる。トポロジー１０００を用いるなどして、基準信号に応答する発振器出力周波数を変更する例が図１２に示される。

図１２は、上部チャート１２０１および１２０３において、基準クロック信号（ＲＥＦ＿ＣＬＫ）のグラフ表示を含む。チャート１２０１および１２０３は、水平軸に沿った異なるタイムスケールを用いた同一の基準クロック信号を示す。チャート１２０２は、第２発振器回路１１２（例えば、非補償型発振器回路に相当）からの出力信号などのように、ＤＣＯ（ＤＣＯ＿ＯＵＴ）からの初期出力信号を示す。チャート１２０２に示されるように、ＤＣＯ＿ＯＵＴは、ＲＥＦ＿ＣＬＫと一致しない。すなわちＲＥＦ＿ＣＬＫは、ＤＣＯ＿ＯＵＴの周波数の約２倍で発振する。ここで説明したシステムおよび方法を用いて、ＤＣＯ＿ＯＵＴは、２０ｐｓの誤差範囲（またはそれ以下、使用されるＤＣＯ回路制御ビットの数に依存）内のように、ＤＣＯ出力信号をＲＥＦ＿ＣＬＫに同期またはロックするように調整されうる。一例では、図１０の例において上述した周波数比較プロセスが、第２発振器回路１１２出力信号を基準信号に同期させるように第２発振器回路１１２の１以上の特性を調整するために使用されうる。例えば、ＤＣＯ信号の立ち上がりエッジは、デジタルレジスタ１０１０にデータを投入するために基準信号が高いときにカウントされ得、デジタルレジスタからの情報は第２発振器回路１１２の１以上の動作パラメーターを調整するために使用されうる。例えば、とりわけ、電流源、キャパシタンス、または遅延ラインは、第２発振器回路１１２の出力周波数の変化に影響を与えるために調整されうる。チャート１２０４は、例えば、図１０のトポロジー１０００を用いて周波数のマルチサイクルを基準と比較した後など、ＤＣＯがＲＥＦ＿ＣＬＫに相当するときのＤＣＯからの最終の出力信号を示す。

図１３は、基準発振器信号についての情報によって非補償型発振器回路を間欠的に更新することを含むことができる方法１３００の一例を概略的に示す。符号１３１０で、図１の第１発振器回路１１１等の第１発振器回路が作動されうる。第１発振器回路を作動させることは、リング発振器トポロジー（例えば、図４および図８参照）を用いるなどして、電力を第１発振器回路に供給すること及び発振信号を発生することを含むことができる。符号１３１２で、第１発振器回路を作動させる工程１３１０に応答して、第１発振器出力信号は、第１発振器回路の出力ターミナルに設けられうる。

符号１３２０で、第２発振器出力信号が提供されうる。一例では、第２発振器出力信号は、符号１３１０で動作される第１発振器回路に応答して提供されるか、または第２発振器出力信号は連続的に提供される。第２発振器出力信号についての情報は、１以上の下流側のモジュールまたはプロセスに提供されうる。例えば、符号１３２５で、１以上のクロック依存性のプロセスが実行され得、そのようなプロセスは第２発振器出力信号についての情報を用いるように構成される。一例では符号１３２５で、サンプリング機能は、第２発振器出力信号についての情報を用いて実行される。

符号１３３０で、第１および第２発振器出力信号は、比較器回路１１８等の比較器回路を用いて比較されうる。一例では、比較器回路１１８は、第１および第２出力信号の発振周波数を比較するように構成されている周波数比較器を含む。一例では、比較器回路１１８は、高から低、または低から高への信号の遷移などの第１および第２出力信号の１以上の遷移を特定するように構成されている信号エッジカウンタを含んでいる。一例では、比較器回路は、比較（例えば、周波数、カウント）についての情報をメモリ回路１０６（例えば、記憶レジスタまたはＳＡＲロジックを含む）または第２発振器回路（例えば、非補償型発振器回路）に提供する。

符号１３４０で、比較についての情報を比較器回路からまたはメモリ回路１０６から受信するかまたは読み出すことに応答して、第２発振器回路の１以上の特性が更新されるかまたは調整されうる。一例では、第２発振器回路の特性を更新することは、第２発振器回路が指定された周波数で発振することを検証することを含む。別実施例では、特性を更新することは、増幅器バイアス、抵抗、キャパシタンスの１以上を調整するなどのように、第２発振器回路に相当する回路パラメーターを変更することを含み、または第２発振器回路の動作に影響を与える１以上のコントロールビットを調整することを含む。

符号１３５０で、第１発振器回路は、第１発振器回路からの電力供給を切り離すことを含むように、任意的に動作不能とされる。例えば、第２発振器回路が第１発振器回路に対応する周波数で動作するように更新されるときなどのように、第２発振器回路が符号１３４０において更新された後には第１発振器回路からの出力信号は、不要とすることが可能である。一例では、第２発振器回路出力信号は１以上の下流側プロセス（例えば、符号１３２５）によって使用されるクロック信号を含み、第１発振器回路の主要機能は、温度に依存しない（または、他の変数に依存しない）基準を提供することを含む。したがって、基準が使用されないときには、第１発振器回路の電源を切ることができる。

一例では、第１発振器回路は任意的に再作動されうる。例えば、電力は、第２発振器回路（または他の発振器回路）の再同期のためまたは更新などのために、第１発振器回路に再供給されうる。符号１３７１において、環境パラメーターは監視されうる。環境パラメーターが予め定めた閾値量以上変化すると、第１発振器回路は、例えば、第２発振器出力信号をさらに更新するために符号１３１０において再動作されうる。一例では、第２発振器回路は、温度補償機構を使用しない発振器回路であり、周囲温度またはデバイス温度が閾値量以上（例えば、＋／−１０℃）変化するときに、再同期が示される。他の環境またはデバイス関連のパラメーター例えば、回路電圧も、再同期を引き起こすために監視され、かつ使用されうる。

符号１３７３において、タイマーは第２発振器回路に対する更新の間の期間を監視するために使用されうる。例えば、第２発振器回路は、規則的なまたは定期的なベースで再同期（例えば、第１発振器回路、基準信号、などと）のために構成されうる。一例では、第２発振器回路は、数あるインターバルの中でも、分毎に、時間毎に、または日毎に更新される。一例では、タイミングに基づく更新は、プロセッサ回路１０８によって調整可能であるように、デューティーサイクルに従うことができる。上述した環境パラメーター変化に応答して、所定の期間を越えた場合には、第１発振器回路は、符号１３１０で、第２発振器回路をさらに更新するために再作動されうる。一例では、異なった基準信号（例えば、異なった補償型発振器）が、更新を示すために使用されるパラメーターに依存して使用されうる。例えば、温度変化が検出されるとき、第２発振器回路は、第１補償型発振器回路からの信号を用いて再同期され得、期間が越えたときに第２発振器回路（任意的にかつ付加的に第１補償型発振器回路）は、異なった補償型発振器回路または他のオフチップ源からの基準信号を用いて再同期されうる。

一例では、補償型発振器回路は、１００ｋＨｚで発振する基準信号のような基準信号と同期されうる。そして、非補償型発振器回路は、トポロジー１０００（例えば、トポロジー１０００の一例以上を用いて）に対応するデバイスを用いるなどして、補償型発振器回路と同期されうる。いったん、非補償型発振器回路が所望の周波数で動作するように構成されると、補償型発振器回路は、動作が停止されるか電力供給が停止されるか、またはその消費電力を減らすために沈静化される。環境パラメーターにおける検出された変化に相当するような第１の期間の後、補償型発振器回路は、動作開始し、非補償型発振器回路が再び同期する発振信号を提供するために使用されうる。このスキームを用いて、超低電力（例えば、約１５０ｎＷ）で改良された安定性（例えば、約５ｐｐｍ／℃）を有する発振器回路が達成されうる。一例では、同期プロセスの間、補償型発振器回路は、非補償型発振器回路からクロックパルスの立ち上がりエッジにおいて初期化されうるか、またはオンされうる。

要約すると、本システム、装置、および方法は、水晶ベースの発振器より数倍小さい超低電力レベルで水晶ベースの発振器と類似した安定性を示す発振器回路構造および動作特性の各種例を提供する。また、ここで説明するシステムおよび装置は、任意的にオフチップの部品が無いＳｏＣとして提供されうる。これゆえ、本システムは、とりわけ無線センサおよびＢＳＮ用の低コストＵＬＰ解決策を提供することができる。いくつかの例においては、ここで説明される種々のトポロジーは、ＢＳＮアプリケーションにおけるシステムオンチップ（ＳｏＣ）構造を用いて提供されうる。

各種事項および例
この書面において説明されている各々限定されることのない例は、それ自身単独でも良く、１以上の他の例と各種変形した形、又は組み合わせの形で組み合わせることができる。

上記詳細な説明は、詳細な説明の一部を形成する添付の図面を参照することを含む。図面は、例として、本発明が実施される特定の実施形態を示している。これらの実施形態は、また、ここで「例」としても称される。このような例は、図示されている又は説明されている要素に加えて他の要素を含むことができる。しかしながら、本件の発明者達は、図示され又は説明されている要素のみが設けられている例も想定している。更に、本件の発明者達は、ここに図示され又は説明される特定の例（又は１以上の態様）、又は他の例（又は１以上の態様）に関して図示され又は説明されている（１以上の態様）要素の組み合わせ又は変形を用いた例も想定している。

この書面において、特許文献において通常であるように、他の例とは独立して又は「少なくとも１つ」又は「１以上」の用法とは独立して、１以上を含むために用語「ａ」あるいは「ａｎ」が使われる。この書面において、用語「ｏｒ」は、特に表示されていない場合には、「Ａ又はＢ」は「ＡでありＢでない」、「ＢでありＡでない」および「ＡおよびＢ」を含むように非排他的であることを指すために使用される。この書面において、用語「ｉｎｃｌｕｄｉｎｇ」および「ｉｎ ｗｈｉｃｈ」は、各用語「ｃｏｍｐｒｉｓｉｎｇ」および「ｗｈｅｒｅｉｎ」の平易な英語での等価物として使われている。また、次の特許請求の範囲において、用語「ｉｎｃｌｕｄｉｎｇ」および「ｃｏｍｐｒｉｓｉｎｇ」は制約が無いことを意味し、即ち、請求項の用語中に挙げられている要素に加えて他の要素を含んでいるシステム、装置、アーティクル、組成、公式、又はプロセスは、特許請求の範囲内にあるとみなされる。更に、特許請求の範囲において、用語「第１」、「第２」および「第３」等は、単にラベルとして使われ、対象物に数値的な条件を課す意図ではない。

ここで説明されている方法の例は、少なくとも部分的に機械で作られるか又はコンピュータで実施することができる。幾つかの例は、上記例において説明されたような方法を実施するための電子デバイスを構成するために動作可能な命令で符号化されたコンピュータ読み取り可能媒体又は機械読み取り可能媒体を含むことができる。そのような方法の実施は、マイクロコード、アセンブリ言語コード、高級言語コード等のようなコードを含むことができる。そのようなコードは、種々の方法を実施するためのコンピュータ読み取り可能な命令を含むことができる。コードはコンピュータプログラム製品の部分を形成することが可能である。また、例においては、コードは、実行中あるいはその他の時など、１以上の揮発性、持続性、あるいは不揮発性の有形なコンピュータ読み取り媒体に記憶することができる。これら有形のコンピュータ読み取り可能な媒体の例は、限定することなく、ハードディスク、着脱可能な磁気ディスク、着脱可能な光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカード又はスティック、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）等を含むことができる。

上述の説明は、例証を意図しており、限定的な説明ではない。例えば、上述の例（１以上の態様）は、互いに組み合わせて使用可能である。上述の説明を検討する際に当業者によってなど他の実施形態が使用され得る。要約書は、読み手に技術的な開示の性質を速やかに確認することを可能とするために３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に準拠して設けられている。要約は特許請求の範囲の権利範囲又は意味を解釈又は限定するために使われるべきではない。また、上述の詳細な説明において、種々の特徴は、開示を合理化するために互いに一緒にしてもよい。この事は、請求されていない開示の特徴がいずれかの請求項に本質的であるという意図として解釈されるべきものではない。むしろ、発明の主題は、特定の開示された実施形態の全ての特徴よりも少ない。これ故、次の特許請求の範囲は、例又は実施形態として詳細な説明に組み込まれ、各請求項は個別の実施形態としてそれ自身単独で成立し、そのような実施形態は種々の組み合わせ又は変形をした形で互いに組み合わせ可能である。本発明の範囲は、各請求項が持っている権利範囲の等価物の全範囲とともに添付の特許請求の範囲を参照して決定されるべきである。

Claims (54)

1. 第１発振器出力を含む第１発振器回路と、
   コンフィギュレーション入力および第２発振器出力を含む第２発振器回路と、
   第１および第２発振器出力に各々制御可能に接続可能である第１および第２比較器入力を含む比較器回路とを備え、
   第１発振器出力からの第１発振器出力信号は第２発振器出力からの第２発振器出力信号と比較して特定の出力期間からより少なく逸脱し、
   第２発振器回路は、第１発振器出力信号と第２発振器出力信号との比較について比較器回路から得られる情報に基づいて、コンフィギュレーション入力を用いて第２発振器出力信号を調整するように構成されていることを特徴とする装置。
2. 第１発振器回路は、比較器回路が第１発振器出力信号と第２発振器出力信号との間の比較を行っている比較動作の間、動作するように構成され、１またはそれ以上の他の期間の間、動作しないように構成されていることを特徴とする請求項１記載の装置。
3. 第１発振器回路または比較器回路の１またはそれ以上は、操作上、デューティーサイクル化されていることを特徴とする請求項２記載の装置。
4. サイクル繰り返しレートまたはデューティーサイクルのオン−デュレーションの１またはそれ以上は、装置の少なくとも一部の温度についての情報を用いて、少なくとも部分的に特定されることを特徴とする請求項３記載の装置。
5. 第１発振器回路または比較器回路の１またはそれ以上は、装置の少なくとも一部の温度についての情報に基づいて動作されるように構成されていることを特徴とする請求項２または３のいずれか１項に記載の装置。
6. 第１発振器回路は、第１動作周波数で第１電力消費特性を有した温度補償型発振器回路からなり、第２発振器回路は、同一の動作周波数でより少ない第２電力消費特性を有することを特徴とする請求項１乃至５のいずれか１項に記載の装置。
7. 温度補償型発振器回路は、電流制御された発振器回路からなることを特徴とする請求項６記載の装置。
8. 電流制御された発振器回路の第１発振器出力信号は、調整可能な電流源を用いて調整可能であることを特徴とする請求項７記載の装置。
9. 調整可能な電流源は、調整可能な抵抗を用いて少なくとも部分的に特定の出力電流を提供するように構成されていることを特徴とする請求項８記載の装置。
10. 電流制御された発振器回路の第１発振器出力信号は、ＰＴＡＴ電流源またはＣＴＡＴ電流源の１またはそれ以上を用いて、少なくとも部分的に確立されることを特徴とする請求項７乃至９のいずれか１項に記載の装置。
11. 電流制御された発振器回路の第１発振器出力信号は、ＰＴＡＴ電流源およびＣＴＡＴ電流源を用いて少なくとも部分的に確立されることを特徴とする請求項１０記載の装置。
12. 電流制御された発振器回路の第１発振器出力信号は、２次補償型回路を用いて少なくとも部分的に確立されることを特徴とする請求項１０または１１のいずれか１項に記載の装置。
13. ２次補償型回路は、オフ状態においてバイアスされた電界効果トランジスタを含み、
    電流制御された発振器回路の第１発振器出力信号は、オフ状態でバイアスされた電界効果トランジスタの漏れを用いて少なくとも部分的に確立されることを特徴とする請求項１２記載の装置。
14. １以上の第１または第２発振器回路は、リングトポロジーからなることを特徴とする請求項１乃至１３のいずれか１項に記載の装置。
15. 第１または第２発振器回路の各発振器出力信号は、リングトポロジーにおける調整可能な遅延回路を用いて、少なくとも部分的に調整可能であることを特徴とする請求項１４記載の装置。
16. 調整可能な遅延回路は、デジタル入力を含むことを特徴とする請求項１５記載の装置。
17. デジタル入力は、リングトポロジーに含まれる粗遅延回路に接続された粗遅延入力と、リングトポロジーに含まれる微遅延回路に接続された微遅延入力を備えることを特徴とする請求項１６記載の装置。
18. 比較器回路は、第１および第２比較器入力に対して提供される信号の各周波数間の比較を表す情報を提供するように構成されている周波数比較器を含むことを特徴とする請求項１乃至１７のいずれか１項に記載の装置。
19. 比較器回路は、第１および第２比較器入力に提供される信号の各周波数間の比較を表す情報に基づいてデジタル調整信号を提供するように構成されている逐次近似レジスタ（ＳＡＲ）ロジック回路を含むことを特徴とする請求項１８記載の装置。
20. 比較器回路は、第１比較器入力を用いて得た情報を用いて確立される期間の間、第２比較器入力に提供される信号の立ち上がりまたは立ち下がりエッジのカウントを求めるように構成されたカウンター回路を含むことを特徴とする請求項１乃至１９のいずれか１項に記載の装置。
21. 比較器回路は、第１比較器入力からの信号を特定の閾値と比較することを含み立ち上がりエッジのカウントを求め、第１比較器入力からの信号が特定の閾値以上または以下であるときの期間の間、第２比較器入力に提供される信号の立ち上がりまたは立ち下がりエッジのカウントを求めるための期間を確立するように構成されていることを特徴とする請求項２０記載の装置。
22. 第１および第２比較器入力の一方は、基準回路の基準出力に制御可能に接続可能であり、第１発振器回路は、第１発振器出力信号と基準出力からの基準出力信号との間の比較について比較器回路から得られた情報に基づいて第１発振器出力信号を調整するように構成されていることを特徴とする請求項１乃至２１のいずれか１項に記載の装置。
23. 基準回路は、水晶基準を含む発振器からなることを特徴とする請求項２２記載の装置。
24. 第１および第２発振器出力の選択された一つを、第１または第２比較器入力の選択された一方に制御可能に接続するように構成されているマルチプレクサー回路を備えることを特徴とする請求項１乃至２３のいずれか１項に記載の装置。
25. 第１発振器出力信号は、特定の期間に亘って第２発振器出力信号に比較して特定の出力期間からより少なく逸脱していることを特徴とする請求項１乃至２４のいずれか１項に記載の装置。
26. 第１発振器出力信号は、特定の温度範囲に亘る第２発振器出力信号と比較して特定の出力期間からより少なく逸脱していることを特徴とする請求項１乃至２５のいずれか１項に記載の装置。
27. 第１発振器回路の第１発振器出力を用いて第１発振器出力信号を提供し、
    第２発振器回路の第２発振器出力を用いて第２発振器出力信号を提供し、
    第２発振器出力信号は、第１発振器出力からの第１発振器出力信号に比較して特定の出力期間からより多く逸脱し、
    第１および第２発振器出力を比較器回路の第１および第２比較器入力に制御可能に接続し、
    第２発振器出力信号を更新するため第２発振器回路の特性を調整し、
    第２発振器出力信号に対する第１発振器出力信号についての比較器回路からの情報に基づいて該特性を調整することを特徴とする方法。
28. 第１および第２発振器出力が、比較器回路の第１および第２比較器入力に接続される第１期間の間、第１発振器出力信号を提供するために第１発振器出力を動作させ、
    １以上の他の期間の間、第１発振器出力を停止させることを特徴とする請求項２７記載の方法。
29. 第１発振器回路または比較器回路の少なくとも一方をデューティーサイクル化し、サイクル繰り返しレートまたはデューティーサイクルのオン−デュレーションの１またはそれ以上は、第２発振器回路の温度についての情報を用いて、少なくとも部分的に特定されることを特徴とする請求項２８記載の方法。
30. 第１発振器出力信号を提供するために第１発振器出力を動作させることは、第２発振器回路の検出された温度変化に応答して第１発振器出力を動作させることを含むことを特徴とする請求項２８または２９のいずれか１項に記載の方法。
31. 第１発振器出力信号を提供することは、温度補償型発振器回路を使用することを含むことを特徴とする請求項２７乃至３０のいずれか１項に記載の方法。
32. 温度補償型発振器回路を使用することは、電流制御された発振器回路を使用することを含むことを特徴とする請求項３１記載の方法。
33. 第１発振器出力信号を提供することは、電流制御された発振器回路の周波数に影響を与える第１発振器回路に対して電流を供給する電流源を調整することを含むことを特徴とする請求項３２記載の方法。
34. 電流源を調整することは、ＰＴＡＴ電流源またはＣＴＡＴ電流源の１またはそれ以上を使用することを含むことを特徴とする請求項３３記載の方法。
35. 第１発振器出力信号を提供することは、２次補償回路を用いることを含むことを特徴とする請求項３１乃至３４のいずれか１項に記載の方法。
36. ２次補償回路を用いることは、オフ状態で電界効果トランジスタをバイアスし、第１発振器出力信号を確立するため電界効果トランジスタの漏れを使用することを含むことを特徴とする請求項３５記載の方法。
37. 比較器回路を用いて第１および第２発振器出力信号を比較し、第１および第２発振器出力信号の各周波数を比較することを含むことを特徴とする請求項２７乃至３６のいずれか１項に記載の方法。
38. 第１および第２発振器出力信号の各周波数の比較に基づいてデジタル調整信号を提供し、第２発振器出力信号の調整は、デジタル調整信号を用いることを含むことを特徴とする請求項３７記載の方法。
39. 比較器回路を用いて第１および第２発振器出力信号を比較し、第１発振器出力信号からの情報を用いて確立された期間の間、第２発振器出力信号の立ち上がりまたは立ち下がりエッジをカウントすることを含むことを特徴とする請求項２７乃至３８のいずれか１項に記載の方法。
40. 基準回路の基準出力を比較器回路の第１および第２比較器入力の一方に制御可能に接続し、
    第１発振器出力信号を更新するため第１発振器回路の基準特性を調整し、基準出力から受信した基準信号に対する第１発振器出力信号についての比較器回路からの情報に基づいて基準特性を調整することを特徴とする請求項２７乃至３９のいずれか１項に記載の方法。
41. 第２発振器出力を用いた第２発振器出力信号を提供することは、特定の期間に亘る第１発振器出力信号に比較して、特定の出力期間からより多く逸脱した第２発振器出力信号を提供することを含むことを特徴とする請求項２７乃至４０のいずれか１項に記載の方法。
42. 第２発振器出力を用いて第２発振器出力信号を提供することは、特定の温度範囲に亘る第１発振器出力信号に比較して特定の出力期間からより多く逸脱した第２発振器出力信号を提供することを含むことを特徴とする請求項２７乃至４１のいずれか１項に記載の方法。
43. 第１または第２発振器出力信号を提供する少なくとも一方は、リングトポロジーを有した発振器回路を動作させ、リングトポロジーにおける遅延回路の特性を調整することを含むことを特徴とする請求項２７乃至４２のいずれか１項に記載の方法。
44. 第１周波数を有した第１信号を提供するため第１発振器回路を定期的に動作させ、
    第２発振器出力を用いて第２周波数を有した第２信号を提供し、第２信号は、特定の期間に亘ってまたは特定の温度範囲に亘って、第１信号に比較して特定の出力期間からより多く逸脱し、
    比較器回路を用いて第１および第２信号間の相対的な周波数差を求め、
    第２信号周波数を調整するため第１および第２信号間の求めた相対的な周波数差についての情報を用いて、第２発振器出力回路成分特性を更新することを特徴とする方法。
45. 第１信号と基準信号間の相対的な周波数差を求め、
    第１周波数を調整するため、第１信号と基準信号間の求めた相対的な周波数差についての情報を用いて、第１発振器出力回路成分特性を更新することを特徴とする請求項４４記載の方法。
46. 閾値範囲を超える温度変化の表示を受信し、相対的な周波数差を求めかつ第２発振器出力回路成分特性を更新することは、閾値範囲を超える温度変化の受信表示に応答することを含むことを特徴とする請求項４４または４５のいずれか１項に記載の方法。
47. 第２発振器出力回路成分特性を更新することは、第１発振器回路を定期的に動作させることに対応して第２発振器出力回路成分特性を定期的に更新することを含むことを特徴とする請求項４４乃至４６のいずれか１項に記載の方法。
48. 比較器回路を用いて第１および第２信号間の相対的な周波数差を求めることは、第１信号からの情報を用いて確立された期間の間、第２信号の立ち上がりまたは立ち下がりエッジのカウントを求めることを含み、カウントは、第２信号の周波数を示し、第２発振器出力回路成分特性の更新は、第２信号周波数を調整するために求めたカウントについての情報を用いることを含むことを特徴とする請求項４４乃至４７のいずれか１項に記載の方法。
49. 温度補償および電流制御された発振器回路を備え、
    前記温度補償および電流制御された発振器回路は、
    第１発振器出力と、
    調整可能な抵抗を用いて少なく部分的に特定の出力電流を提供するように構成されている調整可能な電流源とを備え、
    第１発振器出力からの発振器出力信号は、ＰＴＡＴ電流源またはＣＴＡＴ電流源の１以上を含む第１補償回路と、オフ状態にバイアスされた電界効果トランジスタを含む第２補償回路とを用いて少なくとも部分的に確立され、
    第１発振器出力からの発振器出力信号は、オフ状態でバイアスされた電界効果トランジスタの漏れを用いて少なくとも部分的に確立されることを特徴とする装置。
50. コンフィギュレーション入力と第２発振器出力とを含む第２発振器回路と、
    第１および第２発振器出力に各々制御可能に接続可能な第１および第２比較器入力を含む比較器回路とを備え、
    第１発振器出力からの発振器出力信号は、第２発振器出力からの第２発振器出力信号に比較して特定の出力期間からより少なく逸脱し、
    第２発振器回路は、コンフィギュレーション入力を用いて、第１発振器出力信号と第２発振器出力信号間の比較についての比較器回路から得られた情報に基づいて第２発振器出力信号を調整するように構成されていることを特徴とする請求項４９記載の装置。
51. 比較器回路を備え、
    前記比較器回路は、第１および第２比較器回路入力と、
    第１および第２比較器入力に提供される信号の各周波数間の比較を示す情報を提供するように構成された周波数比較器と、
    第１および第２比較器入力に提供される信号の各周波数間の比較を表す情報に基づいてデジタル調整信号を提供するように構成されている逐次近似レジスタ（ＳＡＲ）ロジック回路を備えたことを特徴とする装置。
52. ＳＡＲロジック回路は、デジタル調整信号を発振器回路に提供するように構成され、デジタル調整信号はその発振周波数を変化させるために発振器回路によって使用されることを特徴とする請求項５１記載の装置。
53. 第１および第２比較器回路入力は、第１および第２発振器回路の出力に各々制御可能に接続可能であることを特徴とする請求項５１または５２のいずれか１項に記載の装置。
54. 第２発振器回路は、コンフィギュレーション入力を用いて、第１および第２比較器入力に提供される信号の各周波数間の比較を表す情報に基づいて第２発振器出力信号を調整するように構成されていることを特徴とする請求項５３記載の装置。

Images