JP2015230607A - 表示装置 - Google Patents

Abstract

【課題】小型の表示装置を提供する。【解決手段】第１基板部１０ｕ、第２基板部２０ｕと、表示層と、駆動素子と、を含む表示装置１１０であり、第１基板部は、第１基板１０と、表示部ＤＰと、制御回路部７５と、を含む。第１基板１０は、表示領域１０Ｄと周辺領域１０Ｐとを含む。表示部ＤＰは、表示領域上に設けられ、複数の第１配線、第２配線、第３配線と、スイッチ素子と、画素電極と、を含む。制御回路部７５は、周辺領域に設けられた第１回路部を含む。第１回路部は、第３配線と接続された第３配線用接続線と、第３配線用スイッチと、を含む。第２基板部２０ｕは、第２基板２０と、複数の第４配線Ｌ４と、を含む。表示層は、第１基板部と第２基板部との間に設けられる。駆動素子７１は、周辺領域１０Ｐの上に設けられ電気信号を出力可能である。第１回路部の少なくとも一部は、駆動素子と第１基板との間に配置される。【選択図】図１

Description

本発明の実施形態は、表示装置に関する。

液晶や有機ＥＬなどを用いた表示装置が開発されている。表示装置において、表示動作の他に、例えば、タッチ入力の検出動作が行われる場合がある。このような表示装置において、装置の小型化が望まれる。

特開２０１２−２３０６５７号公報

本発明の実施形態は、小型の表示装置を提供する。

本発明の実施形態によれば、第１基板部と、第２基板部と、表示層と、駆動素子と、を備えた表示装置が提供される。第１基板部は、第１基板と、表示部と、制御回路部と、を含む。前記第１基板は、表示領域と、周辺領域と、を含む第１面を有する。前記表示部は、前記表示領域上に設けられる。前記表示部は、前記周辺領域から前記表示領域に向かう方向に対して交差する第１方向に延在し前記第１方向と交差する第２方向に並ぶ複数の第１配線と、前記第２方向に延在し前記第１方向に並ぶ複数の第２配線と、それぞれが前記複数の第１配線のいずれか及び前記複数の第２配線のいずれかと電気的に接続された複数のスイッチ素子と、それぞれが前記複数のスイッチ素子のそれぞれと電気的に接続された複数の画素電極と、前記第２方向に延在し前記第１方向に並ぶ複数の第３配線と、を含む。前記制御回路部は、前記周辺領域に設けられる。前記制御回路部は、第１回路部を含む。前記第１回路部は、前記複数の第３配線の少なくともいずれかと電気的に接続された第３配線用接続線と、前記第３配線用接続線と電気的に接続された第３配線用スイッチと、を含む。前記第２基板部は、第２基板と、複数の第４配線と、を含む。前記第２基板は、前記第１面に対向する第２面と、前記第２面の反対側の第３面と、を有する。前記複数の第４配線は、前記第３面に設けられ前記第３面に対して平行で前記第２方向に対して交差する第３方向に延在し前記第３面に対して平行で前記第３方向と交差する第４方向に並ぶ。前記表示層は、前記第１基板部と前記第２基板部との間に設けられ前記複数の画素電極に与えられる電気信号に基づいて、光学動作を行う。前記駆動素子は、前記周辺領域の上に設けられ前記電気信号を出力可能である。前記第１回路部の少なくとも一部は、前記駆動素子と前記第１基板との間に配置される。

図１（ａ）〜図１（ｃ）は、第１の実施形態に係る表示装置を例示する模式的平面図である。 第１の実施形態に係る表示装置を例示する模式的断面図である。 第１の実施形態に係る表示装置を例示する模式的斜視図である。 第１の実施形態に係る表示装置を例示する模式図である。 第１の実施形態に係る表示装置を例示する模式的断面図である。 第１の実施形態に係る表示装置を例示する模式図である。 第１の実施形態に係る表示装置を例示する模式図である。 図８（ａ）及び図８（ｂ）は、第１の実施形態に係る別の表示装置を例示する模式図である。 図９（ａ）及び図９（ｂ）は、第１の実施形態に係る別の表示装置を例示する模式図である。 図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る別の表示装置を例示する模式図である。 第１の実施形態に係る別の表示装置を例示する模式図である。 第２の実施形態に係る表示装置の一部を例示する模式的断面図である。 第３の実施形態に係る電子装置を例示する模式的斜視図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に相当し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１の実施形態）
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る表示装置を例示する模式的平面図である。
図１（ａ）に示すように、本実施形態に係る表示装置１１０は、第１基板部１０ｕと、第２基板部２０ｕと、駆動素子７１と、を含む。

図１（ｂ）は、第１基板部１０ｕを例示している。第１基板部１０ｕは、第１基板１０と、表示部ＤＰと、制御回路部７５と、を含む。第１基板１０は、第１面１０ａを有する。第１基板１０の第１面１０ａ側には、表示領域１０Ｄと、周辺領域１０Ｐと、が設けられている。表示部ＤＰは、表示領域１０Ｄの上に設けられる。制御回路部７５は、周辺領域１０Ｐの上に設けられる。

後述するように、表示部ＤＰには、各種の配線と、スイッチ素子と、画素電極と、が設けられる。表示部ＤＰの例については、後述する。

例えば、周辺領域１０Ｐから表示領域１０Ｄに向かう方向に対して交差する１つの方向を第１方向とする。第１方向は、第１面１０ａに対して平行である。上述の周辺領域１０Ｐから表示領域１０Ｄに向かう方向を第２方向とする。第１方向及び第２方向に垂直な方向を第５方向とする。

第１方向をＸ軸方向とする。第１面１０ａに対して平行でＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向とＹ軸方向とに対して垂直な方向をＺ軸方向とする。後述するように、Ｙ軸方向が第２方向に対応し、Ｚ軸方向が第５方向に対応する。

表示領域１０Ｄにおいて、表示が行われる。図１（ｂ）に示す例では、第１基板部１０ｕは、第１ゲートドライバ７６ａと、第２ゲートドライバ７６ｂと、をさらに含む。第１ゲートドライバ７６ａと第２ゲートドライバ７６ｂとの間の領域に、表示領域１０Ｄが配置される。例えば、第１ゲートドライバ７６ａは、第１方向において第２ゲートドライバ７６ｂと離間する。

第１基板部１０ｕは、第１基板コネクタ部７８ａをさらに含む。第１基板コネクタ部７８ａは、第１基板１０の周辺領域１０Ｐに設けられる。第１基板コネクタ部７８ａは、例えば、制御回路部７５及びゲートドライバの少なくともいずれかに電気的に接続されている。

実施形態において、電気的に接続される状態とは、２つの導体が直接接する状態、及び、間に他の導体が挿入されて２つの導体の間に電流が流れる状態を含む。さらに、電気的に接続される状態には、間に素子（例えばスイッチ素子など）が挿入されて２つの導体の間に電流が流れる状態を形成可能な状態を含む。

図１（ｃ）は、第２基板部２０ｕを例示している。第２基板部２０ｕは、第２基板２０と、複数の配線（後述する第４配線Ｌ４）と、を含む。第２基板２０は、第２面２０ａ（図２参照）と、第３面２０ｂと、を有する。第２面２０ａは、第１面１０ａに対向する面である。第３面２０ｂは、第２面２０ａとは反対側の面である。第４配線Ｌ４は、第３面２０ｂに設けられている。後述するように、第４配線Ｌ４は、例えば、タッチ入力の検出に用いられる。第２基板２０には、第２基板コネクタ部７８ｂが設けられている。第２基板コネクタ部７８ｂは、第４配線Ｌ４に電気的に接続されている。

図１（ａ）に示す例では、表示装置１１０は、第１回路基板８１と、第２回路基板８２と、検出部８３（例えばタッチ検出ＩＣ）と、をさらに含む。第１回路基板８１は、第１基板コネクタ部７８ａと電気的に接続される。第２回路基板８２は、第２基板コネクタ部７８ｂと電気的に接続される。図１（ａ）に示す例では、検出部８３は、第２回路基板８２の上に実装されている。これらの回路基板として、例えばＦＰＣ（Flexible Printed Circuit）が用いられる。検出部８３と駆動素子７１とは、互いに同期して動作することが可能である。

図１（ａ）に示すように、駆動素子７１は、第１基板１０の周辺領域１０Ｐの上に設けられる。例えば、第１面１０ａと平面上で重ね合わせても、駆動素子７１は、第２基板部２０ｕと重ならない。

図２は、第１の実施形態に係る表示装置を例示する模式的断面図である。
図２は、図１（ａ）のＡ１−Ａ２線断面を例示している。
図２に示すように、駆動素子７１は、第１基板１０の周辺領域１０Ｐの上に設けられる。そして、制御回路部７５の少なくとも一部は、駆動素子７１と第１基板１０との間に配置される。すなわち、制御回路部７５の少なくとも一部の上に、駆動素子７１が配置される。

これにより、制御回路部７５と駆動素子７１とが互いに重ならない場合に比べて、周辺領域１０Ｐの面積を小さくできる。これにより、装置が小型化できる。

例えば、駆動素子７１は、第１出力電極７１ａと入力電極７１ｉとを含む。第１出力電極７１ａと入力電極７１ｉとは、駆動素子７１の第１基板１０側の面に設けられている。第１出力電極７１ａは、駆動素子７１において、例えば、画像表示用の電気信号を出力する。

一方、第１基板部１０ｕは、接続電極１０ｃａと入力接続電極１０ｃｉとを含む。接続電極１０ｃａと入力接続電極１０ｃｉとは、周辺領域１０Ｐに設けられている。

そして、表示装置１１０は、第１接続部材７２ａと入力接続部材７２ｉとをさらに含む。第１接続部材７２ａは、第１出力電極７１ａと接続電極１０ｃａとの間に配置され、第１出力電極７１ａと接続電極１０ｃａとを電気的に接続する。入力接続部材７２ｉは、入力電極７１ｉと入力接続電極１０ｃｉとの間に配置され、入力電極７１ｉと入力接続電極１０ｃｉとを電気的に接続する。

第１基板１０として、例えば、ガラス基板を用いることができる。駆動素子７１は、例えば、ＣＯＧ（Chip On Glass）方式で、第１基板１０の上に実装されている。

図２に示す例では、第１基板コネクタ部７８ａと、第１回路基板８１と、が接続導電部材８１ｃによって接続されている。

図２に例示するように、第１基板部１０ｕと第２基板部２０ｕとの間に、表示層３０が配置される。この例では、第１基板部１０ｕと第２基板部２０ｕとの間において、封止部３７が設けられている。封止部３７は、第１基板１０と第２基板２０とを例えば接着する。この例では、制御回路部７５の一部が、封止部３７に接している。これにより、表示領域１０Ｄ以外の領域（例えば周辺領域１０Ｐ）の面積が縮小できる。

以下、表示部ＤＰに設けられる、各種の配線、スイッチ素子及び画素電極の例について説明する。

図３は、第１の実施形態に係る表示装置を例示する模式的斜視図である。
図３に示すように、本実施形態に係る表示装置１１０は、複数の第１配線Ｌ１（例えばゲート線ＧＬ）と、複数の第２配線Ｌ２（例えば信号線ＳＬ）と、複数の第３配線Ｌ３（例えばコモン線ＣＬ）と、を含む。第１配線Ｌ１、第２配線Ｌ２及び第３配線Ｌ３は、表示部ＤＰに含まれる。図３には、複数の第４配線Ｌ４も例示されている。

複数の第１配線Ｌ１のそれぞれは、第１方向に延在する。既に説明したように、第１方向は、周辺領域１０Ｐから表示領域１０Ｄに向かう方向に対して交差する方向である。複数の第１配線Ｌ１は、第２方向に並ぶ。第２方向は、第１方向と交差する。この例では、第２方向は、第１方向に対して垂直である。第１方向は、Ｘ軸方向に対して平行であり、第２方向は、Ｙ軸方向に対して平行である。

複数の第２配線Ｌ２のそれぞれは、第２方向に延在する。複数の第２配線Ｌ２は、第１方向に並ぶ。

複数の第３配線Ｌ３のそれぞれは、第２方向に延在する。複数の第３配線Ｌ３は、第１方向に並ぶ。

複数の第４配線Ｌ４は、Ｘ−Ｙ平面に対して垂直な方向（Ｚ軸方向、第５方向）において、第１配線Ｌ１〜第３配線Ｌ３と離間する。複数の第４配線Ｌ４のそれぞれは、第３方向に延在する。第３方向は、Ｘ−Ｙ平面に対して平行（例えば第３面２０ｂに対して平行）である。第３方向は、第２方向に対して交差する。複数の第４配線Ｌ４は、第４方向に並ぶ。第４方向は、Ｘ−Ｙ平面に対して平行で、第３方向と交差する。この例では、第３方向は、Ｘ軸方向に対して平行であり、第４方向は、Ｙ軸方向に対して平行である。

複数の第１配線Ｌ１は、上述のように、例えばゲート線ＧＬである。複数のゲート線ＧＬは、例えば、第１ゲート線ＧＬ１、第２ゲート線ＧＬ２、及び、第ｎゲート線ＧＬｎを含む。ゲート線ＧＬの数は、ｎである。ｎは、２以上の整数である。例えば、ｎは、２５６０である。実施形態において、ｎは任意である。

複数の第２配線Ｌ２は、上述のように、例えば信号線ＳＬである。複数の信号線ＳＬは、例えば、第１信号線ＳＬ１、第２信号線ＳＬ２、及び、第ｍ信号線ＳＬｍを含む。信号線ＳＬの数は、ｍである。ｍは、２以上の整数である。例えば、赤画素、緑画素及び青画素の組が１つの要素となる場合、要素の数が１６００となる。要素の数が１６００の場合、ｍは、１６００×３＝４８００となる。第１方向に沿って並ぶ複数の画素の数に対応して信号線ＳＬが設けられる。実施形態において、ｍは任意である。

複数の第３配線Ｌ３は、上述のように、例えばコモン線ＣＬである。複数のコモン線ＣＬは、例えば、第１コモン線ＣＬ１、第２コモン線ＣＬ２、及び、第Ｎコモン線ＣＬＮを含む。コモン線ＣＬの数は、Ｎである。Ｎは、２以上の整数である。実施形態において、Ｎは任意である。

複数の第４配線Ｌ４は、上述のように、例えば検出線ＲＬである。複数の検出線ＲＬは、例えば、第１検出線ＲＬ１、第２検出線ＲＬ２、及び、第Ｍ検出線ＲＬＭを含む。検出線ＲＬの数は、Ｍである。Ｍは、２以上の整数である。実施形態において、Ｍは任意である。

この例では、ゲート線ＧＬと検出線ＲＬとの間に、信号線ＳＬ及びコモン線ＣＬが配置されている。実施形態においては、第５方向におけるこれらの線の配置は種々の変形が可能である。すなわち、ゲート線ＧＬ、信号線ＳＬ、コモン線ＣＬ、検出線ＲＬとの上下関係は、任意に変えることが可能である。

後述するように、複数のゲート線ＧＬと、複数の信号線ＳＬと、複数のコモン線ＣＬと、を用いて表示が行われる。この例では、複数のコモン線ＣＬと、複数の検出線ＲＬと、を用いて、例えば入力（例えばタッチ入力）が行われる。実施形態において、入力動作を行わない場合は、検出線ＲＬは省略しても良い。

後述するように、上記の制御回路部７５は、複数の第２配線Ｌ２（信号線ＳＬ）の少なくともいずれかと、複数の第３配線（コモン線ＣＬ）の少なくともいずれかと、に電気的に接続される。

図３に示すように、例えば、信号線ＳＬの数ｍは、コモン線ＣＬの数Ｎよりも大きい。信号線ＳＬの数が大きいことで、高精細の表示が実施できる。一方、入力の解像度は、表示の解像度よりも低くても良い場合が多い。このため、コモン線ＣＬの数は、ゲート線ＧＬの数よりも小さくできる。コモン線ＣＬの数を小さくすることで、検出動作に要する時間を短くでき、違和感のない、あるいは違和感の少ない表示が可能になる。

例えば、複数の信号線ＳＬが複数のグループに分けられる。例えば、複数の信号線ＳＬは、第１グループ〜第ｋグループなどを含む。複数のグループのそれぞれは、互いに隣り合う複数の信号線ＳＬを含む。例えば、１つのグループに含まれる信号線ＳＬの数は、例えばｊである。ｊは、２以上の整数である。

例えば、Ｘ−Ｙ平面に投影したときに、１つのコモン線ＣＬ（すなわち、複数のコモン線ＣＬのそれぞれ）は、複数の信号線ＳＬのグループのそれぞれと重なる。

図４は、第１の実施形態に係る表示装置を例示する模式図である。
図４に例示するように、表示装置１１０において、複数のスイッチ素子１１と、複数の画素電極Ｐｘと、表示層３０と、が設けられる。スイッチ素子１１及び画素電極Ｐｘは、表示部ＤＰに含まれる。複数のスイッチ素子１１のそれぞれは、複数の第１配線Ｌ１（ゲート線ＧＬ）のいずれか、及び、複数の第２配線Ｌ２（信号線ＳＬ）のいずれかと電気的に接続される。

例えば、スイッチ素子１１は、ゲート１１ｇと、半導体層１２と、を含む。半導体層１２は、第１部分１２ａと、第２部分１２ｂと、を含む。ゲート１１ｇが、複数のゲート線ＧＬの１つと電気的に接続される。半導体層１２の第１部分１２ａが、複数の信号線ＳＬの１つと電気的に接続される。

複数の画素電極Ｐｘのそれぞれは、複数のスイッチ素子１１のそれぞれと電気的に接続される。例えば、１つの画素電極Ｐｘは、スイッチ素子１１の半導体層１２の第２部分１２ｂと、電気的に接続される。

表示層３０は、複数の画素電極Ｐｘに与えられる電気信号に基づいて、光学動作を行う。光学動作は、光学特性の変化と、発光と、の少なくともいずれかを含む。後述するように、表示層３０は、例えば、複数の画素電極Ｐｘと複数の検出線ＲＬとの間に設けられる。駆動素子７１は、画素電極Ｐｘに与えられる電気信号を制御回路部７５に出力可能である。この電気信号が、駆動素子７１を介して画素電極Ｐｘに供給される。

表示層３０として液晶層が用いられる場合は、光学動作は、光学特性の変化を含む。光学特性は、例えば、複屈折率、旋光性、散乱性、光反射率及び光吸収率の少なくいずれかを含む。例えば、画素電極Ｐｘに与えられる電気信号によって、画素電極Ｐｘ及びコモン線ＣＬとの間、あるいは、画素電極Ｐｘ及びコモン線ＣＬと接続されるコモン電極との間に電界が発生する。当該発生した電界により、表示層３０（液晶層）における液晶配向が変化し、実効的な複屈折率が変化する。旋光性、散乱性、光反射率及び光吸収率の少なくともいずれかが変化しても良い。なお、図４に示す表示装置１１０では、表示層３０として液晶層を用いているが、表示装置１１０として、液晶層に代えて発光層を用いてもよい。

表示層３０として発光層（例えば有機発光層）が用いられる場合は、光学動作は、発光（光の放出）を含む。有機発光層の例として、有機エレクトロルミネッセンス（Organic Electro Luminescence）では、一方の電極から電子、他方の電極から正孔（ホール）が移動する。当該電子及び正孔が発光層で再結合することにより、発光が生じる。また発光層として有機発光層に代えて、無機発光層を用いることも可能である。
すなわち、表示層３０は、光学特性の変化と、発光と、の少なくともいずれかの光学動作を行う。

表示層３０は、例えば液晶層が用いられる場合、負荷容量となる。図４に示す例では、表示層３０と並列に、蓄積容量Ｃｓが設けられている。蓄積容量Ｃｓは、必要に応じて設けられ、省略しても良い。

表示装置１１０において、複数の画素３５が設けられる。複数の画素３５のそれぞれに、少なくとも１つのスイッチ素子１１と、少なくとも１つの画素電極Ｐｘと、が設けられる。すなわち、複数のスイッチ素子１１のそれぞれが、複数の画素３５のそれぞれに設けられる。複数の画素電極Ｐｘのそれぞれが、複数の画素３５のそれぞれに設けられる。

図４に例示するように、表示装置１１０に駆動部６０が設けられる。
駆動部６０は、例えば、第１駆動回路６１と、第２駆動回路６２と、制御部６３と、を含む。第１駆動回路６１は、複数のゲート線ＧＬと電気的に接続される。第２駆動回路６２は、複数の信号線ＳＬ及び複数のコモン線ＣＬと電気的に接続される。制御部６３は、第１駆動回路６１及び第２駆動回路６２と電気的に接続される。制御部６３が入手する電気信号に、適切な信号処理が行われる。信号処理が行われた電気信号が、第１駆動回路６１及び第２駆動回路６２に供給される。なお、当該電気信号は、画像信号を含む。

例えば、表示動作においては、以下が行われる。複数の第１配線Ｌ１（ゲート線ＧＬ）のいずれかを選択電位に設定しつつ、複数の第２配線Ｌ２（信号線ＳＬ）に画像信号を供給する。

例えば、第１配線Ｌ１は、選択ゲート線ＧＬｓｌと、非選択ゲート線ＧＬｎｓと、を含む。選択ゲート線ＧＬｓｌは、選択電位に設定される。非選択ゲート線ＧＬｎｓは、選択電位とは異なる非選択電位に設定される。

複数のスイッチ素子１１は、選択スイッチ素子１１ｓと、非選択スイッチ素子１１ｎと、を含む。選択スイッチ素子１１ｓは、選択電位に設定された第１配線Ｌ１（選択ゲート線ＧＬｓｌ）と電気的に接続されている。非選択スイッチ素子１１ｎは、非選択電位に設定された第１配線Ｌ１（非選択ゲート線ＧＬｎｓ）と電気的に接続されている。

複数の画素電極Ｐｘは、選択画素電極Ｐｘｓｌと、非選択画素電極Ｐｘｎｓと、を含む。選択画素電極Ｐｘｓｌは、選択スイッチ素子１１ｓと電気的に接続されている。非選択画素電極Ｐｘｎｓは、非選択スイッチ素子１１ｎと電気的に接続されている。

表示動作においては、選択スイッチ素子１１ｓ（複数のスイッチ素子１１のうちの選択電位が設定された第１配線Ｌ１と電気的に接続されたスイッチ素子１１）を介して、選択画素電極Ｐｘｓｌ（複数の画素電極Ｐｘのうちの選択スイッチ素子１１ｓと電気的に接続された画素電極Ｐｘ）が、画像信号に基づく画像電位に設定される。

一方、複数の第３配線Ｌ３（コモン線ＣＬ）の少なくともいずれかが、所定の電位（例えば後述する表示対向電位ＶＣＯＭＤＣ）に設定される。

これにより、選択画素電極Ｐｘｓｌを所望の電位に設定できる。例えば、選択画素電極Ｐｘｓｌとコモン線ＣＬとの間に生じる電界（電圧）に応じて、表示層３０において、光学動作が行われ、所望の光が得られる。複数の第１配線Ｌ１を順次選択して、所望の表示が得られる。

このように、ゲート線ＧＬ、信号線ＳＬ、スイッチ素子１１及び画素電極Ｐｘにより、複数の画素３５における表示層３０（例えば液晶層）の光学動作が制御される。表示動作において、例えば、コモン線ＣＬが、画素電極Ｐｘの対向電極として利用される。すなわち、スイッチ素子１１を介して画素電極Ｐｘに電気信号が供給され、複数の画素電極Ｐｘのそれぞれの電位が制御される。画素電極Ｐｘとコモン線ＣＬとにより生じる電界により液晶の配向が変化して、表示が行われる。

図１（ｂ）に例示する第１ゲートドライバ７６ａ及び第２ゲートドライバ７６ｂは、例えば第１駆動回路６１に含まれる。図２に例示する駆動素子７１及び制御回路部７５は、例えば、第２駆動回路６２に含まれる。

さらに、駆動部６０に、検出回路６５が設けられても良い。検出回路６５は、検出線ＲＬと電気的に接続される。検出動作においては、例えば、第２駆動回路６２と検出回路６５とにより、複数のコモン線ＣＬのそれぞれと、複数の検出線ＲＬのそれぞれと、の間に形成される容量の変化が検出される。例えば、図１（ａ）に例示する検出部８３は、検出回路６５に含まれる。

例えば、複数の検出線ＲＬと、複数のコモン線ＣＬと、により、表示装置１１０へのタッチ入力が検出される。検出動作においては、例えば、表示装置１１０の観視者（使用者）の指または入力部材（例えば入力ペンなど）などが表示装置１１０に接触、または、近接する。検出線ＲＬとコモン線ＣＬとによって形成される静電容量が、上記の接触または近接により変化する。この静電容量の変化を検出することで、タッチ入力が検出される。例えば、静電容量型の検出が行われる。このような表示装置１１０は、入力機能付きの表示装置と言える。

検出動作（後述する第２動作ＯＰ２）においては、検出部８３は、複数の第４配線Ｌ４の少なくともいずれかと、複数の第３配線Ｌ３の少なくともいずれかと、の間に流れる電流を検知する。例えば、検出部８３は、複数の第４配線Ｌ４の少なくともいずれかに近接する物体による、複数の第４配線Ｌ４の少なくともいずれかと、複数の第３配線Ｌ３の少なくともいずれかと、の間の容量の変化に基づく電流の変化を検出する。これにより、例えば、タッチ入力の検出が行われる。

本実施の形態では、コモン線ＣＬ（第３配線Ｌ３）が、表示のための対向電極として用いられつつ、検出のための対向電極としても用いられる。

図４に例示するように、複数の画素３５は、第１色画素３５ａと、第２色画素３５ｂと、を含む。例えば、複数の画素電極Ｐｘは、第１色用の第１色画素電極Ｐｘａと、第２色用の第２色画素電極Ｐｘｂと、を含む。第２色は、第１色とは異なる。複数の信号線ＳＬは、第１色配線ＳＬａと、第２色配線ＳＬｂと、を含む。第１色配線ＳＬａは、複数のスイッチ素子１１のいずれかを介して第１色画素電極Ｐｘａと電気的に接続される。第２色配線ＳＬｂは、複数のスイッチ素子１１の別のいずれかを介して第２色画素電極Ｐｘｂと電気的に接続される。さらに、第３色画素及び第３画素電極が設けられても良い。これに伴い、第３色配線が設けられても良い。さらに、４色以上の画素３５が設けられても良い。以下では、３色の画素３５が設けられる場合の例について、説明する。

図５は、第１の実施形態に係る表示装置を例示する模式的断面図である。
図５に示すように、表示装置１１０において、第１基板部１０ｕと、第２基板部２０ｕと、表示層３０と、が設けられる。表示装置１１０には、複数の画素３５が設けられる。図５は、１つの画素３５の部分を例示している。

例えば、第１基板部１０ｕとして、アレイ基板が用いられる。第１基板部１０ｕには、例えば、第１基板１０と、ゲート線ＧＬ（第１配線Ｌ１）と、スイッチ素子１１と、信号線ＳＬ（第２配線Ｌ２）と、コモン線ＣＬ（第３配線Ｌ３）と、画素電極Ｐｘと、が設けられる。

ゲート線ＧＬ及び信号線ＳＬは、例えば、Ｘ−Ｙ平面内に延在する。第１基板部１０ｕは、Ｘ−Ｙ平面内に延在する。

図５に示す第１基板１０は、光透過性である。第１基板１０として、例えば、ガラスまたは樹脂が用いられる。第１基板１０の上に、ゲート線ＧＬが設けられる。

本実施の形態では、スイッチ素子１１として、薄膜トランジスタ（Thin Film Transistor: ＴＦＴ）が用いられる。スイッチ素子１１は、半導体層１２を含む。半導体層１２は、第１部分１２ａと、第２部分１２ｂと、第３部分１２ｃと、を含む。第２部分１２ｂは、Ｘ−Ｙ平面内で、第１部分１２ａと離間する。第３部分１２ｃは、第１部分１２ａと第２部分１２ｂとの間に配置される。第１部分１２ａは、スイッチ素子１１のソース及びドレインの一方となる。第２部分１２ｂは、ソース及びドレインの他方となる。第３部分１２ｃは、スイッチ素子１１のチャネル部となる。

スイッチ素子１１は、ゲート１１ｇと、ゲート絶縁膜１１ｉと、をさらに含む。第３部分１２ｃとゲート１１ｇとの間に、ゲート絶縁膜１１ｉが設けられる。図５では、ゲート１１ｇの上に第３部分１２ｃが配置される。この例では、スイッチ素子１１は、ボトムゲート構造を有する。実施形態において、スイッチ素子１１は、トップゲート構造を有しても良い。

ゲート線ＧＬ及びゲート１１ｇの少なくともいずれかには、第１金属層が用いられる。第１金属層には、例えば、Ｍｏ（モリブデン）、ＭｏＷ（モリブデンタングステン）、Ａｌ（アルミニウム）、及び、Ｃｕ（銅）の少なくともいずれかが用いられる。例えば、第１金属層は、Ｍｏを含む。なお、ゲート線ＧＬ及びゲート１１ｇは、異なる材料を用いて形成してもよいし、同じ材料を用いて同層に形成してもよい。ゲート線ＧＬ及びゲート１１ｇを用いて形成した場合は、接続領域を設けて、電気的に接続する。

半導体層１２には、例えば、ポリシリコン、アモルファスシリコン及び結晶シリコンの少なくともいずれかが用いられる。半導体層１２として、酸化物半導体を用いても良い。例えば、半導体層１２は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の少なくともいずれかを含む酸化物を含んでも良い。

信号線ＳＬは、第１部分１２ａと電気的に接続される。図５に示す信号線ＳＬ、層間絶縁層１３上の領域である第１接続部１５ａ、及び、層間絶縁層１３中の領域である第１接続導電部１５ｃを有している。図５では、信号線ＳＬの一部である第１接続導電部１５ｃが第１部分１２ａと電気的に接続される。

一方、第２部分１２ｂの上に、画素電極Ｐｘと接続する引出電極が設けられる。当該引出電極は、層間絶縁層１３上の領域である第２接続部１５ｂ、及び、層間絶縁層１３中の領域である第２接続導電部１５ｄを有している。図５では、第２接続導電部１５ｄが第２部分１２ｂと電気的に接続される。

信号線ＳＬの一部である第１接続部１５ａ及び第１接続導電部１５ｃ、並びに、引出電極の一部である第２接続部１５ｂ及び第２接続導電部１５ｄには、第２金属層が用いられる。第２金属層には、例えば、Ａｌ（アルミニウム）及びＣｕ（銅）の少なくともいずれかが用いられる。たとえば、第２金属層は、Ａｌを含む。

信号線ＳＬの第１接続部１５ａと半導体層１２との間、、引出電極の第２接続部１５ｂと半導体層１２との間に、層間絶縁層１３が設けられる。なお上述のように、第１接続導電部１５ｃ及び第２接続導電部１５ｄは層間絶縁層１３中に設けられている。

層間絶縁層１３には、例えば、酸化物や窒化物などが用いられる。層間絶縁層１３には、例えば、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物の少なくともいずれかが用いられる。

図５では、コモン線ＣＬが、信号線ＳＬなどの第２金属層の上に設けられる。コモン線ＣＬと信号線ＳＬとの間には、第１絶縁層Ｉ１が設けられる。第１絶縁層Ｉ１は、複数の信号線ＳＬと複数のコモン線ＣＬとの間に設けられる。

第１絶縁層Ｉ１は、例えば、平坦化層として機能する。例えば、第１絶縁層Ｉ１は、有機材料を含む。第１絶縁層Ｉ１は、例えば、アクリル樹脂及びポリイミド樹脂の少なくともいずれかを含む。第１絶縁層Ｉ１として、有機材料を用いることで、高い平坦性が得られる。なお、第１絶縁層Ｉ１として、有機材料に代えて、無機材料を用いてもよい。

コモン線ＣＬの上に、画素電極Ｐｘが設けられる。図５では、画素電極Ｐｘは、櫛状であり、画素電極Ｐｘは、帯状の複数の部分Ｐｘｓを含む。複数の部分Ｐｘｓは、Ｘ−Ｙ平面内で互いに離間する。画素電極Ｐｘは、第２接続部１５ｂと電気的に接続される。図５では、画素電極Ｐｘの一部である第３接続導電部１７が、第２接続部１５ｂと電気的に接続されている。

コモン線ＣＬ及び画素電極Ｐｘの少なくともいずれかには、例えば、光透過性の導電層が用いられる。例えば、コモン線ＣＬ及び画素電極Ｐｘの少なくともいずれかには、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物が用いられる。コモン線ＣＬ及び画素電極Ｐｘには、例えばＩＴＯ（Indium Tin Oxide）などが用いられる。コモン線ＣＬ及び画素電極Ｐｘとして、例えば、光透過性の、薄い金属層を用いても良い。後述するように、コモン線ＣＬに補助配線を設けても良い。

画素電極Ｐｘとコモン線ＣＬとの間には、第２絶縁層Ｉ２が設けられる。図５では、複数のコモン線ＣＬの少なくとも一部は、複数の画素電極Ｐｘのいずれかの少なくとも一部と、複数の信号線ＳＬのいずれかの少なくとも一部と、の間に配置される。そして、第２絶縁層Ｉ２は、複数のコモン線ＣＬの上記の少なくとも一部と、複数の画素電極Ｐｘのいずれかの上記の少なくとも一部と、の間に配置される。

第２絶縁層Ｉ２には、例えば、第１絶縁層Ｉ１と同じ材料を用いても良いし、別の材料を用いてもよい。第２絶縁層Ｉ２の材料は任意である。

図５では、画素電極Ｐｘの上に第１配向膜１８が設けられる。

第２基板部２０ｕは、Ｚ軸方向において、第１基板部１０ｕと離間する。図５では、第２基板部２０ｕは、第２基板２０と、カラーフィルタ層２５と、第２配向膜２８と、検出線ＲＬ（第４配線Ｌ４）と、を含む。検出線ＲＬは、スイッチ素子１１及び複数の画素電極Ｐｘと離間している。検出線ＲＬと第１基板部１０ｕとの間に、第２基板２０が設けられる。第２基板２０と第１基板部１０ｕとの間に、カラーフィルタ層２５が設けられる。カラーフィルタ層２５と第１基板部１０ｕとの間に、第２配向膜２８が設けられる。

図５では、第２基板２０は、光透過性である。第２基板１０には、例えば、ガラスまたは樹脂が用いられる。

検出線ＲＬの材料として、例えば、光透過性の導電材料を用いる。検出線ＲＬには、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉよりなる群から選択された少なくともいずれかの元素を含む酸化物（例えば、ＩＴＯなど）などが用いられる。検出線ＲＬとして、光透過性の、薄い金属層を用いても良い。また、検出線ＲＬとして、金属配線を用いてもよい。検出線ＲＬとして金属配線を用いた場合は、視認されないように可能な限り細い配線にすることが好ましい。また検出線ＲＬとして金属配線を用いた場合は、当該金属配線どうしの配列、あるいは当該金属配線と後述するカラーフィルタ層２５の配列、あるいは当該金属配線と画素の配列の関係に基づいてモアレが生じるのを抑制する必要がある。当該モアレを抑制するために、当該金属配線の形状を、所定の長さを有する金属片が、隣り合う金属片と所定の角度をもって配置される形状にしてもよい。

カラーフィルタ層２５は、例えば、赤着色層、緑着色層及び青着色層などを含む。なお、本例では、カラーフィルタ層２５と同層に、ＴＦＴを遮光する遮光層ＢＭが形成される。赤着色層、緑着色層及び青着色層のそれぞれは、複数の画素３５のそれぞれに対応して配置される。カラーフィルタ層２５の色は、４色以上でも良い。実施形態において、カラーフィルタ層２５は省略しても良い。カラーフィルタ層２５は、第１基板部１０ｕに設けられても良い。

第１配向膜１８及び第２配向膜２８には、例えば、ポリイミドなどが用いられる。これらの配向膜には、必要に応じて配向処理（例えばラビング処理など）が行われる。あるいは、当該配向膜は、光配向膜を用いてもよい。このような光配向膜として、例えばポリイミド前駆体から形成される光配向膜が挙げられる。

第１基板部１０ｕと第２基板部２０ｕとの間に、表示層３０が設けられる。表示層３０は、複数の画素電極Ｐｘと、複数の検出線ＲＬと、の間に配置される。例えば、第１配向膜１８と第２配向膜２８との間に、表示層３０が配置される。

図５では、第１偏光層５１と第２偏光層５２とが設けられる。第１偏光層５１と第２偏光層５２との間に、第１基板部１０ｕが配置される。第１基板部１０ｕと第２偏光層５２との間に、第２基板部２０ｕが配置される。

図５では、バックライト部５５がさらに設けられる。バックライト部５５と第２偏光層５２との間に第１偏光層５１、第１基板部１０ｕ、表示層３０及び第２基板部２０ｕが配置される。バックライト部５５は、光を放出する。この光は、第１偏光層５１、第１基板部１０ｕ、表示層３０、第２基板部２０ｕ及び第２偏光層５２を通過して、表示装置１１０の外部に出射する。表示層３０によって変調された光が、画像として視認される。

図５では、画素電極Ｐｘは、複数の部分Ｐｘｓを含む。画素電極Ｐｘと、コモン線ＣＬと、の間に、「横電界」が生じる。横電界は、Ｘ−Ｙ平面に対して平行な成分を有する電界である。横電界により、表示層３０（液晶層）の液晶分子のダイレクタ（液晶分子の長軸方向）を、Ｘ−Ｙ平面内で変化させる。ダイレクタの方向の変化により、例えば、複屈折率及び旋光性の少なくともいずれかが変化する。すなわち、光学特性の変化が生じる。偏光層を用いることで、光学特性の変化が透過率の変化に変換される。

光学特性の変化により、バックライト部５５から出射した光の透過率が変化する。画素電極Ｐｘに与えられる電気信号（画像信号）に応じて、光の透過率が変化し、すなわち、明るさが変化する。明るさが変化した光が、表示装置１１０の上面Ｕｆから出射する。これにより、表示が行われる。

一方、上述のように、複数の検出線ＲＬと、複数のコモン線ＣＬにより形成される静電容量の変化により、表示装置１１０の上面Ｕｆへのタッチ入力が検出される。なお、複数の検出線ＲＬ及び観視者の指または入力部材などとの間に形成される電界、並びに、複数のコモン線ＣＬ及び観視者の指または入力部材などとの間に形成される電界の少なくとも一方を検知するにより、タッチ入力を検出してもよい。

駆動部６０の少なくとも一部は、第１基板部１０ｕに設けられる。駆動部６０の少なくとも一部は、表示装置の駆動装置に含まれても良い。駆動装置の少なくとも一部が、駆動部６０に含まれても良い。

以下、表示装置１１０における駆動素子７１及び制御回路部７５の例について、説明する。

図６は、第１の実施形態に係る表示装置を例示する模式図である。
図６は、表示装置１１０の一部を例示している。

図６に例示するように、制御回路部７５は、周辺領域１０Ｐに設けられる。制御回路部７５は、第１回路部Ｃ０１を含む。第１回路部Ｃ０１は、第３配線用接続線ＬＰ３と、第３配線用スイッチＳＷＬ３と、を含む。

第３配線用接続線ＬＰ３は、複数の第３配線Ｌ３（例えばコモン線ＣＬ）の少なくともいずれかと電気的に接続される。第３配線用スイッチＳＷＬ３は、第３配線用接続線ＬＰ３と電気的に接続される。

この例では、第１回路部Ｃ０１は、表示対向電位線ＣＯＭｌと、検出電位線ＴＳＶｌと、をさらに含む。表示対向電位線ＣＯＭｌ及び検出電位線ＴＳＶｌは、周辺領域１０Ｐに設けられる。表示対向電位線ＣＯＭｌは、表示対向電位ＶＣＯＭＤＣに設定される。検出電位線ＴＳＶｌは、検出電位ＴＳＶＣＯＭに設定される。検出電位ＴＳＶＣＯＭは、表示対向電位ＶＣＯＭＤＣとは異なる電位である。

例えば、表示対向電位ＶＣＯＭＤＣは、例えば、０ボルト（例えば接地電位）〜−１ボルトである。この値は例であり、実施形態は、これに限定されない。検出電位ＴＳＶＣＯＭは、４ボルト〜１０ボルトである。この値は例であり、実施形態は、これに限定されない。

この例では、第３配線用スイッチＳＷＬ３は、第１電位スイッチＳＷＶ１と、第２電位スイッチＳＷＶ２と、を含む。

第１電位スイッチＳＷＶ１の一端は、表示対向電位線ＣＯＭｌと電気的に接続される。第１電位スイッチＳＷＶ１の他端は、第３配線用接続線ＬＰ３と電気的に接続される。第２電位スイッチＳＷＶ２の一端は、検出電位線ＴＳＶｌと電気的に接続される。第２電位スイッチＳＷＶ２の他端は、第３配線用接続線ＬＰ３と電気的に接続される。

例えば、第３配線Ｌ３に接続された第３配線用接続線ＬＰ３の電位は、第１電位スイッチＳＷＶ１及び第２電位スイッチＳＷＶ２の動作により、表示対向電位ＶＣＯＭＤＣ及び検出電位ＴＳＶＣＯＭのいずれかに設定される。

この例では、制御回路部７５は、第３回路部Ｃ０３をさらに含む。第３回路部Ｃ０３は、周辺領域１０Ｐに設けられる。第３回路部Ｃ０３は、上記の第１電位スイッチＳＷＶ１の動作、及び、第２電位スイッチＳＷＶ２の動作を制御する。第３回路部Ｃ０３は、例えば、第１シフトレジスタ３１１と、第２シフトレジスタ３１２と、を含む。これらのシフトレジスタの出力が、第１制御配線ＳＷＧＬ１及び第２制御配線ＳＷＧＬ２のそれぞれを介して、第１電位スイッチＳＷＶ１のゲート、及び、第２電位スイッチＳＷＶ２のゲートに供給される。例えば、これらのシフトレジスタは、バッファ機能を内蔵する。

第１回路部Ｃ０１の少なくとも一部は、駆動素子７１と第１基板１０との間に配置される。この例では、第３回路部Ｃ０３の少なくとも一部も、駆動素子７１と第１基板１０との間に配置される。後述するように、第３回路部Ｃ０３の機能が、駆動素子７１内に設けられても良い。

この例では、制御回路部７５は、第２回路部Ｃ０２及び接続電極１０ｃａをさらに含む。第２回路部Ｃ０２及び接続電極１０ｃａは、周辺領域１０Ｐに設けられる。

接続電極１０ｃａは、駆動素子７１と電気的に接続される。既に説明したように、この接続には、例えば、第１接続部材７２ａが用いられる。接続電極１０ｃａに、駆動素子７１の出力（ソース出力）が供給される。接続電極１０ｃａは、例えば、パッド電極である。

第２回路部Ｃ０２は、第２配線用スイッチＳＷＬ２と第２配線用接続線ＬＰ２とを含む。第２配線用スイッチＳＷＬ２の一端は、接続電極１０ｃａと電気的に接続される。第２配線用スイッチＳＷＬ２の他端は、第２配線用接続線ＬＰ２と電気的に接続される。第２配線用接続線ＬＰ２は、第２配線用スイッチＳＷＬ２の他端と、複数の第２配線Ｌ２（例えば信号線ＳＬ）のいずれかとを電気的に接続する。

この例では、第２配線用スイッチＳＷＬ２は、第１信号線スイッチＳＷｌ１と第２信号線スイッチＳＷｌ２と、を含む。例えば、第１信号線スイッチＳＷｌ１の一端は、第２配線用接続線ＬＰ２の１つを介して、第１色（例えば赤色）に対応する信号線ＳＬと電気的に接続される。例えば、第２信号線スイッチＳＷｌ２の一端は、第２配線用接続線ＬＰ２の別の１つを介して、第２色（例えば緑色）に対応する信号線ＳＬと電気的に接続される。同様に、第２色（例えば青色）に対応する信号線ＳＬは、第２配線用接続線ＬＰ２のさらに別の１つを介して、信号線スイッチと接続される。信号線スイッチ（第２配線用スイッチＳＷＬ２）を介して、駆動素子７１から出力された電気信号が、第２配線Ｌ２に供給される。例えば、第１信号線スイッチＳＷｌ１に接続された接続電極１０ｃａにおける電気信号の極性は、第２信号線スイッチＳＷｌ２に接続された接続電極１０ｃａにおける電気信号の極性と、逆である。

駆動素子７１は、接続電極１０ｃａ、第２配線用スイッチＳＷＬ２及び第２配線用接続線ＬＰ２を介して、表示のため電気信号を、第２配線Ｌ２のいずれか（第２配線Ｌ２のそれぞれ）に供給する。

この例では、第２回路部Ｃ０２は、駆動素子７１と第１基板１０との間に配置されない。すなわち、第１基板１０の第１面１０ａに投影したときに、第２回路部Ｃ０１の少なくとも一部は、駆動素子７１と重ならない。

この例では、制御回路部７５は、第４回路部Ｃ０４をさらに含む。第４回路部Ｃ０４は、例えば、周辺領域１０Ｐに設けられる。第４回路部Ｃ０４は、配線ＳＷｌｔと、第４回路スイッチＳＷＣ０４と、を含む。配線ＳＷｌｔは、所定の電位に設定される。配線ＳＷｌｔは、例えば、配線ＴＳＩＧ１〜ＴＳＩＧ３などを含む。第４回路スイッチＳＷＣ０４の一端は、上記の所定の電位に設定される配線ＳＷｌｔと電気的に接続される。第２回路スイッチＳＷＣ０４の他端は、駆動素子７１と電気的に接続される。具体的には、第４回路スイッチＳＷＣ０４の他端は、接続電極１０ｃａと電気的に接続される。

例えば、第４回路部Ｃ０４の少なくとも一部は、駆動素子７１と第１基板１０との間に配置される。第４回路部Ｃ０４は、例えば、表示のテストのために用いられる。第４回路部Ｃ０４は、必要に応じて設けられ、省略しても良い。

第１回路部Ｃ０１は、例えば、コモン配線スイッチブロック（ＣＯＭＳＷブロック）である。第２回路部Ｃ０２は、例えば、信号線用スイッチブロックである。第３回路部Ｃ０３は、例えば、スキャナブロックである。第４回路部Ｃ０４は、テストスイッチブロックである。

この例では、第１面１０ａ上において、第３回路部Ｃ０４の領域と、表示領域１０Ｄと、の間に、第１回路部Ｃ０１が配置される。第１回路部Ｃ０１の領域と、表示領域１０Ｄとの間に、第４回路部Ｃ０４が配置される。第４回路部Ｃ０１の領域と、表示領域１０Ｄとの間に、第２回路部Ｃ０２が配置される。

例えば、第３配線用接続線ＬＰ３は、第１回路部Ｃ０３の領域から、第４回路部Ｃ０４の領域と第２回路部Ｃ０２の領域とを通過して、表示領域１０Ｄまで延びる。第３配線用接続線ＬＰ３のうちの、第１回路部Ｃ０３の領域内、及び、第４回路部Ｃ０４の領域内に位置する部分には、例えば、Ａｌが用いられる。このＡｌの配線の幅は、例えば、１０μｍ以上５０μｍ以下であり、例えば、２５μｍ以上３５μｍ以下である。第３配線用接続線ＬＰ３のうちの、第２回路部Ｃ０２の領域内に位置する部分には、例えば、第３層の金属層（例えばＡｌ）が用いられる。この金属層の幅は、例えば、５０μｍを超え２００μｍ以下であり、例えば、８０μｍ以上１２０μｍ以下である。

例えば、複数の接続電極１０ｃａが設けられる。この例では、第２配線用スイッチＳＷＬ２（第１信号線スイッチＳＷｌ１及び第２信号線スイッチＳＷｌ２）により、接続電極１０ｃａの１つは、２つの第２配線Ｌ２に対応する。

複数の接続電極１０ｃａの一部どうしの間の距離は、第１間隔（パッド間隔）に設定される。複数の接続電極１０ｃａの別の一部どうしの間の距離は、第２間隔に設定される。第２間隔は、第１間隔の約２倍（例えば１．５倍以上２．５倍以下）に設定される。

すなわち、複数の接続電極１０ｃａの間の領域のうちの１つを、第３配線用接続線ＬＰ３は通過する。第３配線用接続線ＬＰ３が通過する位置においては、複数の接続電極１０ｃａどうしの間隔は、第２間隔ＷＰに設定される。複数の接続電極１０ｃａの間の領域のうちで、第３配線用接続線ＬＰ３が通過しない部分においては、複数の接続電極１０ｃａどうしの間隔は、第１間隔に設定される。

以下、表示装置１１０の動作の例について説明する。
既に説明したように、駆動部６０は、制御回路部７５と駆動素子７１とに電気的に接続された制御部６３をさらに含む。制御部６３は、制御回路部７５及び駆動素子７１に、第１動作と第２動作とを実施させる。

図６は、第１動作ＯＰ１を例示している。第１動作ＯＰ１においては、表示装置１１０は、表示を行う。例えば、表示期間と非表示期間とが設けられる。第１動作ＯＰ１は、表示期間において実施される。第１動作ＯＰ１においては、表示期間において、複数の第１配線Ｌ１のいずれか及び複数の第２配線Ｌ２のいずれかに接続された複数のスイッチ素子１１のうちのいずれかを選択する。選択されたスイッチ素子１１は、選択スイッチ素子１１ｓとされる。そして、複数の画素電極Ｐｘのうちの、選択スイッチ素子１１ｓと電気的に接続された画素電極（選択画素電極Ｐｘｓｌ）に画像電位を印加する。一方、複数の第３配線Ｌ３の少なくともいずれかに表示対向電位ＶＣＯＭＤＣを印加する。

すなわち、第１動作ＯＰ１においては、表示期間においては、複数の第１配線Ｌ１のいずれかを選択電位に設定しつつ、複数の第２配線Ｌ２に画像信号が供給される。

図４に関して説明したように、選択スイッチ素子１１ｓ（複数のスイッチ素子１１のうちの、選択電位が設定された第１配線Ｌ１と電気的に接続されたスイッチ素子１１）を介して、選択画素電極Ｐｘｓｌ（複数の画素電極Ｐｘのうちの選択スイッチ素子１１ｓと電気的に接続された画素電極Ｐｘ）を画像信号に基づく画像電位に設定する。そして、複数の第３配線Ｌ３の少なくともいずれかを表示対向電位ＶＣＯＭＤＣに設定する。

図６に例示するように、この第１動作ＯＰ１においては、第１電位スイッチＳＷＶ１は導通状態であり、第２電位スイッチＳＷＶ１は、非導通状態である。これにより、第３配線Ｌ３は、表示対向電位ＶＣＯＭＤＣに設定される。

導通状態は、低抵抗状態である。非導通状態は、高抵抗状態である。導通状態のスイッチにおいて、一端と他端との間に電流が通電可能である。非導通状態のスイッチにおいて、一端と他端との間には、電流は実質的に流れない。

一方、この例では、ある時刻において、第１信号線スイッチＳＷｌ１は導通状態であり、第２信号線スイッチＳＷｌ２は非導通状態である。これにより、例えば、赤色画素と、緑色画素と、への書き込みが行われる。別の時刻（図示しない）において、第１信号線スイッチＳＷｌ１は非導通状態であり、第２信号線スイッチＳＷｌ２は導通状態とされる。これにより、青色画素と、別の赤色画素と、への書き込みが行われる。

図６に例示するように、第１動作ＯＰ１において、第４回路スイッチＳＷＣ０４は、非導通状態である。
このようにして、表示装置１１０において、表示が行われる。

以下、第２動作の例について説明する。
図７は、第１の実施形態に係る表示装置を例示する模式図である。
図７は、表示装置１１０の第２動作ＯＰ２を例示している。第２動作ＯＰ２においては、例えば、タッチ入力の検出が行われる。第２動作ＯＰ２は、非表示期間に実施される。

既に説明したように、第２動作ＯＰ２においては、複数の第４配線Ｌ４の少なくともいずれかと、複数の第３配線Ｌ３の少なくともいずれかと、の間に流れる電流が検知される。すなわち、複数の第４配線Ｌ４の少なくともいずれかに近接する物体による、複数の第４配線Ｌ４の少なくともいずれかと、複数の第３配線Ｌ３の少なくともいずれかと、の間の容量の変化に基づく電流の変化が検出される。

例えば、検出動作に対応する選択状態の第３配線Ｌ３（コモン線ＣＬ）には、例えば、高周波信号が入力される。この高周波信号においては、表示対向電位ＶＣＯＭＤＣと、検出電位ＴＳＶＣＯＭと、の間で、電圧が交互に切り替えられる。この動作は、例えば、第１電位スイッチＳＷＶ１と第２電位スイッチＳＷＶ２とにより行われる。この動作は、第３回路部Ｃ０３（例えば、選択状態の第２シフトレジスタ３１２）により制御される。この高周波信号を用いて、第３配線Ｌ３と第４配線Ｌ４との間に流れる電流が検出される。

一方、非選択状態の第３配線Ｌ３は、例えば、表示対向電位ＶＣＯＭＤＣまたは検出電位ＴＳＶＣＯＭに設定される。

このとき、図７に例示するように、第２動作ＯＰ２においては、第２配線用スイッチＳＷＬ２（例えば、第１信号線スイッチＳＷｌ１及び第２信号線スイッチＳＷｌ２など）は、非導通状態とされる。すなわち、第２動作ＯＰ２においては、複数の第２配線Ｌ２の少なくともいずれかの電位は、浮遊電位とされる。これにより、第２配線Ｌ２と第３配線Ｌ３との間に形成される容量が低減できる。これにより、第２動作ＯＰ２における第３配線Ｌ３の電位の変化が高速化できる。

実施形態において、例えば、制御回路部７５の少なくとも一部は、表示部ＤＰに用いられる材料により形成される。

例えば、制御回路部７５に含まれるスイッチ（例えば、第３配線用スイッチＳＷＬ３など）は、スイッチ素子１１に含まれる半導体層１２と同じ材料を含む。

例えば、回路部（例えば第１回路部Ｃ０１など）は、第１〜第３配線Ｌ１〜Ｌ３の少なくともいずれかに含まれる金属層と同じ材料を含む。

例えば、制御回路部７５の少なくとも一部を、表示部ＤＰの形成の際に一緒に形成しても良い。これにより、工程が簡単になる。

図８（ａ）及び図８（ｂ）は、第１の実施形態に係る別の表示装置を例示する模式図である。
図８（ａ）は、本実施形態に係る別の表示装置１１１における、駆動素子７１、及び、制御回路部７５を例示する模式的透過平面図である。図８（ｂ）は、図１（ａ）のＡ１−Ａ２線断面に対応する模式的断面図である。
図８（ａ）に例示するように、駆動素子７１には、第１出力電極７１ａと入力電極７１ｉとが設けられる。さらに、この例では、電極層７１ｅが設けられている。この電極層７１ｅの厚さは、例えば、第１出力電極７１ａの厚さと実質的に同じであり、入力電極７１ｉの厚さと実質的に同じである。

図８（ｂ）に例示するように、表示装置１１１は、制御接続部材７２ｅをさらに含む。一方、この例では、第１基板部１０ｕは、電極膜１０ｃｅをさらに含む。図８（ａ）においては、制御接続部材７２ｅ及び電極膜１０ｃｅは、省略されている。

電極膜１０ｃｅは、周辺領域１０Ｐにおいて、第１基板１０の上（第１面１０ａの上）に設けられる。制御接続部材７２ｅは、電極層７１ｅと電極膜１０ｃｅとの間に配置される。すなわち、制御接続部材７２ｅは、駆動素子７１と第１基板１０との間に配置される。制御接続部材７２ｅは、駆動素子７１と第１基板１０との間の距離を制御する。

例えば、電極層７１ｅ、制御接続部材７２ｅ及び電極膜１０ｃｅの少なくともいずれかにより、アイランドバンプが形成される。例えば、アイランドバンプは、接地電位または浮遊電位に設定しても良い。

駆動素子７１は、比較的大きなサイズを有する。駆動素子７１及び第１基板１０の少なくともいずれかにおいて歪が生じ易い。制御接続部材７２ｅを用いて駆動素子７１と第１基板１０との間の距離を一定に制御することで、安定した接続が確保できる。高い信頼性が得られる。

図９（ａ）及び図９（ｂ）は、第１の実施形態に係る別の表示装置を例示する模式図である。
図９（ａ）は、本実施形態に係る別の表示装置１１２における、駆動素子７１、及び、制御回路部７５を例示する模式的透過平面図である。図９（ｂ）は、図１（ａ）のＡ１−Ａ２線断面に対応する模式的断面図である。
図９（ａ）に例示するように、駆動素子７１には、第１出力電極７１ａと入力電極７１ｉとに加え、第２出力電極７１ｂが設けられる。第２出力電極７１ｂの厚さは、例えば、第１出力電極７１ａの厚さと実質的に同じであり、入力電極７１ｉの厚さと実質的に同じである。第２出力電極７１ｂは、例えば、表示対向電位ＶＣＯＭＤＣを出力可能である。

図９（ｂ）に例示するように、第２出力電極７１ｂは、駆動素子７１の、第１基板１０側の面に設けられている。

表示装置１１２は、第２接続部材７２ｂをさらに含む。第２接続部材７２ｂは、第２出力電極７１ｂと、表示対向電位線ＣＯＭｌと、の間に配置される。第２接続部材７２ｂは、第２出力電極７１ｂと表示対向電位線ＣＯＭｌとを電気的に接続する。

この例では、駆動素子７１の第２出力電極７１ｂから、表示対向電位ＶＣＯＭＤＣが出力される。そして、表示対向電位ＶＣＯＭＤＣは、第２接続部材７２ｂを介して、表示対向電位線ＣＯＭｌに供給される。

表示装置１１１においては、制御接続部材７２ｅは、駆動素子７１と第１基板１０との間の距離を制御するために用いられている。これに対して、表示装置１１２においては、第２接続部材７２ｂは、駆動素子７１と第１基板１０との間の距離を制御しつつ、表示対向電位ＶＣＯＭＤＣの供給経路としても用いられる。表示装置１１２においては、周辺領域１０Ｐの面積をさらに削減できる。

表示装置１１２においては、アイランドバンプが表示対向電位ＶＣＯＭＤＣの供給経路として用いられる。これにより、例えば、回路部（例えば第１回路部Ｃ０１及び第３回路部Ｃ０３など）に含まれるスイッチのサイズを大きくすることができる。スイッチのインピーダンスを低減できる。

図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る別の表示装置を例示する模式図である。
図１０（ａ）は、本実施形態に係る別の表示装置１１３における、駆動素子７１、及び、制御回路部７５を例示する模式的透過平面図である。図１０（ｂ）は、図１（ａ）のＡ１−Ａ２線断面に対応する模式的断面図である。
図１１は、第１の実施形態に係る別の表示装置を例示する模式図である。
図１１は、表示装置１１３における、駆動素子７１、及び、制御回路部７５を例示する模式的平面図である。

この例では、駆動素子７１は、第３回路部Ｃ０３の機能を有する。例えば、駆動素子７１内に、第１シフトレジスタ３１１及び第２シフトレジスタ３１２などが設けられる。

図１０（ａ）及び図１１に示すように、駆動素子７１に、第３出力電極７１ｃが設けられる。第３出力電極７１ｃから、例えば、シフトレジスタ（第１シフトレジスタ３１１及び第２シフトレジスタ３１２など）の出力７１ｃｏが出力される。すなわち、第３出力電極７１ｃは、第３配線用スイッチＳＷＬ３の制御信号を出力する。

図１０（ｂ）に例示するように、表示装置１１３は、第３接続部材７２ｃをさらに含む。第３出力電極７１ｃは、駆動素子７１の、第１基板１０側の面に設けられている。

第３接続部材７２ｃは、第３出力電極７１ｃと、第１制御配線ＳＷＧＬ１（または第２制御配線ＳＷＧＬ２など）と、の間に配置される。第３接続部材７２ｃは、第３出力電極７１ｃと第１制御配線ＳＷＧＬ１とを電気的に接続する。すなわち、第３接続部材７２ｃは、第３出力電極７１ｃと第１基板１０との間に設けられる。

この例では、駆動素子７１の第３出力電極７１ｃから、第３配線用スイッチＳＷＬ３（第１電位スイッチＳＷＶ１及び第２電位スイッチＳＷＶ２など）の制御信号が出力される。この制御信号が、第３接続部材７２ｃを介して、第３配線用スイッチＳＷＬ３に供給される。

表示装置１１３においては、アイランドバンプから、第１回路部Ｃ０１の制御パルスが出力される。表示装置１１３においては、周辺領域１０Ｐの面積を縮小できる。または、表示装置１１３においては、例えば、第１回路部Ｃ０１が設けられる領域の面積を拡大できる。例えば、第１回路部Ｃ０１に設けられるスイッチの面積が拡大でき、スイッチのインピーダンスを低減できる。

表示装置１１３においては、例えば、任意のバンプから、第１回路部Ｃ０１の制御パルスを出力できる。これにより、任意の第３配線Ｌ３を選択状態にすることができる。これにより、例えば、タッチ入力の検出動作において、ランダムアクセスの検出が可能になる。より高効率の動作が可能になる。

（第２の実施形態）
図１２は、第２の実施形態に係る表示装置の一部を例示する模式的断面図である。
図１２に示すように、本実施形態に係る表示装置１２０においては、カラーフィルタ層２５と、複数の第５配線Ｌ５と、がさらに設けられる。これ以外は、表示装置１１０（または表示装置１１１〜１１３）に関して説明した構成が適用できる。

カラーフィルタ層２５は、赤色フィルタ層ＲＦと、緑色フィルタ層ＧＦと、青色フィルタ層ＢＦと、を含む。

カラーフィルタ層２５は、第１境界部ｐ１と、第２境界部ｐ２と、第３境界部ｐ３と、を有する。第１境界部ｐ１は、赤色フィルタ層ＲＦと緑色フィルタ層ＧＦとの間の境界部である。第２境界部ｐ２は、緑色フィルタ層ＧＦと青色フィルタ層ＢＦとの間の境界部である。第３境界部ｐ３は、青色フィルタ層ＢＦと赤色フィルタ層ＲＦとの間の境界部である。

複数の第５配線Ｌ５は、第２方向（例えば、Ｙ軸方向）に延在する。複数の第５配線Ｌ５のそれぞれは、複数の第３配線Ｌ３のいずれかに電気的に接続されている。複数の第５配線Ｌ５のそれぞれの電気抵抗は、複数の第３配線Ｌ３のそれぞれの電気抵抗よりも低い。第５配線Ｌ５は、第３配線Ｌ３の補助配線となる。

既に説明したように、第３配線Ｌ３として、光透過性の導電材料が用いられる。一方、第５配線Ｌ５には、低抵抗の材料（金属など）が用いられる。これにより、第３配線Ｌ３の実効的な抵抗が低減できる。クロストークの発生が抑制できる。例えば、開口率の低減が抑制できる。

この例では、複数の第５配線Ｌ５は、Ｘ−Ｙ平面に投影したときに、第１境界部ｐ１または第２境界部ｐ２と重なる。第５配線Ｌ５は、第３境界部ｐ３とは重ならなくても良い。

第５配線Ｌ５の透過率は、比較的低い。第５配線Ｌ５は、遮光膜として機能する。緑は、視感度が高いため、第１境界部ｐ１及び第２境界部ｐ２においては、光漏れが生じる可能性がある。このとき、第１境界部ｐ１及び第２境界部ｐ２と重なるように第５配線Ｌ５を設けることで、光漏れが抑制できる。表示品位が向上する。一方、視感度が低い赤と青との間の境界部である第３境界部ｐ３においては、光漏れが抑制されている。このため、第５配線Ｌ５を第３境界部ｐ３に重ねなくても良い。

この例では、複数の第３配線Ｌ３どうしの間隙Ｇ３の少なくともいずれかは、Ｘ−Ｙ平面に投影したときに、第３境界部ｐ３と重なる。光漏れが少ない第３境界部ｐ３の位置に、間隙Ｇ３を配置することで、均一な表示が得やすくなる。

図１２に例示するように、遮光層２７（例えばブラックマトリクス）をさらに設けても良い。遮光層２７は、Ｘ−Ｙ平面に投影したときに、第１境界部ｐ１、第２境界部ｐ２及び第３境界部ｐ３のそれぞれと重なる部分を有する。これにより、光漏れがさらに抑制でき、より高品位の表示が得られる。

遮光層２７には、クロムまたはクロム化合物などが用いられる。遮光層２７として、黒色の樹脂を用いても良い。遮光層２７として、赤色フィルタ層ＲＦと、緑色フィルタ層ＧＦと、青色フィルタ層ＢＦと、の少なくとも２つを積層した積層膜を用いても良い。

第１の実施形態に関して説明した構成及び動作と、第２の実施形態と組み合わせても良い。

（第３の実施形態）
図１３は、第３の実施形態に係る電子装置を例示する模式的斜視図である。
図１３に示すように、本実施形態に係る電子機器５１０は、表示装置１１０を含む。表示装置として、第１及び第２の実施形態に関して説明した表示装置、及び、それの変形を用いても良い。この例では、電子機器５１０は、表示装置１１０を内部に格納する筐体５８０をさらに含む。電子機器５１０として、例えば、携帯電話、携帯情報端末、パーソナルコンピュータ、各種の情報機器などが用いられる。

本実施形態に係る電子機器５１０は、第１及び第２の実施形態に係る表示装置を用いることで、小型の電子装置が提供できる。

実施形態によれば、小型の表示装置が提供できる。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、表示装置に含まれる配線、スイッチ素子、表示層、絶縁層、駆動部、スイッチ、セレクタ及び回路などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

（１）開示される発明の一態様は、表示領域と、周辺領域と、を含む第１面を有する第１基板と、
前記表示領域に設けられた表示部であって、
前記周辺領域から前記表示領域に向かう方向に対して交差する第１方向に延在し前記第１方向と交差する第２方向に並ぶ複数の第１配線と、
前記第２方向に延在し前記第１方向に並ぶ複数の第２配線と、
それぞれが前記複数の第１配線のいずれか及び前記複数の第２配線のいずれかと電気的に接続された複数のスイッチ素子と、
それぞれが前記複数のスイッチ素子のそれぞれと電気的に接続された複数の画素電極と、
前記第２方向に延在し前記第１方向に並ぶ複数の第３配線と、
を含む表示部と、
前記周辺領域に設けられた制御回路部であって、前記制御回路部は第１回路部を含み、前記第１回路部は、
前記複数の第３配線の少なくともいずれかと電気的に接続された第３配線用接続線と、
前記第３配線用接続線と電気的に接続された第３配線用スイッチと、
を含む制御回路部と、
を含む第１基板部と、
前記第１面に対向する第２面と、前記第２面の反対側の第３面と、を有する第２基板と、
前記第３面に設けられ前記第３面に対して平行で前記第２方向に対して交差する第３方向に延在し前記第３面に対して平行で前記第３方向と交差する第４方向に並ぶ複数の第４配線と、
を含む第２基板部と、
前記第１基板部と前記第２基板部との間に設けられ前記複数の画素電極に与えられる電気信号に基づいて、光学動作を行う表示層と、
前記周辺領域の上に設けられ前記電気信号を出力可能な駆動素子と、
を有し、
前記第１回路部の少なくとも一部は、前記駆動素子と前記第１基板との間に配置される、表示装置である。

（２）開示される発明の一態様は、前記制御回路部は、第２回路部及び接続電極をさらに含み、
前記接続電極は、前記駆動素子と電気的に接続され、
前記第２回路部は、
一端が前記接続電極と電気的に接続された第２配線用スイッチと、
前記第２配線用スイッチの他端と前記複数の第２配線のいずれかとを電気的に接続する第２配線用接続線と、
を含み、
前記駆動素子は、前記接続電極、前記第２配線用スイッチ及び前記第２配線用接続線を介して前記電気信号を前記第２配線の前記いずれかに供給する、（１）に記載の表示装置である。

（３）開示される発明の一態様は、前記第１面に投影したときに、前記第２回路部の少なくとも一部は、前記駆動素子と重ならない、（２）に記載の表示装置である。

（４）開示される発明の一態様は、前記第１回路部は、
前記周辺領域に設けられ表示対向電位に設定される表示対向電位線と、
前記周辺領域に設けられ前記表示対向電位とは異なる検出電位に設定される検出電位線と、
をさらに含み、
前記第３配線用スイッチは、
一端が前記表示対向電位線と電気的に接続され他端が前記第３配線用接続線と電気的に接続された第１電位スイッチと、
一端が前記検出電位線と電気的に接続され他端が前記第３配線用接続線と電気的に接続された第２電位スイッチと、
を含む、（２）または（３）に記載の表示装置である。

（５）開示される発明の一態様は、第１接続部材をさらに備え、
前記駆動素子は、前記第１基板側の面に設けられ前記電気信号を出力する第１出力電極を含み、
前記第１接続部材は、前記第１出力電極と前記接続電極との間に配置され、前記第１出力電極と前記接続電極とを電気的に接続する、（３）又は（４）に記載の表示装置である。

（６）開示される発明の一態様は、第２接続部材をさらに備え、
前記駆動素子は、前記第１基板側の面に設けられ前記表示対向電位を出力する第２出力電極を含み、
前記第２接続部材は、前記第２出力電極と前記表示対向電位線との間に配置され、前記第２出力電極と前記表示対向電位線とを電気的に接続する、（４）又は（５）に記載の表示装置である。

（７）開示される発明の一態様は、第３接続部材をさらに備え、
前記駆動素子は、前記第１基板側の面に設けられ前記第３配線用スイッチの制御信号を出力する第３出力電極を含み、
前記第３接続部材は、前記第３出力電極と前記第１基板との間に設けられ、前記制御信号は、前記第３接続部材を介して、前記第３配線用スイッチに供給される、（４）又は（５）に記載の表示装置である。

（８）開示される発明の一態様は、前記駆動素子と前記第１基板との間に配置され、前記駆動素子と前記第１基板との間の距離を制御する制御接続部材を有する、（４）乃至（７）のいずれか１つに記載の表示装置である。

（９）開示される発明の一態様は、前記制御回路部は、第４回路部をさらに含み、
前記第４回路部は、
所定の電位に設定可能な配線と、
一端が前記所定の電位に設定可能な前記配線と電気的に接続され他端が前記駆動素子と電気的に接続された第４回路スイッチと、
を含む、（４）乃至（８）のいずれか１つに記載の表示装置である。

（１０）開示される発明の一態様は、前記制御回路部と前記駆動素子とに電気的に接続された制御部をさらに含み、
前記制御部は、前記制御回路部及び前記駆動素子に、第１動作を実施させ、
前記第１動作は、表示期間において、
前記複数の第１配線のいずれか及び前記複数の第２配線のいずれかに接続された前記複数のスイッチ素子のうちのいずれかを選択し、
前記複数の画素電極のうちの前記選択されたスイッチ素子と電気的に接続された画素電極に画像電位を印加し、
前記複数の第３配線の少なくともいずれかに表示対向電位を印加する、（４）乃至（９）のいずれか１つに記載の表示装置である。

（１１）開示される発明の一態様は、前記制御部は、前記制御回路部及び前記駆動素子に、第２動作をさらに実施させ、
前記第２動作は、非表示期間において、前記複数の第２配線の少なくともいずれかの電位を浮遊電位とする、（１０）に記載の表示装置である。

（１２）開示される発明の一態様は、前記第２動作において、前記複数の第４配線の少なくともいずれかと、前記複数の第３配線の少なくともいずれかと、の間に形成される容量の変化を検知する検出部を有する、（１０）または（１１）に記載の表示装置である。

（１３）開示される発明の一態様は、赤色フィルタ層と、緑色フィルタ層と、青色フィルタ層と、を含むカラーフィルタ層と、
前記第２方向に延在する複数の第５配線と、
をさらに含み、
前記カラーフィルタ層は、前記赤色フィルタ層と前記緑色フィルタ層との間の第１境界部と、前記緑色フィルタ層と前記青色フィルタ層との間の第２境界部と、前記青色フィルタ層と前記赤色フィルタ層との間の第３境界部と、を有し、
前記複数の第５配線のそれぞれは、複数の第３配線のいずれかに電気的に接続され、
前記複数の第５配線のそれぞれの電気抵抗は、前記複数の第３配線のそれぞれの電気抵抗よりも低く、
前記複数の第５配線は、前記第１方向及び前記第２方向を含む平面に投影したときに、前記第１境界部または前記第２境界部と重なり、前記第３境界部とは重ならない、（１）乃至（１２）のいずれか１つに記載の表示装置である。

（１４）開示される発明の一態様は、前記複数の第３配線どうしの間隙の少なくともいずれかは、前記第１方向及び前記第２方向を含む平面に投影したときに、前記第３境界部と重なる、（１３）に記載の表示装置である。

（１５）開示される発明の一態様は、赤色フィルタ層と、緑色フィルタ層と、青色フィルタ層と、を含むカラーフィルタ層をさらに含み、
前記カラーフィルタ層は、前記赤色フィルタ層と前記緑色フィルタ層との間の第１境界部と、前記緑色フィルタ層と前記青色フィルタ層との間の第２境界部と、前記青色フィルタ層と前記赤色フィルタ層との間の第３境界部と、を有し、
前記複数の第３配線どうしの間隙の少なくともいずれかは、前記第１方向及び前記第２方向を含む平面に投影したときに、前記第３境界部と重なる、（１）乃至（１２）のいずれか１つに記載の表示装置である。

１０…第１基板、 １０Ｄ…表示領域、 １０Ｐ…周辺領域、 １０ａ…第１面、 １０ｃａ…接続電極、 １０ｃｅ…電極膜、 １０ｃｉ…入力接続電極、 １０ｕ…第１基板部、 １１…スイッチ素子、 １１ｇ…ゲート、 １１ｉ…ゲート絶縁膜、 １１ｎ…非選択スイッチ素子、 １１ｓ…選択スイッチ素子、 １２…半導体層、 １２ａ…第１部分、 １２ｂ…第２部分、 １２ｃ…第３部分、 １３…層間絶縁膜、 １５ａ…第１接続部、 １５ｂ…第２接続部、 １５ｃ…第１接続導電部、 １５ｄ…第２接続導電部、 １７…第３接続導電部、 １８…第１配向膜、 ２０…第２基板、 ２０ａ…第２面、 ２０ｂ…第３面、 ２０ｕ…第２基板部、 ２５…カラーフィルタ層、 ２７…遮光層、 ２８…第２配向膜、 ３０…表示層、 ３５…画素、 ３５ａ…第１色画素、 ３５ｂ…第２色画素、 ３７…封止部、 ５１…第１偏光層、 ５２…第２偏光層、 ５５…バックライト部、 ６０…駆動部、 ６１…第１駆動回路、 ６２…第２駆動回路、 ６３…制御部、 ６５…検出回路、 ７１…駆動素子、 ７１ａ…第１出力電極、 ７１ｂ…第２出力電極、 ７１ｃ…第３出力電極、 ７１ｃｏ…出力、 ７１ｅ…電極層、 ７１ｉ…入力電極、 ７２ａ…第１接続部材、 ７２ｂ…第２接続部材、 ７２ｃ…第３接続部材、 ７２ｅ…制御接続部材、 ７２ｉ…入力接続部材、 ７５…制御回路部、 ７６ａ、７６ｂ…第１、第２ゲートドライバ、 ７８ａ、７８ｂ…第１、第２基板コネクタ部、 ８１…第１回路基板、 ８１ｃ…接続導電部材、 ８２…第２回路基板、 ８３…検出部、 １１０、１１１、１１２、１１３、１２０…表示装置、 ２１０…駆動装置、 ３１１…第１シフトレジスタ、 ３１２…第２シフトレジスタ、 ５１０…、電子機器、 ５８０…筐体、 ＢＦ…青色フィルタ層、 Ｃ０１〜Ｃ０４…第１〜第４回路部、 ＣＬ…コモン線、 ＣＬ１、ＣＬ２、ＣＬＮ…コモン線、 ＣＯＭｌ…表示対向電位線、 Ｃｓ…蓄積容量、 ＤＰ…表示部、 Ｇ３…間隙、 ＧＦ…緑色フィルタ層、 ＧＬ…ゲート線、 ＧＬ１、ＧＬ２、ＧＬｎ…ゲート線、 ＧＬｎｓ…非選択ゲート線、 ＧＬｓｌ…選択ゲート線、 Ｉ１、Ｉ２…第１、第２絶縁層、 Ｌ１〜Ｌ５…第１〜第５配線、 ＬＰ２…第２配線用接続線、 ＬＰ３…第３配線用接続線、 ＯＰ１、ＯＰ２…第１、第２動作、 Ｐｘ…画素電極、 Ｐｘａ、Ｐｘｂ…第１、第２色画素電極、 Ｐｘｎｓ…非選択画素電極、 Ｐｘｓ…部分、 Ｐｘｓｌ…選択画素電極、 ＲＦ…赤色フィルタ層、 ＲＬ…検出線、 ＲＬ１、ＲＬ２、ＲＬＭ…検出線、 ＳＬ…信号線、 ＳＬ１、ＳＬ２、ＳＬｍ…信号線、 ＳＬａ、ＳＬｂ…第１、第２色配線、 ＳＷＣ０４…第４回路スイッチ、 ＳＷＧＬ１…第１制御配線、 ＳＷＧＬ２…第２制御配線、 ＳＷＬ２…第２配線用スイッチ、 ＳＷＬ３…第３配線用スイッチ、 ＳＷＶ１…第１電位スイッチ、 ＳＷＶ２…第２電位スイッチ、 ＳＷｌ１…第１信号線スイッチ、 ＳＷｌ２…第２信号線スイッチ、 ＳＷｌｔ…配線、 ＴＳＩＧ１〜ＴＳＩＧ３…配線、 ＴＳＶＣＯＭ…検出電位、 ＴＳＶｌ…検出電位線、 Ｕｆ…上面、 ＶＣＯＭＤＣ…表示対向電位、 ＷＰ…間隔、 ｐ１〜ｐ３…第１〜第３境界部

Claims (15)

1. 表示領域と、周辺領域と、を含む第１面を有する第１基板と、
   前記表示領域に設けられた表示部であって、
   前記周辺領域から前記表示領域に向かう方向に対して交差する第１方向に延在し前記第１方向と交差する第２方向に並ぶ複数の第１配線と、
   前記第２方向に延在し前記第１方向に並ぶ複数の第２配線と、
   それぞれが前記複数の第１配線のいずれか及び前記複数の第２配線のいずれかと電気的に接続された複数のスイッチ素子と、
   それぞれが前記複数のスイッチ素子のそれぞれと電気的に接続された複数の画素電極と、
   前記第２方向に延在し前記第１方向に並ぶ複数の第３配線と、
   を含む表示部と、
   前記周辺領域に設けられた制御回路部であって、前記制御回路部は第１回路部を含み、前記第１回路部は、
   前記複数の第３配線の少なくともいずれかと電気的に接続された第３配線用接続線と、
   前記第３配線用接続線と電気的に接続された第３配線用スイッチと、
   を含む制御回路部と、
   を含む第１基板部と、
   前記第１面に対向する第２面と、前記第２面の反対側の第３面と、を有する第２基板と、
   前記第３面に設けられ前記第３面に対して平行で前記第２方向に対して交差する第３方向に延在し前記第３面に対して平行で前記第３方向と交差する第４方向に並ぶ複数の第４配線と、
   を含む第２基板部と、
   前記第１基板部と前記第２基板部との間に設けられ前記複数の画素電極に与えられる電気信号に基づいて、光学動作を行う表示層と、
   前記周辺領域の上に設けられ前記電気信号を出力可能な駆動素子と、
   を有し、
   前記第１回路部の少なくとも一部は、前記駆動素子と前記第１基板との間に配置される、表示装置。
2. 前記制御回路部は、第２回路部及び接続電極をさらに含み、
   前記接続電極は、前記駆動素子と電気的に接続され、
   前記第２回路部は、
   一端が前記接続電極と電気的に接続された第２配線用スイッチと、
   前記第２配線用スイッチの他端と前記複数の第２配線のいずれかとを電気的に接続する第２配線用接続線と、
   を含み、
   前記駆動素子は、前記接続電極、前記第２配線用スイッチ及び前記第２配線用接続線を介して前記電気信号を前記第２配線の前記いずれかに供給する、請求項１に記載の表示装置。
3. 前記第１面に投影したときに、前記第２回路部の少なくとも一部は、前記駆動素子と重ならない、請求項２に記載の表示装置。
4. 前記第１回路部は、
   前記周辺領域に設けられ表示対向電位に設定される表示対向電位線と、
   前記周辺領域に設けられ前記表示対向電位とは異なる検出電位に設定される検出電位線と、
   をさらに含み、
   前記第３配線用スイッチは、
   一端が前記表示対向電位線と電気的に接続され他端が前記第３配線用接続線と電気的に接続された第１電位スイッチと、
   一端が前記検出電位線と電気的に接続され他端が前記第３配線用接続線と電気的に接続された第２電位スイッチと、
   を含む、請求項２又は３に記載の表示装置。
5. 第１接続部材をさらに備え、
   前記駆動素子は、前記第１基板側の面に設けられ前記電気信号を出力する第１出力電極を含み、
   前記第１接続部材は、前記第１出力電極と前記接続電極との間に配置され、前記第１出力電極と前記接続電極とを電気的に接続する、請求項３又は４に記載の表示装置。
6. 第２接続部材をさらに備え、
   前記駆動素子は、前記第１基板側の面に設けられ前記表示対向電位を出力する第２出力電極を含み、
   前記第２接続部材は、前記第２出力電極と前記表示対向電位線との間に配置され、前記第２出力電極と前記表示対向電位線とを電気的に接続する、請求項４又は請求項５に記載の表示装置。
7. 第３接続部材をさらに備え、
   前記駆動素子は、前記第１基板側の面に設けられ前記第３配線用スイッチの制御信号を出力する第３出力電極を含み、
   前記第３接続部材は、前記第３出力電極と前記第１基板との間に設けられ、前記制御信号は、前記第３接続部材を介して、前記第３配線用スイッチに供給される、請求項４又は請求項５に記載の表示装置。
8. 前記駆動素子と前記第１基板との間に配置され、前記駆動素子と前記第１基板との間の距離を制御する制御接続部材を有する、請求項４乃至請求項７のいずれか１つに記載の表示装置。
9. 前記制御回路部は、第４回路部をさらに含み、
   前記第４回路部は、
   所定の電位に設定可能な配線と、
   一端が前記所定の電位に設定可能な前記配線と電気的に接続され他端が前記駆動素子と電気的に接続された第４回路スイッチと、
   を含む、請求項４乃至請求項８のいずれか１つに記載の表示装置。
10. 前記制御回路部と前記駆動素子とに電気的に接続された制御部をさらに含み、
    前記制御部は、前記制御回路部及び前記駆動素子に、第１動作を実施させ、
    前記第１動作は、表示期間において、
    前記複数の第１配線のいずれか及び前記複数の第２配線のいずれかに接続された前記複数のスイッチ素子のうちのいずれかを選択し、
    前記複数の画素電極のうちの前記選択されたスイッチ素子と電気的に接続された画素電極に画像電位を印加し、
    前記複数の第３配線の少なくともいずれかに表示対向電位を印加する、請求項４乃至請求項９のいずれか１つに記載の表示装置。
11. 前記制御部は、前記制御回路部及び前記駆動素子に、第２動作をさらに実施させ、
    前記第２動作は、非表示期間において、前記複数の第２配線の少なくともいずれかの電位を浮遊電位とする、請求項１０に記載の表示装置。
12. 前記第２動作において、前記複数の第４配線の少なくともいずれかと、前記複数の第３配線の少なくともいずれかと、の間に形成される容量の変化を検知する検出部を有する、請求項１０又は請求項１１に記載の表示装置。
13. 赤色フィルタ層と、緑色フィルタ層と、青色フィルタ層と、を含むカラーフィルタ層と、
    前記第２方向に延在する複数の第５配線と、
    をさらに含み、
    前記カラーフィルタ層は、前記赤色フィルタ層と前記緑色フィルタ層との間の第１境界部と、前記緑色フィルタ層と前記青色フィルタ層との間の第２境界部と、前記青色フィルタ層と前記赤色フィルタ層との間の第３境界部と、を有し、
    前記複数の第５配線のそれぞれは、複数の第３配線のいずれかに電気的に接続され、
    前記複数の第５配線のそれぞれの電気抵抗は、前記複数の第３配線のそれぞれの電気抵抗よりも低く、
    前記複数の第５配線は、前記第１方向及び前記第２方向を含む平面に投影したときに、前記第１境界部または前記第２境界部と重なり、前記第３境界部とは重ならない、請求項１乃至請求項１２のいずれか１つに記載の表示装置。
14. 前記複数の第３配線どうしの間隙の少なくともいずれかは、前記第１方向及び前記第２方向を含む平面に投影したときに、前記第３境界部と重なる、請求項１３に記載の表示装置。
15. 赤色フィルタ層と、緑色フィルタ層と、青色フィルタ層と、を含むカラーフィルタ層をさらに含み、
    前記カラーフィルタ層は、前記赤色フィルタ層と前記緑色フィルタ層との間の第１境界部と、前記緑色フィルタ層と前記青色フィルタ層との間の第２境界部と、前記青色フィルタ層と前記赤色フィルタ層との間の第３境界部と、を有し、
    前記複数の第３配線どうしの間隙の少なくともいずれかは、前記第１方向及び前記第２方向を含む平面に投影したときに、前記第３境界部と重なる、請求項１乃至請求項１２のいずれか１つに記載の表示装置。

Images