JP2015228432A - Soi wafer manufacturing method and bonded soi wafer - Google Patents

Soi wafer manufacturing method and bonded soi wafer Download PDF

Info

Publication number
JP2015228432A
JP2015228432A JP2014113903A JP2014113903A JP2015228432A JP 2015228432 A JP2015228432 A JP 2015228432A JP 2014113903 A JP2014113903 A JP 2014113903A JP 2014113903 A JP2014113903 A JP 2014113903A JP 2015228432 A JP2015228432 A JP 2015228432A
Authority
JP
Japan
Prior art keywords
silicon layer
wafer
polycrystalline silicon
soi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014113903A
Other languages
Japanese (ja)
Inventor
徳弘 小林
Norihiro Kobayashi
徳弘 小林
石川　修
Osamu Ishikawa
修 石川
孝樹 輪島
Takaki Wajima
孝樹 輪島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2014113903A priority Critical patent/JP2015228432A/en
Publication of JP2015228432A publication Critical patent/JP2015228432A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an SOI wafer manufacturing method which can accumulate a polycrystalline silicon layer or an amorphous silicon layer so as not to progress single crystallization even though undergoing a heat treatment process of an SOI wafer manufacturing process and a device manufacturing process.SOLUTION: An SOI wafer manufacturing method comprises: a process of forming a polycrystalline silicon layer or an amorphous silicon layer on a bonding surface side of a base wafer; a process of forming an insulation film on one of or both of a surface of the polycrystalline silicon layer or the amorphous silicon layer, and a bonding surface of a bond wafer; a process of bonding the base wafer and the bond wafer via the insulation film; and a process of thinning the bond wafer to form an SOI layer. A wafer having resistivity of 100 Ω cm or more is used as the base wafer and the SOI wafer manufacturing method has a process of forming a thermal nitride film on the bonding surface side of the base wafer before the process of forming the polycrystalline silicon layer or the amorphous silicon layer on the bonding surface side of the base wafer.

Description

本発明は、ＳＯＩウェーハの製造方法及び貼り合わせＳＯＩウェーハに関する。   The present invention relates to an SOI wafer manufacturing method and a bonded SOI wafer.

ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）デバイス対応のＳＯＩウェーハとして、ベースウェーハの抵抗率を高抵抗化することで対処してきた。しかしながら、更なる高速化に対応するためにより高い周波数に対応することが必要になってきており、従来の高抵抗ウェーハの使用のみでは対処できなくなってきている。   As an SOI wafer for RF (Radio Frequency) devices, it has been dealt with by increasing the resistivity of the base wafer. However, it has become necessary to cope with higher frequencies in order to cope with further increase in speed, and it has become impossible to cope only with the use of conventional high-resistance wafers.

そこで、対応策としてＳＯＩウェーハの埋め込み酸化膜層（ＢＯＸ層）直下に、発生したキャリアを消滅させる効果を持つ層（キャリアトラップ層）を加えることが提案されており、高抵抗ウェーハ中に発生したキャリアを再結合させるための高抵抗の多結晶シリコン層をベースウェーハ上に形成することが必要となってきている。   Therefore, as a countermeasure, it has been proposed to add a layer (carrier trap layer) having an effect of eliminating generated carriers directly under the buried oxide film layer (BOX layer) of the SOI wafer, which is generated in the high resistance wafer. It has become necessary to form a high-resistance polycrystalline silicon layer on the base wafer for recombination of carriers.

特許文献１には、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することが記載されている。
一方、特許文献２にも、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶層を形成することが記載されており、更に、多結晶シリコン層の再結晶化を防止するため、多結晶シリコン層形成後の熱処理温度を制限している。
また、特許文献３には、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することは記載されていないが、ボンドウェーハと貼り合わせる側のベースウェーハ表面の表面粗さを大きくすることによって、キャリアトラップ層と同様の効果を得ることが記載されている。 Patent Document 1 describes that a polycrystalline silicon layer or an amorphous silicon layer as a carrier trap layer is formed at the interface between a BOX layer and a base wafer.
On the other hand, Patent Document 2 also describes that a polycrystalline layer as a carrier trap layer is formed at the interface between the BOX layer and the base wafer. Further, in order to prevent recrystallization of the polycrystalline silicon layer, The heat treatment temperature after the formation of the polycrystalline silicon layer is limited.
Patent Document 3 does not describe the formation of a polycrystalline silicon layer or an amorphous silicon layer as a carrier trap layer, but increases the surface roughness of the base wafer surface to be bonded to the bond wafer. By doing so, it is described that the same effect as the carrier trap layer is obtained.

特表２００７−５０７０９３号公報Special table 2007-507093 特表２０１３−５１３２３４号公報Special table 2013-513234 gazette 特開２０１０−２７８１６０号公報JP 2010-278160 A

上述したように、より高い周波数に対応するデバイスを作製するため、ＳＯＩウェーハのＢＯＸ層下にキャリアトラップ層を形成することが必要になってきている。
しかしながら、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、ＳＯＩウェーハ製造工程中又はデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化しキャリアトラップ層としての効果が減少してしまうという問題があった。
従って、多結晶シリコン層堆積後に熱処理を行っても単結晶化が進まないようにする必要がある。言い換えれば、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないようなコストが安く、効果が持続する多結晶シリコン層又は非晶質シリコン層を堆積する必要がある。
しかしながら、上記の特許文献１−３のいずれにも、多結晶シリコン層堆積後に熱処理を行っても単結晶化が進まないようにする技術については、開示も示唆もされていない。 As described above, it is necessary to form a carrier trap layer under the BOX layer of the SOI wafer in order to manufacture a device corresponding to a higher frequency.
However, when a normal polycrystalline silicon layer is deposited to form a carrier trap layer, the polycrystalline silicon layer is annealed and single-crystallized depending on the thermal history during the SOI wafer manufacturing process or device manufacturing process, and the effect as a carrier trap layer is obtained. There was a problem that it decreased.
Therefore, it is necessary to prevent the single crystallization from proceeding even if the heat treatment is performed after the polycrystalline silicon layer is deposited. In other words, a polycrystalline silicon layer or an amorphous silicon layer is deposited so that the cost is low and the effect does not proceed even if the heat treatment process of the SOI wafer manufacturing process or the heat treatment process of the device manufacturing process does not proceed. There is a need.
However, none of the above Patent Documents 1-3 discloses or suggests a technique for preventing the single crystallization from proceeding even if the heat treatment is performed after the deposition of the polycrystalline silicon layer.

本発明は、上記問題点に鑑みてなされたものであって、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層又は非晶質シリコン層を堆積することができるＳＯＩウェーハの製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and a polycrystalline silicon layer or an amorphous material is used so that single crystallization does not proceed even through a heat treatment step of an SOI wafer manufacturing step or a heat treatment step of a device manufacturing step. An object of the present invention is to provide an SOI wafer manufacturing method capable of depositing a quality silicon layer.

上記課題を解決するために、本発明では、
いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法において、
前記ベースウェーハの貼り合わせ面側に多結晶シリコン層又は非晶質シリコン層を形成する工程と、
該多結晶シリコン層又は非晶質シリコン層の表面、及び前記ボンドウェーハの貼り合わせ面のいずれか又は両方に前記絶縁膜を形成する工程と、
該絶縁膜を介して前記ベースウェーハと前記ボンドウェーハを貼り合わせる工程と、
貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程と
を有する方法であって、
前記ベースウェーハとして、抵抗率が１００Ω・ｃｍ以上のものを用い、前記ベースウェーハの貼り合わせ面側に多結晶シリコン層又は非晶質シリコン層を形成する工程の前に、前記ベースウェーハの貼り合わせ面側に熱窒化膜を形成する工程を有するＳＯＩウェーハの製造方法を提供する。 In order to solve the above problems, in the present invention,
In any of the methods for manufacturing a bonded SOI wafer by bonding a bond wafer made of a silicon single crystal and a base wafer together via an insulating film,
Forming a polycrystalline silicon layer or an amorphous silicon layer on the bonding surface side of the base wafer;
Forming the insulating film on either or both of the surface of the polycrystalline silicon layer or the amorphous silicon layer and the bonding surface of the bond wafer;
Bonding the base wafer and the bond wafer through the insulating film;
Forming a SOI layer by thinning the bonded wafer bonded together,
The base wafer having a resistivity of 100 Ω · cm or more is used, and the base wafer is bonded before the step of forming the polycrystalline silicon layer or the amorphous silicon layer on the bonding surface side of the base wafer. An SOI wafer manufacturing method including a step of forming a thermal nitride film on a surface side is provided.

このようなＳＯＩウェーハの製造方法であれば、ベースウェーハの多結晶シリコン層又は非晶質シリコン層を形成する表面に、熱処理で消失しにくい熱窒化膜を予め形成しておくことにより、多結晶シリコン層又は非晶質シリコン層が熱処理により単結晶化してキャリアトラップ層としての効果が減少してしまうことを効果的に抑制することができる。   In such an SOI wafer manufacturing method, a polycrystalline silicon layer or an amorphous silicon layer is formed on the surface of the base wafer by previously forming a thermal nitride film that does not easily disappear by heat treatment. It can be effectively suppressed that the silicon layer or the amorphous silicon layer is crystallized by heat treatment and the effect as the carrier trap layer is reduced.

またこのとき、前記熱窒化膜の厚さを０．５ｎｍ以上１０ｎｍ以下とすることが好ましい。
このような厚さとすることで、熱窒化膜を短時間で形成することができ、また多結晶シリコン層や非晶質シリコン層の熱処理による単結晶化を十分に抑制することができる。 At this time, the thickness of the thermal nitride film is preferably 0.5 nm or more and 10 nm or less.
With such a thickness, the thermal nitride film can be formed in a short time, and single crystallization due to heat treatment of the polycrystalline silicon layer or the amorphous silicon layer can be sufficiently suppressed.

またこのとき、前記熱窒化膜の形成をＲＴＡにより行うことが好ましい。
このように、熱窒化膜の形成をＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ：急速熱処理）によって行えば、短時間で熱窒化膜を形成することができる。また、多結晶シリコン層又は非晶質シリコン層を形成する際に用いるＣＶＤ装置等のエピタキシャル成長装置を用いてＲＴＡによる熱窒化膜の形成を行えば、熱窒化膜の形成と多結晶シリコン層又は非晶質シリコン層の形成を同一装置で連続的に実施することができるため、効率的である。 At this time, the thermal nitride film is preferably formed by RTA.
As described above, if the thermal nitride film is formed by RTA (Rapid Thermal Annealing), the thermal nitride film can be formed in a short time. Further, if a thermal nitride film is formed by RTA using an epitaxial growth apparatus such as a CVD apparatus used for forming a polycrystalline silicon layer or an amorphous silicon layer, the formation of the thermal nitride film and the polycrystalline silicon layer or the non-crystalline silicon layer Since the formation of the crystalline silicon layer can be carried out continuously with the same apparatus, it is efficient.

またこのとき、前記熱窒化膜を形成する前に前記ベースウェーハの表面に形成されている自然酸化膜を、水素雰囲気のＲＴＡにより除去した後、前記熱窒化膜の形成を行うことが好ましい。
このように、熱窒化膜の形成前に自然酸化膜を除去することによって、その後に形成される熱窒化膜への酸素の含有を抑制できるので、より消失しにくい熱窒化膜とすることができる。また、自然酸化膜の除去、熱窒化膜の形成、多結晶シリコン層又は非晶質シリコン層の形成を同一装置で連続的に実施することができるため、更に効率的である。 At this time, it is preferable to form the thermal nitride film after removing the natural oxide film formed on the surface of the base wafer by RTA in a hydrogen atmosphere before forming the thermal nitride film.
In this way, by removing the natural oxide film before the formation of the thermal nitride film, it is possible to suppress the inclusion of oxygen in the thermal nitride film formed thereafter, so that a thermal nitride film that is less likely to disappear can be obtained. . Further, since the removal of the natural oxide film, the formation of the thermal nitride film, and the formation of the polycrystalline silicon layer or the amorphous silicon layer can be carried out continuously with the same apparatus, it is more efficient.

またこのとき、前記多結晶シリコン層又は非晶質シリコン層を形成する工程は、９００℃以上１，２００℃以下の温度で多結晶シリコン層を堆積させて形成することが好ましい。
このような温度で多結晶シリコン層を形成することによって、高い成長速度が得られるため、効率的に多結晶シリコン層を形成することができる。また、高温で多結晶シリコン層を形成することで、その後の熱処理による粒界成長が抑制されるため、キャリアトラップ層としての効果の低下を更に抑制することができる。 At this time, it is preferable that the step of forming the polycrystalline silicon layer or the amorphous silicon layer is performed by depositing the polycrystalline silicon layer at a temperature of 900 ° C. or more and 1,200 ° C. or less.
Since a high growth rate can be obtained by forming the polycrystalline silicon layer at such a temperature, the polycrystalline silicon layer can be formed efficiently. In addition, since the polycrystalline silicon layer is formed at a high temperature, the grain boundary growth due to the subsequent heat treatment is suppressed, so that a decrease in the effect as the carrier trap layer can be further suppressed.

またこのとき、前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程は、イオン注入剥離法により行うことが好ましい。
このように、ＳＯＩ層を形成する工程をイオン注入剥離法によって行うことで、ＳＯＩ層の膜厚均一性が極めて高い貼り合わせＳＯＩウェーハを得ることができる。 At this time, the step of forming the SOI layer by thinning the bond wafer is preferably performed by an ion implantation separation method.
In this manner, by performing the step of forming the SOI layer by the ion implantation separation method, a bonded SOI wafer having extremely high film thickness uniformity of the SOI layer can be obtained.

更に、本発明では、シリコン単結晶からなるベースウェーハ上に、多結晶シリコン層又は非晶質シリコン層と、絶縁膜と、ＳＯＩ層とが順次形成された貼り合わせＳＯＩウェーハであって、
前記ベースウェーハは抵抗率が１００Ω・ｃｍ以上であり、
前記ベースウェーハと、前記多結晶シリコン層又は非晶質シリコン層の間に熱窒化膜を有する貼り合わせＳＯＩウェーハを提供する。 Furthermore, the present invention is a bonded SOI wafer in which a polycrystalline silicon layer or an amorphous silicon layer, an insulating film, and an SOI layer are sequentially formed on a base wafer made of a silicon single crystal,
The base wafer has a resistivity of 100 Ω · cm or more,
A bonded SOI wafer having a thermal nitride film between the base wafer and the polycrystalline silicon layer or the amorphous silicon layer is provided.

このような貼り合わせＳＯＩウェーハであれば、多結晶シリコン層又は非晶質シリコン層が熱処理により単結晶化してキャリアトラップ層としての効果が減少してしまうことを抑制することができるため、より高い周波数に対応できるＲＦデバイス対応のＳＯＩウェーハとすることができる。   With such a bonded SOI wafer, the polycrystalline silicon layer or the amorphous silicon layer can be prevented from being single-crystallized by heat treatment and reducing the effect as a carrier trap layer. It can be set as the SOI wafer corresponding to RF device corresponding to a frequency.

以上のように、本発明のＳＯＩウェーハの製造方法であれば、ベースウェーハの多結晶シリコン層又は非晶質シリコン層を形成する表面に、熱処理で消失しにくい熱窒化膜を予め形成しておくことにより、多結晶シリコン層又は非晶質シリコン層が熱処理により単結晶化してキャリアトラップ層としての効果が減少してしまうことを効果的に抑制することができる。また、多結晶シリコン層又は非晶質シリコン層を形成する際に用いるＣＶＤ装置等のエピタキシャル成長装置を用いてＲＴＡによって自然酸化膜の除去と熱窒化膜の形成を行えば、自然酸化膜の除去、熱窒化膜の形成、多結晶シリコン層又は非晶質シリコン層の形成を同一装置で連続的に実施することができるため、効率的である。また、イオン注入剥離法と組み合わせることで、ＳＯＩ層の膜厚均一性が極めて高い貼り合わせＳＯＩウェーハを得ることができる。また、このような製造方法によって製造される本発明の貼り合わせＳＯＩウェーハであれば、より高い周波数に対応できるＲＦデバイス対応のＳＯＩウェーハとすることができる。   As described above, according to the method for manufacturing an SOI wafer of the present invention, a thermal nitride film that does not easily disappear by heat treatment is formed in advance on the surface of the base wafer on which the polycrystalline silicon layer or the amorphous silicon layer is formed. Thus, it is possible to effectively suppress the polycrystalline silicon layer or the amorphous silicon layer from being single-crystallized by heat treatment and reducing the effect as the carrier trap layer. If the native oxide film is removed and the thermal nitride film is formed by RTA using an epitaxial growth apparatus such as a CVD apparatus used when forming the polycrystalline silicon layer or the amorphous silicon layer, the removal of the natural oxide film, The formation of the thermal nitride film and the formation of the polycrystalline silicon layer or the amorphous silicon layer can be carried out continuously with the same apparatus, which is efficient. In addition, by combining with the ion implantation separation method, a bonded SOI wafer with extremely high SOI layer thickness uniformity can be obtained. Moreover, if it is the bonded SOI wafer of this invention manufactured by such a manufacturing method, it can be set as the SOI wafer corresponding to RF device which can respond to a higher frequency.

本発明のＳＯＩウェーハの製造方法の一例を示す概略図である。It is the schematic which shows an example of the manufacturing method of the SOI wafer of this invention. 本発明の貼り合わせＳＯＩウェーハの一例を示す概略図である。It is the schematic which shows an example of the bonding SOI wafer of this invention.

前述のように、より高い周波数に対応するデバイスを作製するため、ＳＯＩウェーハのＢＯＸ層下にキャリアトラップ層を形成することが必要になってきているが、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、ＳＯＩウェーハ製造工程中又はデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化し、キャリアトラップ層としての効果が減少してしまうという問題があった。   As described above, in order to fabricate a device corresponding to a higher frequency, it is necessary to form a carrier trap layer under the BOX layer of the SOI wafer. When the trap layer is formed, there is a problem that the polycrystalline silicon layer is annealed and single-crystallized due to the thermal history during the SOI wafer manufacturing process or the device manufacturing process, and the effect as the carrier trap layer is reduced.

そこで、本発明者らは、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層又は非晶質シリコン層を堆積することができるＳＯＩウェーハの製造方法について鋭意検討を重ねた。
特に、本発明者らは、多結晶シリコン層又は非晶質シリコン層の結晶化のメカニズムについて考察した。 Therefore, the present inventors can deposit a polycrystalline silicon layer or an amorphous silicon layer so that the single crystallization does not proceed even through the heat treatment process of the SOI wafer manufacturing process and the heat treatment process of the device manufacturing process. The earnest examination was repeated about the manufacturing method of SOI wafer.
In particular, the present inventors have considered the crystallization mechanism of a polycrystalline silicon layer or an amorphous silicon layer.

一般的な製品レベルの鏡面研磨面を有するシリコン単結晶からなるベースウェーハに多結晶シリコン層（又は非晶質シリコン層）を成長させ熱処理を加えた場合の多結晶シリコンの単結晶化は以下のようにして起こる。
熱処理を行うと１，０００℃近傍で多結晶シリコン層とベースウェーハの界面にある自然酸化膜の一部に穴が開きその部分は多結晶シリコンがベースウェーハ表面と接するのでその部分から双晶が成長する。双晶の面部分には一部結晶欠陥が残るがそれ以外は単結晶に成長する。高温になると多くの箇所で穴が開きその部分でも同様なことが起こる。熱処理が進むと更なる単結晶化が起こる。このように多くの双晶が成長しても下地のベースウェーハは単一な方位であることが、単結晶化が起こりやすくなる理由である。 When a polycrystalline silicon layer (or amorphous silicon layer) is grown on a base wafer made of a silicon single crystal having a mirror-polished surface of a general product level and heat treatment is applied, the single crystallization of polycrystalline silicon is as follows. So that happens.
When heat treatment is performed, a hole is formed in a part of the natural oxide film at the interface between the polycrystalline silicon layer and the base wafer at around 1,000 ° C., and the polycrystalline silicon is in contact with the surface of the base wafer. grow up. Some crystal defects remain on the plane of the twin crystal, but the other part grows into a single crystal. At high temperatures, holes will open in many places and the same will happen in those places. As the heat treatment proceeds, further single crystallization occurs. The reason why single crystallization is likely to occur is that the underlying base wafer has a single orientation even when such many twins grow.

本発明者らは、このような単結晶化を防ぐ手段として、熱処理しても変化せず、かつＲＦデバイスを作製する際に電気的等価回路上も影響のない膜を、多結晶シリコン層（又は非晶質シリコン層）とベースウェーハとの界面に予め形成しておけば、熱処理を経ても単結晶化がほとんど起こらないことに想到した。
具体的には、ベースウェーハを水素雰囲気で熱処理することにより自然酸化膜をエッチングし、次いで活性な表面に熱窒化膜を成長させ、その後多結晶シリコン層（又は非晶質シリコン層）を成長させることで、高温でも溶融しない熱窒化膜によって多結晶シリコン層（又は非晶質シリコン層）の単結晶化を防ぐことができることを見出し、本発明を完成させた。 As a means for preventing such single crystallization, the inventors of the present invention used a polycrystalline silicon layer (which does not change even when heat-treated and does not affect the electrical equivalent circuit when an RF device is manufactured) It was also conceived that if it was previously formed at the interface between the amorphous silicon layer) and the base wafer, single crystallization hardly occurred even after heat treatment.
Specifically, the natural oxide film is etched by heat-treating the base wafer in a hydrogen atmosphere, then a thermal nitride film is grown on the active surface, and then a polycrystalline silicon layer (or amorphous silicon layer) is grown. Thus, the inventors have found that a single crystal of a polycrystalline silicon layer (or an amorphous silicon layer) can be prevented by a thermal nitride film that does not melt even at high temperatures, and the present invention has been completed.

即ち、本発明は、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法において、
前記ベースウェーハの貼り合わせ面側に多結晶シリコン層又は非晶質シリコン層を形成する工程と、
該多結晶シリコン層又は非晶質シリコン層の表面、及び前記ボンドウェーハの貼り合わせ面のいずれか又は両方に前記絶縁膜を形成する工程と、
該絶縁膜を介して前記ベースウェーハと前記ボンドウェーハを貼り合わせる工程と、
貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程と
を有する方法であって、
前記ベースウェーハとして、抵抗率が１００Ω・ｃｍ以上のものを用い、前記ベースウェーハの貼り合わせ面側に多結晶シリコン層又は非晶質シリコン層を形成する工程の前に、前記ベースウェーハの貼り合わせ面側に熱窒化膜を形成する工程を有するＳＯＩウェーハの製造方法である。 That is, the present invention relates to a method for producing a bonded SOI wafer by bonding a bond wafer made of a silicon single crystal and a base wafer via an insulating film.
Forming a polycrystalline silicon layer or an amorphous silicon layer on the bonding surface side of the base wafer;
Forming the insulating film on either or both of the surface of the polycrystalline silicon layer or the amorphous silicon layer and the bonding surface of the bond wafer;
Bonding the base wafer and the bond wafer through the insulating film;
Forming a SOI layer by thinning the bonded wafer bonded together,
The base wafer having a resistivity of 100 Ω · cm or more is used, and the base wafer is bonded before the step of forming the polycrystalline silicon layer or the amorphous silicon layer on the bonding surface side of the base wafer. An SOI wafer manufacturing method including a step of forming a thermal nitride film on a surface side.

以下、本発明について、実施態様の一例として、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。   Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.

図１は、本発明のＳＯＩウェーハの製造方法の一例を示す概略図である。
図１のＳＯＩウェーハの製造方法では、まず、いずれもシリコン単結晶からなるベースウェーハ１及びボンドウェーハ２を準備する（図１（ａ）、（ｄ））。このとき、ベースウェーハ１としては、抵抗率が１００Ω・ｃｍ以上のものを用意する。 FIG. 1 is a schematic view showing an example of a method for manufacturing an SOI wafer according to the present invention.
In the SOI wafer manufacturing method of FIG. 1, first, a base wafer 1 and a bond wafer 2 each made of a silicon single crystal are prepared (FIGS. 1A and 1D). At this time, a base wafer 1 having a resistivity of 100 Ω · cm or more is prepared.

ベースウェーハ１の抵抗率は、１００Ω・ｃｍ以上であれば高周波デバイス製造用に好適に用いることができ、特に上限値は限定されないが、１，０００Ω・ｃｍ以上であることが好ましく、３，０００Ω・ｃｍ以上であることが特に好ましい。   If the resistivity of the base wafer 1 is 100 Ω · cm or more, it can be suitably used for manufacturing a high-frequency device, and the upper limit is not particularly limited, but is preferably 1,000 Ω · cm or more, and 3,000 Ω -It is particularly preferable that it is cm or more.

次に、ベースウェーハ１の貼り合わせ面側に熱窒化膜３を形成する（図１（ｂ））。
この熱窒化膜３を、ベースウェーハ１と後述の多結晶シリコン層４（又は非晶質シリコン層）の間に形成することで、ＳＯＩウェーハ製造工程などの熱処理による多結晶シリコン層４（又は非晶質シリコン層）の単結晶化を抑制することができる。 Next, the thermal nitride film 3 is formed on the bonding surface side of the base wafer 1 (FIG. 1B).
By forming this thermal nitride film 3 between the base wafer 1 and a polycrystalline silicon layer 4 (or amorphous silicon layer) to be described later, the polycrystalline silicon layer 4 (or non-crystallized layer) by heat treatment such as an SOI wafer manufacturing process is formed. Single crystallization of the crystalline silicon layer) can be suppressed.

なお、熱窒化膜３の厚さは０．５ｎｍ以上１０ｎｍ以下とすることが好ましい。熱窒化膜の厚さが０．５ｎｍ以上であれば、ＳＯＩウェーハ製造工程などの熱処理による単結晶化を十分に抑制することができる。また、厚さを１０ｎｍ以下とすることで、熱窒化膜の形成に必要な高温での熱処理時間を短縮することができる。   The thickness of the thermal nitride film 3 is preferably 0.5 nm or more and 10 nm or less. If the thickness of the thermal nitride film is 0.5 nm or more, single crystallization by heat treatment such as an SOI wafer manufacturing process can be sufficiently suppressed. Further, by setting the thickness to 10 nm or less, the heat treatment time at a high temperature necessary for forming the thermal nitride film can be shortened.

また、熱窒化膜３の形成はＲＴＡによって行うことが好ましい。なお、熱窒化膜形成のためのＲＴＡの条件としては、例えば１００％Ｎ２雰囲気下、１，０００〜１，３００℃で、１〜６０秒間熱処理することが好ましく、熱窒化膜が所望の厚さとなるように適宜調節すればよい。 The formation of the thermal nitride film 3 is preferably performed by RTA. In addition, as RTA conditions for forming the thermal nitride film, for example, heat treatment is preferably performed at 1,000 to 1,300 ° C. for 1 to 60 seconds in a 100% N 2 atmosphere, and the thermal nitride film has a desired thickness. It may be adjusted as appropriate.

このように熱窒化膜の形成をＲＴＡによって行えば、短時間で熱窒化膜を形成することができる。また、後述の多結晶シリコン層又は非晶質シリコン層を形成する際に用いるＣＶＤ装置等のエピタキシャル成長装置を用いてＲＴＡによる熱窒化膜の形成を行えば、熱窒化膜の形成と多結晶シリコン層又は非晶質シリコン層の形成を同一装置で連続的に実施することができるため、効率的である。   If the thermal nitride film is thus formed by RTA, the thermal nitride film can be formed in a short time. Further, if a thermal nitride film is formed by RTA using an epitaxial growth apparatus such as a CVD apparatus used when forming a polycrystalline silicon layer or an amorphous silicon layer, which will be described later, the formation of the thermal nitride film and the polycrystalline silicon layer Alternatively, the amorphous silicon layer can be formed continuously with the same apparatus, which is efficient.

またこのとき、熱窒化膜３を形成する前にベースウェーハ１の表面に形成されている自然酸化膜（不図示）を、水素雰囲気のＲＴＡにより除去した後、熱窒化膜３の形成を行うことが好ましい。なお、自然酸化膜除去のためのＲＴＡの条件としては、例えば１００％Ｈ２雰囲気下、１，０００〜１，３００℃で、１〜６０秒間熱処理することが好ましい。 At this time, a natural oxide film (not shown) formed on the surface of the base wafer 1 is removed by RTA in a hydrogen atmosphere before the thermal nitride film 3 is formed, and then the thermal nitride film 3 is formed. Is preferred. Note that the RTA conditions for removing the natural oxide film are preferably, for example, heat treatment at 1,000 to 1,300 ° C. for 1 to 60 seconds in a 100% H 2 atmosphere.

このように熱窒化膜の形成前に自然酸化膜を除去することによって、その後に形成される熱窒化膜への酸素の含有を抑制できるので、より消失しにくい熱窒化膜とすることができる。また、自然酸化膜の除去、熱窒化膜の形成、多結晶シリコン層又は非晶質シリコン層の形成を同一装置で連続的に実施することができるため、更に効率的である。   Thus, by removing the natural oxide film before the formation of the thermal nitride film, it is possible to suppress the inclusion of oxygen in the thermal nitride film to be formed thereafter, so that a thermal nitride film that is less likely to disappear can be obtained. Further, since the removal of the natural oxide film, the formation of the thermal nitride film, and the formation of the polycrystalline silicon layer or the amorphous silicon layer can be carried out continuously with the same apparatus, it is more efficient.

次に、熱窒化膜３が形成されたベースウェーハ１の表面に多結晶シリコン層４を形成する（図１（ｃ））。このとき、多結晶シリコン層４の形成は、９００℃以上１，２００℃以下の温度で行うことが好ましい。
このように、９００℃、あるいは９００℃より高温で多結晶シリコン層を形成することによって、高い成長速度が得られるため、効率的に多結晶シリコン層を形成することができる。また、高温で多結晶シリコン層を形成することで、その後の熱処理による粒界成長が抑制されるため、キャリアトラップ層としての効果の低下を更に抑制することができる。 Next, a polycrystalline silicon layer 4 is formed on the surface of the base wafer 1 on which the thermal nitride film 3 is formed (FIG. 1C). At this time, the formation of the polycrystalline silicon layer 4 is preferably performed at a temperature of 900 ° C. or more and 1,200 ° C. or less.
Thus, since a high growth rate can be obtained by forming the polycrystalline silicon layer at 900 ° C. or at a temperature higher than 900 ° C., the polycrystalline silicon layer can be formed efficiently. In addition, since the polycrystalline silicon layer is formed at a high temperature, the grain boundary growth due to the subsequent heat treatment is suppressed, so that a decrease in the effect as the carrier trap layer can be further suppressed.

また、多結晶シリコン層の代わりに非晶質シリコン層を用いることもできる。非晶質シリコン層は、多結晶シリコン層を堆積する際の温度を低温化（例えば４００℃程度）することで容易に形成することができる。   An amorphous silicon layer can be used instead of the polycrystalline silicon layer. The amorphous silicon layer can be easily formed by lowering the temperature at which the polycrystalline silicon layer is deposited (for example, about 400 ° C.).

非晶質シリコン層も多結晶シリコン層と同様に、ＳＯＩウェーハ製造工程中又はデバイス製造工程中の熱履歴によって単結晶化してキャリアトラップ層としての効果が減少してしまうが、非晶質シリコン層を形成する表面に予め熱窒化膜を形成しておけば単結晶化を抑制でき、キャリアトラップ層としての効果を持続することができる。   Similar to the polycrystalline silicon layer, the amorphous silicon layer is also monocrystallized by the thermal history during the SOI wafer manufacturing process or the device manufacturing process and the effect as a carrier trap layer is reduced. If a thermal nitride film is formed in advance on the surface on which the film is formed, single crystallization can be suppressed and the effect as a carrier trap layer can be maintained.

次に、例えば熱酸化やＣＶＤ等によって、ボンドウェーハ２に、埋め込み酸化膜層となる絶縁膜５（例えば、酸化膜）を形成する（図１（ｅ））。なお、この絶縁膜５は、ボンドウェーハ２ではなく、ベースウェーハ１の多結晶シリコン層４（又は非晶質シリコン層）上に形成してもよいし、両方のウェーハに形成してもよい。   Next, an insulating film 5 (for example, an oxide film) to be a buried oxide film layer is formed on the bond wafer 2 by, for example, thermal oxidation or CVD (FIG. 1E). The insulating film 5 may be formed not on the bond wafer 2 but on the polycrystalline silicon layer 4 (or amorphous silicon layer) of the base wafer 1 or on both wafers.

この後の工程では、上述のようにして熱窒化膜及び多結晶シリコン層（又は非晶質シリコン層）を形成したベースウェーハと、絶縁膜を形成したボンドウェーハを貼り合わせ、その後ボンドウェーハを薄膜化してＳＯＩ層を形成するが、本発明のＳＯＩウェーハの製造方法では、このボンドウェーハを薄膜化してＳＯＩ層を形成する工程は、イオン注入剥離法により行うことが好ましい。
このように、ＳＯＩ層を形成する工程をイオン注入剥離法によって行うことで、ＳＯＩ層の膜厚均一性が極めて高い貼り合わせＳＯＩウェーハを得ることができる。 In the subsequent steps, the base wafer on which the thermal nitride film and the polycrystalline silicon layer (or amorphous silicon layer) are formed as described above is bonded to the bond wafer on which the insulating film is formed, and then the bond wafer is thinned. In the method for manufacturing an SOI wafer of the present invention, the step of forming the SOI layer by thinning the bond wafer is preferably performed by an ion implantation separation method.
In this manner, by performing the step of forming the SOI layer by the ion implantation separation method, a bonded SOI wafer having extremely high film thickness uniformity of the SOI layer can be obtained.

イオン注入剥離法によってＳＯＩ層を形成する場合は、例えば上述の絶縁膜５の形成（図１（ｅ））の後、ボンドウェーハ２に対して絶縁膜５の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ２内にイオン注入層６を形成する（図１（ｆ））。
この際、目標とするＳＯＩ層の厚さを得ることができるように、イオン注入加速電圧等のイオン注入条件を選択する。 In the case of forming an SOI layer by an ion implantation separation method, for example, after the formation of the above-described insulating film 5 (FIG. 1E), hydrogen ions are formed on the bond wafer 2 from above the insulating film 5 by an ion implanter. At least one kind of gas ions of rare gas ions is implanted to form an ion implantation layer 6 in the bond wafer 2 (FIG. 1 (f)).
At this time, ion implantation conditions such as an ion implantation acceleration voltage are selected so that a target thickness of the SOI layer can be obtained.

なお、上述の絶縁膜の形成をベースウェーハに対してのみ行った場合は、絶縁膜を形成していないボンドウェーハの貼り合わせ面側に同様にしてイオン注入を行えばよい。
また、もちろん、イオン注入剥離法以外の方法でＳＯＩ層を形成する場合は、この工程は行わなくてもよい。例えば、研削や研磨、エッチング等によりボンドウェーハを薄膜化することもできる。 Note that when the above-described insulating film is formed only on the base wafer, ion implantation may be performed in the same manner on the bonding surface side of the bond wafer on which the insulating film is not formed.
Needless to say, this step is not necessary when the SOI layer is formed by a method other than the ion implantation separation method. For example, the bond wafer can be thinned by grinding, polishing, etching, or the like.

次に、熱窒化膜３と多結晶シリコン層４が形成されたベースウェーハ１を、多結晶シリコン層４が形成された面が接するように、絶縁膜５及びイオン注入層６を形成したボンドウェーハ２と密着させて貼り合わせる（図１（ｇ））。この際、多結晶シリコン層４の表面をわずかに研磨し、平坦度を高めた上で貼り合わせることが好ましい。   Next, the base wafer 1 on which the thermal nitride film 3 and the polycrystalline silicon layer 4 are formed is bonded to the base wafer 1 on which the insulating film 5 and the ion implantation layer 6 are formed so that the surface on which the polycrystalline silicon layer 4 is formed contacts. 2 and sticking together (FIG. 1 (g)). At this time, it is preferable that the surface of the polycrystalline silicon layer 4 is slightly polished to increase the flatness and then bonded.

その後、ボンドウェーハ２を薄膜化してＳＯＩ層を形成する。
イオン注入剥離法によってＳＯＩ層を形成する場合は、貼り合わせたウェーハに対して、イオン注入層６に微小気泡層を発生させる熱処理（剥離熱処理）を施し、イオン注入層６（微小気泡層）でボンドウェーハ２を剥離して、ＳＯＩ層７を形成する（図１（ｈ））。
また貼り合わせ面に予めプラズマ処理を施すことによって、熱処理を加えずに（あるいは剥離しない程度の熱処理を加えた後）、外力を加えて剥離することもできる。 Thereafter, the bond wafer 2 is thinned to form an SOI layer.
When an SOI layer is formed by an ion implantation separation method, the bonded wafer is subjected to a heat treatment (separation heat treatment) for generating a microbubble layer in the ion implantation layer 6, and the ion implantation layer 6 (microbubble layer) is used. The bond wafer 2 is peeled off to form an SOI layer 7 (FIG. 1 (h)).
Further, by performing plasma treatment on the bonding surface in advance, it is possible to perform peeling by applying an external force without performing heat treatment (or after performing heat treatment not to peel).

また、本発明のＳＯＩウェーハの製造工程では、ＳＯＩ層の形成後、ＳＯＩ層の平坦化や膜厚調整のための犠牲酸化処理やアニール処理を行ってもよく、これらは公知の方法で行えばよい。   In the manufacturing process of the SOI wafer of the present invention, after the formation of the SOI layer, sacrificial oxidation treatment or annealing treatment for SOI layer planarization or film thickness adjustment may be performed. Good.

以上のように、ベースウェーハの多結晶シリコン層又は非晶質シリコン層を形成する表面に予め熱窒化膜を形成しておけば、ＳＯＩウェーハ製造工程などの熱処理による多結晶シリコン層（又は非晶質シリコン層）の単結晶化を十分に抑制することができ、これによりキャリアトラップ層としての効果が持続された貼り合わせＳＯＩウェーハを製造することができる。
また、上述のように、本発明のＳＯＩウェーハの製造方法には、薄膜ＳＯＩ層の形成に好適なイオン注入剥離法を適用することができる。 As described above, if a thermal nitride film is formed in advance on the surface of the base wafer on which the polycrystalline silicon layer or the amorphous silicon layer is to be formed, the polycrystalline silicon layer (or the amorphous layer) is formed by heat treatment such as an SOI wafer manufacturing process. Single crystallization of the crystalline silicon layer) can be sufficiently suppressed, whereby a bonded SOI wafer in which the effect as the carrier trap layer is maintained can be manufactured.
Further, as described above, an ion implantation separation method suitable for forming a thin film SOI layer can be applied to the method for manufacturing an SOI wafer of the present invention.

また、本発明では、図２に示すような、シリコン単結晶からなるベースウェーハ１上に、多結晶シリコン層４（又は非晶質シリコン層）と、絶縁膜５（埋め込み酸化膜層）と、ＳＯＩ層７とが順次形成された貼り合わせＳＯＩウェーハであって、
前記ベースウェーハ１は抵抗率が１００Ω・ｃｍ以上であり、
前記ベースウェーハ１と、前記多結晶シリコン層４（又は非晶質シリコン層）の間に熱窒化膜３を有する貼り合わせＳＯＩウェーハを提供する。 Further, in the present invention, a polycrystalline silicon layer 4 (or amorphous silicon layer), an insulating film 5 (buried oxide film layer), and a base wafer 1 made of a silicon single crystal as shown in FIG. A bonded SOI wafer in which SOI layers 7 are sequentially formed,
The base wafer 1 has a resistivity of 100 Ω · cm or more,
A bonded SOI wafer having a thermal nitride film 3 between the base wafer 1 and the polycrystalline silicon layer 4 (or amorphous silicon layer) is provided.

このような本発明の貼り合わせＳＯＩウェーハは、上述の本発明のＳＯＩウェーハの製造方法によって製造することができる。
また、このような貼り合わせＳＯＩウェーハであれば、高温でも溶融しない熱窒化膜を有することで、多結晶シリコン層又は非晶質シリコン層が熱処理により単結晶化してキャリアトラップ層としての効果が減少してしまうことを抑制することができるため、より高い周波数に対応できるＲＦデバイス対応のＳＯＩウェーハとすることができる。 Such a bonded SOI wafer of the present invention can be manufactured by the above-described method for manufacturing an SOI wafer of the present invention.
In addition, such a bonded SOI wafer has a thermal nitride film that does not melt even at high temperatures, so that the polycrystalline silicon layer or the amorphous silicon layer is single-crystallized by heat treatment to reduce the effect as a carrier trap layer. Therefore, it can be set as the SOI wafer corresponding to RF device which can respond to a higher frequency.

以上のように、本発明のＳＯＩウェーハの製造方法であれば、ベースウェーハの多結晶シリコン層又は非晶質シリコン層を形成する表面に、熱処理で消失しにくい熱窒化膜を予め形成しておくことにより、多結晶シリコン層又は非晶質シリコン層が熱処理により単結晶化してキャリアトラップ層としての効果が減少してしまうことを効果的に抑制することができる。また、多結晶シリコン層又は非晶質シリコン層を形成する際に用いるＣＶＤ装置等のエピタキシャル成長装置を用いてＲＴＡによって自然酸化膜の除去と熱窒化膜の形成を行えば、自然酸化膜の除去、熱窒化膜の形成、多結晶シリコン層又は非晶質シリコン層の形成を同一装置で連続的に実施することができるため、効率的である。また、イオン注入剥離法と組み合わせることで、ＳＯＩ層の膜厚均一性が極めて高い貼り合わせＳＯＩウェーハを得ることができる。また、このような製造方法によって製造される本発明の貼り合わせＳＯＩウェーハであれば、より高い周波数に対応できるＲＦデバイス対応のＳＯＩウェーハとすることができる。   As described above, according to the method for manufacturing an SOI wafer of the present invention, a thermal nitride film that does not easily disappear by heat treatment is formed in advance on the surface of the base wafer on which the polycrystalline silicon layer or the amorphous silicon layer is formed. Thus, it is possible to effectively suppress the polycrystalline silicon layer or the amorphous silicon layer from being single-crystallized by heat treatment and reducing the effect as the carrier trap layer. If the native oxide film is removed and the thermal nitride film is formed by RTA using an epitaxial growth apparatus such as a CVD apparatus used when forming the polycrystalline silicon layer or the amorphous silicon layer, the removal of the natural oxide film, The formation of the thermal nitride film and the formation of the polycrystalline silicon layer or the amorphous silicon layer can be carried out continuously with the same apparatus, which is efficient. In addition, by combining with the ion implantation separation method, a bonded SOI wafer with extremely high SOI layer thickness uniformity can be obtained. Moreover, if it is the bonded SOI wafer of this invention manufactured by such a manufacturing method, it can be set as the SOI wafer corresponding to RF device which can respond to a higher frequency.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated concretely using an Example and a comparative example, this invention is not limited to these.

［実施例］
（ベースウェーハ）
ベースウェーハとして、鏡面研磨されたシリコン単結晶ウェーハ（直径３００ｍｍ、結晶方位＜１００＞、抵抗率１，０００Ω・ｃｍ）を用意した。
このウェーハをＲＴＡ炉に投入し、まず、水素雰囲気（１００％Ｈ２）で、１，０５０℃、１０秒間の熱処理を行い、自然酸化膜をエッチングにより除去した。
引き続き、窒素雰囲気（１００％Ｎ２）で、１，１５０℃、１０秒間の熱処理を行い、ベースウェーハ表面に厚さ１ｎｍの熱窒化膜を形成した。
次に、トリクロロシランを原料ガスに用い、エピタキシャル成長炉（常圧、９８０℃）で、ベースウェーハの熱窒化膜上に厚さ３μｍの多結晶シリコン層を形成した後、貼り合わせを行うため、形成した多結晶シリコン層の表面を１μｍ研磨した。 [Example]
(Base wafer)
A mirror-polished silicon single crystal wafer (diameter 300 mm, crystal orientation <100>, resistivity 1,000 Ω · cm) was prepared as a base wafer.
This wafer was put into an RTA furnace, and first, heat treatment was performed at 1,050 ° C. for 10 seconds in a hydrogen atmosphere (100% H 2 ), and the natural oxide film was removed by etching.
Subsequently, heat treatment was performed at 1,150 ° C. for 10 seconds in a nitrogen atmosphere (100% N 2 ) to form a thermal nitride film having a thickness of 1 nm on the surface of the base wafer.
Next, using trichlorosilane as a source gas, a polycrystalline silicon layer having a thickness of 3 μm is formed on the thermal nitride film of the base wafer in an epitaxial growth furnace (at normal pressure, 980 ° C.). The surface of the polycrystalline silicon layer was polished by 1 μm.

（ボンドウェーハ）
一方、ボンドウェーハとしては、鏡面研磨されたシリコン単結晶ウェーハ（直径３００ｍｍ、結晶方位＜１００＞、抵抗率１０Ω・ｃｍ）を用意し、その表面に熱酸化により厚さ３００ｎｍの酸化膜（絶縁膜）を形成した。
その後、イオン注入剥離法により薄膜化するために、形成した酸化膜の上から水素イオンの注入を行った。なお、水素イオンの注入条件は加速エネルギー５０ｋｅＶ、ドーズ量５×１０１６／ｃｍ２とした。 (Bond wafer)
On the other hand, a mirror-polished silicon single crystal wafer (diameter 300 mm, crystal orientation <100>, resistivity 10 Ω · cm) is prepared as a bond wafer, and a 300 nm thick oxide film (insulating film) is formed on the surface by thermal oxidation. ) Was formed.
Thereafter, hydrogen ions were implanted from above the formed oxide film in order to reduce the thickness by an ion implantation separation method. The hydrogen ion implantation conditions were an acceleration energy of 50 keV and a dose of 5 × 10 16 / cm 2 .

（ＳＯＩウェーハの作製）
上記のようにして熱窒化膜と多結晶シリコン層を形成したベースウェーハと、上記のようにして絶縁膜とイオン注入層を形成したボンドウェーハを貼り合わせ、５００℃、３０分間の剥離熱処理を行った。
剥離後のＳＯＩ層表面（剥離面）に対し、犠牲酸化（９００℃、酸化膜厚２００ｎｍ）＋平坦化アニール（１００％Ａｒ、１，２００℃、１時間）＋犠牲酸化（９５０℃、酸化膜厚１００ｎｍ）を行い、ＳＯＩ層の膜厚が８０ｎｍのＳＯＩウェーハを作製した。 (Preparation of SOI wafer)
The base wafer on which the thermal nitride film and the polycrystalline silicon layer are formed as described above and the bond wafer on which the insulating film and the ion implantation layer are formed as described above are bonded together, and a peeling heat treatment is performed at 500 ° C. for 30 minutes. It was.
Sacrificial oxidation (900 ° C., oxide film thickness 200 nm) + planarization annealing (100% Ar, 1,200 ° C., 1 hour) + sacrificial oxidation (950 ° C., oxide film) with respect to the SOI layer surface (peel surface) after peeling An SOI wafer having an SOI layer thickness of 80 nm was manufactured.

［比較例］
ベースウェーハの表面に熱窒化膜を形成せず、自然酸化膜を残した状態で多結晶シリコン層を形成する以外は実施例と同一条件でＳＯＩウェーハを作製した。 [Comparative example]
An SOI wafer was fabricated under the same conditions as in the example except that a thermal nitride film was not formed on the surface of the base wafer and a polycrystalline silicon layer was formed with a natural oxide film remaining.

実施例及び比較例で作製したＳＯＩウェーハの多結晶シリコン層の単結晶化の状況を比較するため、多結晶シリコン層の配向性を評価した。
多結晶シリコン層の配向性は、Ｘ線回折装置を用いて測定を行い、＜２２０＞、＜３１１＞、＜１１１＞の各方位成分の信号のピーク値の和に占める＜１１１＞成分の信号のピーク値の比率を算出し、これを単結晶化の進行度の指標とした。なお、＜１１１＞成分が多いほど単結晶化が進んでいることを示す。 In order to compare the state of single crystallization of the polycrystalline silicon layer of the SOI wafer produced in the example and the comparative example, the orientation of the polycrystalline silicon layer was evaluated.
The orientation of the polycrystalline silicon layer is measured using an X-ray diffractometer, and the signal of the <111> component occupies the sum of the peak values of the respective orientation components of <220>, <311>, and <111>. The ratio of the peak values was calculated and used as an index of the progress of single crystallization. In addition, it shows that single crystallization progresses, so that there are many <111> components.

ベースウェーハ上に多結晶シリコン層を堆積した直後の多結晶シリコン層の配向性を調べると、＜１１１＞成分が１３％であった。これに対し、ＳＯＩウェーハ作製後の多結晶シリコン層の配向性は、実施例では＜１１１＞成分が１４％に対し、比較例では＜１１１＞成分が３０％であった。
このことから、ベースウェーハの表面に熱窒化膜を形成しなかった比較例では、ＳＯＩウェーハ作製における熱処理（剥離熱処理、犠牲酸化、平坦化アニール等）によって多結晶シリコン層が単結晶化したのに対し、ベースウェーハの表面に熱窒化膜を形成した実施例では、ウェーハ作製における熱処理による多結晶シリコン層の単結晶化が抑制されていることが分かる。 When the orientation of the polycrystalline silicon layer immediately after depositing the polycrystalline silicon layer on the base wafer was examined, the <111> component was 13%. In contrast, the orientation of the polycrystalline silicon layer after fabrication of the SOI wafer was 14% for the <111> component in the example and 30% for the <111> component in the comparative example.
Therefore, in the comparative example in which the thermal nitride film was not formed on the surface of the base wafer, the polycrystalline silicon layer was single-crystallized by heat treatment (separation heat treatment, sacrificial oxidation, planarization annealing, etc.) in SOI wafer fabrication. On the other hand, in the example in which the thermal nitride film is formed on the surface of the base wafer, it can be seen that the single crystallization of the polycrystalline silicon layer due to the heat treatment in the wafer fabrication is suppressed.

また、実施例及び比較例で作製したＳＯＩウェーハの高周波特性を測定した。その際、高周波特性としては、代表的特性である２次高調波測定を行った。
実施例の場合、２次高調波出力波は基本周波数出力に対し−４０ｄｂであった。一方比較例の場合、２次高調波出力波は基本周波数出力に対し−３２ｄｂであった。このことから比較例では２次高調波の発生が抑えられていないことが分かる。これは多結晶シリコン層の一部が単結晶化したためである。 Moreover, the high frequency characteristics of the SOI wafers produced in the examples and comparative examples were measured. At that time, as the high frequency characteristics, the second harmonic measurement which is a typical characteristic was performed.
In the example, the second harmonic output wave was −40 db with respect to the fundamental frequency output. On the other hand, in the comparative example, the second harmonic output wave was −32 db with respect to the fundamental frequency output. From this, it can be seen that the generation of the second harmonic is not suppressed in the comparative example. This is because a part of the polycrystalline silicon layer is single-crystallized.

以上のことから、本発明のＳＯＩウェーハの製造方法であれば、多結晶シリコン層又は非晶質シリコン層を形成する表面に、熱処理で消失しにくい熱窒化膜を予め形成しておくことにより、多結晶シリコン層又は非晶質シリコン層が熱処理により単結晶化してキャリアトラップ層としての効果が減少してしまうことを効果的に抑制することができることが明らかとなった。また、このような製造方法によって製造される本発明の貼り合わせＳＯＩウェーハであれば、より高い周波数に対応できるＲＦデバイス対応のＳＯＩウェーハとして好適であることが明らかとなった。   From the above, according to the method for manufacturing an SOI wafer of the present invention, by forming in advance a thermal nitride film that does not easily disappear by heat treatment on the surface on which the polycrystalline silicon layer or the amorphous silicon layer is formed, It has been clarified that it is possible to effectively suppress the polycrystalline silicon layer or the amorphous silicon layer from being single-crystallized by heat treatment and reducing the effect as a carrier trap layer. Moreover, it became clear that the bonded SOI wafer of the present invention manufactured by such a manufacturing method is suitable as an SOI wafer compatible with an RF device capable of supporting a higher frequency.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

１…ベースウェーハ、 ２…ボンドウェーハ、 ３…熱窒化膜、
４…多結晶シリコン層、 ５…絶縁膜（埋め込み酸化膜層）、 ６…イオン注入層、
７…ＳＯＩ層。 1 ... base wafer, 2 ... bond wafer, 3 ... thermal nitride film,
4 ... polycrystalline silicon layer, 5 ... insulating film (buried oxide film layer), 6 ... ion implantation layer,
7: SOI layer.

Claims (7)

いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法において、
前記ベースウェーハの貼り合わせ面側に多結晶シリコン層又は非晶質シリコン層を形成する工程と、
該多結晶シリコン層又は非晶質シリコン層の表面、及び前記ボンドウェーハの貼り合わせ面のいずれか又は両方に前記絶縁膜を形成する工程と、
該絶縁膜を介して前記ベースウェーハと前記ボンドウェーハを貼り合わせる工程と、
貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程と
を有する方法であって、
前記ベースウェーハとして、抵抗率が１００Ω・ｃｍ以上のものを用い、前記ベースウェーハの貼り合わせ面側に多結晶シリコン層又は非晶質シリコン層を形成する工程の前に、前記ベースウェーハの貼り合わせ面側に熱窒化膜を形成する工程を有することを特徴とするＳＯＩウェーハの製造方法。 In any of the methods for manufacturing a bonded SOI wafer by bonding a bond wafer made of a silicon single crystal and a base wafer together via an insulating film,
Forming a polycrystalline silicon layer or an amorphous silicon layer on the bonding surface side of the base wafer;
Forming the insulating film on either or both of the surface of the polycrystalline silicon layer or the amorphous silicon layer and the bonding surface of the bond wafer;
Bonding the base wafer and the bond wafer through the insulating film;
Forming a SOI layer by thinning the bonded wafer bonded together,
The base wafer having a resistivity of 100 Ω · cm or more is used, and the base wafer is bonded before the step of forming the polycrystalline silicon layer or the amorphous silicon layer on the bonding surface side of the base wafer. A method for manufacturing an SOI wafer, comprising a step of forming a thermal nitride film on a surface side. 前記熱窒化膜の厚さを０．５ｎｍ以上１０ｎｍ以下とすることを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。   2. The method for manufacturing an SOI wafer according to claim 1, wherein the thickness of the thermal nitride film is 0.5 nm or more and 10 nm or less. 前記熱窒化膜の形成をＲＴＡにより行うことを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。   The method for manufacturing an SOI wafer according to claim 1, wherein the thermal nitride film is formed by RTA. 前記熱窒化膜を形成する前に前記ベースウェーハの表面に形成されている自然酸化膜を、水素雰囲気のＲＴＡにより除去した後、前記熱窒化膜の形成を行うことを特徴とする請求項１から請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。   2. The thermal nitride film is formed after removing a natural oxide film formed on the surface of the base wafer by RTA in a hydrogen atmosphere before forming the thermal nitride film. The method for manufacturing an SOI wafer according to claim 3. 前記多結晶シリコン層又は非晶質シリコン層を形成する工程は、９００℃以上１，２００℃以下の温度で多結晶シリコン層を堆積させて形成することを特徴とする請求項１から請求項４のいずれか一項に記載のＳＯＩウェーハの製造方法。   5. The step of forming the polycrystalline silicon layer or the amorphous silicon layer is formed by depositing a polycrystalline silicon layer at a temperature of 900 ° C. or more and 1,200 ° C. or less. The manufacturing method of the SOI wafer as described in any one of these. 前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程は、イオン注入剥離法により行うことを特徴とする請求項１から請求項５のいずれか一項に記載のＳＯＩウェーハの製造方法。   6. The method for manufacturing an SOI wafer according to claim 1, wherein the step of forming the SOI layer by thinning the bond wafer is performed by an ion implantation separation method. シリコン単結晶からなるベースウェーハ上に、多結晶シリコン層又は非晶質シリコン層と、絶縁膜と、ＳＯＩ層とが順次形成された貼り合わせＳＯＩウェーハであって、
前記ベースウェーハは抵抗率が１００Ω・ｃｍ以上であり、
前記ベースウェーハと、前記多結晶シリコン層又は非晶質シリコン層の間に熱窒化膜を有するものであることを特徴とする貼り合わせＳＯＩウェーハ。 A bonded SOI wafer in which a polycrystalline silicon layer or an amorphous silicon layer, an insulating film, and an SOI layer are sequentially formed on a base wafer made of silicon single crystal,
The base wafer has a resistivity of 100 Ω · cm or more,
A bonded SOI wafer comprising a thermal nitride film between the base wafer and the polycrystalline silicon layer or the amorphous silicon layer.
JP2014113903A 2014-06-02 2014-06-02 Soi wafer manufacturing method and bonded soi wafer Pending JP2015228432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014113903A JP2015228432A (en) 2014-06-02 2014-06-02 Soi wafer manufacturing method and bonded soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014113903A JP2015228432A (en) 2014-06-02 2014-06-02 Soi wafer manufacturing method and bonded soi wafer

Publications (1)

Publication Number Publication Date
JP2015228432A true JP2015228432A (en) 2015-12-17

Family

ID=54885751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014113903A Pending JP2015228432A (en) 2014-06-02 2014-06-02 Soi wafer manufacturing method and bonded soi wafer

Country Status (1)

Country Link
JP (1) JP2015228432A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212812A1 (en) * 2016-06-06 2017-12-14 信越半導体株式会社 Method for manufacturing bonded soi wafer
WO2017221563A1 (en) * 2016-06-23 2017-12-28 信越半導体株式会社 Bonded soi wafer manufacturing method
CN108022934A (en) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 A kind of preparation method of film
JP2019216222A (en) * 2018-06-14 2019-12-19 信越半導体株式会社 Manufacturing method for bonded soi wafer and bonded soi wafer
JP2020513693A (en) * 2016-12-05 2020-05-14 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． High resistance silicon-on-insulator structure and manufacturing method thereof
WO2021079745A1 (en) * 2019-10-24 2021-04-29 信越半導体株式会社 Semiconductor substrate manufacturing method and semiconductor substrate
EP3996132A1 (en) * 2020-11-10 2022-05-11 Commissariat à l'énergie atomique et aux énergies alternatives Process for manufacturing a substratewith a charge trapping structure
FR3138240A1 (en) * 2022-07-19 2024-01-26 Soitec Process for manufacturing a support substrate for radio frequency application

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212812A1 (en) * 2016-06-06 2017-12-14 信越半導体株式会社 Method for manufacturing bonded soi wafer
JP2017220503A (en) * 2016-06-06 2017-12-14 信越半導体株式会社 Method for manufacturing laminated soi wafer
US10490440B2 (en) 2016-06-06 2019-11-26 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer
TWI717504B (en) * 2016-06-06 2021-02-01 日商信越半導體股份有限公司 Method for manufacturing bonded SOI wafer
WO2017221563A1 (en) * 2016-06-23 2017-12-28 信越半導体株式会社 Bonded soi wafer manufacturing method
CN109075028A (en) * 2016-06-23 2018-12-21 信越半导体株式会社 The manufacturing method of attaching type SOI wafer
CN109075028B (en) * 2016-06-23 2023-08-15 信越半导体株式会社 Method for manufacturing bonded SOI wafer
CN108022934A (en) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 A kind of preparation method of film
JP2020513693A (en) * 2016-12-05 2020-05-14 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． High resistance silicon-on-insulator structure and manufacturing method thereof
JP2021048401A (en) * 2016-12-05 2021-03-25 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． High resistance silicon on insulator structure and manufacturing method thereof
WO2019239763A1 (en) * 2018-06-14 2019-12-19 信越半導体株式会社 Bonded soi wafer and method for manufacturing bonded soi wafer
US11495488B2 (en) 2018-06-14 2022-11-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer and bonded SOI wafer
JP2019216222A (en) * 2018-06-14 2019-12-19 信越半導体株式会社 Manufacturing method for bonded soi wafer and bonded soi wafer
WO2021079745A1 (en) * 2019-10-24 2021-04-29 信越半導体株式会社 Semiconductor substrate manufacturing method and semiconductor substrate
EP3996132A1 (en) * 2020-11-10 2022-05-11 Commissariat à l'énergie atomique et aux énergies alternatives Process for manufacturing a substratewith a charge trapping structure
FR3116151A1 (en) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives METHOD FOR FORMING A USEFUL SUBSTRATE TRAPPING STRUCTURE
FR3138240A1 (en) * 2022-07-19 2024-01-26 Soitec Process for manufacturing a support substrate for radio frequency application

Similar Documents

Publication Publication Date Title
JP2015228432A (en) Soi wafer manufacturing method and bonded soi wafer
JP6100200B2 (en) Manufacturing method of bonded SOI wafer
TWI698907B (en) Method for manufacturing laminated SOI wafer
JP6118757B2 (en) Manufacturing method of bonded SOI wafer
JP6443394B2 (en) Manufacturing method of bonded SOI wafer
TWI692001B (en) Method for manufacturing laminated SOI wafer
US7910455B2 (en) Method for producing SOI wafer
JPWO2005024925A1 (en) Manufacturing method of SOI wafer
JP5942948B2 (en) Manufacturing method of SOI wafer and bonded SOI wafer
WO2005067053A1 (en) Process for producing soi wafer
CN109075028B (en) Method for manufacturing bonded SOI wafer
US20190198386A1 (en) Method for manufacturing bonded soi wafer
WO2016059748A1 (en) Method for manufacturing bonded wafer
JPH11191617A (en) Manufacture of soi substrate
WO2014192207A1 (en) Method for manufacturing bonded wafer
JP2012129347A (en) Bonded soi wafer manufacturing method
JP2010161134A (en) Method of manufacturing laminated wafer
JP6070487B2 (en) SOI wafer manufacturing method, SOI wafer, and semiconductor device
WO2019239763A1 (en) Bonded soi wafer and method for manufacturing bonded soi wafer