JP2015220445A - Resistance change memory and method of manufacturing resistance change memory - Google Patents

Resistance change memory and method of manufacturing resistance change memory Download PDF

Info

Publication number
JP2015220445A
JP2015220445A JP2014105646A JP2014105646A JP2015220445A JP 2015220445 A JP2015220445 A JP 2015220445A JP 2014105646 A JP2014105646 A JP 2014105646A JP 2014105646 A JP2014105646 A JP 2014105646A JP 2015220445 A JP2015220445 A JP 2015220445A
Authority
JP
Japan
Prior art keywords
resistance change
ferroelectric layer
voltage
ferroelectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014105646A
Other languages
Japanese (ja)
Other versions
JP6356486B2 (en
Inventor
章治 森本
Akiji Morimoto
章治 森本
健 川江
Ken Kawae
健 川江
謙太 山岸
Kenta Yamagishi
謙太 山岸
修平 山崎
Shuhei Yamazaki
修平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanazawa University NUC
Original Assignee
Kanazawa University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanazawa University NUC filed Critical Kanazawa University NUC
Priority to JP2014105646A priority Critical patent/JP6356486B2/en
Publication of JP2015220445A publication Critical patent/JP2015220445A/en
Application granted granted Critical
Publication of JP6356486B2 publication Critical patent/JP6356486B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To operate a resistance change memory using a ferroelectric more stably by expressing the electrical characteristics, resulting from the ferroelectricity, with a simpler structure.SOLUTION: A resistance change memory 100 includes a ferroelectric layer 1, a first electrode layer 3, and a second electrode layer 5. The ferroelectric layer 1 is formed of a ferroelectric where the B of BiFeOis partially substituted by Nd or Er. The first electrode layer 3 is formed so as to have first energy barriers E, E', E'', changing by polarization of the ferroelectric layer 1, on the first principal surface Pof the ferroelectric layer 1. The second electrode layer 5 is formed to have second energy barriers E, E', E'', changing by polarization of the ferroelectric layer 1, on the second principal surface Pof the ferroelectric layer 1.

Description

本発明は、強誘電体を用いた抵抗変化型メモリに関する。   The present invention relates to a resistance change type memory using a ferroelectric.

従来、電圧を印加して（自発）分極を発生後に印加電圧を下げても（０Ｖにしても）分極が残る現象（残留分極）が発生する強誘電体材料が知られている。強誘電体材料は、このような電気的特性のため、電子デバイスとして、例えば、抵抗変化型メモリなどの応用が考えられている。   Conventionally, there has been known a ferroelectric material in which a phenomenon in which polarization remains (residual polarization) occurs even when a voltage is applied (spontaneously) to generate polarization and then the applied voltage is decreased (even if 0 V). Due to such electrical characteristics, ferroelectric materials are considered to be applied to electronic devices such as resistance change type memories.

特に、鉛（Ｐｂ）を含まないビスマス系酸化物材料であるビスマスフェライト系（例えば、ＢｉＦｅＯ３）の材料は、その安全性に加えて、良好な強誘電性・圧電性を有しているため、不揮発メモリ、圧電デバイス材料などへの応用が幅広く検討されている。 In particular, a bismuth ferrite-based material (for example, BiFeO 3 ), which is a bismuth-based oxide material that does not contain lead (Pb), has good ferroelectricity and piezoelectricity in addition to its safety. Applications to nonvolatile memories, piezoelectric device materials, and the like have been widely studied.

例えば、特許文献１及び非特許文献１には、ＢｉＦｅＯ３系材料を用いた抵抗変化型メモリ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲｅＲＡＭ）が開示されている。上記の抵抗変化型メモリは、第１電極の金属である白金（Ｐｔ）に、欠陥があり導電性を有する強誘電体物Ｂｉ１−ｘＦｅＯ３を整流接合し、さらに第２電極にオーミック接合して形成される。上記の抵抗変化型メモリにおいては、第１電極と第２電極の間に電圧を印加して、ＢｉＦｅＯ３層に電気分極反転を起こさせることにより、安定なメモリ抵抗変化を実現している。 For example, Patent Document 1 and Non-Patent Document 1 disclose a resistance random access memory (ReRAM) using a BiFeO 3 -based material. In the resistance change type memory, platinum (Pt), which is a metal of the first electrode, rectifies and joins a ferroelectric material Bi 1-x FeO 3 having defects and conductivity, and further ohmic-bonded to the second electrode. Formed. In the resistance change type memory, a stable memory resistance change is realized by applying a voltage between the first electrode and the second electrode to cause electric polarization inversion in the BiFeO 3 layer.

特開２０１３−８８８４号公報JP 2013-8884 A

鶴巻厚（Ａｔｓｕｓｈｉ Ｔｓｕｒｕｍａｋｉ）、山田浩之（Ｈｉｒｏｙｕｋｉ Ｙａｍａｄａ）、澤彰仁（Ａｋｉｈｉｔｏ Ｓａｗａ）、「ｐ型ショットキーライクＰｔ／Ｂｉ１−δＦｅＯ３界面において観察される強誘電性抵抗スイッチ特性に対するＢｉ欠陥の効果（Ｉｍｐａｃｔ ｏｆ Ｂｉ Ｄｅｆｉｃｉｅｎｃｉｅｓ ｏｎ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒｅｓｉｓｔｉｖｅ Ｓｗｉｔｃｈｉｎｇ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ Ｏｂｓｅｒｖｅｄ ａｔ ｐ−Ｔｙｐｅ Ｓｃｈｏｔｔｋｙ−Ｌｉｋｅ Ｐｔ／Ｂｉ１−δＦｅＯ３ Ｉｎｔｅｒｆａｃｅｓ）」、アドバンスド・ファンクショナル・マテリアルズ（Ａｄｖａｎｃｅｄ Ｆｕｎｃｔｉｏｎａｌ Ｍａｔｅｒｉａｌｓ）、ワイリー（Ｗｉｌｅｙ−ＶＣＨ Ｖｅｒｌａｇ ＧｍｂＨ）（ドイツ）、２０１２年、第２２巻、ｐ．１０４０−１０４７Atsushi Tsurumaki, Hiroyuki Yamada, Akihito Sawa (Akihito Sawa), “Effect of Bi defects on ferroelectric resistance switch characteristics observed at p-type Schottky-like Pt / Bi1-δFeO3 interface (Impact) of Bi Defensives on Ferroelectric Resistive Switching Switchable Charistics Observed at p-Type Schottky-Like Pt / Bi1-δFeO3 Interfaces ”, Advanced (Germany), 2012, Vol. 22, p. 1040-1047

上記の従来の抵抗変化型メモリにおいては、強誘電体物であるＢｉＦｅＯ３中のＢｉの一部が失われ、強誘電体物中に欠陥を生じさせることにより、ＢｉＦｅＯ３の導電性を向上させている。このように、強誘電体物中の元素の一部が抜けて欠陥が生じると、強誘電体の化学的な安定性が低下する。その結果、強誘電体を用いた抵抗変化型メモリなどの電子デバイスの動作の安定性も低下する。 In the above conventional resistance change type memory, a part of Bi in BiFeO 3 which is a ferroelectric substance is lost and defects are generated in the ferroelectric substance, thereby improving the conductivity of BiFeO 3. ing. As described above, when a part of the element in the ferroelectric substance is lost and a defect is generated, the chemical stability of the ferroelectric substance is lowered. As a result, the stability of the operation of an electronic device such as a resistance change type memory using a ferroelectric is also lowered.

また、従来の抵抗変化型メモリにおいては、作製したデバイスを抵抗変化型メモリとして機能させるためには、少なくとも一方の電極と強誘電体との界面において、「界面層（Ｉｎｔｅｒｆａｃｉａｌ Ｌａｙｅｒ）」を形成する必要がある。そのため、上記の抵抗変化型メモリにおいては、電極と強誘電体物との界面においてより多くのＢｉ欠陥を形成させてショットキー障壁を生じさせるために、第１電極又は第２電極として使用可能な材料が非常に限られる。または、第１電極と強誘電体との間、あるいは、第２電極と強誘電体物との間に他の層を形成する必要があった。   Further, in the conventional resistance change type memory, in order to make the manufactured device function as a resistance change type memory, an “interface layer (Interface Layer)” is formed at the interface between at least one electrode and the ferroelectric substance. There is a need. Therefore, in the above-described resistance change type memory, it can be used as the first electrode or the second electrode in order to form more Bi defects at the interface between the electrode and the ferroelectric material to generate a Schottky barrier. The material is very limited. Alternatively, it is necessary to form another layer between the first electrode and the ferroelectric substance or between the second electrode and the ferroelectric substance.

本発明の課題は、強誘電体を用いた抵抗変化型メモリにおいて、より簡単な構造にて強誘電性に起因した電気特性を発現させ、抵抗変化型メモリをより安定に動作させることにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a resistance change type memory using a ferroelectric substance to develop electrical characteristics due to ferroelectricity with a simpler structure and to operate the resistance change type memory more stably.

以下に、課題を解決するための手段として複数の態様を説明する。これら態様は、必要に応じて任意に組み合せることができる。
本発明の一見地に係る抵抗変化型メモリは、強誘電体層と、第１電極層と、第２電極層と、を備える。強誘電体層は、ＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒによって元素置換された強誘電体により形成される。第１電極層は、強誘電体層の第１主面上に形成される。また、第１電極層は、第１エネルギー障壁を有するように形成される。第２電極層は、強誘電体層の第２主面上に形成される。第２主面は、強誘電体層の主面のうち、第１主面とは反対側の主面である。また、第２電極層は、第２エネルギー障壁を有するように形成される。さらに、第１エネルギー障壁及び第２エネルギー障壁は、強誘電体層の分極により変化する。 Hereinafter, a plurality of modes will be described as means for solving the problems. These aspects can be arbitrarily combined as necessary.
A resistance change type memory according to an aspect of the present invention includes a ferroelectric layer, a first electrode layer, and a second electrode layer. The ferroelectric layer is formed of a ferroelectric in which a part of Bi of BiFeO 3 is element-substituted with Nd or Er. The first electrode layer is formed on the first main surface of the ferroelectric layer. The first electrode layer is formed to have a first energy barrier. The second electrode layer is formed on the second main surface of the ferroelectric layer. The second main surface is a main surface on the opposite side of the main surface of the ferroelectric layer from the first main surface. The second electrode layer is formed to have a second energy barrier. Furthermore, the first energy barrier and the second energy barrier change due to the polarization of the ferroelectric layer.

上記の抵抗変化型メモリにおいては、強誘電体層に用いられているＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒによって元素置換されている。これにより、上記の抵抗変化型メモリにおいては、化学的により安定な強誘電体層を用いて、抵抗変化型メモリの動作をより安定にできる。 In the resistance change type memory, a part of Bi of BiFeO 3 used for the ferroelectric layer is element-substituted by Nd or Er. Thereby, in the resistance change type memory, the operation of the resistance change type memory can be made more stable by using a chemically more stable ferroelectric layer.

また、上記の抵抗変化型メモリにおいては、第１電極層は、強誘電体層の第１主面上に、強誘電体層の分極により変化する第１エネルギー障壁を有するよう形成される。一方、第２電極層は、強誘電体層の第２主面上に、強誘電体層の分極により変化する第２エネルギー障壁を有するように形成される。これにより、上記の抵抗変化型メモリにおいては、界面層を形成することなくより簡単な構造により強誘電体層の強誘電性に起因した電気特性を抵抗変化型メモリにおいて発現できる。   In the resistance change type memory, the first electrode layer is formed on the first main surface of the ferroelectric layer so as to have a first energy barrier that changes due to polarization of the ferroelectric layer. On the other hand, the second electrode layer is formed on the second main surface of the ferroelectric layer so as to have a second energy barrier that changes due to polarization of the ferroelectric layer. As a result, in the resistance change type memory, the electrical characteristics resulting from the ferroelectricity of the ferroelectric layer can be expressed in the resistance change type memory with a simpler structure without forming an interface layer.

上記の抵抗変化型メモリにおいて、強誘電体層は、結晶方位［００ｋ］が第１主面及び第２主面に対して垂直に配向したペロブスカイト結晶構造を有していてもよい。ここで、上記のｋは整数である。これにより、強誘電体層において分極が発生したときに、分極の向きをそろえることができる。すなわち、抵抗変化型メモリにおける分極の効果をより大きくできる。   In the resistance change type memory, the ferroelectric layer may have a perovskite crystal structure in which a crystal orientation [00k] is oriented perpendicular to the first main surface and the second main surface. Here, k is an integer. Thereby, when polarization occurs in the ferroelectric layer, the direction of polarization can be aligned. That is, the polarization effect in the resistance change memory can be further increased.

上記の抵抗変化型メモリは、第１動作モードと第２動作モードとをメモリ動作モードとして含んでいてもよい。
第１動作モードは、第１電極層の電位が第２電極層の電位よりも高い正方向に第１電圧を印加してＯＮデータを書き込み、第１電極層の電位が第２電極層の電位よりも低い負方向に第１電圧を印加してＯＦＦデータを書き込み、正方向に第２電圧を印加してデータを読み出す、メモリ動作モードである。第１電圧は、強誘電体層中において分極反転可能な電圧である。第２電圧は、強誘電体層中において分極反転しない電圧である。 The resistance change memory may include a first operation mode and a second operation mode as memory operation modes.
In the first operation mode, ON data is written by applying the first voltage in the positive direction in which the potential of the first electrode layer is higher than the potential of the second electrode layer, and the potential of the first electrode layer is the potential of the second electrode layer. This is a memory operation mode in which the first voltage is applied in the lower negative direction to write OFF data, and the second voltage is applied in the positive direction to read data. The first voltage is a voltage capable of reversing the polarization in the ferroelectric layer. The second voltage is a voltage that does not reverse the polarization in the ferroelectric layer.

第２動作モードは、負方向に第１電圧を印加してＯＮデータを書き込み、正方向に第１電圧を印加してＯＦＦデータを書き込み、負方向に第２電圧を印加してデータを読み出すメモリ動作モードである。   In the second operation mode, the first voltage is applied in the negative direction to write ON data, the first voltage is applied in the positive direction to write OFF data, and the second voltage is applied in the negative direction to read the data. It is an operation mode.

上記のように２つの動作モードをメモリ動作モードとして含むことにより、抵抗変化型メモリとしての汎用性を高くできる。   By including the two operation modes as memory operation modes as described above, versatility as a resistance change type memory can be enhanced.

上記の抵抗変化型メモリにおいて、データの書き込み及び読み出しを行うために第１電極層と第２電極層との間に印加する電圧はパルス電圧であってもよい。これにより、上記の抵抗変化型メモリにおいて、強誘電体層に流れるリーク電流などによる消費電力の増大を抑制できる。   In the resistance change memory described above, the voltage applied between the first electrode layer and the second electrode layer in order to write and read data may be a pulse voltage. As a result, in the resistance change type memory, an increase in power consumption due to a leakage current flowing in the ferroelectric layer can be suppressed.

本発明の他の見地に係る抵抗変化型メモリの製造方法は、以下のステップを含む。
◎基材を準備するステップ。
◎基材の第３主面上に第１電極層を形成するステップ。
◎第１電極層の第３主面に面する主面とは反対側の主面と第１主面とが接触して第１エネルギー障壁を有するように、強誘電体であるＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒによって元素置換された強誘電体層を形成するステップ。
◎第２主面上に接触して第２エネルギー障壁を有するように第２電極層を形成するステップ。 A manufacturing method of a resistance change type memory according to another aspect of the present invention includes the following steps.
◎ Step of preparing a substrate.
A step of forming a first electrode layer on the third main surface of the substrate.
Bi of BiFeO 3 which is a ferroelectric material so that the first main surface is in contact with the main surface opposite to the main surface facing the third main surface of the first electrode layer and has a first energy barrier. Forming a ferroelectric layer in which a part of the element is substituted by Nd or Er.
A step of forming the second electrode layer so as to have a second energy barrier in contact with the second main surface.

上記の抵抗変化型メモリの製造方法においては、基材上に第１電極層と、強誘電体層と、第２電極層とを形成して抵抗変化型メモリが形成される。これにより、上記の３つの層の形成条件をコントロールしつつ抵抗変化型メモリを製造できる。その結果、上記の各層の品質を高めて抵抗変化型メモリの電気特性をより向上できる。   In the above resistance change type memory manufacturing method, the resistance change type memory is formed by forming the first electrode layer, the ferroelectric layer, and the second electrode layer on the substrate. Thereby, a resistance change type memory can be manufactured while controlling the formation conditions of the three layers. As a result, the quality of each layer can be improved and the electrical characteristics of the resistance change memory can be further improved.

強誘電体層を形成するステップは、以下のステップを含んでいてもよい。
◎Ｂｉと、Ｆｅと、Ｎｄ又はＥｒと、Ｏとを少なくとも含む原料ターゲットにパルスレーザを照射して原料ターゲットから原料を昇華させるステップ。
◎昇華した原料を基材に堆積して薄膜を形成するステップ。 The step of forming the ferroelectric layer may include the following steps.
A step of irradiating a raw material target containing at least Bi, Fe, Nd or Er, and O with a pulse laser to sublimate the raw material from the raw material target.
A step of depositing the sublimated raw material on a substrate to form a thin film.

これにより、原料ターゲットにおける元素組成比と、強誘電体層における元素組成比とのずれが小さい強誘電体層を形成できる。すなわち、原料ターゲットの元素組成比を制御することにより、強誘電体層における元素組成比を制御できる。   Thereby, a ferroelectric layer in which a deviation between the elemental composition ratio in the raw material target and the elemental composition ratio in the ferroelectric layer is small can be formed. That is, by controlling the elemental composition ratio of the raw material target, the elemental composition ratio in the ferroelectric layer can be controlled.

強誘電体を用いた抵抗変化型メモリにおいて、より簡単な構造にて強誘電性に起因した電気特性を発現でき、抵抗変化型メモリをより安定に動作できる。   In a resistance change type memory using a ferroelectric, electrical characteristics due to ferroelectricity can be expressed with a simpler structure, and the resistance change type memory can be operated more stably.

抵抗変化型メモリの構成を示す図。The figure which shows the structure of a resistance change type memory. 抵抗変化型メモリの製造方法を模式的に示す図。The figure which shows typically the manufacturing method of a resistance change type memory. 抵抗変化型メモリのＸＲＤ測定結果を示す図。The figure which shows the XRD measurement result of a resistance change type memory. ＢＮＦを強誘電体層の材料として用いた場合の分極−電界特性を示す図。The figure which shows the polarization-electric field characteristic at the time of using BNF as a material of a ferroelectric layer. ＢＦＭを強誘電体層の材料として用いた場合の分極−電界特性を示す図。The figure which shows the polarization-electric field characteristic at the time of using BFM as a material of a ferroelectric layer. ＢＦＯを強誘電体層の材料として用いた場合の分極−電界特性を示す図。The figure which shows the polarization-electric field characteristic at the time of using BFO as a material of a ferroelectric layer. ＢＮＦを強誘電体層の材料として用いた場合の、スイッチング電荷量と印加電圧との関係を示す図。The figure which shows the relationship between switching charge amount and applied voltage at the time of using BNF as a material of a ferroelectric layer. ＢＦＯを強誘電体層の材料として用いた場合の、スイッチング電荷量と印加電圧との関係を示す図。The figure which shows the relationship between switching charge amount and applied voltage at the time of using BFO as a material of a ferroelectric layer. ＢＮＦを強誘電体層の材料として用いた場合の電流−電圧特性を示す図。The figure which shows the current-voltage characteristic at the time of using BNF as a material of a ferroelectric layer. ＢＦＭを強誘電体層の材料として用いた場合の電流−電圧特性を示す図。The figure which shows the current-voltage characteristic at the time of using BFM as a material of a ferroelectric layer. ＢＦＯを強誘電体層の材料として用いた場合の電流−電圧特性を示す図。The figure which shows the current-voltage characteristic at the time of using BFO as a material of a ferroelectric layer. 強誘電体層の材料を異ならせた抵抗変化型メモリの光起電力特性を示す図。The figure which shows the photovoltaic characteristic of the resistance change type memory which varied the material of the ferroelectric layer. 強誘電体層中の分極による影響を模式的に示す図。The figure which shows typically the influence by the polarization in a ferroelectric layer. 抵抗変化型メモリの導電メカニズムを模式的に示す図。The figure which shows typically the conduction mechanism of a resistance change memory. 抵抗変化型メモリの駆動回路例を示す図。The figure which shows the drive circuit example of resistance change type memory. 抵抗変化型メモリの第１動作モードを示す図。The figure which shows the 1st operation mode of a resistance change type memory. 抵抗変化型メモリの第２動作モードを示す図。The figure which shows the 2nd operation mode of a resistance change type memory. 疲労特性を測定する際に抵抗変化型メモリに印加するパルス電圧の１サイクル分の波形を示す図。The figure which shows the waveform for 1 cycle of the pulse voltage applied to a resistance change type memory when measuring a fatigue characteristic. ＢＮＦを強誘電体層の材料として用いた抵抗変化型メモリの疲労特性を示す図。The figure which shows the fatigue characteristic of the resistance change type memory which used BNF as a material of a ferroelectric layer.

１．第１実施形態
（１）抵抗変化型メモリの構成
まず、本実施形態に係る抵抗変化型メモリ１００の構成について、図１を用いて説明する。図１は、抵抗変化型メモリの構成を示す図である。
抵抗変化型メモリ１００は、強誘電体層１と、第１電極層３と、第２電極層５と、基材７と、を備える。強誘電体層１は、第１主面Ｐ１と第２主面Ｐ２とを有する強誘電体の薄膜である。本実施形態において、強誘電体層１は、ＢｉＦｅＯ３のＢｉの一部が希土類金属を用いて元素置換された強誘電体により形成されている。また、本実施形態においては、Ｂｉの一部を元素置換する希土類金属は、Ｎｄ（ネオジム）又はＥｒ（エルビウム）のいずれかである。 1. First Embodiment (1) Configuration of Resistance Change Memory First, the configuration of a resistance change memory 100 according to the present embodiment will be described with reference to FIG. FIG. 1 is a diagram illustrating a configuration of a resistance change type memory.
The resistance change memory 100 includes a ferroelectric layer 1, a first electrode layer 3, a second electrode layer 5, and a base material 7. The ferroelectric layer 1, a strong thin film of a dielectric having first major surface P 1 and the second major surface P 2. In the present embodiment, the ferroelectric layer 1 is formed of a ferroelectric in which a part of Bi of BiFeO 3 is element-substituted using a rare earth metal. In the present embodiment, the rare earth metal that elementally substitutes part of Bi is either Nd (neodymium) or Er (erbium).

上記のように、強誘電体層１を、ＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒなどの希土類金属により元素置換された強誘電体により形成することにより、Ｂｉ欠陥が存在するＢｉＦｅＯ３と比較して、化学的により安定した強誘電体層１を形成できる。その結果、後述するように、抵抗変化型メモリ１００の動作をより安定にできる。 As described above, the ferroelectric layer 1 is formed of a ferroelectric in which a part of Bi in BiFeO 3 is elementally substituted with a rare earth metal such as Nd or Er, thereby comparing with BiFeO 3 in which Bi defects exist. Thus, the chemically stable ferroelectric layer 1 can be formed. As a result, as will be described later, the operation of the resistance change memory 100 can be made more stable.

また、Ｎｄ及びＥｒのイオン半径は、Ｂｉのイオン半径が近い（Ｂｉのイオン半径：０．９６Å（オングストローム）、Ｎｄのイオン半径：１．００Å、Ｅｒのイオン半径：０．８８Å）。そのため、ＢｉＦｅＯ３においてＮｄ又はＥｒがＢｉを置換しても、結晶構造のひずみなど、強誘電体層１中の強誘電体を化学的に不安定にする要因が生じにくくなる。従って、ＢｉＦｅＯ３のＢｉの一部をＮｄ又はＥｒにより置換することにより、強誘電体層１を化学的により安定化できる。その結果、抵抗変化型メモリ１００の動作をより安定化できる。 The ionic radii of Nd and Er are similar to those of Bi (Bi ionic radius: 0.96 Å (angstrom), Nd ionic radius: 1.00 Å, Er ionic radius: 0.88 Å). Therefore, even if Nd or Er substitutes Bi in BiFeO 3 , it is difficult to cause factors that cause the ferroelectric in the ferroelectric layer 1 to be chemically unstable, such as distortion of the crystal structure. Therefore, the ferroelectric layer 1 can be chemically stabilized by replacing a part of Bi in BiFeO 3 with Nd or Er. As a result, the operation of the resistance change memory 100 can be further stabilized.

さらに、Ｎｄ及びＥｒは、Ｂｉと同じ価数（３価）を有している。このため、価数の異なる他の元素によりＢｉを置換する場合と比較して、強誘電体を化学的により安定化できる。なぜなら、Ｂｉと異なる価数の元素にてＢｉを置換した場合、Ｂｉ置換された箇所には共有電子の過不足が生じ、共有電子に過不足が生じたＢｉ置換された箇所は化学的に不安定であるからである。   Further, Nd and Er have the same valence (trivalence) as Bi. For this reason, compared with the case where Bi is substituted by another element having a different valence, the ferroelectric can be chemically stabilized. This is because when Bi is substituted with an element having a valence different from Bi, excess or deficiency of the shared electrons occurs at the Bi-substituted portion, and the Bi-substituted portion where the excess or deficiency of the shared electrons occurs is chemically unacceptable. It is because it is stable.

また、後述するように、本実施形態において、上記の強誘電体層１の導電キャリアは電子である。一般的に、物質中の電子の移動度は正孔の移動度よりも高い。従って、移動度の速い電子を導電キャリアとすることにより、抵抗変化型メモリ１００の動作をより高速化できる。   As will be described later, in the present embodiment, the conductive carrier of the ferroelectric layer 1 is an electron. In general, the mobility of electrons in a substance is higher than the mobility of holes. Therefore, the operation of the resistance change memory 100 can be further speeded up by using electrons with high mobility as conductive carriers.

さらに、後述するように、強誘電体層１は、ミラー指数により表現される結晶方位［００ｋ］（ｋ：整数）が第１主面及び第２主面に対して垂直になるように配向したペロブスカイト結晶構造を有している。これにより、強誘電体層１において分極が発生したときに、分極の向きをそろえることができる。すなわち、抵抗変化型メモリ１００における分極の効果をより大きくできる。   Further, as will be described later, the ferroelectric layer 1 is oriented so that the crystal orientation [00k] (k: integer) expressed by the Miller index is perpendicular to the first principal surface and the second principal surface. It has a perovskite crystal structure. Thereby, when polarization occurs in the ferroelectric layer 1, the direction of polarization can be aligned. That is, the effect of polarization in the resistance change memory 100 can be further increased.

第１電極層３は、基材７（後述）の第３主面Ｐ３上に形成されている。また、第１電極層３の上記の第３主面Ｐ３とは反対側の主面上に、上記の強誘電体層１が、当該第３主面Ｐ３とは反対側の主面が強誘電体層１の第１主面Ｐ１と接触するように形成されている。すなわち、強誘電体層１を基準とした場合、第１電極層３は、強誘電体層１の第１主面Ｐ１上に形成されている。 The first electrode layer 3 is formed on the third main surface P 3 of the base member 7 (described later). Further, on the opposite side of the major surface and the third major surface P 3 of the first electrode layer 3, the above-described ferroelectric layer 1, and the third major surface P 3 is the main surface on the opposite side It is formed so as to contact the first major surface P 1 of the ferroelectric layer 1. That is, when the ferroelectric layer 1 is used as a reference, the first electrode layer 3 is formed on the first main surface P 1 of the ferroelectric layer 1.

また、強誘電体層１の第１主面Ｐ１上に第１電極層３が形成（接触）されることにより、第１電極層３と強誘電体層１との界面において、第１エネルギー障壁（強誘電体層１に分極が生じていない場合のエネルギー障壁は、Ｅ１）が形成される。
第１エネルギー障壁は、第１電極層３のフェルミ準位と強誘電体層１の伝導帯のエネルギー準位との差に対応する大きさのエネルギー障壁であり、導電キャリア（電子）が第１電極層３から強誘電体層１に注入される確率を決定する。 Further, the first electrode layer 3 is formed (contacted) on the first main surface P 1 of the ferroelectric layer 1, whereby the first energy is generated at the interface between the first electrode layer 3 and the ferroelectric layer 1. A barrier (E 1 is an energy barrier when polarization is not generated in the ferroelectric layer 1 ) is formed.
The first energy barrier is an energy barrier having a magnitude corresponding to the difference between the Fermi level of the first electrode layer 3 and the energy level of the conduction band of the ferroelectric layer 1, and the conductive carriers (electrons) are the first. The probability of being injected from the electrode layer 3 into the ferroelectric layer 1 is determined.

具体的には、導電キャリアは、熱的エネルギーを得てエネルギー障壁を越える。このとき、上記のエネルギー障壁が低いと、導電キャリアが上記のエネルギー障壁を乗り越える確率が高くなる。その結果、エネルギー障壁が低いと、キャリアが注入されやすくなる（電流が流れやすくなる）。
また、強誘電体層１に印加される電界（電圧）が大きくなると、エネルギー障壁の厚さが小さくなる場合があり、導電キャリアは、エネルギー障壁を乗り越えるだけのエネルギーよりも低いエネルギーを持っている場合でも、障壁の厚さが小さくなったエネルギー障壁を「通り抜ける」ことができる（「トンネリング」と呼ばれることもある）。この場合であっても、エネルギー障壁が低くなると、エネルギー障壁を通り抜ける確率が高くなる。 Specifically, the conductive carrier obtains thermal energy and crosses the energy barrier. At this time, if the energy barrier is low, there is a high probability that the conductive carriers get over the energy barrier. As a result, when the energy barrier is low, carriers are easily injected (current flows easily).
Further, when the electric field (voltage) applied to the ferroelectric layer 1 is increased, the thickness of the energy barrier may be reduced, and the conductive carrier has energy lower than the energy for overcoming the energy barrier. Even so, you can “pass through” an energy barrier with a reduced barrier thickness (sometimes called “tunneling”). Even in this case, if the energy barrier is lowered, the probability of passing through the energy barrier is increased.

また、上記の第１エネルギー障壁は、後述するように、強誘電体層１において発生する分極によってもエネルギー障壁の大きさが変化する。これにより、後述するように、強誘電体層１における分極の向きにより、同じ印加電圧に対して、第１電極層３から強誘電体層１に注入される導電キャリア（例えば、電子）量が変化する。   Moreover, the magnitude | size of said 1st energy barrier changes also with the polarization which generate | occur | produces in the ferroelectric layer 1, so that it may mention later. Thereby, as will be described later, the amount of conductive carriers (for example, electrons) injected from the first electrode layer 3 into the ferroelectric layer 1 with respect to the same applied voltage depends on the direction of polarization in the ferroelectric layer 1. Change.

上記の第１電極層３としては、例えば、導電キャリアが多い導電性の材料が選択される。従って、第１電極層３としては、例えば、金属材料又は酸化物半導体などを用いることができる。金属材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、アルミニウミ（Ａｌ）の薄膜などを第１電極層３として用いることができる。また、Ｐｔは、シリコン（Ｓｉ）基板上に結晶を配向させて形成してもよい。この場合、強誘電体層１を第１電極層３上に形成する際に、Ｐｔの結晶の配向を用いて強誘電体層１の結晶を配向できる。   As the first electrode layer 3, for example, a conductive material with many conductive carriers is selected. Therefore, as the first electrode layer 3, for example, a metal material or an oxide semiconductor can be used. As the metal material, for example, a thin film of platinum (Pt), gold (Au), aluminum (Al), or the like can be used as the first electrode layer 3. Pt may be formed by orienting crystals on a silicon (Si) substrate. In this case, when the ferroelectric layer 1 is formed on the first electrode layer 3, the crystal of the ferroelectric layer 1 can be oriented using the orientation of the Pt crystal.

一方、酸化物半導体としては、例えば、インジウム・スズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、ストロンチウム・ルテニウム酸化物（ＳｒＲｕＯ３）、ランタン・ストロンチウム・銅酸化物（Ｌａ２−ｘＳｒｘＣｕＯ４、ＬＳＣＯ）などを第１電極層３として用いることができる。 On the other hand, as an oxide semiconductor, for example, indium tin oxide (Indium Tin Oxide, ITO), strontium ruthenium oxide (SrRuO 3 ), lanthanum / strontium / copper oxide (La 2-x Sr x CuO 4 , LSCO) or the like can be used as the first electrode layer 3.

本実施形態においては、ストロンチウム・ルテニウム酸化物を第１電極層３の材料として用いる。ストロンチウム・ルテニウム酸化物は、強誘電体層１の材料として用いられているＮｄ又はＥｒによりＢｉの一部を元素置換したＢｉＦｅＯ３と同じペロブスカイト結晶構造を有しており、格子定数も上記の強誘電体層１の材料の格子定数に比較的近い（後述）。そのため、特に第１電極層３と強誘電体層１との界面において発生する結晶のひずみが少なくなる。その結果、抵抗変化型メモリ１００の化学的な安定性、従って、電気的な安定性を向上できる。 In the present embodiment, strontium / ruthenium oxide is used as the material of the first electrode layer 3. The strontium / ruthenium oxide has the same perovskite crystal structure as BiFeO 3 in which a part of Bi is elementally substituted by Nd or Er used as the material of the ferroelectric layer 1, and the lattice constant is also the above-mentioned strong constant. It is relatively close to the lattice constant of the material of the dielectric layer 1 (described later). Therefore, the distortion of the crystal generated particularly at the interface between the first electrode layer 3 and the ferroelectric layer 1 is reduced. As a result, the chemical stability of the resistance change type memory 100, and hence the electrical stability can be improved.

また、後述するように、本実施形態の第１電極層３のストロンチウム・ルテニウム酸化物は、ミラー指数にて［００ｋ］と表現される結晶方位が前記第１主面Ｐ１に対して垂直になるように配向している。これにより、第１電極層３上に強誘電体層１を形成する際に、ミラー指数にて［００ｋ］と表現される結晶方位が第１主面Ｐ１及び第２主面Ｐ２に対して垂直になるように配向した強誘電体層１を形成しやすくなる。 As will be described later, strontium ruthenium oxide of the first electrode layer 3 of the present embodiment, at Miller index [00K] perpendicular to the crystal orientation of the first main surface P 1 is expressed as Oriented so that Thus, in forming the ferroelectric layer 1 on the first electrode layer 3 at Miller index [00K] with respect to the crystal orientation first major surface P 1 and the second main surface P 2 is expressed It becomes easy to form the ferroelectric layer 1 oriented so as to be vertical.

第２電極層５は、強誘電体層１の第２主面Ｐ２上に形成されている。また、強誘電体層１の第２主面Ｐ２上に第２電極層５が形成（接触）されることにより、第２電極層５と強誘電体層１との界面において、第２エネルギー障壁が形成される。 The second electrode layer 5 is formed on the second main surface P 2 of the ferroelectric layer 1. Also, strong since the second electrode layer 5 in the second upper major surface P 2 of the dielectric layer 1 is formed (contact), at the interface of the second electrode layer 5 strength and dielectric layer 1, a second energy A barrier is formed.

上記の第１エネルギー障壁と同様に、強誘電体層１において発生する分極によって、第２エネルギー障壁のエネルギー障壁高さも変化する。これにより、後述するように、強誘電体層１における分極の向きにより、同じ電圧に対して、第２電極層５から強誘電体層１に注入される導電キャリア（電子）量が変化する。   Similar to the first energy barrier described above, the energy barrier height of the second energy barrier also changes due to the polarization generated in the ferroelectric layer 1. Thereby, as will be described later, the amount of conductive carriers (electrons) injected from the second electrode layer 5 into the ferroelectric layer 1 varies with the same voltage depending on the direction of polarization in the ferroelectric layer 1.

後述するように、第１電極層３と強誘電体層１との界面に第１エネルギー障壁が形成され、第２電極層５と強誘電体層１との界面に第２エネルギー障壁が形成され、これらのエネルギー障壁が強誘電体層１の分極の向きにより変化することにより、抵抗変化型メモリ１００における整流作用のスイッチングが起こる。また、後述するように、抵抗変化型メモリ１００においては、印加電圧が正方向（後述）であっても負方向（後述）であっても、電流ヒステリシスが見られる。この整流作用のスイッチングと、印加電圧の印加方向に関わらず電流ヒステリシスが見られることにより、抵抗変化型メモリにおいて２つのメモリ動作モードを有することが可能となる。   As will be described later, a first energy barrier is formed at the interface between the first electrode layer 3 and the ferroelectric layer 1, and a second energy barrier is formed at the interface between the second electrode layer 5 and the ferroelectric layer 1. These energy barriers change depending on the polarization direction of the ferroelectric layer 1, thereby switching the rectifying action in the resistance change type memory 100. Further, as will be described later, in the resistance change memory 100, current hysteresis is observed regardless of whether the applied voltage is in the positive direction (described later) or in the negative direction (described later). Since the current hysteresis is observed regardless of the switching of the rectifying action and the applied direction of the applied voltage, the resistance change type memory can have two memory operation modes.

上記の第２電極層５としては、第１電極層３と同様、例えば、白金（Ｐｔ）、金（Ａｕ）、アルミニウミ（Ａｌ）などの金属材料や、インジウム・スズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、ストロンチウム・ルテニウム酸化物（ＳｒＲｕＯ３）、ランタン・ストロンチウム・銅酸化物（Ｌａ２−ｘＳｒｘＣｕＯ４、ＬＳＣＯ）などの酸化物半導体などを用いることができる。特に、第２電極層５として透明電極（例えば、インジウム・スズ酸化物）を用いると、強誘電体層１に対して光を照射し、強誘電体層１において分極を発生できる。本実施形態においては、第２電極層５の材料として、Ａｕ薄膜を用いる。 As the second electrode layer 5, as with the first electrode layer 3, for example, a metal material such as platinum (Pt), gold (Au), aluminum (Al), indium tin oxide (Indium Tin Oxide, An oxide semiconductor such as ITO), strontium / ruthenium oxide (SrRuO 3 ), lanthanum / strontium / copper oxide (La 2−x Sr x CuO 4 , LSCO), or the like can be used. In particular, when a transparent electrode (for example, indium tin oxide) is used as the second electrode layer 5, the ferroelectric layer 1 can be irradiated with light, and polarization can be generated in the ferroelectric layer 1. In the present embodiment, an Au thin film is used as the material of the second electrode layer 5.

基材７は、主に、本実施形態の抵抗変化型メモリ１００を形成するための基材として用いられる。基材７などの基板上に抵抗変化型メモリ１００を形成する場合、例えば基材７の温度や基材７の抵抗変化型メモリ１００を形成する主面（第３主面）の状態（結晶構造など）を制御することにより、抵抗変化型メモリ１００の各層を形成する際の条件を制御しつつ抵抗変化型メモリ１００を製造できる。その結果、第１電極層３、強誘電体層１、及び第２電極層５の各層の品質を高めて、抵抗変化型メモリ１００の電気特性をより向上できる。   The base material 7 is mainly used as a base material for forming the resistance change type memory 100 of the present embodiment. When the resistance change type memory 100 is formed on a substrate such as the base material 7, for example, the temperature of the base material 7 and the state of the main surface (third main surface) on which the resistance change type memory 100 of the base material 7 is formed (crystal structure) Etc.), the resistance change memory 100 can be manufactured while controlling the conditions for forming each layer of the resistance change memory 100. As a result, the quality of each layer of the first electrode layer 3, the ferroelectric layer 1, and the second electrode layer 5 can be improved, and the electrical characteristics of the resistance change memory 100 can be further improved.

本実施形態において、基材７は、Ｎｂ（ニオブ）を添加したストロンチウム・チタン酸化物（ＳｒＴｉＯ３）の平面基板である。また、本実施形態において、基材７の結晶構造は、ストロンチウム・チタン酸化物のペロブスカイト結晶構造を有する。さらに、第１電極層３を形成する第３主面Ｐ３は、ペロブスカイト結晶構造の結晶方位［００ｋ］（ｋ：整数）が垂直に配向するように切り出されている。これにより、基材７の第３主面Ｐ３上に第１電極層３を形成する際に、エピタキシャル成長により、ペロブスカイト結晶構造を有するストロンチウム・ルテニウム酸化物の結晶方位［００ｋ］が、強誘電体層１の第１主面Ｐ１（基材７の第３主面Ｐ３）に対して垂直に配向した第１電極層３を形成しやすくなる。その結果、第１電極層３上に、結晶方位［００ｋ］が第１主面Ｐ１及び第２主面Ｐ２に対して垂直になるように配向したペロブスカイト結晶構造を有する強誘電体層１を形成しやすくなる。 In this embodiment, the base material 7 is a strontium-titanium oxide (SrTiO 3 ) planar substrate to which Nb (niobium) is added. In the present embodiment, the crystal structure of the base material 7 has a perovskite crystal structure of strontium / titanium oxide. Further, the third main surface P 3 forming the first electrode layer 3 is cut out so that the crystal orientation [00k] (k: integer) of the perovskite crystal structure is oriented vertically. Thus, when forming the first electrode layer 3 on the third main surface P 3 of the base member 7, by epitaxial growth, the crystal orientation of strontium ruthenium oxide having a perovskite crystal structure [00K] is, the ferroelectric It tends to form a first electrode layer 3 oriented perpendicular to the first major surface P 1 of the layer 1 (the third major surface P 3 of the substrate 7). As a result, on the first electrode layer 3, the ferroelectric layer crystal orientation [00K] has a perovskite crystal structure oriented to be perpendicular to the first major surface P 1 and the second major surface P 2 1 It becomes easy to form.

（２）抵抗変化型メモリの製造方法
次に、本実施形態の抵抗変化型メモリ１００の製造方法について、図２を用いて説明する。図２は、抵抗変化型メモリの製造方法を模式的に示す図である。
抵抗変化型メモリ１００の製造においては、まず、抵抗変化型メモリ１００を形成するための基材７を準備する（図２の（１））。具体的には、例えば、基材７として使用するＮｂを添加（添加量は、例えば、０．０５重量％（ｗｔ％））したＳｒＴｉＯ３（１００）基板表面を、強酸などを用いて洗浄して基材７とする。上記のＮｂ添加ＳｒＴｉＯ３基板を洗浄するための強酸としては、例えば、バッファードフッ酸溶液（ＢＨＦ溶液）を用いることができる。ＢＨＦ溶液は、フッ酸（ＨＦ）とフッ化アンモニウムの混合溶液である。なお、ＢＨＦ溶液による洗浄後、ＳｒＴｉＯ３である基材７は、高温処理（例えば、１０００°Ｃにて６０分間アニール処理）されてもよい。 (2) Manufacturing Method of Resistance Change Memory Next, a manufacturing method of the resistance change memory 100 of this embodiment will be described with reference to FIG. FIG. 2 is a diagram schematically showing a method of manufacturing the resistance change type memory.
In the manufacture of the resistance change type memory 100, first, the base material 7 for forming the resistance change type memory 100 is prepared ((1) in FIG. 2). Specifically, for example, the surface of an SrTiO 3 (100) substrate to which Nb used as the base material 7 is added (addition amount is, for example, 0.05% by weight (wt%)) is washed with a strong acid or the like. The base material 7 is obtained. As a strong acid for cleaning the Nb-added SrTiO 3 substrate, for example, a buffered hydrofluoric acid solution (BHF solution) can be used. The BHF solution is a mixed solution of hydrofluoric acid (HF) and ammonium fluoride. Note that after cleaning with the BHF solution, the base material 7 that is SrTiO 3 may be subjected to a high-temperature treatment (for example, an annealing treatment at 1000 ° C. for 60 minutes).

また、本実施形態において、基材７は、ＳｒＴｉＯ３のペロブスカイト結晶構造の結晶方位［００ｋ］（ミラー指数表現）が垂直に配向する（結晶）面が第３主面Ｐ３となるように切り出されている。 Further, in the present embodiment, the base material 7 is cut out so that the (crystal) plane in which the crystal orientation [00k] (Miller index expression) of the perovskite crystal structure of SrTiO 3 is vertically oriented becomes the third main surface P 3. It is.

基材７を準備後、第１電極層３が基材７の第３主面Ｐ３上に形成される（図２の（２））。本実施形態のように、第１電極層３の材料としてＳｒＲｕＯ３を用いる場合、第１電極層３は、例えば、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて薄膜として形成される。ＰＬＤ法は、パルス状に発生したレーザ光を原料となるターゲットなどに照射して原料を昇華させ、昇華した原料を基板上などに堆積して薄膜を形成する薄膜形成方法である。 After preparing the substrate 7, the first electrode layer 3 is formed on the third main surface P 3 of the substrate 7 (in FIG. 2 (2)). When SrRuO 3 is used as the material of the first electrode layer 3 as in the present embodiment, the first electrode layer 3 is formed as a thin film using, for example, a PLD (Pulsed Laser Deposition) method. The PLD method is a thin film forming method in which a target, which is a raw material, is irradiated with pulsed laser light to sublimate the raw material, and the sublimated raw material is deposited on a substrate to form a thin film.

具体的には、第１電極層３は、（ｉ）ＳｒＲｕＯ３の原料となるターゲットＴ１にパルスレーザＬを照射して、当該ターゲットＴ１から原料を昇華させ、（ｉｉ）ターゲットＴ１から昇華した原料を基材７に堆積して薄膜を形成する、ことにより基材７上に形成される。 Specifically, the first electrode layer 3 (i) irradiates the target T1 which is a raw material of SrRuO 3 with the pulse laser L, sublimates the raw material from the target T1, and (ii) the raw material sublimated from the target T1. Is deposited on the base material 7 to form a thin film.

本実施形態において、第１電極層３の原料となるターゲットＴ１として、ＳｒＲｕＯ３の焼結体を用いる。焼結体は、例えば、原料となる粉末などを焼き固める（焼結する）ことにより製造できる。また、第１電極層３の原料を昇華させるためにターゲットに照射するパルスレーザＬの光源として、ＫｒＦエキシマレーザ（波長：２４８ｎｍ）を用いる。第１電極層３を作製するための条件の一例については、以下の表１に示す。 In this embodiment, a sintered body of SrRuO 3 is used as the target T1 that is a raw material of the first electrode layer 3. The sintered body can be produced, for example, by baking (sintering) a raw material powder or the like. Further, a KrF excimer laser (wavelength: 248 nm) is used as a light source of the pulse laser L that irradiates the target to sublimate the raw material of the first electrode layer 3. An example of conditions for producing the first electrode layer 3 is shown in Table 1 below.

Figure 2015220445
Figure 2015220445

上記の表１において、レーザエネルギーは照射するレーザ光の光量である。レーザ周波数は、１秒間にターゲットに照射する光パルスの数である。上記の表１に示す例においては、１秒間に２（回）の光パルスをターゲットに照射したことを意味する。基板温度は、第１電極層３を形成する際の基材７の温度である。堆積時間は、昇華した原料を基材７上に堆積する時間である。酸素圧力（形成時）は、第１電極層３を形成する際の酸素圧力である。酸素圧力（冷却時）は、第１電極層３を形成後に基材７及び第１電極層３を、例えば室温近辺まで冷却するときの酸素圧力である。   In Table 1 above, the laser energy is the amount of laser light to be irradiated. The laser frequency is the number of light pulses applied to the target per second. In the example shown in Table 1 above, it means that the target was irradiated with 2 (times) light pulses per second. The substrate temperature is the temperature of the base material 7 when the first electrode layer 3 is formed. The deposition time is a time for depositing the sublimated raw material on the substrate 7. The oxygen pressure (during formation) is the oxygen pressure when forming the first electrode layer 3. The oxygen pressure (during cooling) is an oxygen pressure when the substrate 7 and the first electrode layer 3 are cooled to, for example, around room temperature after the first electrode layer 3 is formed.

上記の表１に示す条件にて第１電極層３を形成することによって、膜厚が約１００ｎｍの薄膜状のＳｒＲｕＯ３が第１電極層３として形成される。 By forming the first electrode layer 3 under the conditions shown in Table 1 above, a thin SrRuO 3 film having a thickness of about 100 nm is formed as the first electrode layer 3.

上記のように、基材７の第３主面Ｐ３上に形成される第１電極層３は、エピタキシャル成長により、ＳｒＲｕＯ３のペロブスカイト結晶構造の結晶方位［００ｋ］が垂直に配向している面が主面（強誘電体層１の第１主面Ｐ１と接触する面）となるように形成される。 As described above, the first electrode layer 3 formed on the third main surface P 3 of the substrate 7, the surface by epitaxial growth, the crystal orientation of the perovskite crystal structure of SrRuO 3 [00K] is oriented perpendicular There is formed to have a main surface (strong first major surface P 1 surface in contact with the dielectric layer 1).

第１電極層３を基材７上に形成後、強誘電体層１が形成される（図２の（３））。本実施形態においては、強誘電体層１は、上記のＰＬＤ法により薄膜として形成される。具体的には、強誘電体層１は、（ｉ）Ｂｉと、Ｆｅと、Ｎｄ又はＥｒと、Ｏとを少なくとも含む原料ターゲットＴ２にパルスレーザＬを照射して、原料ターゲットＴ２から原料を昇華させ、（ｉｉ）原料ターゲットＴ２から昇華した原料を基材７に堆積して薄膜を形成する、ことにより、第３主面Ｐ３とは反対側の第１電極層３の主面上に形成される。 After the first electrode layer 3 is formed on the substrate 7, the ferroelectric layer 1 is formed ((3) in FIG. 2). In the present embodiment, the ferroelectric layer 1 is formed as a thin film by the PLD method described above. Specifically, the ferroelectric layer 1 irradiates the raw material target T2 containing at least (i) Bi, Fe, Nd or Er, and O with the pulse laser L, and sublimates the raw material from the raw material target T2. is allowed, the raw materials sublimated from (ii) raw material target T2 is deposited on the substrate 7 to form a thin film, by, formed opposite the first electrode layer 3 on the main surface of the third major surface P 3 Is done.

本実施形態においては、強誘電体層１を形成するために用いる原料ターゲットＴ２は、ＢｉＦｅＯ３とＮｄ酸化物（Ｎｄ２Ｏ３）との焼結体（ＮｄによりＢｉの一部が元素置換されたＢｉＦｅＯ３を強誘電体層１の材料とする場合）であるか、又は、ＢｉＦｅＯ３とＥｒ酸化物（Ｅｒ２Ｏ３）との焼結体（ＮｄによりＢｉの一部が元素置換されたＢｉＦｅＯ３を強誘電体層１の材料とする場合）である。
これにより、原料ターゲットＴ２を、複雑な合金形成工程などを用いることなくより簡単に形成（作製）できる。 In the present embodiment, the raw material target T2 used to form the ferroelectric layer 1 is a sintered body of BiFeO 3 and Nd oxide (Nd 2 O 3 ) (a part of Bi is element-substituted by Nd). BiFeO 3 is used as the material of the ferroelectric layer 1) or a sintered body of BiFeO 3 and Er oxide (Er 2 O 3 ) (part of Bi is element-substituted by Nd) (When BiFeO 3 is used as the material of the ferroelectric layer 1).
Thereby, the raw material target T2 can be formed (manufactured) more easily without using a complicated alloy forming process.

また、本実施形態において、原料ターゲットＴ２中のＢｉＦｅＯ３と上記の希土類金属の酸化物の組成比は、Ｂｉと希土類金属を原子数比にて１：０．０３にて含むように調整されている。これにより、化学的に安定で安定な電気的特性を有する強誘電体層１を形成できる。 In the present embodiment, the composition ratio of BiFeO 3 in the raw material target T2 and the rare earth metal oxide is adjusted to include Bi and the rare earth metal at an atomic ratio of 1: 0.03. Yes. Thereby, the ferroelectric layer 1 having chemically stable and stable electrical characteristics can be formed.

一般的に、ＰＬＤ法により薄膜を形成した場合、ＰＬＤ法に用いるターゲットの組成比と薄膜中の材料の組成比とのずれは少ない。従って、強誘電体層１をＰＬＤ法により形成することにより、原料ターゲットＴ２における元素組成比と、強誘電体層１における元素組成比とのずれが小さい強誘電体層を形成できる。すなわち、原料ターゲットＴ２の元素組成比を制御することにより、強誘電体層１における元素組成比を制御できる。   In general, when a thin film is formed by the PLD method, there is little difference between the composition ratio of the target used in the PLD method and the composition ratio of the material in the thin film. Therefore, by forming the ferroelectric layer 1 by the PLD method, it is possible to form a ferroelectric layer in which the deviation between the elemental composition ratio in the raw material target T2 and the elemental composition ratio in the ferroelectric layer 1 is small. That is, the elemental composition ratio in the ferroelectric layer 1 can be controlled by controlling the elemental composition ratio of the raw material target T2.

ただし、ＰＬＤ法にて形成後の強誘電体層１中のＢｉと上記の希土類金属の組成比を元素分析したところ、Ｂｉと希土類金属の元素比は、原料ターゲットにおける元素比に比べて、Ｂｉの比率が低くなっていることが確認された。   However, when the elemental analysis of the composition ratio of Bi and the rare earth metal in the ferroelectric layer 1 formed by the PLD method was performed, the element ratio of Bi to the rare earth metal was higher than the element ratio in the raw material target. It was confirmed that the ratio of was low.

これは、Ｂｉが比較的蒸気圧の高い（すなわち、低温でも蒸発しやすい）元素であり、ＰＬＤ法により強誘電体層１の薄膜を形成中にＢｉの一部が強誘電体層１の形成に使用されないためである。従って、ＰＬＤ法により強誘電体層１を形成する際は、原料ターゲットＴ２中のＢｉの元素比を、強誘電体層１中のＢｉ元素比よりも高くしておく。   This is because Bi is an element having a relatively high vapor pressure (that is, it is easy to evaporate even at a low temperature), and a part of Bi forms the ferroelectric layer 1 while forming a thin film of the ferroelectric layer 1 by the PLD method. It is because it is not used for. Therefore, when the ferroelectric layer 1 is formed by the PLD method, the Bi element ratio in the raw material target T2 is set higher than the Bi element ratio in the ferroelectric layer 1.

以下の表２に、強誘電体層１を形成する際に用いた形成条件を示す。なお、比較例として、ＢｉＦｅＯ３（「ＢＦＯ」と呼ぶことにする）を強誘電体層１の材料とした場合の形成条件と、ＢｉＦｅＯ３のＦｅの一部をＭｎ（マンガン）にて元素置換した強誘電体材料（「ＢＦＭ」と呼ぶこととする）を強誘電体層１の材料とした場合の形成条件も表２に示しておく。また、以下に示す表２において、Ｂｉの一部がＮｄにより元素置換された強誘電体をＢＮＦ、Ｂｉの一部がＥｒにより元素置換された強誘電体を「Ｅｒ：ＢＦＯ」と名付けている。また、以後においても上記の略称を用いる。 Table 2 below shows the formation conditions used when forming the ferroelectric layer 1. As a comparative example, the formation conditions when BiFeO 3 (hereinafter referred to as “BFO”) is used as the material of the ferroelectric layer 1 and element substitution of part of Fe of BiFeO 3 with Mn (manganese) Table 2 also shows the formation conditions when the ferroelectric material (hereinafter referred to as “BFM”) is used as the material of the ferroelectric layer 1. Further, in Table 2 shown below, a ferroelectric in which a part of Bi is element-substituted by Nd is named BNF, and a ferroelectric in which a part of Bi is element-substituted by Er is named “Er: BFO”. . In addition, the above abbreviations are used hereinafter.

Figure 2015220445
Figure 2015220445

上記の表２に示した条件により強誘電体層１を形成することにより、例えば、ＢＮＦを強誘電体層１の材料として用いた場合には、膜厚が約１７０ｎｍの薄膜である強誘電体層１が第１電極層３上に形成される。   By forming the ferroelectric layer 1 under the conditions shown in Table 2 above, for example, when BNF is used as the material of the ferroelectric layer 1, the ferroelectric is a thin film having a thickness of about 170 nm. Layer 1 is formed on first electrode layer 3.

また、上記に示したように、基材７のペロブスカイト結晶構造の結晶方位［００ｋ］が第３主面Ｐ３に対して垂直に配向することにより、第１電極層３のペロブスカイト結晶構造の結晶方位［００ｋ］も第１電極層３の主面に対して垂直に配向している。そのため、後述するように、ペロブスカイト結晶構造を有する上記の強誘電体により構成されている強誘電体層１も、エピタキシャル成長により、ペロブスカイト結晶構造の結晶方位［００ｋ］が強誘電体層１の主面（第１主面Ｐ１及び第２主面Ｐ２）に対して垂直に配向するように形成される。 Also, as indicated above, by the crystal orientation of the perovskite crystal structure of the substrate 7 [00K] are oriented perpendicular to the third main surface P 3, the perovskite crystal structure of the first electrode layer 3 crystal The orientation [00k] is also oriented perpendicular to the main surface of the first electrode layer 3. Therefore, as will be described later, the ferroelectric layer 1 made of the above ferroelectric material having a perovskite crystal structure is also epitaxially grown so that the crystal orientation [00k] of the perovskite crystal structure is the main surface of the ferroelectric layer 1. It is formed to orient perpendicular to the (first principal surface P 1 and the second main surface P 2).

上記のように、第１電極層３及び／又は基材７の所定の結晶方位を所定の方向に配向させることにより、強誘電体層１のエピタキシャル成長により、強誘電体層１の所定の結晶方位を所定の方向に配向させやすくなる。   As described above, the predetermined crystal orientation of the ferroelectric layer 1 is obtained by epitaxial growth of the ferroelectric layer 1 by orienting the predetermined crystal orientation of the first electrode layer 3 and / or the substrate 7 in a predetermined direction. Is easily oriented in a predetermined direction.

強誘電体層１を第１電極層３上に形成後、第２電極層５を強誘電体層１の第１主面とは反対側の第２主面Ｐ２上に形成する（図２の（４））。第２電極層５を金属材料とする場合には、例えば、真空蒸着法などにより第２電極層５を第２主面Ｐ２上に形成できる。 After forming the ferroelectric layer 1 on the first electrode layer 3, and the strong first major surface of the dielectric layer 1 and the second electrode layer 5 is formed on the second major surface P 2 of the opposite side (FIG. 2 (4)). When the second electrode layer 5 and the metal material can be formed, for example, the second electrode layer 5 on the second major surface P 2 by a vacuum deposition method.

真空蒸着法により第２電極層５を形成する場合、図２の（４）に示すように、強誘電体層１の第２主面Ｐ２を、第２電極層５の原料の発生源（例えば、原料となる金属を加熱するなどの方法により昇華させた場合には、当該金属昇華させている箇所）に向けて、上記原料の発生源から発生した原料を堆積して第２電極層５を形成する。 When forming the second electrode layer 5 by a vacuum deposition method, as shown in (4) in FIG. 2, the strength of the second main surface P 2 of the dielectric layer 1, a raw material source of the second electrode layer 5 ( For example, when sublimation is performed by a method such as heating a metal as a raw material, the second electrode layer 5 is deposited by depositing the raw material generated from the source of the raw material toward the metal sublimation point). Form.

なお、第２電極層５を真空蒸着法などにより形成する場合、必要に応じて、第２主面Ｐ２と上記の発生源との間に第２電極層５の形状に対応するように穴を開けたシャドーマスク（図示せず）を設けてもよい。また、第２電極層５を形成するときのみに限られず、第１電極層３や強誘電体層１を形成する際にも、これらの層の平面形状に対応したシャドーマスクを設けてもよい。これにより、所定の形状を有した抵抗変化型メモリ１００を製造できる。 Incidentally, the hole if the second electrode layer 5 is formed by vacuum deposition, if necessary, so as to correspond to the shape of the second electrode layer 5 between the second major surface P 2 and the sources A shadow mask (not shown) may be provided. Further, not only when the second electrode layer 5 is formed, but also when the first electrode layer 3 and the ferroelectric layer 1 are formed, a shadow mask corresponding to the planar shape of these layers may be provided. . Thereby, the resistance change type memory 100 having a predetermined shape can be manufactured.

上記の抵抗変化型メモリ１００の製造方法においては、基材７上に抵抗変化型メモリ１００が形成されるため、抵抗変化型メモリ１００の各層の形成条件を精度よくコントロールしつつ、高品質の強誘電体層１、第１電極層３、及び第２電極層５を製造できる。その結果、抵抗変化型メモリ１００の電気特性をより向上できる。   In the manufacturing method of the resistance change type memory 100, since the resistance change type memory 100 is formed on the base material 7, high quality and high strength are achieved while accurately controlling the formation conditions of each layer of the resistance change type memory 100. The dielectric layer 1, the first electrode layer 3, and the second electrode layer 5 can be manufactured. As a result, the electrical characteristics of the resistance change memory 100 can be further improved.

（３）抵抗変化型メモリの特性評価
次に、上記において説明した製造方法により製造した抵抗変化型メモリ１００の特性評価を行った結果について説明する。本実施形態においては、抵抗変化型メモリ１００の各層の材料特性と、抵抗変化型メモリ１００の電気的特性とを評価した。
抵抗変化型メモリ１００の材料特性としては、Ｘ線回折（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ、ＸＲＤ）測定により、抵抗変化型メモリ１００の各層の結晶構造解析を行った。また、電気的特性としては、抵抗変化型メモリ１００の分極−電界特性（Ｐ−Ｅ特性）、電流−電圧特性（Ｉ−Ｖ特性）、及び、光起電力特性を測定した。さらに、抵抗変化型メモリ１００の抵抗変化型メモリとしての特性を調べた。また、得られた抵抗変化型メモリ１００の電気的特性に基づいて、抵抗変化型メモリ１００における導電メカニズムについて考察した。 (3) Characteristic Evaluation of Resistance Change Memory Next, the results of the characteristic evaluation of the resistance change memory 100 manufactured by the manufacturing method described above will be described. In the present embodiment, the material characteristics of each layer of the resistance change memory 100 and the electrical characteristics of the resistance change memory 100 were evaluated.
As a material characteristic of the resistance change type memory 100, the crystal structure analysis of each layer of the resistance change type memory 100 was performed by X-ray diffraction (XRD) measurement. As electrical characteristics, polarization-electric field characteristics (PE characteristics), current-voltage characteristics (IV characteristics), and photovoltaic characteristics of the resistance change type memory 100 were measured. Further, the characteristics of the resistance change memory 100 as a resistance change memory were examined. Further, based on the electrical characteristics of the obtained resistance change memory 100, the conduction mechanism in the resistance change memory 100 was considered.

Ｉ．抵抗変化型メモリの材料特性
まず、抵抗変化型メモリ１００の各層の結晶構造解析を行った結果について、図３を用いて説明する。図３は、抵抗変化型メモリのＸＲＤ測定結果を示す図である。図３に示すＸＲＤ測定結果は、Ｘ線源としてＣｕＫα１＋ＣｕＫα２を用い、θ−２θ法にて測定した結果である。
図３に示すように、２θ＝２０°〜３０°、４０°〜５０°、７０°〜８０°、及び９０°〜１１０°近辺に回折ピークが見られている。これらの２θ角度における回折ピークは、それぞれ、ペロブスカイト結晶構造の結晶方位［００１］、［００２］、［００３］、及び［００４］からの回折に対応するピークである。 I. Material Characteristics of Resistance Change Memory First, the results of the crystal structure analysis of each layer of the resistance change memory 100 will be described with reference to FIG. FIG. 3 is a diagram showing the XRD measurement result of the resistance change type memory. The XRD measurement results shown in FIG. 3 are the results of measurement by the θ-2θ method using CuKα 1 + CuKα 2 as the X-ray source.
As shown in FIG. 3, diffraction peaks are observed in the vicinity of 2θ = 20 ° to 30 °, 40 ° to 50 °, 70 ° to 80 °, and 90 ° to 110 °. The diffraction peaks at these 2θ angles are peaks corresponding to diffraction from the crystal orientations [001], [002], [003], and [004] of the perovskite crystal structure, respectively.

また、図３に示すＸＲＤ測定結果において、ペロブスカイト結晶構造の他の結晶方位に対応するピークが見られていない（又は、見られていてもきわめて小さい）。このことから、ペロブスカイト結晶構造は抵抗変化型メモリ１００の主面（第１主面Ｐ１、第２主面Ｐ２、及び第３主面Ｐ３）に対して垂直に配向していることが分かる。すなわち、基材７（Ｎｂ添加したＳｒＴｉＯ３、図３においては「▲」にて示したピークに対応）、第１電極層３（ＳｒＲｕＯ３、図３においては「■」にて示したピークに対応）、及び強誘電体層１（ＢＮＦ、図３においては「ＢＦＯ」にて示したピークに対応）のペロブスカイト結晶構造の結晶方位［００ｋ］（ｋ：整数）は、抵抗変化型メモリ１００の主面（第１主面Ｐ１、第２主面Ｐ２、及び第３主面Ｐ３）に対して垂直に配向している。 In addition, in the XRD measurement results shown in FIG. 3, no peaks corresponding to other crystal orientations of the perovskite crystal structure are observed (or even very small). From this, the perovskite crystal structure is oriented perpendicular to the principal surfaces (first principal surface P 1 , second principal surface P 2 , and third principal surface P 3 ) of the resistance change memory 100. I understand. That is, the substrate 7 (Nb-added SrTiO 3 , corresponding to the peak indicated by “▲” in FIG. 3), the first electrode layer 3 (SrRuO 3 , the peak indicated by “■” in FIG. 3). And the crystal orientation [00k] (k: integer) of the perovskite crystal structure of the ferroelectric layer 1 (BNF, corresponding to the peak indicated by “BFO” in FIG. 3) The main surface (first main surface P 1 , second main surface P 2 , and third main surface P 3 ) is oriented perpendicularly.

また、強誘電体層１、第１電極層３、及び基材７の結晶方位が同じであるＸ線回折のピークは、比較的近い２θ角度に集中している。このことは、強誘電体層１、第１電極層３、及び基材７の結晶構造の格子定数が近い値であることを示している。よって、本実施形態の抵抗変化型メモリ１００においては、強誘電体層１、第１電極層３、及び基材７のそれぞれの界面において、格子定数の違いに起因するひずみの発生が少ないといえる。その結果、格子定数の違いに起因して抵抗変化型メモリ１００が化学的に不安定になり、抵抗変化型メモリ１００の各層の剥離などが発生することを抑制できる。   Further, the X-ray diffraction peaks in which the ferroelectric layer 1, the first electrode layer 3, and the substrate 7 have the same crystal orientation are concentrated at a relatively close 2θ angle. This indicates that the lattice constants of the crystal structures of the ferroelectric layer 1, the first electrode layer 3, and the substrate 7 are close to each other. Therefore, in the resistance change type memory 100 of the present embodiment, it can be said that the occurrence of strain due to the difference in lattice constant is small at each interface of the ferroelectric layer 1, the first electrode layer 3, and the base material 7. . As a result, it is possible to prevent the resistance change memory 100 from being chemically unstable due to the difference in lattice constant, and the occurrence of peeling of each layer of the resistance change memory 100.

ＩＩ．抵抗変化型メモリの電気特性
（ｉ）分極−電界特性
次に、本実施形態の抵抗変化型メモリ１００の電気特性の測定結果について説明する。まず、分極−電界（Ｐ−Ｅ）特性を測定した測定結果について、図４Ａ〜図４Ｃを用いて説明する。図４Ａは、ＢＮＦを強誘電体層の材料として用いた場合の分極−電界特性を示す図である。図４Ｂは、ＢＦＭを強誘電体層の材料として用いた場合の分極−電界特性を示す図である。図４Ｃは、ＢＦＯを強誘電体層の材料として用いた場合の分極−電界特性を示す図である。 II. Electrical Characteristics of Resistance Change Memory (i) Polarization-electric field characteristics Next, measurement results of electrical characteristics of the resistance change memory 100 of this embodiment will be described. First, measurement results obtained by measuring polarization-electric field (PE) characteristics will be described with reference to FIGS. 4A to 4C. FIG. 4A is a diagram showing polarization-electric field characteristics when BNF is used as the material of the ferroelectric layer. FIG. 4B is a diagram showing polarization-electric field characteristics when BFM is used as the material of the ferroelectric layer. FIG. 4C is a diagram showing polarization-electric field characteristics when BFO is used as the material of the ferroelectric layer.

図４Ａ〜図４Ｃに示す分極−電界特性は、第１電極層３と第２電極層５との間に時間的に変化（本実施形態においては２０ｋＨｚ）する電圧（例えば、三角波電圧）を印加し、当該時間的に変化する電圧の印加時の各電圧値において抵抗変化型メモリ１００に蓄積される電荷（強誘電体層１の表面電荷）を測定することにより得られる。なお、電界（電圧）の向きは、第１電極層３の電位が第２電極層５の電位よりも高くなった場合を「正方向」とする。   The polarization-electric field characteristics shown in FIGS. 4A to 4C are applied with a voltage (for example, a triangular wave voltage) that changes with time (in this embodiment, 20 kHz) between the first electrode layer 3 and the second electrode layer 5. Then, it is obtained by measuring the charge (surface charge of the ferroelectric layer 1) accumulated in the resistance change type memory 100 at each voltage value when the time-varying voltage is applied. The direction of the electric field (voltage) is defined as “positive direction” when the potential of the first electrode layer 3 is higher than the potential of the second electrode layer 5.

図４Ａに示すように、Ｂｉの一部をＮｄにて元素置換したＢｉＦｅＯ３（ＢＮＦ）を用いた強誘電体層１においては、電界の正負（電圧の正負）に対して対称的なヒステリシス特性が見られている。すなわち、ＢＮＦを強誘電体層１に用いた場合には、印加する電界（電圧）を０としても分極が残り（残留分極）、印加する電界（電圧）の向きにより分極の方向が変化（分極反転）する強誘電体特性を有することが分かる。
図４Ｂに示すように、比較例として、Ｆｅの一部をＭｎにて元素置換したＢｉＦｅＯ３（ＢＦＭ）を強誘電体層１の材料として用いた場合においても、上記の電界の正負に対して対称的なヒステリシス特性が見られている。 As shown in FIG. 4A, in the ferroelectric layer 1 using BiFeO 3 (BNF) in which a part of Bi is substituted with Nd, the hysteresis characteristic is symmetrical with respect to the positive / negative of the electric field (positive / negative of the voltage). Is seen. That is, when BNF is used for the ferroelectric layer 1, even if the applied electric field (voltage) is 0, polarization remains (residual polarization), and the direction of polarization changes depending on the direction of the applied electric field (voltage) (polarization). It can be seen that it has a ferroelectric property of reversing.
As shown in FIG. 4B, as a comparative example, even when BiFeO 3 (BFM) in which part of Fe is element-substituted with Mn is used as the material of the ferroelectric layer 1, Symmetric hysteresis characteristics are seen.

一方、比較例として、元素置換していないＢｉＦｅＯ３（ＢＦＯ）を強誘電体層１の材料として用いた場合には、図４Ｃに示すように、ＢＮＦを強誘電体層１の材料として用いた場合のヒステリシス、及び、ＢＦＭを強誘電体層１の材料として用いた場合のヒステリシスと形状は異なるものの、上記と同様の特性が見られている。 On the other hand, as a comparative example, when BiFeO 3 (BFO) without element substitution was used as the material of the ferroelectric layer 1, BNF was used as the material of the ferroelectric layer 1 as shown in FIG. 4C. The same characteristics as described above are observed, although the hysteresis and the shape in the case where BFM is used as the material of the ferroelectric layer 1 are different.

図４Ａ〜図４Ｃに示す分極−電界特性においては、一般的に、強誘電体層１を流れる電流成分（リーク電流と呼ばれる）が含まれているため、強誘電体層１の分極量を正確に測定できない。従って、ＰＵＮＤ（Ｐｏｓｉｔｉｖｅ Ｕｐ Ｎｅｇａｔｉｖｅ Ｄｏｗｎ）法というリーク電流と分極とを分離して測定可能な方法により、分極量（スイッチング電荷量）を測定した。   In the polarization-electric field characteristics shown in FIGS. 4A to 4C, generally, since a current component (referred to as a leakage current) flowing through the ferroelectric layer 1 is included, the polarization amount of the ferroelectric layer 1 is accurately determined. Cannot be measured. Therefore, the amount of polarization (switching charge amount) was measured by a method that can measure the leakage current and polarization separately by the PUND (Positive Up Negative Down) method.

ＰＵＮＤ法は、（ｉ）強誘電体層１の分極の方向を反転するパルス電圧を抵抗変化型メモリ１００に印加し、その後、（ｉｉ）（ｉ）と同じ方向のパルス電圧を抵抗変化型メモリ１００に印加し、上記（ｉ）のときの電荷の変化量と、上記（ｉｉ）ときの電荷の変化量との差分（スイッチング電荷量）を測定する方法である。スイッチング電荷量は、強誘電体の残留分極量に対応する測定量である。   In the PUND method, (i) a pulse voltage that reverses the polarization direction of the ferroelectric layer 1 is applied to the resistance change memory 100, and then a pulse voltage in the same direction as (ii) (i) is applied to the resistance change memory. This is a method of measuring the difference (switching charge amount) between the change amount of charge at the time of (i) and the change amount of charge at the time of (ii). The switching charge amount is a measured amount corresponding to the residual polarization amount of the ferroelectric.

図５Ａに示すように、ＢＮＦを強誘電体層１の材料として用いた場合、スイッチング電荷量（残留分極）は、パルス電圧の電圧値の絶対値が４Ｖ以上となった時に、スイッチング電荷量が急激に増加する。すなわち、第１電極層３と第２電極層５との間に、絶対値が４Ｖ以上の電圧を印加することにより、多くの分極を反転（保持）できる。このように、抵抗変化型メモリ１００においては、電圧印加というより簡単な方法により強誘電体層１中に分極を保持できる。図５Ａは、ＢＮＦを強誘電体層の材料として用いた場合の、スイッチング電荷量と印加電圧との関係を示す図である。   As shown in FIG. 5A, when BNF is used as the material of the ferroelectric layer 1, the switching charge amount (residual polarization) is the switching charge amount when the absolute value of the voltage value of the pulse voltage becomes 4 V or more. Increases rapidly. That is, by applying a voltage having an absolute value of 4 V or more between the first electrode layer 3 and the second electrode layer 5, a large amount of polarization can be reversed (held). Thus, in the resistance change memory 100, polarization can be maintained in the ferroelectric layer 1 by a simpler method than voltage application. FIG. 5A is a diagram showing the relationship between the switching charge amount and the applied voltage when BNF is used as the material of the ferroelectric layer.

また、図５Ａに示すように、第１電極層３と第２電極層５との間に正方向に電圧を印加したときのスイッチング電荷量の絶対値（図５Ａにおいては、「＋ＱＳＷ」にて示したグラフ）と、第１電極層３と第２電極層５との間に負方向に電圧を印加したときのスイッチング電荷量の絶対値（（図５Ａにおいては、「−ＱＳＷ」にて示したグラフ）とは、ほぼ一致している。このことは、例えば、データを書き込む電圧を負電圧としても正電圧としても、抵抗変化型メモリ１００は、ほとんど同じように動作できることを示している。すなわち、抵抗変化型メモリ１００は、２つの動作モードを有する抵抗変化型メモリとして用いることができる。 Further, as shown in FIG. 5A, the absolute value of the switching charge amount when a voltage is applied in the positive direction between the first electrode layer 3 and the second electrode layer 5 (in FIG. 5A, “+ Q SW ”). And the absolute value of the switching charge amount when a voltage is applied in the negative direction between the first electrode layer 3 and the second electrode layer 5 (in FIG. 5A, “−Q SW ”). This shows that, for example, the resistance change memory 100 can operate almost in the same manner regardless of whether the voltage for writing data is a negative voltage or a positive voltage. That is, the resistance change type memory 100 can be used as a resistance change type memory having two operation modes.

一方、ＢＦＯを強誘電体層１の材料として用いた場合、図５Ｂに示すように、印加電圧を正電圧とした場合のスイッチング電荷量と、負電圧とした場合のスイッチング電荷量とは異なっている。従って、ＢＦＯを強誘電体層１の材料として用いた場合、抵抗変化型メモリの動作モードとしては、正又は負の方向により動作が非対称となり使用しにくい。図５Ｂは、ＢＦＯを強誘電体層の材料として用いた場合の、スイッチング電荷量と印加電圧との関係を示す図である。   On the other hand, when BFO is used as the material of the ferroelectric layer 1, as shown in FIG. 5B, the switching charge amount when the applied voltage is a positive voltage is different from the switching charge amount when the negative voltage is used. Yes. Therefore, when BFO is used as the material of the ferroelectric layer 1, the operation mode of the resistance change type memory is difficult to use because the operation is asymmetric in the positive or negative direction. FIG. 5B is a diagram showing the relationship between the switching charge amount and the applied voltage when BFO is used as the material of the ferroelectric layer.

また、ＢＦＯを強誘電体層１の材料として用いた場合、特に、負方向の印加電圧において、スイッチング電荷量が減少する現象が見られている。   Further, when BFO is used as the material of the ferroelectric layer 1, a phenomenon in which the amount of switching charge is reduced particularly when applied in the negative direction is observed.

（ｉｉ）電流−電圧特性
次に、上記の抵抗変化型メモリ１００の電流−電圧（Ｉ−Ｖ）特性を測定した測定結果について、図６Ａ〜図６Ｃを用いて説明する。図６Ａは、ＢＮＦを強誘電体層の材料として用いた場合の電流−電圧特性を示す図である。図６Ｂは、ＢＦＭを強誘電体層の材料として用いた場合の電流−電圧特性を示す図である。図６Ｃは、ＢＦＯを強誘電体層の材料として用いた場合の電流−電圧特性を示す図である。 (Ii) Current-Voltage Characteristics Next, measurement results obtained by measuring the current-voltage (IV) characteristics of the resistance change type memory 100 will be described with reference to FIGS. 6A to 6C. FIG. 6A is a diagram showing a current-voltage characteristic when BNF is used as a material of the ferroelectric layer. FIG. 6B is a diagram showing current-voltage characteristics when BFM is used as the material of the ferroelectric layer. FIG. 6C is a diagram showing current-voltage characteristics when BFO is used as the material of the ferroelectric layer.

図６Ａ〜図６Ｃに示す電流−電圧特性は、抵抗変化型メモリ１００の第１電極層３と第２電極層５との間に、所定の電圧範囲（図６Ａの場合は−７Ｖ〜＋７Ｖ、図６Ｂ及び図６Ｃの場合は−６Ｖ〜＋６Ｖ）の間で電圧を繰り返し増減しながら印加し、各電圧値における電流を測定することにより得られる。また、図６Ａ〜図６Ｃに示す電流−電圧特性は、電流のための縦軸を対数とした片対数グラフとなっている。   The current-voltage characteristics shown in FIGS. 6A to 6C indicate that a predetermined voltage range (−7 V to +7 V in the case of FIG. 6A, between the first electrode layer 3 and the second electrode layer 5 of the resistance change type memory 100, In the case of FIG. 6B and FIG. 6C, it is obtained by repeatedly applying the voltage between -6V and + 6V) and measuring the current at each voltage value. Moreover, the current-voltage characteristics shown in FIGS. 6A to 6C are semi-logarithmic graphs in which the vertical axis for current is logarithmic.

図６Ａに示すように、ＢＮＦを強誘電体層１の材料として用いた場合、印加電圧を繰り返し増減しても、電流値は同一の電圧値に対して常に一定となっている。すなわち、ＢＮＦを強誘電体層１の材料として用いた抵抗変化型メモリ１００は、電圧の繰り返しの変化に対して耐久性を有する抵抗変化型メモリである。   As shown in FIG. 6A, when BNF is used as the material of the ferroelectric layer 1, the current value is always constant with respect to the same voltage value even if the applied voltage is repeatedly increased or decreased. That is, the resistance change type memory 100 using BNF as the material of the ferroelectric layer 1 is a resistance change type memory having durability against repeated voltage changes.

一方、図６Ｂ及び図６Ｃに示すように、ＢＦＭ又はＢＦＯを強誘電体層１の材料として用いた場合、印加電圧の増減の繰り返しにより、同一電圧値に対する電流値が変動している。すなわち、ＢＦＭ又はＢＦＯを強誘電体層１の材料として用いた抵抗変化型メモリは、上記のＢＮＦを用いた場合と比較して、電圧の繰り返しの変化に対する耐久性が低い。   On the other hand, as shown in FIGS. 6B and 6C, when BFM or BFO is used as the material of the ferroelectric layer 1, the current value with respect to the same voltage value fluctuates due to repeated increase / decrease of the applied voltage. That is, the resistance change type memory using BFM or BFO as the material of the ferroelectric layer 1 has low durability against repeated voltage changes as compared with the case of using the BNF.

上記の結果は、ＢｉＦｅＯ３を強誘電体材料として用いる抵抗変化型メモリ１００においては、ＢｉＦｅＯ３のＢｉを主にＮｄやＥｒといった希土類金属により元素置換することにより、強誘電体材料の化学的な安定性が増加することに起因している。 The above results show that in the resistance variable memory 100 using the BiFeO 3 as the ferroelectric material, by element substitution mainly by Nd and Er such rare earth metals of Bi of BiFeO 3, chemical ferroelectric material This is due to the increased stability.

Ｂｉを元素置換しないＢＦＯ及びＢＦＭにおいては、強誘電体層１に電圧を印加して電流が強誘電体層１中を流れる際に、導電キャリアがＢｉ欠陥部分にトラップされて強誘電体層１中を移動できなくなったり、又は、Ｂｉ欠陥部分から導電キャリアが解放されて移動できたりすることがランダムに発生する（又は、欠陥により生じる導電キャリア数がランダムに増減する）ために、抵抗変化型メモリ１００中に流れる電流が不安定になる。また、強誘電体層１中に欠陥が存在すると、強誘電体層１に電圧（電界）を繰り返し印加することにより、強誘電体層１の結晶構造の状態が変化しやすくなり、その結果、抵抗変化型メモリ１００の電気的特性が変化しやすくなる。   In BFO and BFM in which Bi is not element-substituted, when a voltage is applied to the ferroelectric layer 1 and a current flows in the ferroelectric layer 1, conductive carriers are trapped in the Bi defect portion, and the ferroelectric layer 1 It is impossible to move inside, or the conductive carriers are released from the Bi defect portion and can move at random (or the number of conductive carriers generated by the defects is increased or decreased randomly), so that the resistance change type The current flowing in the memory 100 becomes unstable. In addition, if there is a defect in the ferroelectric layer 1, by repeatedly applying a voltage (electric field) to the ferroelectric layer 1, the state of the crystal structure of the ferroelectric layer 1 is likely to change, and as a result, The electrical characteristics of the resistance change memory 100 are likely to change.

一方、強誘電体層１中のＢｉを希土類金属により元素置換することにより、導電キャリアのトラップとなり得る欠陥が減少し、また、電圧を繰り返し印加することによる強誘電体層１の結晶構造の変化が抑制される。その結果、ＢｉＦｅＯ３のＢｉを元素置換した強誘電体材料を強誘電体層１に用いることより、抵抗変化型メモリ１００の電気特性（動作）の安定性を向上できる。 On the other hand, by substituting Bi in the ferroelectric layer 1 with a rare earth metal, defects that can become traps of conductive carriers are reduced, and the crystal structure of the ferroelectric layer 1 is changed by repeatedly applying a voltage. Is suppressed. As a result, by using a ferroelectric material in which Bi in BiFeO 3 is substituted for the ferroelectric layer 1, the stability of the electrical characteristics (operation) of the resistance change memory 100 can be improved.

また、特に、ＢｉＦｅＯ３のＢｉを元素置換する元素として、Ｂｉと同じ価数であり、かつ、Ｂｉのイオン半径に近いイオン半径を有する元素であるＮｄ又はＥｒを用いることにより、他の元素により置換する場合と比較して、強誘電体層１の化学的な安定性（すなわち、抵抗変化型メモリ１００の動作の安定性）をさらに向上できる。 In particular, as an element for substituting Bi in BiFeO 3 , Nd or Er, which is an element having the same valence as Bi and having an ionic radius close to that of Bi, can be used. Compared with the case of replacement, the chemical stability of the ferroelectric layer 1 (that is, the operational stability of the resistance change type memory 100) can be further improved.

また、図６Ａに示す、ＢＮＦを強誘電体材料として用いた抵抗変化型メモリ１００においては、抵抗変化型メモリ１００に印加する電圧が正方向の場合（１Ｖ〜３Ｖの範囲）と、負方向の場合（−０．５Ｖ〜−３Ｖの範囲）の両方の電圧範囲（図６Ａにおいて、色付けした電圧範囲）において、電流値のヒステリシスが見られている。   Further, in the resistance change type memory 100 using BNF as a ferroelectric material shown in FIG. 6A, when the voltage applied to the resistance change type memory 100 is in the positive direction (range of 1V to 3V), In both cases (range of −0.5V to −3V) (the colored voltage range in FIG. 6A), hysteresis of the current value is observed.

上記の電流値のヒステリシスは、同一の電圧値において、強誘電体層１中の（残留）分極の方向が異なることにより生じるものであり、抵抗変化型メモリ１００を抵抗変化型メモリとして応用可能であることを示す特性である。すなわち、抵抗変化型メモリ１００においては、強誘電体層１における分極の方向を制御することにより、同じ電圧値における抵抗変化型メモリ１００の抵抗値（電流値）を制御できる。   The hysteresis of the current value is caused by the difference in the direction of (residual) polarization in the ferroelectric layer 1 at the same voltage value, and the resistance change memory 100 can be applied as a resistance change memory. It is a characteristic indicating that there is. That is, in the resistance change memory 100, the resistance value (current value) of the resistance change memory 100 at the same voltage value can be controlled by controlling the direction of polarization in the ferroelectric layer 1.

また、図６Ａに示すように、ＢＮＦを強誘電体材料として用いた抵抗変化型メモリ１００においては、印加する電圧の向きが正方向であっても負方向であっても、電流値のヒステリシスが見られていることから、ＢＮＦを強誘電体材料として用いた抵抗変化型メモリ１００は、負方向の印加電圧をデータの読出信号（後述）とする動作モードと、正方向の印加電圧をデータの読出信号とする動作モードの２つのメモリ動作モードを有する抵抗変化型メモリとして動作できる。
上記のように２つの動作モードをメモリ動作モードとして含むことにより、抵抗変化型メモリの設計の自由度をより高くできる。 Further, as shown in FIG. 6A, in the resistance change type memory 100 using BNF as a ferroelectric material, the current value has hysteresis regardless of whether the applied voltage is in the positive direction or the negative direction. As can be seen, the resistance change type memory 100 using BNF as a ferroelectric material has an operation mode in which a negative direction applied voltage is a data read signal (described later), and a positive direction applied voltage is a data read signal. It can operate as a resistance change type memory having two memory operation modes of an operation mode as a read signal.
By including the two operation modes as the memory operation modes as described above, the degree of freedom in designing the resistance change type memory can be further increased.

（ｉｉｉ）抵抗変化型メモリの光起電力特性
次に、本実施形態の抵抗変化型メモリ１００の光起電力特性について、図７を用いて説明する。図７は、強誘電体層の材料を異ならせた抵抗変化型メモリの光起電力特性を示す図である。図７に示す光起電力特性は、まず、抵抗変化型メモリ１００に分極反転（分極を保持）可能な正電圧（＋１０Ｖ、又は＋１６Ｖ）を印加して分極反転（保持）後、光（Ａｒイオンレーザ（波長：４８８ｎｍ））を照射しつつ電圧を（正電圧から負電圧へ）減少しながら各電圧値における電流値を測定することにより得られる。 (Iii) Photovoltaic characteristics of resistance change type memory Next, the photovoltaic characteristics of the resistance change type memory 100 of this embodiment will be described with reference to FIG. FIG. 7 is a diagram showing the photovoltaic characteristics of the resistance change type memory in which the material of the ferroelectric layer is different. The photovoltaic characteristics shown in FIG. 7 are obtained by first applying a positive voltage (+10 V or +16 V) capable of polarization inversion (maintaining polarization) to the resistance change memory 100 to invert (maintain) polarization and then light (Ar ion). It is obtained by measuring the current value at each voltage value while decreasing the voltage (from positive voltage to negative voltage) while irradiating a laser (wavelength: 488 nm).

図７に示すように、ＢＮＦ及びＥｒ：ＢＦＯを強誘電体層１の材料として用いた場合、他の強誘電体材料（ＢＦＯ、ＢＦＭ）を用いた場合と比較して、より大きな光起電力特性を示している。特に、印加電圧が０Ｖのときの電流（短絡電流）値が、他の強誘電体材料を用いた場合と比較して大きくなっている。
本実施形態の抵抗変化型メモリ１００においては、光照射により強誘電体層１中に生じた導電キャリア（電子）が、強誘電体層１の分極により生じた内部電界により移動することにより光起電力が発生する（分極誘起光起電力効果）。従って、図７に示す光起電力特性より、特に、ＢＮＦとＥｒ：ＢＦＯを強誘電体層１の材料として用いたにおいては、安定して分極が生じていることが分かる。 As shown in FIG. 7, when BNF and Er: BFO are used as the material of the ferroelectric layer 1, a larger photovoltaic power is obtained than when other ferroelectric materials (BFO, BFM) are used. The characteristics are shown. In particular, the current (short-circuit current) value when the applied voltage is 0 V is larger than when other ferroelectric materials are used.
In the resistance change type memory 100 of the present embodiment, conductive carriers (electrons) generated in the ferroelectric layer 1 by light irradiation move by an internal electric field generated by polarization of the ferroelectric layer 1, thereby Electric power is generated (polarization-induced photovoltaic effect). Therefore, it can be seen from the photovoltaic characteristics shown in FIG. 7 that polarization is stably generated particularly when BNF and Er: BFO are used as the material of the ferroelectric layer 1.

また、ＢＮＦを強誘電体層１の材料として用いた場合と、Ｅｒ：ＢＦＯを強誘電体層１の材料として用いた場合にて、光起電力特性において同じような傾向（安定した分極）が得られていることから、Ｅｒ：ＢＦＯを強誘電体層１の材料として用いた場合の電流−電圧特性は、ＢＮＦを強誘電体層１の材料として用いた場合の電流−電圧特性と同様に、印加電圧の繰り返しの増減に対する耐久性を有する。従って、Ｅｒ：ＢＦＯを強誘電体層１の材料として用いた場合でも、抵抗変化型メモリ１００の動作の安定性を向上できる。   In addition, when BNF is used as the material of the ferroelectric layer 1 and when Er: BFO is used as the material of the ferroelectric layer 1, the same tendency (stable polarization) in photovoltaic characteristics is observed. Thus, the current-voltage characteristic when Er: BFO is used as the material of the ferroelectric layer 1 is the same as the current-voltage characteristic when BNF is used as the material of the ferroelectric layer 1. , Durability against repeated increase and decrease of applied voltage. Therefore, even when Er: BFO is used as the material of the ferroelectric layer 1, the operation stability of the resistance change type memory 100 can be improved.

（ｉｖ）抵抗変化型メモリの導電メカニズム
次に、上記にて説明した抵抗変化型メモリ１００の電気特性に基づいて、抵抗変化型メモリ１００における導電メカニズムについて説明する。まず、抵抗変化型メモリ１００に電圧印加することにより強誘電体層１中において生じる（残留）分極が抵抗変化型メモリ１００に及ぼす影響について、図８を用いて説明する。図８は、強誘電体層中の分極による影響を模式的に示す図である。なお、以下に説明においては、第２電極層５と第１電極層３との間に正方向の電圧（第１電極層３の電位が第２電極層５の電位より高くなる電圧）を印加する場合について説明する。また、第２電極層５と第１電極層３との間に負方向の電圧を印加する場合についても以下と同様に説明できる。 (Iv) Conduction Mechanism of Resistance Change Memory 100 Next, the conduction mechanism in the resistance change memory 100 will be described based on the electrical characteristics of the resistance change memory 100 described above. First, the influence of the (residual) polarization generated in the ferroelectric layer 1 by applying a voltage to the resistance change memory 100 on the resistance change memory 100 will be described with reference to FIG. FIG. 8 is a diagram schematically showing the influence of polarization in the ferroelectric layer. In the following description, a positive voltage (a voltage at which the potential of the first electrode layer 3 is higher than the potential of the second electrode layer 5) is applied between the second electrode layer 5 and the first electrode layer 3. The case where it does is demonstrated. The case where a negative voltage is applied between the second electrode layer 5 and the first electrode layer 3 can be described in the same manner as described below.

強誘電体層１中に分極が生じておらず、かつ、抵抗変化型メモリ１００に電圧が印加されていない場合、図８の（１）に示すように、強誘電体層１と第１電極層３との界面において、第１電極層３のフェルミ準位ＥＦ（図中において、一点鎖線にて示されたエネルギー準位）と強誘電体層１の伝導帯（Ｃ．Ｂ．）との間に、第１エネルギー障壁Ｅ１が形成されている。一方、強誘電体層１と第２電極層５との界面において、第２電極層５のフェルミ準位ＥＦと強誘電体層１の伝導帯（Ｃ．Ｂ．）との間に、第２エネルギー障壁Ｅ２が形成されている。 When no polarization occurs in the ferroelectric layer 1 and no voltage is applied to the resistance change type memory 100, the ferroelectric layer 1 and the first electrode as shown in FIG. At the interface with the layer 3, the Fermi level E F of the first electrode layer 3 (energy level indicated by the alternate long and short dash line in the figure) and the conduction band (CB) of the ferroelectric layer 1. during the first energy barrier E 1 is formed. On the other hand, strong at the interface between the dielectric layer 1 and the second electrode layer 5, between the conduction band of the Fermi level E F a ferroelectric layer 1 of the second electrode layer 5 (C.B.), the 2 energy barrier E 2 are formed.

なお、図８の（１）においては、説明を分かりやすくするため、第１エネルギー障壁Ｅ１と第２エネルギー障壁Ｅ２とが同じであるとしているが、これに限られない。第１電極層３の材料と第２電極層５の材料との組み合わせを異ならせて、第１エネルギー障壁Ｅ１と第２エネルギー障壁Ｅ２とを異ならせてもよい。上記２つのエネルギー障壁Ｅ１、Ｅ２が異なっていても、以下の説明は成立する。 In the (1) in FIG. 8, for clarity of explanation, the first energy barrier E 1 and the second energy barrier E 2 is to be the same is not limited thereto. The combination of the material of the first electrode layer 3 and the material of the second electrode layer 5 may be made different to make the first energy barrier E 1 and the second energy barrier E 2 different. Even if the two energy barriers E 1 and E 2 are different, the following explanation is valid.

図８の（１）に示すような場合において、第１電極層３と第２電極層５との間に、分極反転（保持）が可能な所定の値（例えば、４Ｖ）以上の正方向の第１電圧Ｖ１を印加した場合、強誘電体層１中においては、第２電極層５の側が正（＋）、第１電極層３の側が負（−）の向きとなる分極が生じる（図８の（２））。 In the case as shown in (1) of FIG. 8, a positive direction greater than or equal to a predetermined value (for example, 4 V) capable of polarization reversal (maintenance) between the first electrode layer 3 and the second electrode layer 5. when applying the first voltage V 1, the ferroelectric layer 1, the side positive second electrode layer 5 (+) side of the first electrode layer 3 is negative (-) polarization occurs as the direction of the ( (2) of FIG.

分極反転が可能な電圧値以上の第１電圧Ｖ１を印加後、印加電圧を０に戻しても、強誘電体層１中の分極は残留する（例えば、図４Ａ参照）。その結果、強誘電体層１中に、内部電界が発生する。図８の（３）において、強誘電体層１の伝導帯（Ｃ．Ｂ．）及び価電子帯（Ｖ．Ｂ．）が抵抗変化型メモリ１００への印加電圧が０であってもエネルギー傾斜を有していることが、強誘電体層１中に内部電界が生じていることを示している。残留分極により内部電界が発生していることは、分極誘起光起電力特性（図７を参照）が見られていることからも分かる。 Even if the applied voltage is returned to 0 after applying the first voltage V 1 that is equal to or higher than the voltage value at which polarization reversal is possible, the polarization in the ferroelectric layer 1 remains (see, for example, FIG. 4A). As a result, an internal electric field is generated in the ferroelectric layer 1. In FIG. 8C, the conduction band (C.B.) and valence band (V.B.) of the ferroelectric layer 1 have an energy gradient even when the voltage applied to the resistance change memory 100 is zero. It indicates that an internal electric field is generated in the ferroelectric layer 1. The fact that an internal electric field is generated due to the remanent polarization can also be seen from the fact that polarization-induced photovoltaic characteristics (see FIG. 7) are observed.

強誘電体層１において分極が残留している場合、強誘電体層１中における内部電界により、第１電極層３と強誘電体層１との界面において形成される第１エネルギー障壁は、分極していないときのエネルギー障壁Ｅ１よりも大きなエネルギー障壁Ｅ１’となる。
一方、第２電極層５と強誘電体層１との界面に形成される第２エネルギー障壁は、分極していないときのエネルギー障壁Ｅ２よりも小さなエネルギー障壁Ｅ２’となる。（図８の（３））。 When polarization remains in the ferroelectric layer 1, the first energy barrier formed at the interface between the first electrode layer 3 and the ferroelectric layer 1 by the internal electric field in the ferroelectric layer 1 is polarized. The energy barrier E 1 ′ is larger than the energy barrier E 1 when not.
On the other hand, the second energy barrier formed at the interface between the second electrode layer 5 and the ferroelectric layer 1 becomes an energy barrier E 2 ′ smaller than the energy barrier E 2 when not polarized. ((3) in FIG. 8).

上記のように、抵抗変化型メモリ１００に第１電圧Ｖ１を印加して強誘電体層１の分極反転（保持）することにより、第１電極層３と強誘電体層１との界面における第１エネルギー障壁、及び、第２電極層５と強誘電体層１との界面における第２エネルギー障壁の障壁高さを変化できる。
なお、第１電極層３と第２電極層５との間に負方向の第１電圧Ｖ１を印加した場合は、第２エネルギー障壁の障壁高さがＥ２よりも高くなり、第１エネルギー障壁の障壁高さがＥ１よりも低くなる。 As described above, by applying the first voltage V 1 to the resistance change type memory 100 to invert (hold) the polarization of the ferroelectric layer 1, at the interface between the first electrode layer 3 and the ferroelectric layer 1. The barrier height of the first energy barrier and the second energy barrier at the interface between the second electrode layer 5 and the ferroelectric layer 1 can be changed.
In the case where the first electrode layer 3 is applied a first voltage V 1 of the negative direction between the second electrode layer 5, the barrier height of the second energy barrier is higher than E 2, the first energy the barrier height of the barrier is lower than E 1.

次に、抵抗変化型メモリ１００の導電メカニズムを、図９を用いて説明する。図９は、抵抗変化型メモリの導電メカニズムを模式的に示す図である。図９を用いた導電メカニズムの説明においては、図６Ａに示した抵抗変化型メモリ１００の電流−電圧特性を例として用いる。   Next, the conduction mechanism of the resistance change memory 100 will be described with reference to FIG. FIG. 9 is a diagram schematically showing a conductive mechanism of the resistance change type memory. In the description of the conductive mechanism using FIG. 9, the current-voltage characteristic of the resistance change type memory 100 shown in FIG. 6A is used as an example.

今、抵抗変化型メモリ１００に正方向の第１電圧Ｖ１を印加して分極を反転（保持）させた時点（図９の（１））から、印加する電圧値を下げて負方向の第１電圧Ｖ１（−Ｖ１）を印加し、再び印加する電圧値を増加させる過程における導電メカニズムについて説明する。 Now, the resistance change memory 100 from the time obtained by inverting the polarization by applying a first voltage V 1 of the positive direction (holding) ((1) in FIG. 9), lowering the voltage applied in the negative direction A conduction mechanism in the process of applying 1 voltage V 1 (−V 1 ) and increasing the voltage value to be applied again will be described.

まず、印加電圧を第１電圧Ｖ１（例えば、＋７Ｖ）から、分極反転（保持）が発生しない程度の第２電圧Ｖ２（例えば、＋２Ｖ）まで減少したときの導電キャリアである電子の移動を考える。正方向の第２電圧Ｖ２が抵抗変化型メモリ１００に印加されているとき、電子は、第２電極層５から強誘電体層１を通り、第１電極層３へと移動する（図９の（２））。
このとき、第２エネルギー障壁Ｅ２’をエネルギー的に超える電子が、第１電極層３から強誘電体層１へと移動できる。上記の分極により生じた内部電界により、第２エネルギー障壁Ｅ２’は、内部電極がない場合の第２エネルギー障壁Ｅ２と比較して小さくなっている。従って、強誘電体層１中に分極（内部電界）が存在していない場合と比較して、第２電極層５から強誘電体層１へと電子が移動できる（注入される）確率は大きくなっている。すなわち、分極が存在していない場合と比較して、第２電極層５から強誘電体層１へは電子が移動しやすくなっている（第１電極層３から第２電極層５へは電流が流れやすくなっている）。 First, the movement of electrons as conductive carriers when the applied voltage is decreased from the first voltage V 1 (for example, +7 V) to the second voltage V 2 (for example, +2 V) at which polarization inversion (retention) does not occur. Think. When the second voltage V 2 in the forward direction is applied to the resistance variable memory 100, electrons through the ferroelectric layer 1 from the second electrode layer 5, is moved to the first electrode layer 3 (FIG. 9 (2)).
At this time, electrons that energetically exceed the second energy barrier E 2 ′ can move from the first electrode layer 3 to the ferroelectric layer 1. Due to the internal electric field generated by the polarization, the second energy barrier E 2 ′ is smaller than the second energy barrier E 2 in the case where there is no internal electrode. Therefore, the probability that electrons can move (inject) from the second electrode layer 5 to the ferroelectric layer 1 is greater than when no polarization (internal electric field) is present in the ferroelectric layer 1. It has become. That is, compared to the case where no polarization is present, electrons are more likely to move from the second electrode layer 5 to the ferroelectric layer 1 (the current flows from the first electrode layer 3 to the second electrode layer 5). Is easier to flow).

次に、印加電圧をさらに減少して、負方向に分極反転が発生しない程度の第２電圧Ｖ２（例えば、−２Ｖ）が印加された場合を考える（図９の（３））。このとき、電子は第１電極層３から強誘電体層１を通り、第２電極層５へと移動する（電流は、第２電極層５から第１電極層３へ流れる）。
このとき、第１エネルギー障壁Ｅ１’をエネルギー的に超える電子が、第１電極層３から強誘電体層１へと移動できる。上記の分極により生じた内部電界により、第１エネルギー障壁Ｅ１’は、内部電極がない場合の第１エネルギー障壁Ｅ１と比較して大きくなっている。従って、強誘電体層１中に分極（内部電界）が存在していない場合と比較して、第１電極層３から強誘電体層１へと電子が移動できる（注入される）確率は小さくなっている。すなわち、分極が存在していない場合と比較して、第１電極層３から強誘電体層１へは電子が移動しにくくなっている（第２電極層５から第１電極層３へは電流が流れにくくなっている）。 Next, consider a case where the applied voltage is further decreased and a second voltage V 2 (for example, −2 V) is applied to such an extent that polarization inversion does not occur in the negative direction ((3) in FIG. 9). At this time, electrons move from the first electrode layer 3 through the ferroelectric layer 1 to the second electrode layer 5 (current flows from the second electrode layer 5 to the first electrode layer 3).
At this time, electrons that energetically exceed the first energy barrier E 1 ′ can move from the first electrode layer 3 to the ferroelectric layer 1. Due to the internal electric field generated by the polarization described above, the first energy barrier E 1 ′ is larger than the first energy barrier E 1 without the internal electrode. Therefore, the probability that electrons can move (inject) from the first electrode layer 3 to the ferroelectric layer 1 is smaller than in the case where no polarization (internal electric field) exists in the ferroelectric layer 1. It has become. That is, compared to the case where no polarization is present, electrons are less likely to move from the first electrode layer 3 to the ferroelectric layer 1 (current from the second electrode layer 5 to the first electrode layer 3). Is difficult to flow).

上記のように、抵抗変化型メモリ１００に分極反転（保持）が可能な正方向の第１電圧＋Ｖ１を印加後、正方向の第２電圧＋Ｖ２から負方向の第２電圧−Ｖ２まで電圧を減少したとき、正方向の第２電圧＋Ｖ２が印加されたときには電流が流れやすく、負方向の第２電圧−Ｖ２が印加されたときには電流が流れにくくなっている。すなわち、抵抗変化型メモリ１００において整流作用（ダイオード特性）が発生している。 As described above, after applying the positive first voltage + V 1 capable of polarization inversion (retention) to the resistance change memory 100, from the positive second voltage + V 2 to the negative second voltage −V 2. When the voltage is decreased, current flows easily when the positive second voltage + V 2 is applied, and current hardly flows when the negative second voltage −V 2 is applied. That is, a rectifying action (diode characteristic) occurs in the resistance change memory 100.

次に、さらに負方向へ印加電圧を減少していき、負方向に分極反転（保持）可能な第１電圧Ｖ１（例えば、−７Ｖ）が印加された場合を考える（図９の（４））。このとき、強誘電体層１中の分極の向きが、上記の（１）〜（３）の場合とは反転する。その結果、分極が反転した後の第１エネルギー障壁Ｅ１’’は、分極が発生していない場合のエネルギー障壁Ｅ１よりも小さくなり、分極が反転した後の第２エネルギー障壁Ｅ２’’は、分極が発生していない場合のエネルギー障壁Ｅ２よりも大きくなる。 Next, consider a case where the applied voltage is further decreased in the negative direction and a first voltage V 1 (for example, −7 V) capable of polarization inversion (retention) is applied in the negative direction ((4) in FIG. 9). ). At this time, the direction of polarization in the ferroelectric layer 1 is reversed from the cases (1) to (3). As a result, the first energy barrier E 1 ″ after the polarization is reversed becomes smaller than the energy barrier E 1 when the polarization is not generated, and the second energy barrier E 2 ″ after the polarization is reversed. Becomes larger than the energy barrier E 2 when no polarization occurs.

分極を反転（保持）後、抵抗変化型メモリ１００の印加電圧を増加して、負方向に第２電圧Ｖ２（例えば、−２Ｖ）が印加された場合を考える（図９の（５））。
このとき、第１エネルギー障壁Ｅ１’’は、エネルギー障壁Ｅ１と比較して小さくなっている。従って、強誘電体層１中に分極（内部電界）が存在していない場合と比較して、第１電極層３から強誘電体層１へと電子が移動できる（注入される）確率は大きくなっている。すなわち、分極が存在していない場合と比較して、第１電極層３から強誘電体層１へは電子が移動しやすくなっている（第２電極層５から第１電極層３へは電流が流れやすくなっている）。 Consider the case where the applied voltage of the resistance change memory 100 is increased after the polarization is inverted (held), and the second voltage V 2 (for example, −2 V) is applied in the negative direction ((5) in FIG. 9). .
At this time, the first energy barrier E 1 ″ is smaller than the energy barrier E 1 . Therefore, the probability that electrons can move (inject) from the first electrode layer 3 to the ferroelectric layer 1 is greater than when no polarization (internal electric field) is present in the ferroelectric layer 1. It has become. That is, compared to the case where no polarization is present, electrons are more likely to move from the first electrode layer 3 to the ferroelectric layer 1 (current from the second electrode layer 5 to the first electrode layer 3). Is easier to flow).

上記のように、同じ負方向に第２電圧Ｖ２（−２Ｖ）を印加した場合に、強誘電体層１中の分極を反転する前の電流は強誘電体層１に分極が保持されていない場合よりも流れにくくなる一方（図９の（３））、分極を反転した後には分極が保持されていない場合と比較して電流が流れやすくなっている。このように、強誘電体層１中の分極の向きにより、同じ電圧値に対して電流の流れやすさが変化している。すなわち、分極の向きにより第１電極層３と強誘電体層１との界面におけるエネルギー障壁が変化し、同じ電圧値における抵抗値が変化する。この特性により、抵抗変化型メモリ１００を、抵抗変化型メモリとして用いることができる。 As described above, when the second voltage V 2 (−2 V) is applied in the same negative direction, the current before the polarization in the ferroelectric layer 1 is reversed is held in the ferroelectric layer 1. On the other hand, it is more difficult to flow than in the case where there is no current ((3) in FIG. 9). On the other hand, after reversing the polarization, the current flows more easily than in the case where the polarization is not maintained. Thus, the ease of current flow varies with the same voltage value depending on the direction of polarization in the ferroelectric layer 1. That is, the energy barrier at the interface between the first electrode layer 3 and the ferroelectric layer 1 changes depending on the polarization direction, and the resistance value at the same voltage value changes. Due to this characteristic, the resistance change memory 100 can be used as a resistance change memory.

印加電圧をさらに増加して、正方向に第２電圧Ｖ２（＋２Ｖ）が印加された場合を考える（図９の（６））。
このとき、第２エネルギー障壁Ｅ２’’は、内部電界がない場合の第２エネルギー障壁Ｅ２と比較して大きくなっている。従って、強誘電体層１中に分極（内部電界）が存在していない場合と比較して、第２電極層５から強誘電体層１へと電子が移動できる（注入される）確率は小さくなっている。すなわち、分極が存在していない場合と比較して、第２電極層５から強誘電体層１へは電子が移動しにくくなっている（第１電極層３から第２電極層５へは電流が流れにくくなっている）。 Consider a case where the applied voltage is further increased and the second voltage V 2 (+2 V) is applied in the positive direction ((6) in FIG. 9).
At this time, the second energy barrier E 2 ″ is larger than the second energy barrier E 2 when there is no internal electric field. Therefore, the probability that electrons can move (inject) from the second electrode layer 5 to the ferroelectric layer 1 is smaller than in the case where no polarization (internal electric field) exists in the ferroelectric layer 1. It has become. That is, compared to the case where no polarization is present, electrons are less likely to move from the second electrode layer 5 to the ferroelectric layer 1 (current from the first electrode layer 3 to the second electrode layer 5). Is difficult to flow).

上記のように、同じ正方向に第２電圧Ｖ２（＋２Ｖ）を印加した場合に、強誘電体層１中の分極を反転する前の電流は強誘電体層１に分極が保持されていない場合よりも流れやすくなる一方（図９の（２））、分極を反転した後には分極が保持されていない場合と比較して電流が流れにくくなっている。このように、強誘電体層１中の分極の向きにより、正方向の同じ電圧値に対しても、電流の流れやすさが変化している。 As described above, when the second voltage V 2 (+2 V) is applied in the same positive direction, the current before the polarization in the ferroelectric layer 1 is inverted is not held in the ferroelectric layer 1. While it becomes easier to flow than in the case ((2) in FIG. 9), the current is less likely to flow after reversing the polarization than in the case where the polarization is not maintained. Thus, depending on the direction of polarization in the ferroelectric layer 1, the ease of current flow changes even for the same voltage value in the positive direction.

上記のように、抵抗変化型メモリ１００に負方向の第１電圧Ｖ１（−７Ｖ）を印加後、負方向の第２電圧Ｖ２（−２Ｖ）から正方向の第２電圧Ｖ２（＋２Ｖ）まで電圧を増加したとき、負方向の第２電圧Ｖ２が印加されたときには電流が流れやすく、正方向の第２電圧Ｖ２が印加されたときには電流が流れにくくなっている。すなわち、整流作用（ダイオード特性）が発生している。ただし、整流作用の向きは、正方向に第１電圧Ｖ１（＋７Ｖ）を印加した場合とは逆になっている。このことは、分極の向きにより、整流作用の向きが変化すること（スイッチング可能なダイオード特性）を示している。 As described above, after the first voltage V 1 (−7V) in the negative direction is applied to the resistance change memory 100, the second voltage V 2 (+ 2V) in the positive direction is changed from the second voltage V 2 (−2V) in the negative direction. ) when increasing the voltage until the current tends to flow, when the second voltage V 2 in the forward direction is applied is less likely current flows when the second voltage V 2 in the negative direction is applied. That is, a rectifying action (diode characteristic) occurs. However, the direction of the rectifying action is opposite to that when the first voltage V 1 (+7 V) is applied in the positive direction. This indicates that the direction of rectification changes depending on the direction of polarization (switchable diode characteristics).

このように、上記にて説明した導電メカニズムにより、図６Ａに示した抵抗変化型メモリ１００の電流−電圧特性が説明できていることから、本実施形態の抵抗変化型メモリ１００において、第１電極層３と強誘電体層１との界面に分極により変化する第１エネルギー障壁（Ｅ１、Ｅ１’、Ｅ１’’）が、第２電極層５と強誘電体層１との界面に分極により変化する第２エネルギー障壁（Ｅ２、Ｅ２’、Ｅ２’’）が形成されているといえる。また、本実施形態の抵抗変化型メモリ１００においては、導電キャリアが電子（本実施形態の強誘電体層１はｎ型）であるといえる。 As described above, since the current-voltage characteristics of the resistance change memory 100 shown in FIG. 6A can be explained by the conductive mechanism described above, the first electrode in the resistance change memory 100 of the present embodiment can be explained. A first energy barrier (E 1 , E 1 ′, E 1 ″) that changes due to polarization at the interface between the layer 3 and the ferroelectric layer 1 is formed at the interface between the second electrode layer 5 and the ferroelectric layer 1. It can be said that second energy barriers (E 2 , E 2 ′, E 2 ″) that change due to polarization are formed. Further, in the resistance change type memory 100 of this embodiment, it can be said that the conductive carrier is an electron (the ferroelectric layer 1 of this embodiment is n-type).

上記の導電メカニズムに基づくと、強誘電体層１と電極（第１電極層３、第２電極層５）との界面にエネルギー障壁を形成するような材料を、抵抗変化型メモリ１００の電極材料として選択することにより、電極と強誘電体層１との界面に界面層を配置する（例えば、電極と強誘電体との界面に欠陥の多い領域を形成したり、他の層を設けたりする）ことなく、より簡単な構造により強誘電体層１の強誘電体性に起因した電気特性を抵抗変化型メモリ１００において発現できる。   Based on the above conductive mechanism, a material that forms an energy barrier at the interface between the ferroelectric layer 1 and the electrodes (the first electrode layer 3 and the second electrode layer 5) is an electrode material for the resistance change type memory 100. As a result, an interface layer is arranged at the interface between the electrode and the ferroelectric layer 1 (for example, a region having many defects is formed at the interface between the electrode and the ferroelectric layer, or another layer is provided. Therefore, the electrical characteristics resulting from the ferroelectricity of the ferroelectric layer 1 can be expressed in the resistance change memory 100 with a simpler structure.

ＩＩＩ．抵抗変化型メモリとしての特性
（ｉ）メモリ制御装置の構成
次に、本実施形態の抵抗変化型メモリ１００の抵抗変化型メモリとしての特性について説明する。抵抗変化型メモリ１００は、抵抗変化型メモリ１００と、図１０に示すようなメモリ制御装置９とを接続することにより、抵抗変化型メモリとして機能する。図１０は、抵抗変化型メモリの駆動回路例を示す図である。
上記のメモリ制御装置９は、書込信号出力部９１と、読出信号出力部９３と、データ電流計測部９５と、切替部９７と、を有する。 III. Characteristics as Resistance Change Memory (i) Configuration of Memory Control Device Next, characteristics of the resistance change memory 100 of the present embodiment as a resistance change memory will be described. The resistance change type memory 100 functions as a resistance change type memory by connecting the resistance change type memory 100 and a memory control device 9 as shown in FIG. FIG. 10 is a diagram illustrating an example of a drive circuit of the resistance change type memory.
The memory control device 9 includes a write signal output unit 91, a read signal output unit 93, a data current measurement unit 95, and a switching unit 97.

書込信号出力部９１は、抵抗変化型メモリ１００の強誘電体層１において分極反転（保持）を発生させる信号を出力する。そのため、書込信号出力部９１は、電圧値が第１電圧Ｖ１である書込信号を出力する。また、書込信号出力部９１は、書込信号として第１電圧Ｖ１を有するパルス電圧を出力する。これにより、抵抗変化型メモリ１００において、強誘電体層１に流れるリーク電流などによる消費電力の増大を抑制できる。 The write signal output unit 91 outputs a signal that causes polarization inversion (retention) in the ferroelectric layer 1 of the resistance change type memory 100. Therefore, the write signal output unit 91 outputs a write signal whose voltage value is the first voltage V 1 . The write signal output unit 91 outputs a pulse voltage having the first voltage V1 as a write signal. Thereby, in the resistance change type memory 100, an increase in power consumption due to a leak current flowing in the ferroelectric layer 1 can be suppressed.

読出信号出力部９３は、データ読出電流（後述）を発生させるための信号（読出信号）を出力する。データ読出電流は、抵抗変化型メモリ１００の強誘電体層１中の分極の向きを検知するための電流である。本実施形態のメモリ制御装置９においては、抵抗変化型メモリ１００の第１電極層３と第２電極層５との間に分極反転しない電圧を印加した場合に、同じ電圧値における電流が、強誘電体層１中に保持された分極の向きによって異なることを利用して、抵抗変化型メモリ１００の強誘電体層１中の分極の向きを検知する。   Read signal output unit 93 outputs a signal (read signal) for generating a data read current (described later). The data read current is a current for detecting the direction of polarization in the ferroelectric layer 1 of the resistance change type memory 100. In the memory control device 9 of the present embodiment, when a voltage that does not reverse polarization is applied between the first electrode layer 3 and the second electrode layer 5 of the resistance change memory 100, the current at the same voltage value is strong. The direction of polarization in the ferroelectric layer 1 of the resistance change memory 100 is detected by utilizing the fact that the direction varies depending on the direction of polarization held in the dielectric layer 1.

そのため、本実施形態において、読出信号は、第２電圧Ｖ２を電圧値として有するパルス電圧である。読出信号をパルス電圧とすることにより、データ読出電流が流れる時間を短縮できる。その結果、抵抗変化型メモリ１００における消費電力の増大を抑制できる。 Therefore, in the present embodiment, the read signal is a pulse voltage having a second voltage V 2 as a voltage value. By using the read signal as a pulse voltage, the time during which the data read current flows can be shortened. As a result, an increase in power consumption in the resistance change type memory 100 can be suppressed.

上記の書込信号出力部９１と読出信号出力部９３としては、例えば、パルス電圧信号発生器などを用いることができる。データ電流計測部９５は、上記のデータ読出電流の電流値を測定する。そのため、データ電流計測部９５としては、例えば電流計を用いることができる。   As the write signal output unit 91 and the read signal output unit 93, for example, a pulse voltage signal generator can be used. The data current measuring unit 95 measures the current value of the data read current. Therefore, as the data current measuring unit 95, for example, an ammeter can be used.

切替部９７は、３つの端子ａ、ｂ、及びｃを有している。端子ａは抵抗変化型メモリ１００の第２電極層５と接続され、端子ｂは書込信号出力部９１と接続され、端子ｃはデータ電流計測部９５を介して読出信号出力部９３と接続されている。
切替部９７においては、抵抗変化型メモリ１００に分極反転を発生させたい場合には、端子ａと端子ｂとが接続されて、第１電圧Ｖ１を有するパルス電圧が、端子ａから抵抗変化型メモリ１００に出力される。一方、抵抗変化型メモリ１００の強誘電体層１中の分極の向きを検出したい場合には、端子ａと端子ｃとが接続されて、第２電圧Ｖ２を有するパルス電圧（とデータ読出電流）が端子ａから抵抗変化型メモリ１００に出力される。 The switching unit 97 has three terminals a, b, and c. The terminal a is connected to the second electrode layer 5 of the resistance change memory 100, the terminal b is connected to the write signal output unit 91, and the terminal c is connected to the read signal output unit 93 via the data current measuring unit 95. ing.
In the switching unit 97, when it is desired to generate a polarization inversion resistance variable memory 100 may have the terminals a and b are connected, a pulse voltage having a first voltage V 1 is the resistance variable from the terminal a It is output to the memory 100. On the other hand, when it is desired to detect the polarization direction of the ferroelectric layer 1 of the resistance variable memory 100 may have the terminals a and c are connected, a pulse voltage (a data read current with a second voltage V 2 ) Is output from the terminal a to the resistance change memory 100.

抵抗変化型メモリ１００に上記のメモリ制御装置９を接続して動作させることにより、書込信号出力部９１が第１電圧Ｖ１を有するパルス信号を書込信号として印加して、強誘電体層１に分極を発生させてデータを書き込み、読出信号出力部９３が強誘電体層１において分極反転を発生させない第２電圧Ｖ２を有するパルス信号を読出信号として印加して、データ電流計測部９５が、読出信号を印加したときの電流をデータ読出電流として計測することが可能となる。その結果、抵抗変化型メモリ１００を抵抗変化型メモリとして動作できる。
なお、特に抵抗変化型メモリ１００が集積回路として形成された場合には、上記の書き込み信号出力部９１、読出信号出力部９３、データ電流計測部９５、及び切替部９７は、上記集積回路において、同様の機能を有する電子回路として形成されていてもよい。これにより、集積化された抵抗変化型メモリを形成できる。 By operatively connected to said memory control unit 9 to the resistance variable memory 100, by applying a pulse signal to the write signal output section 91 has a first voltages V 1 as a write signal, the ferroelectric layer Data is written by causing polarization to occur in 1 and a read signal output unit 93 applies a pulse signal having a second voltage V 2 that does not cause polarization inversion in the ferroelectric layer 1 as a read signal. However, the current when the read signal is applied can be measured as the data read current. As a result, the resistance change memory 100 can operate as a resistance change memory.
In particular, when the resistance change type memory 100 is formed as an integrated circuit, the write signal output unit 91, the read signal output unit 93, the data current measurement unit 95, and the switching unit 97 are included in the integrated circuit. It may be formed as an electronic circuit having a similar function. Thereby, an integrated resistance change type memory can be formed.

また、図６Ａに示したように、ＢＮＦを強誘電体層１の材料として用いた場合、第１電極層３と第２電極層５との間に印加する電圧が負方向（第１電極層３の電位が第２電極層５の電位よりも低くなる方向）の場合であっても、正方向の場合であっても電流にヒステリシスが見られていた。従って、本実施形態の抵抗変化型メモリ１００を用いて抵抗変化型メモリは、２つの動作モード（第１動作モードと第２動作モード）をメモリ動作モードとして有することが可能である。   6A, when BNF is used as the material of the ferroelectric layer 1, the voltage applied between the first electrode layer 3 and the second electrode layer 5 is negative (first electrode layer No. 3 in the direction in which the potential of the second electrode layer 5 is lower than the potential of the second electrode layer 5) and in the positive direction, hysteresis was observed in the current. Therefore, the resistance change type memory using the resistance change type memory 100 of this embodiment can have two operation modes (first operation mode and second operation mode) as memory operation modes.

第１動作モードにおいては、図１１Ａに示すように、第１電極層３の電位が第２電極層５の電位よりも高い正方向に分極反転可能な第１電圧Ｖ１（例えば、＋７Ｖ）を印加してＯＮデータを書き込み、第１電極層３の電位が第２電極層の電位よりも低い負方向に分極反転可能な第１電圧Ｖ１（例えば、−７Ｖ）を印加してＯＦＦデータを書き込み、正方向に分極反転しない第２電圧Ｖ２（例えば、＋１．８Ｖ）を印加してデータを読み出す。図１１Ａは、抵抗変化型メモリの第１動作モードを示す図である。 In the first operation mode, as shown in FIG. 11A, a first voltage V 1 (for example, +7 V) that can reverse the polarization in the positive direction in which the potential of the first electrode layer 3 is higher than the potential of the second electrode layer 5 is applied. ON data is written by applying the first voltage V 1 (for example, −7 V) that can reverse the polarization in the negative direction in which the potential of the first electrode layer 3 is lower than the potential of the second electrode layer. Data is read by applying a second voltage V 2 (eg, +1.8 V) that does not reverse polarization in the writing direction. FIG. 11A is a diagram illustrating a first operation mode of the resistance change type memory.

一方、第２動作モードにおいては、図１１Ｂに示すように、第１電極層３の電位が第２電極層５の電位よりも低い負方向に第１電圧Ｖ１（例えば、−７Ｖ）を印加してＯＮデータを書き込み、正方向に第１電圧Ｖ１（例えば、＋７Ｖ）を印加してＯＦＦデータを書き込み、負方向に第２電圧Ｖ２（例えば、−１．８Ｖ）を印加してデータを読み出す。図１１Ｂは、抵抗変化型メモリの第２動作モードを示す図である。 On the other hand, in the second operation mode, as shown in FIG. 11B, the first voltage V 1 (for example, −7 V) is applied in the negative direction in which the potential of the first electrode layer 3 is lower than the potential of the second electrode layer 5. The ON data is written, the first voltage V 1 (for example, + 7V) is applied in the positive direction to write the OFF data, and the second voltage V 2 (for example, −1.8V) is applied in the negative direction. Is read. FIG. 11B is a diagram illustrating a second operation mode of the resistance change type memory.

上記の第１動作モード及び第２動作モードを、データを読み出す電圧（読出信号）を基準として書き直すと、読出信号と同一方向の第１電圧Ｖ１を書込信号とした場合にはＯｎデータが書き込まれ、読出信号と逆方向の第１電圧Ｖ１を書込信号とした場合にはＯｆｆデータが書き込まれる。上記の場合、第１動作モードは、読出信号が正方向の第２電圧Ｖ２を有するモードであり、第２動作モードは、読出信号が負方向の第２電圧Ｖ２を有するモードである。よって、図６Ａに示すように、Ｏｎデータを読み出した場合のデータ読出電流は、Ｏｆｆデータを読み出した場合のデータ読出電流よりも大きくなる。 When the first operation mode and the second operation mode are rewritten with reference to the voltage (read signal) for reading data, when the first voltage V 1 in the same direction as the read signal is used as the write signal, the On data is written, Off data is written when the first voltage V 1 of the read signal in the opposite direction to the write signal. In the above case, the first operation mode is a mode in which the read signal has a second voltage V 2 in the forward direction, the second operation mode is a mode in which the read signal has a second voltage V 2 in the negative direction. Therefore, as shown in FIG. 6A, the data read current when On data is read is larger than the data read current when Off data is read.

上記のように２つの動作モードをメモリ動作モードとして含むことにより、抵抗変化型メモリ１００は、例えば、負電圧信号により動作する電子回路などにおいても、正電圧信号により動作する電子回路などにおいても、電圧変換回路などを必要とすることなく抵抗変化型メモリとして動作できる。すなわち、抵抗変化型メモリとしての汎用性を高くできる。   By including the two operation modes as the memory operation modes as described above, the resistance change type memory 100 can be used in, for example, an electronic circuit that operates with a negative voltage signal and an electronic circuit that operates with a positive voltage signal. It can operate as a resistance change type memory without requiring a voltage conversion circuit or the like. That is, versatility as a resistance change type memory can be enhanced.

（ｉｉ）Ｏｎ／Ｏｆｆ比
次に、抵抗変化型メモリ１００のＯｎ／Ｏｆｆ比について説明する。Ｏｎ／Ｏｆｆ比は、抵抗変化型メモリにＯｎデータ（後述）を書き込んだときのデータ読出電流と、Ｏｆｆデータ（後述）を書き込んだときのデータ読出電流との比である。 (Ii) On / Off Ratio Next, the On / Off ratio of the resistance change memory 100 will be described. The On / Off ratio is a ratio between a data read current when On data (described later) is written in the resistance change type memory and a data read current when Off data (described later) is written.

以下の表３に、本実施形態の抵抗変化型メモリ１００のＯｎ／Ｏｆｆ比を、Ｏｎデータ（後述）を書き込んだときのデータ読出電流と、Ｏｆｆデータ（後述）を書き込んだときのデータ読出電流とともに示す。また、比較例として、ＢＦＯを強誘電体層１の材料として用いた場合のＯｎ／Ｏｆｆ値、ＢＦＭを強誘電体層１の材料として用いた場合のＯｎ／Ｏｆｆ値も示す。以下の例においては、図６Ａ〜図６Ｃに示した電流−電圧特性において、負方向の第１電圧Ｖ１（−７Ｖ）から印加電圧を正方向に変化して負方向の第２電圧Ｖ２（−１．８Ｖ）となったときに抵抗変化型メモリ１００に流れる電流値をＯｎデータ読み出し時のデータ読出電流としている。一方、Ｏｆｆデータ読み出し時のデータ読出電流は、正方向の第１電圧Ｖ１（＋７Ｖ）から印加電圧を負方向に変化して負方向の第２電圧Ｖ２（−１．８Ｖ）となったときに抵抗変化型メモリ１００に流れる電流値である。 Table 3 below shows the On / Off ratio of the resistance change type memory 100 of the present embodiment as the data read current when On data (described later) is written and the data read current when Off data (described later) is written. Shown with. As a comparative example, an On / Off value when BFO is used as the material of the ferroelectric layer 1 and an On / Off value when BFM is used as the material of the ferroelectric layer 1 are also shown. In the following example, in the current-voltage characteristics shown in FIGS. 6A to 6C, the applied voltage is changed in the positive direction from the first voltage V 1 (−7 V) in the negative direction, and the second voltage V 2 in the negative direction. The value of the current flowing through the resistance change memory 100 when (−1.8 V) is obtained is used as the data read current at the time of On data read. On the other hand, the data read current during the Off data read is changed from the first voltage V 1 (+7 V) in the positive direction to the negative voltage V 2 (−1.8 V) by changing the applied voltage in the negative direction. The current value sometimes flows through the resistance change type memory 100.

Figure 2015220445
Figure 2015220445

上記の表３に示すように、ＢＮＦを強誘電体層１の材料として用いた場合、Ｏｎ／Ｏｆｆ比は大きく、データ読出電流の大きさを測定することにより、抵抗変化型メモリ１００の強誘電体層１中の分極の向きをＯｎデータ又はＯｆｆデータとして区別して読み出すことができる。   As shown in Table 3 above, when BNF is used as the material of the ferroelectric layer 1, the On / Off ratio is large, and the ferroelectric of the resistance change type memory 100 is measured by measuring the magnitude of the data read current. The direction of polarization in the body layer 1 can be distinguished and read as On data or Off data.

一方、ＢＦＯを強誘電体層１の材料として用いた場合、Ｏｎ／Ｏｆｆ比は大きいが、リーク電流が大きいためにデータ読出電流が大きくなっている。ただし、上記のように、特に正方向の印加電圧に対する電気特性が不安定である。そのため、ＢＦＯを強誘電体層１の材料として用いた場合には、正又は負の方向により動作が非対称となることもあり、上記２つの動作モードの両方にて安定に動作させにくい。   On the other hand, when BFO is used as the material of the ferroelectric layer 1, the On / Off ratio is large, but the data read current is large due to the large leak current. However, as described above, the electrical characteristics with respect to the applied voltage in the positive direction are particularly unstable. Therefore, when BFO is used as the material of the ferroelectric layer 1, the operation may be asymmetrical depending on the positive or negative direction, and it is difficult to stably operate in both of the two operation modes.

また、ＢＦＭを強誘電体層１の材料として用いた場合、Ｏｎ／Ｏｆｆ値は小さく、図６Ｂに示すように電流ヒステリシスは不安定である。そのため、ＢＦＭを強誘電体層１の材料として用いた抵抗変化型メモリ１００は、他の強誘電体材料を用いた場合と比較して、抵抗変化型メモリとしては低い性能を有しているといえる。   Further, when BFM is used as the material of the ferroelectric layer 1, the On / Off value is small and the current hysteresis is unstable as shown in FIG. 6B. For this reason, the resistance change type memory 100 using BFM as the material of the ferroelectric layer 1 has lower performance as a resistance change type memory compared to the case of using other ferroelectric materials. I can say that.

（ｉｉｉ）疲労特性
次に、本実施形態の抵抗変化型メモリ１００において、何回データの書き込みと読み込みが可能であるかを調べた（疲労特性）。
本実施形態の抵抗変化型メモリ１００の疲労特性は、以下のようにして測定した。本実施形態においては、メモリ動作モードの第２動作モードを用いて疲労特性を測定した。
図１２に示すように、まず、切替部９７において端子ａと端子ｂが接続されて、書込信号出力部９１が、抵抗変化型メモリ１００に負方向に第１電圧Ｖ１（−７Ｖ）を有するパルス電圧（パルス幅：１００μｓ．）を印加する。この結果、強誘電体層１において分極反転が発生し、抵抗変化型メモリ１００にはＯｎデータが書き込まれる。次に、切替部９７において端子ａと端子ｃが接続されて、読出信号出力部９３が、抵抗変化型メモリ１００に負方向に第２電圧Ｖ２（−１．８Ｖ）を有するパルス電圧（パルス幅：３００ｍｓ．）を印加する。このとき、データ電流計測部９５がデータ読出電流を計測する（Ｏｎデータ読み出し）。 (Iii) Fatigue Characteristics Next, it was examined how many times data can be written and read in the resistance change type memory 100 of the present embodiment (fatigue characteristics).
The fatigue characteristics of the resistance change type memory 100 of the present embodiment were measured as follows. In this embodiment, the fatigue characteristics were measured using the second operation mode of the memory operation mode.
As shown in FIG. 12, first, the terminal a and the terminal b are connected in the switching unit 97, and the write signal output unit 91 applies the first voltage V 1 (−7 V) to the resistance change memory 100 in the negative direction. A pulse voltage having a pulse width (pulse width: 100 μs.) Is applied. As a result, polarization inversion occurs in the ferroelectric layer 1, and On data is written in the resistance change memory 100. Next, the terminal a and the terminal c are connected in the switching unit 97, and the read signal output unit 93 has a pulse voltage (pulse) having the second voltage V 2 (−1.8 V) in the negative direction in the resistance change memory 100. Width: 300 ms.) Is applied. At this time, the data current measuring unit 95 measures the data read current (On data read).

さらに、切替部９７において再び端子ａと端子ｂが接続されて、書込信号出力部９１が正方向に第１電圧Ｖ１（＋７Ｖ）を有するパルス電圧を印加する。この結果、強誘電体層１において分極反転が発生し、抵抗変化型メモリ１００にＯｆｆデータが書き込まれる。その後、切替部９７において再び端子ａと端子ｃが接続されて、読出信号出力部９３が、負方向に第２電圧（−１．８Ｖ）を有するパルス電圧を印加する。このとき、データ電流計測部９５が、データ読出電流を計測する（Ｏｆｆデータ読み出し）。図１２は、疲労特性を測定する際に抵抗変化型メモリに印加するパルス電圧の１サイクル分の波形を示す図である。 Further, the terminal a and the terminal b are connected again in the switching unit 97, and the write signal output unit 91 applies the pulse voltage having the first voltage V 1 (+ 7V) in the positive direction. As a result, polarization inversion occurs in the ferroelectric layer 1, and Off data is written in the resistance change memory 100. Thereafter, the terminal a and the terminal c are connected again in the switching unit 97, and the read signal output unit 93 applies a pulse voltage having the second voltage (−1.8V) in the negative direction. At this time, the data current measuring unit 95 measures the data read current (Off data read). FIG. 12 is a diagram showing a waveform for one cycle of the pulse voltage applied to the resistance change memory when measuring the fatigue characteristics.

上記の（ｉ）Ｏｎデータ書き込み、（ｉｉ）Ｏｎデータ読み出し、（ｉｉｉ）Ｏｆｆデータ書き込み、（ｉｖ）Ｏｆｆデータ読み出し、という１サイクルを繰り返し実行し、各サイクルにおけるＯｎデータ読み出し時及びＯｆｆデータ読み出し時のデータ読出電流を測定し、各サイクルにおけるＯｎ／Ｏｆｆ比の変化により疲労特性を評価した。   One cycle of (i) On data write, (ii) On data read, (iii) Off data write, and (iv) Off data read is repeatedly executed, and the On data read and Off data read in each cycle The data read current was measured, and the fatigue characteristics were evaluated by the change in the On / Off ratio in each cycle.

ＢＮＦを強誘電体層１の材料として用いた抵抗変化型メモリ１００の疲労特性において、図１３に示すように、１０万回（１０５回）程度上記のサイクルを繰り返しても、Ｏｎ／Ｏｆｆ比がほとんど変化しない。この結果は、ＢＮＦを強誘電体層１の材料として用いた抵抗変化型メモリ１００は、抵抗変化型メモリとして安定して動作可能であることを示している。図１３は、ＢＮＦを強誘電体層の材料として用いた抵抗変化型メモリの疲労特性を示す図である。 In the fatigue characteristics of the resistance variable memory 100 using the BNF as the material of the ferroelectric layer 1, as shown in FIG. 13, 100,000 (10 5 times) be repeated degree above cycle, On / Off ratio Hardly changed. This result shows that the resistance change memory 100 using BNF as the material of the ferroelectric layer 1 can operate stably as a resistance change memory. FIG. 13 is a diagram showing fatigue characteristics of a resistance change type memory using BNF as a material of the ferroelectric layer.

また、以下の表４に、ＢＮＦを強誘電体層１の材料として用いた抵抗変化型メモリ１００の疲労特性と、ＢＦＯを強誘電体層１の材料として用いた抵抗変化型メモリ１００の疲労特性との比較結果を示す。   Table 4 below shows the fatigue characteristics of the resistance change memory 100 using BNF as the material of the ferroelectric layer 1 and the fatigue characteristics of the resistance change memory 100 using BFO as the material of the ferroelectric layer 1. Comparison results are shown.

Figure 2015220445
Figure 2015220445

上記の表４に示すように、ＢＮＦを強誘電体層１の材料として用いた場合、上記のサイクルを１万回（１０４回）以上繰り返してもＯｎ／Ｏｆｆ比が変化しない一方、ＢＦＯを強誘電体層１の材料として用いた場合、上記のサイクルを１０００回（１０３回）程度繰り返すと、Ｏｎ／Ｏｆｆ比が急激に減少していることが分かる。このように、ＢＮＦを強誘電体層１の材料として用いる（すなわち、ＢｉＦｅＯ３のＢｉの一部をＮｄなどの希土類金属により置換する）ことにより、強誘電体層１の化学的な安定性を向上して、抵抗変化型メモリ１００の電気特性の安定性を向上できる。 As shown in Table 4 above, in the case of using BNF as the material of the ferroelectric layer 1, while the cycle 10,000 times (104 times) over again and On / Off ratio is not changed, the BFO when used as a material of the ferroelectric layer 1, the cycle 1000 times the (10 3 times) degree, it can be seen that the on / Off ratio is decreasing rapidly. Thus, by using BNF as the material of the ferroelectric layer 1 (that is, replacing a part of Bi of BiFeO 3 with a rare earth metal such as Nd), the chemical stability of the ferroelectric layer 1 is improved. Thus, the stability of the electrical characteristics of the resistance change memory 100 can be improved.

（４）第１実施形態の効果
第１実施形態の効果は、以下のように記載できる。
第１実施形態の抵抗変化型メモリ１００（抵抗変化型メモリの一例）は、強誘電体層１（強誘電体層の一例）と、第１電極層３（第１電極層の一例）と、第２電極層５（第２電極層の一例）と、を備える。強誘電体層１は、ＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒにより元素置換された強誘電体により形成される。第１電極層３は、強誘電体層１の第１主面Ｐ１（第１主面の一例）上に形成される。また、第１電極層３は、第１エネルギー障壁Ｅ１、Ｅ１’、Ｅ１’’（第１エネルギー障壁の一例）を有するように形成される。第２電極層５は、強誘電体層１の第２主面Ｐ２（第２種面の一例）上に形成される。第２主面Ｐ２は、強誘電体層１の主面のうち、第１主面Ｐ１とは反対側の主面である。また、第２電極層５は、第２エネルギー障壁Ｅ２、Ｅ２’、Ｅ２’’（第２エネルギー障壁の一例）を有するように形成されている。さらに、第１エネルギー障壁Ｅ１、Ｅ１’、Ｅ１’’、及び、第２エネルギー障壁Ｅ２、Ｅ２’、Ｅ２’’は、強誘電体層１の分極により変化する。 (4) Effects of First Embodiment The effects of the first embodiment can be described as follows.
A resistance change type memory 100 (an example of a resistance change type memory) of the first embodiment includes a ferroelectric layer 1 (an example of a ferroelectric layer), a first electrode layer 3 (an example of a first electrode layer), A second electrode layer 5 (an example of a second electrode layer). The ferroelectric layer 1 is formed of a ferroelectric in which a part of Bi in BiFeO 3 is elementally substituted with Nd or Er. The first electrode layer 3 is formed on the first main surface P 1 (an example of the first main surface) of the ferroelectric layer 1. The first electrode layer 3 is formed to have first energy barriers E 1 , E 1 ′, E 1 ″ (an example of a first energy barrier). The second electrode layer 5 is formed on the second main surface P 2 (an example of the second seed surface) of the ferroelectric layer 1. The second major surface P 2, of the principal surface of the ferroelectric layer 1, and the first major surface P 1 is a main surface on the opposite side. The second electrode layer 5 is formed so as to have second energy barriers E 2 , E 2 ′, E 2 ″ (an example of a second energy barrier). Furthermore, the first energy barriers E 1 , E 1 ′, E 1 ″ and the second energy barriers E 2 , E 2 ′, E 2 ″ change due to the polarization of the ferroelectric layer 1.

抵抗変化型メモリ１００においては、強誘電体層１に用いられているＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒにより元素置換されている。これにより、抵抗変化型メモリ１００においては、化学的により安定な強誘電体層１を用いて、抵抗変化型メモリ１００の動作をより安定にできる。 In the resistance change memory 100, a part of Bi of BiFeO 3 used for the ferroelectric layer 1 is element-substituted by Nd or Er. As a result, in the resistance change memory 100, the operation of the resistance change memory 100 can be made more stable by using the chemically stable ferroelectric layer 1.

また、抵抗変化型メモリ１００においては、第１電極層３は、強誘電体層１の第１主面Ｐ１上に、強誘電体層１の分極により変化する第１エネルギー障壁Ｅ１、Ｅ１’、Ｅ１’’を有するよう形成される。一方、第２電極層５は、強誘電体層１の第２主面Ｐ２上に、強誘電体層１の分極により変化する第２エネルギー障壁Ｅ２、Ｅ２’、Ｅ２’’を有するように形成される。これにより、抵抗変化型メモリ１００においては、界面層を形成することなくより簡単な構造により強誘電体層１の強誘電性に起因した電気特性を抵抗変化型メモリ１００において発現できる。 In the resistance change memory 100, the first electrode layer 3 is formed on the first main surface P 1 of the ferroelectric layer 1 by the first energy barriers E 1 and E 1 that change due to the polarization of the ferroelectric layer 1. 1 ′, E 1 ″. On the other hand, the second electrode layer 5 has second energy barriers E 2 , E 2 ′, E 2 ″ that change due to the polarization of the ferroelectric layer 1 on the second main surface P 2 of the ferroelectric layer 1. Formed to have. As a result, in the resistance change memory 100, the electrical characteristics resulting from the ferroelectricity of the ferroelectric layer 1 can be expressed in the resistance change memory 100 with a simpler structure without forming an interface layer.

抵抗変化型メモリ１００において、強誘電体層１は、結晶方位［００ｋ］が第１主面Ｐ１及び第２主面Ｐ２に対して垂直に配向したペロブスカイト結晶構造を有している。これにより、強誘電体層１において分極が発生したときに、分極の向きをそろえることができる。すなわち、抵抗変化型メモリ１００における分極の効果をより大きくできる。 In the resistance variable memory 100, the ferroelectric layer 1, the crystal orientation [00K] has a perovskite crystal structure oriented perpendicular to the first major surface P 1 and the second main surface P 2. Thereby, when polarization occurs in the ferroelectric layer 1, the direction of polarization can be aligned. That is, the effect of polarization in the resistance change memory 100 can be further increased.

抵抗変化型メモリ１００において、第１動作モードと第２動作モードとをメモリ動作モードとして含んでいてもよい。
第１動作モードは、第１電極層３の電位が第２電極層５の電位よりも高い正方向に第１電圧Ｖ１（第１電圧の一例）を印加してＯＮデータを書き込み、第１電極層３の電位が第２電極層５の電位よりも低い負方向に第１電圧Ｖ１を印加してＯＦＦデータを書き込み、正方向に第２電圧Ｖ２（第２電圧の一例）を印加してデータを読み出す、メモリ動作モードである。第１電圧Ｖ１は、強誘電体層１中において分極反転可能な電圧である。第２電圧は、強誘電体中において分極反転しない電圧である。 The resistance change type memory 100 may include a first operation mode and a second operation mode as memory operation modes.
In the first operation mode, the ON voltage is written by applying the first voltage V 1 (an example of the first voltage) in the positive direction in which the potential of the first electrode layer 3 is higher than the potential of the second electrode layer 5. writes OFF data potential of the electrode layer 3 by applying a first voltages V 1 in the negative direction is lower than the potential of the second electrode layer 5, applying a second voltage V 2 (an example of a second voltage) in the positive direction This is a memory operation mode in which data is read out. The first voltage V 1 is a voltage that can reverse the polarization in the ferroelectric layer 1. The second voltage is a voltage that does not reverse the polarization in the ferroelectric.

第２動作モードは、負方向に第１電圧Ｖ１を印加してＯＮデータを書き込み、正方向に第１電圧Ｖ１を印加してＯＦＦデータを書き込み、負方向に第２電圧Ｖ２を印加してデータを読み出すメモリ動作モードである。 The second mode of operation, applies a first voltages V 1 in the negative direction to write the ON data, writes the OFF data in the forward direction by applying a first voltages V 1, applying a second voltage V 2 in the negative direction This is a memory operation mode for reading data.

上記のように２つの動作モードをメモリ動作モードとして含むことにより、抵抗変化型メモリとしての汎用性を高くできる。   By including the two operation modes as memory operation modes as described above, versatility as a resistance change type memory can be enhanced.

抵抗変化型メモリ１００の製造方法は、以下のステップを含む。
◎基材７（基材の一例）を準備するステップ。
◎基材７の第３主面Ｐ３（第３主面の一例）上に第１電極層３を形成するステップ。
◎第１電極層３の第３主面Ｐ３に面する主面とは反対側の主面と第１主面Ｐ１とが接触して第１エネルギー障壁Ｅ１を有するように、強誘電体であるＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒによって元素置換された強誘電体層１を形成するステップ。
◎第２主面Ｐ２上に接触して第２エネルギー障壁Ｅ２を有するように第２電極層５を形成するステップ。 The manufacturing method of the resistance change type memory 100 includes the following steps.
A step of preparing a base material 7 (an example of a base material).
A step of forming the first electrode layer 3 on the third main surface P 3 (an example of the third main surface) of the substrate 7.
◎ As the main surface facing the third major surface P 3 of the first electrode layer 3 having a first energy barrier E 1 in contact with the opposite side of the major surface and the first major surface P 1 is a ferroelectric Forming a ferroelectric layer 1 in which a part of Bi of BiFeO 3 as a body is element-substituted by Nd or Er.
◎ forming a second electrode layer 5 to have a second energy barrier E 2 in contact with the second upper major surface P 2.

上記の抵抗変化型メモリ１００の製造方法においては、基材７上に第１電極層３と、強誘電体層１と、第２電極層５とを形成して抵抗変化型メモリ１００が形成される。これにより、上記の３つの層の形成条件をコントロールしつつ抵抗変化型メモリ１００を製造できる。その結果、上記の各層の品質を高めて抵抗変化型メモリ１００の電気特性をより向上できる。   In the method of manufacturing the resistance change type memory 100, the resistance change type memory 100 is formed by forming the first electrode layer 3, the ferroelectric layer 1, and the second electrode layer 5 on the base material 7. The Thereby, the resistance change type memory 100 can be manufactured while controlling the formation conditions of the three layers. As a result, the quality of each layer can be improved, and the electrical characteristics of the resistance change memory 100 can be further improved.

本実施形態において、強誘電体層１を形成するステップは、以下のステップを含んでいる。
◎Ｂｉと、Ｆｅと、Ｎｄ又はＥｒと、Ｏとを少なくとも含む原料ターゲットＴ２（原料ターゲットの一例）にパルスレーザＬ（パルスレーザの一例）を照射して原料ターゲットＴ２から原料を昇華させるステップ。
◎昇華した原料を基材７に堆積して薄膜を形成するステップ。 In the present embodiment, the step of forming the ferroelectric layer 1 includes the following steps.
A step of irradiating a raw material target T2 (an example of a raw material target) containing at least Bi, Fe, Nd or Er, and O with a pulse laser L (an example of a pulse laser) to sublimate the raw material from the raw material target T2.
A step of depositing the sublimated raw material on the substrate 7 to form a thin film.

これにより、原料ターゲットＴ２における元素組成比と、強誘電体層１における元素組成比とのずれが小さい強誘電体層１を形成できる。すなわち、原料ターゲットの元素組成比を制御することにより、強誘電体層１における元素組成比を制御できる。   Thereby, the ferroelectric layer 1 in which the deviation between the elemental composition ratio in the raw material target T2 and the elemental composition ratio in the ferroelectric layer 1 is small can be formed. That is, the elemental composition ratio in the ferroelectric layer 1 can be controlled by controlling the elemental composition ratio of the raw material target.

２．他の実施形態
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で種々の変更が可能である。特に、本明細書に書かれた複数の実施形態及び変形例は必要に応じて任意に組み合せ可能である。 2. Other Embodiments Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. In particular, a plurality of embodiments and modifications described in this specification can be arbitrarily combined as necessary.

（Ａ）強誘電体層の他の実施形態
上記の第１実施形態においては、強誘電体層１に用いられるＢｉＦｅＯ３のＢｉの一部を希土類金属により元素置換した強誘電体材料において、当該強誘電体材料のペロブスカイト結晶構造の結晶方位［００ｋ］が、強誘電体層１の第１主面Ｐ１及び第２主面Ｐ２に対して垂直に配向していた。しかし、これに限られず、十分な強誘電体特性を得られれば、上記の強誘電体材料の結晶方位は、強誘電体層１中においてランダムであってもよい。 強誘電体層１中の結晶方位をランダムとすることにより、抵抗変化型メモリ１００をより安価に簡単な方法により大量生産できる。 (A) Other Embodiments of Ferroelectric Layer In the first embodiment described above, in the ferroelectric material in which a part of Bi of BiFeO 3 used for the ferroelectric layer 1 is element-substituted with a rare earth metal, The crystal orientation [00k] of the perovskite crystal structure of the ferroelectric material was oriented perpendicular to the first main surface P 1 and the second main surface P 2 of the ferroelectric layer 1. However, the present invention is not limited to this, and the crystal orientation of the ferroelectric material may be random in the ferroelectric layer 1 as long as sufficient ferroelectric characteristics are obtained. By making the crystal orientation in the ferroelectric layer 1 random, the resistance change type memory 100 can be mass-produced by a simple method at a lower cost.

（Ｂ）抵抗変化型メモリの応用についての他の実施形態
第１実施形態においては、抵抗変化型メモリ１００を抵抗変化型メモリとして用いた場合について主に説明した。しかし、これに限られない。図７に示すように、本実施形態の抵抗変化型メモリ１００は、光起電力特性についてもよい特性が得られていることから、抵抗変化型メモリ１００を太陽電池や光センサとして用いることもできる。
また、上記のように、抵抗変化型メモリ１００においては、強誘電体層１中の分極の向きにより、整流作用を制御できる（特に、整流作用の向きを制御できる）。従って、抵抗変化型メモリ１００は、整流の向きをスイッチング可能な整流素子として用いることができる。 (B) Other Embodiments Regarding Application of Resistance Change Memory In the first embodiment, the case where the resistance change memory 100 is used as a resistance change memory has been mainly described. However, it is not limited to this. As shown in FIG. 7, since the resistance change type memory 100 of the present embodiment has a good photovoltaic characteristic, the resistance change type memory 100 can also be used as a solar cell or a photosensor. .
Further, as described above, in the resistance change type memory 100, the rectifying action can be controlled by the direction of polarization in the ferroelectric layer 1 (particularly, the direction of the rectifying action can be controlled). Therefore, the resistance change type memory 100 can be used as a rectifying element capable of switching the direction of rectification.

（Ｃ）抵抗変化型メモリの製造方法についての他の実施形態
第１実施形態において説明した抵抗変化型メモリ１００の製造方法において、第１実施形態に示した各条件は、製造装置の特性などに応じて適宜変更できる。 (C) Other Embodiments of Manufacturing Method of Resistance Change Memory In the manufacturing method of the resistance change memory 100 described in the first embodiment, each condition shown in the first embodiment depends on the characteristics of the manufacturing apparatus. It can be changed accordingly.

本発明は、強誘電体を用いた抵抗変化型メモリに広く適用できる。   The present invention can be widely applied to a resistance change type memory using a ferroelectric.

１００ 抵抗変化型メモリ
１ 強誘電体層
３ 第１電極層
５ 第２電極層
７ 基材
９ メモリ制御装置
９１ 書込信号出力部
９３ 読出信号出力部
９５ データ電流計測部
９７ 切替部
Ｅ１、Ｅ１’、Ｅ１’’ 第１エネルギー障壁
Ｅ２、Ｅ２’、Ｅ２’’ 第２エネルギー障壁
ＥＦ フェルミ準位
Ｌ パルスレーザ
Ｐ１ 第１主面
Ｐ２ 第２主面
Ｐ３ 第３主面
Ｔ１ ターゲット
Ｔ２ 原料ターゲット
Ｖ１ 第１電圧
Ｖ２ 第２電圧
ａ、ｂ、ｃ 端子 100 resistance change memory first ferroelectric layer 3 first electrode layer 5 second electrode layer 7 base member 9 memory controller 91 a write signal output section 93 read signal output section 95 data current measuring unit 97 switching section E 1, E 1 ', E 1' 'first energy barrier E 2, E 2', E 2 '' second energy barrier E F Fermi level L pulse laser P 1 first major surface P 2 second major surface P 3 3 Main surface T1 Target T2 Raw material target V 1 First voltage V 2 Second voltage a, b, c terminal

Claims (5)

ＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒによって元素置換された強誘電体により形成された強誘電体層と、
前記強誘電体層中における分極により変化する第１エネルギー障壁を有するように、前記強誘電体層の第１主面上に形成された第１電極層と、
前記強誘電体層中における分極により変化する第２エネルギー障壁を有するように、前記第１主面とは反対側の前記強誘電体層の主面である第２主面上に形成された第２電極層と、
を備える抵抗変化型メモリ。 A ferroelectric layer formed of a ferroelectric in which a part of Bi of BiFeO 3 is elementally substituted by Nd or Er;
A first electrode layer formed on a first main surface of the ferroelectric layer so as to have a first energy barrier that changes due to polarization in the ferroelectric layer;
A second main surface formed on a second main surface that is a main surface of the ferroelectric layer opposite to the first main surface so as to have a second energy barrier that changes due to polarization in the ferroelectric layer. Two electrode layers;
A resistance change type memory comprising: 前記強誘電体層は、結晶方位［００ｋ］が前記第１主面及び前記第２主面に対して垂直に配向したペロブスカイト結晶構造を有する、請求項１に記載の抵抗変化型メモリ。   2. The resistance change type memory according to claim 1, wherein the ferroelectric layer has a perovskite crystal structure in which a crystal orientation [00k] is oriented perpendicular to the first main surface and the second main surface. 前記第１電極層の電位が前記第２電極層の電位よりも高い正方向に前記強誘電体層中において分極反転可能な第１電圧を印加してＯＮデータを書き込み、前記第１電極層の電位が前記第２電極層の電位よりも低い負方向に前記第１電圧を印加してＯＦＦデータを書き込み、前記正方向に前記強誘電体層中において分極反転しない第２電圧を印加してデータを読み出す第１動作モードと、
前記負方向に前記第１電圧を印加してＯＮデータを書き込み、前記正方向に前記第１電圧を印加してＯＦＦデータを書き込み、前記負方向に前記第２電圧を印加してデータを読み出す第２動作モードと、
をメモリ動作モードとして含む請求項１又は２に記載の抵抗変化型メモリ。 ON data is written by applying a first voltage capable of polarization inversion in the ferroelectric layer in a positive direction in which the potential of the first electrode layer is higher than the potential of the second electrode layer, The first voltage is applied in the negative direction where the potential is lower than the potential of the second electrode layer to write OFF data, and the second voltage that does not reverse the polarization in the ferroelectric layer is applied in the positive direction. A first operation mode for reading
The first voltage is applied in the negative direction to write ON data, the first voltage is applied in the positive direction to write OFF data, and the second voltage is applied in the negative direction to read data. Two operation modes;
The resistance change type memory according to claim 1, wherein the memory change mode is included in a memory operation mode. 基材を準備するステップと、
前記基材の第３主面上に第１電極層を形成するステップと、
前記第１電極層の前記第３主面に面する主面とは反対側の主面と第１主面とが接触して第１エネルギー障壁を有するように、強誘電体であるＢｉＦｅＯ３のＢｉの一部がＮｄ又はＥｒによって元素置換された強誘電体層を形成するステップと、
前記強誘電体層の前記第１主面とは反対側の主面である第２主面上に接触して第２エネルギー障壁を有するように第２電極層を形成するステップと、
を含む抵抗変化型メモリの製造方法。 Preparing a substrate;
Forming a first electrode layer on a third main surface of the substrate;
BiFeO 3 , which is a ferroelectric substance, has a first energy barrier so that the main surface opposite to the main surface facing the third main surface of the first electrode layer is in contact with the first main surface. Forming a ferroelectric layer in which a part of Bi is element-substituted by Nd or Er;
Forming a second electrode layer so as to have a second energy barrier in contact with a second main surface which is a main surface opposite to the first main surface of the ferroelectric layer;
Of a resistance change type memory including 前記強誘電体層を形成するステップは、
Ｂｉと、Ｆｅと、Ｎｄ又はＥｒと、Ｏとを少なくとも含む原料ターゲットにパルスレーザを照射して前記原料ターゲットから原料を昇華させるステップと、
昇華した前記原料を前記基材に堆積して薄膜を形成するステップと、
を含む、請求項４に記載の抵抗変化型メモリの製造方法。 Forming the ferroelectric layer comprises:
Irradiating a raw material target containing at least Bi, Fe, Nd or Er, and O with a pulse laser to sublimate the raw material from the raw material target;
Depositing the sublimated raw material on the substrate to form a thin film;
The method of manufacturing a resistance change type memory according to claim 4, comprising:
JP2014105646A 2014-05-21 2014-05-21 Resistance change memory and method of manufacturing resistance change memory Expired - Fee Related JP6356486B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014105646A JP6356486B2 (en) 2014-05-21 2014-05-21 Resistance change memory and method of manufacturing resistance change memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014105646A JP6356486B2 (en) 2014-05-21 2014-05-21 Resistance change memory and method of manufacturing resistance change memory

Publications (2)

Publication Number Publication Date
JP2015220445A true JP2015220445A (en) 2015-12-07
JP6356486B2 JP6356486B2 (en) 2018-07-11

Family

ID=54779563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014105646A Expired - Fee Related JP6356486B2 (en) 2014-05-21 2014-05-21 Resistance change memory and method of manufacturing resistance change memory

Country Status (1)

Country Link
JP (1) JP6356486B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086399A1 (en) * 2015-11-19 2017-05-26 国立大学法人東京大学 Nonvolatile memory element, nonvolatile memory and method for controlling nonvolatile memory
CN107681016A (en) * 2017-09-19 2018-02-09 北京师范大学 Voltage-controlled, photoconductive thin-film device and control method in positive and negative reversible change
KR20180079137A (en) * 2016-12-31 2018-07-10 에스케이하이닉스 주식회사 Resistive memory device and method of fabricating the same
CN111129300A (en) * 2020-01-10 2020-05-08 新疆大学 CuFe2O4 film resistance type random access memory device and preparation method thereof
CN111146338A (en) * 2019-11-18 2020-05-12 华南师范大学 Ferroelectric diode memory and preparation method thereof
CN114409395A (en) * 2021-12-20 2022-04-29 北京科技大学 Ferroelectric photovoltaic film with adjustable polarization and band gap and preparation method thereof
US11349026B2 (en) 2018-12-04 2022-05-31 Samsung Electronics Co., Ltd. Electronic device including ferroelectric layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202139A (en) * 1993-12-23 1995-08-04 Philips Electron Nv Switching element
JP2009231482A (en) * 2008-03-21 2009-10-08 Kanazawa Univ Ferroelectric material and piezoelectric body
WO2010095296A1 (en) * 2009-02-20 2010-08-26 株式会社村田製作所 Resistive memory element and use thereof
JP2011114191A (en) * 2009-11-27 2011-06-09 Panasonic Corp Capacitive element and method of manufacturing the same
US20130037092A1 (en) * 2010-02-12 2013-02-14 Rutgers, The State University Of New Jersey Ferroelectric diode and photovoltaic devices and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202139A (en) * 1993-12-23 1995-08-04 Philips Electron Nv Switching element
JP2009231482A (en) * 2008-03-21 2009-10-08 Kanazawa Univ Ferroelectric material and piezoelectric body
WO2010095296A1 (en) * 2009-02-20 2010-08-26 株式会社村田製作所 Resistive memory element and use thereof
JP2011114191A (en) * 2009-11-27 2011-06-09 Panasonic Corp Capacitive element and method of manufacturing the same
US20130037092A1 (en) * 2010-02-12 2013-02-14 Rutgers, The State University Of New Jersey Ferroelectric diode and photovoltaic devices and methods

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086399A1 (en) * 2015-11-19 2017-05-26 国立大学法人東京大学 Nonvolatile memory element, nonvolatile memory and method for controlling nonvolatile memory
KR20180079137A (en) * 2016-12-31 2018-07-10 에스케이하이닉스 주식회사 Resistive memory device and method of fabricating the same
KR102578854B1 (en) * 2016-12-31 2023-09-19 에스케이하이닉스 주식회사 Resistive memory device and method of fabricating the same
CN107681016A (en) * 2017-09-19 2018-02-09 北京师范大学 Voltage-controlled, photoconductive thin-film device and control method in positive and negative reversible change
CN107681016B (en) * 2017-09-19 2024-06-07 北京师范大学 Voltage controlled film device with photoconductive changing in positive and negative reversibility and its regulating method
US11349026B2 (en) 2018-12-04 2022-05-31 Samsung Electronics Co., Ltd. Electronic device including ferroelectric layer
US11677025B2 (en) 2018-12-04 2023-06-13 Samsung Electronics Co., Ltd. Electronic device including ferroelectric layer
CN111146338A (en) * 2019-11-18 2020-05-12 华南师范大学 Ferroelectric diode memory and preparation method thereof
CN111146338B (en) * 2019-11-18 2022-12-06 华南师范大学 Ferroelectric diode memory and preparation method thereof
CN111129300A (en) * 2020-01-10 2020-05-08 新疆大学 CuFe2O4 film resistance type random access memory device and preparation method thereof
CN114409395A (en) * 2021-12-20 2022-04-29 北京科技大学 Ferroelectric photovoltaic film with adjustable polarization and band gap and preparation method thereof

Also Published As

Publication number Publication date
JP6356486B2 (en) 2018-07-11

Similar Documents

Publication Publication Date Title
JP6356486B2 (en) Resistance change memory and method of manufacturing resistance change memory
Jin Hu et al. Optically controlled electroresistance and electrically controlled photovoltage in ferroelectric tunnel junctions
US10192972B2 (en) Semiconductor ferroelectric storage transistor and method for manufacturing same
Harada et al. Trap-controlled space-charge-limited current mechanism in resistance switching at Al∕ Pr0. 7Ca0. 3MnO3 interface
KR100723420B1 (en) Non volatile memory device comprising amorphous alloy metal oxide layer
US20160172365A1 (en) Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
Kundu et al. Lead-free epitaxial ferroelectric material integration on semiconducting (100) Nb-doped SrTiO3 for low-power non-volatile memory and efficient ultraviolet ray detection
Silva et al. Hysteretic characteristics of pulsed laser deposited 0.5 Ba (Zr0. 2Ti0. 8) O3–0.5 (Ba0. 7Ca0. 3) TiO3/ZnO bilayers
Wang et al. Bipolar resistive switching characteristics of PbZrO3/LaNiO3 heterostructure thin films prepared by a sol–gel process
Liu et al. Ferroresistive diode currents in nanometer-thick cobalt-doped BiFeO3 films for memory applications
Yi et al. Outstanding Ferroelectricity in Sol–Gel-Derived Polycrystalline BiFeO3 Films within a Wide Thickness Range
Lv et al. Multilevel resistance switching behavior in PbTiO3/Nb: SrTiO3 (100) heterostructure films grown by hydrothermal epitaxy
Younas et al. Reversible tuning of ferromagnetism and resistive switching in ZnO/Cu thin films
Wong et al. Modulating magnetism in ferroelectric polymer-gated perovskite manganite films with moderate gate pulse chains
Borkar et al. Effects of light on ferroelectric polarization and leakage current
JP6813844B2 (en) Tunnel junction element and non-volatile memory element
Ding et al. Switchable diode effect in BaZrO 3 thin films
Chen Electronic effect resistive switching memories
Herpers Electrical characterization of manganite and titanate heterostructures
Xu et al. Nonvolatile Control of the Electronic Properties of In2–x Cr x O3 Semiconductor Films by Ferroelectric Polarization Charge
JP2013008884A (en) Resistance change nonvolatile memory element
Zhang et al. Effect of sweeping voltage and compliance current on bipolar resistive switching and white-light controlled Schottky behavior in epitaxial BaTiO3 (111) thin films
Li et al. Low leakage current resistive memory based on Bi1. 10 (Fe0. 95Mn0. 05) O3 films
JP2006196828A (en) Oxide thin film element
Simanjuntak et al. Perovskite-based emerging memories

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees