JP2015219381A - 導電膜の積層方法及び表示装置 - Google Patents
導電膜の積層方法及び表示装置 Download PDFInfo
- Publication number
- JP2015219381A JP2015219381A JP2014102989A JP2014102989A JP2015219381A JP 2015219381 A JP2015219381 A JP 2015219381A JP 2014102989 A JP2014102989 A JP 2014102989A JP 2014102989 A JP2014102989 A JP 2014102989A JP 2015219381 A JP2015219381 A JP 2015219381A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- auxiliary
- substrate
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】額縁領域をより縮小することができる導電膜の積層方法等を提供する。
【解決手段】導電膜の積層方法は、走査線に用いられる第1層72を透光性基板上に設けることと、第1絶縁層を第1層72の上に設けることと、信号線に用いられる第2層73を第1絶縁層の上に設けることと、第2絶縁層を第2層73の上に設けることと、補助配線に用いられる第3層74を第2絶縁層の上に設けることと、補助配線及び共通電極に用いられる第4層75を第3のメタル配線層の上に設けることとを含み、表示領域外の額縁領域110aにおいて延設された補助配線の幅は、補助配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての補助配線を束ねた場合の幅が均一であり、回路に対する全ての補助配線の電気抵抗が等しい。
【選択図】図8
【解決手段】導電膜の積層方法は、走査線に用いられる第1層72を透光性基板上に設けることと、第1絶縁層を第1層72の上に設けることと、信号線に用いられる第2層73を第1絶縁層の上に設けることと、第2絶縁層を第2層73の上に設けることと、補助配線に用いられる第3層74を第2絶縁層の上に設けることと、補助配線及び共通電極に用いられる第4層75を第3のメタル配線層の上に設けることとを含み、表示領域外の額縁領域110aにおいて延設された補助配線の幅は、補助配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての補助配線を束ねた場合の幅が均一であり、回路に対する全ての補助配線の電気抵抗が等しい。
【選択図】図8
Description
本発明は、導電膜の積層方法及び表示装置に関する。
液晶表示デバイス等のマトリクス方式による表示装置は、複数の画素が設けられた表示領域内にマトリクスを形成するように交差する走査線及び信号線ならびに各画素に駆動信号を出力するための電極等を含む多数の配線を有する。このため、表示装置にこれらの配線を設けるためのスペースとして表示領域外の額縁領域が使用される。
画素の密度が高精細化すると、必要な配線が増加することから額縁領域に設けられる配線も増加し、額縁領域が拡大することになる。一方、表示装置をより小型化するため、額縁領域をより縮小したいという要求がある。額縁領域を縮小するための一手法として、配線を構成する導電膜を多層化する方法がある(例えば特許文献1)。多層化により、一層に全ての配線を設ける場合に比して表示面に沿う方向の配線の面積をより小さくすることができる。
しかしながら、配線の多層化だけでは額縁を十分に縮小することができない。例えば、
駆動信号を出力する回路から出力対象の画素までの配線長が長くなるほど配線の電気抵抗が大きくなる。このため、配線の電気抵抗を低下させる目的で、配線長に応じて配線の面積をより拡大する必要が生じる。配線の単純な面積拡大は、額縁領域を拡大させてしまう。配線の電気抵抗を低下させるための面積拡大に係る問題は、各画素を動作させるために要求される電圧が高いほどより深刻になる。例えば、液晶表示デバイスの画素に設けられる薄膜トランジスタ(TFT:Thin Film Transistor)がアモルファスシリコンで形成されている場合、結晶シリコンで形成されている場合に比して、各画素の動作に要求される電圧が高い(例えば高低差が30V程度)。このため、このような電圧を各画素に供給するために配線の電気抵抗をより小さくしなければならず、結果として配線の面積が拡大することとなり、額縁領域が拡大する。
駆動信号を出力する回路から出力対象の画素までの配線長が長くなるほど配線の電気抵抗が大きくなる。このため、配線の電気抵抗を低下させる目的で、配線長に応じて配線の面積をより拡大する必要が生じる。配線の単純な面積拡大は、額縁領域を拡大させてしまう。配線の電気抵抗を低下させるための面積拡大に係る問題は、各画素を動作させるために要求される電圧が高いほどより深刻になる。例えば、液晶表示デバイスの画素に設けられる薄膜トランジスタ(TFT:Thin Film Transistor)がアモルファスシリコンで形成されている場合、結晶シリコンで形成されている場合に比して、各画素の動作に要求される電圧が高い(例えば高低差が30V程度)。このため、このような電圧を各画素に供給するために配線の電気抵抗をより小さくしなければならず、結果として配線の面積が拡大することとなり、額縁領域が拡大する。
本発明は、上記の課題に鑑みてなされたもので、額縁領域をより縮小することができる導電膜の積層方法及び表示装置を提供することを目的とする。
本発明の一態様は、表示領域内でマトリクスを形成するように交差する複数の走査線及び複数の信号線と、前記表示領域内の複数の画素の各々に設けられる複数の共通電極と、前記複数の共通電極のうち前記走査線に沿って並ぶ共通電極同士を接続する複数の補助配線とを有する表示装置の前記走査線、前記信号線、前記共通電極及び前記補助配線を形成するための導電膜の積層方法であって、前記走査線に用いられる第1のメタル配線層を基板上に設けることと、第1絶縁層を前記第1のメタル配線層の上に設けることと、前記信号線に用いられる第2のメタル配線層を前記第1絶縁層の上に設けることと、第2絶縁層を前記第2のメタル配線層の上に設けることと、前記補助配線に用いられる第3のメタル配線層を前記第2絶縁層の上に設けることと、前記補助配線及び前記共通電極に用いられる透明電極層を前記第3のメタル配線層の上に設けることとを含み、前記表示領域外の額縁領域において延設された前記補助配線の幅は、前記補助配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての前記補助配線を束ねた場合の前記幅が均一であり、前記回路に対する全ての前記補助配線の電気抵抗が等しい。
本発明の一態様は、表示領域内でマトリクスを形成するように交差する複数の走査線及び複数の信号線と、前記表示領域内の複数の画素の各々に設けられる複数の共通電極と、前記複数の共通電極のうち前記走査線に沿って並ぶ共通電極同士を接続する複数の補助配線とを有する表示装置であって、基板上に設けられて前記走査線に用いられる第1のメタル配線層と、前記第1のメタル配線層の上に設けられた第1絶縁層と、前記第1絶縁層の上に設けられて前記信号線に用いられる第2のメタル配線層と、前記第2のメタル配線層の上に設けられる第2絶縁層と、前記第2絶縁層の上に設けられて前記補助配線に用いられる第3のメタル配線層と、前記第3のメタル配線層の上に設けられて前記補助配線及び前記共通電極に用いられる透明電極層と、を備え、前記表示領域外の額縁領域において延設された前記補助配線の幅は、前記補助配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての前記補助配線を束ねた場合の前記幅が均一であり、前記回路に対する全ての前記補助配線の電気抵抗が等しい。
さらに、他の一態様として、前記透明電極層は、前記第3のメタル配線層を用いて形成される配線を覆ってもよい。
さらに、他の一態様として、前記第3のメタル配線層及び前記透明電極層は、前記基板に沿う面方向について、前記基板と前記基板の上側に積層される対向基板との間に設けられて前記基板と前記対向基板との間に充填される液晶を封止するシール材が存する封止領域の外縁よりも表示領域側に存してもよい。
さらに、他の一態様として、前記信号線及び前記補助配線は、前記外縁より内側で前記第1のメタル配線層により形成された延出配線に接続されて前記外縁より外側に延出されてもよい。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
図1は、本実施形態に係る表示装置1の全体構成を示す図である。表示装置1は、例えば透過型の液晶表示装置であり、表示パネル2と、ドライバIC3と、スキャナ回路4とを備えている。図示しないフレキシブルプリント基板(FPC:Flexible Printed Circuits)は、ドライバIC3及びスキャナ回路4への外部信号又はドライバIC3を駆動する駆動電力を伝送する。
図2は、ゲートドライバ22及びソースドライバ23に接続される構成を表すブロック図である。表示パネル2は、液晶セルを含む画素がマトリクス状(行列状)に多数配置されてなる表示エリア部21と、ゲートドライバ22と、ソースドライバ23と、を備えている。表示パネル2は、能動素子(例えば、トランジスタ)を含む多数の画素回路がマトリクス状に配置形成される画素基板60と、この画素基板60と所定の間隙をもって対向して配置される対向基板70とによって構成される。画素基板60と対向基板70とは、シール材5によって接合される。そして、これら画素基板60及び対向基板70間に液晶6が封入される(図6参照)。なお、図2では機能的な説明の簡略化のためにゲートドライバ22及びソースドライバ23を各1個図示しているが、図1に示すように、ゲートドライバ22及びソースドライバ23を複数個に分けて実装するようにしてもよい。この複数のゲートドライバ22及びソースドライバ23は、ドライバIC3により統括制御される。
表示エリア部21は、液晶層を含む画素Vpixが、表示上の1画素を構成するユニットがM行×N列に配置されたマトリクス(行列状)構造を有している。なお、この明細書において、行とは、一方向に配列されるN個の画素Vpixを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるM個の画素Vpixを有するdx画素列をいう。そして、MとNとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア部21は、画素VpixのM行N列の配列に対して行毎に走査線241,242,243・・・24Mが配線され、列毎に信号線251,252,253・・・25Nが配線されている。このように、複数の走査線241,242,243・・・24M及び複数の信号線251,252,253・・・25Nは、マトリクスを形成するように交差する。以後、本実施形態においては、走査線241,242,243・・・24Mを代表して走査線24のように表記し、信号線251,252,253・・・25Nを代表して信号線25のように表記することがある。また、本実施形態においては、走査線241,242,243・・・24Mの任意の3本の走査線を、走査線24m,24m+1,24m+2(ただし、mは、m≦M−2を満たす自然数)のように表記し、信号線251,252,253・・・25Nの任意の4本の信号線を、信号線25n,25n+1,25n+2,25n+3(ただし、nは、n≦N−3を満たす自然数)のように表記する。
ドライバIC3は、インターフェース(I/F)及びタイミングジェネレータの機能を備える。表示装置1には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ドライバIC3に与えられる。ドライバIC3は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶6の駆動に必要な内部電源の電圧振幅にレベル変換し、マスタークロック、水平同期信号及び垂直同期信号を生成する。ドライバIC3は、生成したマスタークロック、水平同期信号及び垂直同期信号をそれぞれゲートドライバ22、ソースドライバ23及びスキャナ回路4に与える。ドライバIC3は、画素Vpix毎の後述する共通電極COM及び補助配線(エリア内補助配線COMLa)に対して各画素共通に与えるコモン電位を生成して表示エリア部21に与える。
ゲートドライバ22は、垂直クロックパルスに同期してドライバIC3から出力される表示データを1水平期間で順次サンプリングしラッチする。ゲートドライバ22は、ラッチされた1ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示エリア部21の走査線24m,24m+1,24m+2・・・に与えることによって画素Vpixを行単位で順次選択する。
ソースドライバ23には、画素電極91(図4参照)に対する画素信号として、例えば6ビットのR(赤)、G(緑)、B(青)のデジタル映像データが与えられる。ソースドライバ23は、ゲートドライバ22による垂直走査によって選択された行の各画素Vpixに対して、画素毎に、若しくは複数画素毎に、或いは全画素一斉に、信号線25を介して画素信号を出力する。
液晶表示装置の駆動方式として、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。ライン反転は、1ライン(1画素行)に相当する1H(Hは水平期間)の時間周期で映像信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の画素毎に映像信号の極性を交互に反転させる駆動方式である。フレーム反転は、1画面に相当する1フレーム毎に全画素に書き込む映像信号を一度に同じ極性で反転させる駆動方式である。表示装置1は、上記の各駆動方式のいずれを採用することも可能である。
スキャナ回路4は、表示エリア部21の表示面に対するタッチ操作の検出のための信号(タッチ検出信号)を補助配線に出力するとともに、この信号の変化に基づいてタッチ操作を検出する。スキャナ回路4と補助配線との関係については後述する。
図3は、表示装置1の画素を駆動する駆動回路を示す回路図である。表示エリア部21には、各画素Vpixの薄膜トランジスタ(TFT:Thin Film Transistor)素子Trに表示データとして画素信号を供給する信号線25n,25n+1,25n+2、各TFT素子Trを駆動する走査線24m,24m+1,24m+2等の配線が形成されている。このように、信号線25n,25n+1,25n+2は、上述したガラス基板の表面と平行な平面に延在し、画素Vpixに画像を表示するための画素信号を供給する。画素Vpixは、TFT素子Tr及び液晶素子LCを備えている。TFT素子Trは、薄膜トランジスタにより構成されるものであり、この例では、nチャネルのMOS(Metal Oxide Semiconductor)型のTFTで構成されている。TFT素子Trのソース又はドレインの一方は信号線25n,25n+1,25n+2に接続され、ゲートは走査線24m,24m+1,24m+2に接続され、ソース又はドレインの他方は液晶素子LCの一端に接続されている。液晶素子LCは、一端がTFT素子Trのソース又はドレインの他方に接続され、他端が共通電極COMに接続されている。
画素Vpixは、走査線24m,24m+1,24m+2により、表示エリア部21の同じ行に属する他の画素Vpixと互いに接続されている。走査線24m,24m+1,24m+2は、ゲートドライバ22と接続され、ゲートドライバ22から走査信号の垂直走査パルスが供給される。また、画素Vpixは、信号線25n,25n+1,25n+2により、表示エリア部21の同じ列に属する他の画素Vpixと互いに接続されている。信号線25n,25n+1,25n+2は、ソースドライバ23と接続され、ソースドライバ23より画素信号が供給される。さらに、画素Vpixは、共通電極COMにより、表示エリア部21の同じ列に属する他の画素Vpixと互いに接続されている。共通電極COMは、補助配線を介して不図示の駆動電極ドライバと接続され、駆動電極ドライバより駆動信号(表示駆動信号)が供給される。また、共通電極COMは、補助配線を介してスキャナ回路4と接続され、スキャナ回路4より信号(タッチ検出信号)が供給される。
図2に示すゲートドライバ22は、垂直走査パルスを、図3に示す走査線24m,24m+1,24m+2を介して、画素VpixのTFT素子Trのゲートに印加することにより、表示エリア部21にマトリクス状に形成されている画素Vpixのうちの1行(1水平ライン)を表示駆動の対象として順次選択する。図2に示すソースドライバ23は、画素信号を、図3に示す信号線25n,25n+1,25n+2を介して、ゲートドライバ22により順次選択される1水平ラインを含む各画素Vpixにそれぞれ供給する。そして、これらの画素Vpixでは、供給される画素信号に応じて、1水平ラインの表示が行われるようになっている。駆動電極ドライバは、組分けされたエリア内補助配線COMLaのうちこの1水平ラインに対応する組のエリア内補助配線COMLaが属する駆動電極ブロックに駆動信号を印加する。すなわち、駆動電極ドライバは、所定の数の共通電極COMを含む駆動電極ブロック毎に共通電極COMを駆動する。
上述したように、表示装置1は、ゲートドライバ22が走査線24m,24m+1,24m+2を順次走査するように駆動することにより、1水平ラインが順次選択される。また、表示装置1は、1水平ラインに属する画素Vpixに対して、ソースドライバ23が画素信号を供給することにより、1水平ラインずつ表示が行われる。
また、表示エリア部21は、カラーフィルタを有する。カラーフィルタは、格子形状のブラックマトリクス76aと、開口部76bと、を有する。ブラックマトリクス76aは、図3に示すように画素Vpixの外周を覆うように形成されている。つまり、ブラックマトリクス76aは、二次元配置された画素Vpixと画素Vpixとの境界に配置されることで、格子形状となる。ブラックマトリクス76aは、光の吸収率が高い材料で形成されている。開口部76bは、ブラックマトリクス76aの格子形状で形成されている開口であり、画素Vpixに対応して配置されている。
開口部76bは、例えば、赤(R)、緑(G)、青(B)の3色に着色された色領域を含む。カラーフィルタは、開口部76bに例えば赤(R)、緑(G)、青(B)の3色に着色されたカラーフィルタの色領域を周期的に配列して、図3に示す各画素VpixにR、G、Bの3色の色領域が1組として画素Pixとして対応付けられている。
なお、カラーフィルタは、異なる色に着色されていれば、他の色の組み合わせであってもよい。一般に、カラーフィルタは、緑(G)の色領域の輝度が、赤(R)の色領域及び青(B)の色領域の輝度よりも高い。カラーフィルタは、なくてもよく、この場合白色となる。或いは、カラーフィルタに光透過性の樹脂を用いて白色としてもよい。
表示エリア部21は、正面に直交する方向からみた場合、走査線24と信号線25がカラーフィルタのブラックマトリクス76aと重なる領域に配置されている。つまり、走査線24及び信号線25は、正面に直交する方向からみた場合、ブラックマトリクス76aの後ろに隠されることになる。また、表示エリア部21は、ブラックマトリクス76aが配置されていない領域が開口部76bとなる。
図3に示すように、走査線24m,24m+1,24m+2が等間隔で配置され、信号線25n,25n+1,25n+2も等間隔で配置されている。そして、各画素Vpixは、走査線24m,24m+1,24m+2と信号線25n,25n+1,25n+2とで区画される領域に、同じ方向を向いて配置されている。
次に、図4を用いて、画素基板60について説明する。図4は、本実施形態に係る表示装置1の画素を模式的に示す平面図である。画素基板60は、ガラス基板等の透光性基板71(図7等参照)に各種回路が形成されたTFT基板であり、この画素基板60上にマトリクス状に配設された複数の画素電極91と、共通電極COMと、を含む。画素電極91及び共通電極COMは、ITO(Indium Tin Oxide)等の透光性導電材料(透光性導電酸化物)で形成される透光性電極である。なお、図3の電気的接続を示す図では共通電極COM及びエリア内補助配線COMLaが縦方向に図示されているが、実際には図4に示すように、走査線24の配線方向と同一の方向に沿ってエリア内補助配線COMLaが設けられている。ただしこれはエリア内補助配線COMLa等の配線方向を限定するものでなく、各配線の配線方向は適宜変更可能である。
画素基板60は、透光性基板71に、上述した各画素Vpixのスイッチング素子であるトランジスタTr1が形成された半導体層90が実装されている。また、画素基板60には、各画素電極91に画素信号を供給する信号線25、トランジスタTr1を駆動する走査線24、共通電極COMへコモン電位を給電する補助配線、共通電極COM等の配線が積層されている。
図4に示すように、走査線24は、半導体層90の一部と立体交差して、トランジスタTr1のゲートとして作用する。走査線24と半導体層90の一部とが立体交差した箇所は1カ所であり、トランジスタTr1は、nチャネルであるチャネル領域を備えるシングルゲートトランジスタである。半導体層90は、例えば、アモルファスシリコンで形成されている。信号線25は、透光性基板71の表面と平行な平面に延在し、ソースドライバ23から出力された画素信号を供給する。半導体層90は、一部が信号線25のソース線25aと接し、他の一部が信号線25と同一の層に形成されたドレイン線25bと電気的に接続している。本実施形態のドレイン線25bは、スルーホールSH1において、画素電極91と電気的に接続している。
画素基板60は、各画素Vpixに対応して画素電極91に開口SLが形成されており、共通電極COMと画素電極91との間に形成される電界のうち、画素電極91の開口SLからもれた電界(フリンジ電界)で液晶6を駆動させる。
本実施形態の共通電極COMは、画素電極91に対する共通の電位として機能するとともに、表示エリア部21に対する接触操作又は近接操作を検出するためのタッチ検出電極として機能する。具体的には、コモン電位には、液晶6の駆動のための表示駆動信号と、タッチ検出のためのタッチ検出信号とが含まれる。上記のように、表示動作に際して、駆動電極ドライバは、その1水平ラインに対応する共通電極COMに対して表示駆動信号を印加する。一方、タッチ検出に際して、スキャナ回路4は、所定のタッチ検出単位(タッチ検出ピッチTx)で組分けされた一組の共通電極COMに対して駆動信号(タッチ検出信号)を印加する。
図5は、補助配線の組分け及び各組の補助配線とスキャナ回路4とを接続する接続配線COMLbの配線長さ及び幅を示す模式図である。図5に示すように、補助配線は、表示エリア部21内に配線されて共通電極COMと直接接するエリア内補助配線COMLaと、組分けされたエリア内補助配線COMLaの両端とスキャナ回路4とを接続する接続配線COMLbとからなる。表示エリア部21に対して水平ライン方向に沿って設けられる複数のエリア内補助配線COMLaは、タッチ検出ピッチTxで組分けされる。同一の組に属するエリア内補助配線COMLa同士は、両端部で電気的に接続されるとともに同一の接続配線COMLbを介してスキャナ回路4と接続される。同一の組のエリア内補助配線COMLaと接することで電気的に接続されている共通電極COM及びこの組の接続配線COMLbは、同一の組に属することになる。すなわち、この組は、共通電極COMの組であるともいえる。タッチ検出の際、スキャナ回路4は、いずれかの組の補助配線に対してタッチ検出信号を印加する。これにより、タッチ検出信号が印加された共通電極91が設けられた範囲におけるタッチ検出が行われる。すなわち、タッチ検出ピッチTxは、一回のタッチ検出信号の印加に応じてタッチ検出が行われる範囲に対応する。
図5に示すように、スキャナ回路4とエリア内補助配線COMLaとを接続する接続配線COMLbの数は、タッチ検出ピッチTxで分けられたエリア内補助配線COMLaの組数に応じる。このため、エリア内補助配線COMLaの各々に対して個別に接続配線COMLbを設ける必要がない。よって、エリア内補助配線COMLaの数に比して接続配線COMLbの数を減らすことができることから、額縁領域110a,110bにおける接続配線COMLbの面積をより小さくすることができる。
スキャナ回路4と各組のエリア内補助配線COMLaとを接続する接続配線COMLbの幅は、配線長が長くなるほど大きくなるよう設けられている。これは、各組の共通電極COMに対して印加されるタッチ検出信号の電圧を等しくするためである。具体的には、スキャナ回路4は、表示エリア部21に対して所定の一か所(例えば図2における下方)に設けられる。スキャナ回路4が設けられる位置からより遠い位置に存する組のエリア内補助配線COMLaとスキャナ回路4とを接続する接続配線COMLbの配線長はより長くなる。配線長が長くなるほど配線の電気抵抗は大きくなる。このため、仮に同一の幅で全ての接続配線COMLbを設けた場合、より遠い組のエリア内補助配線COMLaに接続された接続配線COMLbの電気抵抗がより近い組のエリア内補助配線COMLaに接続された接続配線COMLbの電気抵抗より大きいことから、各組の共通電極COMに対して印加されるタッチ検出信号の電圧が異なるものになってしまう。そこで、本実施形態では、不等ピッチエリア配線(図8参照)が採用されている。具体的には、スキャナ回路4から見て、接続配線COMLbを含む全ての組のエリア内補助配線COMLa及び共通電極COMの電気抵抗が等しくなるように、配線長がより長い接続配線COMLbの幅を広くすることで、全ての接続配線COMLbの電気抵抗を等しくしている。なお、後述するが、不等ピッチエリア配線は、信号線25等にも適用されている。なお、図5において図示された接続配線COMLbはあくまで各接続配線COMLbの面積の大小を模式的に示すものであり、透光性基板71上における配線パターンを示したものでない。
次に、画素基板60の積層構造及びこの積層構造とシール材5との関係について説明する。本実施形態の画素基板60における配線に関する層は、透光性基板71上に、走査線24、信号線25、補助配線、共通電極COMの順で積層されている。走査線24、信号線25及び補助配線は、例えばアルミニウムを素材とする導電膜により構成される。また、共通電極COMは、例えばITOにより構成される。以下、主として走査線24に用いられる導電膜により構成される層を「第1層」とする。また、信号線25に用いられる導電膜により構成される層を「第2層」とする。また、補助配線に用いられる導電膜により構成される層を「第3層」とする。また、共通電極COMに用いられる導電膜により構成される層を「第4層」とする。後述するが、第4層75は第3層74を覆う層としても機能する。
図6は、図1のA−A断面図である。図1に示すように、シール材5は、表示エリア部21の縁のうち、液晶6が注入される注入口5aに対応する一部分(例えば図1に示す表示エリア部21の上辺の中央部分)を除いた領域(封止領域)に設けられる。シール材5は、図6に示すように、基板(画素基板60)とこの基板の上側に積層される対向基板70との間に設けられて、この基板と対向基板70との間に充填される液晶6を封止する。シール材5には、例えば加熱により硬化する熱硬化性樹脂が用いられる。シール材5が設けられない注入口5aは、液晶6の注入後、紫外線硬化材料等を用いた封止剤により封止される。なお、図6を含めて、各断面図は、断面構造で示された各部の位置関係を模式的に示すものであり、各部の厚みを示すものでない。
図7は、図1に示すB−B断面における画素基板60の断面図である。B−B断面は、ゲートドライバ22が設けられている側の辺に対向する辺(図1の右辺)に沿う封止領域を当該辺に直交する方向(図1の横方向)に沿って切断した場合の断面である。図7に示すように、画素基板60は、透光性基板71上に、第1層72、第1絶縁層81、第2層73、平坦化層85、第2絶縁層82、第3層74、第4層75の順で積層された積層構造を有する。第1絶縁層81及び第2絶縁層82は、例えばシリコンナイトライド等の薄膜による絶縁膜である。平坦化層85は、例えば有機平坦化膜により形成される。このように、画素基板60を有する表示装置1は、基板(透光性基板71)上に設けられて走査線に用いられる第1のメタル配線層(第1層72)と、第1のメタル配線層の上に設けられた第1絶縁層81と、第1絶縁層81の上に設けられて信号線に用いられる第2のメタル配線層(第2層73)と、第2のメタル配線層の上に設けられる第2絶縁層82と、第2絶縁層82の上に設けられて補助配線に用いられる第3のメタル配線層(第3層74)と、第3のメタル配線層の上に設けられて補助配線及び共通電極に用いられる透明電極層(第4層75)と、を備える。
B−B断面のような封止領域を含む額縁領域110aにおいて、走査線24、信号線25及び接続配線COMLbには、不等ピッチエリア配線が採用される。このため、第1層72、第2層73、第3層74及び第4層75には不等ピッチエリア配線に応じたパターンが形成されている。なお、表示エリア部21の額縁領域のうち、ゲートドライバ22が設けられている辺に対向する辺側の額縁領域を額縁領域110aとし、ゲートドライバ22が設けられている辺側の額縁領域を額縁領域110bとする。
図8は、額縁領域110a内における不等ピッチエリア配線の模式図である。なお、図8に図示された不等ピッチエリア配線のうち実線部は、第1層72、第2層73及び第4層75の不等ピッチエリア配線を示す。また、図8に図示された不等ピッチエリア配線のうち破線部は、第3層74の不等ピッチエリア配線を示す。図8に示すように、不等ピッチエリアが採用された配線は、各配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての接続配線COMLbを束ねた場合の幅が均一である。また、図7及び図8に示すように、第3層74により形成される配線の幅は、第4層75により形成される配線の幅より一回り小さい。このように、透明電極層(第4層75)は、第3のメタル配線層(第3層74)を用いて形成される配線を覆う。なお、封止領域内における第4層75は、第3層74と同様に補助配線として機能する。第3層74を覆う第4層75は、補助配線の電気抵抗をより低下させることに寄与している。
このように、表示領域外の額縁領域(例えば額縁領域110a)において延設された補助配線(接続配線COMLb)の幅は、補助配線に信号を出力する回路(例えばスキャナ回路4)からの配線長が長くなるほど太く、かつ、全ての補助配線を束ねた場合の幅が均一である。そして、上記のように、この回路に対する全ての補助配線の電気抵抗が等しい。額縁領域に補助配線を設けるに際して、仮に、全ての補助配線を束ねた場合の幅が不均一である場合、不均一である幅のうち最も太い幅の部分に合わせて額縁領域の幅を確保しなければならない。これに対し、本実施形態では全ての補助配線を束ねた場合の幅が均一であるので、この均一な幅に対応した額縁領域の幅があればよい。よって、額縁領域をより縮小することができる。なお、額縁領域110bにおける接続配線COMLbについても、配線長と幅との関係及び全ての補助配線を束ねた場合の幅が均一であることは同様である。
また、額縁領域110a,110b内における信号線25は、補助配線と配線レイアウトを共有する。これによって、額縁領域110a,110bにおける配線幅を補助配線と同一にすることができるので、額縁領域110a,110bをより縮小することができる。額縁領域110a内における走査線24は、補助配線と配線レイアウトを共有する。これによって、額縁領域110aにおける配線幅を補助配線と同一にすることができるので、額縁領域110aをより縮小することができる。なお、額縁領域110bにおける走査線24の配線パターンは額縁領域110aを横切るものであり(図10参照)、走査線24の配線パターンが額縁領域の幅を変化させるものではない。
図8は、ゲートドライバ22が設けられている側の辺に対向する辺に沿う封止領域における不等ピッチエリア配線の模式的な一例を4本の配線の幅の対比で示しているが、これはあくまで一例であって、これに限られるものでない。
図9は、図1に示すC−C断面における画素基板60の断面図である。C−C断面は、ゲートドライバ22が設けられている側の辺(図1の左辺)に沿う封止領域を当該辺に直交する方向(図1の横方向)に沿って切断した場合の断面である。ゲートドライバ22が設けられている側の辺に沿う封止領域では、ゲートドライバ22から表示エリア部21の各画素に延設される走査線24がこの辺の封止領域と立体交差する。このため、図9に示すように、C−C断面において、第1層72は連続している。一方、信号線25、接続配線COMLbには、不等ピッチエリア配線が採用される。このため、図9に示すように、C−C断面において、第2層73、第3層74及び第4層75には不等ピッチエリア配線に応じたパターンが形成されている。
図10は、接続配線COMLbと走査線24との立体交差の具体例を示す模式図である。図1に示すように、ゲートドライバ22は、表示エリア部21に対して水平方向の一方側(図1における左側)に設けられる。このため、ゲートドライバ22側に設けられる接続配線COMLbと走査線24とは立体交差する。一方、ゲートドライバ22の反対側に設けられる接続配線COMLbのうち一部又は全部は走査線24と立体交差しない。ここで、走査線24に立体交差する接続配線COMLbの電位は、走査線24に対する外的な電気的影響となる。このため、仮に複数の走査線24の間で接続配線COMLbと立体交差する度合いに差がある場合、各走査線に対する外的な電気的影響に差が生じ、各走査線を介して出力される垂直走査パルスを均一にすることを妨げる。そこで、本実施形態では、全ての走査線24が必ず接続配線COMLbの導電膜と立体交差するように接続配線COMLbを設けている。具体的には、例えば図10に示すように、接続配線COMLbと直接立体交差しない走査線24を補助配線と同一の電位を有する導電膜と立体交差させるための延出部COMLcが接続配線COMLbに設けられる。無論これは全ての走査線24を接続配線COMLbの導電膜と立体交差させるための形態の一例であってこれに限られるものでない。例えば全ての走査線24を、接続配線COMLbと立体交差する位置を通過するように配線するようにしてもよい。
なお、図10に示すように、全ての走査線24が必ず接続配線COMLbの導電膜と立体交差するように接続配線COMLbを設ける場合においても、スキャナ回路4から見て、接続配線COMLbを含む全ての組の補助配線及び共通電極COMの電気抵抗が等しくなるように、配線長がより長い接続配線COMLbの幅を広くすることで、全ての接続配線COMLbの電気抵抗を等しくしている。また、ゲートドライバ22が設けられている側の辺に沿う封止領域では、接続配線COMLbに対応する第3層74及び第4層75に限らず、信号線25に対応する第2層73についても、図10に示す接続配線COMLbと同様の配線パターンを封止領域内で取るようにしてもよい。
図11は、図1に示すA−A断面における画素基板60の積層構造を模式的に示した図である。図11に示すように、ソースドライバ23が設けられている側の辺(図1の下辺)に沿う封止領域とソースドライバ23との間を接続する配線は、第1層72による延出配線72Aである。言い換えれば、封止領域から延設された信号線は、第1層72により構成される。第1層72を用いた信号線である延出配線72Aは、ソースドライバ23から図示しない封止領域内の引継領域(例えば図1に示す左右の封止領域と下の封止領域とが交差する角部付近等)まで延出され、この引継領域において第1層72の配線と第2層73の配線とが接続されることで第2層73を用いて表示エリア部21内に設けられた信号線25に接続される。
図12は、シール材5の幅と第4層75の幅との関係を示す図である。第3層74及び第4層75は、封止領域の外縁5bより内側にのみ設けられる。具体的には、補助配線は、上記のソースドライバ23との接続において第1層72を用いて設けられる信号線と同様に、スキャナ回路4から封止領域内までの範囲において、第1層72を用いた配線パターンにより設けられる。そして、封止領域内で第1層72の配線と第3層74の配線とが接続されることで第3層74を用いて表示エリア部21内に設けられた接続配線COMLb、エリア内補助配線COMLa及び共通電極COMに接続される。このように、第3のメタル配線層(第3層74)及び透明電極層(第4層75)は、基板(画素基板60)に沿う面方向について、この基板と基板の上側に積層される対向基板70との間に設けられて基板と対向基板70との間に充填される液晶6を封止するシール材5が存する封止領域の外縁5bよりも表示領域側に存する。また、信号線及び補助配線(接続配線COMLb)は、封止領域の外縁5bより内側で第1のメタル配線層(第1層72)により形成された延出配線(例えば図11に示す延出配線72A等)に接続されて外縁5bより外側に延出される。
図13は、高さ合わせ層101と、第1層72の配線と、シール材5の幅との関係を示す図である。第1層72を用いて信号線が敷設される範囲内では、第2層73、第3層74及び第4層75を用いた配線は設けられない。言い換えれば、第1層72を用いて信号線が敷設されるソースドライバ23が設けられている側の辺では、第2層73、第3層74及び第4層75は配線層として機能せず、配線層として機能するのは第1層72のみである。また、図11に示すように、ソースドライバ23が設けられている側の辺に対向する辺(図1の上辺)に沿う封止領域には、第1層72、第2層73、第3層74及び第4層75を用いた配線は設けられない。言い換えれば、ソースドライバ23が設けられている側の辺に対向する辺では、第1層72、第2層73、第3層74及び第4層75は配線層として機能しない。これらの配線層として機能しない層は、信号が流されない導電膜として積層される。このように、表示装置1は、矩形の表示領域内に液晶6を封止するシール材5が設けられる封止領域の四辺のうち少なくとも一辺に対応する位置(例えば図1に示す左右の辺に沿う封止領域)に複数の配線層が積層された積層構造を有する第1の配線部が設けられ、かつ、四辺のうち他の少なくとも一辺に対応する位置(例えば図1に示す上下の辺に沿う封止領域)に第1の配線部の配線層の数よりも少ない数の配線層を有する第2の配線部が設けられる配線基板(例えば画素基板60)を備えた表示装置である。また、この第2の配線部は、この第1の配線部が有する配線層であって、かつ、第2の配線部が有しない配線層の厚みに対応する高さ合わせ層(例えば図11に示す高さ合わせ層101,102)が積層された積層構造を有する。高さ合わせ層101,102は、第1層72、第2層73、第3層74及び第4層75のうち、第2の配線部で配線として使用されない層並びにこれらの層の間に介在する絶縁層(例えば第1絶縁層81、第2絶縁層82)及び平坦化層85を含む。
本実施形態では、例えば第1層72、第2層73及び第3層74の厚みが3000オングストロームであり、第4層75の厚みが750オングストロームである。このような各層の厚みを有する画素基板60において、封止領域の各辺において配線層の数が異なることによる厚みの差があると、配線層の数がより多い辺と配線層の数がより少ない辺との間で段差が生じ、配線層の数がより少ない辺にたわみが生じる。このたわみは、画素基板60に対する対向基板70のたわみとして現れて、対向基板70を通して視認される表示エリア部21の画像の画質を低下させることがある。このため、配線層の数がより少ない第2の配線部において、配線層の数がより多い第1の配線部が有する配線層の厚みに対応する高さ合わせ層101(102)を積層する。これにより、封止領域で多層化された配線の厚みをより均等にすることができる。よって、封止領域の段差を低減し、このたわみの発生を抑制することができる。
第2の配線部において配線層として機能しない高さ合わせ層101,102は、例えば固定電位を有する部材に接続される導電膜からなる。具体的には、例えば図11に示す高さ合わせ層101に含まれる導電膜である第2層73、第3層74及び第4層75並びに高さ合わせ層102に含まれる導電膜である第1層72、第2層73、第3層74及び第4層75は、グランド電位に接続される。より具体的には、これらの導電膜は、表示装置1の筐体等に設けられた、グランド電位として機能する金属板に接続される。また、図13に示す高さ合わせ層101のうち、マスキングが施された範囲101aでは、第1層72も高さ合わせ層として機能する。
次に、画素基板60の製造における導電膜の積層方法について、図14〜図19を参照して説明する。まず、図14に示すように、透光性基板71上に第1層72の薄膜、第1絶縁層81の順に薄膜が積層される。次に、図15に示すように、第1層72と第2層73との接続パターンに応じた1回目のエッチング処理(例えばドライエッチング)が行われる。次に、図16に示すように、1回目のエッチング処理後の基板に対して第2層73が積層される。これにより、スルーホールを通して第1層72と第2層73が接続される。次に、図17に示すように、第2層73上に平坦化層85、第2絶縁層82の順に薄膜が積層される。次に、図18に示すように、第2層73と第3層74との接続パターンに応じた2回目のエッチング処理(例えばドライエッチング)が行われる。なお、第1層72と第2層73とを接続するスルーホールの位置と、第2層73と第3層74とを接続するスルーホールの位置とが異なる位置になるように、1回目のエッチング処理によるスルーホールの位置及び2回目のエッチング処理によるスルーホールの位置の設定が行われる。これにより、エッチング処理によるダメージが同一箇所に重複して加わることを避け、当該ダメージを分散させることができる。次に、図19に示すように、2回目のエッチング処理後の基板に対して第3層74、第4層75の順に薄膜が積層される。各層の薄膜は、例えばスパッタリング等の蒸着処理により形成されるが、これは薄膜形成方法の一例であってこれに限られるものでない。各層の薄膜形成に用いられる方法は、各層の薄膜の特性に応じて適宜選択決定される。
このように、表示領域(例えば表示エリア部21)内でマトリクスを形成するように交差する複数の走査線(走査線24)及び複数の信号線(信号線25)と、表示領域内の複数の画素の各々に設けられる複数の共通電極(共通電極COM)と、複数の共通電極のうち走査線に沿って並ぶ共通電極同士を接続する複数の補助配線とを有する表示装置1の走査線、信号線、共通電極及び補助配線を形成するための導電膜の積層方法は、走査線に用いられる第1のメタル配線層(第1層72)を基板(透光性基板71)上に設けることと、第1絶縁層81を第1のメタル配線層の上に設けることと、信号線に用いられる第2のメタル配線層(第2層73)を第1絶縁層81の上に設けることと、第2絶縁層82を第2のメタル配線層の上に設けることと、補助配線に用いられる第3のメタル配線層(第3層74)を第2絶縁層82の上に設けることと、補助配線及び共通電極に用いられる透明電極層(第4層75)を第3のメタル配線層の上に設けることとを含む。
以上説明したように、本実施形態によれば、矩形の表示領域内に液晶6を封止するシール材5が設けられる封止領域の四辺のうち少なくとも一辺に対応する位置(例えば図1に示す左右の辺に沿う封止領域)に複数の配線層が積層された積層構造を有する第1の配線部が設けられ、かつ、四辺のうち他の少なくとも一辺に対応する位置(例えば図1に示す上下の辺に沿う封止領域)に第1の配線部の配線層の数よりも少ない数の配線層を有する第2の配線部が設けられる配線基板(例えば画素基板60)を備える。そして、第2の配線部は、第1の配線部が有する配線層であって、かつ、第2の配線部が有しない配線層の厚みに対応する高さ合わせ層(例えば図11に示す高さ合わせ層101,102)が積層された積層構造を有する。このため、封止領域で多層化された配線の厚みをより均等にすることができる。
また、高さ合わせ層は、固定電位(例えばグランド)を示す部材に接続される導電膜からなる。このため、この導電膜と立体交差する配線に対する電気的影響をより安定化させることができる。
また、表示領域外の額縁領域110a,110bにおいて延設された全ての補助配線を束ねた場合の幅が均一である。このため、上記のように、額縁領域110a,110bをより縮小することができる。また、補助配線の幅は、補助配線に信号を出力する回路(例えばスキャナ回路4等)からの配線長が長くなるほど太く、回路に対する全ての補助配線の電気抵抗が等しいので、回路から各補助配線に伝達される信号をより容易に均一化することができる。
また、透明電極層(第4層75)は、第3のメタル配線層(第3層74)を用いて形成される配線を覆う。このため、第3層74の上にシリコンナイトライド等の絶縁層を設けたりパシベーション処理をしたりせずとも、第3層74が剥離することを抑制することができる。
また、第3のメタル配線層(第3層74)及び透明電極層(第4層75)は、基板(画素基板60)に沿う面方向について、基板と基板の上側に積層される対向基板70との間に設けられて基板と対向基板70との間に充填される液晶6を封止するシール材5が存する封止領域の外縁5bよりも表示領域側に存する。これにより、第3のメタル配線層及び透明電極層をシール材5及びシール材5の内側で封止される領域(表示エリア部21)内に収めることで保護することができる。このため、第3層74が剥離することをより確実に抑制することができる。
また、信号線(信号線25)及び補助配線は、封止領域の外縁5bより内側で第1のメタル配線層(第1層72)により形成された延出配線に接続されて外縁5bより外側に延出される。このため、外縁5bより外側に延出される走査線(走査線24)、信号線、補助配線の端部を第1層72に統一することができる。すなわち、全ての配線を同一層の配線として引き出すことができ、これらの配線に接続される回路との接続をより容易に行うことができる。
次に、図20を参照して、実施形態で説明した表示装置1の適用例について説明する。図20は、本実施形態に係る表示装置1を適用する電子機器の一例を示す図である。本実施形態に係る表示装置1は、カーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、本実施形態に係る表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、表示装置1に映像信号を供給し、表示装置1の動作を制御する制御装置を備える。
図20に示す電子機器は、本実施形態に係る表示装置1が適用されるカーナビゲーション装置である。表示装置1は、自動車の車内のダッシュボード300に設置される。具体的にはダッシュボード300の運転席311と助手席312の間に設置される。カーナビゲーション装置の表示装置1は、ナビゲーション表示、音楽操作画面の表示、又は、映画再生表示等に利用される。
なお、上記の実施形態では、封止領域のシール材5に注入口5aを設けて液晶6を注入する方式が採用された表示装置1について説明しているが、シール材5及び液晶6の注入方法はこれに限られるものでない。例えば、液晶滴下工法(ODF)により表示装置に液晶6を充填してもよい。この場合、シール材5には例えば紫外線により硬化する紫外線硬化性樹脂が用いられる。また、この場合、注入口5aは設けられない。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
1 表示装置
5 シール材
21 表示エリア部
22 ゲートドライバ
23 ソースドライバ
60 画素基板
70 対向基板
72 第1層
73 第2層
74 第3層
75 第4層
81 第1絶縁層
82 第2絶縁層
101,102 高さ合わせ層
110a,110b 額縁領域
5 シール材
21 表示エリア部
22 ゲートドライバ
23 ソースドライバ
60 画素基板
70 対向基板
72 第1層
73 第2層
74 第3層
75 第4層
81 第1絶縁層
82 第2絶縁層
101,102 高さ合わせ層
110a,110b 額縁領域
Claims (5)
- 表示領域内でマトリクスを形成するように交差する複数の走査線及び複数の信号線と、前記表示領域内の複数の画素の各々に設けられる複数の共通電極と、前記複数の共通電極のうち前記走査線に沿って並ぶ共通電極同士を接続する複数の補助配線とを有する表示装置の前記走査線、前記信号線、前記共通電極及び前記補助配線を形成するための導電膜の積層方法であって、
前記走査線に用いられる第1のメタル配線層を基板上に設けることと、
第1絶縁層を前記第1のメタル配線層の上に設けることと、
前記信号線に用いられる第2のメタル配線層を前記第1絶縁層の上に設けることと、
第2絶縁層を前記第2のメタル配線層の上に設けることと、
前記補助配線に用いられる第3のメタル配線層を前記第2絶縁層の上に設けることと、
前記補助配線及び前記共通電極に用いられる透明電極層を前記第3のメタル配線層の上に設けることと
を含み、
前記表示領域外の額縁領域において延設された前記補助配線の幅は、前記補助配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての前記補助配線を束ねた場合の前記幅が均一であり、
前記回路に対する全ての前記補助配線の電気抵抗が等しい
導電膜の積層方法。 - 前記透明電極層は、前記第3のメタル配線層を用いて形成される配線を覆う
請求項1に記載の導電膜の積層方法。 - 前記第3のメタル配線層及び前記透明電極層は、前記基板に沿う面方向について、前記基板と前記基板の上側に積層される対向基板との間に設けられて前記基板と前記対向基板との間に充填される液晶を封止するシール材が存する封止領域の外縁よりも表示領域側に存する
請求項2に記載の導電膜の積層方法。 - 前記信号線及び前記補助配線は、前記外縁より内側で前記第1のメタル配線層により形成された延出配線に接続されて前記外縁より外側に延出される
請求項3に記載の導電膜の積層方法。 - 表示領域内でマトリクスを形成するように交差する複数の走査線及び複数の信号線と、前記表示領域内の複数の画素の各々に設けられる複数の共通電極と、前記複数の共通電極のうち前記走査線に沿って並ぶ共通電極同士を接続する複数の補助配線とを有する表示装置であって、
基板上に設けられて前記走査線に用いられる第1のメタル配線層と、
前記第1のメタル配線層の上に設けられた第1絶縁層と、
前記第1絶縁層の上に設けられて前記信号線に用いられる第2のメタル配線層と、
前記第2のメタル配線層の上に設けられる第2絶縁層と、
前記第2絶縁層の上に設けられて前記補助配線に用いられる第3のメタル配線層と、
前記第3のメタル配線層の上に設けられて前記補助配線及び前記共通電極に用いられる透明電極層と、
を備え、
前記表示領域外の額縁領域において延設された前記補助配線の幅は、前記補助配線に信号を出力する回路からの配線長が長くなるほど太く、かつ、全ての前記補助配線を束ねた場合の前記幅が均一であり、
前記回路に対する全ての前記補助配線の電気抵抗が等しい
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014102989A JP2015219381A (ja) | 2014-05-19 | 2014-05-19 | 導電膜の積層方法及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014102989A JP2015219381A (ja) | 2014-05-19 | 2014-05-19 | 導電膜の積層方法及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015219381A true JP2015219381A (ja) | 2015-12-07 |
Family
ID=54778797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014102989A Pending JP2015219381A (ja) | 2014-05-19 | 2014-05-19 | 導電膜の積層方法及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015219381A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020122979A (ja) * | 2020-04-07 | 2020-08-13 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2014
- 2014-05-19 JP JP2014102989A patent/JP2015219381A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020122979A (ja) * | 2020-04-07 | 2020-08-13 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6995917B2 (ja) | 2020-04-07 | 2022-01-17 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9910331B2 (en) | Display device | |
JP5571759B2 (ja) | 液晶表示素子及びその製造方法 | |
JP5659708B2 (ja) | 液晶表示パネル、及び液晶表示装置 | |
JP6804256B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
US9791733B2 (en) | Array substrate, manufacture method thereof, and display device | |
KR20150078248A (ko) | 표시소자 | |
US9971218B2 (en) | Display device, display panel, array substrate and driving method thereof | |
JP5909198B2 (ja) | 液晶表示パネル及び電子機器 | |
CN102830551B (zh) | 液晶显示装置和母板 | |
US20150029081A1 (en) | Liquid crystal display device | |
US10120197B2 (en) | Three dimensional display device comprising a second barrier electrode connected to one of a plurality of bus electrodes through a first barrier electrode and liquid crystal panel | |
JP2018205342A (ja) | 液晶表示装置 | |
JP2012145930A (ja) | 液晶表示装置の駆動方法 | |
CN111708237B (zh) | 一种阵列基板、显示面板及显示装置 | |
JP2014106428A (ja) | 表示装置及び電子機器 | |
US9857613B2 (en) | Liquid crystal display device and electronic apparatus | |
TWI695367B (zh) | 畫素陣列基板 | |
JP2014149322A (ja) | 液晶表示パネル及び電子機器 | |
JP2015118189A (ja) | 液晶表示装置及び電子機器 | |
JP2015219381A (ja) | 導電膜の積層方法及び表示装置 | |
JP4131520B2 (ja) | 液晶表示装置 | |
JP2015219380A (ja) | 液晶表示装置 | |
JP5534655B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
US9766516B2 (en) | Display device | |
JP6326518B2 (ja) | 液晶表示装置 |