JP2015212043A - 液体吐出装置 - Google Patents

Abstract

【課題】Ｄ級増幅した駆動信号を出力する構成において、上記駆動信号にリプルが残存する場合であっても、当該駆動信号の電圧を精度良く求める。【解決手段】ＡＤＣ７００は、８個のコンデンサーＣ００〜Ｃ０７と、これらのコンデンサーＣ００〜Ｃ０７に、駆動信号に基づく信号Ｖaの電圧を時間的に異なるタイミングでそれぞれサンプリングさせた後、平準化させて、当該平準化した電圧に基づいてＡＤ変換の結果を出力させる制御回路７２０と、を含む。【選択図】図１６

Description

本発明は、液体吐出装置に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、アクチュエーターとして圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動される。これによって、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。
このようなプリンターでは、高速・高画質による高い生産性が要求される。高い生産性を実現する技術としては、例えば、目的とする生成物（印刷用紙）よりも広い幅にわたって複数のノズルを配列させる技術が提案されている（特許文献１参照）。

この技術を用いて、生産性の向上を図る場合、目的とする生成物の解像度が高くなるにつれて、ノズルおよび圧電素子を多く必要とする。また、圧電素子を駆動するためには、比較的高い電圧（例えば４０ボルト程度）が必要とされる。このため、駆動信号を、増幅器によって電力増幅した上で、多くの圧電素子に同時並行的に供給する必要がある。このような増幅器として、ＡＢ級などのアナログ電力増幅と比較して、電力損失が少なく、小型化が容易なＤ級増幅回路が提案されている（特許文献２参照）。
具体的には、圧電素子に駆動信号を供給するＤ級増幅回路は、駆動信号の元となる源信号を変調回路でパルス変調して変調信号とし、当該変調信号をデジタル増幅（Ｄ級増幅）して増幅変調信号とし、当該増幅変調信号をローパスフィルターで平滑化して上記駆動信号として出力する構成となっている。

また、圧電素子は、電気的にみればコンデンサーのような容量性負荷である。このため、上記圧電素子を複数駆動させる場合、駆動される圧電素子の数に応じて、負荷の特性が変化する。このため、駆動信号を帰還してＤ級増幅する構成において、周波数特性の異なる複数の帰還回路を設けるとともに、駆動される圧電素子の個数に応じて、帰還回路を選択して切り替える技術が提案されている（特許文献３参照）。

特開２０１１−１２１２４９号公報 特開２００７−１６８１７２号公報 特開２０１１−２２４７８４号公報

ところで、Ｄ級増幅では、上記帰還回路のように駆動信号をモニター等したいという要望がある。駆動信号は、Ｄ級増幅した増幅変調信号をローパスフィルターで平滑化した信号であるものの、完全に平滑化されずにリプルが残存する。このため、モニターの対象となる信号の電圧を正確に求めることが困難である、という問題があった。
そこで、本発明のいくつかの態様の目的の一つは、Ｄ級増幅した駆動信号で圧電素子を駆動して液体を吐出させる液体吐出装置において、上記駆動信号にリプルが残存する場合であっても、当該駆動信号の電圧を精度良く求めることができる技術を提供することにある。

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、源信号をパルス変調した変調信号を生成する変調回路と、前記変調信号に応じて第１ゲート信号を生成する第１ゲートドライバーと、前記変調信号に応じて前記第１ゲート信号とは異なる第２ゲート信号を生成する第２ゲートドライバーと、前記第１ゲート信号に応じてオンまたはオフ状態に制御される第１トランジスターと、前記第２ゲート信号に応じてオンまたはオフ状態に制御される第２トランジスターと、を有し、前記第１トランジスターおよび前記第２トランジスターに対するオンまたはオフ状態とする制御によって、前記変調信号を増幅した増幅変調信号を生成するトランジスター対と、前記増幅変調信号を平滑化して駆動信号を生成するローパスフィルターと、前記駆動信号に基づく電圧をＡＤ変換するＡＤ変換器と、前記駆動信号が印加されることで変位する圧電素子と、前記圧電素子の変位により内部容積が変化するキャビティと、前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、を有し、前記ＡＤ変換器は、少なくともＫ（Ｋは２以上の整数）個のコンデンサーと、前記Ｋ個のコンデンサーに、前記駆動信号に基づく電圧を時間的に異なるタイミングでそれぞれサンプリングさせた後、平準化させて、当該平準化した電圧に基づいてＡＤ変換の結果を出力させるコントローラーと、を含むことを特徴とする。

上記一態様に係る液体吐出装置によれば、増幅変調信号の平滑化により駆動信号が生成されるとともに、駆動信号の印加によって圧電素子が変位して、ノズルから液体が吐出される。駆動信号は、ローパスフィルターによって平滑化されるものの、リプルが残存する。このため、リプルが残存する駆動信号をモニターするためには、リプルの影響を少なくするために、複数点でサンプリングした駆動信号の平均値を求める構成が好ましいと考えられる。
上記一態様において、ＡＤ変換器は、Ｋ個のコンデンサーと、駆動信号に基づく電圧がＫ個のコンデンサーに時間的に異なるタイミングでそれぞれサンプリングされた後、平準化されて、当該平準化した電圧に基づいてＡＤ変換を結果が出力される。このため、サンプリングした結果を個々にＡＤ変換するとともに、これらＡＤ変換したデータの平均値を演算で求める構成と比較して、平均値を出力するまでの時間を短縮することができる。また、Ｋ個のコンデンサーには、容量値を等しいものを用いることができるので、容量値に重みを付けた構成と比較して、精度を向上させることができる。

なお、変調信号とは、源信号をパルス変調（例えばパルス幅変調、パルス密度変調等）して得られるデジタル信号である。また、一態様に係る液体吐出装置において、例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号（増幅変調信号）の周波数を１ＭＨｚ以上とする必要がある。もし、変調信号の周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。
一方、変調信号の周波数を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。このため、上記一態様に係る液体吐出装置において、前記変調信号の周波数は、１Ｍｚ以上８ＭＨｚ以下であることが好ましい。
また、ローパスフィルターは、典型的には、インダクター（コイル）およびコンデンサーで構成されるが、抵抗を加えても良いし、抵抗およびコンデンサーで構成しても良い。

上記一態様に係る液体吐出装置において、前記コントローラーは、前記Ｋ個のコンデンサーの他端をそれぞれ所定電位に保った状態で、一端に、それぞれ時間的に異なるタイミングで駆動信号をサンプリングさせた後、前記他端における所定電位の保持を解放した上で、各一端に基準電圧を印加することで、前記平準化を実行しても良い。これにより、Ｋ個のコンデンサーには、それぞれ時間的に異なるタイミングでサンプリングされた駆動信号の電圧平均値に応じた電荷が蓄積される。

印刷装置の概略構成を示す図である。 印刷装置の構成を示すブロック図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 ヘッドユニットにおける選択制御部の動作を説明するための図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 選択部により選択される駆動信号を示す図である。 印刷装置における駆動回路の構成を示す図である。 駆動回路における積分減衰器の構成を示す図である。 印刷装置における動作モードを示す図である。 駆動回路の動作を説明するための図である。 駆動回路によって実際に出力される駆動信号の波形を示す図である。 リプルを伴う駆動信号の波形を示す部分拡大図である。 駆動回路におけるＡＤＣの第１の例を示す図である。 ＡＤＣにおけるサンプリング動作を示すタイミングチャートである。 ＡＤＣにおけるサンプリング動作を示す図である。 ＡＤＣにおけるＡＤ変換動作を示すフローチャートである。 ＡＤ変換動作を示すタイミングチャートである。 駆動回路におけるＡＤＣの第２の例を示す図である。 第２の例におけるＡＤ変換動作を示すタイミングチャートである。 駆動回路におけるＤＡＣを示す図である。 駆動回路における電圧の対応関係を示す図である。 動作モードにおけるハイ側補正モードの設定動作を示す図である。 動作モードにおけるロー側補正モードの設定動作を示す図である。

以下、図面を参照して本発明を実施するための形態について説明する。

この実施形態に係る印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンター、すなわち液体吐出装置である。

図１は、印刷装置の内部の概略構成を示す斜視図である。
この図に示されるように、印刷装置１は、移動体２を、主走査方向に移動（往復動）させる移動機構３を備える。
移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在し、キャリッジモーター３１により駆動されるタイミングベルト３３と、を有している。
移動体２のキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そのため、キャリッジモーター３１によりタイミングベルト３３を正逆走行させると、移動体２がキャリッジガイド軸３２に案内されて往復動する。
また、移動体２のうち、印刷媒体Ｐと対向する部分にはヘッドユニット２０が設けられる。このヘッドユニット２０は、後述するように、多数のノズルからインク滴（液滴）を吐出させるためのものであり、フレキシブルケーブル１９０を介して各種の制御信号等が供給される構成となっている。

印刷装置１は、印刷媒体Ｐを、副走査方向にプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して、印刷媒体Ｐを副走査方向に搬送する搬送ローラー４２と、を備える。
印刷媒体Ｐが搬送機構４によって搬送されたタイミングで、ヘッドユニット２０が当該印刷媒体Ｐにインク滴を吐出することによって、印刷媒体Ｐの表面に画像が形成される。

図２は、印刷装置１の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置１では、制御ユニット１０とヘッドユニット２０とがフレキシブルケーブル１９０を介して接続される。
制御ユニット１０は、制御部１００と、キャリッジモーター３１と、キャリッジモータードライバー３５と、搬送モーター４１と、搬送モータードライバー４５と、２つの駆動回路５０と、を有する。

このうち、制御部１００は、ホストコンピューターから画像データが供給されたときに、各部を次のように制御するために各種の制御信号等を出力する。
詳細には、第１に、制御部１００は、キャリッジモータードライバー３５に対して制御信号Ｃtr1を供給する。このため、当該制御信号Ｃtr1にしたがってキャリッジモータードライバー３５がキャリッジモーター３１を駆動するので、キャリッジ２４における主走査方向の移動が制御されることになる。
第２に、制御部１００は、搬送モータードライバー４５に対して制御信号Ｃtr2を供給する。このため、当該制御信号Ｃtr2にしたがって搬送モータードライバー４５が搬送モーター４１を駆動するので、搬送機構４による副走査方向の移動が制御されることになる。
第３に、制御部１００は、２つの駆動回路５０のうち、一方にデジタルの制御データＡctrと波形データｄＡとを供給し、他方にデジタルの制御データＢctrと波形データｄＢとを供給する。
ここで、制御データＡctr、Ｂctrは、動作モードを規定する信号である。動作モードの詳細については後述するが、本実施形態では、動作モードとして次の３種類がある。すなわち、電源の一部を停止させて省電力化を図るスリープモードと、駆動回路５０の内部電圧を補正する補正モードと、印刷を実行してインクを吐出する吐出モードと、がある。
また、波形データｄＡは、ヘッドユニット２０に供給する駆動信号のうち、駆動信号ＣＯＭ−Ａ（台形波形）について、時間軸で分割した各点における電圧を例えば１０ビットで規定する。同様に、波形データｄＢは、駆動信号ＣＯＭ−Ｂについて、時間軸で分割した各点における電圧を例えば１０ビットで規定する。波形データｄＡ、ｄＢは、いずれも波形メモリ１０２に記憶されたデータが吐出モードにおいて繰り返し読み出されて供給される構成となっている。なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等の詳細について後述する。
駆動回路５０の詳細については後述するが、駆動回路５０の一方は、波形データｄＡをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ａをヘッドユニット２０に供給する。同様に、駆動回路５０の他方は、波形データｄＢをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ｂをヘッドユニット２０に供給する。
第４に、制御部１００は、ヘッドユニット２０に、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨを供給する。

ヘッドユニット２０には、選択制御部２１０と、選択部２３０および圧電素子（ピエゾ素子）６０の複数組とが設けられる。
選択制御部２１０は、上記吐出モードにおいて、選択部２３０のそれぞれに対し、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択すべきか（または、いずれも非選択とすべきか）を、制御部１００から供給される制御信号等によって指示し、選択部２３０は、選択制御部２１０の指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し、圧電素子６０の一端にそれぞれに供給する（または、いずれも非選択とする）。
なお、図では、選択部２３０から出力される駆動信号の電圧をＶoutと表記している。また、選択制御部２１０は、上記スリープモードおよび補正モードにおいて、選択部２３０のそれぞれに対し、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれも非選択とすべき旨を指示するが、そのための制御信号は図示を省略している。
一方、圧電素子６０のそれぞれにおける他端は、この例では、電圧Ｖ_ＢＳが共通に印加されている。

圧電素子６０は、ヘッドユニット２０における複数のノズルのそれぞれに対応して設けられる。そして、圧電素子６０は、選択部２３０により選択された駆動信号の電圧Ｖoutと電圧Ｖ_ＢＳとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子６０への駆動によってインクを吐出させるための構成について簡単に説明する。

図３は、ヘッドユニット２０において、ノズル１個分に対応した概略構成を示す図である。
図に示されるように、ヘッドユニット２０は、圧電素子６０と振動板６２１とキャビティ（圧力室）６３１とリザーバー６４１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティ６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティ６３１に連通する開孔部である。

この図で示される圧電素子６０は、圧電体６０１を一対の電極６１１、６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１、６１２により印加された電圧に応じて、電極６１１、６１２、振動板６２１とともに図において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０は、駆動信号の電圧Ｖoutが高くなると、例えば上方向に撓む一方、電圧Ｖoutが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティ６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティ６３１の内部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であれば良い。また、圧電素子６０は、屈曲振動に限られず、縦振動を用いる構成でも良い。
また、圧電素子６０は、ヘッドユニット２０においてキャビティ６３１とノズル６５１とに対応して設けられ、当該圧電素子６０は、図２における選択部２３０にも対応して設けられる。このため、圧電素子６０、キャビティ６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられることになる。

図４の（ａ）は、ノズル６５１の配列の一例を示す図である。
この図に示されるように、ノズル６５１は、例えば２列で次のように配列している。詳細には、１列分でみたとき、複数個のノズル６５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係で配列している。
なお、ノズル６５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下においては、説明を簡略化するために、単色で階調を表現する場合について説明する。

図４の（ｂ）は、吐出モードにおいて、同図の（ａ）に示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル６５１からインク滴を１回吐出させて、１つのドットを形成する方法（第１方法）の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、同図に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。
すなわち、１回のインク滴の吐出で１ドットが形成される場合、ドット間隔Ｄは、速度ｖを、インクの吐出周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。
なお、図４の例では、ピッチＰｈがドット間隔Ｄに対して係数ｎで比例する関係にして、２列のノズル６５１から吐出されるインク滴が、印刷媒体Ｐにおいて同一列で揃うように着弾させている。このため、（ｂ）に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。形成されるドットの配列が、図示の例に限られないことは言うまでもない。

ところで、吐出モードにおいて高速印刷を実現するためには、単純には、ヘッドユニット２０が主走査方向に移動する速度ｖを高めれば良い。ただし、単に速度ｖを高めるだけでは、ドットの間隔Ｄが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数ｆを高めて、単位時間当たりに形成されるドット数を増やす必要がある。
また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせば良い。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数ｆを高めないと、印刷速度が低下する。
このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数ｆを高める必要がある。

一方、吐出モードにおいて印刷媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。以降の説明では、ドットを上記第２方法によって形成する場合について説明する。

本実施形態では、第２方法について、次のような例を想定して説明する。すなわち、本実施形態において、１つのドットについては、インクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子６０に供給する構成となっている。

そこで、吐出モードにおける駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成について説明する。なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについては、それぞれ駆動回路５０によって生成されるが、駆動回路５０については、便宜的に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成の後に説明する。

図５は、吐出モードにおける駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。図に示されるように、吐出モードにおける駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっており、吐出モードにおいては、台形波形Ａｄｐ１、Ａｄｐ２が繰り返される。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

吐出モードにおける駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっており、吐出モードにおいては、台形波形Ａｄｐ１、Ａｄｐ２が繰り返される。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖcで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖcで開始し、電圧Ｖcで終了する波形となっている。

図６は、図２における選択制御部２１０の構成を示す図である。
この図に示されるように、選択制御部２１０には、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨが制御ユニット１０から供給される。選択制御部２１０では、シフトレジスタ（Ｓ／Ｒ）２１２とラッチ回路２１４とデコーダー２１６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。

データ信号Ｄataは、画像の１ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、データ信号Ｄataは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。
データ信号Ｄataは、クロック信号Ｓckに同期してノズル毎に、ヘッドユニット２０の主走査に合わせて制御部１００からシリアルで供給される。シリアルで供給されたデータ信号Ｄataを転送して、ノズルに対応して２ビット分、一旦保持するための構成がシフトレジスタ２１２である。
詳細には、圧電素子６０（ノズル）に対応した段数のシフトレジスタ２１２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄataが、クロック信号Ｓckにしたがって順次後段に転送される構成となっている。
なお、圧電素子６０の個数をｍ（ｍは複数）としたときに、シフトレジスタ２１２を区別するために、データ信号Ｄataが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路２１４は、シフトレジスタ２１２で保持されたデータ信号Ｄataを制御信号ＬＡＴの立ち上がりでラッチする。
デコーダー２１６は、ラッチ回路２１４によってラッチされた２ビットのデータ信号Ｄataをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２毎に、選択信号Ｓａ、Ｓｂを出力して、選択部２３０での選択を規定する。

図７は、デコーダー２１６におけるデコード内容を示す図である。
この図において、ラッチされた２ビットのデータ信号Ｄataについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー２１６は、例えばラッチされたデータ信号Ｄataが（０、１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルとし、期間Ｔ２ではそれぞれＬ、Ｈレベルとして、出力するということを意味している。
なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図８は、図２における圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。
この図に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ、２３２ｂと、トランスファーゲート２３４ａ、２３４ｂとを有する。
デコーダー２１６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。
トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート２３４ａ、２３４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子６０の一端に接続される。
トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

次に、選択制御部２１０と選択部２３０との動作について図５を参照して説明する。

吐出モードでは、データ信号Ｄataが、制御部１００からノズル毎に、クロック信号Ｓckに同期してシリアルで供給されて、ノズルに対応するシフトレジスタ２１２において順次転送される。そして、制御部１００がクロック信号Ｓckの供給を停止させると、シフトレジスタ２１２のそれぞれには、ノズルに対応したデータ信号Ｄataが保持された状態になる。なお、データ信号Ｄataは、シフトレジスタ２１２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。
ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、シフトレジスタ２１２に保持されたデータ信号Ｄataを一斉にラッチする。図５において、Ｌat(1)、Ｌat(2)、…、Ｌat(m)は、データ信号Ｄataが、１段、２段、…、ｍ段のシフトレジスタ２１２に対応するラッチ回路２１４によってラッチされたデータ信号Ｄataを示している。

デコーダー２１６は、ラッチされたデータ信号Ｄataで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。
すなわち、第１に、デコーダー２１６は、当該データ信号Ｄataが（１、１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー２１６は、当該データ信号Ｄataが（０、１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー２１６は、当該データ信号Ｄataが（１、０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー２１６は、当該データ信号Ｄataが（０、０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

図９は、吐出モードにおいて、データ信号Ｄataに応じて選択されて、圧電素子６０の一端に供給される駆動信号の電圧波形を示す図である。
データ信号Ｄataが（１、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部２３０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子６０の一端に供給されると、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、データ信号Ｄataで規定される通りの大ドットが形成されることになる。

データ信号Ｄataが（０、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。
したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、データ信号Ｄataで規定された通りの中ドットが形成されることになる。

データ信号Ｄataが（１、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート２３４ａ、２３４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート２３４ａ、２３４ｂがともにオフする場合、当該トランスファーゲート２３４ａ、２３４ｂの出力端同士の接続点から圧電素子６０の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子６０は、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧（Ｖc−Ｖ_ＢＳ）を保持する。

次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、印刷媒体Ｐには、データ信号Ｄataで規定された通りの小ドットが形成されることになる。

データ信号Ｄataが（０、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート２３４ａがオフし、トランスファーゲート２３４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。
このため、期間Ｔ１においてノズル６５１の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄataで規定された通りの非記録になる。

このように、選択部２３０は、選択制御部２１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子６０の一端に供給する。このため、各圧電素子６０は、データ信号Ｄataで規定されるドットのサイズに応じて駆動されることになる。
なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や印刷媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子６０が、電圧の上昇に伴って上方向に撓む例で説明したが、電極６１１、６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の上昇に伴って下方向に撓む構成では、図に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖcを基準に反転した波形となる。

このように本実施形態において、印刷媒体Ｐに対して１ドットは単位期間である周期Ｔａを単位として形成される。このため、周期Ｔａにおいて（最多で）２回のインク滴の吐出により１ドットを形成する本実施形態では、インクの吐出周波数ｆは２／Ｔａとなり、ドット間隔Ｄは、ヘッドユニットの移動速度ｖを、インクの吐出周波数ｆ（＝２／Ｔａ）で除した値となる。
一般に、単位期間Ｔにおいてインク滴がＱ（Ｑは２以上の整数）回吐出可能であって、当該Ｑ回のインク滴の吐出で１ドットが形成される場合、インクの吐出周波数ｆはＱ／Ｔと表すことができる。
本実施形態のように、印刷媒体Ｐに異なるサイズのドットを形成する場合の方が、１回のインク滴の吐出で１ドットを形成する場合と比較して、１ドットを形成するために要する時間（周期）が同じでも、１回のインク滴を１回吐出するため時間を短くする必要がある。
なお、２以上のインク滴を結合させないで２以上のドットを形成する第３方法については、特段の説明は要しないであろう。また、ここでは、吐出モードにおける駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形、および、これらの波形による吐出動作について説明したが、スリープモードおよび補正モードにおいて、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂは後述するように電圧一定となる。一方、スリープモードおよび補正モードにおいて、選択部２３０は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれも非選択である。

続いて、駆動回路５０について説明する。２つの駆動回路５０について概略すると、次のようにして駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を生成する。すなわち、２つの駆動回路５０のうち、一方は、第１に、制御部１００から供給される波形データｄＡをアナログ変換し、第２に、出力である駆動信号ＣＯＭ−Ａを帰還するとともに、当該駆動信号ＣＯＭ−Ａに基づく信号（減衰信号）と目標信号との偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正して、当該補正した信号にしたがって変調信号を生成し、第３に、当該変調信号にしたがってトランジスターをスイッチングすることによって（Ｄ級増幅して）、増幅変調信号を生成し、第４に、当該増幅変調信号をローパスフィルターで平滑化して、当該平滑化した信号を駆動信号ＣＯＭ−Ａとして出力する。
なお、２つの駆動回路５０のうち、他方についても同様な構成であり、波形データｄＢから駆動信号ＣＯＭ−Ｂを出力する点についてのみ異なる。そこで以下については、便宜的に、駆動回路ＣＯＭ−Ａを出力する駆動回路５０を例にとって説明する。

図１０は、駆動回路５０の回路構成を示す図である。
この図に示されるように、駆動回路５０は、ＬＳＩ５００や、トランジスターＭ３、Ｍ４のほか、抵抗やコンデンサーなどの各種素子から構成される。
なお、図１０では、駆動信号ＣＯＭ−Ａを出力するための構成を示しているが、ＬＳＩ５００については、実際には、２系統の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの双方を生成するための回路が１個にパッケージ化されている。

ＬＳＩ（Large Scale Integration）５００は、制御部１００からピンＤ０〜Ｄ９を介して入力した１０ビットの波形データｄＡに基づいて、トランジスターＭ３、Ｍ４のそれぞれにゲート信号を供給するものである。ゲート信号を供給するため、ＬＳＩ５００は、ＡＤＣ（Analog to Digital Converter、ＡＤ変換器）７００と、変換制御器７５０と、ＤＡＣ（Digital to Analog Converter、ＤＡ変換器）８００と、加算器５０４、５０６と、積分減衰器５１２、減衰器５１４と、コンパレーター５２０と、ＮＯＴ回路５２２と、ゲートドライバー５３３、５３４と、を含む。

積分減衰器５１２は、ピンＶfbを介して入力した信号Ｖf、すなわち、端子Ｏutから出力される駆動信号ＣＯＭ−Ａを減衰するとともに積分し、信号Ｖaとして、加算器５０４の入力端（−）の一方およびＡＤＣ７００に供給する。

図１１は、積分減衰器５１２の一例を示す図である。
この図に示されるように、積分減衰器５１２は、オペアンプ５１３、抵抗Ｒ１、Ｒ２、コンデンサーＣsを有する。
信号Ｖfは、抵抗Ｒ１を介してオペアンプ５１３の負入力端（−）に供給される一方、信号Ｖrがオペアンプ５１３の正入力端（＋）に供給される。オペアンプ５１３から出力される信号Ｖaは、抵抗Ｒ２およびコンデンサーＣsの並列接続を介し、オペアンプ５１３の負入力端（−）に帰還される。
ここで、信号Ｖa、Ｖf、Ｖrの電圧を符号通り、Ｖa、Ｖf、Ｖrとすると、オペアンプ５１３から出力される信号Ｖaの電圧は、次式（１）のように表すことができる。
Ｖa＝Ｖr−（Ｒ２／Ｒ１）・（Ｖf−Ｖr）…（１）

説明を図１０に戻すと、変換制御器７５０は、ＡＤＣ７００、ＤＡＣ８００のそれぞれを動作モードに応じて制御する。そこで次に、動作モードについて説明する。

図１２は、本実施形態における動作モードを説明するための図である。
この図に示されるように、本実施形態において動作モードとしては、電源の一部を停止させて省電力化を図るスリープモードと、当該スリープモード後に、ＤＡＣ８００の出力電圧範囲を補正する補正モードと、当該補正モード後に、印刷を実行してインクを吐出する吐出モードと、がある。このうち、補正モードには、高位側の電圧を補正するハイ側（High）補正モードと、低位側の電圧を補正するロー（Low）側補正モードと、の２種類がある。

ハイ側補正モードでは、補正（１）〜補正（８）が８回実行される。ハイ側補正モードにおける補正（１）〜補正（８）の各々では、さらに次の３つの期間に分けられる。すなわち、サンプリング期間と、ＡＤ変換期間と、ＶＨdac変更期間と、に分けられる。
一方、ロー側補正モードにおいても、補正（１）〜補正（８）が８回実行される。ロー側補正モードにおける補正（１）〜補正（８）の各々では、同様に、サンプリング期間と、ＡＤ変換期間と、ＶＬdac変更期間と、に分けられる。
なお、サンプリング期間、ＡＤ変換期間、ＶＨdac変更期間およびＶＬdac変更期間については、図において「期間」を省略して表示する。また、これらの期間における詳細については、電圧ＶＨda、ＶＬdacを含めて後述する。

吐出モードにおいて、印刷が所定時間実行されない状態のとき、スリープモードに移行する。なお、スリープモードの状態において、印刷を実行しようとする場合には、一旦、補正モードを経て、吐出モードに移行するようになっている。

説明を再々度、図１０に戻すと、ＡＤＣ７００は、積分減衰器５１２から出力される信号Ｖaを３ビットのデータＤoに変換する。なお、ＡＤＣ７００には、電圧ＶＨadc、ＶＬadcが変換制御器７５０から印加される。ＡＤＣ７００によるＡＤ変換の詳細については後述するが、ハイ（High）側の基準が電圧ＶＨadcで規定され、ロー（Low）側の基準が電圧ＶＬadcで規定される。

変換制御器７５０は、ＡＤＣ７００に電圧ＶＨadc、ＶＬadcを供給（印加）する一方で、ＤＡＣ８００に対しては制御信号Ｈ-Ｓel、Ｌ-Ｓelを供給する。

ＤＡＣ８００は、制御部１００から供給される１０ビットの波形データｄＡを、アナログの信号Ａaに変換して出力する。
このＤＡ変換において、ロー側の基準電圧が制御信号Ｌ-Ｓelで設定され、ハイ側の基準電圧が制御信号Ｈ-Ｓelで設定される。詳細については後述するが、例えばＤＡＣ８００から出力される信号Ａaが電圧１．０００〜２．０００ボルトの範囲となる場合、下限の１．０００ボルトがロー側の基準電圧であって、制御信号Ｈ-Ｓelで設定され、上限の２．０００ボルトがハイ側の基準電圧であって、制御信号Ｌ-Ｓelで設定される構成となっている。
なお、ここではＤＡＣ８００から出力される下限電圧を１．０００ボルトとし、上限電圧を２．０００ボルトとしているが、これらの電圧については、補正モードによって適宜補正（調整）される。

一方、制御部１００は、波形データｄＡを、動作モードに応じて、次のような関係で供給する。
詳細には、図１２に示されるように、制御部１００は、スリープモードにおいて、制御部１００は、波形データｄＡとして、１６進で表記したときに（０）_１６、すなわち１０進表記で「０」を示すデータを供給する。
また、制御部１００は、補正モードのうち、ハイ側補正モードにおいて、波形データｄＡとして、データ（３Ｅ８）_１６を、すなわち１０進表記で「１０００」を示すデータを供給し、ロー側補正モードにおいて、データ（１Ｅ）_１６を、すなわち１０進表記で「３０」を示すデータを供給する。すなわち、制御部１００は、スリープモードと、補正モードにおけるハイ側補正モードと、ロー側補正モードとでは、波形データｄＡを時間的に固定された値で供給する。
一方、制御部１００は、吐出モードにおいて、波形データｄＡとして、駆動信号ＣＯＭ−Ａの台形波形を規定するデータを供給する。

なお、吐出モードにおいて、波形データｄＡをアナログに変換した信号ＡaをＤ級増幅した信号が、駆動信号ＣＯＭ−Ａとなる。つまり、波形データｄＡをアナログに変換した信号は、駆動信号ＣＯＭ−Ａを増幅する前の源信号となる。
また、駆動信号ＣＯＭ−Ａの電圧を積分減衰器５１２によって減衰させている理由は、信号Ａaの電圧が上限で２ボルト程度であるのに対し、端子Ｏutの電圧が最大で３８ボルト程度まで増幅されるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるためである。

加算器５０４は、積分減衰器５１２から出力される信号Ｖaの電圧に係数「−１」を乗じた電圧から信号Ａaの電圧を差し引いて、信号Ａbとして加算器５０６の入力端の一方に供給する。
なお、積分減衰器５１２は、図１１に示したように負帰還であるから、信号Ｖaは、信号Ｖfに対して反転している。信号Ｖaの電圧は、加算器５０４において係数「−１」で再反転されるので、結局、加算器５０４の加算結果である信号Ａbは、ピンＶfbに供給された信号の減衰電圧から、信号Ａaの電圧を差し引いた電圧となる。

減衰器５１４は、ピンＩfbを介して入力した駆動信号ＣＯＭ−Ａの高周波成分を減衰して、加算器５０６の入力端の他方に供給する。加算器５０６は、入力端の一方における電圧と他方における電圧とを加算した電圧の信号Ａsを、コンパレーター５２０に供給する。減衰器５１４による減衰は、積分減衰器５１２と同様に、駆動信号ＣＯＭ−Ａを帰還するにあたって、振幅を合わせるためである。
加算器５０６から出力される信号Ａsの電圧は、ピンＶfbに供給された信号の減衰電圧から信号Ａaの電圧を差し引いた電圧に、ピンＩfbに供給された信号の減衰電圧を加算した電圧である。このため、加算器５０６による信号Ａbの電圧は、端子Ｏutから出力される駆動信号ＣＯＭ−Ａの減衰電圧から目標である信号Ａaの電圧を指し引いた偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正した信号ということができる。

コンパレーター５２０は、加算器５０６による加算電圧に基づいて、次のようにパルス変調した変調信号Ｍsを出力する。詳細には、コンパレーター５２０は、加算器５０６から出力される信号Ａsが電圧上昇時であれば、閾値としての電圧Ｖth1以上になったときにＨレベルとなり、信号Ａsが電圧下降時であれば、閾値値としての電圧Ｖth2を下回ったときにＬレベルとなる変調信号Ｍsを出力する。なお、後述するように、閾値電圧は、
Ｖth1＞Ｖth2
という関係に設定されている。

コンパレーター５２０による変調信号Ｍsは、ＮＯＴ回路５２２による論理反転を経て、ゲートドライバー５３４に供給される。一方、ゲートドライバー５３３には、論理反転を経ることなく変調信号Ｍsが供給される。このため、ゲートドライバー５３３、５３４に供給される論理レベルは互いに排他的な関係にある。

ゲートドライバー５３３、５３４に供給される論理レベルは、実際には、同時にＨレベルとはならないように（トランジスターＭ３、Ｍ４が同時にオンしないように）、タイミング制御しても良い。このため、ここでいう排他的とは、厳密にいえば、同時にＨレベルになることがない（トランジスターＭ３、Ｍ４でいえば、同時にオンすることがない）、という意味である。

ところで、ここでいう変調信号とは、狭義には、変調信号Ｍsをいうが、信号Ａaに応じてパルス変調したものと考えれば、変調信号Ｍsの否定信号（ＮＯＴ回路５２２も変調信号に含まれる。すなわち、信号Ａaに応じてパルス変調した変調信号には、変調信号Ｍsのみならず、当該変調信号Ｍsの論理レベルを反転させたものや、タイミング制御されたものが含まれる。

なお、コンパレーター５２０が変調信号Ｍsを出力するので、源信号としての信号Ａaを出力するＤＡＣ８００よりも下流側であって、当該コンパレーター５２０に致るまでの回路、すなわち、加算器５０４、５０６と、積分減衰器５１２、減衰器５１４と、コンパレーター５２０とが変調信号Ｍsを生成する変調回路ということができる。

ゲートドライバー５３４は、ＮＯＴ回路５２２の出力信号を、すなわち、コンパレーター５２０による変調信号Ｍsの論理反転信号を、振幅変換する。詳細には、ゲートドライバー５３４は、低論理振幅（例えばＬレベル：０ボルト、Ｈレベル：３．３ボルト）であるＮＯＴ回路５２２の出力信号を、高論理振幅（例えばＬレベル：０ボルト、Ｈレベル：７．５ボルト）にレベルシフトして、ゲート信号として、ピンＬdrから抵抗Ｒ９を介してトランジスターＭ４のゲート電極に供給する。ゲートドライバー５３４の電源電圧のうち、高位側電圧は、ピンＧvdを介して印加される電圧Ｖm（例えば１２ボルト）であり、低位側電圧は、ピンＧndを介して電圧ゼロである。すなわちピンＧvdはグラウンドに接地される。また、ピンＧvdは、逆流防止用のダイオードＤ２のカソード電極に接続され、当該ダイオードＤ２のアノード電極は、コンデンサーＣ１２の一端とピンＢstとに接続される。

ゲートドライバー５３３は、コンパレーター５２０の出力信号である低論理振幅の変調信号Ｍsを高論理振幅にレベルシフトし、ゲート信号として、ピンＨdrから抵抗Ｒ８を介してトランジスターＭ３のゲート電極に供給する。ゲートドライバー５３３の電源電圧のうち、高位側電圧は、ピンＢstを介して印加される電圧であり、低位側電圧は、ピンＳwを介して印加される電圧である。ピンＳwは、トランジスターＭ３におけるソース電極、トランジスターＭ４におけるドレイン電極、コンデンサーＣ１２の他端、および、インダクターＬ２の一端に接続される。

トランジスターＭ３、Ｍ４は、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。このうち、ハイサイドのトランジスターＭ３において、ドレイン電極には、電圧Ｖh（例えば４２ボルト）が印加される。ローサイドのトランジスターＭ４については、ソース電極が、グラウンドに接地されている。
トランジスターＭ３、Ｍ４のそれぞれはゲート信号がＨレベルであればオンする。このため、トランジスターＭ３のソース電極とトランジスターＭ４のドレイン電極との接続点であるピンＳw（インダクターＬ２の一端）では、変調信号Ｍsを増幅した変調増幅信号が現れることになる。このため、トランジスターＭ３、Ｍ４が変調信号を増幅した変調増幅信号を出力するトランジスター対となる。

なお、トランジスターＭ４へのゲート信号がＨレベルであるときに、すなわち、トランジスターＭ４がオンしたときに、ピンＢstは、ダイオードＤ２を介して電圧Ｖmとなり、ピンＳwは、電圧ゼロ（グラウンド）となる。このため、コンデンサーＣ１２には、他端が電圧Ｖhとなるように充電される。
トランジスターＭ４がオフして、トランジスターＭ３にＨレベルのゲート信号を出力する場合には、トランジスターＭ４がオフしていたときにコンデンサーＣ１２に充電された電圧が、ゲートドライバー５３３の電源電圧として用いられる。
また、ゲートドライバー５３３、５３４のうち、一方が第１ゲートドライバーであり、他方が第２ゲートドライバーとなる、という関係にある。

インダクターＬ２の他端は、この駆動回路５０で出力となる端子Ｏutであり、当該端子Ｏutから駆動信号ＣＯＭ−Ａが、ヘッドユニット２０に、フレキシブルケーブル１９０（図１および図２参照）を介して供給される。

また、端子Ｏutは、コンデンサーＣ１０の一端と、コンデンサーＣ２２の一端と、ピンＶfbと、にそれぞれ接続される。このうち、コンデンサーＣ１０の他端は、グラウンドに接地されている。このため、インダクターＬ２とコンデンサーＣ１０とは、トランジスターＭ３、Ｍ４の接続点に現れる増幅変調信号を平滑化するＬＰＦ（Low Pass Filter）として機能する。

コンデンサーＣ２２の他端は、抵抗Ｒ５の一端と抵抗Ｒ３２の一端とに接続される。このうち、抵抗Ｒ５の他端はグラウンドに接地される。このため、コンデンサーＣ２２と抵抗Ｒ５とは、端子Ｏutからの駆動信号ＣＯＭ−Ａのうち、カットオフ周波数以上の高周波成分を通過させるＨＰＦ（High Pass Filter）として機能する。なお、ＨＰＦのカットオフ周波数は、例えば約９ＭＨｚに設定される。

また、抵抗Ｒ３２の他端は、コンデンサーＣ２０の一端とコンデンサーＣ５８の一端とに接続される。このうち、コンデンサーＣ５８の他端はグラウンドに接地される。このため、抵抗Ｒ３２とコンデンサーＣ５８とは、上記ＨＰＦを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるＬＰＦ（Low Pass Filter）として機能する。なお、ＬＰＦのカットオフ周波数は、例えば約１６０ＭＨｚに設定される。
上記ＨＰＦのカットオフ周波数は、上記ＬＰＦのカットオフ周波数よりも低く設定されているので、ＨＰＦとＬＰＦとは、駆動信号ＣＯＭ−Ａのうち、所定の周波数域の高周波成分を通過させるＢＰＦ（Band Pass Filter）として機能する。

コンデンサーＣ２０の他端は、ＬＳＩ５００のピンＩfbに接続される。これにより、ピンＩfbには、上記ＢＰＦを通過した駆動信号ＣＯＭ−Ａの高周波成分のうち、直流成分がカットされて帰還されることになる。

ところで、端子Ｏutから出力される駆動信号ＣＯＭ−Ａは、トランジスターＭ３、Ｍ４の接続点（ピンＳw）における増幅変調信号を、インダクターＬ２およびコンデンサーＣ１０からなるローパスフィルターによって平滑化した信号である。この駆動信号ＣＯＭ−Ａは、ピンＶfbを介して積分・減算された上で、加算器５０４に正帰還されるので、帰還の遅延（インダクターＬ２およびコンデンサーＣ１０の平滑化による遅延と、積分減衰器５１２による遅延と、の和）と、帰還の伝達関数で定まる周波数で自励発振することになる。
ただし、ピンＶfbを介した帰還経路の遅延量が大であるために、当該ピンＶfbを介した帰還のみでは、自励発振の周波数を、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くすることができない。
そこで、本実施形態では、ピンＶfbを介した経路とは別に、ピンＩfbを介して、駆動信号ＣＯＭ−Ａの高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。このため、信号Ａbに、駆動信号ＣＯＭ−Ａの高周波成分を加算した信号Ａsの周波数は、ピンＩfbを介した経路が存在しない場合と比較して高くなり、これにより、駆動信号ＣＯＭ−Ａの精度を十分に確保できる。

図１３は、信号Ａsと変調信号Ｍsとの波形を、アナログ信号Ａaとの波形と関連付けて示す図である。
この図に示されるように、信号Ａsは三角波であり、その発振周波数は、アナログ信号Ａaの電圧（入力電圧）に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて、低くなる。

また、信号Ａsにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り（電圧の上昇）と下り（電圧の下降）とでほぼ等しくなる。このため、信号Ａsをコンパレーター５２０によって電圧Ｖth1、Ｖth2と比較した結果である変調信号Ｍsのデューティー比は、ほぼ５０％となる。入力電圧が中間値から高くなると、信号Ａsの下りの傾斜が緩くなる。このため、変調信号ＭsがＨレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Ａsの上りの傾斜が緩くなる。このため、変調信号ＭsがＬレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。
このため、変調信号Ｍsは、次のようなパルス密度変調信号となる。すなわち、変調信号Ｍsのデューティー比は、入力電圧の中間値でほぼ５０％であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。

ゲートドライバー５３３は、上述したように変調信号Ｍsに基づいてトランジスターＭ３をオン／オフさせる。すなわち、ゲートドライバー５３３は、トランジスターＭ３を、変調信号ＭsがＨレベルであればオンさせ、変調信号ＭsがＬレベルであればオフさせる。ゲートドライバー５３４は、変調信号Ｍsの論理反転信号に基づいてトランジスターＭ４をオン／オフさせる。すなわち、ゲートドライバー５３４は、トランジスターＭ４を、変調信号ＭsがＨレベルであればオフさせ、変調信号ＭsがＬレベルであればオンさせる。
したがって、トランジスターＭ３、Ｍ４の接続点における増幅変調信号をインダクターＬ２およびコンデンサーＣ１０で平滑化した駆動信号ＣＯＭ−Ａの電圧は、変調信号Ｍsのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなるので、結果的に、駆動信号ＣＯＭ−Ａは、アナログ信号Ａaの電圧を拡大した信号となるように制御されて、出力されることになる。

この駆動回路５０は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。
すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲（例えば１０％から９０％までの範囲）しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲（例えば５％から９５％までの範囲）を確保することができるのである。

また、駆動回路５０は、自励発振であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわちＬＳＩ５００の部分の、集積化が容易である、という利点がある。
加えて、駆動回路５０では、駆動信号ＣＯＭ−Ａの帰還経路として、ピンＶfbを介した経路だけでなく、ピンＩfbを介して高周波成分を帰還する経路があるので、回路全体でみたときの遅延が小さくなる。このため、自励発振の周波数が高くなるので、駆動回路５０は、駆動信号ＣＯＭ−Ａを精度良く生成することが可能になる。

ところで、上述したように駆動信号ＣＯＭ−Ａは、トランジスターＭ３、Ｍ４による増幅変調信号をローパスフィルターによって平滑化した信号である。このため、図１４の細線（Ａ）で示されるような波形が理想的であるが、実際には、同図の太線（Ｂ）で示されるように、リプルが残存する。このため、駆動信号ＣＯＭ−Ａの積分・減衰した信号Ｖaの波形においても、リプルが残存する。
このように、リプルが残存する信号をＡＤ変換する場合、サンプリングのポイントが１点だけであると、信頼性に欠けるので、第１に、アナログ信号を複数ポイントでサンプリングし、サンプリングした電圧をそれぞれデジタル値に変換し、第２に、これらデジタル値の平均を求めて、リプルの影響を少なくする構成が考えられる。ただし、この構成では、平均を求める演算に時間を要してしまうので、サンプリングから平均値が出力されるまでのトータル時間が長くかかってしまうことになる。

このような事情から、リプルが残存する駆動信号ＣＯＭ−ＡをＡＤ変換する際、複数ポイントでサンプリングした電圧の平均値を精度良く求めることができ、かつ、デジタルで出力するまでのトータル時間を短縮化したＡＤ変換器が望まれている。本実施形態におけるＡＤＣ７００は、このような事情に鑑みて設けられたものであり、複数ポイントでサンプリングした電圧の平均値を精度良く、デジタルで出力するまでのトータル時間を短縮化して求める構成となっている。

一方、駆動信号を帰還して信号Ａaの相似波形となるようにＤ級増幅する際に、当該駆動信号にリプルが残存する場合、波形精度を高めるために、次のような制御が実行される。詳細には、特に変化点（図１４におけるＳ１〜Ｓ６）の座標精度を向上させるために、当該駆動信号の電圧が低ければ、（Ｃ）に示されるように、リプルの下限値が目標値（理想）となるような制御が実行され、反対に、駆動信号の電圧が高ければ、同図の（Ｄ）に示されるように、リプルの上限値が目標値となるような制御が実行される。

駆動信号である台形波形を圧電素子に供給して、インク滴を吐出させる構成において、リプルの平均値がインク滴の吐出に大きな影響を与える。リプルの振幅や周期は、電源電圧（Ｖh、グラウンド）の変動のほか、増幅変調信号を平滑化するローパスフィルターの特性、すなわち、インダクターＬ２のインダクタンスおよびコンデンサーＣ１０のキャパシタンスによっても変化する。

このため、量産を想定したとき、複数の印刷装置１にわたって上記ローパスフィルターの特性にばらつきがあれば、リプルの下限値、上限値のそれぞれが目標値となるように正しく制御されても、リプルの平均値が異なってしまう。
例えば図１５の（ａ）に示されるように、駆動電圧が低い状態、すなわち、リプルの下限値が目標値となるように制御された状態において、左欄に示されるように、インダクターＬ２のインダクタンスが設計値よりも大であれば、リプルの周期、振幅ともに大きくなるので、リプルの平均値が高くなる。反対に、右欄に示されるように、インダクターＬ２のインダクタンスが設計値よりも小であれば、リプルの周期、振幅ともに小さくなるので、駆動電圧が低い状態では、リプルの平均値が低くなる。
一方、同図の（ｂ）に示されるように、駆動電圧が高い状態、すなわち、リプルの上限値が目標値となるように制御された状態において、左欄に示されるように、インダクターＬ２のインダクタンスが設計値よりも大であれば、リプルの平均値が低くなり、右欄に示されるように、インダクターＬ２のインダクタンスが設計値よりも小であれば、駆動電圧が高い状態では、リプルの平均値が高くなる。

上述したようにＡＤＣ７００は、リプルが残存する駆動信号ＣＯＭ−Ａの積分・減衰信号の平均値をＡＤ変換する。また、駆動信号ＣＯＭ−Ａを生成するにあたって、目標となる信号を出力するのは、ＤＡＣ８００である。
このため、本実施形態では、ＡＤＣ７００によってＡＤ変換されたデータＤoを用いて、ＤＡＣ８００の出力を補正する構成を採用して、ローパスフィルターの特性等がばらついても、リプルの平均値が所定の電圧となるように制御されるようにしている。
そこで以下については、ＡＤＣ７００、ＤＡＣ８００の順に説明する。

図１６は、ＡＤＣ７００（第１例：逐次変換型）の構成を示す図である。
この図において、ＡＤＣ７００は、積分減衰器５１２から出力される信号Ｖaの電圧を３ビットに変換するものであり、一部については省略しているが、スイッチＳｗ０１、Ｓｗ０２、Ｓｗ０３、Ｓｗ１１、Ｓｗ１２、Ｓｗ１３、Ｓｗ２１、Ｓｗ２２、Ｓｗ２３、Ｓｗ３１、Ｓｗ３２、Ｓｗ３３、Ｓｗ４１、Ｓｗ４２、Ｓｗ４３、Ｓｗ５１、Ｓｗ５２、Ｓｗ５３、Ｓｗ６１、Ｓｗ６２、Ｓｗ６３、Ｓｗ７１、Ｓｗ７２、Ｓｗ７３、ＳｗＲと、コンデンサーＣ００〜Ｃ０７と、タイミングコントローラー７０２と、比較器としてのＮＯＴ回路７０４と、ラッチ回路（「ＬＡＴ」と表記）７１１、７１２、７２３と、制御回路７２０と、を含む。

なお、説明の簡略化のために、例えばスイッチＳｗ０１、Ｓｗ１１、Ｓｗ２１、Ｓｗ３１、Ｓｗ４１、Ｓｗ５１、Ｓｗ６１、Ｓｗ７１を総称して、スイッチＳｗ＊１と表記する場合がある。すなわち、スイッチＳｗの後の２桁の数字のうち、一位が「１」で共通のスイッチを表記する場合、十位を「＊」で代表させて示すことにする。なお、この場合、「＊」は、「０」〜「７」の整数である。
同様に、スイッチＳｗの後の２桁の数字のうち、一位が「２」の共通のスイッチについて、スイッチＳｗ＊２と表記し、一位が「３」の共通のスイッチについて、スイッチＳｗ＊３と表記して示す場合がある。

図に示されるように、スイッチＳｗ＊１の一端は共通接続されて、積分減衰器５１２（図１０参照）から信号Ｖaがそれぞれ供給される。スイッチＳｗ＊２の一端は共通接続されて、変換制御器７５０から出力される電圧ＶＬadcがそれぞれ印加される。スイッチＳｗ＊３の一端は共通接続されて、変換制御器７５０から出力される電圧ＶＨadcがそれぞれ印加される。
このＡＤＣ７００は、高位側の電圧ＶＨadcから低位側の電圧ＶＬadcまでの電圧範囲において、信号Ｖaの電圧がどの位置（レベル）にあるかを３ビットで出力する。詳細には、ＡＤＣ７００は、電圧ＶＨadcから電圧ＶＬadcまでの範囲を分割した領域のうち、信号Ｖaの電圧がどの領域に属するのかを出力する。このとき、変換対象である電圧の高位側が二進表記で“０００”とし、低位側が“１１１”とする。
なお、スイッチＳｗ＊１、Ｓｗ＊２、Ｓｗ＊３のオン／オフは、それぞれ制御回路７２０によって制御される。

スイッチＳｗ０１、Ｓｗ０２、Ｓｗ０３の他端は、コンデンサーＣ００の一端に共通接続される。同様に、スイッチＳｗ１１、Ｓｗ１２、Ｓｗ１３の他端は、コンデンサーＣ０１の一端に共通接続される。このように、スイッチＳｗの後の２桁の数字のうち、十位が「？」で共通の３つのスイッチの他端は、コンデンサーＣ０？の他端に共通接続される。なお、「？」は、「０」〜「７」の整数である。また、コンデンサーＣ００〜Ｃ０７のキャパシタンス（容量値）は、互いにほぼ等しい。

コンデンサーＣ００〜Ｃ０７の他端は、ＮＯＴ回路７０４の入力端とスイッチＳｗＲの一端とに共通接続される。ここで、ＮＯＴ回路７０４は、例えばＣＭＯＳインバーターであり、入力端の電圧が閾値としての電圧Ｖth以上であればＬレベルを、電圧Ｖth未満であればＨレベルを、それぞれ出力端から出力する。
なお、電圧Ｖthは、電圧ＶＨdacと電圧ＬＨdacとの、ほぼ中心に相当する値となるように設計される。また、コンデンサーＣ００〜Ｃ０７の他端における共通接続点、すなわち、ＮＯＴ回路７０４の入力端における電圧をＶnとする。

また、スイッチＳｗＲのオン／オフは、タイミングコントローラー７０２によって制御される。
ＮＯＴ回路７０４の出力端とスイッチＳｗＲの他端は、ラッチ回路７１１、７１２、７１３の入力端にそれぞれ共通接続される。
ラッチ回路７１１、７１２、７１３のそれぞれは、タイミングコントローラー７０２が指定したタイミングで入力信号を個別にラッチして出力する。
ここで、ＡＤＣ７００により出力されるデータＤoの３ビットは、ラッチ回路７１１でラッチされた信号が最下位のＬＳＢであり、ラッチ回路７１２でラッチされた信号が２位の２ＳＢであり、ラッチ回路７１３でラッチされた信号が最上位のＭＳＢである。

制御回路７２０は、タイミングコントローラー７０２による指示の下、ラッチ回路７１１、７１２、７１３から出力される信号に応じてスイッチＳｗ＊１、Ｓｗ＊２、Ｓｗ＊３のオン／オフを制御する。

このＡＤＣ７００は、サンプリング期間において、積分減衰器５１２から出力される信号の信号Ｖaの電圧を時間的に異なる８点でサンプリングした後に、ＡＤ変換期間において、これら８点でサンプリングした電圧に対応する電荷を平準化して、３ビットのデータＤoとして出力する、という手順を踏む。そこでまず、サンプリング期間について説明する。

図１７は、ＡＤＣ７００におけるサンプリング期間について、各スイッチのオン／オフで示すタイミングチャートである。なお、各スイッチはＨレベルでオンし、Ｌレベルでオフする。また、スイッチＳｗＲのオン／オフについてはタイミングコントローラー７０２で制御され、スイッチＳｗ＊１、Ｓｗ＊２、Ｓｗ＊３については制御回路７２０で制御される点については上述した通りである。

まず、時刻Ｔ０において、スイッチＳｗＲ、Ｓｗ＊１がオンに制御される。なお、サンプリング期間の全域にわたって、スイッチＳｗ＊２、Ｓｗ＊３はオフに維持される。
スイッチＳｗＲのオンによって、ＮＯＴ回路７０４における入力端および出力端が短絡するので、コンデンサーＣ００〜Ｃ０７の他端（比較器入力）の電圧Ｖnは、当該ＮＯＴ回路７０４における閾値の電圧Ｖthとなる。一方、スイッチＳｗ＊１のオンによって、コンデンサーＣ００〜Ｃ０７の一端は、信号Ｖaの電圧となる。

次に、時刻Ｔ１において、スイッチＳｗ０１がオフに制御される。スイッチＳｗ０１のオフによって、コンデンサーＣ０１の一端には、時刻Ｔ１における信号Ｖaの電圧がサンプリングされて保持される。
なお、便宜的に、このときの電圧を、Ｖa(T1)と表記とする。コンデンサーＣ０１の他端は、電圧Ｖthであるので、コンデンサーＣ００では、電圧｜Ｖa(T1)−Ｖth｜が保持されることになる。

以降同様に、時刻Ｔ２から時刻Ｔ８までにかけて、スイッチＳｗ１１、Ｓｗ２１、Ｓｗ３１、Ｓｗ４１、Ｓｗ５１、Ｓｗ６１、Ｓｗ７１が順番にオフに制御されると、コンデンサーＣ００〜Ｃ０７の他端が閾値の電圧Ｖthに保たれた状態で、
コンデンサーＣ０１の一端には電圧Ｖa(T2)が、
コンデンサーＣ０２の一端には電圧Ｖa(T3)が、
コンデンサーＣ０３の一端には電圧Ｖa(T4)が、
コンデンサーＣ０４の一端には電圧Ｖa(T5)が、
コンデンサーＣ０５の一端には電圧Ｖa(T6)が、
コンデンサーＣ０６の一端には電圧Ｖa(T7)が、
コンデンサーＣ０７の一端には電圧Ｖa(T8)が、
それぞれ保持されることになる。
そして、時刻Ｔ９において、スイッチＳｗＲがオフに制御されると、コンデンサーＣ００〜Ｃ０７では、時刻Ｔ１〜Ｔ８にてサンプリングされた保持電圧に応じた電荷が蓄積されることになる。

図１８は、電圧Ｖaが時刻Ｔ１〜Ｔ８に、コンデンサーＣ００〜Ｃ０７の一端でサンプリングされるポイントを黒丸で示す図である。
このようにコンデンサーＣ００〜Ｃ０７に、８点でサンプリングされた電荷が蓄積されると、ＡＤ変換期間において、これらの電荷を平準化するとともに、これらの平準化した電荷に基づいたＡＤ変換が実行される。
そこで次に、このＡＤ変換の動作について説明する。

図１９は、第１例におけるＡＤ変換期間の動作を示すフローチャートであり、図２０は、その動作の一例について、各スイッチのオン／オフで示すタイミングチャートである。
まず、サンプリング期間での時刻Ｔ９の後の時刻Ｔ１０において、スイッチＳｗ＊２がオンに制御される（ステップＳ０）。なお、ＡＤ変換期間の全域にわたってスイッチＳｗＲ、Ｓｗ＊３はオフに維持される。また、図２０においては省略しているが、スイッチＳｗ＊０１についてもオフに維持される。

スイッチＳｗ＊２のオンによって、コンデンサーＣ００〜Ｃ０７の一端には、それぞれロー側の電圧ＶＬadcが印加される。すなわち、コンデンサーＣ００〜Ｃ０７は、互いに並列接続された状態において、それぞれの一端に電圧ＶＬadcが印加される。このため、コンデンサーＣ００〜Ｃ０７には、電圧Ｖthに対して、８点でサンプリングした信号Ｖaの電圧に応じた電荷が、互いに平準化された状態で蓄積されることになる。端的にいえば、コンデンサーＣ００〜Ｃ０７には、いずれも、信号Ｖaの電圧平均値に応じた電荷が蓄積される。したがって、以降においては、これらの電荷に基づいた電圧をＡＤ変換する作業となる。

なお、この平準化によって、コンデンサーＣ００〜Ｃ０７の他端、すなわちＮＯＴ回路７０４の入力端（比較器入力）における電圧Ｖnは、サンプリングした信号Ｖaの電圧平均値が、次の３値である場合、電圧Ｖnは、次のような値となる。

例えば、第１に、サンプリングした信号Ｖaの電圧平均値が最低値の電圧ＶＬdacであれば、コンデンサーＣ００〜Ｃ０７の一端は、スイッチＳｗ＊２のオンによって、電圧ＶＬadcが印加されても電圧変化しないので、電圧Ｖnは、閾値の電圧Ｖthを維持する。
第２に、サンプリングした信号Ｖaの電圧平均値が電圧ＶＬdacおよび電圧ＶＨdacのほぼ中心である電圧Ｖthであれば、コンデンサーＣ００〜Ｃ０７に蓄積された電荷の和がゼロであるので、スイッチＳｗ＊２のオンによって、コンデンサーＣ００〜Ｃ０７の一端に電圧ＶＬadcが印加されたときに、他端である電圧Ｖnは、一端と同じ電圧ＶＬdacとなる。
第３に、サンプリングした信号Ｖaの電圧平均値が最高値の電圧ＶＨdacであれば、スイッチＳｗ＊２のオンによって、コンデンサーＣ００〜Ｃ０７の一端が当該電圧ＶＨadcから電圧ＶＨadcに低下するので、他端である電圧Ｖnは、電圧Ｖthから、｜ＶＨdac−ＶＬdac｜だけ、さらに引き下げられることになる。

なお、図２０において、比較器入力の縦方向のスケール（電圧スケール）は、説明のために論理信号である他の信号の縦方向スケールと異ならせている。図における※は、この縦方向スケールが他とは異なることを示している（後述する図２２についても同様である）。

第１例では逐次変換型としているので、平準化後におけるＡＤ変換の概要は次の通りとなる。すなわち、
１回目に、コンデンサーＣ００〜Ｃ０７の半分である４個のコンデンサーに蓄積された電荷の和に基づく電圧Ｖnが、フルスケールの中間値である電圧Ｖth未満であるか否かが判別され（ステップＳ１・Ｓ２）、
２回目に、この判別結果に応じて、比較に用いるコンデンサーの２個を追加（＋２）または削減（−２）させて、これらの電荷の和に基づく電圧Ｖnが、電圧Ｖth未満であるか否かが判別され（ステップＳ３・Ｓ４、または、ステップＳ１３・Ｓ１４）、
３回目に、この判別結果のそれぞれに応じて、比較に用いるコンデンサーの１個を追加（＋１）または削減（−１）させて、これらの電荷の和に基づく電圧Ｖnが、電圧Ｖth未満であるか否かが判別される（ステップＳ５・Ｓ６、ステップＳ９・Ｓ１０、ステップＳ１５・Ｓ１６、または、ステップＳ１９・Ｓ２０）。

具体的な動作について図２０を参照して説明する。
時刻Ｔ１０の後の時刻Ｔ１１において、スイッチＳｗ０２、Ｓｗ１２、Ｓｗ２２、Ｓｗ３２がオフに制御され、スイッチＳｗ０３、Ｓｗ１３、Ｓｗ２３、Ｓｗ３３がオンに制御される一方、他のスイッチのオン／オフ状態が維持される（ステップＳ１）。
これにより、平準化された８個のコンデンサーＣ００〜Ｃ０７のうち、４個のコンデンサーＣ００〜Ｃ０３における各一端が電圧ＶＬdacから電圧ＶＨＬdacに持ち上げられる。
ただし、残りの４個のコンデンサーＣ０４〜Ｃ０７の各一端は電圧ＶＬdacに維持された状態であるので、コンデンサーＣ００〜Ｃ０７では電荷が再分配される結果、８個にわたって平準化された電荷のうち、４個分に蓄積された電荷に応じた分だけ、共通接続された他端の電圧Ｖnが上昇する。
このときの電圧Ｖnは、上記３値を例にとって説明すれば、次のような値となる。

すなわち、第１に、サンプリングされた信号Ｖaの電圧平均値が最低値の電圧ＶＬdacであって、変化前の電圧Ｖnが電圧Ｖthであった場合、８個のうち、４個のコンデンサーの一端が電圧ＶＬdacから電圧ＶＨdacに上昇するので、変化後の電圧Ｖnは、変化前の電圧である電圧Ｖthと、当該電圧Ｖthが上昇した電圧（Ｖth＋ＶＨdac)とを１：１に内分した地点の電圧ＶＨdacとなる。第２に、サンプリングされた信号Ｖaの電圧平均値が中間値の電圧Ｖthであって、変化前の電圧Ｖnが電圧ＶＬdacであった場合、変化後の電圧Ｖnは、変化前の電圧である電圧ＶＬdacと、当該電圧ＶＬdacが上昇した電圧ＶＨdacとを１：１に内分した地点の電圧Ｖthとなる。第３に、サンプリングされた信号Ｖaの電圧平均値が最高値の電圧ＶＨdacであって、変化前の電圧Ｖnが電圧ＶＬdacから｜ＶＨdac−Ｖth｜だけ引き下げられた状態であった場合、変化後の電圧Ｖnは、変化前の電圧である電圧ＶＨdacと、当該電圧ＶＨdacが上昇した電圧Ｖthとを１：１に内分した地点の電圧ＶＬdacとなる。

さて、時刻Ｔ１１以降（時刻Ｔ１２よりも前）において、タイミングコントローラー７２０は、ラッチ回路７１３に対してＮＯＴ回路７０４の出力信号（比較器出力）のラッチを指示する。この指示にしたがってラッチ回路７１３は、比較器出力をラッチする。
ラッチ回路７１３の出力信号は、４個のコンデンサーにおける一端を電圧ＶＨdacに持ち上げたことによる電荷再配分後の電圧Ｖnが電圧Ｖth未満であれば、“１”となり、電圧Ｖth以上であれば、“０”となる信号であって、データＤoにおけるＭＳＢとなる。

図２０の例では、時刻Ｔ１１以降における電圧Ｖnが電圧Ｖth未満であり、ＭＳＢが“１”となるので、すなわちステップＳ２の判別結果が「Ｙｅｓ」となるので、制御回路７２０は、この判別結果に応じて、次のようにスイッチのオンオフを制御する。すなわち、時刻Ｔ１１の後の時刻Ｔ１２において、制御回路７２０は、スイッチＳｗ４２、５２をオフに制御し、スイッチＳｗ４３、Ｓｗ５３をオンに制御する（ステップＳ３）。これにより、４個に加え、さらに２個のコンデンサーＣ０４、Ｃ０５の計６個の一端に電圧ＶＨadcが印加される。
一方、時刻Ｔ１２以降（時刻Ｔ１３よりも前）において、タイミングコントローラー７２０は、ラッチ回路７１２に対して比較器出力のラッチを指示する。この指示にしたがってラッチ回路７１２は、比較器出力をラッチする。
ラッチ回路７１２の出力信号は、時刻Ｔ１２以降において比較器出力をラッチした信号であり、この信号が、データＤoにおける２ＳＢとなる。

この例では、時刻Ｔ１２以降における電圧Ｖnが電圧Ｖth以上であり、２ＳＢが“０”であるので、すなわちステップＳ４の判別結果が「Ｎｏ」となるので、制御回路７２０は、この判別結果に応じて、次のようにスイッチのオンオフを制御する。すなわち、時刻Ｔ１２の後の時刻Ｔ１３において、制御回路７２０は、スイッチＳｗ４２、５２をオンに、スイッチＳｗ４３、Ｓｗ５３をオフに、それぞれ戻すように制御するとともに、スイッチＳｗ６２をオフに、スイッチＳｗ６３をオンに、それぞれ制御する（ステップＳ９）。これにより、６個のコンデンサーのうち、上記ステップＳ３において加えられた２個のコンデンサーＣ０４、０５の一端が電圧ＶＬdacに戻される一方で、別の１個のコンデンサーＣ０６の一端が電圧ＶＬadcから電圧ＶＨadcに切り替えられる。
一方、時刻Ｔ１３以降において、タイミングコントローラー７２０は、ラッチ回路７１１に対して比較器出力のラッチを指示する。この指示にしたがってラッチ回路７１１は、比較器出力をラッチする。
ラッチ回路７１１の出力信号は、時刻Ｔ１３以降において比較器出力をラッチした信号であり、この信号が、データＤoにおけるＬＳＢとなる。
この例では、時刻Ｔ１３以降における電圧Ｖnが電圧Ｖth未満であり、ＬＳＢが“１”であるので、すなわちステップＳ１０の判別結果が「Ｙｅｓ」となるので、ラッチ回路７１３、７１２、７１１によってラッチされた信号、すなわちデータＤoは、“１０１”となる（ステップＳ１１）。

ここでは、図１９においてステップが（Ｓ０）→Ｓ１→Ｓ２→Ｓ３→Ｓ４→Ｓ９→Ｓ１０→Ｓ１１という経路を辿る場合を例にとって説明したが、３段階の判別結果に応じて、別の経路を辿る。
例えば、ステップＳ１０において、電圧Ｖnが電圧Ｖth以上であれば、判別結果が「Ｎｏ」となり、ＬＳＢが“０”となるので、ラッチ回路７１３、７１２、７１１によってラッチされるデータＤoは“１００”となる（ステップＳ１２）。
また、ステップＳ４において、電圧Ｖnが電圧Ｖth未満であれば、判別結果が「Ｙｅｓ」となり、２ＳＢが“１”となるので、制御回路７２０は、時刻Ｔ１３以降においてスイッチＳｗ４２、５２をオフに維持し、スイッチＳｗ４３、Ｓｗ５３をオンに維持した上で、スイッチＳｗ６２をオフに、スイッチＳｗ６３をオン、それぞれ制御する（ステップＳ５）。これにより、４個のコンデンサーのうち、上記ステップＳ３において加えられた２個のコンデンサーＣ０４、０５の一端が電圧ＶＨdacに維持された上で、別の１個のコンデンサーＣ０６の一端が電圧ＶＬadcから電圧ＶＨadcに切り替えられる。
さらに、ステップＳ２において、電圧Ｖnが電圧Ｖth以上であれば、判別結果が「Ｎｏ」となり、ＭＳＢが“０”となるので、制御回路７２０は、時刻Ｔ１２以降において、スイッチＳｗ０２、１２、２２、３２をオン、スイッチＳｗ０３、１３、２３、３３をオフに、それぞれ戻すように制御した上で、スイッチＳｗ４２、５２をオフに、スイッチＳｗ４３、５３をオンに、それぞれ制御する（ステップＳ１３）。これにより、４個のコンデンサーＣ００〜Ｃ０３の一端が電圧ＶＬdacに戻される一方で、別の２個のコンデンサーＣ０４、Ｃ６の一端が電圧ＶＬadcから電圧ＶＨadcに切り替えられる。
このように、第１例では、図１９に示される３段階の判別結果に応じて、データＤoが決定される。

ここで、ＡＤＣ７００によるＡＤ変換例について説明する。
ＡＤＣ７００は、上述したように、高位側の電圧ＶＨadcから低位側の電圧ＶＬadcまでの電圧範囲において、信号Ｖaの電圧がどの位置にあるかを３ビットで出力する。
例えば、電圧ＶＨadcが１．５０４ボルト、電圧ＶＬdacが１．４９０ボルトに、それぞれ変換制御器７５０によって設定された場合、信号Ｖaの電圧に対して、データＤoは、図２５の（ａ）に示されるように変換される。したがって、この場合に、信号Ｖaの電圧が１．４９７ボルトであれば、データＤoは“１００”として出力される。
また例えば、電圧ＶＨadcが２．４４９ボルト、電圧ＶＬdacが２．３３５ボルトに、それぞれ変換制御器７５０によって設定された場合、信号Ｖaの電圧に対して、データＤoは、図２６の（ａ）に示されるように変換される。したがって、この場合に、信号Ｖaの電圧が２．４４２ボルトであれば、データＤoは“１００”として出力される。

ＡＤＣ７００は、時間の異なる複数点（図１６の例では８点）にて、ほぼ同容量のコンデンサーＣ００〜Ｃ０７に順次サンプリングした信号Ｖaの電圧（に応じた電荷）を、時刻Ｔ１０におけるスイッチＳｗ＊２のオンによって平準化して、この平準化した電荷に基づいてＡＤ変換する。
このため、ＡＤＣ７００によれば、複数回にわたってサンプリングした電圧をＡＤ変換し、各ＡＤ変換結果の平均値を演算によって求める構成と比較して、演算が不要であるので、その分、サンプリングから平均値が出力されるまでのトータル時間を短縮化することができる。

また、ＡＤＣ７００は、ＡＤ変換の対象とする信号にリプルが残存することを前提としているので、複数回にわたってサンプリングした電圧を平準化している。このため、本実施形態では、ＡＤＣ７００の前段に、変換対象となる信号のリプルを小さくするためのＬＰＦが不要である。
ＬＰＦが不要である点について詳述すると、変換対象となる信号のリプルを十分に小さくするためには、ＬＰＦとして、大きな容量や、抵抗、インダクターが必要であり、これをＬＳＩとして集積化するためには、ダイ（チップ）面積の増大、すなわち、高コスト化を招く。ＬＳＩに対して外付けの部品とすれば、ダイ面積の増大については回避することができるが、外付け部品を実装するための面積を含めた回路全体の肥大化や、コストの増大は避けられない。また、ＬＰＦを設けると、変換対象の信号をサンプリングするまでの待機時間が必要となる。
本実施形態では、ＡＤＣ７００の前段にＬＰＦを設ける必要がないので、ＬＳＩの集積化による小型化、低コスト化が容易であるだけでなく、待機時間も不要とすることができる。
なお、本実施形態において、ＡＤＣ７００の前段には、ＬＰＦの一種である積分減衰器５１２が設けられているが、この積分減衰器５１２が設けられている理由は、上述したように、駆動信号ＣＯＭ−Ａの電圧をＤＡＣ８００の出力電圧に合わせるため、および、Ｄ級増幅の自励発振において、ある程度の遅延が必要となるため、である。このため、ＡＤＣ７００によるＡＤ変換の機能に着目すれば、積分減衰器５１２の存在を無視しても良いことは明白であろう。

上述したＡＤＣ７００については逐次変換型を例にとって説明したが、別の型、例えばランプ波形比較型でも良い。そこで次に、ＡＤＣ７００の第２例として、ランプ波形比較型について説明する。

図２１は、ＡＤＣ７００（第２例：ランプ波形比較型）の構成を示す図である。
この図に示す第２例が図１６に示した第１例と相違する部分は、比較器であるＮＯＴ回路７０４の出力端以降にある。そこで第２例については、この相違している部分について重きをおいて説明する。
第２例においては、ラッチ回路に代えてカウンター７３２が設けられるとともに、このカウンター７３２の出力に応じて、制御回路７２２がスイッチＳｗ＊１、Ｓｗ＊２、Ｓｗ＊３のオン／オフを個別に制御する構成となっている。カウンター７３２は、タイミングコントローラー７０２の指示によって、カウント結果を初期値の「０」（“０００”）から「７」（“１１１”）までアップカウントするとともに、ＮＯＴ回路７０４の出力信号がＨからＬレベルに変化したときのカウント結果をデータＤoとして出力する。

第２例においてサンプリング期間の動作は、第１例におけるサンプリング期間（図１７参照）と同じである。このため、第２例については、ＡＤ変換期間の動作を中心に説明することにする。

図２２は、第２例におけるＡＤ変換期間の動作の一例について、各スイッチのオン／オフで示すタイミングチャートである。
まず、サンプリング期間での時刻Ｔ９の後の時刻Ｔ２０において、スイッチＳｗ＊２がオンに制御される。なお、ＡＤ変換期間の全域にわたってスイッチＳｗＲ、Ｓｗ＊３はオフに維持される点については第１例と同様である。
時刻Ｔ２０におけるスイッチＳｗ＊２のオンによって、コンデンサーＣ００〜Ｃ０７の一端には、それぞれロー側の電圧ＶＬadcが印加されるので、コンデンサーＣ００〜Ｃ０７にサンプリングされた電圧に応じた電荷が、電圧ＶＬadcを基準にして平準化された状態でホールドされる。このため、ＮＯＴ回路７０４の入力端（比較器入力）における電圧Ｖnは、この平準化された電荷に応じた電圧となる。

第２例では、時刻Ｔ２０後の時刻Ｔ２１において、タイミングコントローラー７０２は、制御回路７２２に対して各スイッチを次のような状態にさせる旨を指示する。
この指示によって制御回路７２２は、スイッチＳｗ０２をオフに、スイッチＳｗ０３をオンに、それぞれ制御する。これにより、電荷が平準化されたコンデンサーＣ００〜Ｃ０７のうち、コンデンサーＣ００の一端が電圧ＶＬdacから電圧ＶＨdacに切り替えられる。ただし、残りの７個のコンデンサーＣ０１〜Ｃ０７の各一端は電圧ＶＬdacに維持された状態であるので、コンデンサーＣ００〜Ｃ０７では電荷が再分配される結果、８個にわたって平準化された電荷のうち、１個分に蓄積された電荷に応じた分だけ、共通接続された他端の電圧Ｖnが上昇する。
また、時刻Ｔ２１において、タイミングコントローラー７０２は、カウンター７３２に対し、カウント結果のリセットを指示する。これより、カウンター７３２のカウント結果は「０」（“０００”）にリセットされる。

次に時刻Ｔ２１後の時刻Ｔ２２において、タイミングコントローラー７０２は、制御回路７２２に対して各スイッチを次のような状態にさせる旨を指示する。
この指示によって制御回路７２２は、スイッチＳｗ１２をオフに、スイッチＳｗ１３をオンに、それぞれ制御する。これにより、コンデンサーＣ００にくわえてコンデンサーＣ０１の一端が電圧ＶＬdacから電圧ＶＨdacに切り替えられる。すなわち、一端が電圧ＶＨdacに切り替えられるコンデンサーの累計個数が「２」となる。
また、時刻Ｔ２２において、タイミングコントローラー７０２は、カウンター７３２に対し、カウント結果のアップカウントを指示する。これより、カウンター７３２のカウント結果は「１」（“００１”）となる。

以降同様に、
時刻Ｔ２３において、スイッチＳｗ２２がオフに、スイッチＳｗ２３をオンに、
時刻Ｔ２４において、スイッチＳｗ３２がオフに、スイッチＳｗ３３をオンに、
時刻Ｔ２５において、スイッチＳｗ４２がオフに、スイッチＳｗ４３をオンに、
時刻Ｔ２６において、スイッチＳｗ５２がオフに、スイッチＳｗ５３をオンに、
時刻Ｔ２７において、スイッチＳｗ６２がオフに、スイッチＳｗ６３をオンに、
時刻Ｔ２８において、スイッチＳｗ７２がオフに、スイッチＳｗ７３をオンに、
それぞれ制御されて、
一端が電圧ＶＨdacに切り替えられるコンデンサーの累計個数が「１」ずつ、最終的に「８」まで増加する。
また、時刻Ｔ２３〜Ｔ２８においてカウンター７３２のカウント結果が「１」ずつアップカウントされて、それぞれ「２」（“０１０”）〜「７」（“１１１”）となる。

一方、コンデンサーＣ００〜Ｃ０７の他端の共通接続点、すなわちＮＯＴ回路７０４の入力端（比較器入力）の電圧Ｖnは、図に示されるように、時刻Ｔ２０において平準化された電圧から、一端が電圧ＶＨdacに切り替えられるコンデンサーの累計個数が「１」ずつ増加する毎に、段階的に上昇する。

電圧Ｖnが段階的に上昇する過程において、当該電圧Ｖnが電圧Ｖth以上になると、ＮＯＴ回路７０４の出力端（比較器出力）が反転してＬレベルとなる。カウンター７３２は、比較器出力がＬレベルに変化した時点でのカウント結果をデータＤoとして出力する。
例えば、図２２に示されるように、時刻Ｔ２６後（時刻Ｔ２７よりも前）において、比較器出力がＬレベルに変換したならば、データＤoは「５」（“１０１”）となる。

第２例のように、比較器出力を３ビットの８段階で変化させて、その都度、電圧Ｖthと比較する構成にすれば、第１例の逐次比較型と比較して、ＡＤ変換期間が長くなるが、図１９のフローチャートでに示したような判別に応じた分岐処理が不要であるので、回路自体を簡単かつ小規模とすることができる。

なお、第１例および第２例のいずれにおいても、３ビットの出力のために、サンプリングおよび保持用として、コンデンサーＣ００〜Ｃ０７の８個を用いたが、この個数は出力ビットに応じて適宜変更可能なのは言うまでもない。

次に、駆動回路５０におけるＤＡＣ８００について説明する。

図２３は、ＤＡＣ８００の構成を示す図である。
図に示されるように、ＤＡＣ８００は、高位側の電圧ＶＨdacを出力する電圧出力回路８１０と、低位側の電圧ＶＬdacを出力する電圧出力回路８２０と、制御部１００（図１０参照）から供給される１０ビットの波形データｄＡを、アナログ電圧に変換する変換部８３０と、を含む。

なお、ＤＡＣは、一般には、入力のデジタルデータをアナログ信号に変換して出力する構成をいう場合があるが、本説明では、当該アナログ信号の上限値（電圧）を制御信号Ｈ-Ｓelで規定し、下限値を制御信号Ｌ-Ｓelで規定する機構を含んだ意味で用いている。

電圧出力回路８１０は、一部の図示が省略されているが、一端に電圧ＶＨ００〜ＶＨ１５が順に印加され、他端が共通接続されたスイッチＳＨ００〜ＳＨ１５と、当該共通接続された他端の電圧を１倍増幅して、電圧ＶＨdacとして出力する非反転増幅回路８１５とによって構成される。ここで、スイッチＳＨ００〜ＳＨ１５のうち、制御信号Ｈ-Ｓelで指定された１つがオンする。このため、非反転増幅回路８１５は、オンしたスイッチの一端に印加された電圧を、電圧ＶＨdacとして出力する構成となっている。
電圧ＶＨ００〜ＶＨ１５については、図示省略した電源回路によって生成され、例えば図２５（ｂ）に示されるように設定される。すなわち、電圧ＶＨ００については２．０１６ボルトに設定され、電圧ＶＨ０１〜ＶＨ１５については電圧ＶＨ００から０．００２ボルト刻みで段階的に低下した電圧に設定される。

なお、説明の便宜上、制御信号Ｈ-Ｓelによって電圧ＶＨ０８に対応するスイッチがオンした状態を初期設定状態とする。すなわち、電圧ＶＨdacの初期設定値を２．０００ボルトとする。また、スイッチＳＨ００〜ＳＨ１５については、便宜的に、一端側に印加される電圧が高い側をランクが高い（低い側をランクが低い）、と呼ぶ場合がある。

電圧出力回路８２０は、電圧出力回路８１０とほぼ同様な構成である。詳細には、電圧出力回路８２０は、一端に電圧ＶＬ００〜ＶＬ１５が順に印加され、他端が共通接続されたスイッチＳＬ００〜ＳＬ１５と、当該共通接続された他端の電圧を１倍増幅して、電圧ＶＬdacとして出力する非反転増幅回路８２５とによって構成される。スイッチＳＬ００〜ＳＬ１５のうち、制御信号Ｌ-Ｓelで指定された１つがオンする。このため、非反転増幅回路８２５は、オンしたスイッチの一端に印加された電圧を、電圧ＶＬdacとして出力する構成となっている。
電圧ＶＨ００〜ＶＨ１５については、上記電源回路によって生成され、例えば図２６（ｂ）に示されるように設定される。すなわち、電圧ＶＬ００については１．０１６ボルトに設定され、電圧ＶＬ０１〜ＶＬ１５については電圧ＶＬ００から０．００２ボルト刻みで段階的に低下した電圧に設定される。

なお、説明の便宜上、制御信号Ｌ-Ｓelによって電圧ＶＬ０８に対応するスイッチがオンした状態を初期設定状態とする。すなわち、電圧ＶＬdacの初期設定値を１．０００ボルトとする。また、スイッチＳＬ００〜ＳＬ１５についても、スイッチＳＨ００〜ＳＨ１５と同様に、一端側に印加される電圧が高い側をランクが高い（低い側をランクが低い）、と呼ぶ場合がある。

変換部８３０は、複数の抵抗と、複数のスイッチと、デコーダー（「Ｄｅｃ」と表記）８３２と、非反転増幅回路８３５と、を含む。
詳細には、抵抗値Ｒの抵抗が、非反転増幅回路８１５の出力端から非反転増幅回路８２５の出力端まで、１０２３個（＝２^１０−１）、直列に接続されている。直列に接続された抵抗の接続点には、それぞれスイッチの一端が接続され、これらのスイッチの他端同士は共通接続されている。なお、これらのスイッチの個数は、抵抗よりも「１」だけ多いので１０２４個となる。

１０２４個のスイッチは、非反転増幅回路８１５の出力端から非反転増幅回路８２５の出力端まで、１０ビットの波形データｄＡを二進表記したときの降順に対応している。デコーダー８３２は、波形データｄＡをデコードして、当該デコード結果に対応するスイッチをオンに制御する。例えば、波形データｄＡが“０００００１１１１０”であれば、デコーダー８３２は、非反転増幅回路８２５の出力端側から、１、２、３、…というように数えて３１番目のスイッチ（図２３において（１Ｅ）_１６と表記）だけをオンさせる。また例えば、波形データｄＡが“１１１１１０１０００”であれば、デコーダー８３２は、非反転増幅回路８２５の出力端側から数えて１００１番目のスイッチ（同図において（３Ｅ８）_１６と表記）だけをオンさせる。
非反転増幅回路８３５は、１０２４個のスイッチの他端における共通接続の電圧を１倍増幅して、信号Ａaとして出力する。

このＤＡＣ８００では、電圧ＶＨdacから電圧ＶＬdacまでの電圧範囲を１０２４分割した電圧のうち、波形データｄＡに対応する電圧が信号Ａaとして出力されることになる。換言すれば、信号Ａaは、電圧ＶＨdacを上限とし、電圧ＶＬdacを下限とした電圧範囲を１０ビットの１０２４段階で刻んだ電圧のうち、波形データｄＡで示される値の降順に対応する電圧である。
このため、オンさせるスイッチＳＨ００〜ＳＨ１５を切り替えて、電圧ＶＨdacを変更すると、ＤＡＣ８００が出力する電圧範囲の上限値も変更される。一方、オンさせるスイッチＳＬ００〜ＳＬ１５を切り替えて、電圧ＶＬdacを変更すると、ＤＡＣ８００が出力する電圧範囲の下限値も変更される。すなわち、電圧ＶＨdac、ＶＬdacの変更によって、波形データｄＡに対応する信号Ａaの電圧を補正（調整）することができる。したがって、電圧ＶＨdacが、調整電位のうちの第１調整電位に相当し、電圧ＶＬdacが、調整電位のうちの第２調整電位に相当することになる。

ここで、ＤＡＣ８００の電圧補正について説明する前に、当該ＤＡＣ８００の出力である信号Ａaと、当該信号ＡaをＤ級増幅した駆動信号ＣＯＭ−Ａと、当該駆動信号ＣＯＭ−Ａの帰還信号を積分・減衰した信号Ｖaと、の振幅等の関係について説明しておく。

図２４は、信号Ａaと、駆動信号ＣＯＭ−Ａと、信号Ｖaとの振幅等の関係を示す図である。
上述したように、電圧ＶＬdacの初期設定値を１．０００ボルトとし、電圧ＶＨＬdacの初期設定値を２．０００ボルトとしているので、信号Ａaの電圧振幅は初期設定では、（ａ）に示されるように、１．０００〜２．０００ボルトである。
この信号Ａaの電圧振幅と波形データｄＡとの関係については次の通りである。すなわち、信号Ａaの電圧は、波形データｄＡが十六進表記で最低値の（０）_１６であるときに１．０００ボルトであり、１０ビットで最高値（３ＦＦ）_１６であるときに２．０００ボルトである。
このような信号Ａaの電圧振幅に対して、端子Ｏutの電圧は、同図の（ｂ）に示されるような関係でＤ級増幅される。すなわち、信号Ａaが下限値である１．０００ボルトのときに端子Ｏutは最低値の１．４００ボルトとなり、信号Ａaが上限値である２．０００ボルトのときに端子Ｏutは最高値の３８．４０ボルトとなるようにＤ級増幅されるものとする。

端子Ｏut（電圧Ｖf）に対して、積分減衰器５１２の出力信号の電圧Ｖaは、上記式（１）で示した通りである。このため、同図の（ｃ）に示されるように、端子Ｏutが最低値である１．４００ボルトのときに、信号Ｖaの電圧は２．４７２ボルトになり、端子Ｏutが最高値である３８．４０ボルトのときに、信号Ｖaの電圧は１．４７２ボルトになる。なお、積分減衰器５１２は図１１に示したように反転増幅であるので、端子Ｏutの最低値（最高値）が信号Ｖaの最高値（最低値）の関係となる。

ところで、同図で示されるように、駆動信号ＣＯＭ−Ａの電圧振幅は、端子Ｏutにおける最低値から最高値までの範囲全域にわたるわけではない。すなわち、図の例において、駆動信号ＣＯＭ−Ａの最高値は３７．５０ボルトに、最低値は２．５００ボルトに、それぞれ設定される。
端子Ｏutの電圧範囲は１．４００〜３８．４０ボルト、最小値から最大値までの振幅でいえば、３７．００ボルトであるので、この範囲（振幅）の電圧が、１０ビットの波形データｄＡで規定されることになる。

駆動信号ＣＯＭ−Ａにおける最高値の３７．５０ボルトは、（０）_１６の１．４００ボルトから、３６．１０ボルトだけ高位の電圧であり、これは、波形データｄＡにおいて（３Ｅ８）_１６（十進表記で「１０００」）に相当する。
また、駆動信号ＣＯＭ−Ａにおける最低値の２．５０ボルトは、波形データｄＡの（０）_１６に対応する１．４００ボルトから、１．１００ボルトだけ高位の電圧であり、当該１．１００ボルトは、波形データｄＡにおいて（１Ｅ）_１６（十進表記で「３０」）に相当する。

駆動信号ＣＯＭ−Ａが仮に最高値の３７．５０ボルトである場合に、信号Ｖaの電圧は、上記式（１）から１．４９７ボルトになる。一方、駆動信号ＣＯＭ−Ａが仮に最低値の２．５００ボルトである場合に、当該駆動信号ＣＯＭ−Ａを帰還して積分・減衰した信号Ｖaの電圧は、同じく上記式（１）から２．４４２ボルトになる。

上述したように、駆動信号ＣＯＭ−Ａは、自励発振によってリプルを伴うので、この場合の３７．５０／２．５００ボルトはそれぞれ平均値を意味する。本実施形態では上述したように、ＡＤＣ７００が、当該駆動信号ＣＯＭ−Ａを減衰した信号Ｖaの電圧を８点でサンプリングし、その平均値をデータＤoとして出力するので、リプルを伴う信号のＡＤ変換の精度が高い。

駆動回路５０においては、波形データｄＡとして供給された（３Ｅ８）_１６をアナログの信号Ａaに変換したときに、当該信号Ａaに基づいて端子Ｏutからの出力信号を帰還した信号Ｖaの電圧平均値が１．４９７ボルトであることがデータＤoで示されていれば、リプルが残存する駆動信号ＣＯＭ−Ａの平均値が正しく３７．５０ボルトで出力されていることになる。
波形データｄＡの（０）_１６〜（３ＦＦ）_１６の範囲でみたときに、（３Ｅ８）_１６は、ほぼ（３ＦＦ）_１６と同視できる。
このため、補正モードにおいて、波形データｄＡとしての（３Ｅ８）_１６をアナログ変換して出力される信号Ａaに基づいた信号Ｖaの電圧が１．４９７ボルトとなるように、ＤＡＣ８００における電圧ＶＨdacを調整すれば良いことになる。

また、駆動回路５０においては、波形データｄＡとして供給された（１Ｅ）_１６をアナログの信号Ａaに変換したときに、当該信号Ａaに基づいて端子Ｏutからの出力信号を帰還した信号Ｖaの電圧平均値が２．４４２ボルトであることがデータＤoで示されていれば、リプルを伴う駆動信号ＣＯＭ−Ａの平均値が正しく２．５００ボルトで出力されていることになる。
ＤＡＣ８００から出力される信号Ａaの下限は電圧ＶＬdacであり、上限は電圧ＶＨdacで規定されるが、波形データｄＡの（０）_１６〜（３ＦＦ）_１６の範囲でみたときに、（１Ｅ）_１６は、ほぼ（０）_１６と同視できる。
このため、補正モードにおいて、波形データｄＡとしての（１Ｅ）_１６をアナログ変換して出力される信号Ａaに基づいた信号Ｖaの電圧が２．４４２ボルトとなるように、ＤＡＣ８００における電圧ＶＬdacを調整すれば良いことになる。

これが、補正モードにおける動作概要である。
補正モードは、図１２に示されるように、先にハイ側補正モードが実行され、後にロー側補正モードが実行されるが、電源投入後、初めて補正モードが実行される場合には、変換制御器７５０は、ＤＡＣ８００に対し、制御信号Ｈ-ＳelによってスイッチＳＨ０８のオンを指示し、制御信号Ｌ-ＳelによってスイッチＳＬ０８のオンを指示する。これにより、ＤＡＣ８００において、電圧出力部８１０は電圧ＶＨdacとして電圧ＶＨ０８（＝２．０００ボルト）を出力し、電圧出力部８２０は電圧ＶＬdacとして電圧ＶＬ０８（＝１．０００ボルト）を出力する。すなわち、電圧ＶＨdacが初期設定値として２．０００ボルトに設定され、電圧ＶＬdacが初期設定値として１．０００ボルトに設定される。

このように初めて補正モードが実行される場合には、上記電圧ＶＨdac、ＶＬdacの初期設定が実行される。なお、吐出モード後に、スリープモードを経由して補正モードに移行した場合、スイッチＳＨ００〜ＳＨ１５、スイッチＳＬ００〜ＳＬ１５のうち、オンするスイッチがそれぞれ指示されていることがあり得る。

次に、補正モードにおいて、先に実行されるハイ側補正モードについて説明する。
ハイ側補正モードにおいて、制御部１００は、駆動回路５０に対して、波形データｄＡとして（３Ｅ８）_１６を供給し、制御データＡctrによってハイ側補正モードにすることを通知する。

駆動回路５０において、ハイ側補正モードであることが通知されると、変換制御器７５０は、ハイ側補正モードにおける補正（１）、すなわち最初の補正において、ＡＤＣ７００に対して次のような電圧ＶＨadc、ＶＬadcを設定する。すなわち、変換制御器７５０は、ＡＤＣ７００への電圧ＶＨdacを１．５０４ボルトとし、電圧ＶＬdacを１．４９０ボルトに設定する。このように電圧ＶＨdac、ＶＬdacを設定している理由は、主に次の２つによる。
すなわち、第１に、ハイ側補正モードにおいて、波形データｄＡとして（３Ｅ８）_１６が供給された場合に、ＡＤＣ７００の変換対象である信号Ｖaの目標電圧（１．４９７ボルト）を、電圧ＶＨdac、ＶＬdacで定められる電圧範囲の中心とするためである。
第２に、電圧ＶＨdac、ＶＬdacで定められる電圧範囲を３ビット分に相当する８個に分割したときに、１個分の電圧範囲を、電圧ＶＨ００〜ＶＨ１５における電圧の刻み分である０．００２ボルトと揃えるためである。

波形データｄＡとして（３Ｅ８）_１６が供給されたＤＡＣ８００は、当該波形データｄＡをアナログの信号Ａaに変換して出力する。このため、端子Ｏutからは自励発振によってＤ級増幅された駆動信号が出力される。この駆動信号は、ピンＶfbを介して帰還されて、積分減衰器５１２で減衰されて信号Ｖaとなる。

ＡＤＣ７００は、補正（１）のサンプリング期間において、信号Ｖaを８点にわたってサンプリングし、続くＡＤ変換期間において、その平均値をＡＤ変換したデータＤoを出力する。
ここで、仮に、信号Ｖaの電圧平均値が目標電圧（＝１．４９７ボルト）であれば、図２５の（ａ）に示されるように、当該電圧は、“０００”に相当する１．５０４ボルトから“１１１”に相当する１．４９０ボルトまでの範囲のほぼ中心であるので、当該データＤoは“１００”となる。
しかしながら、例えばインダクターＬ２におけるインダクタンスのばらつきや、後述する理由などにより、信号Ｖaの電圧が上記目標電圧よりも高い場合、データＤoが“１００”よりも低くなる。その場合は、端子Ｏutから出力される駆動信号の電圧平均値が３７．５０ボルトよりも低いことを意味する。一方、信号Ｖaの電圧が上記目標電圧よりも低い場合、データＤoが“１００”よりも高くなる。その場合は、端子Ｏutから出力される駆動信号の電圧平均値が３７．５０ボルトよりも高いことを意味する。

そこで、変換制御器７５０は、ＡＤ変換期間におけるデータＤoに応じて、スイッチＳＨ００〜ＳＨ１５の状態を、ＶＨdac変更期間において次のように制御する。すなわち、変換制御器７５０は、データＤoが目標である“１００”であれば、スイッチＳＨ００〜ＳＨ１５においてオンさせるスイッチを変更せず、データＤoが“１００”よりも低ければ、スイッチＳＨ００〜ＳＨ１５のうち、オンさせるスイッチを１ランクだけ高くし、データＤoが“１００”よりも高ければ、スイッチＳＨ００〜ＳＨ１５のうち、オンさせるスイッチを１ランクだけ低くする。

これによって、データＤoが“１００”であれば、スイッチＳＨ００〜ＳＨ１５においてオンさせるスイッチが変更されない。データＤoが“１００”よりも低ければ、電圧ＶＨdacが１ランクに相当する０．００２ボルトだけ高められるので、駆動信号ＣＯＭ−Ａの最高電圧が高くなる方向に制御される。反対に、データＤoが“１００”よりも高ければ、電圧ＶＨdacが０．００２ボルトだけ低くされるので、駆動信号ＣＯＭ−Ａの最高電圧が低くなる方向に制御される。

補正（１）と同様な動作が、補正（２）から補正（８）まで繰り返される。すなわち、データＤoに応じて電圧ＶＨdacを補正する動作が計８回繰り返される。これにより、電圧ＶＨdacは、信号Ｖaの電圧平均値が目標の１．４９７ボルトとなるように調整される。

なお、最初の補正（１）において信号ＶaをＡＤ変換したデータＤoが“０００”であった場合、電圧ＶＨdacは電圧ＶＨ０８から電圧ＶＨ０７に切り替えられ、補正（２）において電圧ＶＨ０６に切り替えられ、補正（３）において電圧ＶＨ０５に切り替えられ、補正（４）において電圧ＶＨ０４に切り替えられて、この時点でデータＤoが“１００”となるので、補正（５）以降では電圧の切り替えは発生しないと考えられるが、補正（５）以降については、マージンとして設けられている。

続いて、ハイ側補正モードの次に実行されるロー側補正モードについて説明する。
ロー側補正モードにおいて、制御部１００は、駆動回路５０に対して、波形データｄＡとして（１Ｅ）_１６を供給し、制御データＡctrによってロー側補正モードにすることを通知する。

駆動回路５０において、ロー側補正モードであることが通知されると、変換制御器７５０は、ロー側補正モードにおける補正（１）、すなわち１回目の補正において、ＡＤＣ７００への電圧ＶＨadcを２．４４９ボルトとし、電圧ＶＬdacを２．３３５ボルトに設定する。このように電圧ＶＨdac、ＶＬdacを設定している理由は、主に次の２つによる。
すなわち、第１に、ロー側補正モードにおいて、波形データｄＡとして（１Ｅ）_１６が供給された場合に、ＡＤＣ７００の変換対象である信号Ｖaの目標電圧（＝２．４４２ボルト）を、電圧ＶＨdac、ＶＬdacで定められる電圧範囲の中心とするためである。
第２に、電圧ＶＨdac、ＶＬdacで定められる電圧範囲を３ビット分に相当する８個に分割したときに、１個分の電圧範囲を、電圧ＶＬ００〜ＶＬ１５における電圧の刻み分である０．００２ボルトと揃えるためである。
なお、ＤＡＣ８００における電圧ＶＨdacは、ハイ側補正モードにおいて設定された電圧が用いられる。

波形データｄＡとして（１Ｅ）_１６が供給されたＤＡＣ８００は、当該波形データｄＡをアナログの信号Ａaに変換して出力する。このため、端子Ｏutからは自励発振によってＤ級増幅された駆動信号が出力される。この駆動信号は、ピンＶfbを介して帰還されて、積分減衰器５１２で減衰されて信号Ｖaとなる。

ＡＤＣ７００は、補正（１）のサンプリング期間において、信号Ｖaを８点にわたってサンプリングし、続くＡＤ変換期間において、その平均値をＡＤ変換したデータＤoを出力する。
ここで、仮に、信号Ｖaの電圧平均値が目標電圧（＝２．４４２ボルト）であれば、図２６の（ａ）に示されるように、当該電圧は、２．４４９ボルトから２．３３５ボルトまでの範囲のほぼ中心であるので、当該データＤoは“１００”となる。
しかしながら、なんらかの理由により、信号Ｖaの電圧が上記目標電圧よりも高い場合、データＤoが“１００”よりも低くなる。その場合は、端子Ｏutから出力される駆動信号の電圧平均値が２．５００ボルトよりも低いことを意味する。一方、信号Ｖaの電圧が上記目標電圧よりも低い場合、データＤoが“１００”よりも高くなる。その場合は、端子Ｏutから出力される駆動信号の電圧平均値が２．５００ボルトよりも高いことを意味する。

そこで、変換制御器７５０は、ＡＤ変換期間におけるデータＤoに応じて、スイッチＳＬ００〜ＳＬ１５の状態を、ＶＬdac変更期間において次のように制御する。すなわち、変換制御器７５０は、データＤoが目標である“１００”であれば、スイッチＳＬ００〜ＳＬ１５においてオンさせるスイッチを変更せず、データＤoが“１００”よりも低ければ、スイッチＳＬ００〜ＳＬ１５のうち、オンさせるスイッチを１ランクだけ高くし、データＤoが“１００”よりも高ければ、スイッチＳＬ００〜ＳＬ１５のうち、オンさせるスイッチを１ランクだけ低くする。

これによって、データＤoが“１００”であれば、スイッチＳＬ００〜ＳＬ１５においてオンさせるスイッチが変更されない。データＤoが“１００”よりも低ければ、電圧ＶＬdacが１ランクに相当する０．００２ボルトだけ高められるので、駆動信号ＣＯＭ−Ａの最低電圧が高くなる方向に制御される。反対に、データＤoが“１００”よりも高ければ、電圧ＶＬdacが０．００２ボルトだけ低くされるので、駆動信号ＣＯＭ−Ａの最低電圧が低くなる方向に制御される。

補正（１）と同様な動作が、補正（２）から補正（８）まで繰り返される。すなわち、データＤoに応じて電圧ＶＬdacを補正する動作が計８回繰り返される。これにより、電圧ＶＬdacは、信号Ｖaの電圧平均値が目標の２．４４２ボルトとなるように調整される。

なお、ロー側補正モードにおいても、補正（５）以降では電圧の切り替えは発生しないと考えられるが、補正（５）以降については、ハイ側補正モードと同様に、マージンとして設けられている。

ＤＡＣ８００では、出力する信号Ｖaの電圧を高位（ハイ）側と低位（ロー）側とで独立して調整して、目標とする波形に近づけているので、ローパスフィルターの特性等がばらついても、当該ばらつきを吸収して、液滴の吐出を高精度に制御することが可能になる。
ここで、ローパスフィルターの特性がばらついても良い、ということは、当該ローパスフィルターを構成する素子、特にインダクターＬ２として、インダクタンスがばらつくような低コスト品を用いることができる、ということを意味する。したがって、ＤＡＣ８００によって、液滴の吐出の高精度な制御を低コストで実現することが可能になる。

上述したＤＡＣ８００が出力する信号Ａaの電圧については、上限値を電圧ＶＨdacで規定し、下限値を電圧ＶＬdacで規定する構成であったが、高い吐出精度が要求されないのであれば、どちらか一方だけで規定する構成としても良い。また、上限・下限以外の電圧を調整しても良いし、さらに高い吐出精度が要求される場合には、上限、下限等に加えて中間的な電圧、例えば、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧Ｖcに相当する電圧を調整の基準としても良い。

なお、駆動回路５０については、駆動信号ＣＯＭ−Ａを生成する側を例にとって説明したが、駆動信号ＣＯＭ−Ｂを生成する側についても同様な構成である。ただし、駆動信号ＣＯＭ−Ｂの最高電圧、最低電圧は、駆動信号ＣＯＭ−Ａとは異なるので、補正モードにおいて、ハイ側補正モードでは、駆動信号ＣＯＭ−Ｂの最高電圧に合わせた動作となり、ロー側補正モードでは、駆動信号ＣＯＭ−Ｂの最低電圧に合わせた動作となる。

駆動信号ＣＯＭ−Ａ（信号Ｖa）の電圧が、目標値にならない原因として、上述した説明では、インダクターＬ２のインダクタンスのばらつきを例に挙げたが、そのほかに様々な要因が挙げられる。

例えば、印刷装置１を複数の機種にわたって、駆動回路５０を共通とする一方で、ヘッドユニット２０におけるノズル数が異なる場合がある。ノズル数が異なると、駆動すべき圧電素子６０の総容量値が異なる。本実施形態における駆動回路５０のＤＡＣ８００では、補正モードにおいて、駆動信号ＣＯＭ−Ａを帰還した信号Ｖfに基づく信号Ｖaの電圧が目標値となるように、基準となる電圧（基準電位）を段階的に変化させているので、ノズル数に依らずに駆動信号ＣＯＭ−Ａを設計通りの波形させることができ、当該ＤＡＣ８００よりも下流側における調整を不要とすることができる。
このため、結果的にみれば、圧電素子の個数に応じて、ＤＡＣ８００における電圧ＶＨdac、ＶＬdacが変化することになる。

増幅変調信号を平滑化するローパスフィルターのインダクターＬ２に関連するが、当該インダクターＬ２の特性、特にインダクタンスは、温度に応じて変化する。特に、ノズル６５１が多数あれば、当該インダクターＬ２に比較的大電流が流れるので、温度が上昇しやすい状況にある、といえる。ＤＡＣ８００では、インダクターＬ２が温度変化して、インダクタンスが変化してローパスフィルターの特性が変動しても、信号Ｖaの電圧が目標値となるように、基準となる電圧を段階的に変化させているので、インダクターＬ２が温度変化しても、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を設計通りの波形させることができ、当該ＤＡＣ８００よりも下流側における調整を不要とすることができる。
このため、結果的にみれば、インダクターＬ２の温度に応じて、ＤＡＣ８００における電圧ＶＨdac、ＶＬdacが変化することになる。

トランジスターＭ３、Ｍ４は、ＡＢ級等比較して少ないものの、Ｄ級増幅であっても多少の発熱を伴う。本件のＤＡＣ８００を採用していない構成では、トランジスターＭ３、Ｍ４で想定される温度（想定温度）が変化したときに、当該トランジスターＭ３、Ｍ４の特性も変化する。このため、想定温度が変化すると、目標である信号Ａaの波形に対して出力である駆動信号ＣＯＭ−Ａも変化して、液滴の吐出を高精度に制御することができなくなる。
これに対して、本件のＤＡＣ８００を採用した構成では、トランジスターＭ３、Ｍ４の温度が変化しても、駆動信号ＣＯＭ−Ａの帰還信号に基づく信号Ｖaの電圧が目標値となるように、基準となる電圧（基準電位）を段階的に変化させているので、トランジスターＭ３、Ｍ４の想定温度に依らずに、駆動信号ＣＯＭ−Ａを設計通りの波形させることができる。
なお、トランジスターＭ３、Ｍ４の特性については、温度のほかにも、駆動時間の影響を受ける。また、ここでいう想定温度には、直接的に検出できる温度のみならず、トランジスターの駆動時間や、ノズルからの液体吐出回数、特定の箇所に流れる電流量などの要素に基づいて間接的に算出される温度も含まれる。
また、トランジスターＭ３、Ｍ４における特性を変化させる要因としては、想定温度のほかにも、駆動時間が挙げられる。
したがって、結果的にみれば、トランジスターＭ３、Ｍ４の駆動時間、想定温度に応じて、ＤＡＣ８００における電圧ＶＨdac、ＶＬdacが変化することになる。

本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。なお、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

実施形態において、駆動回路５０は、変調信号Ｍsの生成にあたって、増幅変調信号をローパスフィルターで平滑化した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を帰還する構成としたが変調信号Ｍs自体を帰還しても良い。例えば、特に図示しないが、変調信号Ｍsと入力信号Ａsとの誤差を算出するとともに、当該誤差を遅延させた信号と、目標である信号Ａaとを加算または減算させて、コンパレーター５２０の入力とする構成としても良い。
なお、トランジスターＭ３、Ｍ４との接続点（ピンＳw)に現れる増幅変調信号は、変調信号Ｍsと論理振幅が異なるだけであるので、例えば増幅変調信号を減衰した上で、変調信号Ｍsと同様に帰還する構成とすれば良い。

実施形態では、２つの駆動回路５０によってそれぞれ個別に生成した２系統の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、選択部２３０によって選択して（または非選択して）、圧電素子６０の一端に供給する構成としたが、例えば１系統の駆動信号に例えば４つの台形波形を繰り返させて、データ信号Ｄataで規定されるドットのサイズに応じて、いずれかを、または、複数組み合わせて、圧電素子６０の一端に供給する構成としても良い。

１…印刷装置（液体吐出装置）、１０…制御ユニット、２０…ヘッドユニット、５０…駆動回路、６０…圧電素子、Ｌ２…インダクター、Ｃ１０…コンデンサー、Ｃ００〜Ｃ０７…コンデンサー、Ｍ３、Ｍ４…トランジスター、１００…制御部、１０２…波形メモリ、５００…ＬＳＩ、６００…吐出部、６３１…キャビティ、６５１…ノズル、７００…ＡＤＣ（ＡＤ変換器）、７５０…変換制御器、８００…ＤＡＣ（ＤＡ変換器）。

Claims (2)

1. 源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号に応じて第１ゲート信号を生成する第１ゲートドライバーと、
   前記変調信号に応じて前記第１ゲート信号とは異なる第２ゲート信号を生成する第２ゲートドライバーと、
   前記第１ゲート信号に応じてオンまたはオフ状態に制御される第１トランジスターと、前記第２ゲート信号に応じてオンまたはオフ状態に制御される第２トランジスターと、を有し、前記第１トランジスターおよび前記第２トランジスターに対するオンまたはオフ状態とする制御によって、前記変調信号を増幅した増幅変調信号を生成するトランジスター対と、
   前記増幅変調信号を平滑化して駆動信号を生成するローパスフィルターと、
   前記駆動信号に基づく電圧をＡＤ変換するＡＤ変換器と、
   前記駆動信号が印加されることで変位する圧電素子と、
   前記圧電素子の変位により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を有し、
   前記ＡＤ変換器は、
   少なくともＫ（Ｋは２以上の整数）個のコンデンサーと、
   前記Ｋ個のコンデンサーに、前記駆動信号に基づく電圧を時間的に異なるタイミングでそれぞれサンプリングさせた後、平準化させて、当該平準化した電圧に基づいてＡＤ変換の結果を出力させるコントローラーと、
   を含むことを特徴とする液体吐出装置。
2. 前記コントローラーは、
   前記Ｋ個のコンデンサーの他端をそれぞれ所定電位に保った状態で、一端に、それぞれ時間的に異なるタイミングで駆動信号をサンプリングさせた後、
   前記他端における所定電位の保持を解放した上で、各一端に基準電圧を印加することで、前記平準化を実行する、
   ことを特徴とする請求項１に記載の液体吐出装置。
   

Images