JP2015207723A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015207723A JP2015207723A JP2014088813A JP2014088813A JP2015207723A JP 2015207723 A JP2015207723 A JP 2015207723A JP 2014088813 A JP2014088813 A JP 2014088813A JP 2014088813 A JP2014088813 A JP 2014088813A JP 2015207723 A JP2015207723 A JP 2015207723A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- region
- recess
- recesses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】リセスを有するSiC−JBSにおいて、リセス底部のエッジ部に高電界が発生し、逆バイアス時のリーク電流が増加する場合があった。
【解決手段】第1導電型のドリフト領域の表面上に形成された側面がテーパー形状の複数のリセスと、リセスの底面と側面とに接した領域中に形成された第2導電型のp型領域と、第2導電型の終端領域と、アノード電極と、カソード電極とを有し、リセスの底面のp型領域の不純物の深さ方向プロファイルは、終端領域の不純物の深さ方向プロファイルより浅い箇所に別のピークを有するプロファイルとする。
【選択図】 図1
【解決手段】第1導電型のドリフト領域の表面上に形成された側面がテーパー形状の複数のリセスと、リセスの底面と側面とに接した領域中に形成された第2導電型のp型領域と、第2導電型の終端領域と、アノード電極と、カソード電極とを有し、リセスの底面のp型領域の不純物の深さ方向プロファイルは、終端領域の不純物の深さ方向プロファイルより浅い箇所に別のピークを有するプロファイルとする。
【選択図】 図1
Description
この発明は、炭化珪素半導体装置に関するものであり、特に、電力用半導体装置として用いられる炭化珪素ショットキ接合ダイオード半導体装置およびその製造方法に関する。
電力用半導体装置の1種として、ショットキダイオードとpnダイオードが並列されたJBS(Junction Barrier Schottky)ダイオードまたはMPS(Merged−PiN Schottky)ダイオード(以下、JBSダイオードという。)が知られている。
炭化珪素半導体を用いたJBSダイオードにおいて、大きなオン電流の確保とリーク電流低減の両立を図ることを目的として、トレンチを形成して深いp層を設け、トレンチ側面にもp層を設けたJBS構造などが知られていた(例えば特許文献1)。特許文献1には、トレンチの底面と側面に、濃度プロファイルを持つ領域を形成し、耐圧の低下を抑制することが記載されている。
また、炭化珪素半導体を用いたJBSダイオードにおいて、ショットキ電極下部のp層とショットキ電極の外側に形成されるフローティングフィールド領域とを同時に形成することなどが知られていた(例えば特許文献2)。
ところが、トレンチ(リセス)を形成し、その底部および側部のp型の領域を形成した炭化珪素半導体を用いたJBSダイオードのおいては、リセスのエッチング形状のばらつきによってはリセスの底面の周囲に断面方向から見て鋭角なエッジを有する形状ができることがあるなど、断面方向から見たリセス底部のエッジ部に予期しない高電界が発生し、この高電界によりリーク電流が発生する場合があった。
この発明は、上記のような課題を解決するためになされたものであり、アノード電極下部のp型領域部に設けられたリセスの側面をテーパー形状にし、リセスの底面の下部に深さ方向の不純物濃度プロファイルが表面から浅い位置と深い位置にピークを持つp型領域を形成し、表面から深い位置に不純物濃度のピークを持つ終端構造を形成することによって、逆バイアス電圧印加時のリーク電流が小さく、断面方向から見たリセス底部のエッジ部に高電界が発生するのを抑制した炭化珪素半導体を用いたJBSダイオードおよびその製造方法を提供することを目的とする。
本発明の炭化珪素半導体装置は、第1導電型の炭化珪素半導体基板の第1の主面上に形成された炭化珪素で構成される第1導電型のドリフト領域と、ドリフト領域の表面に形成された側面がテーパー形状の複数のリセスと、リセスの底面と側面とに接したドリフト領域中に形成された第2導電型のp型領域と、複数のリセスの周囲に形成された第2導電型の終端領域と、p型領域とドリフト領域の表面に接して形成されドリフト領域とショットキ接触するアノード電極と、炭化珪素半導体基板の第1の主面上と反対の面である第2の主面に炭化珪素半導体基板とオーミック接触して形成されたカソード電極とを備え、リセスの底面のp型領域の不純物の深さ方向プロファイルは、終端領域の不純物の深さ方向プロファイルより浅い箇所に別のピークを有するプロファイルであるものである。
また、本発明の炭化珪素半導体装置の製造方法は、第1導電型の炭化珪素半導体基板の第1の主面上に炭化珪素で構成される第1導電型のドリフト領域を形成する工程と、ドリフト領域の表面上に第1のレジストマスクを使用して側面がテーパー形状の複数のリセスを形成する工程と、第1のレジストマスクを使用して複数のリセスの底部および周囲のドリフト領域に第2導電型のイオンを注入する低加速イオン注入工程と、複数のリセスと複数のリセスを取り囲む終端領域とに第2のレジストマスクを使用して第2導電型のイオンを注入する高加速イオン注入工程と、低加速イオン注入工程と高加速イオン注入工程の後に複数のリセスとドリフト領域の表面にドリフト領域とショットキ接触するアノード電極を形成する工程と、炭化珪素半導体基板の第1の主面上と反対の面である第2の主面に炭化珪素半導体基板とオーミック接触するカソード電極を形成する工程とを備えるものである。
本発明によれば、逆バイアス時のリーク電流が小さく、信頼性の高い炭化珪素JBSダイオード炭化珪素半導体装置を得ることができる。
実施の形態1.
まず、本発明の実施の形態1における炭化珪素半導体装置の構成を説明する。ここでは、第1導電型をn型、第2導電型をp型として説明する。
まず、本発明の実施の形態1における炭化珪素半導体装置の構成を説明する。ここでは、第1導電型をn型、第2導電型をp型として説明する。
図1は、本発明の実施の形態1における炭化珪素半導体装置を模式的に示す断面図である。また、図2は、図1の炭化珪素半導体装置の構成を模式的に示す平面図である。図1、図2の炭化珪素半導体装置は、縦型の炭化珪素(SiC)−JBSダイオードである。
図1において、n型の炭化珪素半導体基板1の第1の主面上に炭化珪素で構成されるn型のドリフト領域2が形成されている。ドリフト領域2の表面上には、周期的に複数のリセス3が形成されている。リセス3の下部のドリフト領域2には、p型のp型領域4が形成されている。また、複数のリセス3が形成されている領域の上面から見た周囲には、複数のリセス3と離間して、p型の終端構造5が形成されている。
所定の間隔をおいて周期的に形成されたリセス3とそれらの間と周囲のドリフト領域2の上部には、ドリフト領域2とショットキ接続するアノード電極6が形成されている。また、アノード電極6の周囲および終端構造5の上部には保護層7が形成されている。さらに、炭化珪素半導体基板1の第1の主面と反対側の第2の主面に接して、炭化珪素半導体基板1とオーミック接触するカソード電極8が形成されている。
n型の炭化珪素半導体基板1は、例えば、(0001)面に対して[11−20]軸方向に4度傾斜した第1の主面を表面に備えた4Hのポリタイプを有するもので、その不純物濃度は1×1019cm-3程度で、比抵抗が15〜25mΩcmのものとする。ドリフト領域2は、n型であり、例えば、厚さが4〜30μmで、その不純物濃度は3×1015〜3×1016cm-3のものとする。
リセス3は、図1にその断面図を示したように、側面が第1の主面に対して垂直では無く、10度以上、30度以下の角度のテーパーを有している。リセス3の深さは、ドリフト領域2の厚さより小さければ良く、例えば、0.2以上、5μm以下程度であればよい。
p型領域4と終端構造5とは、ともにドリフト領域2の表層部に炭化珪素を第2導電型にするアルミニウム(Al)イオン、ボロン(B)イオンなどのイオンを注入して形成される。p型領域4は、深さ方向に2つの不純物濃度ピークを有し、p型領域4の浅い方の不純物濃度ピークの表面からの深さは、終端構造5の不純物の不純物濃度ピークの表面からの深さと同じである。
アノード電極6は、ドリフト領域2に対してショットキ接触するチタン、ニッケル、白金などであればよく、厚さは、100〜500nmであればよい。保護層7は、ポリイミド、シリコン窒化膜などの絶縁性の膜であればよい。また、カソード電極8は、炭化珪素半導体基板1とオーミック接触するものであればよく、ニッケルシリサイドなどのシリサイド、または、シリサイドを含む膜、シリサイドとモリブデンなどの金属層との複合膜で構成すればよい。
次に、本発明の本実施の形態の炭化珪素半導体装置である縦型のSiC−JBSダイオードの製造方法を、図3〜図5を用いて説明する。図3〜図5は、本発明の実施の形態1における炭化珪素半導体装置の製造方法を模式的に表す断面模式図である。
まず、n型の炭化珪素半導体基板1上にCVD(Chemical Vapor Deposition)法によりドリフト領域2をエピタキシャル成長する。炭化珪素半導体基板1およびドリフト領域2のn型不純物としては、リン(P)または窒素(N)を用いればよい。
次に、図3にその断面図を示すように、リセス3を形成しない領域のドリフト領域2の表面上にレジストマスク9aを形成し、ドリフト領域2の一部をフッ素系ガスによる反応性イオンエッチングなどの方法によりドライエッチングする。ここでは、ドライエッチング中にレジストマスク9aが断面横方向に後退することにより、リセス3の側面が炭化珪素半導体基板1の第1の主面に対して垂直ではなく、テーパーを有する構造が形成される。このように、ドライエッチング中にレジストマスク9aが断面横方向に後退するように、エッチングはSF6ガスを用いた高密度プラズマ加工により行なった。
続いて、図4にその断面図を示すように、レジストマスク9aを用いて、Alをイオン注入する。注入された領域4aはp型領域4部分の一部となる。このときのAlのイオン注入は、例えば、200keVの加速エネルギー、3×1013cm-2のドーズ量の条件で行なう(低加速イオン注入工程)。
レジストマスク9aを除去後に、図5にその断面図を示すように、終端構造5部分とp型領域4部分とに開口を有するレジストマスク9bを形成し、Alをイオン注入する。今回のAlのイオン注入は、例えば、700keVの加速エネルギーで2×1013cm-2のドーズ量で行なう(高加速イオン注入工程)。レジストマスク9bのp型領域4部分の開口は、レジストマスク9aの4a領域の開口よりわずかにおおきめに設定される。
続いて、レジストマスク9bを除去し、イオン注入されたドリフト領域2の表面をグラファイト膜の形成などにより保護した後に、例えば1600℃以上の活性化アニールを行なう。次に、グラファイト膜を除去、炭化珪素半導体基板1の裏面にスパッタ法によりカソード電極8を形成し、また、ドリフト領域2、p型領域4上にスパッタ法によりアノード電極6を形成する。続いて、アノード電極6周囲上と終端構造5上を含む領域上に保護層7を形成することにより、図1にその断面を示す縦型のSiC−JBSダイオードが製造できる。
このようにして製造された本実施の形態の炭化珪素半導体装置であるSiC−JBSダイオードのリセス3の底部のp型領域4のリセス3底部からの深さ方向のAlの不純物濃度を図6に示す。図6において、破線(浅い方)が、リセス3のエッチング直後のイオン注入による不純物のプロファイルであり、点線(深い方)が、終端領域5に注入される不純物のプロファイルである。リセス3底部のp型領域4は、破線と点線とを合わせた実線の不純物プロファイルを有する。
注入に時間を要する深い位置へのイオン注入は、p型領域4と終端領域5との両方になされるので、効率的な注入が可能である。
注入に時間を要する深い位置へのイオン注入は、p型領域4と終端領域5との両方になされるので、効率的な注入が可能である。
次に、このようにして形成されたSiC−JBSダイオードの逆バイアス時のリーク電流の逆バイアス電圧依存性を、リセス3のエッチング直後のイオン注入が無いSiC−JBSダイオード(比較例)の同特性と比較して、図7に示す。図7に示すように、リセス3のエッチング直後のイオン注入が無く、p型領域4の全不純物面密度が低いJBSダイオードでは、p型領域4が空乏化された後のリセス3のエッジ部に高電界が発生するため、比較的低い逆バイアス電圧のときから逆バイアス時のリーク電流が増加する。また、終端領域5にもp型領域4と同様にリセス3のエッチング直後のイオン注入のような低加速注入を行なうと、終端領域5のチップエッジ側、すなわち、リセス3の反対側の端部に高電界が発生し、逆バイアスの保持が十分にできなくなる。
これに対して、本実施の形態のSiC−JBSダイオードでは、終端領域5には高加速注入のみを行ない、p型領域4には高加速注入と低加速注入の両方を行なうことにより終端領域5より高い面密度の不純物を注入しているので、逆バイアス時のリーク電流が小さく、信頼性の高いSiC−JBSダイオードを得ることができる。
図8に、終端部5と同時に注入するドーズが2×1013cm-2の場合の、リセス3のエッチング直後のイオン注入のドーズに対するアバランシェ降伏直前に期待される電流量(Ir0)に対する電流量(Ir)の比(リーク電流増加割合)を示す。ここで、Ir0/Irは1に近いほど良い。Ir0は、図7の比較例のように変曲点なく指数関数的単調に増加する特性を有するもので、p型領域4に十分なドーズを注入した場合に、安定した値が得られる。
なお、図8に示した結果は、リセス3のエッチング直後のイオン注入において、加速エネルギーが200keVでドーズが0〜3×1013cm-2の注入と加速エネルギーが50keVでドーズが0〜4×1013cm-2の注入を適宜組み合わせたものに対する結果であるが、加速エネルギーに依らずリセス3のエッチング直後1×1013cm-2以上のドーズの注入を行えば、リセス底部のエッジ部に高電界が発生することを抑制することができることが分かる。
すなわち、終端部5と同時に注入するドーズと合わせると、p型領域4には、3×1013cm-2以上のドーズを行えば、安定してリセス底部のエッジ部に高電界が発生することを抑制することができることが分かる。
すなわち、終端部5と同時に注入するドーズと合わせると、p型領域4には、3×1013cm-2以上のドーズを行えば、安定してリセス底部のエッジ部に高電界が発生することを抑制することができることが分かる。
また、図3に示したリセス3と同時に、ウエハプロセスで必要になるアライメントマークをリセス3と同じ深さに形成することもできる。このようにすることにより、ウエハプロセスの簡略化を図ることができる。
このように、本実施の形態の炭化珪素半導体装置であるSiC−JBSダイオードによれば、リセス3の側面にテーパーを形成しているので、リセス底面の不純物プロファイルの一部がリセス側面部にも反映され、リセス3の底部のエッジ部近傍の電界集中を抑制することができる。また、終端構造5の耐圧特性を十分に高めることができ、逆バイアス時のリーク電流を小さくすることができる。したがって、本実施の形態によれば、逆バイアス時のリーク電流が小さく、信頼性の高いSiC−JBSダイオード炭化珪素半導体装置を得ることができる。
なお、リセス3の側面のテーパーの角度については、30度より大きくなると、p層領域4の底部の間隔が広くなるため、アノード電極6とドリフト領域2との界面における電界強度を抑制しにくくなり、逆方向電流が十分に抑制できなくなるので、好ましくない。また、テーパーの角度が10度より小さくなると、チルトをしないイオン注入でp型領域4を形成した場合、リセス側面部の不純物濃度が余弦則に従って大きく低下し、リセス3底部のエッヂ部の電界緩和効果が小さくなるので、好ましくない。
また、本実施の形態のおいては、イオン注入後の活性化アニール時に、グラファイト膜による表面保護を実施したが、表面荒れを防止する技術なら他の手段を用いて表面荒れを防止してもよい。
さらに、本実施の形態においては、リセスの配置についてストライプ状のリセスの例を示したが、これは一例にすぎず、ドット状のリセス、クロス状のリセスであっても本実施の形態と同様の効果を奏する。
さらに、本実施の形態においては、リセスの配置についてストライプ状のリセスの例を示したが、これは一例にすぎず、ドット状のリセス、クロス状のリセスであっても本実施の形態と同様の効果を奏する。
実施の形態2.
本発明の実施の形態2における炭化珪素半導体装置であるSiC−JBSダイオードの構成を説明する。図9は、本発明の実施の形態2における炭化珪素半導体装置であるSiC−JBSダイオードを示す断面模式図である。
本発明の実施の形態2における炭化珪素半導体装置であるSiC−JBSダイオードの構成を説明する。図9は、本発明の実施の形態2における炭化珪素半導体装置であるSiC−JBSダイオードを示す断面模式図である。
本実施の形態の半導体装置においては、実施の形態1のSiC−JBSダイオードでは、リセス3の側面がテーパー形状に形成されていたところを、リセス3の側面を炭化珪素半導体基板1の第1の主面上に対して垂直に形成して、リセス3形成後のイオン注入をチルトをつけて行なっている。その他の部分については、実施の形態1で説明したものと同様であるので詳しい説明を省略する。
その結果、本発明の実施の形態における炭化珪素半導体装置であるSiC−JBSダイオードは、実施の形態1と同様のp型領域4と終端領域5とを備えることができ、逆バイアス時のリーク電流が小さく、信頼性の高いSiC−JBSダイオード炭化珪素半導体装置を得ることができる。
その結果、本発明の実施の形態における炭化珪素半導体装置であるSiC−JBSダイオードは、実施の形態1と同様のp型領域4と終端領域5とを備えることができ、逆バイアス時のリーク電流が小さく、信頼性の高いSiC−JBSダイオード炭化珪素半導体装置を得ることができる。
本実施の形態においては、実施の形態1の図3と同様にリセス3形成用のレジストマスク9aに対応するマスクを酸化珪素材料で形成した後、フッ素系ガスによる反応性イオンエッチングをすることで所望の深さのリセス3を形成する。ここでは、フッ素系のガスにて基板温度を適切に制御することで垂直形状のリセス3を形成した。この後、チルト角度を30度にしてAlイオンを回転注入した。その後の工程は実施の形態1と同様に行なった。ここで、図8の結果と同様に、p型領域4の実効的なドーズ量が3×1013cm-2以上となるようにイオン注入条件を設定した。
このように、本実施の形態の炭化珪素半導体装置であるSiC−JBSダイオードは、簡易な方法で、逆バイアス時のリーク電流が小さく、信頼性の高いSiC−JBSダイオード炭化珪素半導体装置を得ることができる。
なお、実施の形態1、2においては、第1の導電型をn型、第2の導電型をp型として説明したが、これに限るものではなく、第1の導電型をp型、第2の導電型をn型としても同様の効果を奏する。
1 炭化珪素半導体基板、2 ドリフト領域、3 リセス、4 p型領域、5 終端構造、6 アノード電極、7 保護層、8 カソード電極、9 レジストマスク。
Claims (5)
- 第1導電型の炭化珪素半導体基板の第1の主面上に形成された炭化珪素で構成される第1導電型のドリフト領域と、
前記ドリフト領域の表面に形成された側面がテーパー形状の複数のリセスと、
前記リセスの底面と側面とに接した前記ドリフト領域中に形成された第2導電型のp型領域と、
前記複数のリセスの周囲に前記複数のリセスと離間して形成された第2導電型の終端領域と、
前記p型領域と前記ドリフト領域の表面に接して形成され前記ドリフト領域とショットキ接触するアノード電極と、
前記炭化珪素半導体基板の前記第1の主面上と反対の面である第2の主面に前記炭化珪素半導体基板とオーミック接触して形成されたカソード電極と
を備え、
前記リセスの底面の前記p型領域の不純物の深さ方向プロファイルは、前記終端領域の不純物の深さ方向プロファイルより浅い箇所に別のピークを有するプロファイルであることを特徴とする炭化珪素半導体装置。 - リセスの底部のp型領域の不純物面密度が3×1013cm-2以上であることを特徴とする請求項1に記載の炭化珪素半導体装置。
- テーパーの角度が10度以上、30度以下であることを特徴である請求項1に記載の炭化珪素半導体装置。
- リセスと重ねあわせ用アライメントマークが同じ深さであることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 第1導電型の炭化珪素半導体基板の第1の主面上に炭化珪素で構成される第1導電型のドリフト領域を形成する工程と、
前記ドリフト領域の表面上に第1のレジストマスクを使用して側面がテーパー形状の複数のリセスを形成する工程と、
前記第1のレジストマスクを使用して前記複数のリセスの底部および周囲の前記ドリフト領域に第2導電型のイオンを注入する低加速イオン注入工程と、
前記複数のリセスと前記複数のリセスを取り囲む終端領域とに第2のレジストマスクを使用して第2導電型のイオンを注入する高加速イオン注入工程と、
前記低加速イオン注入工程と前記高加速イオン注入工程の後に前記複数のリセスと前記ドリフト領域の表面に前記ドリフト領域とショットキ接触するアノード電極を形成する工程と、
前記炭化珪素半導体基板の第1の主面上と反対の面である第2の主面に前記炭化珪素半導体基板とオーミック接触するカソード電極を形成する工程と
を備えることを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088813A JP2015207723A (ja) | 2014-04-23 | 2014-04-23 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088813A JP2015207723A (ja) | 2014-04-23 | 2014-04-23 | 炭化珪素半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015207723A true JP2015207723A (ja) | 2015-11-19 |
Family
ID=54604297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088813A Pending JP2015207723A (ja) | 2014-04-23 | 2014-04-23 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015207723A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063167A (zh) * | 2018-01-22 | 2018-05-22 | 北京世纪金光半导体有限公司 | 一种具有多级沟槽的碳化硅sbd器件元胞结构 |
CN108198866A (zh) * | 2017-12-14 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种沟槽型低势垒肖特基二极管及其制备方法 |
CN109643736A (zh) * | 2016-06-30 | 2019-04-16 | 通用电气公司 | 用于电荷平衡jbs二极管的有源区设计 |
CN110098263A (zh) * | 2019-05-29 | 2019-08-06 | 西安电子科技大学 | 一种槽型结型势垒肖特基二极管 |
CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
CN112567619A (zh) * | 2018-07-27 | 2021-03-26 | 日立汽车***株式会社 | 功率半导体装置 |
CN113410138A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012096010A1 (ja) * | 2011-01-14 | 2012-07-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2013030618A (ja) * | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
-
2014
- 2014-04-23 JP JP2014088813A patent/JP2015207723A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012096010A1 (ja) * | 2011-01-14 | 2012-07-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2013030618A (ja) * | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109643736A (zh) * | 2016-06-30 | 2019-04-16 | 通用电气公司 | 用于电荷平衡jbs二极管的有源区设计 |
CN108198866A (zh) * | 2017-12-14 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种沟槽型低势垒肖特基二极管及其制备方法 |
CN108063167A (zh) * | 2018-01-22 | 2018-05-22 | 北京世纪金光半导体有限公司 | 一种具有多级沟槽的碳化硅sbd器件元胞结构 |
CN112567619A (zh) * | 2018-07-27 | 2021-03-26 | 日立汽车***株式会社 | 功率半导体装置 |
CN112567619B (zh) * | 2018-07-27 | 2024-05-31 | 日立安斯泰莫株式会社 | 功率半导体装置 |
CN110098263A (zh) * | 2019-05-29 | 2019-08-06 | 西安电子科技大学 | 一种槽型结型势垒肖特基二极管 |
CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
CN113410138A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
CN113410138B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
JP5600411B2 (ja) | 炭化珪素半導体装置 | |
JP2015207723A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US11233124B2 (en) | Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device | |
JP5101985B2 (ja) | ジャンクションバリアショットキーダイオード | |
US9748342B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5665912B2 (ja) | 半導体装置及びその製造方法 | |
US20130140584A1 (en) | Semiconductor device | |
KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
US7915705B2 (en) | SiC semiconductor device having outer periphery structure | |
WO2013161116A1 (ja) | 半導体装置及びその製造方法 | |
JP5865016B2 (ja) | トレンチ型ショットキー接合型半導体装置及びその製造方法 | |
EP2710635A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
US20200020775A1 (en) | Semiconductor device and manufacturing method of the same | |
JP6271104B1 (ja) | 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法 | |
US9929285B2 (en) | Super-junction schottky diode | |
JPWO2012137412A1 (ja) | 半導体装置 | |
JP2017152489A (ja) | 化合物半導体装置およびその製造方法 | |
JP2010225878A (ja) | ショットキーバリアダイオードを備えた半導体装置およびその製造方法 | |
JP2009224485A (ja) | ダイオードとその製造方法 | |
KR102550521B1 (ko) | 실리콘 카바이드 반도체 소자의 제조방법 | |
US20170047394A1 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
JP5476439B2 (ja) | ジャンクションバリアショットキーダイオード | |
AU2017377655A1 (en) | Silicon carbide schottky diodes | |
US20180090487A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171003 |