JP2015191120A - 表示駆動回路 - Google Patents
表示駆動回路 Download PDFInfo
- Publication number
- JP2015191120A JP2015191120A JP2014068599A JP2014068599A JP2015191120A JP 2015191120 A JP2015191120 A JP 2015191120A JP 2014068599 A JP2014068599 A JP 2014068599A JP 2014068599 A JP2014068599 A JP 2014068599A JP 2015191120 A JP2015191120 A JP 2015191120A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- line
- frame
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001228 spectrum Methods 0.000 claims abstract description 105
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 41
- 230000010355 oscillation Effects 0.000 claims description 220
- 238000009966 trimming Methods 0.000 claims description 31
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000003892 spreading Methods 0.000 description 12
- 230000005855 radiation Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止する。
【解決手段】1フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを供給するクロック生成回路を備える。クロック生成回路は、複数のラインのそれぞれに対応する水平同期信号の周期(1/ライン周波数)が、同一フレーム内では分散し、連続するフレーム間で対応するライン毎に等しくなるように、前記クロックをスペクトラム拡散する。
【選択図】図8
【解決手段】1フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを供給するクロック生成回路を備える。クロック生成回路は、複数のラインのそれぞれに対応する水平同期信号の周期(1/ライン周波数)が、同一フレーム内では分散し、連続するフレーム間で対応するライン毎に等しくなるように、前記クロックをスペクトラム拡散する。
【選択図】図8
Description
本発明は、表示パネルに接続される表示駆動回路に関し、特にノイズの発生を抑えることができる表示駆動回路に好適に利用できるものである。
スマートフォンやタブレット端末、PDA(Personal Digital Assistant)などの携帯端末は、高機能のデータ処理機能に加え、入出力手段として表示パネルとタッチパネルと無線や有線の通信インターフェースを備える。表示パネルには高精細化が求められ、タッチパネルには高感度化などが求められる。表示パネルの高精細化に伴い、表示ドライバIC(Integrated Circuit)などの表示駆動回路には大量の画像データが高速に供給される。表示駆動回路では、画素単位の画像データに同期するクロックを生成して、表示のための信号処理や制御を行う。このクロックの周波数は、表示パネルの高精細化に伴って高くなる傾向にあり、このクロックに起因する輻射ノイズ(EMI:Electro-Magnetic Interference)や、集積されるタッチパネルコントローラや通信インターフェースへのノイズの混入が問題となっている。例えば、表示駆動クロックの高調波が通信インターフェースにおける信号周波数と一致して妨害波となったり、タッチ検出における検出回路のサンプリング周波数の逓倍周波数と一致して、折り返し周波数が妨害波となる恐れがある。
特許文献1には、クロック周波数をスペクトラム拡散する発振回路を備える液晶表示(LCD:Liquid Crystal Display)駆動回路が開示されている。同文献に記載される発振回路は、水平同期信号(Hsync)の周期で、三角波或いは階段状の三角波によって、発振周波数を変調するスペクトラム拡散PLL(Phase Locked Loop)によって構成されている。これにより、EMIの特定周波数における電力は周波数方向に拡散されることによって、そのピークが抑えられる。
特許文献1について本発明者が検討した結果、以下のような新たな課題があることがわかった。
同文献に記載される発振回路のスペクトラム拡散における妨害波電力の拡散は、変調の周期である水平同期信号(Hsync)で制限され、これに伴って、妨害波のピークが抑圧される程度も制限されることとなる。換言すれば、発振回路が発生するクロックの周波数における妨害波はスペクトラム拡散されるが、ライン周波数はスペクトラム拡散されず、大きなピークを持つ妨害波が存在する。特許文献1に記載される発振回路よりも広範囲に妨害波を拡散させるためには、水平同期信号の周波数であるライン周波数をも変動させる程度に大きく変調する必要がある。
ところが、本発明者が検討した結果、ライン周波数にもスペクトラム拡散を適用した場合には、液晶の焼き付きの問題が発生する恐れがあることがわかった。そもそも液晶表示装置では、液晶の焼き付きを予防するために、カラム反転駆動、ドット反転駆動など、それぞれの画素における駆動電圧の極性を、フレーム毎に反転する駆動方式が採用されている。このような液晶表示装置のライン周波数にスペクトラム拡散を適用すると、各画素について正極性の駆動電圧が印加される時間と負極性の駆動電圧が印加される時間とが必ずしも一致するとは限らず、アンバランスが生じた画素で液晶の焼き付きが発生する恐れがあることがわかった。
本発明の目的は、表示駆動回路におけるクロックに、ライン周波数をも変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することである。
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、下記の通りである。
すなわち、1フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを供給するクロック生成回路を備える。クロック生成回路は、複数のラインのそれぞれに対応する水平同期信号の周期が、同一フレーム内では分散し、連続するフレーム間で対応するライン毎に等しくなるように、前記クロックをスペクトラム拡散する。
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕<ライン周期をフレーム内で分散し連続するフレーム間で等しくするスペクトラム拡散>
本願において開示される代表的な実施の形態は、1フレームが複数のラインで構成される液晶表示パネル(2)を駆動する表示駆動回路(1)であって、クロック生成回路(4)を備え、以下のように構成される。前記クロック生成回路は、前記複数のラインを駆動するタイミングの基準となる水平同期信号(HSYNC)を生成するためのクロック(CLK)を生成する。前記クロック生成回路は、フレーム内の各ラインに対応する前記水平同期信号の周期が、同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、前記クロックをスペクトラム拡散する。
本願において開示される代表的な実施の形態は、1フレームが複数のラインで構成される液晶表示パネル(2)を駆動する表示駆動回路(1)であって、クロック生成回路(4)を備え、以下のように構成される。前記クロック生成回路は、前記複数のラインを駆動するタイミングの基準となる水平同期信号(HSYNC)を生成するためのクロック(CLK)を生成する。前記クロック生成回路は、フレーム内の各ラインに対応する前記水平同期信号の周期が、同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、前記クロックをスペクトラム拡散する。
これにより、表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。
〔2〕<フレーム周波数一定>
項1において、前記クロック生成回路は、フレーム周波数を一定に保つように、前記クロックをスペクトラム拡散する。
項1において、前記クロック生成回路は、フレーム周波数を一定に保つように、前記クロックをスペクトラム拡散する。
これにより、フレーム周波数が低下することによってフリッカが発生し、フレーム周波数が高くなることによって消費電力が増加する、それぞれの問題の発生を抑えることができる。
〔3〕<スペクトラム拡散パターンの均一化>
項2において、前記クロック生成回路は、フレーム内の各ラインに対応する水平同期信号の周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、前記クロックをスペクトラム拡散する。
項2において、前記クロック生成回路は、フレーム内の各ラインに対応する水平同期信号の周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、前記クロックをスペクトラム拡散する。
これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、制御することができる。各ラインに対応する水平同期信号の周期は、そのラインの画素が表示駆動される時間に対応する。このとき、1フレーム内で見ると水平同期信号の周期はスペクトラム拡散によって、ライン毎に異なる値となるが、同一のラインについて複数フレームに渡る積分値は、上述のように構成することによって均一化されるからである。
〔4〕<ライン周期を8ライン周期で分散>
項2において、前記クロック生成回路は、フレーム内の各ラインに対応する周期の水平同期信号の周波数の拡散パターンが、フレーム内で隣接する8ライン周期で繰り返されるように、前記クロックをスペクトラム拡散する。
項2において、前記クロック生成回路は、フレーム内の各ラインに対応する周期の水平同期信号の周波数の拡散パターンが、フレーム内で隣接する8ライン周期で繰り返されるように、前記クロックをスペクトラム拡散する。
これにより、一般に普及する種々の表示パネルに広く整合性良く適用することができる。WVGA,qHD,HD720,F−HD,WQHDなど多くの表示パネルが、8の倍数のライン数を持つからである。
〔5〕<スペクトラム拡散発振回路>
項1において、前記クロック生成回路は、前記クロックを生成する発振回路(6)と、前記発振回路の発振周波数(fOSC)を中心周波数(ft)から変更させることが可能な発振周波数制御回路(7)とを備える。前記発振周波数制御回路は、前記発振周波数を、前記中心周波数から高くするか低くするかを、前記水平同期信号に同期して切替える。
項1において、前記クロック生成回路は、前記クロックを生成する発振回路(6)と、前記発振回路の発振周波数(fOSC)を中心周波数(ft)から変更させることが可能な発振周波数制御回路(7)とを備える。前記発振周波数制御回路は、前記発振周波数を、前記中心周波数から高くするか低くするかを、前記水平同期信号に同期して切替える。
これにより、水平同期信号の周期を、対応するライン毎に正確に制御することができるクロック発振回路を、簡単な回路で実現することができる。
〔6〕<ライン毎の表示駆動期間の均一化>
項5において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応する水平同期信号を生成するクロックが、前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を切替える。
項5において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応する水平同期信号を生成するクロックが、前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を切替える。
これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、制御することができる。項3と同様の動作による効果である。
〔7〕<発振周波数の制御回路>
項5において、前記発振回路は入力される制御値(COSC)によって発振周波数(fOSC)が指定される。前記発振周波数制御回路は、セレクタ(21)と前記セレクタを制御するセレクトタイミング制御回路(8)とを備える。前記セレクタ(21)は、前記発振回路の前記中心周波数を規定するトリミング値(Nt)と、前記トリミング値に第1の値が加算された値(Nt+Nup)と、前記トリミング値から第2の値が減算された値(Nt−Ndw)とを含む、複数の制御値から1個の制御値を選択して前記発振回路に供給する。前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から1個の制御値を選択させる。
項5において、前記発振回路は入力される制御値(COSC)によって発振周波数(fOSC)が指定される。前記発振周波数制御回路は、セレクタ(21)と前記セレクタを制御するセレクトタイミング制御回路(8)とを備える。前記セレクタ(21)は、前記発振回路の前記中心周波数を規定するトリミング値(Nt)と、前記トリミング値に第1の値が加算された値(Nt+Nup)と、前記トリミング値から第2の値が減算された値(Nt−Ndw)とを含む、複数の制御値から1個の制御値を選択して前記発振回路に供給する。前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から1個の制御値を選択させる。
これにより、発振周波数制御回路を、水平同期信号に同期して動作する論理回路で構成し、スペクトラム拡散をディジタル的に制御することができるからである。例えば、発振周波数を、発振器の中心周波数ftに対し1ライン毎にft+Δfとft−Δfの間で交互に切替え、又は、ft、ft+Δf、f0、ft−Δf、ftを繰り返すように切替え、或いはさらに多段階に、ft、ft+Δf1、ft+Δf2、ft+Δf1、ft、ft−Δf1、ft−Δf2、ft−Δf1、ftを繰り返すように切替えるなどである。このように、所望の繰り返しパターンを正確に発生させる制御回路を、簡単な回路で実現することができる。
〔8〕<拡散周波数を設定するレジスタ>
項7において、前記表示駆動回路は、前記トリミング値を格納可能なメモリ(19)と、前記第1の値と前記第2の値をそれぞれ格納可能なレジスタ(25〜28)とをさらに備える。
項7において、前記表示駆動回路は、前記トリミング値を格納可能なメモリ(19)と、前記第1の値と前記第2の値をそれぞれ格納可能なレジスタ(25〜28)とをさらに備える。
これにより、クロック生成回路におけるスペクトラム拡散の中心周波数と上側及び下側の周波数調整値を、それぞれ設定することができるように、表示駆動回路を構成することができる。中心周波数(ft)は例えば、出荷時のテストによって適切な値を求め、トリミング値(Trim値,Nt)として与えることができ、周波数調整値(Δf)は、搭載される装置ごとに最適化された値(Nup,Ndw等)を、レジスタ(25〜28)に書き込んで指定することができる。
〔9〕<ライン周期をフレーム内で分散し連続するフレーム間で等しくするスペクトラム拡散>
本願において開示される代表的な実施の形態は、1フレームが複数のラインで構成される液晶表示パネル(2)を駆動する表示駆動回路(1)であって、前記複数のラインを駆動するタイミングの基準となるクロック(CLK)を供給するクロック生成回路(4)を備え、以下のように構成される。前記クロック生成回路は、前記クロックを生成する発振回路(6)と、前記クロックの周波数(fOSC)を中心周波数(ft)から変更させる変更量(0±Δf)をライン毎に切替え可能な発振周波数制御回路(7)とを備える。前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、前記発振回路を制御する。
本願において開示される代表的な実施の形態は、1フレームが複数のラインで構成される液晶表示パネル(2)を駆動する表示駆動回路(1)であって、前記複数のラインを駆動するタイミングの基準となるクロック(CLK)を供給するクロック生成回路(4)を備え、以下のように構成される。前記クロック生成回路は、前記クロックを生成する発振回路(6)と、前記クロックの周波数(fOSC)を中心周波数(ft)から変更させる変更量(0±Δf)をライン毎に切替え可能な発振周波数制御回路(7)とを備える。前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、前記発振回路を制御する。
これにより、表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。
〔10〕<フレーム周波数一定>
項9において、前記発振周波数制御回路は、フレーム内の全てのラインに対応する前記変更量の合計が、異なるフレーム間で一定となるように、前記発振回路を制御する。
項9において、前記発振周波数制御回路は、フレーム内の全てのラインに対応する前記変更量の合計が、異なるフレーム間で一定となるように、前記発振回路を制御する。
これにより、フレーム周波数を一定に保つことができる。フレーム周波数が低下することによってフリッカが発生し、フレーム周波数が高くなることによって消費電力が増加する、それぞれの問題の発生を抑えることができる。
〔11〕<スペクトラム拡散パターンの均一化>
項10において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、全てのラインについて同じ値になるように、前記発振回路を制御する。
項10において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、全てのラインについて同じ値になるように、前記発振回路を制御する。
これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、前記発振回路を制御することができる。項3と同様の動作による効果である。
〔12〕<ライン周期を8ライン周期で分散>
項10において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、フレーム内で隣接する8ライン周期で周期的に変わるように、前記発振回路を制御する。
項10において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、フレーム内で隣接する8ライン周期で周期的に変わるように、前記発振回路を制御する。
これにより、一般に普及する種々の表示パネルに広く整合性良く適用することができる。項4と同様の動作による効果である。
〔13〕<ライン毎の表示駆動期間の均一化>
項9において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて水平同期信号が生成されるラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて水平同期信号が生成されるラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応するクロックが前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を制御する。
項9において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて水平同期信号が生成されるラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて水平同期信号が生成されるラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応するクロックが前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を制御する。
これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、前記発振回路を制御することができる。項3と同様の動作による効果である。
〔14〕<発振周波数の制御回路>
項9において、前記発振回路は入力される制御値(COSC)によって発振周波数(fOSC)が指定される。前記発振周波数制御回路は、セレクタ(21)と前記セレクタを制御するセレクトタイミング制御回路(8)とを備える。前記セレクタ(21)は、前記発振回路の前記中心周波数を規定するトリミング値(Nt)と、前記トリミング値に第1の値が加算された値(Nt+Nup)と、前記トリミング値から第2の値が減算された値(Nt−Ndw)とを含む、複数の制御値から1個の制御値を選択して前記発振回路に供給する。前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から1個の制御値を選択させる。
項9において、前記発振回路は入力される制御値(COSC)によって発振周波数(fOSC)が指定される。前記発振周波数制御回路は、セレクタ(21)と前記セレクタを制御するセレクトタイミング制御回路(8)とを備える。前記セレクタ(21)は、前記発振回路の前記中心周波数を規定するトリミング値(Nt)と、前記トリミング値に第1の値が加算された値(Nt+Nup)と、前記トリミング値から第2の値が減算された値(Nt−Ndw)とを含む、複数の制御値から1個の制御値を選択して前記発振回路に供給する。前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から1個の制御値を選択させる。
これにより、発振周波数制御回路を、水平同期信号に同期して動作する論理回路で構成し、スペクトラム拡散をディジタル的に制御することができるからである。項7と同様の動作による効果である。
〔15〕<拡散周波数を設定するレジスタ>
項14において、前記トリミング値を格納可能なメモリ(19)と、前記第1の値と前記第2の値をそれぞれ格納可能なレジスタ(25〜28)とをさらに備える。
項14において、前記トリミング値を格納可能なメモリ(19)と、前記第1の値と前記第2の値をそれぞれ格納可能なレジスタ(25〜28)とをさらに備える。
これにより、クロック生成回路におけるスペクトラム拡散の中心周波数と上側及び下側の周波数調整値を、それぞれ設定することができるように、表示駆動回路を構成することができる。項8と同様の動作による効果である。
2.実施の形態の詳細
実施の形態について更に詳述する。
実施の形態について更に詳述する。
〔実施形態1〕
図1は、本発明の表示駆動回路1の一構成例を示すブロック図であり、図2は、表示駆動回路1が接続される表示パネル2の電極構成を例示する平面図である。
図1は、本発明の表示駆動回路1の一構成例を示すブロック図であり、図2は、表示駆動回路1が接続される表示パネル2の電極構成を例示する平面図である。
表示駆動回路1は、表示パネル2とホストプロセッサ3とに接続され、特に制限されないが、例えば、公知のCMOS(Complementary Metal-Oxide-Semiconductor)半導体製造技術を用いて、シリコンなどの単一半導体基板上に形成される。タッチパネルコントローラやMPUを同一チップ上に混載して、タッチパネルコントローラ内蔵表示ドライバ(複合IC)として構成されてもよい。複合ICは、タッチパネルが積層された表示パネル2に接続され、表示パネル2に表示されるアイコンに対応する座標が、タッチ操作されたことを、積層されるタッチパネルで検出するなどの、連携した動作に適する。表示パネル2とタッチパネルの積層方法は、一体として実装されるインセル方式でも良いし、タッチパネルと上面に設置されるカバーガラスとが一体化された、オンセル方式のカバーガラス一体構成であってもよい。
図2には、表示駆動回路1が接続される表示パネル2の構成が例示される。表示パネル2は横方向に形成された走査電極としてのゲート配線G1〜Gmと縦方向に形成された信号電極としてのソース配線S1〜Snとが配置され、その交点部分には、選択端子が対応する走査電極に接続され入力端子が対応する信号電極に接続された、多数の表示セルが配置される。表示セルは、ゲート配線にゲート端子がソース配線にソース端子が接続されるトランスファゲートTrと、トランスファゲートTrのドレイン端子と共通電圧Vcomの間に形成された液晶素子による画素容量Cによって構成される。トランスファゲートTrの構造は対称であり、上述のドレイン端子とソース端子の関係は逆でもよい。走査電極であるゲート配線G1〜Gmは、表示パネル2に形成されたゲート駆動回路(Gate In Panel)18によって順次走査される。ゲート駆動回路18は、特に制限されないが例えば、シフトレジスタと各ゲート配線G1〜Gmを駆動するためのアンプを含み、表示パネル2のガラス基板上に形成された薄膜トランジスタ(TFT:Thin Film Transistor)を使って構成される。ゲート駆動回路18を制御するための信号Gctlと信号電極としてのソース配線S1〜Snは、表示駆動回路1から供給される。ソース配線S1〜Snには、直接またはデマルチプレクサを介して、表示されるべき輝度(画像データ)に対応する電圧レベル(表示レベル)の信号が印加され、ゲート配線G1〜Gmによって選択されたラインの画素容量Cが並列に充電される。画素容量Cに保持される電荷によって形成される電界の大きさにより、液晶の偏光の大きさが決まり、光の透過量即ちその画素の輝度が決まる。画素容量Cは次のフレームで同じラインが選択され新たな表示レベルが充電されるまで、電荷を保持して同じ輝度を表示する。画素容量Cに表示レベルに対応する電荷を転送するために、走査電極と信号電極を上述のように駆動することを、表示駆動と称し、表示駆動期間(略して表示期間と言う場合も含む)は、表示駆動が行われる期間を意味する。表示パネル2の構成は、図示された例に制限されず任意である。例えば、ゲート駆動回路を備える代わりに、ゲート配線G1〜Gmが表示駆動回路1によって直接駆動される構成とすることもできる。
図1についての説明に戻る。
表示駆動回路1は、制御信号インターフェース16と、画像データインターフェース17と、制御部(TCON)5と、ゲート制御ドライバ14と、メモリ13と、データラッチ回路12と、階調電圧選択回路11と、ソースドライバ10と、電源回路15と、クロック生成回路4とを含んで構成される。図1において、表示のためにゲート配線を制御するための信号や画像データ信号は、幅のある矢印で示され、各回路動作を制御するための主な制御信号やタイミング信号は、実線の矢印で示され、電源供給配線は図示が省略されている。また、図では信号線のバス表示は省略されているが、各信号線は1本または複数本のアナログまたはディジタル信号配線によって構成される。表示駆動回路1は、制御信号インターフェース16を介してシステムバスによりホストプロセッサ3と接続され、制御コマンドを受信し、内部の各種パラメータを送受信する。画像データインターフェース17は、例えば表示デバイスの標準的な通信インターフェースの1つである、MIPI−DSI(Mobile Industry Processor Interface Display Serial Interface)に準拠するインターフェースである。表示駆動回路1は、画像データインターフェース17を介して、ホストプロセッサ3と接続され、表示パネル2に表示すべき画像データを高速に受信し、垂直同期信号(Vsync)及び水平同期信号(Hsync)などのタイミング情報も合わせて受信する。
制御部(TCON)5は、ホストプロセッサ3から受信した制御コマンドやパラメータを保持するコマンドレジスタ(不図示)とパラメータレジスタ(不図示)を備え、それに基づいて、各回路の動作を制御する。また、MPUやタッチパネルコントローラが混載または外付けされる場合には、それらにホストプロセッサ3から受信した制御コマンドやパラメータを転送し、MPUからタッチ位置や状態などのデータをホストプロセッサ3に送信するための中継を行う。
クロック生成回路4は、内部クロックCLKを生成して制御部5に供給し、制御部5は、内部クロックCLKから内部同期信号としての垂直同期信号(VSYNC)及び水平同期信号(HSYNC)を生成する。内部同期信号としての垂直同期信号(VSYNC)及び水平同期信号(HSYNC)は、画像データインターフェース17が受信する、ホストプロセッサ3と同期するための垂直同期信号(Vsync)及び水平同期信号(Hsync)とは非同期とすることができる。制御部5は、内部クロックCLKと内部同期信号としての垂直同期信号(VSYNC)及び水平同期信号(HSYNC)に基づいて、ゲート制御ドライバ25を制御して表示パネル2へ供給する制御信号Gctlを出力させ、ソースドライバ10等を制御して表示パネル2へ供給するソース駆動信号S1〜Snを出力させる。表示パネル2のゲート駆動回路18を制御するための信号Gctlは、例えばシフトレジスタのシフト動作のためのクロック、初段に入力される開始フラグG_ST、その他、シフトの方向を規定するG_UP/G_DN、シフト動作を一時停止させるG_EN(イネーブル)などの各信号で構成される。
制御部5は、内部クロックCLKと内部同期信号である垂直同期信号(VSYNC)及び水平同期信号(HSYNC)とに基づいて、画像データインターフェース17が受信する画像データを、メモリ13に書き込む。メモリ13はSRAM(Static Random Access Memory)であり、フレームメモリとして機能する。メモリ13から1ライン分の画像データがデータラッチ12に読み出される。階調電圧選択回路11は、データラッチ12からディジタル値で供給される1ライン分の画像データを、並列に、対応するアナログの階調電圧に変換してソースドライバ10に供給する。階調電圧選択回路11は、図示が省略されている階調電圧生成回路によって生成されて供給される多階調のアナログ階調電圧の中から、ディジタル値の画像データに対応する1つのアナログ階調電圧を選択して出力し、または選択する複数の階調電圧から新たに中間の階調電圧を生成して、ソースドライバ10に供給する。ソースドライバ10は、入力された階調電圧を電流増幅して、表示パネル2のソース配線S1〜Snを駆動する。本明細書では、このときの電圧をソース駆動電圧或いは略して駆動電圧と呼ぶ。
電源回路15は、昇圧回路、降圧回路、安定化回路(レギュレータ)などを含んで構成され、外部から供給される電源から、表示駆動回路1内の各回路で使用される内部電源を生成する。
上述の表示駆動回路1は、フレームメモリ13を内蔵する構成例について説明したが、フレームメモリを内蔵しない構成も採用し得る。但し、本発明ではライン周波数がスペクトラム変調されるので、その変動分を吸収することができる程度の、バッファ(例えばラインメモリ)は必要である。フレームメモリ13を内蔵する構成例では、表示する画像が静止画の場合に、1フレームの静止画をフレームメモリ13に保持し、繰り返し読み出して表示することにより、静止画が表示される期間のホストプロセッサ3からの画像データの転送を省略することができる。一方、フレームメモリを内蔵しない構成ではチップ面積が小さくて済み、コストが低減される。
ホストプロセッサ3は画像データを生成し、表示駆動回路1はホストプロセッサ3から受け取った画像データを表示パネル2に表示するための表示制御を行う。特に制限されないが、ホストプロセッサ3は、タッチコントローラとそれを制御するMPUと、直接または表示駆動回路1の制御部5を介して接続される。接触イベントが発生したときの位置座標のデータをMPUから取得し、表示パネル2における位置座標のデータと表示駆動回路1に与えて表示させた表示画面との関係から、タッチパネルの操作による入力を解析する。また、ホストプロセッサ3には夫々図示を省略する、通信制御ユニット、画像処理ユニット、音声処理ユニット、及びその他アクセラレータなどが内蔵され或いは接続されることによって、例えば携帯端末が構成される。
表示駆動回路1の動作について説明する。
表示駆動回路1においてクロック生成回路4は、複数のラインを駆動するタイミングの基準となる水平同期信号HSYNCを生成するためのクロックCLKを供給する。クロック生成回路4は、フレーム内の各ラインに対応する水平同期信号HSYNCの周期が、同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、クロックCLKをスペクトラム拡散する。
これにより、表示駆動回路におけるクロックに、ライン周波数をも変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。ライン周波数は、水平同期信号HSYNCの周期の逆数であるので、フレーム内でのライン周波数の分布がスペクトラム拡散され、ライン周波数のピーク電力は低下する。水平同期信号HSYNCを生成するためのクロックCLKについても、同様に、クロックの発振周波数(fOSC)がフレーム内でスペクトラム拡散され、そのピーク電力は低下する。さらに、水平同期信号HSYNCの周期が連続する2フレーム間ではライン毎に等しくなるようにすることによって、液晶の焼き付きが防止される。液晶表示パネルでは、液晶の焼き付きを防止するために、それぞれの画素におけるソース駆動電圧の極性を、フレーム毎に反転する駆動方式が採用されている。反転駆動には、カラム反転駆動、ドット反転駆動など、種々の方式があるが、いずれの方式であっても、1ラインに接続される画素に印加される駆動電圧の極性が、次のフレームでは反転される。1ラインに接続される画素に駆動電圧が印加される時間は、そのラインの水平同期信号HSYNCの周期で決まる。したがって、連続する2フレーム間で同じラインの水平同期信号HSYNCの周期が等しくなるようにすることによって、各画素について正極性の駆動電圧が印加される時間と負極性の駆動電圧が印加される時間とを一致させることができる。これにより、液晶の焼き付きが防止される。上記の「連続する2フレーム間で(中略)等しく」とは、連続する2フレーム毎に等しければよく、第1フレームと次の第2フレーム、第3フレームと次の第4フレーム、…でそれぞれ等しければよいので、第1、第2フレームと第3、第4フレームとでは、同じラインの水平同期信号HSYNCの周期を異ならせても良い。また、「等しい」「一致」とは、数学的に完全に等しいことを意味するものではなく、液晶の焼き付きを許容することができる範囲内に抑えられる程度であれば、その程度の誤差を含んでいても良い。
このとき、フレーム周波数もフレーム毎に変化するように構成することができる。これにより、フレーム周波数に対してもスペクトラム拡散が適用され、ピーク電力を低下させることができる。しかし、フレーム周波数は、高くすることにより消費電力が増大し、低くすることによってフリッカを生じる恐れがある。これを防止するためには、フレーム周波数は、一定に保つのが好適である。即ち、フレーム内の全てのラインに対応するクロック周波数の変更量の合計が、異なるフレーム間で一定となるように、クロック生成回路4におけるスペクトラム拡散を制御する。具体的な制御方法については後述する。これにより、フレーム周波数を一定に保つことができる。フレーム周波数が低下することによってフリッカが発生し、フレーム周波数が高くなることによって消費電力が増加する、それぞれの問題の発生を抑えることができる。
クロック生成回路4は、フレーム内の各ラインに対応する水平同期信号HSYNCの周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、クロックCLKをスペクトラム拡散すると、さらに好適である。
これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、制御することができるからである。各ラインに対応する水平同期信号HSYNCの周期は、そのラインの画素が表示駆動される時間に対応する。このとき、1フレーム内で見ると水平同期信号HSYNCの周期はスペクトラム拡散によって、ライン毎に異なる値となるが、同一のラインについて複数フレームに渡る積分値は、上述のように構成することによって均一化されるからである。
クロック生成回路4は、フレーム内の各ラインに対応する周期の水平同期信号HSYNCの周波数の拡散パターンが、フレーム内で隣接する8ライン周期で繰り返されるようにクロックCLKをスペクトラム拡散すると、さらに好適である。
これにより、一般に普及する種々の表示パネルに広く整合性良く適用することができる。WVGAは480画素×800ライン,qHDは540画素×960ライン,HD720は720画素×1280ライン,F−HDは1080画素×1920ライン,WQHDは1440画素×2560ラインであり、多くの表示パネルが、8の倍数のライン数を持つからである。
〔実施形態2〕
より具体的な実施の形態について説明する。
より具体的な実施の形態について説明する。
図3は、本発明のスペクトラム拡散の拡散パターンを表す説明図である。横軸は時刻であり4フレームの表示期間が示される。縦軸方向には、最上段に各フレームでの反転駆動の駆動パターンが模式的に図示され、その下には上から順に、垂直同期信号VSYNC、拡散パターン、反転駆動を制御する制御信号Phase INVが示される。時刻t10〜t20、t20〜t30、t30〜t40、t40〜t50に、それぞれframe1,frame2,frame3,frame4が示されている。反転駆動の駆動パターンは、フレーム毎に反転され、frame1(時刻t10〜t20)とframe3(時刻t30〜t40)、frame2(時刻t20〜t30)とframe4(時刻t40〜t50)がそれぞれ同じパターン、連続するフレームどうしは反転したパターンとなる。クロック生成回路4におけるクロックのスペクトラム拡散のための拡散パターンは、ライン毎に周波数を変更させるものであって、frame1〜4の4フレーム対してAフェーズとBフェーズの2種類を用意する。連続するframe1とframe2には同じAフェーズが適用され、次に連続するframe3とframe4にはBフェーズが適用される。Phase INVは、このフェーズの切替えを制御するための制御信号であり、2フレーム間隔で時刻t10とt30にアサートされる。frame1とframe2は反転駆動により同じラインに印加される駆動電圧の極性は、フレーム間で互いに反転されているので、同じ拡散パターン(同じフェーズ)が適用されることにより、各画素について正極性の駆動電圧が印加される時間と負極性の駆動電圧が印加される時間とを一致させることができ、液晶の焼き付きが防止される。
図4は、液晶表示パネルの反転駆動について説明する説明図である。図3に示される反転駆動の駆動パターンは、ライン単位で同じ極性の駆動電圧が印加される例であるが、図4には、さらに画素単位にも駆動電圧の極性が反転される方式が、模式的に示される。同じラインの隣接する画素どうし、また、隣接するラインの隣接する画素どうしで、駆動電圧の極性が互いに反転される。しかし、その印加パターンは連続するフレーム間でさらに反転されるので、画素単位でみると、連続するフレーム間で駆動電圧の極性が互いに反転される。このように、液晶の焼き付きを防止する種々の反転駆動方式があるが、どの方式の場合でも、画素単位でみると連続するフレーム間で駆動電圧の極性が互いに反転されるので、連続する2フレームに同じ拡散パターンを適用することにより、液晶の焼き付きが防止される。
図5は、本発明のスペクトラム拡散を行うことができるクロック生成回路4の構成例を示す回路図である。
クロック生成回路4は、クロックCLKを生成する発振回路6と、発振回路6の発振周波数(fOSC)を中心周波数(ft)から変更させることが可能な発振周波数制御回路7とを含んで構成される。発振周波数制御回路7は、発振回路6の発振周波数(fOSC)を、中心周波数(ft)から高くするか低くするかを、垂直同期信号VSYNCと水平同期信号HSYNCに同期して切替える。
発振回路6は、入力される制御値(COSC)によって発振周波数(fOSC)が調整可能な発振回路であり、図示されるように、リングオッシレータとそのフィードバック経路内に挿入されたRCローパスフィルタによって構成され、RCローパスフィルタの周波数特性は、入力される制御値(COSC)によって制御される。リングオッシレータは5段のインバータINV1〜INV5と、抵抗R0とR1〜R63による抵抗値可変のラダー抵抗とが直列に接続され、初段のインバータINV1の入力に接地電位との間に容量C0が接続されている。抵抗R0とR1〜R63による抵抗値可変のラダー抵抗は、タップごとにスイッチs0〜s63が接続され、最終段のインバータINV5の出力をどのタップにフィードバックするかを、入力される制御値COSCによって抵抗値を調整することができるように構成されている。セレクタ20は、6ビットの制御値COSCをデコードすることによって、スイッチs0〜s63の選択信号S0〜S63のうちの1本を活性化する。RCローパスフィルタは、選択されるタップに応じて、その時定数をC0×R0からC0×(R0+R1+R2+・・・R63)までの64階調で調整される。リングオッシレータは、RCローパスフィルタの時定数によって、その発振周波数(fOSC)が調整される。表示駆動回路1の制御部(TCNT)5を始めとする各回路に供給される、クロックCLKは、バッファとして機能するインバータINV0を介して出力される。
発振周波数制御回路7は、セレクタ21とセレクトタイミング制御回路8と加算器22と減算器23とレジスタ24〜26を含んで構成される。図1には図示が省略されているが、表示駆動回路1内の不揮発性メモリ19から、発振回路6のトリミング値(Trim値,Nt)が供給される。トリミング値(Trim値,Nt)は、製造ばらつきを吸収して発振回路6の発振周波数(fOSC)が所定の中心周波数(ft)となるように求められた制御値(COSC)の値である。加算器22はこのトリミング値(Trim値,Nt)にレジスタ25に保持される所定の値Nupを加算してNt+Nupをセレクタ21に出力し、減算器23はこのトリミング値(Trim値,Nt)からレジスタ26に保持される所定の値Ndwを減算してNt−Ndwをセレクタ21に出力する。制御値(COSC)=Ntのとき発振回路6の発振周波数(fOSC)が所定の中心周波数(ft)となり、制御値(COSC)=Nt+Nupのとき発振周波数(fOSC)=ft+Δf、制御値(COSC)=Nt−Ndwのとき発振周波数(fOSC)=ft−Δfとなるように、レジスタ25と26の値を設定する。セレクトタイミング制御回路8は、垂直同期信号VSYNCと水平同期信号HSYNCとに同期して、セレクタ21を制御する2ビットの制御信号Cmodを所定のパターンに従って制御する。セレクタ21は、制御信号Cmodに従って、対応するライン毎にクロック周波数を制御する制御値(COSC)を、NtとNt+NupとNt−Ndwの間で切り替える。垂直同期信号VSYNCと水平同期信号HSYNCとに同期することによって、1フレーム内の各ラインに対して、対応するクロック周波数をライン毎に適切かつ正確に割り当てることができる。例えばセレクトタイミング制御回路8内に、垂直同期信号VSYNCで初期化され水平同期信号HSYNCでカウントアップするカウンタを設けることにより、フレーム内でのライン番号を正確に管理することができる。セレクトタイミング制御回路8によって選択される制御信号Cmodのパターンは、即ち発振周波数のスペクトラム拡散パターンであって、例えばレジスタ24に設定される。
これにより、クロック発振回路4を、簡単なディジタル回路で実現することができるので、水平同期信号HSYNCの周期を、対応するライン毎に正確に制御することができる。
クロック発振回路4の動作についてより詳細に説明する。
図6と図7は、第1のスペクトラム拡散パターンの、それぞれAフェーズとBフェーズの動作例を示すタイミングチャートである。図6と図7は、図3に対応する。図3で説明したように、frame1とframe2には同じAフェーズが適用されるので、時刻t10とt20から最初の8ラインについての拡大図が図6に示され、frame3とframe4には同じBフェーズが適用されるので時刻t30とt40から最初の8ラインについての拡大図が図7に示される。図6と図7の横軸は時刻であり、縦軸方向には上から順に、セレクタ21の制御信号Cmod、発振回路6の制御値COSCと発振周波数fOSC及び水平同期信号HSYNCが示される。
図6に示されるAフェーズでは、第1ライン(frame1では時刻t10〜t11、frame2では時刻t20〜t21)では、セレクタ21の制御信号Cmod=1に制御され、発振回路6の制御値COSC=Nt(Trim値)、発振周波数fOSC=中心周波数(ft)となる。次の第2ライン(時刻t11〜t12、t21〜t22)では、Cmod=0に制御され、制御値COSC=Nt+Nup、発振周波数fOSC=ft+Δfとなる。次の第3ライン(時刻t12〜t13、t22〜t23)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第4ライン(時刻t13〜t14、t23〜t24)では、Cmod=2に制御され、制御値COSC=Nt−Ndw、発振周波数fOSC=ft−Δfとなる。以降第5ラインから第8ラインは、第1ラインから第4ラインと同じパターンが繰り返される。その後、8ライン毎に同じパターンが繰り返される。
図7に示されるBフェーズでは、第1ライン(frame3では時刻t30〜t31、frame4では時刻t40〜t41)では、セレクタ21の制御信号Cmod=1に制御され、発振回路6の制御値COSC=Nt(Trim値)、発振周波数fOSC=中心周波数(ft)となる。次の第2ライン(時刻t31〜t32、t41〜t42)では、Cmod=2に制御され、制御値COSC=Nt−Ndw、発振周波数fOSC=ft−Δfとなる。次の第3ライン(時刻t32〜t33、t42〜t43)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第4ライン(時刻t33〜t34、t43〜t44)では、Cmod=0に制御され、制御値COSC=Nt+Nup、発振周波数fOSC=ft+Δfとなる。以降第5ラインから第8ラインは、第1ラインから第4ラインと同じパターンが繰り返される。その後、8ライン毎に同じパターンが繰り返される。
以上のように制御することにより、第1ラインと第3ラインの画素が表示駆動される時には、毎フレームにおいて、発振周波数fOSC=中心周波数(ft)とされる。第2ラインについては、frame1とframe2において発振周波数fOSC=ft+Δfとされ、frame3とframe4において発振周波数fOSC=ft−Δfとされる。第4ラインについては、第2ラインとは逆に、frame1とframe2において発振周波数fOSC=ft−Δfとされ、frame3とframe4において発振周波数fOSC=ft+Δfとされる。第2ラインについてみると、frame1において、発振周波数fOSC=ft+Δfとされたためにライン周期が短縮されたとき、反転駆動により駆動電圧の極性が反転される、次のframe2においても同様に短縮されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。第4ラインについても同様に、frame1において、発振周波数fOSC=ft−Δfとされたためにライン周期が拡大されたとき、反転駆動により駆動電圧の極性が反転される、次のframe2においても同様に拡大されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。
また、図6に示されるAフェーズにおいても図7に示されるBフェーズにおいても、1フレーム内において、発振周波数fOSC=ft+Δfとされるライン数と、発振周波数fOSC=ft−Δfとされるライン数は同数となるので、フレーム周波数は一定となる。さらに、同じ第2ラインについてみると、frame1とframe2において発振周波数fOSC=ft+Δfとされたためにライン周期が短縮されたとき、frame3とframe4において発振周波数fOSC=ft−Δfとされライン周期が拡大される。これに対して第4ラインについてみると、第2ラインとは逆に、frame1とframe2において発振周波数fOSC=ft−Δfとされたためにライン周期が拡大されたとき、frame3とframe4において発振周波数fOSC=ft+Δfとされライン周期が短縮される。複数のフレームに渡って積分した場合に、全てのラインに対するライン周期の積分値(合計値)は均一化される。
また、実施形態1でも述べたように、スペクトラム拡散パターンを8ライン周期で繰り返すため、一般に普及する種々の表示パネルに広く整合性良く適用することができる。
図8は、第1のスペクトラム拡散パターン(Aフェーズ)におけるパネルノイズの波形を表すタイミングチャートである。図6に対応して同じ時間軸を示したものであって、縦軸方向には上から順に、ライン周期とライン番号(line num.)、発振回路6の制御値COSCと発振周波数fOSC、水平同期信号HSYNC、ソース配線の駆動信号Source及びソース配線に流れる電流によるパネルノイズ(Panel Noise)が示される。ライン周期とライン番号(line num.)、発振回路6の制御値COSCと発振周波数fOSCの制御パターン(スペクトラム拡散パターン)は、図6を引用して説明したAフェーズの通りであるので、説明を省略する。第1ライン(時刻t10〜t11、t20〜t21)においてソース配線は正極側(Posi)に駆動され、その立上り波形に伴って、パネルノイズ(Panel Noise)として正極方向の電流が流れる。次の第2ライン(時刻t11〜t12、t21〜t22)においては、ソース配線は負極側(Nega)に駆動され、その立下がり波形に伴って、パネルノイズ(Panel Noise)として負極方向の電流が流れる。以降、ライン毎に正極と負極のパネルノイズ(Panel Noise)が交互に現れる。その絶対値は、ソース配線S1〜Sn毎に、その画素の画像データによって異なる。
図9は、第1のスペクトラム拡散パターンにおける輻射ノイズの周波数分布図である。比較例として、スペクトラム拡散を行わない場合の輻射ノイズの周波数分布図を図10に示す。横軸は周波数であり、縦軸は、パネルノイズによる輻射(EMI)の電力が示される。スペクトラム拡散を行わない場合(図10)は、発振回路6の発振周波数fOSCは、トリミングによって調整された中心周波数ftで一定であり、発振回路6のクロックCLKに起因するノイズによる輻射(EMI)は、その発振周波数ftに大きなピークを持つ。また、パネルノイズによる輻射(EMI)は、ライン周波数がスペクトラム拡散されないので、その中心周波数f0pに大きなピークを持つ。図10に示されるように、場合によっては許容値を上回る場合がある。本実施形態1に示されるように、発振回路6の発振周波数fOSCを、中心周波数ftとft+Δf、ft−Δfの3通りに拡散することにより、図9に示されるように、発振回路6のクロックCLKに起因するノイズによる輻射(EMI)は、その3通りの周波数ftとft+Δfとft−Δfとに拡散される。クロックCLK自体の合計の電力は拡散しない場合と等しいので、スペクトラム拡散によって、その電力が3分割され、ピークは低くなる。本発明により、ライン周波数も同様にスペクトラム拡散されるので、パネルノイズによる輻射(EMI)も3分割され、ピークは低くなる。
〔実施形態3〕
スペクトラム拡散パターンの変形例について説明する。スペクトラム拡散パターンは、実施形態1において説明した条件を満たせば、他の多様な組合せによっても実施することができる。
スペクトラム拡散パターンの変形例について説明する。スペクトラム拡散パターンは、実施形態1において説明した条件を満たせば、他の多様な組合せによっても実施することができる。
図11は、上述の実施形態2に示した第1のスペクトラム拡散パターンを表す説明図であり、図12〜14は、それとは異なる第2〜第4のスペクトラム拡散パターンを表す説明図である。各図には連続するframe1〜frame4について、先頭の8ラインを代表として、スペクトラム拡散のパターンが示される。ライン番号(line num.)ごとに、発振回路6の発振周波数の制御「f−control」、ライン周期「1H」、発振回路6の発振周波数「fOSC」、ソース駆動電圧の極性「Source」が示される。「f−control」には、発振回路6の発振周波数を中心周波数(ft)とする「typ」、ft+Δfとする「f−up」、ft−Δfとする「f−down」が示され、「1H」と「fOSC」には対応するライン周期と発振回路6の発振周波数がそれぞれ示される。「Source」には正極「Posi.」と負極「Nega.」のいずれかが示される。先頭の8ラインのみが示されるが、それ以降のラインも上述の通り8ライン周期で繰り返すのが好適である。
図11に示される第1のスペクトラム拡散パターンにおいて、実施形態2で説明した通り、frame1ではf−controlがtyp,f−up,typ,f−down,typ,f−up,typ,f−downの順で制御され(Aフェーズ)、反転駆動されるframe2には同じパターン(Aフェーズ)が適用される。後続のframe3とframe4ではf−controlが逆相のtyp,f−down,typ,f−up,typ,f−down,typ,f−upの順で制御される(Bフェーズ)。
図12に示される第2のスペクトラム拡散パターンにおいては、frame1ではf−controlがtyp,f−up,typ,f−up,typ,f−down,typ,f−downの順で制御され(Aフェーズ)、反転駆動されるframe2には同じパターン(Aフェーズ)が適用される。後続のframe3とframe4ではf−controlが逆相のtyp,f−down,typ,f−down,typ,f−up,typ,f−upの順で制御される(Bフェーズ)。第1のスペクトラム拡散パターンとは、第4ラインと第8ラインでの発振周波数の制御方向が逆になっているが、同じラインには連続する2フレームで同じパターンが適用されているので、第1のスペクトラム拡散パターンと同様に液晶の焼き付きを防止する効果が得られる。また、各フレームにおいて発振周波数を高めるラインと低めるラインの数は等しく、同じラインを複数のフレームに渡って見たときに、発振周波数を高める制御と低める制御の数は等しくされているので、他の効果についても同様に得られる。
図13に示される第3のスペクトラム拡散パターンにおいては、frame1ではf−controlがtyp,f−up,f−up,typ,typ,f−down,f−down,typの順で制御され(Aフェーズ)、反転駆動されるframe2には同じパターン(Aフェーズ)が適用される。後続のframe3とframe4ではf−controlが逆相のtyp,f−down,f−down,typ,typ,f−up,f−up,typの順で制御される(Bフェーズ)。第1のスペクトラム拡散パターンとは、第3、第4ラインと第7、第8ラインでの発振周波数の制御方向が異なるが、得られる効果は同様である。
図14に示される第4のスペクトラム拡散パターンにおいて、frame1ではf−controlがf−up,typ,typ,f−up,f−down,typ,typ,f−downの順で制御され(Aフェーズ)、反転駆動されるframe2には同じパターン(Aフェーズ)が適用される。後続のframe3とframe4ではf−controlが逆相のf−down,typ,typ,f−down,f−up,typ,typ,f−upの順で制御される(Bフェーズ)。第3のスペクトラム拡散パターンとは、全てのラインでの発振周波数の制御方向が異なるが、得られる効果は同様である。
第2のスペクトラム拡散パターンについて、さらに詳しく説明する。
図15と図16は、第2のスペクトラム拡散パターンの、それぞれAフェーズとBフェーズの動作例を示すタイミングチャートである。図15と図16は、図6と図7と同様に図3に対応する。図3で説明したように、frame1とframe2には同じAフェーズが適用され、時刻t10とt20から最初の8ラインについての拡大図が図15に示される。また、frame3とframe4には同じBフェーズが適用され、時刻t30とt40から最初の8ラインについての拡大図が図16に示される。図15と図16の横軸は時刻であり、縦軸方向には上から順に、セレクタ21の制御信号Cmod、発振回路6の制御値COSCと発振周波数fOSC及び水平同期信号HSYNCが示される。
図15に示されるAフェーズでは、第1ライン(frame1では時刻t10〜t11、frame2では時刻t20〜t21)では、セレクタ21の制御信号Cmod=1に制御され、発振回路6の制御値COSC=Nt(Trim値)、発振周波数fOSC=中心周波数(ft)となる。次の第2ライン(時刻t11〜t12、t21〜t22)では、Cmod=0に制御され、制御値COSC=Nt+Nup、発振周波数fOSC=ft+Δfとなる。次の第3ライン(時刻t12〜t13、t22〜t23)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第4ライン(時刻t13〜t14、t23〜t24)では、Cmod=0に制御され、制御値COSC=Nt+Nup、発振周波数fOSC=ft+Δfとなる。次の第5ライン(時刻t14〜t15、t24〜t25)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第6ライン(時刻t15〜t16、t25〜t26)では、Cmod=2に制御され、制御値COSC=Nt−Ndw、発振周波数fOSC=ft−Δfとなる。次の第7ライン(時刻t16〜t17、t26〜t27)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第8ライン(時刻t17〜t18、t27〜t28)では、Cmod=2に制御され、制御値COSC=Nt−Ndw、発振周波数fOSC=ft−Δfとなる。その後、8ライン毎に同じパターンが繰り返される。図6に示される第1のスペクトラム拡散パターンでは、第5ラインから第8ラインに第1ラインから第4ラインと同じパターンが繰り返されているが、第2のスペクトラム拡散パターンでは、第1ラインから第4ラインのパターンと第5ラインから第8ラインのパターンとは異なる。
図16に示されるBフェーズでは、第1ライン(frame3では時刻t30〜t31、frame4では時刻t40〜t41)では、セレクタ21の制御信号Cmod=1に制御され、発振回路6の制御値COSC=Nt(Trim値)、発振周波数fOSC=中心周波数(ft)となる。次の第2ライン(時刻t31〜t32、t41〜t42)では、Cmod=2に制御され、制御値COSC=Nt−Ndw、発振周波数fOSC=ft−Δfとなる。次の第3ライン(時刻t32〜t33、t42〜t43)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第4ライン(時刻t33〜t34、t43〜t44)では、Cmod=2に制御され、制御値COSC=Nt−Ndw、発振周波数fOSC=ft−Δfとなる。次の第5ライン(時刻t34〜t35、t44〜t45)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第6ライン(時刻t35〜t36、t45〜t46)では、Cmod=0に制御され、制御値COSC=Nt+Nup、発振周波数fOSC=ft+Δfとなる。次の第7ライン(時刻t36〜t37、t46〜t47)では、Cmod=1に制御され、制御値COSC=Nt、発振周波数fOSC=ftとなる。次の第8ライン(時刻t37〜t38、t47〜t48)では、Cmod=0に制御され、制御値COSC=Nt+Nup、発振周波数fOSC=ft+Δfとなる。その後、8ライン毎に同じパターンが繰り返される。図7に示される第1のスペクトラム拡散パターンでは、第5ラインから第8ラインに第1ラインから第4ラインと同じパターンが繰り返されているが、第2のスペクトラム拡散パターンでは、第1ラインから第4ラインのパターンと第5ラインから第8ラインのパターンとは異なる。
第1のスペクトラム拡散パターンが、実施形態2で図6と図7を引用して説明した通り、4ライン周期のパターンであるの対し、第2のスペクトラムパターンは、4ラインに周期を持たない8ライン周期のパターンである。このようにスペクトラム拡散のパターンは異なるが、得られる効果は同等である。以上のように制御することにより、第1、第3、第5及び第7ラインは、毎フレームにおいて、発振周波数fOSC=中心周波数(ft)とされる。第2ラインと第4ラインについては、frame1とframe2において発振周波数fOSC=ft+Δfとされ、frame3とframe4において発振周波数fOSC=ft−Δfとされる。第6ラインと第8ラインについては、第2及び第4ラインとは逆に、frame1とframe2において発振周波数fOSC=ft−Δfとされ、frame3とframe4において発振周波数fOSC=ft+Δfとされる。第2及び第4ラインについてみると、frame1において、発振周波数fOSC=ft+Δfとされたためにライン周期が短縮されたとき、反転駆動により駆動電圧の極性が反転される、次のframe2においても同様に短縮されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。第6及び第8ラインの画素についても同様に、frame1において、発振周波数fOSC=ft−Δfとされたためにライン周期が拡大されたとき、反転駆動により駆動電圧の極性が反転される、次のframe2においても同様に拡大されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。
また、図15に示されるAフェーズにおいても図16に示されるBフェーズにおいても、1フレーム内において、発振周波数fOSC=ft+Δfとされるライン数と、発振周波数fOSC=ft−Δfとされるライン数は同数となるので、フレーム周波数は一定となる。さらに、同じ第2及び第4ラインについてみると、frame1とframe2において発振周波数fOSC=ft+Δfとされたためにライン周期が短縮されたとき、frame3とframe4において発振周波数fOSC=ft−Δfとされライン周期が拡大される。これに対して第6及び第8ラインについてみると、第2及び第4ラインとは逆に、frame1とframe2において発振周波数fOSC=ft−Δfとされたためにライン周期が拡大されたとき、frame3とframe4において発振周波数fOSC=ft+Δfとされライン周期が短縮される。複数のフレームに渡って積分した場合に、全てのラインに対するライン周期の積分値(合計値)は均一化される。
また、実施形態1及び2でも述べたように、スペクトラム拡散パターンを8ライン周期で繰り返すため、一般に普及する種々の表示パネルに広く整合性良く適用することができる。
図17は、第1のスペクトラム拡散パターン(Aフェーズ)におけるパネルノイズの波形を表すタイミングチャートである。図15に対応して同じ時間軸を示したものであって、縦軸方向には上から順に、ライン周期とライン番号(line num.)、発振回路6の制御値COSCと発振周波数fOSC、水平同期信号HSYNC、ソース配線の駆動信号Source及びソース配線に流れる電流によるパネルノイズ(Panel Noise)が示される。ライン周期とライン番号(line num.)、発振回路6の制御値COSCと発振周波数fOSCの制御パターン(スペクトラム拡散パターン)は、図15を引用して説明したAフェーズの通りであるので、説明を省略する。第1ライン(時刻t10〜t11、t20〜t21)においてソース配線は正極側(Posi)に駆動され、その立上り波形に伴って、パネルノイズ(Panel Noise)として正極方向の電流が流れる。次の第2ライン(時刻t11〜t12、t21〜t22)においては、ソース配線は負極側(Nega)に駆動され、その立下がり波形に伴って、パネルノイズ(Panel Noise)として負極方向の電流が流れる。以降、ライン毎に正極と負極のパネルノイズ(Panel Noise)が交互に現れる。その絶対値は、ソース配線S1〜Sn毎に、その画素の画像データによって異なる。このとき、輻射ノイズの周波数分布は、図9に示される実施形態2の第1のスペクトラム拡散パターンにおける周波数分布と同様に、ピーク電力が分散されて低くなる。
以上のように、第2のスペクトラム拡散パターンは第1のスペクトラム拡散パターンとは異なるが、実施形態1において説明した条件を満足する点では同様であるので、得られる効果も同等である。詳細な説明は省略するが、他の第3及び第4のスペクトラム拡散パターンについても、同等な効果が得られる。
〔実施形態4〕
実施形態2及び3においては、スペクトラム拡散のため、発振周波数(fOSC)を、トリミング値(Trim値,Nt)によって規定される中心周波数(ft)と、それより高い周波数ft+Δfと、それより低い周波数ft−Δfの3通りの周波数の間で切替え制御を行う例を示した。しかし、本発明はその形態には制限されず、他の制御形態も採用し得る。例えば、中心周波数(ft)を選択肢から除外して、ft+Δfとft−Δfの2通りの周波数の間で切替え制御を行っても良いし、逆に、中心周波数(ft)以外の選択肢をft±Δf1、ft±Δf2、ft±Δf3と多段階に増やす切替え制御を行っても良い。さらには必ずしも中心周波数を明確に規定しないスペクトラム拡散であってもよい。実施形態3に示される各種のスペクトラム拡散パターンについては、周波数の選択肢に合わせて適宜変更される。
実施形態2及び3においては、スペクトラム拡散のため、発振周波数(fOSC)を、トリミング値(Trim値,Nt)によって規定される中心周波数(ft)と、それより高い周波数ft+Δfと、それより低い周波数ft−Δfの3通りの周波数の間で切替え制御を行う例を示した。しかし、本発明はその形態には制限されず、他の制御形態も採用し得る。例えば、中心周波数(ft)を選択肢から除外して、ft+Δfとft−Δfの2通りの周波数の間で切替え制御を行っても良いし、逆に、中心周波数(ft)以外の選択肢をft±Δf1、ft±Δf2、ft±Δf3と多段階に増やす切替え制御を行っても良い。さらには必ずしも中心周波数を明確に規定しないスペクトラム拡散であってもよい。実施形態3に示される各種のスペクトラム拡散パターンについては、周波数の選択肢に合わせて適宜変更される。
図18は、本発明のスペクトラム拡散を行うクロック生成回路の第2の構成例を示す回路図である。中心周波数(ft)を選択肢から除外して、ft+Δfとft−Δfの2通りの周波数の間で切替え制御を行うことができる。クロック生成回路4は、図5に示されるクロック生成回路と同様に、クロックCLKを生成する発振回路6と、発振回路6の発振周波数(fOSC)を中心周波数(ft)から変更させることが可能な発振周波数制御回路7とを含んで構成される。発振周波数制御回路7は、発振回路6の発振周波数(fOSC)を、中心周波数(ft)から高くするか低くするかを、垂直同期信号VSYNCと水平同期信号HSYNCに同期して切替える。発振回路6の構成は、図5と同じであるので説明を省略する。
発振周波数制御回路7は、図5に示されるクロック生成回路と同様に、セレクタ21とセレクトタイミング制御回路8と加算器22と減算器23とレジスタ24〜26を含んで構成されるが、セレクタ21が2入力に変更されている点で異なる。発振周波数制御回路7には、不揮発性メモリ19から、発振回路6のトリミング値(Trim値,Nt)が供給され、加算器22はこのトリミング値(Trim値,Nt)にレジスタ25に保持される所定の値Nupを加算してNt+Nupを、減算器23はこのトリミング値(Trim値,Nt)からレジスタ26に保持される所定の値Ndwを減算してNt−Ndwを、それぞれセレクタ21に供給するが、トリミング値(Trim値,Nt)そのものはセレクタ21には入力されない。セレクトタイミング制御回路8は、垂直同期信号VSYNCと水平同期信号HSYNCとに同期して、セレクタ21を制御する制御信号Cmodを所定のパターンに従って制御するが、制御信号Cmodのビット数は1ビットで良い。セレクタ21は、制御信号Cmodに従って、対応するライン毎にクロック周波数を制御する制御値(COSC)を、Nt+NupとNt−Ndwの間で切り替える。
これにより、クロック発振回路4を、より簡単なディジタル回路で実現することができる。このクロック発振回路4では、回路構成によって中心周波数(ft)が選択肢から除外されてはいるが、レジスタ25と26にゼロを設定することにより、スペクトラム拡散を実行しない(中心周波数ft一定で発振させる)動作モードで動作させることも可能である。
図19は、本発明のスペクトラム拡散を行うクロック生成回路の第3の構成例を示す回路図である。中心周波数(ft)以外の選択肢をft±Δf1、ft±Δf2、ft±Δf3と多段階に増やす切替え制御を行うために、図19にはその一例として、中心周波数(ft)を含む5段階の切替え制御を可能とするクロック生成回路4の構成が示される。クロック生成回路4は、図5及び図18に示されるクロック生成回路と同様に、クロックCLKを生成する発振回路6と、発振回路6の発振周波数(fOSC)を中心周波数(ft)から変更させることが可能な発振周波数制御回路7とを含んで構成される。発振周波数制御回路7は、発振回路6の発振周波数(fOSC)を、中心周波数(ft)から高くするか低くするかを、垂直同期信号VSYNCと水平同期信号HSYNCに同期して5段階で切替える。発振回路6の構成は、図5と同じであるので説明を省略する。
発振周波数制御回路7は、セレクタ21とセレクトタイミング制御回路8と2個の加算器22_1と22_2と2個の減算器23_1と23_2とレジスタ24〜28とを含んで構成され、セレクタ21は5入力に変更され、制御信号Cmodのビット数は3ビットに変更されている。発振周波数制御回路7には、不揮発性メモリ19から、発振回路6のトリミング値(Trim値,Nt)が供給され、加算器22_1はこのトリミング値(Trim値,Nt)にレジスタ25に保持されるNup1を加算してNt+Nup1を、加算器22_2はレジスタ27に保持されるNup2を加算してNt+Nup2を、それぞれセレクタ21に供給する。減算器23_1はこのトリミング値(Trim値,Nt)からレジスタ26に保持されるNdw1を減算してNt−Ndw1を、減算器23_1はレジスタ28に保持されるNdw2を減算してNt−Ndw2をそれぞれセレクタ21に供給する。トリミング値(Trim値,Nt)そのものもセレクタ21には入力される。セレクタ21はNt,Nt+Nup1,Nt+Nup2,Nt−Ndw1,及びNt−Ndw2の5通りの中から、1個を選択して発振回路6に制御値(COSC)を供給する。セレクトタイミング制御回路8は、垂直同期信号VSYNCと水平同期信号HSYNCとに同期して、セレクタ21を制御する。
これにより、スペクトラム拡散のための発振周波数の制御を多段階で行う場合にも、クロック発振回路4を簡単なディジタル回路で実現することができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、発振回路6として発振周波数を6ビットの制御値(COSC)によって制御可能なリングオッシレータを使って構成する例を示したが、このビット数が変更可能であるのは言うまでもなく、発振周波数の制御方法は、例えば、リングオッシレータを構成するインバータの段数を変更する方法、インバータの電源に直列に挿入された電流源の大きさを制御する方法、その他の制御方法に変更することもできる。また、リングオッシレータに代えて、外部から入力される別のクロック信号をPLL(Phase Locked Loop)等を備える逓倍回路で逓倍して内部クロックCLKを生成する回路に変更し、そのときの逓倍数を制御することによってスペクトラム拡散を実現するように変更してもよい。さらには、原発振回路と周波数変調回路による、アナログのスペクトラム拡散回路に変更してもよい。
1 表示駆動回路(表示ドライバ)
2 表示パネル
3 ホストプロセッサ
4 クロック生成回路
5 制御部(TCON)
6 発振回路
7 発振周波数制御回路
8 セレクトタイミング制御回路
10 ソースドライバ
11 階調電圧選択回路
12 データラッチ
13 メモリ
14 ゲート制御ドライバ
15 電源回路
16 制御インターフェース
17 画像データインターフェース
18 ゲート駆動回路(Gate In Panel)
19 不揮発性メモリ(NVメモリ)
20、21 セレクタ
22 加算器
23 減算器
24〜28 レジスタ
INV0〜INV5 インバータ
C0 容量
R0〜R63 抵抗
s0〜s63 スイッチ
2 表示パネル
3 ホストプロセッサ
4 クロック生成回路
5 制御部(TCON)
6 発振回路
7 発振周波数制御回路
8 セレクトタイミング制御回路
10 ソースドライバ
11 階調電圧選択回路
12 データラッチ
13 メモリ
14 ゲート制御ドライバ
15 電源回路
16 制御インターフェース
17 画像データインターフェース
18 ゲート駆動回路(Gate In Panel)
19 不揮発性メモリ(NVメモリ)
20、21 セレクタ
22 加算器
23 減算器
24〜28 レジスタ
INV0〜INV5 インバータ
C0 容量
R0〜R63 抵抗
s0〜s63 スイッチ
Claims (15)
- 1フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、クロック生成回路を備え、
前記クロック生成回路は、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを生成し、
前記クロック生成回路は、フレーム内の各ラインに対応する前記水平同期信号の周期が、同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、前記クロックをスペクトラム拡散する、表示駆動回路。 - 請求項1において、前記クロック生成回路は、フレーム周波数を一定に保つように、前記クロックをスペクトラム拡散する、表示駆動回路。
- 請求項2において、前記クロック生成回路は、フレーム内の各ラインに対応する水平同期信号の周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、前記クロックをスペクトラム拡散する、表示駆動回路。
- 請求項2において、前記クロック生成回路は、フレーム内の各ラインに対応する周期の水平同期信号の周波数の拡散パターンが、フレーム内で隣接する8ライン周期で繰り返されるように、前記クロックをスペクトラム拡散する、表示駆動回路。
- 請求項1において、前記クロック生成回路は、前記クロックを生成する発振回路と、前記発振回路の発振周波数を中心周波数から変更させることが可能な発振周波数制御回路とを備え、前記発振周波数制御回路は、前記発振周波数を、前記中心周波数から高くするか低くするかを、前記水平同期信号に同期して切替える、表示駆動回路。
- 請求項5において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応する水平同期信号を生成するクロックが、前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を切替える、表示駆動回路。
- 請求項5において、前記発振回路は入力される制御値によって発振周波数が指定され、前記発振周波数制御回路は、セレクタと前記セレクタを制御するセレクトタイミング制御回路とを備え、前記セレクタは、前記発振回路の前記中心周波数を規定するトリミング値と、前記トリミング値に第1の値が加算された値と、前記トリミング値から第2の値が減算された値とを含む、複数の制御値から1個の制御値を選択して前記発振回路に供給し、前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から1個の制御値を選択させる、表示駆動回路。
- 請求項7において、前記トリミング値を格納可能なメモリと、前記第1の値と前記第2の値をそれぞれ格納可能なレジスタとをさらに備える、表示駆動回路。
- 1フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となるクロックを供給するクロック生成回路を備え、
前記クロック生成回路は、前記クロックを生成する発振回路と、前記クロックの周波数を中心周波数からの変更量をライン毎に切替え可能な発振周波数制御回路とを備え、
前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が同一フレーム内では分散し、連続する2フレーム間ではライン毎に等しくなるように、前記発振回路を制御する、表示駆動回路。 - 請求項9において、前記発振周波数制御回路は、フレーム内の全てのラインに対応する前記変更量の合計が、異なるフレーム間で一定となるように、前記発振回路を制御する、表示駆動回路。
- 請求項10において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、全てのラインについて同じ値になるように、前記発振回路を制御する、表示駆動回路。
- 請求項10において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、フレーム内で隣接する8ライン周期で周期的に変わるように、前記発振回路を制御する、表示駆動回路。
- 請求項9において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて水平同期信号が生成されるラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて水平同期信号が生成されるラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応するクロックが前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を制御する、表示駆動回路。
- 請求項9において、前記発振回路は入力される制御値によって発振周波数が指定され、前記発振周波数制御回路は、セレクタと前記セレクタを制御するセレクトタイミング制御回路とを備え、前記セレクタは、前記発振回路の前記中心周波数を規定するトリミング値と、前記トリミング値に第1の値が加算された値と、前記トリミング値から第2の値が減算された値とを含む、複数の制御値から1個の制御値を選択して前記発振回路に供給し、前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から1個の制御値を選択させる、表示駆動回路。
- 請求項14において、前記トリミング値を格納可能なメモリと、前記第1の値と前記第2の値をそれぞれ格納可能なレジスタとをさらに備える、表示駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014068599A JP2015191120A (ja) | 2014-03-28 | 2014-03-28 | 表示駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014068599A JP2015191120A (ja) | 2014-03-28 | 2014-03-28 | 表示駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015191120A true JP2015191120A (ja) | 2015-11-02 |
Family
ID=54425652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014068599A Pending JP2015191120A (ja) | 2014-03-28 | 2014-03-28 | 表示駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015191120A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076155A (ja) * | 2014-10-08 | 2016-05-12 | ローム株式会社 | クロック信号生成回路 |
JP2017203973A (ja) * | 2016-05-09 | 2017-11-16 | 中華映管股▲ふん▼有限公司 | 液晶表示装置およびその駆動方法 |
WO2024012436A1 (zh) * | 2022-07-14 | 2024-01-18 | 敦泰科技(深圳)有限公司 | 一种触控芯片的时钟校准方法、触控芯片及触控显示装置 |
-
2014
- 2014-03-28 JP JP2014068599A patent/JP2015191120A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076155A (ja) * | 2014-10-08 | 2016-05-12 | ローム株式会社 | クロック信号生成回路 |
JP2017203973A (ja) * | 2016-05-09 | 2017-11-16 | 中華映管股▲ふん▼有限公司 | 液晶表示装置およびその駆動方法 |
WO2024012436A1 (zh) * | 2022-07-14 | 2024-01-18 | 敦泰科技(深圳)有限公司 | 一种触控芯片的时钟校准方法、触控芯片及触控显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4409152B2 (ja) | 表示制御駆動装置および表示システム | |
JP6689334B2 (ja) | レベルシフターを有するディスプレイ装置 | |
EP2983164B1 (en) | Display device having touch sensors | |
US8917266B2 (en) | Timing controller and a display device including the same | |
CN107564448B (zh) | 显示控制及触摸控制器件、以及显示及触摸检测面板单元 | |
US9734791B2 (en) | Display control device and method, semiconductor integrated circuit device, and display device | |
JP2006039205A (ja) | 階調電圧発生回路、駆動回路及び電気光学装置 | |
KR20130023488A (ko) | 스캔구동부와 이를 이용한 유기전계발광표시장치 | |
JP2011043843A (ja) | 駆動電圧制御装置 | |
KR20180109000A (ko) | 터치 표시 구동 집적 회로 및 그것의 동작 방법 | |
JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
JP6957919B2 (ja) | 駆動回路及び電子機器 | |
JP2019121357A (ja) | タッチセンサを備えた表示装置 | |
JP2003347926A (ja) | レベルシフト回路、表示装置および携帯端末 | |
JP2006078556A (ja) | ソースドライバ、電気光学装置、電子機器及び駆動方法 | |
JP2015176512A (ja) | 半導体装置 | |
US20150187295A1 (en) | Liquid crystal display device adapted to partial display | |
US10249253B2 (en) | Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same | |
US10902812B2 (en) | Display apparatus having compensated gate clock signal and method of driving the same | |
JP2015191120A (ja) | 表示駆動回路 | |
KR20160012350A (ko) | 가변 게이트 클록 발생기, 이를 포함하는 디스플레이 장치 및 디스플레이 장치의 구동 방법 | |
KR20070007591A (ko) | 평판 디스플레이 장치의 전압 발생 회로 | |
JP2016161841A (ja) | ドライバー、電気光学装置及び電子機器 | |
TWI426483B (zh) | 顯示裝置 | |
JP2008225494A (ja) | 表示ドライバ及び電気光学装置 |