JP2015191120A - 表示駆動回路 - Google Patents

Abstract

【課題】表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止する。
【解決手段】１フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを供給するクロック生成回路を備える。クロック生成回路は、複数のラインのそれぞれに対応する水平同期信号の周期（１／ライン周波数）が、同一フレーム内では分散し、連続するフレーム間で対応するライン毎に等しくなるように、前記クロックをスペクトラム拡散する。
【選択図】図８

Description

本発明は、表示パネルに接続される表示駆動回路に関し、特にノイズの発生を抑えることができる表示駆動回路に好適に利用できるものである。

スマートフォンやタブレット端末、ＰＤＡ（Personal Digital Assistant）などの携帯端末は、高機能のデータ処理機能に加え、入出力手段として表示パネルとタッチパネルと無線や有線の通信インターフェースを備える。表示パネルには高精細化が求められ、タッチパネルには高感度化などが求められる。表示パネルの高精細化に伴い、表示ドライバＩＣ（Integrated Circuit）などの表示駆動回路には大量の画像データが高速に供給される。表示駆動回路では、画素単位の画像データに同期するクロックを生成して、表示のための信号処理や制御を行う。このクロックの周波数は、表示パネルの高精細化に伴って高くなる傾向にあり、このクロックに起因する輻射ノイズ（ＥＭＩ：Electro-Magnetic Interference）や、集積されるタッチパネルコントローラや通信インターフェースへのノイズの混入が問題となっている。例えば、表示駆動クロックの高調波が通信インターフェースにおける信号周波数と一致して妨害波となったり、タッチ検出における検出回路のサンプリング周波数の逓倍周波数と一致して、折り返し周波数が妨害波となる恐れがある。

特許文献１には、クロック周波数をスペクトラム拡散する発振回路を備える液晶表示（ＬＣＤ：Liquid Crystal Display）駆動回路が開示されている。同文献に記載される発振回路は、水平同期信号（Ｈｓｙｎｃ）の周期で、三角波或いは階段状の三角波によって、発振周波数を変調するスペクトラム拡散ＰＬＬ（Phase Locked Loop）によって構成されている。これにより、ＥＭＩの特定周波数における電力は周波数方向に拡散されることによって、そのピークが抑えられる。

米国特許第７１４２１８７号明細書

特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。

同文献に記載される発振回路のスペクトラム拡散における妨害波電力の拡散は、変調の周期である水平同期信号（Ｈｓｙｎｃ）で制限され、これに伴って、妨害波のピークが抑圧される程度も制限されることとなる。換言すれば、発振回路が発生するクロックの周波数における妨害波はスペクトラム拡散されるが、ライン周波数はスペクトラム拡散されず、大きなピークを持つ妨害波が存在する。特許文献１に記載される発振回路よりも広範囲に妨害波を拡散させるためには、水平同期信号の周波数であるライン周波数をも変動させる程度に大きく変調する必要がある。

ところが、本発明者が検討した結果、ライン周波数にもスペクトラム拡散を適用した場合には、液晶の焼き付きの問題が発生する恐れがあることがわかった。そもそも液晶表示装置では、液晶の焼き付きを予防するために、カラム反転駆動、ドット反転駆動など、それぞれの画素における駆動電圧の極性を、フレーム毎に反転する駆動方式が採用されている。このような液晶表示装置のライン周波数にスペクトラム拡散を適用すると、各画素について正極性の駆動電圧が印加される時間と負極性の駆動電圧が印加される時間とが必ずしも一致するとは限らず、アンバランスが生じた画素で液晶の焼き付きが発生する恐れがあることがわかった。

本発明の目的は、表示駆動回路におけるクロックに、ライン周波数をも変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することである。

このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、下記の通りである。

すなわち、１フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを供給するクロック生成回路を備える。クロック生成回路は、複数のラインのそれぞれに対応する水平同期信号の周期が、同一フレーム内では分散し、連続するフレーム間で対応するライン毎に等しくなるように、前記クロックをスペクトラム拡散する。

前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。

図１は、本発明の表示駆動回路１の一構成例を示すブロック図である。 図２は、表示パネル２の電極構成を例示する平面図である。 図３は、本発明のスペクトラム拡散の拡散パターンを表す説明図である。 図４は、液晶表示パネルの反転駆動について説明する説明図である。 図５は、本発明のスペクトラム拡散を行うクロック生成回路の構成例を示す回路図である。 図６は、第１のスペクトラム拡散パターンのＡフェーズの動作例を示すタイミングチャートである。 図７は、第１のスペクトラム拡散パターンのＢフェーズの動作例を示すタイミングチャートである。 図８は、第１のスペクトラム拡散パターン（Ａフェーズ）におけるパネルノイズの波形を表すタイミングチャートである。 図９は、第１のスペクトラム拡散パターンにおける輻射ノイズの周波数分布図である。 図１０は、スペクトラム拡散を行わない場合（比較例）の輻射ノイズの周波数分布図である。 図１１は、第１のスペクトラム拡散パターンを表す説明図である。 図１２は、第２のスペクトラム拡散パターンを表す説明図である。 図１３は、第３のスペクトラム拡散パターンを表す説明図である。 図１４は、第４のスペクトラム拡散パターンを表す説明図である。 図１５は、第２のスペクトラム拡散パターンのＡフェーズを表すタイミングチャートである。 図１６は、第２のスペクトラム拡散パターンのＢフェーズを表すタイミングチャートである。 図１７は、第２のスペクトラム拡散パターン（Ａフェーズ）におけるパネルノイズの波形を表すタイミングチャートである。 図１８は、本発明のスペクトラム拡散を行うクロック生成回路の第２の構成例を示す回路図である。 図１９は、本発明のスペクトラム拡散を行うクロック生成回路の第３の構成例を示す回路図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜ライン周期をフレーム内で分散し連続するフレーム間で等しくするスペクトラム拡散＞
本願において開示される代表的な実施の形態は、１フレームが複数のラインで構成される液晶表示パネル（２）を駆動する表示駆動回路（１）であって、クロック生成回路（４）を備え、以下のように構成される。前記クロック生成回路は、前記複数のラインを駆動するタイミングの基準となる水平同期信号（ＨＳＹＮＣ）を生成するためのクロック（ＣＬＫ）を生成する。前記クロック生成回路は、フレーム内の各ラインに対応する前記水平同期信号の周期が、同一フレーム内では分散し、連続する２フレーム間ではライン毎に等しくなるように、前記クロックをスペクトラム拡散する。

これにより、表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。

〔２〕＜フレーム周波数一定＞
項１において、前記クロック生成回路は、フレーム周波数を一定に保つように、前記クロックをスペクトラム拡散する。

これにより、フレーム周波数が低下することによってフリッカが発生し、フレーム周波数が高くなることによって消費電力が増加する、それぞれの問題の発生を抑えることができる。

〔３〕＜スペクトラム拡散パターンの均一化＞
項２において、前記クロック生成回路は、フレーム内の各ラインに対応する水平同期信号の周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、前記クロックをスペクトラム拡散する。

これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、制御することができる。各ラインに対応する水平同期信号の周期は、そのラインの画素が表示駆動される時間に対応する。このとき、１フレーム内で見ると水平同期信号の周期はスペクトラム拡散によって、ライン毎に異なる値となるが、同一のラインについて複数フレームに渡る積分値は、上述のように構成することによって均一化されるからである。

〔４〕＜ライン周期を8ライン周期で分散＞
項２において、前記クロック生成回路は、フレーム内の各ラインに対応する周期の水平同期信号の周波数の拡散パターンが、フレーム内で隣接する８ライン周期で繰り返されるように、前記クロックをスペクトラム拡散する。

これにより、一般に普及する種々の表示パネルに広く整合性良く適用することができる。ＷＶＧＡ，ｑＨＤ，ＨＤ７２０，Ｆ−ＨＤ，ＷＱＨＤなど多くの表示パネルが、８の倍数のライン数を持つからである。

〔５〕＜スペクトラム拡散発振回路＞
項１において、前記クロック生成回路は、前記クロックを生成する発振回路（６）と、前記発振回路の発振周波数（ｆ_ＯＳＣ）を中心周波数（ｆｔ）から変更させることが可能な発振周波数制御回路（７）とを備える。前記発振周波数制御回路は、前記発振周波数を、前記中心周波数から高くするか低くするかを、前記水平同期信号に同期して切替える。

これにより、水平同期信号の周期を、対応するライン毎に正確に制御することができるクロック発振回路を、簡単な回路で実現することができる。

〔６〕＜ライン毎の表示駆動期間の均一化＞
項５において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応する水平同期信号を生成するクロックが、前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を切替える。

これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、制御することができる。項３と同様の動作による効果である。

〔７〕＜発振周波数の制御回路＞
項５において、前記発振回路は入力される制御値（Ｃ_ＯＳＣ）によって発振周波数（ｆ_ＯＳＣ）が指定される。前記発振周波数制御回路は、セレクタ（２１）と前記セレクタを制御するセレクトタイミング制御回路（８）とを備える。前記セレクタ（２１）は、前記発振回路の前記中心周波数を規定するトリミング値（Ｎｔ）と、前記トリミング値に第１の値が加算された値（Ｎｔ＋Ｎｕｐ）と、前記トリミング値から第２の値が減算された値（Ｎｔ−Ｎｄｗ）とを含む、複数の制御値から１個の制御値を選択して前記発振回路に供給する。前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から１個の制御値を選択させる。

これにより、発振周波数制御回路を、水平同期信号に同期して動作する論理回路で構成し、スペクトラム拡散をディジタル的に制御することができるからである。例えば、発振周波数を、発振器の中心周波数ｆｔに対し１ライン毎にｆｔ＋Δｆとｆｔ−Δｆの間で交互に切替え、又は、ｆｔ、ｆｔ＋Δｆ、ｆ０、ｆｔ−Δｆ、ｆｔを繰り返すように切替え、或いはさらに多段階に、ｆｔ、ｆｔ＋Δｆ１、ｆｔ＋Δｆ２、ｆｔ＋Δｆ１、ｆｔ、ｆｔ−Δｆ１、ｆｔ−Δｆ２、ｆｔ−Δｆ１、ｆｔを繰り返すように切替えるなどである。このように、所望の繰り返しパターンを正確に発生させる制御回路を、簡単な回路で実現することができる。

〔８〕＜拡散周波数を設定するレジスタ＞
項７において、前記表示駆動回路は、前記トリミング値を格納可能なメモリ（１９）と、前記第１の値と前記第２の値をそれぞれ格納可能なレジスタ（２５〜２８）とをさらに備える。

これにより、クロック生成回路におけるスペクトラム拡散の中心周波数と上側及び下側の周波数調整値を、それぞれ設定することができるように、表示駆動回路を構成することができる。中心周波数（ｆｔ）は例えば、出荷時のテストによって適切な値を求め、トリミング値（Ｔｒｉｍ値，Ｎｔ）として与えることができ、周波数調整値（Δｆ）は、搭載される装置ごとに最適化された値（Ｎｕｐ，Ｎｄｗ等）を、レジスタ（２５〜２８）に書き込んで指定することができる。

〔９〕＜ライン周期をフレーム内で分散し連続するフレーム間で等しくするスペクトラム拡散＞
本願において開示される代表的な実施の形態は、１フレームが複数のラインで構成される液晶表示パネル（２）を駆動する表示駆動回路（１）であって、前記複数のラインを駆動するタイミングの基準となるクロック（ＣＬＫ）を供給するクロック生成回路（４）を備え、以下のように構成される。前記クロック生成回路は、前記クロックを生成する発振回路（６）と、前記クロックの周波数（ｆ_ＯＳＣ）を中心周波数（ｆｔ）から変更させる変更量（０±Δｆ）をライン毎に切替え可能な発振周波数制御回路（７）とを備える。前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が同一フレーム内では分散し、連続する２フレーム間ではライン毎に等しくなるように、前記発振回路を制御する。

これにより、表示駆動回路におけるクロックに、ライン周波数を変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。

〔１０〕＜フレーム周波数一定＞
項９において、前記発振周波数制御回路は、フレーム内の全てのラインに対応する前記変更量の合計が、異なるフレーム間で一定となるように、前記発振回路を制御する。

これにより、フレーム周波数を一定に保つことができる。フレーム周波数が低下することによってフリッカが発生し、フレーム周波数が高くなることによって消費電力が増加する、それぞれの問題の発生を抑えることができる。

〔１１〕＜スペクトラム拡散パターンの均一化＞
項１０において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、全てのラインについて同じ値になるように、前記発振回路を制御する。

これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、前記発振回路を制御することができる。項３と同様の動作による効果である。

〔１２〕＜ライン周期を8ライン周期で分散＞
項１０において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、フレーム内で隣接する８ライン周期で周期的に変わるように、前記発振回路を制御する。

これにより、一般に普及する種々の表示パネルに広く整合性良く適用することができる。項４と同様の動作による効果である。

〔１３〕＜ライン毎の表示駆動期間の均一化＞
項９において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて水平同期信号が生成されるラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて水平同期信号が生成されるラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応するクロックが前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を制御する。

これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、前記発振回路を制御することができる。項３と同様の動作による効果である。

〔１４〕＜発振周波数の制御回路＞
項９において、前記発振回路は入力される制御値（Ｃ_ＯＳＣ）によって発振周波数（ｆ_ＯＳＣ）が指定される。前記発振周波数制御回路は、セレクタ（２１）と前記セレクタを制御するセレクトタイミング制御回路（８）とを備える。前記セレクタ（２１）は、前記発振回路の前記中心周波数を規定するトリミング値（Ｎｔ）と、前記トリミング値に第１の値が加算された値（Ｎｔ＋Ｎｕｐ）と、前記トリミング値から第２の値が減算された値（Ｎｔ−Ｎｄｗ）とを含む、複数の制御値から１個の制御値を選択して前記発振回路に供給する。前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から１個の制御値を選択させる。

これにより、発振周波数制御回路を、水平同期信号に同期して動作する論理回路で構成し、スペクトラム拡散をディジタル的に制御することができるからである。項７と同様の動作による効果である。

〔１５〕＜拡散周波数を設定するレジスタ＞
項１４において、前記トリミング値を格納可能なメモリ（１９）と、前記第１の値と前記第２の値をそれぞれ格納可能なレジスタ（２５〜２８）とをさらに備える。

これにより、クロック生成回路におけるスペクトラム拡散の中心周波数と上側及び下側の周波数調整値を、それぞれ設定することができるように、表示駆動回路を構成することができる。項８と同様の動作による効果である。

２．実施の形態の詳細
実施の形態について更に詳述する。

〔実施形態１〕
図１は、本発明の表示駆動回路１の一構成例を示すブロック図であり、図２は、表示駆動回路１が接続される表示パネル２の電極構成を例示する平面図である。

表示駆動回路１は、表示パネル２とホストプロセッサ３とに接続され、特に制限されないが、例えば、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）半導体製造技術を用いて、シリコンなどの単一半導体基板上に形成される。タッチパネルコントローラやＭＰＵを同一チップ上に混載して、タッチパネルコントローラ内蔵表示ドライバ（複合ＩＣ）として構成されてもよい。複合ＩＣは、タッチパネルが積層された表示パネル２に接続され、表示パネル２に表示されるアイコンに対応する座標が、タッチ操作されたことを、積層されるタッチパネルで検出するなどの、連携した動作に適する。表示パネル２とタッチパネルの積層方法は、一体として実装されるインセル方式でも良いし、タッチパネルと上面に設置されるカバーガラスとが一体化された、オンセル方式のカバーガラス一体構成であってもよい。

図２には、表示駆動回路１が接続される表示パネル２の構成が例示される。表示パネル２は横方向に形成された走査電極としてのゲート配線Ｇ１〜Ｇｍと縦方向に形成された信号電極としてのソース配線Ｓ１〜Ｓｎとが配置され、その交点部分には、選択端子が対応する走査電極に接続され入力端子が対応する信号電極に接続された、多数の表示セルが配置される。表示セルは、ゲート配線にゲート端子がソース配線にソース端子が接続されるトランスファゲートＴｒと、トランスファゲートＴｒのドレイン端子と共通電圧Ｖｃｏｍの間に形成された液晶素子による画素容量Ｃによって構成される。トランスファゲートＴｒの構造は対称であり、上述のドレイン端子とソース端子の関係は逆でもよい。走査電極であるゲート配線Ｇ１〜Ｇｍは、表示パネル２に形成されたゲート駆動回路（Gate In Panel）１８によって順次走査される。ゲート駆動回路１８は、特に制限されないが例えば、シフトレジスタと各ゲート配線Ｇ１〜Ｇｍを駆動するためのアンプを含み、表示パネル２のガラス基板上に形成された薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を使って構成される。ゲート駆動回路１８を制御するための信号Ｇｃｔｌと信号電極としてのソース配線Ｓ１〜Ｓｎは、表示駆動回路１から供給される。ソース配線Ｓ１〜Ｓｎには、直接またはデマルチプレクサを介して、表示されるべき輝度（画像データ）に対応する電圧レベル（表示レベル）の信号が印加され、ゲート配線Ｇ１〜Ｇｍによって選択されたラインの画素容量Ｃが並列に充電される。画素容量Ｃに保持される電荷によって形成される電界の大きさにより、液晶の偏光の大きさが決まり、光の透過量即ちその画素の輝度が決まる。画素容量Ｃは次のフレームで同じラインが選択され新たな表示レベルが充電されるまで、電荷を保持して同じ輝度を表示する。画素容量Ｃに表示レベルに対応する電荷を転送するために、走査電極と信号電極を上述のように駆動することを、表示駆動と称し、表示駆動期間（略して表示期間と言う場合も含む）は、表示駆動が行われる期間を意味する。表示パネル２の構成は、図示された例に制限されず任意である。例えば、ゲート駆動回路を備える代わりに、ゲート配線Ｇ１〜Ｇｍが表示駆動回路１によって直接駆動される構成とすることもできる。

図１についての説明に戻る。

表示駆動回路１は、制御信号インターフェース１６と、画像データインターフェース１７と、制御部（ＴＣＯＮ）５と、ゲート制御ドライバ１４と、メモリ１３と、データラッチ回路１２と、階調電圧選択回路１１と、ソースドライバ１０と、電源回路１５と、クロック生成回路４とを含んで構成される。図１において、表示のためにゲート配線を制御するための信号や画像データ信号は、幅のある矢印で示され、各回路動作を制御するための主な制御信号やタイミング信号は、実線の矢印で示され、電源供給配線は図示が省略されている。また、図では信号線のバス表示は省略されているが、各信号線は１本または複数本のアナログまたはディジタル信号配線によって構成される。表示駆動回路１は、制御信号インターフェース１６を介してシステムバスによりホストプロセッサ３と接続され、制御コマンドを受信し、内部の各種パラメータを送受信する。画像データインターフェース１７は、例えば表示デバイスの標準的な通信インターフェースの１つである、ＭＩＰＩ−ＤＳＩ（Mobile Industry Processor Interface Display Serial Interface）に準拠するインターフェースである。表示駆動回路１は、画像データインターフェース１７を介して、ホストプロセッサ３と接続され、表示パネル２に表示すべき画像データを高速に受信し、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）などのタイミング情報も合わせて受信する。

制御部（ＴＣＯＮ）５は、ホストプロセッサ３から受信した制御コマンドやパラメータを保持するコマンドレジスタ（不図示）とパラメータレジスタ（不図示）を備え、それに基づいて、各回路の動作を制御する。また、ＭＰＵやタッチパネルコントローラが混載または外付けされる場合には、それらにホストプロセッサ３から受信した制御コマンドやパラメータを転送し、ＭＰＵからタッチ位置や状態などのデータをホストプロセッサ３に送信するための中継を行う。

クロック生成回路４は、内部クロックＣＬＫを生成して制御部５に供給し、制御部５は、内部クロックＣＬＫから内部同期信号としての垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）を生成する。内部同期信号としての垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）は、画像データインターフェース１７が受信する、ホストプロセッサ３と同期するための垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）とは非同期とすることができる。制御部５は、内部クロックＣＬＫと内部同期信号としての垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）に基づいて、ゲート制御ドライバ２５を制御して表示パネル２へ供給する制御信号Ｇｃｔｌを出力させ、ソースドライバ１０等を制御して表示パネル２へ供給するソース駆動信号Ｓ１〜Ｓｎを出力させる。表示パネル２のゲート駆動回路１８を制御するための信号Ｇｃｔｌは、例えばシフトレジスタのシフト動作のためのクロック、初段に入力される開始フラグＧ＿ＳＴ、その他、シフトの方向を規定するＧ＿ＵＰ／Ｇ＿ＤＮ、シフト動作を一時停止させるＧ＿ＥＮ（イネーブル）などの各信号で構成される。

制御部５は、内部クロックＣＬＫと内部同期信号である垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）とに基づいて、画像データインターフェース１７が受信する画像データを、メモリ１３に書き込む。メモリ１３はＳＲＡＭ（Static Random Access Memory）であり、フレームメモリとして機能する。メモリ１３から１ライン分の画像データがデータラッチ１２に読み出される。階調電圧選択回路１１は、データラッチ１２からディジタル値で供給される１ライン分の画像データを、並列に、対応するアナログの階調電圧に変換してソースドライバ１０に供給する。階調電圧選択回路１１は、図示が省略されている階調電圧生成回路によって生成されて供給される多階調のアナログ階調電圧の中から、ディジタル値の画像データに対応する１つのアナログ階調電圧を選択して出力し、または選択する複数の階調電圧から新たに中間の階調電圧を生成して、ソースドライバ１０に供給する。ソースドライバ１０は、入力された階調電圧を電流増幅して、表示パネル２のソース配線Ｓ１〜Ｓｎを駆動する。本明細書では、このときの電圧をソース駆動電圧或いは略して駆動電圧と呼ぶ。

電源回路１５は、昇圧回路、降圧回路、安定化回路（レギュレータ）などを含んで構成され、外部から供給される電源から、表示駆動回路１内の各回路で使用される内部電源を生成する。

上述の表示駆動回路１は、フレームメモリ１３を内蔵する構成例について説明したが、フレームメモリを内蔵しない構成も採用し得る。但し、本発明ではライン周波数がスペクトラム変調されるので、その変動分を吸収することができる程度の、バッファ（例えばラインメモリ）は必要である。フレームメモリ１３を内蔵する構成例では、表示する画像が静止画の場合に、１フレームの静止画をフレームメモリ１３に保持し、繰り返し読み出して表示することにより、静止画が表示される期間のホストプロセッサ３からの画像データの転送を省略することができる。一方、フレームメモリを内蔵しない構成ではチップ面積が小さくて済み、コストが低減される。

ホストプロセッサ３は画像データを生成し、表示駆動回路１はホストプロセッサ３から受け取った画像データを表示パネル２に表示するための表示制御を行う。特に制限されないが、ホストプロセッサ３は、タッチコントローラとそれを制御するＭＰＵと、直接または表示駆動回路１の制御部５を介して接続される。接触イベントが発生したときの位置座標のデータをＭＰＵから取得し、表示パネル２における位置座標のデータと表示駆動回路１に与えて表示させた表示画面との関係から、タッチパネルの操作による入力を解析する。また、ホストプロセッサ３には夫々図示を省略する、通信制御ユニット、画像処理ユニット、音声処理ユニット、及びその他アクセラレータなどが内蔵され或いは接続されることによって、例えば携帯端末が構成される。

表示駆動回路１の動作について説明する。

表示駆動回路１においてクロック生成回路４は、複数のラインを駆動するタイミングの基準となる水平同期信号ＨＳＹＮＣを生成するためのクロックＣＬＫを供給する。クロック生成回路４は、フレーム内の各ラインに対応する水平同期信号ＨＳＹＮＣの周期が、同一フレーム内では分散し、連続する２フレーム間ではライン毎に等しくなるように、クロックＣＬＫをスペクトラム拡散する。

これにより、表示駆動回路におけるクロックに、ライン周波数をも変動させる程度の大きなスペクトラム拡散を適用しながらも、液晶の焼き付きを防止することができる。ライン周波数は、水平同期信号ＨＳＹＮＣの周期の逆数であるので、フレーム内でのライン周波数の分布がスペクトラム拡散され、ライン周波数のピーク電力は低下する。水平同期信号ＨＳＹＮＣを生成するためのクロックＣＬＫについても、同様に、クロックの発振周波数（ｆ_ＯＳＣ）がフレーム内でスペクトラム拡散され、そのピーク電力は低下する。さらに、水平同期信号ＨＳＹＮＣの周期が連続する２フレーム間ではライン毎に等しくなるようにすることによって、液晶の焼き付きが防止される。液晶表示パネルでは、液晶の焼き付きを防止するために、それぞれの画素におけるソース駆動電圧の極性を、フレーム毎に反転する駆動方式が採用されている。反転駆動には、カラム反転駆動、ドット反転駆動など、種々の方式があるが、いずれの方式であっても、１ラインに接続される画素に印加される駆動電圧の極性が、次のフレームでは反転される。１ラインに接続される画素に駆動電圧が印加される時間は、そのラインの水平同期信号ＨＳＹＮＣの周期で決まる。したがって、連続する２フレーム間で同じラインの水平同期信号ＨＳＹＮＣの周期が等しくなるようにすることによって、各画素について正極性の駆動電圧が印加される時間と負極性の駆動電圧が印加される時間とを一致させることができる。これにより、液晶の焼き付きが防止される。上記の「連続する２フレーム間で（中略）等しく」とは、連続する２フレーム毎に等しければよく、第１フレームと次の第２フレーム、第３フレームと次の第４フレーム、…でそれぞれ等しければよいので、第１、第２フレームと第３、第４フレームとでは、同じラインの水平同期信号ＨＳＹＮＣの周期を異ならせても良い。また、「等しい」「一致」とは、数学的に完全に等しいことを意味するものではなく、液晶の焼き付きを許容することができる範囲内に抑えられる程度であれば、その程度の誤差を含んでいても良い。

このとき、フレーム周波数もフレーム毎に変化するように構成することができる。これにより、フレーム周波数に対してもスペクトラム拡散が適用され、ピーク電力を低下させることができる。しかし、フレーム周波数は、高くすることにより消費電力が増大し、低くすることによってフリッカを生じる恐れがある。これを防止するためには、フレーム周波数は、一定に保つのが好適である。即ち、フレーム内の全てのラインに対応するクロック周波数の変更量の合計が、異なるフレーム間で一定となるように、クロック生成回路４におけるスペクトラム拡散を制御する。具体的な制御方法については後述する。これにより、フレーム周波数を一定に保つことができる。フレーム周波数が低下することによってフリッカが発生し、フレーム周波数が高くなることによって消費電力が増加する、それぞれの問題の発生を抑えることができる。

クロック生成回路４は、フレーム内の各ラインに対応する水平同期信号ＨＳＹＮＣの周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、クロックＣＬＫをスペクトラム拡散すると、さらに好適である。

これにより、液晶の焼き付きを防止しながら、各画素が表示のために駆動される時間の長さに偏りを生じさせないように、制御することができるからである。各ラインに対応する水平同期信号ＨＳＹＮＣの周期は、そのラインの画素が表示駆動される時間に対応する。このとき、１フレーム内で見ると水平同期信号ＨＳＹＮＣの周期はスペクトラム拡散によって、ライン毎に異なる値となるが、同一のラインについて複数フレームに渡る積分値は、上述のように構成することによって均一化されるからである。

クロック生成回路４は、フレーム内の各ラインに対応する周期の水平同期信号ＨＳＹＮＣの周波数の拡散パターンが、フレーム内で隣接する８ライン周期で繰り返されるようにクロックＣＬＫをスペクトラム拡散すると、さらに好適である。

これにより、一般に普及する種々の表示パネルに広く整合性良く適用することができる。ＷＶＧＡは４８０画素×８００ライン，ｑＨＤは５４０画素×９６０ライン，ＨＤ７２０は７２０画素×１２８０ライン，Ｆ−ＨＤは１０８０画素×１９２０ライン，ＷＱＨＤは１４４０画素×２５６０ラインであり、多くの表示パネルが、８の倍数のライン数を持つからである。

〔実施形態２〕
より具体的な実施の形態について説明する。

図３は、本発明のスペクトラム拡散の拡散パターンを表す説明図である。横軸は時刻であり４フレームの表示期間が示される。縦軸方向には、最上段に各フレームでの反転駆動の駆動パターンが模式的に図示され、その下には上から順に、垂直同期信号ＶＳＹＮＣ、拡散パターン、反転駆動を制御する制御信号Ｐｈａｓｅ ＩＮＶが示される。時刻ｔ１０〜ｔ２０、ｔ２０〜ｔ３０、ｔ３０〜ｔ４０、ｔ４０〜ｔ５０に、それぞれｆｒａｍｅ１，ｆｒａｍｅ２，ｆｒａｍｅ３，ｆｒａｍｅ４が示されている。反転駆動の駆動パターンは、フレーム毎に反転され、ｆｒａｍｅ１（時刻ｔ１０〜ｔ２０）とｆｒａｍｅ３（時刻ｔ３０〜ｔ４０）、ｆｒａｍｅ２（時刻ｔ２０〜ｔ３０）とｆｒａｍｅ４（時刻ｔ４０〜ｔ５０）がそれぞれ同じパターン、連続するフレームどうしは反転したパターンとなる。クロック生成回路４におけるクロックのスペクトラム拡散のための拡散パターンは、ライン毎に周波数を変更させるものであって、ｆｒａｍｅ１〜４の４フレーム対してＡフェーズとＢフェーズの２種類を用意する。連続するｆｒａｍｅ１とｆｒａｍｅ２には同じＡフェーズが適用され、次に連続するｆｒａｍｅ３とｆｒａｍｅ４にはＢフェーズが適用される。Ｐｈａｓｅ ＩＮＶは、このフェーズの切替えを制御するための制御信号であり、２フレーム間隔で時刻ｔ１０とｔ３０にアサートされる。ｆｒａｍｅ１とｆｒａｍｅ２は反転駆動により同じラインに印加される駆動電圧の極性は、フレーム間で互いに反転されているので、同じ拡散パターン（同じフェーズ）が適用されることにより、各画素について正極性の駆動電圧が印加される時間と負極性の駆動電圧が印加される時間とを一致させることができ、液晶の焼き付きが防止される。

図４は、液晶表示パネルの反転駆動について説明する説明図である。図３に示される反転駆動の駆動パターンは、ライン単位で同じ極性の駆動電圧が印加される例であるが、図４には、さらに画素単位にも駆動電圧の極性が反転される方式が、模式的に示される。同じラインの隣接する画素どうし、また、隣接するラインの隣接する画素どうしで、駆動電圧の極性が互いに反転される。しかし、その印加パターンは連続するフレーム間でさらに反転されるので、画素単位でみると、連続するフレーム間で駆動電圧の極性が互いに反転される。このように、液晶の焼き付きを防止する種々の反転駆動方式があるが、どの方式の場合でも、画素単位でみると連続するフレーム間で駆動電圧の極性が互いに反転されるので、連続する２フレームに同じ拡散パターンを適用することにより、液晶の焼き付きが防止される。

図５は、本発明のスペクトラム拡散を行うことができるクロック生成回路４の構成例を示す回路図である。

クロック生成回路４は、クロックＣＬＫを生成する発振回路６と、発振回路６の発振周波数（ｆ_ＯＳＣ）を中心周波数（ｆｔ）から変更させることが可能な発振周波数制御回路７とを含んで構成される。発振周波数制御回路７は、発振回路６の発振周波数（ｆ_ＯＳＣ）を、中心周波数（ｆｔ）から高くするか低くするかを、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣに同期して切替える。

発振回路６は、入力される制御値（Ｃ_ＯＳＣ）によって発振周波数（ｆ_ＯＳＣ）が調整可能な発振回路であり、図示されるように、リングオッシレータとそのフィードバック経路内に挿入されたＲＣローパスフィルタによって構成され、ＲＣローパスフィルタの周波数特性は、入力される制御値（Ｃ_ＯＳＣ）によって制御される。リングオッシレータは５段のインバータＩＮＶ１〜ＩＮＶ５と、抵抗Ｒ０とＲ１〜Ｒ６３による抵抗値可変のラダー抵抗とが直列に接続され、初段のインバータＩＮＶ１の入力に接地電位との間に容量Ｃ０が接続されている。抵抗Ｒ０とＲ１〜Ｒ６３による抵抗値可変のラダー抵抗は、タップごとにスイッチｓ０〜ｓ６３が接続され、最終段のインバータＩＮＶ５の出力をどのタップにフィードバックするかを、入力される制御値Ｃ_ＯＳＣによって抵抗値を調整することができるように構成されている。セレクタ２０は、６ビットの制御値Ｃ_ＯＳＣをデコードすることによって、スイッチｓ０〜ｓ６３の選択信号Ｓ０〜Ｓ６３のうちの１本を活性化する。ＲＣローパスフィルタは、選択されるタップに応じて、その時定数をＣ０×Ｒ０からＣ０×（Ｒ０＋Ｒ１＋Ｒ２＋・・・Ｒ６３）までの６４階調で調整される。リングオッシレータは、ＲＣローパスフィルタの時定数によって、その発振周波数（ｆ_ＯＳＣ）が調整される。表示駆動回路１の制御部（ＴＣＮＴ）５を始めとする各回路に供給される、クロックＣＬＫは、バッファとして機能するインバータＩＮＶ０を介して出力される。

発振周波数制御回路７は、セレクタ２１とセレクトタイミング制御回路８と加算器２２と減算器２３とレジスタ２４〜２６を含んで構成される。図１には図示が省略されているが、表示駆動回路１内の不揮発性メモリ１９から、発振回路６のトリミング値（Ｔｒｉｍ値，Ｎｔ）が供給される。トリミング値（Ｔｒｉｍ値，Ｎｔ）は、製造ばらつきを吸収して発振回路６の発振周波数（ｆ_ＯＳＣ）が所定の中心周波数（ｆｔ）となるように求められた制御値（Ｃ_ＯＳＣ）の値である。加算器２２はこのトリミング値（Ｔｒｉｍ値，Ｎｔ）にレジスタ２５に保持される所定の値Ｎｕｐを加算してＮｔ＋Ｎｕｐをセレクタ２１に出力し、減算器２３はこのトリミング値（Ｔｒｉｍ値，Ｎｔ）からレジスタ２６に保持される所定の値Ｎｄｗを減算してＮｔ−Ｎｄｗをセレクタ２１に出力する。制御値（Ｃ_ＯＳＣ）＝Ｎｔのとき発振回路６の発振周波数（ｆ_ＯＳＣ）が所定の中心周波数（ｆｔ）となり、制御値（Ｃ_ＯＳＣ）＝Ｎｔ＋Ｎｕｐのとき発振周波数（ｆ_ＯＳＣ）＝ｆｔ＋Δｆ、制御値（Ｃ_ＯＳＣ）＝Ｎｔ−Ｎｄｗのとき発振周波数（ｆ_ＯＳＣ）＝ｆｔ−Δｆとなるように、レジスタ２５と２６の値を設定する。セレクトタイミング制御回路８は、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに同期して、セレクタ２１を制御する２ビットの制御信号Ｃｍｏｄを所定のパターンに従って制御する。セレクタ２１は、制御信号Ｃｍｏｄに従って、対応するライン毎にクロック周波数を制御する制御値（Ｃ_ＯＳＣ）を、ＮｔとＮｔ＋ＮｕｐとＮｔ−Ｎｄｗの間で切り替える。垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに同期することによって、１フレーム内の各ラインに対して、対応するクロック周波数をライン毎に適切かつ正確に割り当てることができる。例えばセレクトタイミング制御回路８内に、垂直同期信号ＶＳＹＮＣで初期化され水平同期信号ＨＳＹＮＣでカウントアップするカウンタを設けることにより、フレーム内でのライン番号を正確に管理することができる。セレクトタイミング制御回路８によって選択される制御信号Ｃｍｏｄのパターンは、即ち発振周波数のスペクトラム拡散パターンであって、例えばレジスタ２４に設定される。

これにより、クロック発振回路４を、簡単なディジタル回路で実現することができるので、水平同期信号ＨＳＹＮＣの周期を、対応するライン毎に正確に制御することができる。

クロック発振回路４の動作についてより詳細に説明する。

図６と図７は、第１のスペクトラム拡散パターンの、それぞれＡフェーズとＢフェーズの動作例を示すタイミングチャートである。図６と図７は、図３に対応する。図３で説明したように、ｆｒａｍｅ１とｆｒａｍｅ２には同じＡフェーズが適用されるので、時刻ｔ１０とｔ２０から最初の８ラインについての拡大図が図６に示され、ｆｒａｍｅ３とｆｒａｍｅ４には同じＢフェーズが適用されるので時刻ｔ３０とｔ４０から最初の８ラインについての拡大図が図７に示される。図６と図７の横軸は時刻であり、縦軸方向には上から順に、セレクタ２１の制御信号Ｃｍｏｄ、発振回路６の制御値Ｃ_ＯＳＣと発振周波数ｆ_ＯＳＣ及び水平同期信号ＨＳＹＮＣが示される。

図６に示されるＡフェーズでは、第１ライン（ｆｒａｍｅ１では時刻ｔ１０〜ｔ１１、ｆｒａｍｅ２では時刻ｔ２０〜ｔ２１）では、セレクタ２１の制御信号Ｃｍｏｄ＝１に制御され、発振回路６の制御値Ｃ_ＯＳＣ＝Ｎｔ（Ｔｒｉｍ値）、発振周波数ｆ_ＯＳＣ＝中心周波数（ｆｔ）となる。次の第２ライン（時刻ｔ１１〜ｔ１２、ｔ２１〜ｔ２２）では、Ｃｍｏｄ＝０に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ＋Ｎｕｐ、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとなる。次の第３ライン（時刻ｔ１２〜ｔ１３、ｔ２２〜ｔ２３）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第４ライン（時刻ｔ１３〜ｔ１４、ｔ２３〜ｔ２４）では、Ｃｍｏｄ＝２に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ−Ｎｄｗ、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとなる。以降第５ラインから第８ラインは、第１ラインから第４ラインと同じパターンが繰り返される。その後、８ライン毎に同じパターンが繰り返される。

図７に示されるＢフェーズでは、第１ライン（ｆｒａｍｅ３では時刻ｔ３０〜ｔ３１、ｆｒａｍｅ４では時刻ｔ４０〜ｔ４１）では、セレクタ２１の制御信号Ｃｍｏｄ＝１に制御され、発振回路６の制御値Ｃ_ＯＳＣ＝Ｎｔ（Ｔｒｉｍ値）、発振周波数ｆ_ＯＳＣ＝中心周波数（ｆｔ）となる。次の第２ライン（時刻ｔ３１〜ｔ３２、ｔ４１〜ｔ４２）では、Ｃｍｏｄ＝２に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ−Ｎｄｗ、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとなる。次の第３ライン（時刻ｔ３２〜ｔ３３、ｔ４２〜ｔ４３）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第４ライン（時刻ｔ３３〜ｔ３４、ｔ４３〜ｔ４４）では、Ｃｍｏｄ＝０に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ＋Ｎｕｐ、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとなる。以降第５ラインから第８ラインは、第１ラインから第４ラインと同じパターンが繰り返される。その後、８ライン毎に同じパターンが繰り返される。

以上のように制御することにより、第１ラインと第３ラインの画素が表示駆動される時には、毎フレームにおいて、発振周波数ｆ_ＯＳＣ＝中心周波数（ｆｔ）とされる。第２ラインについては、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされ、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされる。第４ラインについては、第２ラインとは逆に、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされ、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされる。第２ラインについてみると、ｆｒａｍｅ１において、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされたためにライン周期が短縮されたとき、反転駆動により駆動電圧の極性が反転される、次のｆｒａｍｅ２においても同様に短縮されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。第４ラインについても同様に、ｆｒａｍｅ１において、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされたためにライン周期が拡大されたとき、反転駆動により駆動電圧の極性が反転される、次のｆｒａｍｅ２においても同様に拡大されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。

また、図６に示されるＡフェーズにおいても図７に示されるＢフェーズにおいても、１フレーム内において、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされるライン数と、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされるライン数は同数となるので、フレーム周波数は一定となる。さらに、同じ第２ラインについてみると、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされたためにライン周期が短縮されたとき、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされライン周期が拡大される。これに対して第４ラインについてみると、第２ラインとは逆に、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされたためにライン周期が拡大されたとき、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされライン周期が短縮される。複数のフレームに渡って積分した場合に、全てのラインに対するライン周期の積分値（合計値）は均一化される。

また、実施形態１でも述べたように、スペクトラム拡散パターンを８ライン周期で繰り返すため、一般に普及する種々の表示パネルに広く整合性良く適用することができる。

図８は、第１のスペクトラム拡散パターン（Ａフェーズ）におけるパネルノイズの波形を表すタイミングチャートである。図６に対応して同じ時間軸を示したものであって、縦軸方向には上から順に、ライン周期とライン番号（ｌｉｎｅ ｎｕｍ.）、発振回路６の制御値Ｃ_ＯＳＣと発振周波数ｆ_ＯＳＣ、水平同期信号ＨＳＹＮＣ、ソース配線の駆動信号Ｓｏｕｒｃｅ及びソース配線に流れる電流によるパネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）が示される。ライン周期とライン番号（ｌｉｎｅ ｎｕｍ.）、発振回路６の制御値Ｃ_ＯＳＣと発振周波数ｆ_ＯＳＣの制御パターン（スペクトラム拡散パターン）は、図６を引用して説明したＡフェーズの通りであるので、説明を省略する。第１ライン（時刻ｔ１０〜ｔ１１、ｔ２０〜ｔ２１）においてソース配線は正極側（Ｐｏｓｉ）に駆動され、その立上り波形に伴って、パネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）として正極方向の電流が流れる。次の第２ライン（時刻ｔ１１〜ｔ１２、ｔ２１〜ｔ２２）においては、ソース配線は負極側（Ｎｅｇａ）に駆動され、その立下がり波形に伴って、パネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）として負極方向の電流が流れる。以降、ライン毎に正極と負極のパネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）が交互に現れる。その絶対値は、ソース配線Ｓ１〜Ｓｎ毎に、その画素の画像データによって異なる。

図９は、第１のスペクトラム拡散パターンにおける輻射ノイズの周波数分布図である。比較例として、スペクトラム拡散を行わない場合の輻射ノイズの周波数分布図を図１０に示す。横軸は周波数であり、縦軸は、パネルノイズによる輻射（ＥＭＩ）の電力が示される。スペクトラム拡散を行わない場合（図１０）は、発振回路６の発振周波数ｆ_ＯＳＣは、トリミングによって調整された中心周波数ｆｔで一定であり、発振回路６のクロックＣＬＫに起因するノイズによる輻射（ＥＭＩ）は、その発振周波数ｆｔに大きなピークを持つ。また、パネルノイズによる輻射（ＥＭＩ）は、ライン周波数がスペクトラム拡散されないので、その中心周波数ｆ０ｐに大きなピークを持つ。図１０に示されるように、場合によっては許容値を上回る場合がある。本実施形態１に示されるように、発振回路６の発振周波数ｆ_ＯＳＣを、中心周波数ｆｔとｆｔ＋Δｆ、ｆｔ−Δｆの３通りに拡散することにより、図９に示されるように、発振回路６のクロックＣＬＫに起因するノイズによる輻射（ＥＭＩ）は、その３通りの周波数ｆｔとｆｔ＋Δｆとｆｔ−Δｆとに拡散される。クロックＣＬＫ自体の合計の電力は拡散しない場合と等しいので、スペクトラム拡散によって、その電力が３分割され、ピークは低くなる。本発明により、ライン周波数も同様にスペクトラム拡散されるので、パネルノイズによる輻射（ＥＭＩ）も３分割され、ピークは低くなる。

〔実施形態３〕
スペクトラム拡散パターンの変形例について説明する。スペクトラム拡散パターンは、実施形態１において説明した条件を満たせば、他の多様な組合せによっても実施することができる。

図１１は、上述の実施形態２に示した第１のスペクトラム拡散パターンを表す説明図であり、図１２〜１４は、それとは異なる第２〜第４のスペクトラム拡散パターンを表す説明図である。各図には連続するｆｒａｍｅ１〜ｆｒａｍｅ４について、先頭の８ラインを代表として、スペクトラム拡散のパターンが示される。ライン番号（ｌｉｎｅ ｎｕｍ.）ごとに、発振回路６の発振周波数の制御「ｆ−ｃｏｎｔｒｏｌ」、ライン周期「１Ｈ」、発振回路６の発振周波数「ｆＯＳＣ」、ソース駆動電圧の極性「Ｓｏｕｒｃｅ」が示される。「ｆ−ｃｏｎｔｒｏｌ」には、発振回路６の発振周波数を中心周波数（ｆｔ）とする「ｔｙｐ」、ｆｔ＋Δｆとする「ｆ−ｕｐ」、ｆｔ−Δｆとする「ｆ−ｄｏｗｎ」が示され、「１Ｈ」と「ｆＯＳＣ」には対応するライン周期と発振回路６の発振周波数がそれぞれ示される。「Ｓｏｕｒｃｅ」には正極「Ｐｏｓｉ．」と負極「Ｎｅｇａ．」のいずれかが示される。先頭の８ラインのみが示されるが、それ以降のラインも上述の通り８ライン周期で繰り返すのが好適である。

図１１に示される第１のスペクトラム拡散パターンにおいて、実施形態２で説明した通り、ｆｒａｍｅ１ではｆ−ｃｏｎｔｒｏｌがｔｙｐ，ｆ−ｕｐ，ｔｙｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｆ−ｕｐ，ｔｙｐ，ｆ−ｄｏｗｎの順で制御され（Ａフェーズ）、反転駆動されるｆｒａｍｅ２には同じパターン（Ａフェーズ）が適用される。後続のｆｒａｍｅ３とｆｒａｍｅ４ではｆ−ｃｏｎｔｒｏｌが逆相のｔｙｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｆ−ｕｐ，ｔｙｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｆ−ｕｐの順で制御される（Ｂフェーズ）。

図１２に示される第２のスペクトラム拡散パターンにおいては、ｆｒａｍｅ１ではｆ−ｃｏｎｔｒｏｌがｔｙｐ，ｆ−ｕｐ，ｔｙｐ，ｆ−ｕｐ，ｔｙｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｆ−ｄｏｗｎの順で制御され（Ａフェーズ）、反転駆動されるｆｒａｍｅ２には同じパターン（Ａフェーズ）が適用される。後続のｆｒａｍｅ３とｆｒａｍｅ４ではｆ−ｃｏｎｔｒｏｌが逆相のｔｙｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｆ−ｕｐ，ｔｙｐ，ｆ−ｕｐの順で制御される（Ｂフェーズ）。第１のスペクトラム拡散パターンとは、第４ラインと第８ラインでの発振周波数の制御方向が逆になっているが、同じラインには連続する２フレームで同じパターンが適用されているので、第１のスペクトラム拡散パターンと同様に液晶の焼き付きを防止する効果が得られる。また、各フレームにおいて発振周波数を高めるラインと低めるラインの数は等しく、同じラインを複数のフレームに渡って見たときに、発振周波数を高める制御と低める制御の数は等しくされているので、他の効果についても同様に得られる。

図１３に示される第３のスペクトラム拡散パターンにおいては、ｆｒａｍｅ１ではｆ−ｃｏｎｔｒｏｌがｔｙｐ，ｆ−ｕｐ，ｆ−ｕｐ，ｔｙｐ，ｔｙｐ，ｆ−ｄｏｗｎ，ｆ−ｄｏｗｎ，ｔｙｐの順で制御され（Ａフェーズ）、反転駆動されるｆｒａｍｅ２には同じパターン（Ａフェーズ）が適用される。後続のｆｒａｍｅ３とｆｒａｍｅ４ではｆ−ｃｏｎｔｒｏｌが逆相のｔｙｐ，ｆ−ｄｏｗｎ，ｆ−ｄｏｗｎ，ｔｙｐ，ｔｙｐ，ｆ−ｕｐ，ｆ−ｕｐ，ｔｙｐの順で制御される（Ｂフェーズ）。第１のスペクトラム拡散パターンとは、第３、第４ラインと第７、第８ラインでの発振周波数の制御方向が異なるが、得られる効果は同様である。

図１４に示される第４のスペクトラム拡散パターンにおいて、ｆｒａｍｅ１ではｆ−ｃｏｎｔｒｏｌがｆ−ｕｐ，ｔｙｐ，ｔｙｐ，ｆ−ｕｐ，ｆ−ｄｏｗｎ，ｔｙｐ，ｔｙｐ，ｆ−ｄｏｗｎの順で制御され（Ａフェーズ）、反転駆動されるｆｒａｍｅ２には同じパターン（Ａフェーズ）が適用される。後続のｆｒａｍｅ３とｆｒａｍｅ４ではｆ−ｃｏｎｔｒｏｌが逆相のｆ−ｄｏｗｎ，ｔｙｐ，ｔｙｐ，ｆ−ｄｏｗｎ，ｆ−ｕｐ，ｔｙｐ，ｔｙｐ，ｆ−ｕｐの順で制御される（Ｂフェーズ）。第３のスペクトラム拡散パターンとは、全てのラインでの発振周波数の制御方向が異なるが、得られる効果は同様である。

第２のスペクトラム拡散パターンについて、さらに詳しく説明する。

図１５と図１６は、第２のスペクトラム拡散パターンの、それぞれＡフェーズとＢフェーズの動作例を示すタイミングチャートである。図１５と図１６は、図６と図７と同様に図３に対応する。図３で説明したように、ｆｒａｍｅ１とｆｒａｍｅ２には同じＡフェーズが適用され、時刻ｔ１０とｔ２０から最初の８ラインについての拡大図が図１５に示される。また、ｆｒａｍｅ３とｆｒａｍｅ４には同じＢフェーズが適用され、時刻ｔ３０とｔ４０から最初の８ラインについての拡大図が図１６に示される。図１５と図１６の横軸は時刻であり、縦軸方向には上から順に、セレクタ２１の制御信号Ｃｍｏｄ、発振回路６の制御値Ｃ_ＯＳＣと発振周波数ｆ_ＯＳＣ及び水平同期信号ＨＳＹＮＣが示される。

図１５に示されるＡフェーズでは、第１ライン（ｆｒａｍｅ１では時刻ｔ１０〜ｔ１１、ｆｒａｍｅ２では時刻ｔ２０〜ｔ２１）では、セレクタ２１の制御信号Ｃｍｏｄ＝１に制御され、発振回路６の制御値Ｃ_ＯＳＣ＝Ｎｔ（Ｔｒｉｍ値）、発振周波数ｆ_ＯＳＣ＝中心周波数（ｆｔ）となる。次の第２ライン（時刻ｔ１１〜ｔ１２、ｔ２１〜ｔ２２）では、Ｃｍｏｄ＝０に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ＋Ｎｕｐ、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとなる。次の第３ライン（時刻ｔ１２〜ｔ１３、ｔ２２〜ｔ２３）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第４ライン（時刻ｔ１３〜ｔ１４、ｔ２３〜ｔ２４）では、Ｃｍｏｄ＝０に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ＋Ｎｕｐ、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとなる。次の第５ライン（時刻ｔ１４〜ｔ１５、ｔ２４〜ｔ２５）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第６ライン（時刻ｔ１５〜ｔ１６、ｔ２５〜ｔ２６）では、Ｃｍｏｄ＝２に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ−Ｎｄｗ、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとなる。次の第７ライン（時刻ｔ１６〜ｔ１７、ｔ２６〜ｔ２７）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第８ライン（時刻ｔ１７〜ｔ１８、ｔ２７〜ｔ２８）では、Ｃｍｏｄ＝２に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ−Ｎｄｗ、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとなる。その後、８ライン毎に同じパターンが繰り返される。図６に示される第１のスペクトラム拡散パターンでは、第５ラインから第８ラインに第１ラインから第４ラインと同じパターンが繰り返されているが、第２のスペクトラム拡散パターンでは、第１ラインから第４ラインのパターンと第５ラインから第８ラインのパターンとは異なる。

図１６に示されるＢフェーズでは、第１ライン（ｆｒａｍｅ３では時刻ｔ３０〜ｔ３１、ｆｒａｍｅ４では時刻ｔ４０〜ｔ４１）では、セレクタ２１の制御信号Ｃｍｏｄ＝１に制御され、発振回路６の制御値Ｃ_ＯＳＣ＝Ｎｔ（Ｔｒｉｍ値）、発振周波数ｆ_ＯＳＣ＝中心周波数（ｆｔ）となる。次の第２ライン（時刻ｔ３１〜ｔ３２、ｔ４１〜ｔ４２）では、Ｃｍｏｄ＝２に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ−Ｎｄｗ、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとなる。次の第３ライン（時刻ｔ３２〜ｔ３３、ｔ４２〜ｔ４３）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第４ライン（時刻ｔ３３〜ｔ３４、ｔ４３〜ｔ４４）では、Ｃｍｏｄ＝２に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ−Ｎｄｗ、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとなる。次の第５ライン（時刻ｔ３４〜ｔ３５、ｔ４４〜ｔ４５）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第６ライン（時刻ｔ３５〜ｔ３６、ｔ４５〜ｔ４６）では、Ｃｍｏｄ＝０に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ＋Ｎｕｐ、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとなる。次の第７ライン（時刻ｔ３６〜ｔ３７、ｔ４６〜ｔ４７）では、Ｃｍｏｄ＝１に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ、発振周波数ｆ_ＯＳＣ＝ｆｔとなる。次の第８ライン（時刻ｔ３７〜ｔ３８、ｔ４７〜ｔ４８）では、Ｃｍｏｄ＝０に制御され、制御値Ｃ_ＯＳＣ＝Ｎｔ＋Ｎｕｐ、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとなる。その後、８ライン毎に同じパターンが繰り返される。図７に示される第１のスペクトラム拡散パターンでは、第５ラインから第８ラインに第１ラインから第４ラインと同じパターンが繰り返されているが、第２のスペクトラム拡散パターンでは、第１ラインから第４ラインのパターンと第５ラインから第８ラインのパターンとは異なる。

第１のスペクトラム拡散パターンが、実施形態２で図６と図７を引用して説明した通り、４ライン周期のパターンであるの対し、第２のスペクトラムパターンは、４ラインに周期を持たない８ライン周期のパターンである。このようにスペクトラム拡散のパターンは異なるが、得られる効果は同等である。以上のように制御することにより、第１、第３、第５及び第７ラインは、毎フレームにおいて、発振周波数ｆ_ＯＳＣ＝中心周波数（ｆｔ）とされる。第２ラインと第４ラインについては、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされ、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされる。第６ラインと第８ラインについては、第２及び第４ラインとは逆に、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされ、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされる。第２及び第４ラインについてみると、ｆｒａｍｅ１において、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされたためにライン周期が短縮されたとき、反転駆動により駆動電圧の極性が反転される、次のｆｒａｍｅ２においても同様に短縮されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。第６及び第８ラインの画素についても同様に、ｆｒａｍｅ１において、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされたためにライン周期が拡大されたとき、反転駆動により駆動電圧の極性が反転される、次のｆｒａｍｅ２においても同様に拡大されるので、駆動電圧が印加される極性によって偏ることがなく、液晶の焼き付きが防止される。

また、図１５に示されるＡフェーズにおいても図１６に示されるＢフェーズにおいても、１フレーム内において、発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされるライン数と、発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされるライン数は同数となるので、フレーム周波数は一定となる。さらに、同じ第２及び第４ラインについてみると、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされたためにライン周期が短縮されたとき、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされライン周期が拡大される。これに対して第６及び第８ラインについてみると、第２及び第４ラインとは逆に、ｆｒａｍｅ１とｆｒａｍｅ２において発振周波数ｆ_ＯＳＣ＝ｆｔ−Δｆとされたためにライン周期が拡大されたとき、ｆｒａｍｅ３とｆｒａｍｅ４において発振周波数ｆ_ＯＳＣ＝ｆｔ＋Δｆとされライン周期が短縮される。複数のフレームに渡って積分した場合に、全てのラインに対するライン周期の積分値（合計値）は均一化される。

また、実施形態１及び２でも述べたように、スペクトラム拡散パターンを８ライン周期で繰り返すため、一般に普及する種々の表示パネルに広く整合性良く適用することができる。

図１７は、第１のスペクトラム拡散パターン（Ａフェーズ）におけるパネルノイズの波形を表すタイミングチャートである。図１５に対応して同じ時間軸を示したものであって、縦軸方向には上から順に、ライン周期とライン番号（ｌｉｎｅ ｎｕｍ.）、発振回路６の制御値Ｃ_ＯＳＣと発振周波数ｆ_ＯＳＣ、水平同期信号ＨＳＹＮＣ、ソース配線の駆動信号Ｓｏｕｒｃｅ及びソース配線に流れる電流によるパネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）が示される。ライン周期とライン番号（ｌｉｎｅ ｎｕｍ.）、発振回路６の制御値Ｃ_ＯＳＣと発振周波数ｆ_ＯＳＣの制御パターン（スペクトラム拡散パターン）は、図１５を引用して説明したＡフェーズの通りであるので、説明を省略する。第１ライン（時刻ｔ１０〜ｔ１１、ｔ２０〜ｔ２１）においてソース配線は正極側（Ｐｏｓｉ）に駆動され、その立上り波形に伴って、パネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）として正極方向の電流が流れる。次の第２ライン（時刻ｔ１１〜ｔ１２、ｔ２１〜ｔ２２）においては、ソース配線は負極側（Ｎｅｇａ）に駆動され、その立下がり波形に伴って、パネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）として負極方向の電流が流れる。以降、ライン毎に正極と負極のパネルノイズ（Ｐａｎｅｌ Ｎｏｉｓｅ）が交互に現れる。その絶対値は、ソース配線Ｓ１〜Ｓｎ毎に、その画素の画像データによって異なる。このとき、輻射ノイズの周波数分布は、図９に示される実施形態２の第１のスペクトラム拡散パターンにおける周波数分布と同様に、ピーク電力が分散されて低くなる。

以上のように、第２のスペクトラム拡散パターンは第１のスペクトラム拡散パターンとは異なるが、実施形態１において説明した条件を満足する点では同様であるので、得られる効果も同等である。詳細な説明は省略するが、他の第３及び第４のスペクトラム拡散パターンについても、同等な効果が得られる。

〔実施形態４〕
実施形態２及び３においては、スペクトラム拡散のため、発振周波数（ｆ_ＯＳＣ）を、トリミング値（Ｔｒｉｍ値，Ｎｔ）によって規定される中心周波数（ｆｔ）と、それより高い周波数ｆｔ＋Δｆと、それより低い周波数ｆｔ−Δｆの３通りの周波数の間で切替え制御を行う例を示した。しかし、本発明はその形態には制限されず、他の制御形態も採用し得る。例えば、中心周波数（ｆｔ）を選択肢から除外して、ｆｔ＋Δｆとｆｔ−Δｆの２通りの周波数の間で切替え制御を行っても良いし、逆に、中心周波数（ｆｔ）以外の選択肢をｆｔ±Δｆ１、ｆｔ±Δｆ２、ｆｔ±Δｆ３と多段階に増やす切替え制御を行っても良い。さらには必ずしも中心周波数を明確に規定しないスペクトラム拡散であってもよい。実施形態３に示される各種のスペクトラム拡散パターンについては、周波数の選択肢に合わせて適宜変更される。

図１８は、本発明のスペクトラム拡散を行うクロック生成回路の第２の構成例を示す回路図である。中心周波数（ｆｔ）を選択肢から除外して、ｆｔ＋Δｆとｆｔ−Δｆの２通りの周波数の間で切替え制御を行うことができる。クロック生成回路４は、図５に示されるクロック生成回路と同様に、クロックＣＬＫを生成する発振回路６と、発振回路６の発振周波数（ｆ_ＯＳＣ）を中心周波数（ｆｔ）から変更させることが可能な発振周波数制御回路７とを含んで構成される。発振周波数制御回路７は、発振回路６の発振周波数（ｆ_ＯＳＣ）を、中心周波数（ｆｔ）から高くするか低くするかを、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣに同期して切替える。発振回路６の構成は、図５と同じであるので説明を省略する。

発振周波数制御回路７は、図５に示されるクロック生成回路と同様に、セレクタ２１とセレクトタイミング制御回路８と加算器２２と減算器２３とレジスタ２４〜２６を含んで構成されるが、セレクタ２１が２入力に変更されている点で異なる。発振周波数制御回路７には、不揮発性メモリ１９から、発振回路６のトリミング値（Ｔｒｉｍ値，Ｎｔ）が供給され、加算器２２はこのトリミング値（Ｔｒｉｍ値，Ｎｔ）にレジスタ２５に保持される所定の値Ｎｕｐを加算してＮｔ＋Ｎｕｐを、減算器２３はこのトリミング値（Ｔｒｉｍ値，Ｎｔ）からレジスタ２６に保持される所定の値Ｎｄｗを減算してＮｔ−Ｎｄｗを、それぞれセレクタ２１に供給するが、トリミング値（Ｔｒｉｍ値，Ｎｔ）そのものはセレクタ２１には入力されない。セレクトタイミング制御回路８は、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに同期して、セレクタ２１を制御する制御信号Ｃｍｏｄを所定のパターンに従って制御するが、制御信号Ｃｍｏｄのビット数は１ビットで良い。セレクタ２１は、制御信号Ｃｍｏｄに従って、対応するライン毎にクロック周波数を制御する制御値（Ｃ_ＯＳＣ）を、Ｎｔ＋ＮｕｐとＮｔ−Ｎｄｗの間で切り替える。

これにより、クロック発振回路４を、より簡単なディジタル回路で実現することができる。このクロック発振回路４では、回路構成によって中心周波数（ｆｔ）が選択肢から除外されてはいるが、レジスタ２５と２６にゼロを設定することにより、スペクトラム拡散を実行しない（中心周波数ｆｔ一定で発振させる）動作モードで動作させることも可能である。

図１９は、本発明のスペクトラム拡散を行うクロック生成回路の第３の構成例を示す回路図である。中心周波数（ｆｔ）以外の選択肢をｆｔ±Δｆ１、ｆｔ±Δｆ２、ｆｔ±Δｆ３と多段階に増やす切替え制御を行うために、図１９にはその一例として、中心周波数（ｆｔ）を含む５段階の切替え制御を可能とするクロック生成回路４の構成が示される。クロック生成回路４は、図５及び図１８に示されるクロック生成回路と同様に、クロックＣＬＫを生成する発振回路６と、発振回路６の発振周波数（ｆ_ＯＳＣ）を中心周波数（ｆｔ）から変更させることが可能な発振周波数制御回路７とを含んで構成される。発振周波数制御回路７は、発振回路６の発振周波数（ｆ_ＯＳＣ）を、中心周波数（ｆｔ）から高くするか低くするかを、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣに同期して５段階で切替える。発振回路６の構成は、図５と同じであるので説明を省略する。

発振周波数制御回路７は、セレクタ２１とセレクトタイミング制御回路８と２個の加算器２２＿１と２２＿２と２個の減算器２３＿１と２３＿２とレジスタ２４〜２８とを含んで構成され、セレクタ２１は５入力に変更され、制御信号Ｃｍｏｄのビット数は３ビットに変更されている。発振周波数制御回路７には、不揮発性メモリ１９から、発振回路６のトリミング値（Ｔｒｉｍ値，Ｎｔ）が供給され、加算器２２＿１はこのトリミング値（Ｔｒｉｍ値，Ｎｔ）にレジスタ２５に保持されるＮｕｐ１を加算してＮｔ＋Ｎｕｐ１を、加算器２２＿２はレジスタ２７に保持されるＮｕｐ２を加算してＮｔ＋Ｎｕｐ２を、それぞれセレクタ２１に供給する。減算器２３＿１はこのトリミング値（Ｔｒｉｍ値，Ｎｔ）からレジスタ２６に保持されるＮｄｗ１を減算してＮｔ−Ｎｄｗ１を、減算器２３＿１はレジスタ２８に保持されるＮｄｗ２を減算してＮｔ−Ｎｄｗ２をそれぞれセレクタ２１に供給する。トリミング値（Ｔｒｉｍ値，Ｎｔ）そのものもセレクタ２１には入力される。セレクタ２１はＮｔ，Ｎｔ＋Ｎｕｐ１，Ｎｔ＋Ｎｕｐ２，Ｎｔ−Ｎｄｗ１，及びＮｔ−Ｎｄｗ２の５通りの中から、１個を選択して発振回路６に制御値（Ｃ_ＯＳＣ）を供給する。セレクトタイミング制御回路８は、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに同期して、セレクタ２１を制御する。

これにより、スペクトラム拡散のための発振周波数の制御を多段階で行う場合にも、クロック発振回路４を簡単なディジタル回路で実現することができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、発振回路６として発振周波数を６ビットの制御値（Ｃ_ＯＳＣ）によって制御可能なリングオッシレータを使って構成する例を示したが、このビット数が変更可能であるのは言うまでもなく、発振周波数の制御方法は、例えば、リングオッシレータを構成するインバータの段数を変更する方法、インバータの電源に直列に挿入された電流源の大きさを制御する方法、その他の制御方法に変更することもできる。また、リングオッシレータに代えて、外部から入力される別のクロック信号をＰＬＬ（Phase Locked Loop）等を備える逓倍回路で逓倍して内部クロックＣＬＫを生成する回路に変更し、そのときの逓倍数を制御することによってスペクトラム拡散を実現するように変更してもよい。さらには、原発振回路と周波数変調回路による、アナログのスペクトラム拡散回路に変更してもよい。

１ 表示駆動回路（表示ドライバ）
２ 表示パネル
３ ホストプロセッサ
４ クロック生成回路
５ 制御部（ＴＣＯＮ）
６ 発振回路
７ 発振周波数制御回路
８ セレクトタイミング制御回路
１０ ソースドライバ
１１ 階調電圧選択回路
１２ データラッチ
１３ メモリ
１４ ゲート制御ドライバ
１５ 電源回路
１６ 制御インターフェース
１７ 画像データインターフェース
１８ ゲート駆動回路（Gate In Panel）
１９ 不揮発性メモリ（ＮＶメモリ）
２０、２１ セレクタ
２２ 加算器
２３ 減算器
２４〜２８ レジスタ
ＩＮＶ０〜ＩＮＶ５ インバータ
Ｃ０ 容量
Ｒ０〜Ｒ６３ 抵抗
ｓ０〜ｓ６３ スイッチ

Claims (15)

1. １フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、クロック生成回路を備え、
   前記クロック生成回路は、前記複数のラインを駆動するタイミングの基準となる水平同期信号を生成するためのクロックを生成し、
   前記クロック生成回路は、フレーム内の各ラインに対応する前記水平同期信号の周期が、同一フレーム内では分散し、連続する２フレーム間ではライン毎に等しくなるように、前記クロックをスペクトラム拡散する、表示駆動回路。
2. 請求項１において、前記クロック生成回路は、フレーム周波数を一定に保つように、前記クロックをスペクトラム拡散する、表示駆動回路。
3. 請求項２において、前記クロック生成回路は、フレーム内の各ラインに対応する水平同期信号の周期が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、フレーム内の全てのラインについて同じ値になるように、前記クロックをスペクトラム拡散する、表示駆動回路。
4. 請求項２において、前記クロック生成回路は、フレーム内の各ラインに対応する周期の水平同期信号の周波数の拡散パターンが、フレーム内で隣接する８ライン周期で繰り返されるように、前記クロックをスペクトラム拡散する、表示駆動回路。
5. 請求項１において、前記クロック生成回路は、前記クロックを生成する発振回路と、前記発振回路の発振周波数を中心周波数から変更させることが可能な発振周波数制御回路とを備え、前記発振周波数制御回路は、前記発振周波数を、前記中心周波数から高くするか低くするかを、前記水平同期信号に同期して切替える、表示駆動回路。
6. 請求項５において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて生成される水平同期信号に対応するラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応する水平同期信号を生成するクロックが、前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を切替える、表示駆動回路。
7. 請求項５において、前記発振回路は入力される制御値によって発振周波数が指定され、前記発振周波数制御回路は、セレクタと前記セレクタを制御するセレクトタイミング制御回路とを備え、前記セレクタは、前記発振回路の前記中心周波数を規定するトリミング値と、前記トリミング値に第１の値が加算された値と、前記トリミング値から第２の値が減算された値とを含む、複数の制御値から１個の制御値を選択して前記発振回路に供給し、前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から１個の制御値を選択させる、表示駆動回路。
8. 請求項７において、前記トリミング値を格納可能なメモリと、前記第１の値と前記第２の値をそれぞれ格納可能なレジスタとをさらに備える、表示駆動回路。
9. １フレームが複数のラインで構成される液晶表示パネルを駆動する表示駆動回路であって、前記複数のラインを駆動するタイミングの基準となるクロックを供給するクロック生成回路を備え、
   前記クロック生成回路は、前記クロックを生成する発振回路と、前記クロックの周波数を中心周波数からの変更量をライン毎に切替え可能な発振周波数制御回路とを備え、
   前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が同一フレーム内では分散し、連続する２フレーム間ではライン毎に等しくなるように、前記発振回路を制御する、表示駆動回路。
10. 請求項９において、前記発振周波数制御回路は、フレーム内の全てのラインに対応する前記変更量の合計が、異なるフレーム間で一定となるように、前記発振回路を制御する、表示駆動回路。
11. 請求項１０において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、それぞれのライン毎に所定の複数フレームに渡って積分したときに、全てのラインについて同じ値になるように、前記発振回路を制御する、表示駆動回路。
12. 請求項１０において、前記発振周波数制御回路は、フレーム内の各ラインに対応する前記変更量が、フレーム内で隣接する８ライン周期で周期的に変わるように、前記発振回路を制御する、表示駆動回路。
13. 請求項９において、前記発振周波数制御回路は、前記発振周波数を前記中心周波数から高くされたクロックに基づいて水平同期信号が生成されるラインのライン数と、前記発振周波数を前記中心周波数から低くされたクロックに基づいて水平同期信号が生成されるラインのライン数とを、同一フレーム内で同数とし、且つ、複数のフレームに渡って見たときにそれぞれのラインについて、対応するクロックが前記中心周波数から高くされた頻度と低くされた頻度とを等しくするように、前記発振周波数を制御する、表示駆動回路。
14. 請求項９において、前記発振回路は入力される制御値によって発振周波数が指定され、前記発振周波数制御回路は、セレクタと前記セレクタを制御するセレクトタイミング制御回路とを備え、前記セレクタは、前記発振回路の前記中心周波数を規定するトリミング値と、前記トリミング値に第１の値が加算された値と、前記トリミング値から第２の値が減算された値とを含む、複数の制御値から１個の制御値を選択して前記発振回路に供給し、前記セレクトタイミング制御回路は、前記水平同期信号に同期して前記セレクタに前記複数の制御値から１個の制御値を選択させる、表示駆動回路。
15. 請求項１４において、前記トリミング値を格納可能なメモリと、前記第１の値と前記第２の値をそれぞれ格納可能なレジスタとをさらに備える、表示駆動回路。

Images