JP2015185749A - semiconductor module - Google Patents
semiconductor module Download PDFInfo
- Publication number
- JP2015185749A JP2015185749A JP2014061942A JP2014061942A JP2015185749A JP 2015185749 A JP2015185749 A JP 2015185749A JP 2014061942 A JP2014061942 A JP 2014061942A JP 2014061942 A JP2014061942 A JP 2014061942A JP 2015185749 A JP2015185749 A JP 2015185749A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor module
- facing
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、半導体モジュールに関する。 The present invention relates to a semiconductor module.
スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）素子と、整流素子であるダイオード素子とを積層して接続した半導体モジュールが製造されている。 A semiconductor module in which an IGBT (Insulated Gate Bipolar Transistor) element that is a switching element and a diode element that is a rectifying element are stacked and connected is manufactured.
例えば、特許文献１には、互いに直列接続された上アーム素子と下アーム素子とを備えた半導体モジュールが開示されている。特許文献１の半導体モジュールでは、正側電極板と負側電極板との間に平板の出力電極板が配置されている。正側電極板と出力電極板との間に上アーム素子が配置されている。負側電極板と出力電極板との間に下アーム素子が配置されている。 For example, Patent Document 1 discloses a semiconductor module including an upper arm element and a lower arm element connected in series with each other. In the semiconductor module of Patent Document 1, a flat output electrode plate is disposed between a positive electrode plate and a negative electrode plate. An upper arm element is disposed between the positive electrode plate and the output electrode plate. A lower arm element is disposed between the negative electrode plate and the output electrode plate.
正側電極板と負側電極板との距離が短くなるほど、正側電極板及び負側電極板に電流が互いに反対方向に流れる際に、正側電極板及び負側電極板それぞれの電流の磁界が互いに相殺される効果が大きくなる。しかし、特許文献１の半導体モジュールは、正側電極板と負側電極板との間に、上アーム素子、出力電極板及び下アーム素子が配置されている。このため、特許文献１の半導体モジュールは、インダクタンスの低減が難しい。 As the distance between the positive electrode plate and the negative electrode plate becomes shorter, the current magnetic field of each of the positive electrode plate and the negative electrode plate when current flows in the opposite direction to the positive electrode plate and the negative electrode plate. The effects of canceling each other out are increased. However, in the semiconductor module of Patent Document 1, the upper arm element, the output electrode plate, and the lower arm element are disposed between the positive electrode plate and the negative electrode plate. For this reason, in the semiconductor module of Patent Document 1, it is difficult to reduce inductance.
本発明は、インダクタンスをさらに低減することができる半導体モジュールを提供する。 The present invention provides a semiconductor module that can further reduce inductance.
本発明の一態様に係る半導体モジュールは、第１面を有する第１電極と、第１面に対向する第２面及び第２面の反対側の第３面を有する第２電極と、第３面に対向する第４面を有する第３電極と、第５面及び第５面の反対側の第６面を有し、第５面が第１面に接続され、第６面が第２面に接続された第１半導体素子と、第７面及び第７面の反対側の第８面を有し、第７面が第３面に接続され、第８面が第４面に接続された第２半導体素子と、第１面と第２面との間及び第３面と第４面との間に設けられた絶縁性を有する樹脂部とを備え、第１面は、第５面に接続された第１接続領域及び第１接続領域と重複しない第１対向領域を含み、第２面は、第６面に接続された第２接続領域、及び第１対向領域に対向する第２対向領域を含み、第３面は、第２対向領域の反対側に位置すると共に第７面に接続された第３接続領域、及び第２接続領域の反対側の第３対向領域を含み、第４面は、第８面に接続された第４接続領域、及び第３対向領域に対向する第４対向領域を含み、第２電極は、第２接続領域及び第３対向領域を有する第１部と、第２対向領域及び第３接続領域を有する第２部と、第１電極よりも第３電極に近い側に位置する第１部と、第３電極よりも第１電極に近い側に位置する第２部とを接続する接続部とを有し、接続部は、段差をなすように第１部と第２部とを接続する半導体モジュールである。 A semiconductor module according to an aspect of the present invention includes a first electrode having a first surface, a second surface facing the first surface, a second electrode having a third surface opposite to the second surface, and a third electrode. A third electrode having a fourth surface facing the surface, a fifth surface and a sixth surface opposite to the fifth surface, the fifth surface being connected to the first surface, and the sixth surface being the second surface And a seventh surface and an eighth surface opposite to the seventh surface, the seventh surface is connected to the third surface, and the eighth surface is connected to the fourth surface. A second semiconductor element; and an insulating resin portion provided between the first surface and the second surface and between the third surface and the fourth surface, wherein the first surface is formed on the fifth surface. The first connection region that is connected and the first opposing region that does not overlap the first connection region, the second surface is the second connection region that is connected to the sixth surface, and the second opposing surface that faces the first opposing region Including the area, the third side A third connection region located on the opposite side of the second opposing region and connected to the seventh surface; and a third opposing region opposite to the second connection region, wherein the fourth surface is connected to the eighth surface. A fourth connection region and a fourth counter region opposite to the third counter region, wherein the second electrode includes a first part having the second connection region and the third counter region, and a second counter region and a third connection. A connecting portion that connects a second portion having a region, a first portion located closer to the third electrode than the first electrode, and a second portion located closer to the first electrode than the third electrode The connection part is a semiconductor module that connects the first part and the second part so as to form a step.
上記態様によれば、第２電極の第１部と第２部とが段差をなすように接続され、当該段差によって得られたスペースに第１半導体素子及び第２半導体素子が配置されるため、第１電極と第２電極との間の距離を短くすることができる。そのため、インダクタンスをさらに低減することができる。 According to the above aspect, the first part and the second part of the second electrode are connected to form a step, and the first semiconductor element and the second semiconductor element are arranged in the space obtained by the step, The distance between the first electrode and the second electrode can be shortened. Therefore, the inductance can be further reduced.
上記態様において、第１対向領域と第２対向領域とに接するように配置され、樹脂部よりも熱伝導性が高い絶縁部をさらに備え、第１電極は、第１面の反対側に樹脂部から露出した第９面を有してもよい。 In the above aspect, the semiconductor device further includes an insulating portion that is disposed in contact with the first opposing region and the second opposing region and has higher thermal conductivity than the resin portion, and the first electrode has a resin portion on the opposite side of the first surface. You may have the 9th surface exposed from.
上記態様によれば、第２半導体素子は、第２電極、絶縁部及び第１電極の第９面を介した放熱経路を有する。したがって、第２半導体素子の放熱性能を向上させることができる。 According to the above aspect, the second semiconductor element has the heat dissipation path via the second electrode, the insulating portion, and the ninth surface of the first electrode. Therefore, the heat dissipation performance of the second semiconductor element can be improved.
また、第１電極は、第１接続領域及び第１接続領域の反対側の第１接着領域とを有する第１接着部と、第１対向領域及び第１接着領域と対向する第２接着領域とを有する第２接着部と、第１接着領域と第２接着領域とを接着し、導電性を有する接着層とを有してもよい。 The first electrode includes a first bonding region having a first connection region and a first bonding region opposite to the first connection region, a first bonding region, and a second bonding region facing the first bonding region. The second adhesive portion may include a first adhesive region and the second adhesive region, and an adhesive layer having conductivity.
上記態様によれば、第１接着領域と第２接着領域とが接着層により接着されるため、接着層の厚さを調整することにより、第１接続領域と第１対向領域との距離を調整可能となる。 According to the above aspect, since the first adhesive region and the second adhesive region are adhered by the adhesive layer, the distance between the first connection region and the first opposing region is adjusted by adjusting the thickness of the adhesive layer. It becomes possible.
また、第１半導体素子は第１トランジスタを有し、第２半導体素子は第２トランジスタを有し、第１トランジスタのコレクタが第５面に接続され、第１トランジスタのエミッタが第６面に接続され、第２トランジスタのコレクタが第７面に接続され、第２トランジスタのエミッタが第８面に接続されてもよい。 The first semiconductor element has a first transistor, the second semiconductor element has a second transistor, the collector of the first transistor is connected to the fifth surface, and the emitter of the first transistor is connected to the sixth surface. The collector of the second transistor may be connected to the seventh surface, and the emitter of the second transistor may be connected to the eighth surface.
上記態様によれば、第１半導体素子及び第２半導体素子のコレクタ及びエミッタが同じ方向を向くように配置されるため、半導体モジュールの生産性を向上させることができる。 According to the said aspect, since the collector and emitter of a 1st semiconductor element and a 2nd semiconductor element are arrange | positioned so that it may face the same direction, productivity of a semiconductor module can be improved.
本発明の一態様の半導体モジュールによれば、インダクタンスをさらに低減することができる。 According to the semiconductor module of one embodiment of the present invention, inductance can be further reduced.
〈第１実施形態〉
以下、図面を参照して、本発明の実施形態に係る半導体モジュールについて詳細に説明する。本発明の第１実施形態の半導体モジュールは、例えば、車載のバッテリから供給される直流電力を三相交流に変換してモータ駆動用の電力変換を行う三相インバータに用いられる。本実施形態の半導体モジュールは、電気自動車又はハイブリッドカーの車輪を駆動するモータの電力変換を行う三相インバータに用いられる。図１に示すように、例えば、本実施形態の三相インバータでは、正側の母線であり第１電極である正側電極４０ａと、負側の母線であり第３電極である負側電極６０ａとに、直流電圧Ｂと、直流電圧Ｂから印加される直流電圧を平滑化するキャパシタＣＡＰと、直流電圧Ｂを交流電圧に変換するためのインバータ回路である３つの半導体モジュール１０ａが並列に接続されている。
<First Embodiment>
Hereinafter, a semiconductor module according to an embodiment of the present invention will be described in detail with reference to the drawings. The semiconductor module of 1st Embodiment of this invention is used for the three-phase inverter which converts the direct-current power supplied from the vehicle-mounted battery into a three-phase alternating current, and performs the power conversion for a motor drive, for example. The semiconductor module of this embodiment is used for a three-phase inverter that performs power conversion of a motor that drives wheels of an electric vehicle or a hybrid car. As shown in FIG. 1, for example, in the three-phase inverter according to the present embodiment, a
半導体モジュール１０ａは、第１半導体素子である上アーム素子２０及び第２半導体素子である下アーム素子３０を備える。上アーム素子２０は、スイッチング素子であるＩＧＢＴ素子等の第１トランジスタＴｒ１と整流素子である第１ダイオードＤ１とが積層されることにより接続されている。下アーム素子３０は、スイッチング素子であるＩＧＢＴ素子等の第２トランジスタＴｒ２と整流素子である第２ダイオードＤ２とが積層されることにより接続されている。
The
上アーム素子２０の第１トランジスタＴｒ１のコレクタＣは、後述する上アーム素子２０の第５面２１に接続されている。第１トランジスタＴｒ１のコレクタＣは、第５面２１を介して正側電極４０ａに接続されている。下アーム素子３０の第２トランジスタＴｒ２のエミッタＥは、後述する下アーム素子３０の第８面３２に接続されている。下アーム素子３０のエミッタＥは、第８面３２を介して負側電極６０ａに接続されている。
The collector C of the first transistor Tr1 of the
上アーム素子２０の第１トランジスタＴｒ１のエミッタＥは、後述する上アーム素子２０の第６面２２に接続されている。上アーム素子２０の第１トランジスタＴｒ１のエミッタＥは、第６面２２を介して第２電極である出力電極５０に接続されている。下アーム素子３０の第２トランジスタＴｒ２のコレクタＣは、後述する下アーム素子３０の第７面３１に接続されている。下アーム素子３０の第２トランジスタＴｒ２のコレクタＣは、第７面３１を介して出力電極５０に接続されている。３つの半導体モジュール１０ａの出力電極５０は、出力端子５０Ｕ，５０Ｖ及び５０Ｗにそれぞれ接続されている。出力端子５０Ｕ，５０Ｖ及び５０Ｗは、モータＭのＵ相コイルＵ、Ｖ相コイルＶ及びＷ相コイルＷにそれぞれ接続されている。
The emitter E of the first transistor Tr1 of the
以下、本実施形態の半導体モジュール１０ａの構成の詳細について説明する。図２に示すように、例えば、本実施形態の半導体モジュール１０ａは、上アーム素子２０、下アーム素子３０、正側電極４０ａ、出力電極５０、負側電極６０ａ、モールド樹脂７０、ハンダ８０及び高熱伝導絶縁樹脂シート９０を備えている。半導体モジュール１０ａでは、第１電極である正側電極４０ａ、第２電極である出力電極５０及び第３電極である負側電極６０ａが順次間隔を空けて配置されている。正側電極４０ａと出力電極５０との間には、第１半導体素子である上アーム素子２０が配置されている。出力電極５０と負側電極６０ａとの間には、第２半導体素子である下アーム素子３０が配置されている。
Hereinafter, details of the configuration of the
半導体モジュール１０ａでは、上アーム素子２０、下アーム素子３０及び出力電極５０が、正側電極４０ａ及び負側電極６０ａの間で絶縁性を有する樹脂部であるモールド樹脂７０により封止されることにより一体となっている。モールド樹脂７０は、エポキシ樹脂にＳｉＯ２等のフィラー材を含む熱硬化性樹脂である。図２及び図３に示すように、正側電極４０ａ、負側電極６０ａは、図２の紙面に垂直な方向に伸びている。図３に示すように、出力電極５０の出力端子５０Ｕは、正側電極４０ａ及び負側電極６０ａと同じ方向に伸びている。三相インバータの他の半導体モジュール１０ａの出力端子５０Ｖ，５０Ｗも出力端子５０Ｕと同様である。
In the
第１電極である正側電極４０ａは、平板状の形状を有する金属板である。正側電極４０ａとして、Ｃｕ、Ｎｉ、Ａｌ等の金属板、あるいは、これらの金属板の表面にＡｇ、Ａｕ等のめっき処理を施したものを用いることができる。正側電極４０ａは、第１接続領域４３、第１対向領域４４及び段差領域４１ｓを含む第１面４１を有している。正側電極４０ａは、第１面４１の反対側に樹脂部であるモールド樹脂７０から露出した第９面４２を有している。第１面４１は、第１接続領域４３及び第１対向領域４４の間に段差領域４１ｓを含む。第１接続領域４３及び第１対向領域４４は互いに重複しない。段差領域４１ｓにより、正側電極４０ａの第１面４１及び後述する出力電極５０の第２面５３が互いに対向する対向方向Ｄにおいて、第１接続領域４３と第９面４２との距離は、第１対向領域４４と第９面４２との距離に比べて長い。
The
上述したように、第１半導体素子である上アーム素子２０は、第１トランジスタＴｒ１及び第１ダイオードＤ１を有する。上アーム素子２０は、第５面２１及び第５面２１の反対側の第６面２２を有する。第５面２１は、第１トランジスタＴｒ１のコレクタＣ及び第１ダイオードＤ１のカソードが接続されている。第６面２２は、第１トランジスタＴｒ１のエミッタＥ及び第１ダイオードＤ１のアノードが接続されている。上アーム素子２０の第５面２１は、ハンダ８０を介して正側電極４０ａの第１接続領域４３に接続されている。これにより、正側電極４０ａに、第１トランジスタＴｒ１のコレクタＣ及び第１ダイオードＤ１のカソードが接続されている。
As described above, the
第２電極である出力電極５０は、板状の形状をそれぞれ有する金属板である上アーム部５１、下アーム部５２及び接続部５９を有する。出力電極５０として、Ｃｕ、Ｎｉ、Ａｌ等の金属板、あるいは、これらの金属板の表面にＡｇ、Ａｕ等のめっき処理を施したものを用いることができる。出力電極５０は、上アーム部５１及び下アーム部５２は、接続部５９の接続面５９ｃで接続されることにより一体になっている。出力電極５０は、正側電極４０ａの側の第２面５３及び第２面５３の反対側の第３面５４を有する。正側電極４０ａの第１面４１と出力電極５０の第２面５３との間には、絶縁性を有するモールド樹脂７０が設けられている。第２面５３は、上アーム素子２０の第６面２２に接続された第２接続領域５５及び正側電極４０ａの第１対向領域４４に対向する第２対向領域５６を含む。第３面５４は、第２対向領域５６の反対側に位置すると共に下アーム素子３０の第７面３１に接続された第３接続領域５７及び第２接続領域５５の反対側の第３対向領域５８を含む。
The
第１部である上アーム部５１は、正側電極４０ａよりも負側電極６０ａに近い側に位置している。上アーム部５１は、第２面５３の側に第２接続領域５５を含み、第３面５４の側に第３対向領域５８を含む。このため、第２接続領域５５の反対側に第３対向領域５８が位置する。第２部である下アーム部５２は、負側電極６０ａよりも正側電極４０ａに近い側に位置している。下アーム部５２は、第２面５３の側に第２対向領域５６を含み、第３面５４の側に第３接続領域５７を含む。このため、第２対向領域５６の反対側に第３接続領域５７が位置する。
The
接続部５９は、負側電極６０ａの側に位置する上アーム部５１と、正側電極４０ａの側に位置する下アーム部５２とを接続する。接続部５９は、第３面５４の側に屈曲して負側電極６０ａの側の上アーム部５１に至る屈曲部５１ｂを含む、接続部５９は、第２面の側に屈曲して正側電極４０ａの側の下アーム部５２に至る屈曲部５２ｂを含む。屈曲部５１ｂ及び屈曲部５２ｂは接続面５９ｃで溶接により接続されている。屈曲部５１ｂ及び屈曲部５２ｂは接続面５９ｃで接着により接続されていても良い。屈曲部５１ｂ及び屈曲部５２ｂによって、接続部５９は、段差をなすように上アーム部５１と下アーム部５２とを接続する。なお、本実施形態では、接続部５９は、結果として、段差をなすように上アーム部５１と下アーム部５２とを接続するものであれば、初めから上アーム部５１と下アーム部５２と一体化された部材であってもよい。また、接続部５９は、結果として、段差をなすように上アーム部５１と下アーム部５２とを接続するものであれば、どのような形状のものでもよい。
The
上アーム部５１の第２接続領域５５は、ハンダ８０を介して上アーム素子２０の第６面２２に接続されている。これにより、出力電極５０に、第１トランジスタＴｒ１のエミッタＥ及び第１ダイオードＤ１のアノードが接続されている。下アーム部５２の第２対向領域５６は、正側電極４０ａの第１対向領域４４と対向方向Ｄに沿って互いに対向する。絶縁部である高熱伝導絶縁樹脂シート９０が、正側電極４０ａの第１対向領域４４と出力電極５０の下アーム部５２の第２対向領域５６とに接するように配置されている。高熱伝導絶縁樹脂シート９０は、第１対向領域４４と第２対向領域５６との間を絶縁する。
The
高熱伝導絶縁樹脂シート９０は、モールド樹脂７０よりも熱伝導率が高い。高熱伝導絶縁樹脂シート９０は、対向方向Ｄでの厚さが全面で均一である。なお、高熱伝導絶縁樹脂シート９０の樹脂中に一般にモールド樹脂７０に含まれるＳｉＯ２等のフィラー材よりも高熱伝導のＡｌ２Ｏ３、ＢＮ又はＡｌＮ等の高放熱フィラー材を混在させておくことにより、さらに放熱性を高めることができる。高熱伝導絶縁樹脂シート９０は、例えば、ポッティング等の技術により、配置することができる。
The high thermal conductive insulating
上述したように、第２半導体素子である下アーム素子３０は、第２トランジスタＴｒ２及び第２ダイオードＤ２を有する。下アーム素子３０は、第７面３１及び第７面３１の反対側の第８面３２を有する。第７面３１は、第２トランジスタＴｒ２のコレクタＣ及び第２ダイオードＤ２のカソードが接続されている。第８面３２は、第２トランジスタＴｒ２のエミッタＥ及び第２ダイオードＤ２のアノードが接続されている。下アーム素子３０の第７面３１は、ハンダ８０を介して出力電極５０の下アーム部５２の第３接続領域５７に接続されている。これにより、出力電極５０に、第２トランジスタＴｒ２のコレクタＣ及び第２ダイオードＤ２のカソードが接続されている。
As described above, the
第３電極である負側電極６０ａは、平板状の形状を有する金属板である。負側電極６０ａとして、Ｃｕ、Ｎｉ、Ａｌ等の金属板、あるいは、これらの金属板の表面にＡｇ、Ａｕ等のめっき処理を施したものを用いることができる。負側電極６０ａは、第４接続領域６３、第４対向領域６４及び段差領域６１ｓを含む第４面６１を有している。出力電極５０の第３面５４と負側電極６０ａの第４面６１との間には、絶縁性のモールド樹脂７０が設けられている。負側電極６０ａは、第４面６１の反対側にモールド樹脂７０から露出した第１０面６２を有している。第４面６１は、第４接続領域６３及び第４対向領域６４の間に段差領域６１ｓを含む。段差領域６１ｓにより、対向方向Ｄにおいて、第４接続領域６３と第１０面６２との距離は、第４対向領域６４と第１０面６２との距離に比べて長い。
The
負側電極６０ａの第４接続領域６３は、ハンダ８０を介して下アーム素子３０の第８面３２に接続されている。これにより、負側電極６０ａに、第２トランジスタＴｒ２のエミッタＥ及び第２ダイオードＤ２のアノードが接続されている。したがって、上アーム素子２０と下アーム素子３０とは、それぞれのコレクタＣ及びエミッタＥが同じ方向を向くように配置されている。
The
負側電極６０ａの第４対向領域６４は、出力電極５０の上アーム部５１の第３対向領域５８と対向方向Ｄに沿って互いに対向する。高熱伝導絶縁樹脂シート９０が、負側電極６０ａの第４対向領域６４と出力電極５０の上アーム部５１の第３対向領域５８とに接するように配置されている。高熱伝導絶縁樹脂シート９０は、第３対向領域５８と第４対向領域６４との間を絶縁する。
The fourth
上述したように、出力電極５０の接続部５９は、負側電極６０ａの側に位置する上アーム部５１と、正側電極４０ａの側に位置する下アーム部５２とを段差をなすように接続する。このため、正側電極４０ａの第１接続領域４３と出力電極５０の第３接続領域５７とは、ほぼ同一平面上に位置する。したがって、正側電極４０ａの第１面４１及び出力電極５０の第２面５３が互いに対向する対向方向Ｄにおいて、正側電極４０ａの第１接続領域４３と出力電極５０の第３接続領域５７との距離ｄ１は、正側電極４０ａの第１接続領域４３と出力電極５０の第３対向領域５８との距離ｄ２よりも短い。
As described above, the
同様に、負側電極６０ａの第４接続領域６３と出力電極５０の第２接続領域５５とは、ほぼ同一平面上に位置する。したがって、対向方向Ｄにおいて、負側電極６０ａの第４接続領域６３と出力電極５０の第２接続領域５５との距離は、負側電極６０ａの第４接続領域６３と出力電極５０の第２対向領域５６との距離よりも短い。
Similarly, the
図２及び図３の対向方向Ｄに直交する方向において、正側電極４０ａの幅と負側電極６０ａの幅とは同一である。したがって、図２及び図３の紙面に水平な方向において、正側電極４０ａの第１面４１の全範囲が、負側電極６０ａの第４面６１の全範囲と対向している。
2 and 3, the width of the
本実施形態では、出力電極５０の接続部５９は、負側電極６０ａの側に位置する上アーム部５１と、正側電極４０ａの側に位置する下アーム部５２とを段差をなすように接続する。このため、正側電極４０ａと負側電極６０ａとの間に出力電極５０が配置されているにも関わらず、当該段差によって得られたスペースに上アーム素子２０及び下アーム素子３０が配置されるため、正側電極４０ａと負側電極６０ａとの間の距離を短くすることができる。よって、正側電極４０ａ及び負側電極６０ａに電流が互いに反対方向に流れる際に、正側電極４０ａ及び負側電極６０ａそれぞれの電流の磁界が互いに相殺される効果がより多くなる。したがって、インダクタンスをさらに低減することができる。また、正側電極４０ａと負側電極６０ａとの間の距離を短くすることができるため、半導体モジュール１０ａをより小型化することができる。
In the present embodiment, the
他の素子を介した放熱経路を有する半導体モジュールは、放熱する素子が放熱面から遠くなり、熱抵抗が大きい。また、放熱する素子に互いに熱的干渉が生じ、放熱性が悪い。一方、本実施形態では、上アーム素子２０のコレクタＣの側は、正側電極４０ａを介した放熱経路を有する。上アーム素子２０のエミッタＥの側は、出力電極５０、高熱伝導絶縁樹脂シート９０及び負側電極６０ａを介した放熱経路を有する。同様に、下アーム素子３０のエミッタＥの側は、負側電極６０ａを介した放熱経路を有する。下アーム素子３０のコレクタＣの側は、出力電極５０、高熱伝導絶縁樹脂シート９０及び正側電極４０ａを介した放熱経路を有する。したがって、上アーム素子２０及び下アーム素子３０のいずれも、他の素子を介さない放熱経路を有する。また、モールド樹脂７０から露出した正側電極４０ａの第９面４２及び負側電極６０ａの第１０面６２の両面から効率良く放熱させることができる。このため、放熱性を向上させることができる。
In a semiconductor module having a heat dissipation path through another element, the heat dissipation element is far from the heat dissipation surface, and the thermal resistance is large. Further, thermal interference occurs between the elements that dissipate heat, resulting in poor heat dissipation. On the other hand, in the present embodiment, the collector C side of the
モールド樹脂の一つの外面から隣接する電極がそれぞれ露出している場合は、マイグレーションへの耐性が低くなり、モールド樹脂の外面を介しての沿面放電のリスクがある。このため、電極間の距離が必要となる。一方、本実施形態では、正側電極４０ａの第９面４２及び負側電極６０ａの第１０面６２がそれぞれ一つずつモールド樹脂７０から露出している。そのため、マイグレーションへの耐性を向上させることができる。また、モールド樹脂７０の外面を介しての沿面放電のリスクを低減することができる。このため、電極間の距離が不要となる。半導体モジュール１０ａを小型にすることができる。
When adjacent electrodes are exposed from one outer surface of the mold resin, the resistance to migration is lowered, and there is a risk of creeping discharge through the outer surface of the mold resin. For this reason, the distance between electrodes is required. On the other hand, in the present embodiment, the
また、本実施形態では、互いに対向する正側電極４０ａ及び負側電極６０ａの面積を拡大させることができる。このため、正側電極４０ａ及び負側電極６０ａそれぞれの電流の磁界が互いに相殺される効果がより多くなる。したがって、インダクタンスをより低減することができる。そのため、例えば、本実施形態の半導体モジュール１０ａをハイブリッドカーに適用した場合には、燃費を向上させることができる。
Moreover, in this embodiment, the area of the
また、２つのＩＧＢＴのコレクタとエミッタとが互いに異なる方向に反転されて配置されていると、ＩＧＢＴの接合箇所それぞれの位置が、コレクタの側とエミッタの側とで異なる。そのため、半導体モジュールの製造において、ハンダ接合の箇所のボイド検査をする場合は、ハンダ接合の箇所ごとに焦点を定めて検査を行わなければならない。そのため、検査時間が長くなり、生産性の低下をもたらす。一方、本実施形態では、上アーム素子２０と下アーム素子３０とは、それぞれのコレクタＣ及びエミッタＥが同じ方向を向くように配置されている。したがって、検査時間を短縮でき、生産性を向上させることができる。
Further, if the collector and emitter of the two IGBTs are inverted and arranged in different directions, the positions of the IGBT junctions differ between the collector side and the emitter side. Therefore, in the manufacture of a semiconductor module, when a void inspection is performed at a solder joint location, the inspection must be performed with a focus on each solder joint location. As a result, the inspection time becomes longer and the productivity is lowered. On the other hand, in the present embodiment, the
〈第２実施形態〉
例えば、図４に示す本発明の第２実施形態の半導体モジュール１０ｂの第１電極である正側電極４０ｂは、第１接着部４５、第２接着部４６及び電極間ハンダ４７を有する。第１接着部４５は、上アーム素子２０の第５面２１が接続される第１接続領域４３及び第１接続領域４３の反対側の第１接着領域４８を有する。第２接着部４６は、出力電極５０の第２対向領域５６が対向する第１対向領域４４及び第１接着部４５の第１接着領域４８と対向する第２接着領域４９を有する。接着層である電極間ハンダ４７は、第１接着部４５の第１接着領域４８と第２接着部４６の第２接着領域４９とを対向方向Ｄに接着する。また、電極間ハンダ４７は導電性を有する。電極間ハンダ４７は、対向方向Ｄに任意の厚さを有する。
Second Embodiment
For example, the
同様に、第３電極である負側電極６０ｂは、第１接着部６５、第２接着部６６及び電極間ハンダ６７を有する。第１接着部６５は、下アーム素子３０の第８面３２が接続される第４接続領域６３及び第４接続領域６３の反対側の第１接着領域６８を有する。第２接着部６６は、出力電極５０の第３対向領域５８が対向する第４対向領域６４及び第１接着部６５の第１接着領域６８と対向する第２接着領域６９を有する。接着層である電極間ハンダ６７は、第１接着部６５の第１接着領域６８と第２接着部６６の第２接着領域６９とを対向方向Ｄに接着する。また、電極間ハンダ６７は導電性を有する。電極間ハンダ６７は、対向方向Ｄに任意の厚さを有する。
Similarly, the
本実施形態では、第１接着領域４８と第２接着領域４９とが電極間ハンダ４７により接続されるため、第１接続領域４３と第１対向領域４４との対向方向Ｄの距離を調整可能となる。また、第１接着領域６８と第２接着領域６９とが電極間ハンダ６７により接続されるため、第４接続領域６３と第４対向領域６４との対向方向Ｄの距離を調整可能となる。したがって、容易に製造することができる。
In the present embodiment, since the
すなわち、本実施形態では、電極間ハンダ４７及び電極間ハンダ６７により、正側電極４０ｂ、上アーム素子２０、出力電極５０、下アーム素子３０及び負側電極６０ｂを接続するハンダ８０の厚さのばらつきを吸収することができる。そのため、例えば、モータＭが回転不能となったとき等に生じる発熱のばらつきを低減することができる。また、半導体モジュール１０ｂの製造時に電極をリードフレームとして用いる場合は、一様の厚さのリードフレームを用いることができるため、製造が容易となる。また、半導体モジュール１０ｂを構成する部品の厚みの自由度が増える。また、第２接着部４６，６６の厚さの自由度が増えるため、放熱板となる第２接着部４６，６６の厚さの最適化をより図ることができる。
That is, in the present embodiment, the thickness of the
〈第３実施形態〉
例えば、図５に示す本発明の第３実施形態の半導体モジュール１０ｃでは、上記第１実施形態における高熱伝導絶縁樹脂シート９０が、高い熱伝導性を有する液状の樹脂である高熱伝導液状樹脂１１０に替えられている。高熱伝導液状樹脂１１０は、ポッティング等により配置される高熱伝導絶縁樹脂シート９０と同様に、ＳｉＯ２のフィラー材以外に、Ａｌ２Ｏ３、ＢＮ又はＡｌＮ等の高放熱フィラー材を混在させた樹脂である。モールド樹脂７０による封止がなされる前に、高熱伝導液状樹脂１１０が正側電極４０ａと出力電極５０との間及び負側電極６０ａと出力電極５０との間に塗布される。高熱伝導液状樹脂１１０の硬化条件は、モールド樹脂７０が硬化させられるときに同時に硬化される条件に設定される。本実施形態では、正側電極４０ａと出力電極５０との間及び負側電極６０ａと出力電極５０との間が液状の高熱伝導液状樹脂１１０により絶縁されている。このため、半導体モジュール１０ｃの製造時に、正側電極４０ａ、上アーム素子２０、出力電極５０、下アーム素子３０及び負側電極６０ａを接続するハンダ８０の厚さのばらつきを吸収することができる。したがって、半導体モジュール１０ｃをより製造し易くすることができる。
<Third Embodiment>
For example, in the
〈第４実施形態〉
例えば、図６に示す本発明の第４実施形態の半導体モジュール１０ｄでは、上記第１実施形態における高熱伝導絶縁樹脂シート９０が取り除かれ、正側電極４０ａと出力電極５０との間及び負側電極６０ａと出力電極５０との間は、モールド樹脂７０により絶縁されている。本実施形態では、モールド樹脂７０は、高熱伝導性を有する樹脂とすることができる。具体的には、モールド樹脂７０として、一般にモールド樹脂７０に含まれるＳｉＯ２等のフィラー材よりも高熱伝導のＡｌ２Ｏ３、ＢＮ又はＡｌＮ等の高放熱フィラー材がエポキシ樹脂に混入されている熱硬化性樹脂を用いることができる。
<Fourth embodiment>
For example, in the
本実施形態では、正側電極４０ａと出力電極５０との間及び負側電極６０ａと出力電極５０との間は、高熱伝導絶縁樹脂シート９０が無く、モールド樹脂７０により絶縁されている。このため、部品数を少なくして、製造コストを低減することができる。また。正側電極４０ａと出力電極５０との間及び負側電極６０ａと出力電極５０との間はモールド樹脂７０により絶縁されるため、半導体モジュール１０ｄの製造時に、正側電極４０ａ、上アーム素子２０、出力電極５０、下アーム素子３０及び負側電極６０ａを接続するハンダ８０の厚さのばらつきを吸収することができる。したがって、半導体モジュール１０ｄをより製造し易くすることができる。
In the present embodiment, the high-side conductive insulating
尚、本発明の実施形態の半導体モジュールは、上記した実施の形態に限定されるものではなく、本発明の実施形態の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、以上の説明では、図１の一対の上アーム素子２０及び下アーム素子３０が１個の半導体モジュール１０ａの内に備えられている態様を中心に説明した。しかし、本発明の実施形態に示す半導体モジュール１０ａ〜１０ｄは、例えば、三対の上アーム素子２０及び下アーム素子３０が１個の半導体モジュールの内に備えられている態様とすることができる。
The semiconductor module according to the embodiment of the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the scope of the embodiment of the present invention. For example, in the above description, the description has focused on an aspect in which the pair of
また、上記実施形態では、正側電極４０ａ，４０ｂ、上アーム部５１、下アーム部５２及び負側電極６０ａ，６０ｂが平板状の形状を有し、第１面４１、第２面５３、第３面５４、第４面６１、第５面２１、第６面２２、第７面３１、第８面３２、第９面４２及び第１０面６２が平面である態様を中心に説明した。しかし、本実施形態では、正側電極４０ａ，４０ｂ、上アーム部５１、下アーム部５２及び負側電極６０ａ，６０ｂが平板以外の形状を有し、第１面４１、第２面５３、第３面５４、第４面６１、第５面２１、第６面２２、第７面３１、第８面３２、第９面４２及び第１０面６２が曲面であることもできる。
In the above embodiment, the
１０ａ〜１０ｄ…半導体モジュール、２０…上アーム素子、２１…第５面、２２…第６面、３０…下アーム素子、３１…第７面、３２…第８面、４０ａ，４０ｂ…正側電極、４１…第１面、４１ｓ…段差領域、４２…第９面、４３…第１接続領域、４４…第１対向領域、４５…第１接着部、４６…第２接着部、４７…電極間ハンダ、４８…第１接着領域、４９…第２接着領域、５０…出力電極、５０Ｕ，５０Ｖ，５０Ｗ…出力端子、５１…上アーム部、５１ｂ…屈曲部、５２…下アーム部、５２ｂ…屈曲部、５３…第２面、５４…第３面、５５…第２接続領域、５６…第２対向領域、５７…第３接続領域、５８…第３対向領域、５９…接続部、５９ｃ…接続面、６０ａ，６０ｂ…負側電極、６１…第４面、６１ｓ…段差領域、６２…第１０面、６３…第４接続領域、６４…第４対向領域、６５…第１接着部、６６…第２接着部、６７…電極間ハンダ、６８…第１接着領域、６９…第２接着領域、７０…モールド樹脂、８０…ハンダ、９０…高熱伝導絶縁樹脂シート、１１０…高熱伝導液状樹脂、Ｔｒ１…第１トランジスタ、Ｔｒ２…第２トランジスタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｅ…エミッタ、Ｃ…コレクタ、Ｂ…直流電圧、ＣＡＰ…キャパシタ、Ｍ…モータ、Ｕ…Ｕ相コイル、Ｖ…Ｖ相コイル、Ｗ…Ｗ相コイル、Ｄ…対向方向、ｄ１，ｄ２…距離。
DESCRIPTION OF
Claims (4)
前記第１面に対向する第２面及び前記第２面の反対側の第３面を有する第２電極と、
前記第３面に対向する第４面を有する第３電極と、
第５面及び前記第５面の反対側の第６面を有し、前記第５面が前記第１面に接続され、前記第６面が前記第２面に接続された第１半導体素子と、
第７面及び前記第７面の反対側の第８面を有し、前記第７面が前記第３面に接続され、前記第８面が前記第４面に接続された第２半導体素子と、
前記第１面と前記第２面との間及び前記第３面と前記第４面との間に設けられた絶縁性を有する樹脂部と、
を備え、
前記第１面は、前記第５面に接続された第１接続領域、及び前記第１接続領域と重複しない第１対向領域を含み、
前記第２面は、前記第６面に接続された第２接続領域、及び前記第１対向領域に対向する第２対向領域を含み、
前記第３面は、前記第２対向領域の反対側に位置すると共に前記第７面に接続された第３接続領域、及び前記第２接続領域の反対側の第３対向領域を含み、
前記第４面は、前記第８面に接続された第４接続領域、及び前記第３対向領域に対向する第４対向領域を含み、
前記第２電極は、
前記第２接続領域及び前記第３対向領域を有する第１部と、
前記第２対向領域及び前記第３接続領域を有する第２部と、
前記第１電極よりも前記第３電極に近い側に位置する前記第１部と、前記第３電極よりも前記第１電極に近い側に位置する前記第２部とを接続する接続部と、
を有し、
前記接続部は、段差をなすように前記第１部と前記第２部とを接続する、半導体モジュール。 A first electrode having a first surface;
A second electrode having a second surface facing the first surface and a third surface opposite to the second surface;
A third electrode having a fourth surface facing the third surface;
A first semiconductor element having a fifth surface and a sixth surface opposite to the fifth surface, wherein the fifth surface is connected to the first surface, and the sixth surface is connected to the second surface; ,
A second semiconductor element having a seventh surface and an eighth surface opposite to the seventh surface, wherein the seventh surface is connected to the third surface, and the eighth surface is connected to the fourth surface; ,
An insulating resin portion provided between the first surface and the second surface and between the third surface and the fourth surface;
With
The first surface includes a first connection region connected to the fifth surface, and a first opposing region that does not overlap the first connection region,
The second surface includes a second connection region connected to the sixth surface, and a second facing region facing the first facing region,
The third surface includes a third connection region located on the opposite side of the second opposing region and connected to the seventh surface, and a third opposing region on the opposite side of the second connection region,
The fourth surface includes a fourth connection region connected to the eighth surface, and a fourth facing region facing the third facing region,
The second electrode is
A first portion having the second connection region and the third opposing region;
A second part having the second opposing region and the third connection region;
A connecting portion connecting the first portion located closer to the third electrode than the first electrode and the second portion located closer to the first electrode than the third electrode;
Have
The said connection part is a semiconductor module which connects the said 1st part and the said 2nd part so that a level | step difference may be made.
前記第１電極は、前記第１面の反対側に前記樹脂部から露出した第９面を有する、請求項１に記載の半導体モジュール。 An insulating portion that is disposed so as to be in contact with the first opposing region and the second opposing region, and has higher thermal conductivity than the resin portion;
2. The semiconductor module according to claim 1, wherein the first electrode has a ninth surface exposed from the resin portion on a side opposite to the first surface.
前記第１接続領域及び前記第１接続領域の反対側の第１接着領域とを有する第１接着部と、
前記第１対向領域及び前記第１接着領域と対向する第２接着領域とを有する第２接着部と、
前記第１接着領域と前記第２接着領域とを接着し、導電性を有する接着層と、
を有する、請求項１又は２に記載の半導体モジュール。 The first electrode is
A first adhesive portion having the first connection region and a first adhesion region opposite to the first connection region;
A second adhesive portion having the first opposing region and a second adhesive region facing the first adhesive region;
Adhering the first adhesive region and the second adhesive region, and having a conductive adhesive layer;
The semiconductor module according to claim 1, comprising:
前記第２半導体素子は第２トランジスタを有し、
前記第１トランジスタのコレクタが前記第５面に接続され、
前記第１トランジスタのエミッタが前記第６面に接続され、
前記第２トランジスタのコレクタが前記第７面に接続され、
前記第２トランジスタのエミッタが前記第８面に接続されている、請求項１〜３のいずれか１項に記載の半導体モジュール。
The first semiconductor element includes a first transistor;
The second semiconductor element includes a second transistor;
A collector of the first transistor is connected to the fifth surface;
An emitter of the first transistor is connected to the sixth surface;
A collector of the second transistor is connected to the seventh surface;
The semiconductor module according to claim 1, wherein an emitter of the second transistor is connected to the eighth surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014061942A JP2015185749A (en) | 2014-03-25 | 2014-03-25 | semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014061942A JP2015185749A (en) | 2014-03-25 | 2014-03-25 | semiconductor module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015185749A true JP2015185749A (en) | 2015-10-22 |
Family
ID=54351947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014061942A Pending JP2015185749A (en) | 2014-03-25 | 2014-03-25 | semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015185749A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020189065A1 (en) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197861A (en) * | 2001-12-06 | 2003-07-11 | Abb Res Ltd | Power semiconductor submodule and power semiconductor module |
| WO2013099545A1 (en) * | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | Electric power semiconductor device and method for producing same |
| JP2013239486A (en) * | 2012-05-11 | 2013-11-28 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
-
2014
- 2014-03-25 JP JP2014061942A patent/JP2015185749A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197861A (en) * | 2001-12-06 | 2003-07-11 | Abb Res Ltd | Power semiconductor submodule and power semiconductor module |
| WO2013099545A1 (en) * | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | Electric power semiconductor device and method for producing same |
| JP2013239486A (en) * | 2012-05-11 | 2013-11-28 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020189065A1 (en) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | Semiconductor device |
| JP2020155536A (en) * | 2019-03-19 | 2020-09-24 | 株式会社デンソー | Semiconductor device |
| CN113597671A (en) * | 2019-03-19 | 2021-11-02 | 株式会社电装 | Semiconductor device with a plurality of semiconductor chips |
| JP7088094B2 (en) | 2019-03-19 | 2022-06-21 | 株式会社デンソー | Semiconductor equipment |
| CN113597671B (en) * | 2019-03-19 | 2023-08-22 | 株式会社电装 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
| US11990391B2 (en) | 2019-03-19 | 2024-05-21 | Denso Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5591396B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
| JP5427745B2 (en) | Power semiconductor module and manufacturing method thereof | |
| JP5407198B2 (en) | Power module for power converter | |
| JP5789264B2 (en) | Circuit equipment | |
| US11183457B2 (en) | Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter | |
| JP5565147B2 (en) | Manufacturing method of semiconductor module | |
| JP2019029457A (en) | Semiconductor module | |
| WO2012039115A1 (en) | Circuit device | |
| JP5811072B2 (en) | Power module | |
| JP2015099846A (en) | Semiconductor device, and method of manufacturing the same | |
| JP2018190930A (en) | Power semiconductor module, method for manufacturing the same, and power conversion device | |
| WO2018159209A1 (en) | Power semiconductor device | |
| JP2020150020A (en) | Semiconductor device | |
| JP6252219B2 (en) | Power conversion apparatus and manufacturing method thereof | |
| JP5123162B2 (en) | Power semiconductor device and manufacturing method thereof | |
| JP5948106B2 (en) | Power semiconductor module and power converter using the same | |
| JP2016039206A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2015185749A (en) | semiconductor module | |
| JP2012222000A (en) | Semiconductor module and manufacturing method of the same | |
| JP6201800B2 (en) | Semiconductor module | |
| JP2012244040A (en) | Semiconductor device and method of manufacturing the same | |
| WO2020148879A1 (en) | Semiconductor device, production method for semiconductor device, and power conversion device | |
| JP6447914B2 (en) | DC module wiring board for power module and manufacturing method thereof | |
| JP2014192512A (en) | Arrangement structure of semiconductor element substrate, and semiconductor device | |
| JP2022123611A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180227 |