JP2015176873A - シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体 - Google Patents
シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP2015176873A JP2015176873A JP2014049446A JP2014049446A JP2015176873A JP 2015176873 A JP2015176873 A JP 2015176873A JP 2014049446 A JP2014049446 A JP 2014049446A JP 2014049446 A JP2014049446 A JP 2014049446A JP 2015176873 A JP2015176873 A JP 2015176873A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistance
- ler
- wavelength component
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000013178 mathematical model Methods 0.000 claims abstract description 40
- 238000004364 calculation method Methods 0.000 claims abstract description 38
- 238000000342 Monte Carlo simulation Methods 0.000 claims abstract description 26
- 230000000052 comparative effect Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 7
- 230000005476 size effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000000611 regression analysis Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WMFYOYKPJLRMJI-UHFFFAOYSA-N Lercanidipine hydrochloride Chemical compound Cl.COC(=O)C1=C(C)NC(C)=C(C(=O)OC(C)(C)CN(C)CCC(C=2C=CC=CC=2)C=2C=CC=CC=2)C1C1=CC=CC([N+]([O-])=O)=C1 WMFYOYKPJLRMJI-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000003050 experimental design method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【課題】計算結果の信頼性及び計算効率を高くする。
【解決手段】実施形態によれば、複数の配線の抵抗ばらつきのシミュレーション方法は、前記配線の断面形状に関する断面形状パラメータの関数である抵抗の数式モデルを、モンテカルロ・シミュレーションにより計算された抵抗に基づいて作成し、前記各配線を長さ方向に対して複数の微小要素に分割し、前記各微小要素の断面形状を特徴付ける前記断面形状パラメータを前記数式モデルに代入して前記各微小要素の抵抗を算出し、前記各配線において前記複数の微小要素の抵抗の総和を算出する。
【選択図】図10
【解決手段】実施形態によれば、複数の配線の抵抗ばらつきのシミュレーション方法は、前記配線の断面形状に関する断面形状パラメータの関数である抵抗の数式モデルを、モンテカルロ・シミュレーションにより計算された抵抗に基づいて作成し、前記各配線を長さ方向に対して複数の微小要素に分割し、前記各微小要素の断面形状を特徴付ける前記断面形状パラメータを前記数式モデルに代入して前記各微小要素の抵抗を算出し、前記各配線において前記複数の微小要素の抵抗の総和を算出する。
【選択図】図10
Description
本発明の実施形態は、シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体に関する。
半導体集積回路において金属配線の微細化が進んでいる。微細化が進むにつれ、配線の抵抗ばらつきが大きくなる。そこで、複数の配線の抵抗ばらつきを見積もることが求められている。
本発明が解決しようとする課題は、計算結果の信頼性及び計算効率を高くできるシミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体を提供することである。
実施形態によれば、複数の配線の抵抗ばらつきのシミュレーション方法は、前記配線の断面形状に関する断面形状パラメータの関数である抵抗の数式モデルを、モンテカルロ・シミュレーションにより計算された抵抗に基づいて作成し、前記各配線を長さ方向に対して複数の微小要素に分割し、前記各微小要素の断面形状を特徴付ける前記断面形状パラメータを前記数式モデルに代入して前記各微小要素の抵抗を算出し、前記各配線において前記複数の微小要素の抵抗の総和を算出する。
本発明の実施形態の説明に先立ち、発明者らが本発明をなすに至った経緯について説明する。
金属の薄膜や配線は、微細化を進めると電気抵抗が断面積の縮小以上に上昇することが知られている。微細化により電流を運ぶ電子が金属表面に衝突する頻度が増し、電気抵抗率が上昇するためである。また、半導体集積回路に用いられる銅配線はダマシン・プロセスで形成されるため、結晶粒界の微細化がサイズ効果の原因となる場合もある。これらの現象は一般に抵抗率のサイズ効果と呼ばれる。
また、微細化がナノスケールまで進むと、ライン・エッジ・ラフネス(Line-Edge Roughness:LER)及びライン・ウィドス・ラフネス(Line-Width Roughness:LWR)と称される形状揺らぎが配線抵抗を劣化させることが指摘されている。LERは、配線の側壁に生じた微細な凹凸構造を指す。LWRは、LERによって配線幅が局所的に揺らぐことを指す。
図1は、モンテカルロ・シミュレーションにより計算した銅配線の抵抗率と平均配線幅との関係図である。配線の断面形状は矩形を想定し、配線の断面のアスペクト比(縦横比)は2で固定してある。温度は室温(T=300 K)を想定している。図1において、実線11はLER及びLWRを無視した場合の抵抗率上昇を示し、シンボル12はLER及びLWRを考慮した場合の抵抗率分布を示す。一つの平均配線幅当たりLWRの大きさが異なる10サンプルの計算結果をシンボル12としてプロットしてある。
図1の例において、LERの波形は、LER波形のパワー・スペクトルをガウス関数型であると想定し、カットオフ波長が60nm、振幅の二乗平均平方根(Root Mean Square:以下、RMS又はΔと称す)がΔ=1.2nmであることを想定して生成している。図1に示すように、ナノスケール配線ではLERによる抵抗率上昇と抵抗率ばらつきとが生じることが分かる。
続いて、LER及びLWRによる抵抗率上昇(抵抗劣化)のメカニズムについて説明する。LER及びLWRによる抵抗率上昇のメカニズムは、LERの波長が電子の平均自由行程よりも長い波で構成されるか短い波で構成されるかにより、異なる。電子の平均自由行程とは、配線を構成する金属結晶中において、電子が散乱と散乱との間に走れる平均的な距離であり、サイズ効果の強弱、LER及びLWRによる抵抗劣化に強く関係する。
図2は、波長60nmの正弦波LERを有する配線の抵抗率と振幅との関係図である。図2では、LWRが最大の配線の抵抗率21と、LWRが中間的である配線の抵抗率22と、LWRが最小の配線の抵抗率23とを示している。各配線の平均幅<w>は、10nmであることを想定している。
図3は、モンテカルロ・シミュレーションにより計算した図2に対応する配線31,32の内部の電気伝導度分布を示す図である。図3では、LWRが最大の配線31の電気伝導度分布と、LWRが最小の配線32の電気伝導度分布とを示している。
図2、3の例では、配線材料は銅を想定しており、電子の平均自由行程は40nmを想定している。LERが平均自由行程よりも長い波長の波で構成されるこの場合には、抵抗率上昇はLERによって生じるボトルネック部33で電流の流れが阻害されることが原因となる。また、この場合は配線がLERを有していたとしても、両側面の波形を図3の配線32のように同位相に揃えてLWRを最小にすることで、図2の抵抗率23のように抵抗劣化を抑えることが可能である。また、LERが平均自由行程よりも長い波長の波で構成されるこの場合は、抵抗率の解析式モデルにより長さ方向の各位置における抵抗を求め、長さ方向にそれぞれの位置の抵抗を積分する方法が、LER付き配線の電気抵抗の妥当な近似解を与える。
図4は、波長15nmの正弦波LERを有する配線の抵抗率と振幅との関係図である。図4では、LWRが最大の配線の抵抗率41と、LWRが中間の配線の抵抗率42と、LWRが最小の配線の抵抗率43とを示している。
図5は、モンテカルロ・シミュレーションにより計算した図4に対応する配線51,52の内部の電気伝導度分布を示す図である。図5では、LWRが最大の配線51の電気伝導度分布と、LWRが最小の配線52の電気伝導度分布とを示している。
この場合、図4に示すように、LWRの有無に拘わらず、図2と比較して抵抗率が大幅に劣化することが分かる。
図6は、図5の配線52に対してモンテカルロ・シミュレーションにより求めた電子の軌跡の射影61の一部を示した図である。図5の配線52と51のように電子の平均自由行程よりもLERを構成する波の波長が短い場合には、図6の破線で囲まれた部分62のように、凸部において電子の界面多重散乱が生じる結果、配線52および51の側面の凸部は電気伝導に寄与しない層(デッドレイヤー)になる。そのため、配線の両側面の波形を揃えることによって抵抗劣化を抑えることができなくなる。また、この場合には、前記デッドレイヤーが存在するため、直列抵抗の原理を使ったLERによる抵抗上昇の見積もりが妥当でなくなる。例えば、図5の配線52の場合には、直列抵抗の原理によるとLERによる抵抗上昇は生じないという、高精度なモンテカルロ・シミュレーションの結果と矛盾が生じる。
以上で説明したように、ナノスケール金属配線の電気抵抗は、配線の材料と、断面形状を特徴付けるパラメータとに加えて、LER及びLWRを特徴付けるパラメータの関数となる。即ち、ナノスケール金属配線の抵抗ばらつきを正確にシミュレーションするためには、LER及びLWRによる抵抗上昇効果も考慮する必要がある。
(比較例)
続いて、比較例として、LER及びLWRによる抵抗劣化を考慮した抵抗ばらつきのシミュレーション方法を2つ示す。
続いて、比較例として、LER及びLWRによる抵抗劣化を考慮した抵抗ばらつきのシミュレーション方法を2つ示す。
図7は、第1の比較例のシミュレーション方法の流れ図である。第1の比較例では、抵抗率を配線幅と高さとの関数として表した解析式モデルと、直列抵抗の原理と、を組み合わせた方法に基づいて、抵抗率のサイズ効果とLWRによる抵抗率上昇とを考慮した抵抗ばらつきシミュレーションを実施する。
この方法は、大きく分けて、配線の種類と、抵抗ばらつきを計算すべき複数の配線の配線形状と、を含む条件表を読み込むステップS71と、抵抗率の解析式モデルの諸設定を行うステップS72と、読み込んだ条件表の各条件(各配線)に対して抵抗を計算する抵抗ばらつき計算ステップS73〜S75と、を備える。
ステップS71では、全計算で共通である共通パラメータと、配線形状に関する条件表と、を読み込む。共通パラメータは、抵抗ばらつきをシミュレーションしたい配線の種類(材料及びプロセス)や温度等である。条件表は、抵抗ばらつきを計算すべき複数の配線の断面形状に関するパラメータである配線幅及びアスペクト比(縦横比)、LER及びLWRに関するパラメータであるLER波形のパワー・スペクトル形状(ガウス関数型、指数関数型など)、LER波形の振幅のRMS、並びに、エッジ間の波形の相関(またはLWRの標準偏差)が列挙された表である。
続くステップS72では、抵抗ばらつき計算ステップS73〜S75で使用する抵抗率の解析式モデルのパラメータの設定を行う。図8は、第1の比較例の抵抗率ρの解析式モデル81とそのパラメータとを示す図である。図8に示される抵抗率ρの解析式モデル81では、配線の断面形状は矩形であることが想定されているため、断面形状に関する入力パラメータは配線幅wと配線のアスペクト比ARのみである。その他のパラメータは、サイズ効果による抵抗上昇に関係するものであり、金属界面における電子の鏡面反射確率pと、結晶粒径および結晶粒界における電子の反射確率R等である。これらのパラメータは、抵抗ばらつきを計算する配線に近いプロセスで実際に作成された配線の抵抗と断面積の関係を再現するように、指定された配線の種類とパラメータとの関係がテーブル化されていると仮定する。ステップS72では、指定された配線の種類に応じてこれらのパラメータを設定する。
抵抗ばらつき計算ステップS73〜S75では、ステップS71で読み込まれた条件表で指定された全ての配線形状に対して、抵抗を計算する。
具体的には、ステップS73では、配線の両側面のLER波形を、条件表で指定されたパワー・スペクトル型とそのパラメータに基づき、逆フーリエ級数展開により生成する。
その後、ステップS74では、配線幅がその波形に従って揺らぐと仮定し、解析式モデル81と直列抵抗の原理とに基づき配線の全抵抗を算出する。
ステップS75では、条件表の全ての条件の配線の抵抗を計算したか否か判定し、計算していない場合にはステップS73に戻り次の条件の抵抗を計算する。全ての条件の抵抗を計算した場合には、処理を終了する。
この第1の比較例で用いられる数値計算技術は、解析式モデル81による抵抗の計算と1次元の数値積分だけであるため、計算効率が非常に高い。従って、10万サンプルを超えるような多くの計算条件に対しても簡単且つ高速にシミュレーション可能である。しかしながら、任意の断面形状を取り扱えない、短波長のLERによる抵抗劣化を考慮できない、という計算精度についての問題点がある。
第2の比較例として、第1の比較例の解析式モデルよりも形状効果についての精度が高い電子輸送のモンテカルロ・シミュレータを用いて抵抗を計算する例を示す。
図9は、第2の比較例のシミュレーション方法を示す流れ図である。全体的な流れは第1の比較例の方法と同様であるが、ステップS91において任意の断面形状(矩形、台形、ポリゴンなど)とその形状を特徴付ける数値パラメータを指定する事が可能である点と、抵抗ばらつき計算ステップS93〜S95において、抵抗の計算に配線内の電子の運動を粒子法で模擬する電子輸送のモンテカルロ・シミュレータを用いる点と、が第1の比較例と異なる。
モンテカルロ・シミュレータは、配線の任意の断面形状、及び、配線の3次元形状が与えられると、その形状に応じた抵抗を、予め考慮された物理モデルに従って計算できる。具体的には、図6の61のように入力された形状に対して、配線内の電子が散乱される様をシミュレーションし、電流の流れやすさ、つまり抵抗を求める。
このように、第2の比較例には、任意の断面形状を取り扱う事が可能である、高精度な物理モデルに基づくため計算結果の信頼性が高い、という利点がある。その一方、モンテカルロ・シミュレーションは3次元の大規模な数値シミュレーション技術であるため、多大な計算機リソースを必要とするという問題がある。即ち、複数の配線の抵抗ばらつきを求めるためには長時間を要する。
発明者らは、上述した独自の知得に基づいて本発明をなすに至った。
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
(第1の実施形態)
図10は、第1の実施形態に係る複数の配線の抵抗ばらつきのシミュレーション方法の流れ図である。シミュレーション対象の配線は、半導体集積回路の金属配線である。
図10は、第1の実施形態に係る複数の配線の抵抗ばらつきのシミュレーション方法の流れ図である。シミュレーション対象の配線は、半導体集積回路の金属配線である。
図10に示すように、まず、条件表の読み込みを行う(ステップS101)。この条件表は、第1の比較例で説明した条件表の内容に加え、任意の断面形状(矩形、台形、ポリゴン、円形、楕円形など)の断面形状パラメータと、後述する抵抗の数式モデルの作成に用いられる条件とを含む。
次に、モンテカルロ・シミュレータの諸設定を行う(ステップS102)。第1の比較例のように、界面における鏡面散乱確率などを入力で指定された配線種に基づいて設定する。
次に、抵抗の数式モデルを、高精度なモンテカルロ・シミュレーションにより計算された抵抗に基づいて作成する(ステップS103)。この抵抗の数式モデルは、配線の断面形状に関する断面形状パラメータの関数である。
次に、作成された数式モデルを用いて、条件表で指定された各配線について抵抗の計算を行う(ステップS104〜S107)。
第1の実施形態の特徴の1つは、抵抗の数式モデルを作成するステップS103を備えている点にある。このステップS103では、断面形状とLERに関するパラメータに対して、モンテカルロ・シミュレーションと同等な精度の抵抗を簡単に算出するための抵抗の数式モデルを生成する。
ステップS103の具体的な処理について、一例として、断面形状が台形である配線に適用することを想定して以下に説明する。
図11は、配線の断面形状を示す。台形の断面形状を特徴付ける形状パラメータは、下底の幅b、高さh、下底と側面との間の角度(テーパー角度)θの3つである。従って、ステップS103では、単位長さあたりの抵抗をRとしたとき、下記の数式(1)のように、断面形状パラメータb、h、θの関数として抵抗Rの数式モデルを作成する。
R=f(b,h,θ) ・・・ 数式(1)
R=f(b,h,θ) ・・・ 数式(1)
この数式モデルは、実験計画法やタグチ・メソッドとリンクした回帰分析技術を用いて作成することができる。
図12は、図11の断面形状に対して数式モデルを作成するための条件表(中心複合計画)と、各条件に対してモンテカルロ・シミュレータで計算した抵抗Rsとを示す図である。この条件表は、互いに異なる15条件を含み、各条件は断面形状パラメータb、h、θを含む。
図13は、図12の条件表と抵抗Rsと回帰分析から導き出した抵抗Rの数式モデル131を示す図である。抵抗Rは、単位長さあたりの抵抗を表す。この数式モデル131は、図12の各条件の断面形状パラメータb、h、θを代入すると、対応する抵抗Rsが計算できるモデルである。数式モデル131は、各断面形状パラメータの1次の項や2次の項、断面形状パラメータ間の交互作用項などが含まれるが、抵抗に有意な項だけで数式モデルを作成することができる。
つまり、ステップS103では、数式モデル131を作成するための互いに異なる段面形状を有する複数の基準配線要素を仮定し、複数の基準配線要素のそれぞれの単位長さ当たりの抵抗をモンテカルロ・シミュレーションにより計算し、計算された抵抗と、基準配線要素の断面形状パラメータと、を用いて、数式モデル131を作成する。各基準配線要素は、LERを有さず、長さ方向に一様な形状を有する。
図12の例の場合、数式モデル131を作成するために15回モンテカルロ・シミュレーションを実行する必要がある。しかし、本実施形態のステップS103におけるモンテカルロ・シミュレーションではLERを有さない2次元的な構造の基準配線要素を取り扱えばよいため、第2の比較例のLERを有する配線の全長に対するモンテカルロ・シミュレーションと比較して、1回当たりの計算時間は短い。また、断面形状を特徴付ける断面形状パラメータが多くなるに従い、数式モデルの作成に必要な条件数は増える傾向にあるが、条件表として直交表を用いることで、せいぜい100条件程度で済む。そのため、第2の比較例の抵抗ばらつきの計算で必要とされる10万条件程度(10万本程度の配線)をモンテカルロ・シミュレーションすることに比べると、大幅に計算時間を短縮できる。このように、抵抗ばらつきを計算する配線の数は、基準配線要素の数より多く、例えば、基準配線要素の数の100倍より多くてもよい。
ステップS104〜S107では、ステップS101で読み込まれた全パラメータ(つまり複数の配線)に対して、ステップS103で作成した抵抗の数式モデル131と、直列抵抗の原理と、に基づいて配線の抵抗を計算する。具体的には、各配線について、長さ方向の各位置の断面形状パラメータを数式モデル131に代入して得られた抵抗の総和を算出する。
図14は、平均自由行程よりも短い波長と長い波長で構成されたLERの波形を有する配線141と、短波長な波で構成されたLERの波形(LER波形の短波長成分)を有する配線142と、長波長な波で構成されたLERの波形(LER波形の長波長成分)を有する配線144とを概略的に示す図である。配線141は、抵抗を計算したい配線である。
まず、ステップS104にて、図14に示すように、配線141の各LER波形のパワー・スペクトルを用いて、配線141の各LERの波形を、配線141における電子の平均自由行程を基準として、短波長成分の波形と長波長成分の波形を別々に生成する。例えば、短波長成分は平均自由行程以下の波長の波で構成されるLERの波形であり、長波長成分は平均自由行程より長い波長の波で構成されるLERの波形である。条件表においてパワー・スペクトルが与えられているため、この処理は簡単にできる。これにより、短波長成分のみを有する配線142と、長波長成分のみを有する配線144とが得られる。
次に、ステップS105にて、LER波形の短波長成分のRMS(=Δ)を計算する。RMSは、配線142の側面142l,142r毎に個別に計算する。側面142lのRMSをΔleftとして、側面142rのRMSをΔrightとする。
続いて、ステップS106にて、LER波形の長波長成分を有する配線144の抵抗を、その幅が短波長成分のRMSの定数倍(短波長成分の振幅に応じた値)だけ狭まったと仮定して、抵抗の数式モデル131と直列抵抗の原理とに基づいて算出する。即ち、抵抗を求めたい配線141について、各LERの波形が長波長成分からなり、且つ、幅が短波長LERについてのRMSの定数倍だけ狭まったと仮定して、長さ方向の各位置の断面形状パラメータを数式モデル131に代入して得られた抵抗の総和を算出する。このように、短波長成分によるデッドレイヤー143を考慮して配線144の抵抗を算出するので、得られた抵抗は配線141の抵抗と等価である。図15を参照して、この処理を具体的に説明する。
図15は、LER波形の長波長成分を有する配線144に対して、数式モデル131と直列抵抗の原理とを用いて全抵抗を求める方法を説明する図である。
図15に示すように、まず、配線長Lの配線144を、長さ方向に複数の微小要素E1〜EN(Nは正の整数)に分割する。微小要素の長さΔLi(iは1からNの整数)はLER波形の長波長成分(即ち電子の平均自由行程)よりも十分短い長さとする。そして、各微小要素Eiの断面形状パラメータと数式モデル131とを用いて各微小要素Eiの抵抗Riを算出する。具体的には、各微小要素Eiの抵抗ΔRiを、数式モデル131を用いた次の数式(2)から算出する。
ΔRi=f(bi−α・Δleft−β・Δright,h,θ)・ΔLi ・・・ 数式(2)
ΔRi=f(bi−α・Δleft−β・Δright,h,θ)・ΔLi ・・・ 数式(2)
つまり、各微小要素Eiの断面形状パラメータ(微小要素Eiの平均幅(即ち下底の幅)bi、高さh及びテーパー角度θ)と、Δleftと、Δrightと、微小要素Eiの長さΔLiと、を数式(2)に代入して、微小要素Eiの抵抗ΔRiを得る。
ここで、αとβは、0以上の定数であり、通常は短波長成分によって生じるデッドレイヤー143の厚さに相当する6程度の値とする。また、αとβを共に0に近づけると、短波長のLERによる抵抗劣化を無視した計算に漸近する。部分的に短波長成分が弱まる、または、消失する部分がある特殊なLER波形が付与された配線についての抵抗を計算したい場合には、αとβを部分的に0にした計算も実施することができる。その場合は、シミュレーションの入力として、αとβをどの領域で、どのような値にするかを入力できるようにしておけばよい。
そして、複数の微小要素E1〜ENの抵抗ΔR1〜RNの総和を算出し、この総和を配線141の全抵抗とする。
次に、ステップS107にて、全ての配線についての計算が終了したか否か判定し、終了していない場合にはステップS104に戻る。
なお、ここでは、一例として配線の側面に付与されたLER及びLWRの影響を考慮する場合について示したが、配線の側面だけに限らず、配線の上面と下面にもLERが付加された場合にも容易に応用が可能である。また、各配線は、側面と、上面と、下面と、の少なくとも何れかにLERを有していてもよい。各配線は、高さと幅との少なくとも何れかが、長さ方向に沿って変動していてもよい。また、テーパー角度θも、配線の長さ方向の位置に応じて変化してもよい。
また、金属薄膜のような2次元的な構造に対して、上面と下面にLERが付与された場合にも容易に応用が可能である。これらの場合には、配線の高さhが短波長成分のRMSの定数倍だけ狭まったと仮定した上で、数式モデルとLER波形の長波長成分に従って高さがゆらぐと仮定して、直列抵抗の原理によって抵抗の総和を算出すればよい。また、配線の断面が多角形である場合には、配線を構成する各側面の少なくともいずれかにLERを有していてもよく、断面形状を特徴付けるパラメータが長さ方向に沿って変動してもよい。
以上で説明したように、第1の実施形態によれば、断面形状パラメータの関数である抵抗の数式モデル131を、高精度なモンテカルロ・シミュレーションにより計算された抵抗に基づいて作成するので、任意の断面形状に対して信頼性の高い数式モデル131を作成できる。また、モンテカルロ・シミュレーションを数式モデル131の作成だけに用いるので、その実行回数を抑えることができる。
また、配線141のLERの波形を短波長成分の波形と長波長成分の波形とに分け、長波長成分のLERの波形を有する配線144の抵抗を、その幅が短波長成分のRMSの定数倍だけ狭まったと仮定して、抵抗の数式モデル131と直列抵抗の原理とに基づいて算出するようにしている。これにより、電子の伝導に寄与しないデッドレイヤー143の影響を、算出された抵抗に反映させることができる。従って、複雑な波形のLERを有する配線141の抵抗を、モンテカルロ・シミュレーションと同等の精度で求めることができ、且つ、計算効率を高くできる。
つまり、数万サンプル以上の大規模な配線の抵抗ばらつきを、第2の比較例と同等な高精度で、第2の比較例より高速に見積もることができる。
従って、計算結果の信頼性及び計算効率を高くできる。
(第2の実施形態)
第2の実施形態では、短波長成分のLERの波形を有していない配線の抵抗を計算する点が第1の実施形態と異なる。
第2の実施形態では、短波長成分のLERの波形を有していない配線の抵抗を計算する点が第1の実施形態と異なる。
LERの波長が電子の平均自由行程よりも長いことが予め分かっている場合には、以下に説明するように、第1の実施形態の処理を簡略化できる。
図16は、第2の実施形態に係るシミュレーション方法の流れ図である。図16において、ステップS101〜ステップS103の処理は図10と同じ処理である。ただし、条件表に含まれているパワー・スペクトルは、短波長成分を含んでいないか、あるいは無視できる程度の振幅の短波長成分を含んでいる。
ステップS103の後、作成された数式モデル131を用いて、各配線について抵抗の計算を行う(ステップS104a〜S107)。具体的には、各配線について、長さ方向の各位置の断面形状パラメータを数式モデル131に代入して得られた抵抗の総和を算出する。
ステップS104aでは、配線の両側面のLER波形を、条件表で指定されたパワー・スペクトルに基づいて生成する。
ステップS105aでは、抵抗の数式モデル131と直列抵抗の原理とに基づき、配線の抵抗を算出する。具体的には、図15と同様に、まず、配線を長さ方向に複数の微小要素E1〜ENに分割する。そして、各微小要素Eiの断面形状パラメータ(微小要素Eiの平均幅(即ち下底の幅)bi、高さh及びテーパー角度θ)を数式モデル131に代入し、得られた抵抗Rと微小要素Eiの長さΔLiとの積を計算して各微小要素Eiの抵抗ΔRiを算出する。そして、複数の微小要素E1〜ENの抵抗ΔR1〜RNの総和を算出し、この総和を配線の全抵抗とする。
次のステップS107の処理は、図10と同じ処理である。
このように、第2の実施形態における第1の実施形態との主な相違点は、LERの波形を短波長成分と長波長成分とに分けないことである。また、第2の実施形態では、第1の実施形態の数式(2)において定数αとβを0にしていると言うこともできる。
以上で説明したように、第2の実施形態によれば、断面形状パラメータの関数である抵抗の数式モデル131を、高精度なモンテカルロ・シミュレーションにより計算された抵抗に基づいて作成するので、任意の断面形状に対して信頼性の高い数式モデル131を作成できる。また、モンテカルロ・シミュレーションを、数式モデル131の作成だけに用いるので、その実行回数を抑えることができる。
そして、この数式モデル131と直列抵抗の原理とを用いて各配線の抵抗を算出するので、計算が簡単であり、計算効率を高くできる。LERが平均自由行程よりも長波長な波だけで構成される場合には、LWRによるボトルネックが抵抗を劣化させる主要因であるため、第2の実施形態の計算方法で、LERによる抵抗劣化に関して計算精度を落とすことがない。
つまり、このような形状の配線に限れば、数万サンプル以上の大規模な配線の抵抗ばらつきを、第1の実施形態と同等な高精度で、第1の実施形態より簡単に見積もることができる。
従って、計算結果の信頼性及び計算効率を高くできる。
なお、第2の実施形態においても、側面だけに限らず、各配線は、側面と、上面と、下面と、の少なくとも何れかにLERを有していてもよい。各配線は、高さと幅との少なくとも何れかが、長さ方向に沿って変動していてもよい。また、配線の断面が多角形である場合には、配線の各側面の少なくともいずれかにLERを有していてもよく、断面形状を特徴付けるパラメータが長さ方向に沿って変動してもよい。このような配線に対して抵抗ばらつきを計算する場合にも、以上の説明と同様の効果が得られる。
(第3の実施形態)
第3の実施形態は、第1又は第2の実施形態のシミュレーション方法を実行するシミュレーション装置に関する。
第3の実施形態は、第1又は第2の実施形態のシミュレーション方法を実行するシミュレーション装置に関する。
図17は、第3の実施形態に係る複数の配線の抵抗ばらつきのシミュレーション装置の概略構成を示すブロック図である。シミュレーション装置は、入力装置171と、記憶装置172と、中央演算処理装置(CPU)173と、一次記憶装置(メモリ)174と、出力装置175と、記録媒体読み取り装置176と、バスライン177と、を備える。
入力装置171は、キーボードやマウスなどのユーザー・インターフェースであり、条件表等のシミュレーション条件を入力する。
記憶装置172は、ハードディスク装置などであり、入力されたシミュレーション条件、及び、第1又は第2の実施形態のシミュレーション方法を実行するためのシミュレーションプログラムを記憶する。
中央演算処理装置173と一次記憶装置174は、演算装置178として機能する。演算装置178は、記憶装置172に記憶されたシミュレーションプログラムとシミュレーション条件とに従って、第1又は第2の実施形態のシミュレーション方法を実行する。
出力装置175は、ディスプレイやプリンタなどであり、演算装置178による演算で得られた配線の抵抗を出力する。
記録媒体読み取り装置176は、記録媒体からデータを読み取る。これらの各装置171〜176は、バスライン177により接続されている。
このシミュレーション装置により、第1又は第2の実施形態の効果が得られる。即ち、任意の断面形状の配線における抵抗ばらつきシミュレーションを、計算コストを大幅に劣化させずに実施することが可能となる。
なお、光学メディア、磁気メディア、不揮発性メモリ等のコンピュータ読み取り可能な記録媒体に、第1又は第2の実施形態のシミュレーション方法を実行するシミュレーションプログラムを保存し、記録媒体読み取り装置176を用いてこの記録媒体からシミュレーションプログラムを読み込ませることにより、第1又は第2の実施形態のシミュレーション方法を実行してもよい。
また、このシミュレーションプログラムを、インターネット等の通信回線(無線通信も含む)を介して頒布してもよい。さらに、同シミュレーションプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
131 数式モデル
141,142,144 配線
E1〜EN 微小要素
171 入力装置
172 記憶装置
173 中央演算処理装置
174 一次記憶装置
175 出力装置
178 演算装置
141,142,144 配線
E1〜EN 微小要素
171 入力装置
172 記憶装置
173 中央演算処理装置
174 一次記憶装置
175 出力装置
178 演算装置
Claims (9)
- 複数の配線の抵抗ばらつきのシミュレーション方法であって、
前記各配線は、側面と、上面と、下面と、の少なくとも何れかにLER(Line Edge Roughness)を有し、
前記配線の断面形状に関する断面形状パラメータの関数である抵抗の数式モデルを、モンテカルロ・シミュレーションにより計算された抵抗に基づいて作成し、
前記各配線の前記各LERの波形を、電子の平均自由行程を基準として、短波長成分の波形と長波長成分の波形とに分け、
前記各配線について、前記各LERの波形が前記長波長成分からなり、且つ、幅と高さの少なくとも何れかが前記短波長成分の振幅に応じた値だけ狭まったと仮定した上で、前記各配線を長さ方向に対して複数の微小要素に分割し、前記各微小要素の断面形状を特徴付ける前記断面形状パラメータを前記数式モデルに代入して前記各微小要素の抵抗を算出し、前記各配線において前記複数の微小要素の抵抗の総和を算出し、
前記短波長成分の振幅に応じた値は、前記短波長成分の振幅の二乗平均平方根の定数倍であり、
前記短波長成分は、前記平均自由行程以下の波長の波で構成されたLER波形であり、
前記長波長成分は、前記平均自由行程より長い波長の波で構成されたLER波形である
ことを特徴とするシミュレーション方法。 - 複数の配線の抵抗ばらつきのシミュレーション方法であって、
前記配線の断面形状に関する断面形状パラメータの関数である抵抗の数式モデルを、モンテカルロ・シミュレーションにより計算された抵抗に基づいて作成し、
前記各配線を長さ方向に対して複数の微小要素に分割し、
前記各微小要素の断面形状を特徴付ける前記断面形状パラメータを前記数式モデルに代入して前記各微小要素の抵抗を算出し、
前記各配線において前記複数の微小要素の抵抗の総和を算出する、
ことを特徴とするシミュレーション方法。 - 前記各配線は、側面と、上面と、下面と、の少なくとも何れかにLER(Line Edge Roughness)を有し、
前記各配線の前記各LERの波形を、電子の平均自由行程を基準として、短波長成分の波形と長波長成分の波形とに分け、
前記各配線について、前記各LERの波形が前記長波長成分からなり、且つ、幅と高さの少なくとも何れかが前記短波長成分の振幅に応じた値だけ狭まったと仮定した上で、前記各配線の分割と、前記各微小要素の抵抗の算出と、前記複数の微小要素の抵抗の総和の算出と、を行う、ことを特徴とする請求項2に記載のシミュレーション方法。 - 前記短波長成分の振幅に応じた値は、前記短波長成分の振幅の二乗平均平方根の定数倍である、ことを特徴とする請求項3に記載のシミュレーション方法。
- 前記短波長成分は、前記平均自由行程以下の波長の波で構成されたLER波形であり、
前記長波長成分は、前記平均自由行程より長い波長の波で構成されたLER波形である、ことを特徴とする請求項3に記載のシミュレーション方法。 - 複数の配線の抵抗ばらつきのシミュレーション装置であって、
シミュレーション条件を入力する入力装置と、
前記シミュレーション条件と、シミュレーションプログラムとを記憶する記憶装置と、
前記記憶装置に記憶された前記シミュレーションプログラムと前記シミュレーション条件とに従って、前記配線の断面形状に関する断面形状パラメータの関数である抵抗の数式モデルを、モンテカルロ・シミュレーションにより計算された抵抗に基づいて作成し、前記各配線を長さ方向に対して複数の微小要素に分割し、前記各微小要素の断面形状を特徴付ける前記断面形状パラメータを前記数式モデルに代入して前記各微小要素の抵抗を算出し、前記各配線において前記複数の微小要素の抵抗の総和を算出する、演算装置と、
前記演算装置による演算で得られた前記配線の抵抗を出力する出力装置と、
を備えることを特徴とするシミュレーション装置。 - 前記各配線は、側面と、上面と、下面と、の少なくとも何れかにLER(Line Edge Roughness)を有し、
前記演算装置は、
前記各配線の前記各LERの波形を、電子の平均自由行程を基準として、短波長成分の波形と長波長成分の波形とに分け、
前記各配線について、前記各LERの波形が前記長波長成分からなり、且つ、幅と高さの少なくとも何れかが前記短波長成分の振幅に応じた値だけ狭まったと仮定した上で、前記各配線の分割と、前記各微小要素の抵抗の算出と、前記複数の微小要素の抵抗の総和の算出と、を行う、ことを特徴とする請求項6に記載のシミュレーション装置。 - 請求項2に記載のシミュレーション方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 請求項3に記載のシミュレーション方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049446A JP2015176873A (ja) | 2014-03-12 | 2014-03-12 | シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体 |
US14/329,534 US20150261897A1 (en) | 2014-03-12 | 2014-07-11 | Simulation method, simulation apparatus, and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049446A JP2015176873A (ja) | 2014-03-12 | 2014-03-12 | シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015176873A true JP2015176873A (ja) | 2015-10-05 |
Family
ID=54069152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014049446A Pending JP2015176873A (ja) | 2014-03-12 | 2014-03-12 | シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150261897A1 (ja) |
JP (1) | JP2015176873A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249057A (ja) * | 1994-03-14 | 1995-09-26 | Fujitsu Ltd | レイアウト検証装置及びレイアウト検証方法 |
JP2003108622A (ja) * | 2001-09-27 | 2003-04-11 | Nec Corp | 配線モデル化手法、配線モデル、配線モデルの抽出方法及び配線設計手法 |
JP2004251743A (ja) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | パターン検査方法 |
JP2004326654A (ja) * | 2003-04-28 | 2004-11-18 | Renesas Technology Corp | 配線構造決定方法 |
JP2006038779A (ja) * | 2004-07-30 | 2006-02-09 | Hitachi High-Technologies Corp | パターン形状評価方法、評価装置、及び半導体装置の製造方法 |
JP2007053133A (ja) * | 2005-08-15 | 2007-03-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008020735A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | フォトマスクの評価方法及び半導体装置の製造方法 |
JP2008226232A (ja) * | 2007-01-26 | 2008-09-25 | Toshiba Corp | 1次元モデルを使用して電力分配ネットワークの電気的特性を決定するシステム及び方法 |
JP2010161290A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
JP2011249403A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8515724B2 (en) * | 2010-06-22 | 2013-08-20 | International Business Machines Corporation | Technology computer-aided design (TCAD)-based virtual fabrication |
-
2014
- 2014-03-12 JP JP2014049446A patent/JP2015176873A/ja active Pending
- 2014-07-11 US US14/329,534 patent/US20150261897A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249057A (ja) * | 1994-03-14 | 1995-09-26 | Fujitsu Ltd | レイアウト検証装置及びレイアウト検証方法 |
JP2003108622A (ja) * | 2001-09-27 | 2003-04-11 | Nec Corp | 配線モデル化手法、配線モデル、配線モデルの抽出方法及び配線設計手法 |
JP2004251743A (ja) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | パターン検査方法 |
JP2004326654A (ja) * | 2003-04-28 | 2004-11-18 | Renesas Technology Corp | 配線構造決定方法 |
JP2006038779A (ja) * | 2004-07-30 | 2006-02-09 | Hitachi High-Technologies Corp | パターン形状評価方法、評価装置、及び半導体装置の製造方法 |
JP2007053133A (ja) * | 2005-08-15 | 2007-03-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008020735A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | フォトマスクの評価方法及び半導体装置の製造方法 |
JP2008226232A (ja) * | 2007-01-26 | 2008-09-25 | Toshiba Corp | 1次元モデルを使用して電力分配ネットワークの電気的特性を決定するシステム及び方法 |
JP2010161290A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
JP2011249403A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150261897A1 (en) | 2015-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI738136B (zh) | 用於半導體裝置結構之虛擬製造環境之非暫態電腦可讀媒體、計算裝置實施方法以及虛擬製造系統 | |
TWI805794B (zh) | 製造積體電路的方法以及用於設計積體電路的計算系統 | |
TWI628552B (zh) | 用於三維虛擬製造環境中的設計規則檢查之非暫態電腦可讀媒體、方法及系統 | |
TWI616765B (zh) | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 | |
US8024673B2 (en) | Layout evaluation apparatus and method | |
US10974446B2 (en) | B-rep of the result of a two-axis 3D printing process | |
US10817637B2 (en) | System and method of designing integrated circuit by considering local layout effect | |
JP6322544B2 (ja) | 据付図作成装置、据付図作成方法及び据付図作成プログラム | |
JP2006134305A (ja) | 最小許容差スタックおよび最大許容差スタックの自動的計算を実行可能な方法、コンピュータ可読データ記憶媒体、およびコンピュータ支援設定システム | |
US20160217233A1 (en) | System and method for performing directed self-assembly in a 3-d virtual fabrication environment | |
Liu et al. | Quality improvement of surface triangular mesh using a modified Laplacian smoothing approach avoiding intersection | |
US10169502B2 (en) | Addressing of process and voltage points | |
JPWO2019155928A1 (ja) | 情報処理装置、プログラム、プロセス処理実行装置及び情報処理システム | |
US20150026657A1 (en) | 3d device modeling for finfet devices | |
CN117010318B (zh) | 用于版图处理的方法、设备和介质 | |
Yu et al. | TILA: Timing-driven incremental layer assignment | |
JP2015176873A (ja) | シミュレーション方法、シミュレーション装置、及び、コンピュータ読み取り可能な記録媒体 | |
US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
JP2004273903A (ja) | 回路シミュレータおよびシミュレーションシステム | |
JP5258824B2 (ja) | プロセスシミュレーションをコンピュータに実行させるプログラム | |
CN115048900A (zh) | 一种集成电路版图的拐角填充方法、装置及计算机设备 | |
Maynard et al. | Measurement and reduction of critical area using Voronoi diagrams | |
JP2010218270A (ja) | 複合材料層の構造解析装置、方法及びプログラム | |
CN113283020A (zh) | 机械部件的结构仿真 | |
JP2009020625A (ja) | 解析モデル作成方法、プログラム、記録媒体および解析モデル作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170804 |