JP2015162641A - Insulated gate nitride semiconductor transistor - Google Patents

Insulated gate nitride semiconductor transistor Download PDF

Info

Publication number
JP2015162641A
JP2015162641A JP2014038471A JP2014038471A JP2015162641A JP 2015162641 A JP2015162641 A JP 2015162641A JP 2014038471 A JP2014038471 A JP 2014038471A JP 2014038471 A JP2014038471 A JP 2014038471A JP 2015162641 A JP2015162641 A JP 2015162641A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
electron transit
electron
transit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014038471A
Other languages
Japanese (ja)
Inventor
上杉　勉
Tsutomu Uesugi
勉 上杉
伊藤　健治
Kenji Ito
健治 伊藤
哲生 成田
Tetsuo Narita
哲生 成田
樹神　雅人
Masahito Kigami
雅人 樹神
栄子 石井
Eiko Ishii
栄子 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2014038471A priority Critical patent/JP2015162641A/en
Publication of JP2015162641A publication Critical patent/JP2015162641A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve an intended threshold voltage in a HEMT in which an electron transit layer composed of a nitride semiconductor and an electron supply layer composed of a nitride semiconductor having a band gap larger than that of the nitride semiconductor which forms the electron transit layer form hetero junction and which utilizes a two-dimensional electron gas generated at the hetero-junction interface.SOLUTION: In an insulated gate nitride semiconductor transistor, a back barrier layer 14 is inserted on an undersurface of an electron transit layer 12, and gate electrodes 4, 4a fill recesses 18, 22 which pierce an electron supply layer 10 to reach the electron transit layer 12. By an art to combine the back barrier layer 14 and the gate electrodes 4, 4a which reach the electron transit layer 12, a threshold voltage fluctuates depending on a thickness of the electron transit layer 12 which separates the gate electrodes and the back barrier layer 14. Accordingly a plurality of HEMTs having threshold voltages different from each other can be formed in the same substrate.

Description

本明細書では、窒化物半導体のヘテロ接合を利用する半導体装置であり、閾値電圧が異なる複数個の電界効果型トランジスタを備えている絶縁ゲート型窒化物半導体トランジスタを開示する。また本明細書では、前記の閾値電圧を調整する方法を開示する。   The present specification discloses an insulated gate nitride semiconductor transistor which is a semiconductor device using a heterojunction of nitride semiconductors and includes a plurality of field effect transistors having different threshold voltages. Further, the present specification discloses a method for adjusting the threshold voltage.

窒化物半導体からなる電子走行層と、電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる電子供給層がヘテロ接合していると、ヘテロ接合面に沿って二次元電子ガスが形成される。電子供給層の表面にソース電極とドレイン電極を設け、ソース電極とドレイン電極を分断する位置（すなわちソース電極とドレイン電極に挟まれた位置）にゲート絶縁膜とゲート電極を形成すると、ゲート電極の電位によってソース電極とドレイン電極の間の抵抗が変化する現象が得られる。その現象を利用するトランジスタが知られている。本明細書では、上記のトランジスタを絶縁ゲート型窒化物半導体トランジスタという。   When an electron transit layer made of a nitride semiconductor and an electron supply layer made of a nitride semiconductor having a band gap larger than that of the nitride semiconductor forming the electron transit layer are heterojunction, two-dimensional electrons along the heterojunction plane Gas is formed. When a source electrode and a drain electrode are provided on the surface of the electron supply layer, and a gate insulating film and a gate electrode are formed at a position where the source electrode and the drain electrode are separated (that is, a position between the source electrode and the drain electrode), A phenomenon is obtained in which the resistance between the source electrode and the drain electrode changes depending on the potential. Transistors that use this phenomenon are known. In the present specification, the above transistor is referred to as an insulated gate nitride semiconductor transistor.

通常の絶縁ゲート型窒化物半導体トランジスタの閾値電圧はマイナス電圧となる。閾値電圧をプラス側に向けて引き上げる技術が提案されている。非特許文献１に、下記の技術が記載されている。
（１）ゲート電極と電子走行層の間に介在する電子供給層の膜厚を薄膜化することによって閾値電圧をプラス側に向けて引き上げる。
（２）電子供給層にリセスを形成し、そのリセスにゲート電極を充填することで、閾値電圧をプラス側に向けて引き上げる。リセスを深く形成すると、ゲート電極と電子走行層の間に介在する電子供給層の膜厚が薄膜化される。リセスを深くすることによって、閾値電圧をプラス側に大きく引き上げることができる。
（３）ゲート電極に向い合う範囲の電子走行層にフッ化物イオンを注入する。
（４）電子走行層の下側にバックバリア層を形成する。
非特許文献１は、前記（１）と（２）の技術の問題点を指摘し、前記（３）の技術を提案している。前記（４）の技術には言及していない。 The threshold voltage of a normal insulated gate nitride semiconductor transistor is a negative voltage. A technique for raising the threshold voltage toward the positive side has been proposed. Non-Patent Document 1 describes the following technique.
(1) The threshold voltage is raised toward the positive side by reducing the film thickness of the electron supply layer interposed between the gate electrode and the electron transit layer.
(2) By forming a recess in the electron supply layer and filling the recess with a gate electrode, the threshold voltage is raised toward the plus side. When the recess is formed deeply, the thickness of the electron supply layer interposed between the gate electrode and the electron transit layer is reduced. By deepening the recess, the threshold voltage can be greatly increased to the positive side.
(3) Fluoride ions are implanted into the electron transit layer in the range facing the gate electrode.
(4) A back barrier layer is formed below the electron transit layer.
Non-Patent Document 1 points out the problems of the techniques (1) and (2), and proposes the technique (3). The technique (4) is not mentioned.

Yong Cai, Yugang Zhou, Kei May Lau, Kevin Chen, Control of Threshold Voltage of AlGaN/GaN HEMTs by Fluoride-Based Plasma Treatment: From Depletion Mode to Enhancement Mode, IEEE, TRANSACTIONS ON ELECTRON DEVICES, Vol. 53, No.9 September 2006Yong Cai, Yugang Zhou, Kei May Lau, Kevin Chen, Control of Threshold Voltage of AlGaN / GaN HEMTs by Fluoride-Based Plasma Treatment: From Depletion Mode to Enhancement Mode, IEEE, TRANSACTIONS ON ELECTRON DEVICES, Vol. 53, No. 9 September 2006

前記（１）と（２）の技術による場合、ゲート電極と電子走行層の間に介在する電子供給層の膜厚を極めて薄くすると、閾値電圧がプラス電位となる。閾値電圧がプラス電位となる電子供給層の膜厚は、例えば２ｎｍ程度であり、極めて薄い。電子供給層が２ｎｍ程度にまで薄くなると、電子供給層の膜厚のわずかな変化によって、閾値電圧が大きく変化する。前記（１）と（２）の技術による場合、閾値電圧を所望の電圧に調整することが難しい。
前記（３）の技術による場合、注入したフッ化物イオンが不安定であり、例えば注入後に熱処理等をすることによって、フッ化物イオンが拡散したり再分布したりする現象が生じる。閾値電圧が不安定に変動してしまうという問題が生じる。
本明細書では、閾値電圧を所望の電圧に調整しやすい技術を開示する。 In the case of the techniques (1) and (2), when the film thickness of the electron supply layer interposed between the gate electrode and the electron transit layer is extremely thin, the threshold voltage becomes a positive potential. The film thickness of the electron supply layer having a positive threshold voltage is, for example, about 2 nm and is extremely thin. When the electron supply layer is thinned to about 2 nm, the threshold voltage greatly changes due to a slight change in the thickness of the electron supply layer. In the case of the techniques (1) and (2), it is difficult to adjust the threshold voltage to a desired voltage.
In the case of the technique (3), the implanted fluoride ions are unstable. For example, when heat treatment is performed after the implantation, a phenomenon occurs in which the fluoride ions are diffused or redistributed. There arises a problem that the threshold voltage fluctuates in an unstable manner.
In the present specification, a technique for easily adjusting the threshold voltage to a desired voltage is disclosed.

前記（２）に説明したリセス形成技術では、電子供給層の範囲内に留まるリセスを形成する。すなわち、ゲート電極と電子走行層の間に電子供給層が介在する条件を満たすなかでリセスを形成する。上記条件下でリセスを深くすると、閾値電圧が上昇する。リセスの底面が、電子供給層と電子走行層の界面に一致した場合に、閾値電圧は最大に上昇する。それ以上にリセスを深くしても閾値電圧は変化しない。閾値電圧が変化しなければリセスを深く形成する意味がない。従来の技術では、最も深いリセスを形成する場合でも、リセスの底面が、電子供給層と電子走行層の界面にほぼ一致していた。   In the recess formation technique described in (2) above, a recess that remains within the range of the electron supply layer is formed. That is, the recess is formed while satisfying the condition that the electron supply layer is interposed between the gate electrode and the electron transit layer. When the recess is deepened under the above conditions, the threshold voltage increases. When the bottom surface of the recess coincides with the interface between the electron supply layer and the electron transit layer, the threshold voltage increases to the maximum. Even if the recess is deepened further, the threshold voltage does not change. If the threshold voltage does not change, there is no point in forming the recess deeply. In the conventional technique, even when the deepest recess is formed, the bottom surface of the recess almost coincides with the interface between the electron supply layer and the electron transit layer.

前記（４）に記載したように、電子走行層の下側にバックバリア層を形成することで閾値電圧をプラス側に向けて引き上げる技術も提案されている。
今回の研究によって、バックバリア層を利用する場合は、電子供給層を貫通して電子走行層に達するリセスを設けることによって、閾値電圧を調整できることが見いだされた。上記したように、バックバリア層を利用しない場合には、電子走行層に達するリセスの深さを変えても閾値電圧を調整できないのに対し、バックバリア層を利用する場合には、電子走行層に達するリセスの深さを変えることによって閾値電圧を調整できることが見いだされた。
上記したように、電子供給層の範囲内に留まる条件下でリセスの深さを調整し、ゲート電極と電子走行層の間に介在する電子供給層の膜厚を調整することでも、閾値電圧を調整することができる。しかしながら、この技術によると、電子供給層の膜厚のわずかな変化によって閾値電圧が敏感に変動してしまう。所望の閾値電圧に調整することが難しい。それに対して、バックバリア層と、電子走行層に達するリセスを併用する技術によると、リセス深さの変化に対する閾値電圧の変化が鈍感化される。そのために、リセス深さを調整することで閾値電圧を所望の電圧に調整することが可能となる。 As described in (4) above, a technique for raising the threshold voltage toward the positive side by forming a back barrier layer below the electron transit layer has also been proposed.
In this study, it was found that the threshold voltage can be adjusted by providing a recess that penetrates the electron supply layer and reaches the electron transit layer when the back barrier layer is used. As described above, when the back barrier layer is not used, the threshold voltage cannot be adjusted by changing the depth of the recess reaching the electron traveling layer, whereas when the back barrier layer is used, the electron traveling layer is not adjusted. It has been found that the threshold voltage can be adjusted by changing the depth of the recess reaching.
As described above, the threshold voltage can also be set by adjusting the depth of the recess under the condition of staying within the range of the electron supply layer and adjusting the film thickness of the electron supply layer interposed between the gate electrode and the electron transit layer. Can be adjusted. However, according to this technique, the threshold voltage fluctuates sensitively due to a slight change in the thickness of the electron supply layer. It is difficult to adjust to a desired threshold voltage. On the other hand, according to the technique using the back barrier layer and the recess reaching the electron transit layer, the change in the threshold voltage with respect to the change in the recess depth is insensitive. Therefore, the threshold voltage can be adjusted to a desired voltage by adjusting the recess depth.

本明細書で開示する半導体装置は、窒化物半導体からなるバックバリア層と、バックバリア層上に積層されている電子走行層（窒化物半導体で形成されている）と、電子走行層上に積層されている電子供給層（電子走行層を形成する窒化物半導体よりバンドギャップが大きい窒化物半導体で形成されている）を備えている。電子供給層上にソース電極とドレイン電極が積層されている。ソース電極とドレイン電極を分断する位置（ソース電極とドレイン電極に挟まれた位置）にリセスが形成されており、そのリセスは電子供給層を貫通して電子走行層に達している。リセスの壁面はゲート絶縁膜で覆われている。壁面がゲート絶縁膜で覆われているリセスにゲート電極が充填されている。ゲート電極はゲート絶縁膜で囲繞されている。バックバリア層と、電子供給層を介することなく電子走行層に対向するゲート電極を併用する技術によると、ゲート電極とバックバリア層の間に介在する電子走行層の厚み（正確に言うと、ゲート電極に接するゲート絶縁膜と電子走行層の界面からバックバリア層までの距離）によって閾値電圧が変化する。その距離を増減調整することで閾値電圧を調整することができる。本明細書で開示する技術は、上記の閾値電圧調整方法に活用することができる。   A semiconductor device disclosed in this specification includes a back barrier layer made of a nitride semiconductor, an electron transit layer (formed of a nitride semiconductor) laminated on the back barrier layer, and a laminate on the electron transit layer. An electron supply layer (formed of a nitride semiconductor having a band gap larger than that of the nitride semiconductor forming the electron transit layer). A source electrode and a drain electrode are stacked on the electron supply layer. A recess is formed at a position where the source electrode and the drain electrode are separated (position between the source electrode and the drain electrode), and the recess penetrates the electron supply layer and reaches the electron transit layer. The wall surface of the recess is covered with a gate insulating film. A recess whose wall surface is covered with a gate insulating film is filled with a gate electrode. The gate electrode is surrounded by a gate insulating film. According to the technology that uses the back barrier layer and the gate electrode facing the electron transit layer without going through the electron supply layer, the thickness of the electron transit layer interposed between the gate electrode and the back barrier layer (more precisely, the gate The threshold voltage varies depending on the distance from the interface between the gate insulating film in contact with the electrode and the electron transit layer to the back barrier layer. The threshold voltage can be adjusted by increasing or decreasing the distance. The technique disclosed in this specification can be used in the above-described threshold voltage adjustment method.

本明細書で開示する技術によって、閾値電圧が異なる複数個のトランジスタを備えている半導体装置を実現することができる。その半導体装置は、少なくとも第１ゲート電極と第２ゲート電極を備えており、第１ゲート電極とバックバリア層の間に介在する電子走行層の厚みと、第２ゲート電極とバックバリア層の間に介在する電子走行層の厚みが相違する関係に置かれている。正確にいうと、第１ゲート電極に接するゲート絶縁膜と電子走行層の界面からバックバリア層までの距離と、第２ゲート電極に接するゲート絶縁膜と電子走行層の界面からバックバリア層までの距離が相違関係に置かれている。
上記によると、第１ゲート電極を利用するトランジスタと、第２ゲート電極を利用するトランジスタの閾値電圧が個々に調整され、それぞれを所望の電圧に調整することができる。 With the technique disclosed in this specification, a semiconductor device including a plurality of transistors having different threshold voltages can be realized. The semiconductor device includes at least a first gate electrode and a second gate electrode, the thickness of an electron transit layer interposed between the first gate electrode and the back barrier layer, and between the second gate electrode and the back barrier layer. The thicknesses of the electron transit layers interposed in are different from each other. More precisely, the distance from the interface between the gate insulating film in contact with the first gate electrode and the electron transit layer to the back barrier layer, and from the interface between the gate insulating film in contact with the second gate electrode and the electron transit layer to the back barrier layer. The distance is placed in a different relationship.
According to the above, the threshold voltages of the transistor using the first gate electrode and the transistor using the second gate electrode are individually adjusted, and each can be adjusted to a desired voltage.

上記の構成を実現するのに、第１ゲート電極と第２ゲート電極の双方が、電子供給層の表面から電子供給層を貫通して電子走行層に達するリセスに充填されている構造を採用することができる。この場合、バックバリア層と電子走行層の界面は平坦であり、ゲート電極の形成範囲外では電子走行層と電子供給層の界面も平坦であり、ゲート電極の形成範囲外では電子供給層の表面も平坦とすることができる。上記の場合、第１ゲート電極が充填されている第１リセスの深さと、第２ゲート電極が充填されている第２リセスの深さが相違していると、第１ゲート電極とバックバリア層の間に介在する電子走行層の厚みと、第２ゲート電極とバックバリア層の間に介在する電子走行層の厚みが相違する関係を得ることができる。   In order to realize the above configuration, a structure is adopted in which both the first gate electrode and the second gate electrode are filled with a recess that penetrates the electron supply layer from the surface of the electron supply layer to reach the electron transit layer. be able to. In this case, the interface between the back barrier layer and the electron transit layer is flat, the interface between the electron transit layer and the electron supply layer is also flat outside the gate electrode formation range, and the surface of the electron supply layer is outside the gate electrode formation range. Can also be flat. In the above case, if the depth of the first recess filled with the first gate electrode is different from the depth of the second recess filled with the second gate electrode, the first gate electrode and the back barrier layer The thickness of the electron transit layer interposed between the second gate electrode and the back barrier layer can be different from each other.

バックバリア層は、ダブルヘテロ構造を形成するものであってもよい。この場合は、電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体でバックバリア層を形成する。あるいは、電子走行層の中間深さにバックバリア層を挿入して電子走行層を上層と下層に分離したものであってもよい。この場合は、電子走行層を形成する窒化物半導体よりもバンドギャップが小さい窒化物半導体でバックバリア層を形成する。   The back barrier layer may form a double heterostructure. In this case, the back barrier layer is formed of a nitride semiconductor having a band gap larger than that of the nitride semiconductor forming the electron transit layer. Alternatively, a back barrier layer may be inserted at an intermediate depth of the electron transit layer to separate the electron transit layer into an upper layer and a lower layer. In this case, the back barrier layer is formed of a nitride semiconductor having a band gap smaller than that of the nitride semiconductor forming the electron transit layer.

第１実施例の半導体チップの断面図。Sectional drawing of the semiconductor chip of 1st Example. 従来技術１の半導体チップの断面図。Sectional drawing of the semiconductor chip of the prior art 1. FIG. 従来技術２の半導体チップの断面図。Sectional drawing of the semiconductor chip of the prior art 2. FIG. 従来技術３の半導体チップの断面図。Sectional drawing of the semiconductor chip of the prior art 3. FIG.

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）ゲート電極は、電子供給層を貫通して電子走行層に達している。
（第２特徴）ゲート電極と電子供給層は絶縁膜で分離されており、ゲート電極と電子走行層も絶縁膜で分離されている。
（第３特徴）リセスの形成範囲外における電子走行層の厚みは、バックバリア層が二次元電子ガス濃度を低下させる効果が消失する程度に厚い。すなわち、バックバリア層の有無によって二次元電子ガスの濃度が変化しない厚みに設定されている。 The features of the technology disclosed in this specification will be summarized below. The items described below have technical usefulness independently.
(First feature) The gate electrode penetrates the electron supply layer and reaches the electron transit layer.
(Second feature) The gate electrode and the electron supply layer are separated by an insulating film, and the gate electrode and the electron transit layer are also separated by the insulating film.
(Third feature) The thickness of the electron transit layer outside the recess formation range is so thick that the effect of the back barrier layer reducing the two-dimensional electron gas concentration disappears. That is, the thickness is set such that the concentration of the two-dimensional electron gas does not change depending on the presence or absence of the back barrier layer.

（従来技術１）
実施例の理解を容易にするために、最初に従来技術を説明する。
図２は、電子供給層１０の範囲内に留まるリセス２４にゲート電極４を充填して、閾値電圧をプラス側に向けて引き上げる従来技術１を示している。前記した（１）と（２）の技術に相当する。参照番号１６は図示しない基板上に形成されているバッファ層であり、参照番号１２は電子走行層であり、参照番号１０は電子供給層である。電子走行層はｉ型のＧａＮで形成されており、電子供給層はｎ型のＡｌＧａＮで形成されており、電子供給層１０を形成する窒化物半導体（ＡｌＧａＮ）のバンドギャップは、電子走行層１２を形成する窒化物半導体（ＧａＮ）のバンドギャップより広い。そのために、電子供給層１０と電子走行層１２の界面の電子走行層１２側に、二次元電子ガスが形成される。
参照番号２はソース電極であり、参照番号８はドレイン電極であり、参照番号４はゲート電極である。ソース電極２とドレイン電極８とゲート電極４は、電子供給層１０の表面に形成されている。半導体装置を平面視したときに、ゲート電極４は、ソース電極２とドレイン電極８を分断する位置と範囲に形成されている。ゲート電極４と電子供給層１０の間には、ゲート絶縁膜２４が介在している。
電子供給層１０の範囲内に留まるリセス２４を形成する技術によると、リセス２４を深く形成するほど、ゲート電極４と電子走行層１２の間に介在する電子供給層１０の膜厚が薄くなる。その厚みが２ｎｍ程度となると、閾値電圧がプラス電位となる。電子供給層１０の範囲内に留まるリセス２４を形成する技術によると、ゲート電極４と電子走行層１２の間に介在する電子供給層１０の膜厚によって、閾値電圧が敏感に変化する。閾値電圧を所望の電圧に調整するためには、リセス２４の深さを極めて厳格に管理する必要があり、実現困難である。図２の構造では、後記する図１では存在するバックバリア層１４が存在しない。 (Prior art 1)
In order to facilitate understanding of the embodiments, the prior art will be described first.
FIG. 2 shows Prior Art 1 in which the gate electrode 4 is filled in the recess 24 that remains within the range of the electron supply layer 10 and the threshold voltage is increased toward the positive side. This corresponds to the techniques (1) and (2) described above. Reference numeral 16 is a buffer layer formed on a substrate (not shown), reference numeral 12 is an electron transit layer, and reference numeral 10 is an electron supply layer. The electron transit layer is made of i-type GaN, the electron supply layer is made of n-type AlGaN, and the band gap of the nitride semiconductor (AlGaN) forming the electron supply layer 10 is the electron transit layer 12. It is wider than the band gap of the nitride semiconductor (GaN) that forms the film. Therefore, a two-dimensional electron gas is formed on the electron transit layer 12 side of the interface between the electron supply layer 10 and the electron transit layer 12.
Reference numeral 2 is a source electrode, reference numeral 8 is a drain electrode, and reference numeral 4 is a gate electrode. The source electrode 2, the drain electrode 8, and the gate electrode 4 are formed on the surface of the electron supply layer 10. When the semiconductor device is viewed in plan, the gate electrode 4 is formed at a position and range where the source electrode 2 and the drain electrode 8 are divided. A gate insulating film 24 is interposed between the gate electrode 4 and the electron supply layer 10.
According to the technology for forming the recess 24 that remains within the range of the electron supply layer 10, the deeper the recess 24 is, the thinner the thickness of the electron supply layer 10 that is interposed between the gate electrode 4 and the electron transit layer 12. When the thickness is about 2 nm, the threshold voltage becomes a positive potential. According to the technique of forming the recess 24 that remains within the range of the electron supply layer 10, the threshold voltage changes sensitively depending on the thickness of the electron supply layer 10 interposed between the gate electrode 4 and the electron transit layer 12. In order to adjust the threshold voltage to a desired voltage, it is necessary to manage the depth of the recess 24 very strictly, which is difficult to realize. In the structure of FIG. 2, the back barrier layer 14 which exists in FIG.

(従来技術２)
以下の説明では、同一または類似の部材・部分には同一の参照番号を付して、重複説明を避ける。
図３は、ゲート電極４に対向する範囲の電子供給層１０にフッ化物イオンを注入する技術を示し、前記（３）の技術に相当する。フッ化物イオンの注入量あるいは注入エネルギを調整することで閾値電圧が調整される。この技術の場合、注入したフッ化物イオンが不安定であり、例えば注入後に熱処理等をすることによって、フッ化物イオンが拡散したり再分布したりする現象が生じ、閾値電圧が不安定に変動してしまうという問題が生じる。 (Prior art 2)
In the following description, the same or similar members / parts are denoted by the same reference numerals to avoid redundant description.
FIG. 3 shows a technique for implanting fluoride ions into the electron supply layer 10 in a range facing the gate electrode 4, and corresponds to the technique (3). The threshold voltage is adjusted by adjusting the implantation amount or implantation energy of fluoride ions. In the case of this technique, the implanted fluoride ions are unstable. For example, by performing a heat treatment after the implantation, a phenomenon occurs in which the fluoride ions are diffused or redistributed, and the threshold voltage is unstablely fluctuated. Problem arises.

(従来技術３)
図４は、電子走行層１２の下面にバックバリア層１４を追加した技術を示し、前記（４）の技術に相当する。バックバリア層１４を追加すると、閾値電圧がプラス側に向けて上昇する。バックバリア層１４による閾値電圧を正電圧に向けて引き上げる効果を得るためには、電子走行層１２の厚みを薄くするのが有利である。しかし、電子走行層１２の厚みを一様に薄くすると、二次元電子ガスの濃度が低下し、トランジスタのオン抵抗が増大する。 (Prior art 3)
FIG. 4 shows a technique in which the back barrier layer 14 is added to the lower surface of the electron transit layer 12, and corresponds to the technique (4). When the back barrier layer 14 is added, the threshold voltage increases toward the positive side. In order to obtain the effect of raising the threshold voltage by the back barrier layer 14 toward a positive voltage, it is advantageous to reduce the thickness of the electron transit layer 12. However, when the thickness of the electron transit layer 12 is uniformly reduced, the concentration of the two-dimensional electron gas is reduced and the on-resistance of the transistor is increased.

（実施例）
図１は、実施例の半導体装置の断面を示している。下記の特徴を備えている。
（ａ）電子走行層１２の下面にバックバリア層１４を追加している。
（ｂ）第１リセス１８と第２リセス２２の双方とも、電子供給層１０を貫通して電子走行層１２に達している。
（ｃ）第１リセス１８は深く、第２リセス２２は浅い。そのために、第１ゲート電極４とバックバリア層１４の間に介在する電子走行層１２の膜厚（正確にいうとゲート絶縁膜６と電子走行層１２の界面からバックバリア層１４までの距離）Ａは薄く、第２ゲート電極４ａとバックバリア層１４の間に介在する電子走行層１２の膜厚（ゲート絶縁膜６ａと電子走行層１２の界面からバックバリア層１４までの距離）Ｂは厚い。そのために、第１ゲート電極４を利用する電界効果型トランジスタの閾値電圧は高く、第２ゲート電極４ａを利用する電界効果型トランジスタの閾値電圧は低い。添え字ａが付されているものは、第２ゲート電極４ａを利用する電界効果型トランジスタを構成するソース電極、ゲート電極、絶縁膜、ドレイン電極を示している。なおトレンチ２０は、第１ゲート電極４を利用する絶縁ゲート型トランジスタと、第２ゲート電極４ａを利用する絶縁ゲート型トランジスタを分離する。 (Example)
FIG. 1 shows a cross section of the semiconductor device of the embodiment. It has the following features.
(A) A back barrier layer 14 is added to the lower surface of the electron transit layer 12.
(B) Both the first recess 18 and the second recess 22 penetrate the electron supply layer 10 and reach the electron transit layer 12.
(C) The first recess 18 is deep and the second recess 22 is shallow. Therefore, the film thickness of the electron transit layer 12 interposed between the first gate electrode 4 and the back barrier layer 14 (more precisely, the distance from the interface between the gate insulating film 6 and the electron transit layer 12 to the back barrier layer 14). A is thin, and the film thickness of the electron transit layer 12 interposed between the second gate electrode 4a and the back barrier layer 14 (distance from the interface between the gate insulating film 6a and the electron transit layer 12 to the back barrier layer 14) B is thick. . Therefore, the threshold voltage of the field effect transistor using the first gate electrode 4 is high, and the threshold voltage of the field effect transistor using the second gate electrode 4a is low. The subscript a indicates a source electrode, a gate electrode, an insulating film, and a drain electrode that constitute a field effect transistor using the second gate electrode 4a. The trench 20 separates an insulated gate transistor that uses the first gate electrode 4 from an insulated gate transistor that uses the second gate electrode 4a.

図１の実施例では、電子供給層１０を貫通して電子走行層１２に達する第１リセス１８と第２リセス２２によって、閾値電圧を上昇させる。閾値電圧を上昇させるために電子走行層１２の厚みＣを薄くする必要がない。
バックバリア層１４を追加すると、電子供給層１０とチャンネル層１２の界面に生じる二次元電子ガスの濃度が低下する。その効果は、電子走行層１２の厚みＣが薄いほど顕著である。本実施例では、バックバリア層１４の有無によって二次元電子ガスの濃度が変化しないほどに厚い電子走行層１２を利用する。そのために、バックバリア層１４を追加することでトランジスタのオン抵抗が増大することはない。電子走行層１２自体は厚くても、電子走行層１２に侵入するリセス１８，２２によって、ゲート電極４，４ａとバックバリア層１４を隔てる電子走行層１２の厚みＡ，Ｂが減じられるために、閾値電圧を必要な電圧に引き上げることができる。 In the embodiment of FIG. 1, the threshold voltage is increased by the first recess 18 and the second recess 22 that penetrate the electron supply layer 10 and reach the electron transit layer 12. It is not necessary to reduce the thickness C of the electron transit layer 12 in order to increase the threshold voltage.
When the back barrier layer 14 is added, the concentration of the two-dimensional electron gas generated at the interface between the electron supply layer 10 and the channel layer 12 decreases. The effect is more remarkable as the thickness C of the electron transit layer 12 is smaller. In this embodiment, the electron transit layer 12 that is so thick that the concentration of the two-dimensional electron gas does not change depending on the presence or absence of the back barrier layer 14 is used. Therefore, the addition of the back barrier layer 14 does not increase the on-resistance of the transistor. Even though the electron transit layer 12 itself is thick, the thicknesses A and B of the electron transit layer 12 separating the gate electrodes 4 and 4a from the back barrier layer 14 are reduced by the recesses 18 and 22 entering the electron transit layer 12. The threshold voltage can be raised to the required voltage.

上記では、電子走行層１２を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体でバックバリア層１４を形成する。電子走行層がＧａＮであれば、ＡｌＧａＮあるいはＩｎＧａＮ等によってバックバリア層１４とすることができる。一般にＩｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ≦１，０≦ｙ＜１，ｘ＋ｙ≦１）であれば、バックバリア層１４となる。電子走行層がｉ型のＧａＮであれば、ｐ型のＧａＮもバックバリア層となる。
電子走行層１２を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体を用いるのに代えて、電子走行層１２を形成する窒化物半導体よりもバンドギャップが小さい窒化物半導体でバックバリア層１４を形成してもよい。後者の場合は、バックバリア層１４の下側に電子走行層と同じ窒化物の下層を設ける。下層を設けることによって、バックバリア層１４によって閾値電圧をプラス側に引き上げる効果が得られ、ゲート電極とバックバリア層の間に介在する電子走行層の厚みによって閾値電圧が変化する現象が得られる。複数の層を積層することでバックバリア層とすることもできる。
本実施例では、電子走行層１２はｉ型のＧａＮで形成されており、電子供給層１０はｎ型のＡｌＧａＮで形成されており、電子供給層１０を形成する窒化物半導体（ＡｌＧａＮ）のバンドギャップは、電子走行層１２を形成する窒化物半導体（ＧａＮ）のバンドギャップより広い関係に置かれている。 In the above, the back barrier layer 14 is formed of a nitride semiconductor having a band gap larger than that of the nitride semiconductor forming the electron transit layer 12. If the electron transit layer is GaN, the back barrier layer 14 can be made of AlGaN or InGaN. In general, if In 1-xy AlxGa y N (0 ≦ x ≦ 1, 0 ≦ y <1, x + y ≦ 1), the back barrier layer 14 is obtained. If the electron transit layer is i-type GaN, p-type GaN also serves as a back barrier layer.
Instead of using a nitride semiconductor having a band gap larger than that of the nitride semiconductor forming the electron transit layer 12, the back barrier layer 14 is made of a nitride semiconductor having a band gap smaller than that of the nitride semiconductor forming the electron transit layer 12. May be formed. In the latter case, the same nitride lower layer as the electron transit layer is provided below the back barrier layer 14. By providing the lower layer, the effect of raising the threshold voltage to the plus side by the back barrier layer 14 is obtained, and the phenomenon that the threshold voltage changes depending on the thickness of the electron transit layer interposed between the gate electrode and the back barrier layer is obtained. A back barrier layer can be formed by laminating a plurality of layers.
In this embodiment, the electron transit layer 12 is made of i-type GaN, the electron supply layer 10 is made of n-type AlGaN, and a band of nitride semiconductor (AlGaN) that forms the electron supply layer 10. The gap is placed in a wider relationship than the band gap of the nitride semiconductor (GaN) that forms the electron transit layer 12.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

２，２ａ：ソース電極
４，４ａ：ゲート電極
６，６ａ：絶縁膜
８，８ａ：ドレイン電極
１０：電子供給層
１０ｂ：フッ化物イオン注入領域
１２：電子走行層
１４：バックバリア層
１６：バッファ層
１８：第１リセス
２０：分離用トレンチ
２２：第２リセス
２４：従来のリセス 2, 2a: source electrode 4, 4a: gate electrode 6, 6a: insulating film 8, 8a: drain electrode 10: electron supply layer 10b: fluoride ion implantation region 12: electron transit layer 14: back barrier layer 16: buffer layer 18: First recess 20: Isolation trench 22: Second recess 24: Conventional recess

Claims (6)

窒化物半導体からなるバックバリア層と、
前記バックバリア層上に積層されている、窒化物半導体からなる電子走行層と、
前記電子走行層上に積層されている、前記電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、
前記電子供給層上に積層されている、ソース電極とドレイン電極と、
前記ソース電極と前記ドレイン電極を分断する位置において前記電子供給層を貫通して前記電子走行層に達しているリセスの壁面を覆っているゲート絶縁膜と、
前記ゲート絶縁膜で囲繞された状態で前記リセスを充填しているゲート電極を備えている絶縁ゲート型窒化物半導体トランジスタにおいて、
少なくとも、第１ゲート電極と第２ゲート電極を備えており、
前記第１ゲート電極に接する前記ゲート絶縁膜と前記電子走行層の界面から前記バックバリア層までの距離と、前記第２ゲート電極に接する前記ゲート絶縁膜と前記電子走行層の界面から前記バックバリア層までの距離が相違することを特徴とする絶縁ゲート型窒化物半導体トランジスタ。 A back barrier layer made of a nitride semiconductor;
An electron transit layer made of a nitride semiconductor, laminated on the back barrier layer;
An electron supply layer made of a nitride semiconductor having a larger band gap than the nitride semiconductor forming the electron transit layer, which is laminated on the electron transit layer;
A source electrode and a drain electrode stacked on the electron supply layer;
A gate insulating film covering a wall surface of a recess penetrating the electron supply layer and reaching the electron transit layer at a position where the source electrode and the drain electrode are separated;
In an insulated gate nitride semiconductor transistor comprising a gate electrode filled with the recess in a state surrounded by the gate insulating film,
At least a first gate electrode and a second gate electrode;
The distance from the interface between the gate insulating film in contact with the first gate electrode and the electron transit layer to the back barrier layer, and the interface between the gate insulating film in contact with the second gate electrode and the electron transit layer as the back barrier. An insulated gate nitride semiconductor transistor characterized in that distances to the layers are different. 前記バックバリア層と前記電子走行層の界面は平坦であり、
前記ゲート電極の形成範囲外における前記電子走行層と前記電子供給層の界面が平坦であり、
前記ゲート電極の形成範囲外における前記電子供給層の表面が平坦であり、
前記第１ゲート電極の深さと前記第２ゲート電極の深さが相違することを特徴とする請求項１に記載の絶縁ゲート型窒化物半導体トランジスタ。 The interface between the back barrier layer and the electron transit layer is flat,
The interface between the electron transit layer and the electron supply layer outside the formation range of the gate electrode is flat,
The surface of the electron supply layer outside the formation range of the gate electrode is flat,
2. The insulated gate nitride semiconductor transistor according to claim 1, wherein the depth of the first gate electrode is different from the depth of the second gate electrode. 前記電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体で前記バックバリア層が形成されていることを特徴とする請求項１または２に記載の絶縁ゲート型窒化物半導体トランジスタ。   3. The insulated gate nitride semiconductor transistor according to claim 1, wherein the back barrier layer is formed of a nitride semiconductor having a band gap larger than that of the nitride semiconductor forming the electron transit layer. 前記電子走行層がＧａＮで形成されており、前記バックバリア層がＩｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ≦１，０≦ｙ＜１，ｘ＋ｙ≦１）で形成されていることを特徴とする請求項３に記載の絶縁ゲート型窒化物半導体トランジスタ。 The electron transit layer is made of GaN, and the back barrier layer is made of In 1-xy Al x Ga y N (0 ≦ x ≦ 1, 0 ≦ y <1, x + y ≦ 1). The insulated gate nitride semiconductor transistor according to claim 3, wherein: 前記電子走行層がｉ型のＧａＮで形成されており、前記バックバリア層がｐ型のＧａＮで形成されていることを特徴とする請求項１または２に記載の絶縁ゲート型窒化物半導体トランジスタ。   3. The insulated gate nitride semiconductor transistor according to claim 1, wherein the electron transit layer is made of i-type GaN, and the back barrier layer is made of p-type GaN. 窒化物半導体からなるバックバリア層と、
前記バックバリア層上に積層されている、窒化物半導体からなる電子走行層と、
前記電子走行層上に積層されている、前記電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、
前記電子供給層上に積層されている、ソース電極とドレイン電極と、
前記ソース電極と前記ドレイン電極を分断する位置において前記電子供給層を貫通して前記電子走行層に達しているリセスの壁面を覆っているゲート絶縁膜と、
前記ゲート絶縁膜で囲繞された状態で前記リセスを充填しているゲート電極を備えている絶縁ゲート型窒化物半導体トランジスタに対して、
前記ゲート電極に接する前記ゲート絶縁膜と前記電子走行層の界面から前記バックバリア層までの距離を増減調整して閾値電圧を調整することを特徴とする閾値電圧調整方法。 A back barrier layer made of a nitride semiconductor;
An electron transit layer made of a nitride semiconductor, laminated on the back barrier layer;
An electron supply layer made of a nitride semiconductor having a larger band gap than the nitride semiconductor forming the electron transit layer, which is laminated on the electron transit layer;
A source electrode and a drain electrode stacked on the electron supply layer;
A gate insulating film covering a wall surface of a recess penetrating the electron supply layer and reaching the electron transit layer at a position where the source electrode and the drain electrode are separated;
For an insulated gate nitride semiconductor transistor comprising a gate electrode filled with the recess in a state surrounded by the gate insulating film,
A threshold voltage adjustment method comprising adjusting a threshold voltage by increasing or decreasing a distance from an interface between the gate insulating film in contact with the gate electrode and the electron transit layer to the back barrier layer.
JP2014038471A 2014-02-28 2014-02-28 Insulated gate nitride semiconductor transistor Pending JP2015162641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014038471A JP2015162641A (en) 2014-02-28 2014-02-28 Insulated gate nitride semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014038471A JP2015162641A (en) 2014-02-28 2014-02-28 Insulated gate nitride semiconductor transistor

Publications (1)

Publication Number Publication Date
JP2015162641A true JP2015162641A (en) 2015-09-07

Family

ID=54185518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014038471A Pending JP2015162641A (en) 2014-02-28 2014-02-28 Insulated gate nitride semiconductor transistor

Country Status (1)

Country Link
JP (1) JP2015162641A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066871A1 (en) * 2017-09-28 2019-04-04 Intel Corporation Gallium nitride transistors with multiple threshold voltages and their methods of fabrication
US10483354B2 (en) 2018-01-30 2019-11-19 Kabushiki Kaisha Toshiba Nitride semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (en) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ Field-effect transistor and semiconductor device equipped with the same and manufacture of the same
JP2012231003A (en) * 2011-04-26 2012-11-22 Advanced Power Device Research Association Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (en) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ Field-effect transistor and semiconductor device equipped with the same and manufacture of the same
JP2012231003A (en) * 2011-04-26 2012-11-22 Advanced Power Device Research Association Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066871A1 (en) * 2017-09-28 2019-04-04 Intel Corporation Gallium nitride transistors with multiple threshold voltages and their methods of fabrication
US11508824B2 (en) 2017-09-28 2022-11-22 Intel Corporation Gallium nitride transistors with multiple threshold voltages and their methods of fabrication
US10483354B2 (en) 2018-01-30 2019-11-19 Kabushiki Kaisha Toshiba Nitride semiconductor device

Similar Documents

Publication Publication Date Title
US10964806B2 (en) Gallium nitride transistor
JP6270572B2 (en) Semiconductor device and manufacturing method thereof
US9111786B1 (en) Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP5954831B2 (en) Manufacturing method of semiconductor device
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
CN107112241B (en) Semiconductor device with a plurality of semiconductor chips
JPWO2015049815A1 (en) Silicon carbide semiconductor device
JP2015060896A (en) Semiconductor device
KR20120048244A (en) High electron mobility transistor having e-mode and method of manufacturing the same
JP6593294B2 (en) Semiconductor device
US20150034903A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6244557B2 (en) Nitride semiconductor devices
US20200220000A1 (en) GaN-Based HEMT Device
JP2015177063A (en) semiconductor device
JP2010045073A (en) Field effect transistor and method of manufacturing field effect transistor
WO2022176455A1 (en) Nitride semiconductor device
JP2021145113A (en) Semiconductor device, power source circuit, and computer
JP2016058721A (en) Semiconductor device
JP2015162641A (en) Insulated gate nitride semiconductor transistor
CN116344586A (en) Folded channel gallium nitride-based field effect transistor and preparation method thereof
CN105789297B (en) Semiconductor device with a plurality of semiconductor chips
JP2016001651A (en) Semiconductor device and manufacturing method of the same
JP2018117023A (en) Semiconductor device and manufacturing method of the same
US11522078B2 (en) High electron mobility transistor (HEMT) with RESURF junction
JP2015005671A (en) Diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403