JP2015149404A - Silicon oxynitride film, method of manufacturing the same, and transistor - Google Patents

Silicon oxynitride film, method of manufacturing the same, and transistor Download PDF

Info

Publication number
JP2015149404A
JP2015149404A JP2014021476A JP2014021476A JP2015149404A JP 2015149404 A JP2015149404 A JP 2015149404A JP 2014021476 A JP2014021476 A JP 2014021476A JP 2014021476 A JP2014021476 A JP 2014021476A JP 2015149404 A JP2015149404 A JP 2015149404A
Authority
JP
Japan
Prior art keywords
film
silicon oxynitride
oxynitride film
transistor
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014021476A
Other languages
Japanese (ja)
Inventor
梅田　賢一
Kenichi Umeda
賢一 梅田
田中　淳
Atsushi Tanaka
淳 田中
鈴木　真之
Masayuki Suzuki
真之 鈴木
下田　達也
Tatsuya Shimoda
達也 下田
井上　聡
Satoshi Inoue
聡 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Advanced Institute of Science and Technology
Fujifilm Corp
Original Assignee
Japan Advanced Institute of Science and Technology
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology, Fujifilm Corp filed Critical Japan Advanced Institute of Science and Technology
Priority to JP2014021476A priority Critical patent/JP2015149404A/en
Priority to KR1020167014499A priority patent/KR20160078490A/en
Priority to PCT/JP2015/052244 priority patent/WO2015119001A1/en
Priority to TW104103117A priority patent/TW201533441A/en
Publication of JP2015149404A publication Critical patent/JP2015149404A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a silicon oxynitride film that is excellent in insulation characteristics and can be suitably used as a gate insulation film as a transistor, and also to provide a method of manufacturing the same, and a transistor.SOLUTION: Disclosed is a silicon oxynitride film manufactured using a silazane compound. In the silicon oxynitride film, the ratio (I/I) between absorption strength derived from Si-N bond (I) and absorption strength derived from Si-O bond (I) in the absorption spectrum obtained by FT-IR measurement is 1.00 or more.

Description

本発明は、シリコンオキシナイトライド膜に係り、特に、ＦＴ−ＩＲ測定で得られる、Ｓｉ−Ｎ結合由来の吸収強度と、Ｓｉ−Ｏ結合由来の吸収強度との比が所定の範囲であるシリコンオキシナイトライド膜に関する。
また、本発明は、該シリコンオキシナイトライド膜の製造方法、および、該シリコンオキシナイトライド膜を含むトランジスタにも関する。 The present invention relates to a silicon oxynitride film, and in particular, silicon obtained by FT-IR measurement in which the ratio of the absorption intensity derived from the Si—N bond and the absorption intensity derived from the Si—O bond is within a predetermined range. The present invention relates to an oxynitride film.
The present invention also relates to a method for producing the silicon oxynitride film and a transistor including the silicon oxynitride film.

シリコンオキシナイトライド等の珪素質セラミックス薄膜は、その優れた耐熱性、耐摩耗性、耐蝕性等の面から、各種用途に用いられる。
シリコンオキシナイトライド膜を製造する方法としては気相成長法が知られているが、該方法ではプロセスコストが高く、生産性も比較的低いので改良の余地がある。そこで、特許文献１においては、塗布法でシリコンオキシナイトライド膜を製造する方法が開示されている。 Silicon-based ceramic thin films such as silicon oxynitride are used for various applications in terms of their excellent heat resistance, wear resistance, corrosion resistance, and the like.
Vapor phase epitaxy is known as a method for producing a silicon oxynitride film. However, this method has room for improvement because of high process costs and relatively low productivity. Therefore, Patent Document 1 discloses a method for producing a silicon oxynitride film by a coating method.

特開２０１２−４３４９号公報JP 2012-4349 A

一方、近年、トランジスタなど電子デバイスのより一層の性能向上が求められており、それに伴い、該電子デバイスに使用される絶縁膜の絶縁特性のより一層の特性向上が求められている。
本発明者は、特許文献１に開示されている方法で得られたシリコンオキシナイトライド膜の特性について評価したところ、その絶縁特性や、該シリコンオキシナイトライド膜を含むトランジスタの性能は、昨今要求されるレベルを満たしておらず、さらなる改良が必要であった。 On the other hand, in recent years, further improvement in performance of electronic devices such as transistors has been demanded, and accordingly, further improvement in the insulating properties of insulating films used in the electronic devices has been demanded.
The present inventor evaluated the characteristics of the silicon oxynitride film obtained by the method disclosed in Patent Document 1, and the insulation characteristics and the performance of the transistor including the silicon oxynitride film have recently been required. The required level was not met and further improvements were needed.

本発明は、上記実情に鑑みて、絶縁特性に優れ、トランジスタのゲート絶縁膜として好適に使用できるシリコンオキシナイトライド膜およびその製造方法を提供することを目的とする。
また、本発明は、該シリコンオキシナイトライド膜を含むトランジスタを提供することも目的とする。 In view of the above circumstances, an object of the present invention is to provide a silicon oxynitride film that has excellent insulating characteristics and can be suitably used as a gate insulating film of a transistor, and a manufacturing method thereof.
Another object of the present invention is to provide a transistor including the silicon oxynitride film.

本発明者らは、上記課題に鑑み、鋭意研究を重ねた結果、ＦＴ−ＩＲ測定より得られるＳｉ−Ｎ結合由来の吸収強度と、Ｓｉ−Ｏ結合由来の吸収強度との比が所定の範囲であるシリコンオキシナイトライド膜を使用することにより所望の効果が得られることを見出し、本発明を完成するに至ったものである。
すなわち、上記課題は下記の手段により解決される。 In view of the above problems, the present inventors have conducted extensive research, and as a result, the ratio between the absorption intensity derived from the Si—N bond obtained from FT-IR measurement and the absorption intensity derived from the Si—O bond is within a predetermined range. It has been found that a desired effect can be obtained by using a silicon oxynitride film, and the present invention has been completed.
That is, the said subject is solved by the following means.

（１） シラザン化合物を用いて作製されたシリコンオキシナイトライド膜であって、
ＦＴ−ＩＲ測定で得られる吸収スペクトルにおける、Ｓｉ−Ｎ結合由来の吸収強度（ＩSi-N）と、Ｓｉ−Ｏ結合由来の吸収強度（ＩSi-O）との比（ＩSi-N／ＩSi-O）が１．００以上である、シリコンオキシナイトライド膜。
（２） 膜厚が７０ｎｍ以上であり、比（ＩSi-N／ＩSi-O）が１．３９以上である、（１）に記載のシリコンオキシナイトライド膜。
（３） 少なくとも一方の表面にシリコン酸化膜を含む（１）または（２）に記載のシリコンオキシナイトライド膜。
（４） シリコン酸化膜の厚みが２５ｎｍ以下である、（３）に記載のシリコンオキシナイトライド膜。
（５） 酸化性雰囲気下にて表面に酸化処理が施された、（１）〜（４）のいずれかに記載のシリコンオキシナイトライド膜。
（６） 酸化性雰囲気が、酸素プラズマ、酸素ラジカル、および、オゾンからなる群から選択される少なくとも１つを含む、（５）に記載のシリコンオキシナイトライド膜。
（７） 表面のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；光電子分光測定）分析したときのＯ１ｓ結合エネルギーのピーク値が５３２．０ｅＶより大きい、（１）〜（６）のいずれかに記載のシリコンオキシナイトライド膜。
（８） トランジスタのゲート絶縁膜として用いる、（１）〜（７）のいずれかに記載のシリコンオキシナイトライド膜。
（９） （１）〜（８）のいずれかに記載のシリコンオキシナイトライド膜からなるゲート絶縁膜を備えるトランジスタ。
（１０） ボトムゲート型構造である、（９）に記載のトランジスタ。
（１１） ゲート絶縁膜に隣接して配置される酸化物半導体層を備える、（９）または（１０）に記載のトランジスタ。
（１２） 基板表面にシラザン化合物および溶媒を含む塗膜形成用組成物を塗布して、塗膜を形成する塗布工程と、
塗膜に含まれる溶媒を除去することなく、非酸化性雰囲気下にて、塗膜に紫外線を照射する、および／または、塗膜を加熱する転化工程と、を含むシリコンオキシナイトライド膜の製造方法。
（１３） 非酸化性雰囲気が、不活性雰囲気である、（１２）に記載のシリコンオキシナイトライド膜の製造方法。
（１４） 転化工程の後、転化工程で得られた膜の表面に対して、酸化性雰囲気下にて酸化処理を施す酸化工程をさらに含む、（１２）または（１３）に記載のシリコンオキシナイトライド膜の製造方法。
（１５） 酸化性雰囲気が、酸素プラズマ、酸素ラジカル、および、オゾンからなる群から選択される少なくとも１つを含む、（１４）に記載のシリコンオキシナイトライド膜の製造方法。 (1) A silicon oxynitride film produced using a silazane compound,
In the absorption spectrum obtained by FT-IR measurement, the ratio of the absorption intensity derived from the Si-N bond (I Si-N ) to the absorption intensity derived from the Si-O bond (I Si-O ) (I Si-N / A silicon oxynitride film having I Si-O ) of 1.00 or more.
(2) The silicon oxynitride film according to (1), wherein the film thickness is 70 nm or more and the ratio (I Si—N / I Si—O ) is 1.39 or more.
(3) The silicon oxynitride film according to (1) or (2), which includes a silicon oxide film on at least one surface.
(4) The silicon oxynitride film according to (3), wherein the thickness of the silicon oxide film is 25 nm or less.
(5) The silicon oxynitride film according to any one of (1) to (4), wherein the surface is oxidized under an oxidizing atmosphere.
(6) The silicon oxynitride film according to (5), wherein the oxidizing atmosphere includes at least one selected from the group consisting of oxygen plasma, oxygen radicals, and ozone.
(7) The silicon oxynite according to any one of (1) to (6), wherein the peak value of O1s binding energy when the surface is analyzed by XPS (X-ray Photoelectron Spectroscopy) is greater than 532.0 eV Ride film.
(8) The silicon oxynitride film according to any one of (1) to (7), which is used as a gate insulating film of a transistor.
(9) A transistor comprising a gate insulating film made of the silicon oxynitride film according to any one of (1) to (8).
(10) The transistor according to (9), which has a bottom-gate structure.
(11) The transistor according to (9) or (10), further including an oxide semiconductor layer disposed adjacent to the gate insulating film.
(12) An application step of applying a coating film-forming composition containing a silazane compound and a solvent to the substrate surface to form a coating film;
Production of a silicon oxynitride film comprising a conversion step of irradiating the coating film with ultraviolet rays and / or heating the coating film in a non-oxidizing atmosphere without removing the solvent contained in the coating film Method.
(13) The method for producing a silicon oxynitride film according to (12), wherein the non-oxidizing atmosphere is an inert atmosphere.
(14) The silicon oxynite according to (12) or (13), further including an oxidation step of performing an oxidation treatment in an oxidizing atmosphere on the surface of the film obtained in the conversion step after the conversion step. A method for producing a ride film.
(15) The method for producing a silicon oxynitride film according to (14), wherein the oxidizing atmosphere includes at least one selected from the group consisting of oxygen plasma, oxygen radicals, and ozone.

本発明によれば、絶縁特性に優れ、トランジスタのゲート絶縁膜として好適に使用できるシリコンオキシナイトライド膜およびその製造方法を提供することができる。
また、本発明によれば、該シリコンオキシナイトライド膜を含むトランジスタを提供することもできる。 According to the present invention, it is possible to provide a silicon oxynitride film that has excellent insulating characteristics and can be suitably used as a gate insulating film of a transistor, and a method for manufacturing the same.
Further, according to the present invention, a transistor including the silicon oxynitride film can be provided.

本発明のトランジスタの一態様の断面模式図である。1 is a schematic cross-sectional view of one embodiment of a transistor of the present invention. 実施例１で得られたＳｉＯＮ膜の膜厚方向での組成分布を示す図である。It is a figure which shows the composition distribution in the film thickness direction of the SiON film obtained in Example 1. FIG. 実施例２で得られたＳｉＯＮ膜の膜厚方向での組成分布を示す図である。It is a figure which shows the composition distribution in the film thickness direction of the SiON film obtained in Example 2. FIG. ＳｉＯＮ膜の断面図である。It is sectional drawing of a SiON film | membrane.

以下、本発明のシリコンオキシナイトライド膜およびその製造方法、該シリコンオキシナイトライド膜を含むトランジスタの好適態様について説明する。
まず、本発明の従来技術と比較した特徴点としては、ＦＴ−ＩＲ測定で得られる吸収スペクトルにおける、Ｓｉ−Ｎ結合由来の吸収強度（ＩSi-N）と、Ｓｉ−Ｏ結合由来の吸収強度（ＩSi-O）との比（ＩSi-N／ＩSi-O）を所定の範囲に調整した点が挙げられる。つまり、シリコンオキシナイトライド膜中に含まれるＳｉ−Ｎ結合の割合が多いことにより、所望の効果が得られることを見出している。
なお、後述するように、該シリコンオキシナイトライド膜は、塗膜を形成した後、溶媒を除去することなく（つまり、乾燥工程を設けることなく）、紫外線照射および／または加熱処理を実施することにより製造できる。該処理を実施することにより、シリコンオキシナイトライド膜の酸化を抑制しつつ、Ｓｉ−Ｎ結合の比率を高めることができる。上述した特許文献１においては、塗膜を形成した後、溶媒を除去する工程を実施しているため、所望の比（ＩSi-N／ＩSi-O）を示すシリコンオキシナイトライド膜が得られない。 Hereinafter, preferred embodiments of the silicon oxynitride film of the present invention, a manufacturing method thereof, and a transistor including the silicon oxynitride film will be described.
First, as a feature point compared with the prior art of the present invention, the absorption intensity derived from Si—N bond (I Si—N ) and the absorption intensity derived from Si—O bond in the absorption spectrum obtained by FT-IR measurement. The ratio (I Si-N / I Si-O ) with (I Si-O ) is adjusted within a predetermined range. In other words, it has been found that the desired effect can be obtained by increasing the proportion of Si—N bonds contained in the silicon oxynitride film.
As will be described later, after forming the coating film, the silicon oxynitride film is subjected to ultraviolet irradiation and / or heat treatment without removing the solvent (that is, without providing a drying step). Can be manufactured. By performing this treatment, the Si—N bond ratio can be increased while suppressing oxidation of the silicon oxynitride film. In Patent Document 1 described above, since the process of removing the solvent is performed after the coating film is formed, a silicon oxynitride film having a desired ratio (I Si—N / I Si—O ) is obtained. I can't.

以下では、まず、シリコンオキシナイトライド膜（以後、適宜「ＳｉＯＮ膜」とも称する）の製造方法について詳述し、後段において得られるシリコンオキシナイトライド膜の特性について詳述する。
シリコンオキシナイトライド膜の製造方法は、所定の成分を含む塗膜を形成する塗布工程と、塗膜に対して、溶媒の除去をすることなく、紫外線を照射する、および／または、加熱処理を施す転化工程とを備える。
以下、各工程で使用される材料およびその手順について詳述する。 In the following, first, a method for producing a silicon oxynitride film (hereinafter also referred to as “SiON film” as appropriate) will be described in detail, and characteristics of the silicon oxynitride film obtained in the subsequent stage will be described in detail.
The method for producing a silicon oxynitride film includes an application step of forming a coating film containing a predetermined component, and irradiating the coating film with ultraviolet rays without removing the solvent and / or heat treatment. A conversion step to be applied.
Hereinafter, the material used in each process and its procedure are explained in full detail.

＜塗布工程＞
塗布工程は、基板表面にシラザン化合物および溶媒を含む塗膜形成用組成物を塗布して、塗膜を形成する工程である。本工程を実施することにより、後述する転化工程にて紫外線照射および／または加熱処理が施される塗膜が得られる。
以下では、まず、本工程で使用される材料（シラザン化合物、溶媒など）について詳述し、その後工程の手順について詳述する。 <Application process>
A coating process is a process of apply | coating the composition for coating film formation containing a silazane compound and a solvent to the substrate surface, and forming a coating film. By carrying out this step, a coating film that is subjected to ultraviolet irradiation and / or heat treatment in the conversion step described later is obtained.
Below, the material (silazane compound, a solvent, etc.) used at this process is explained in full detail first, and the procedure of the post process is explained in full detail.

（シラザン化合物）
シラザン化合物とは、その構造内にケイ素と窒素の結合（−ＳｉＮ−）をもった化合物であり、ＳｉＯＮ膜を形成する際の出発原料となる化合物である。
シラザン化合物としては、低分子化合物でも高分子化合物（所定の繰り返し単位を有するポリマー）であってもよい。低分子系のシラザン化合物としては、ヘキサメチルジシラザン、ヘキサフェニルジシラザン、ジメチルアミノトリメチルシラン、トリシラザン、シクロトリシラザン、１，１，３，３，５，５−ヘキサメテルシクロトリシラザンなどが挙げられる。
高分子系のシラザン化合物（ポリシラザン化合物）の種類は特に制限されないが、例えば、特開平８−１１２８７９号公報に記載の下記の一般式（１）で表される単位からなる主骨格を有する化合物であることが好ましい。 (Silazane compound)
A silazane compound is a compound having a silicon-nitrogen bond (—SiN—) in its structure, and is a starting material for forming a SiON film.
The silazane compound may be a low molecular compound or a high molecular compound (a polymer having a predetermined repeating unit). Examples of the low molecular weight silazane compound include hexamethyldisilazane, hexaphenyldisilazane, dimethylaminotrimethylsilane, trisilazane, cyclotrisilazane, 1,1,3,3,5,5-hexamethylcyclotrisilazane, and the like. It is done.
The type of the high molecular weight silazane compound (polysilazane compound) is not particularly limited. For example, it is a compound having a main skeleton composed of units represented by the following general formula (1) described in JP-A-8-112879. Preferably there is.

上記一般式において、Ｒ1、Ｒ2、およびＲ3は、それぞれ独立して、水素原子、アルキル基、アルケニル基、シクロアルキル基、アリール基、アルキルシリル基、アルキルアミノ基、またはアルコキシ基を表す。 In the above general formula, R 1 , R 2 , and R 3 each independently represent a hydrogen atom, an alkyl group, an alkenyl group, a cycloalkyl group, an aryl group, an alkylsilyl group, an alkylamino group, or an alkoxy group. .

ポリシラザンとしては、ＳｉＯＮ膜の絶縁特性がより優れる点で、Ｒ1、Ｒ2、およびＲ3のすべてが水素原子であるパーヒドロポリシラザン（以下、「ＰＨＰＳ」とも称する）であることが好ましい。 The polysilazane is preferably perhydropolysilazane (hereinafter, also referred to as “PHPS”) in which all of R 1 , R 2 , and R 3 are hydrogen atoms in that the insulating properties of the SiON film are more excellent.

パーヒドロポリシラザンは、直鎖構造と６員環および８員環を中心とする環構造が存在する構造と推定されている。その分子量は数平均分子量（Ｍｎ）で約６００〜２０００程度（ポリスチレン換算）であり、液体または固体の物質でありうる（分子量によって異なる）。当該パーヒドロポリシラザンは、市販品を使用してもよく、当該市販品としては、アクアミカＮＮ１２０、ＮＮ１２０−２０、ＮＮ１１０、ＮＡＸ１２０、ＮＡＸ１２０−２０、ＮＡＸ１１０、ＮＬ１２０Ａ、ＮＬ１２０−２０、ＮＬ１１０Ａ、ＮＬ１５０Ａ、ＮＰ１１０、ＮＰ１４０（ＡＺエレクトロニックマテリアルズ株式会社製）等が挙げられる。   Perhydropolysilazane is presumed to have a linear structure and a ring structure centered on a 6-membered ring and an 8-membered ring. Its molecular weight is about 600 to 2000 (polystyrene conversion) in terms of number average molecular weight (Mn) and can be a liquid or solid substance (depending on the molecular weight). The perhydropolysilazane may be a commercially available product. Examples of the commercially available product include Aquamica NN120, NN120-20, NN110, NAX120, NAX120-20, NAX110, NL120A, NL120-20, NL110A, NL150A, NP110, NP140 (made by AZ Electronic Materials Co., Ltd.) etc. are mentioned.

ポリシラザンの別の例としては、上記一般式で表されるポリシラザンにケイ素アルコキシドを反応させて得られるケイ素アルコキシド付加ポリシラザン（例えば、特開平５−２３８８２７号公報）、グリシドールを反応させて得られるグリシドール付加ポリシラザン（例えば、特開平６−１２２８５２号公報）、アルコールを反応させて得られるアルコール付加ポリシラザン（例えば、特開平６−２４０２０８号公報）、金属カルボン酸塩を反応させて得られる金属カルボン酸塩付加ポリシラザン（例えば、特開平６−２９９１１８号公報）、金属を含むアセチルアセトナート錯体を反応させて得られるアセチルアセトナート錯体付加ポリシラザン（例えば、特開平６−３０６３２９号公報）、金属微粒子を添加して得られる金属微粒子添加ポリシラザン（例えば、特開平７−１９６９８６号公報）等が挙げられる。   As another example of polysilazane, a silicon alkoxide-added polysilazane obtained by reacting a silicon alkoxide with the polysilazane represented by the above general formula (for example, JP-A-5-238827), a glycidol addition obtained by reacting glycidol Polysilazane (for example, JP-A-6-122852), alcohol-added polysilazane (for example, JP-A-6-240208) obtained by reacting an alcohol, and metal carboxylate obtained by reacting a metal carboxylate Polysilazane (for example, JP-A-6-299118), acetylacetonate complex-added polysilazane (for example, JP-A-6-306329) obtained by reacting a metal-containing acetylacetonate complex, metal fine particles are added. Addition of fine metal particles obtained Rishirazan (e.g., JP-A-7-196986 JP), and the like.

ポリシラザン化合物の分子量は特に限定されないが、例えば、ポリスチレン換算平均分子量が１，０００〜２０，０００の範囲にあるものが好ましく、１，０００〜１０，０００の範囲にあるものがより好ましい。これらのポリシラザン化合物は２種類以上を組み合わせて用いることもできる。   Although the molecular weight of a polysilazane compound is not specifically limited, For example, what is in the range of 1,000-20,000 polystyrene conversion average molecular weight is preferable, and what is in the range of 1,000-10,000 is more preferable. These polysilazane compounds can be used in combination of two or more.

（溶媒）
塗膜形成用組成物には、溶媒が含まれる。溶媒としては、用いられるシラザン化合物を溶解し得るものであれば特に限定されるものではないが、好ましい溶媒の具体例としては、次のものが挙げられる。
（ａ）芳香族化合物、例えば、ベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン等、
（ｂ）飽和炭化水素化合物、例えば、ｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、ｎ−オクタン、ｉ−オクタン、ｎ−ノナン、ｉ−ノナン、ｎ−デカン、ｉ−デカン等、
（ｃ）脂環式炭化水素化合物、例えば、エチルシクロヘキサン、メチルシクロヘキサン、シクロヘキサン、シクロヘキセン、ｐ−メンタン、デカヒドロナフタレン、ジペンテン、リモネン等、
（ｄ）エーテル類、例えば、ジプロピルエーテル、ジブチルエーテル、ジエチルエーテル、メチルターシャリーブチルエーテル（以下、ＭＴＢＥという）、アニソール等、および（ｅ）ケトン類、例えば、メチルイソブチルケトン（以下、ＭＩＢＫという）等。
これらのうち、（ｂ）飽和炭化水素化合物、（ｃ）脂環式炭化水素化合物、（ｄ）エーテル類、および（ｅ）ケトン類が好ましい。 (solvent)
The composition for coating film formation contains a solvent. The solvent is not particularly limited as long as it can dissolve the silazane compound to be used, but specific examples of preferable solvents include the following.
(A) aromatic compounds such as benzene, toluene, xylene, ethylbenzene, diethylbenzene, trimethylbenzene, triethylbenzene, etc.
(B) saturated hydrocarbon compounds such as n-pentane, i-pentane, n-hexane, i-hexane, n-heptane, i-heptane, n-octane, i-octane, n-nonane, i-nonane, n-decane, i-decane, etc.
(C) Alicyclic hydrocarbon compounds such as ethylcyclohexane, methylcyclohexane, cyclohexane, cyclohexene, p-menthane, decahydronaphthalene, dipentene, limonene, etc.
(D) ethers such as dipropyl ether, dibutyl ether, diethyl ether, methyl tertiary butyl ether (hereinafter referred to as MTBE), anisole and the like, and (e) ketones such as methyl isobutyl ketone (hereinafter referred to as MIBK). etc.
Of these, (b) saturated hydrocarbon compounds, (c) alicyclic hydrocarbon compounds, (d) ethers, and (e) ketones are preferred.

塗膜形成用組成物中におけるシラザン化合物と溶媒との質量比（シラザン化合物の質量／溶媒の質量）は特に制限されず、塗膜の厚みに応じて適宜最適な質量比が選択されるが、塗布性に優れる点で、０．０１〜０．５０が好ましく、０．０５〜０．２０がより好ましい。   The mass ratio between the silazane compound and the solvent in the coating film forming composition (the mass of the silazane compound / the mass of the solvent) is not particularly limited, and an optimal mass ratio is appropriately selected according to the thickness of the coating film. In the point which is excellent in applicability | paintability, 0.01-0.50 are preferable and 0.05-0.20 are more preferable.

上記塗膜形成用組成物は、必要に応じてその他の添加剤成分を含有することもできる。そのような成分として、例えば、粘度調整剤、架橋促進剤等が挙げられる。   The coating film-forming composition can also contain other additive components as necessary. Examples of such components include viscosity modifiers and crosslinking accelerators.

（基板）
使用される基板の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。
基板の材質としては特に限定はなく、例えば、ガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機材料、樹脂材料や、その複合材料等を用いることができる。なかでも、軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。
基板としては、具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子と合成樹脂との複合プラスチック材料基板、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等と合成樹脂との複合プラスチック材料基板、カーボン繊維、カーボンナノチューブ等と合成樹脂との複合プラスチック材料基板、ガラスフレーク、ガラスファイバー、ガラスビーズ等と合成樹脂との複合プラスチック材料基板、粘土鉱物や雲母派生結晶構造を有する粒子と合成樹脂との複合プラスチック材料基板、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料基板、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料基板、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、または低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
また、本発明における基板の厚みに特に制限はないが、５０〜１０００μｍが好ましく、５０〜５００μｍがより好ましい。基板の厚みが、５０μｍ以上であると、基板自体の平坦性がより向上する。また、基板の厚みが５００μｍ以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。 (substrate)
There is no restriction | limiting in particular about the shape of a board | substrate used, a structure, a magnitude | size, etc., It can select suitably according to the objective. The structure of the substrate may be a single layer structure or a laminated structure.
The material of the substrate is not particularly limited, and for example, glass, inorganic materials such as YSZ (yttrium stabilized zirconium), resin materials, composite materials thereof, and the like can be used. Among these, a resin substrate or a composite material thereof is preferable from the viewpoint of light weight and flexibility.
Specifically, as the substrate, polybutylene terephthalate, polyethylene terephthalate, polyethylene naphthalate, polybutylene naphthalate, polystyrene, polycarbonate, polysulfone, polyethersulfone, polyarylate, allyl diglycol carbonate, polyamide, polyimide, polyamideimide, Fluorine resins such as polyetherimide, polybenzazole, polyphenylene sulfide, polycycloolefin, norbornene resin, polychlorotrifluoroethylene, liquid crystal polymer, acrylic resin, epoxy resin, silicone resin, ionomer resin, cyanate resin, crosslinked fumaric acid diester , Synthetic resins such as cyclic polyolefin, aromatic ether, maleimide-olefin, cellulose, episulfide compound, etc. Plate, composite plastic material substrate of silicon oxide particles and synthetic resin, metal nanoparticle, inorganic oxide nanoparticle, inorganic nitride nanoparticle etc. and synthetic resin of synthetic plastic material, carbon fiber, carbon nanotube etc. and synthetic resin Composite plastic material substrate, glass flakes, glass fiber, glass beads etc. and synthetic resin composite plastic material substrate, composite plastic material substrate of clay mineral or mica derivative crystal structure and synthetic resin, thin glass and above A laminated plastic material substrate having at least one bonding interface with a single organic material, a composite material substrate having barrier performance having at least one bonding interface by alternately laminating inorganic layers and organic layers, A stainless steel substrate or a metal multilayer substrate in which stainless and dissimilar metals are laminated, aluminum Beam substrate or oxidation treatment on the surface (e.g. anodized) can be used an aluminum substrate or the like with an oxide film having an improved insulating surface by an applied. The resin substrate is preferably excellent in heat resistance, dimensional stability, solvent resistance, electrical insulation, workability, low air permeability, low moisture absorption, and the like. The resin substrate may include a gas barrier layer for preventing permeation of moisture and oxygen, an undercoat layer for improving the flatness of the resin substrate and adhesion with the lower electrode, and the like.
Moreover, there is no restriction | limiting in particular in the thickness of the board | substrate in this invention, However, 50-1000 micrometers is preferable and 50-500 micrometers is more preferable. When the thickness of the substrate is 50 μm or more, the flatness of the substrate itself is further improved. Further, when the thickness of the substrate is 500 μm or less, the flexibility of the substrate itself is further improved, and the use as a substrate for a flexible device becomes easier.

（工程の手順）
基板表面に対して塗膜形成用組成物を塗布する方法としては、従来公知の方法を用いることができる。例えば、インクジェット法、スリットコート法、スクリーン印刷法、ディップコート法、スピンコート法、スプレー法、転写法などが挙げられる。
塗布後の塗膜の厚さは、後述する紫外線照射および／または加熱処理の際に効率的に硬化（転化）できるように薄いことが好ましい。このために、塗膜の厚さは１．０μｍ以下が好ましく、０．５μｍ以下がより好ましい。一方、塗膜の厚さに下限はないが、成膜性の点から、０．０５μｍ以上が好ましく、０．１μｍ以上がより好ましい。
また、基板として可撓性基板を用いる際は、塗膜形成用組成物の塗布後にＳｉＯＮ膜へ転化する際に発生する体積収縮による基板の反りを抑制するために、基板の両面に塗膜形成用組成物を塗布してもよい。 (Process procedure)
As a method of applying the coating film forming composition to the substrate surface, a conventionally known method can be used. For example, an inkjet method, a slit coating method, a screen printing method, a dip coating method, a spin coating method, a spray method, a transfer method, and the like can be given.
The thickness of the coated film after application is preferably thin so that it can be efficiently cured (converted) during ultraviolet irradiation and / or heat treatment described below. For this reason, the thickness of the coating film is preferably 1.0 μm or less, and more preferably 0.5 μm or less. On the other hand, although there is no lower limit to the thickness of the coating film, 0.05 μm or more is preferable and 0.1 μm or more is more preferable from the viewpoint of film formability.
In addition, when using a flexible substrate as the substrate, the coating film is formed on both sides of the substrate in order to suppress warpage of the substrate due to volume shrinkage that occurs when the coating film forming composition is converted into a SiON film. A composition may be applied.

＜転化工程＞
転化工程は、上記塗布工程で得られた塗膜に含まれる溶媒を除去することなく、非酸化性雰囲気下にて、塗膜に紫外線を照射する、および／または、塗膜を加熱する（加熱処理を施す）工程である。該処理を実施することにより、シラザン化合物から簡便の所望のＳｉＯＮ膜への転化が進行する。特に、本工程では、上記塗布工程で得られた塗膜に含まれる溶媒を除去することなく、上記処理（紫外線照射処理、および、加熱処理からなる群から選択される少なくとも一方の処理を含む転化処理）を実施する。言い換えると、塗布工程で得られた塗膜に対して、溶媒を除去するための乾燥処理を施すことなく、上記処理を実施する。つまり、「溶媒を除去することなく」塗膜に紫外線を照射する（または、加熱処理を施す）とは、溶媒由来の成分が残存している塗膜に対して紫外線を照射する（または、加熱処理を施す）ことを意味する。シラザン化合物は酸素および水分の存在下で加熱処理を施すことで、酸化が促進されてしまう材料である。それ故に乾燥処理を実施した場合、Ｓｉ−Ｏ結合の生成が進行してしまい、所望の比（ＩSi-N／ＩSi-O）のＳｉＯＮ膜を得ることができない。以下、本工程の手順について詳述する。 <Conversion process>
The conversion step irradiates the coating film with ultraviolet rays and / or heats the coating film in a non-oxidizing atmosphere without removing the solvent contained in the coating film obtained in the coating step (heating) Process). By carrying out this treatment, the conversion from the silazane compound to a simple desired SiON film proceeds. In particular, in this step, the conversion (including at least one treatment selected from the group consisting of the ultraviolet irradiation treatment and the heat treatment) is performed without removing the solvent contained in the coating film obtained in the coating step. Process). In other words, the above-described treatment is carried out on the coating film obtained in the coating step without performing a drying treatment for removing the solvent. In other words, “irradiating the coating film without removing the solvent” (or applying a heat treatment) means irradiating the coating film in which the solvent-derived components remain (or heating the coating film). Process). A silazane compound is a material whose oxidation is accelerated by heat treatment in the presence of oxygen and moisture. Therefore, when the drying process is performed, generation of Si—O bonds proceeds, and a SiON film having a desired ratio (I Si—N / I Si—O ) cannot be obtained. Hereinafter, the procedure of this step will be described in detail.

上述したように、転化工程においては、塗布工程で得られた塗膜に含まれる溶媒を除去することなく、塗膜に対して紫外線照射をする、および／または、塗膜に対して加熱処理を実施する。つまり、塗布工程の後、別途、塗膜中の過剰の溶媒を除去するための乾燥工程を設けることなく、塗膜に対して紫外線照射処理および／または加熱処理を実施する。該工程を実施することにより、塗膜中においてＳｉ−Ｏ結合が生成する程度抑制することができ、結果として所望の比（ＩSi-N／ＩSi-O）のＳｉＯＮ膜を得ることができる。
なお、上記乾燥工程の定義としては、５０℃以上１５０℃以下の温度条件にて乾燥処理を施す工程を意図する。本発明では、該乾燥工程を実施することなく、後述する紫外線照射または加熱処理を実施する。 As described above, in the conversion step, the coating film is irradiated with ultraviolet rays and / or subjected to heat treatment without removing the solvent contained in the coating film obtained in the coating step. carry out. That is, after the coating step, the coating film is subjected to ultraviolet irradiation treatment and / or heat treatment without providing a drying step for removing excess solvent in the coating film. By performing this step, it is possible to suppress the generation of Si—O bonds in the coating film, and as a result, a SiON film having a desired ratio (I Si—N / I Si—O ) can be obtained. .
In addition, as a definition of the said drying process, the process of performing a drying process on the temperature conditions of 50 to 150 degreeC is intended. In this invention, the ultraviolet irradiation or heat processing mentioned later is implemented, without implementing this drying process.

紫外線照射および／または加熱処理を行う雰囲気は、非酸化性雰囲気下である。非酸化性雰囲気にて、上記処理を実施することにより、Ｓｉ−Ｎ結合の割合が高いＳｉＯＮ膜を得ることができる。非酸化性雰囲気とは、酸化反応が進行しない程度の低酸素濃度である状態を意図し、酸素濃度が体積比で０．１％以下である雰囲気が好ましい。より具体的には、上記酸素濃度（０．１％以下）とした減圧状態；窒素、アルゴン、ヘリウム、ネオンなどの不活性雰囲気；真空、二酸化炭素、水素、アンモニアなどの還元性雰囲気などが挙げられ、なかでも窒素、アルゴン、ヘリウムおよび二酸化炭素からなる群より選ばれる少なくとも１種が好ましい。   The atmosphere in which ultraviolet irradiation and / or heat treatment is performed is a non-oxidizing atmosphere. By performing the above treatment in a non-oxidizing atmosphere, a SiON film having a high Si—N bond ratio can be obtained. The non-oxidizing atmosphere is intended to be at a low oxygen concentration that does not allow the oxidation reaction to proceed, and an atmosphere in which the oxygen concentration is 0.1% or less by volume is preferable. More specifically, a reduced pressure state with the above oxygen concentration (0.1% or less); an inert atmosphere such as nitrogen, argon, helium, or neon; a reducing atmosphere such as vacuum, carbon dioxide, hydrogen, ammonia, or the like. Among these, at least one selected from the group consisting of nitrogen, argon, helium and carbon dioxide is preferable.

紫外線照射の条件は、形成させようとするＳｉＯＮ膜の厚さ、組成、硬度などに応じて適切に選択されるが、一般的には下記のような範囲で選択される。
照射する紫外線の波長は特に制限されないが、４５０ｎｍ以下が好ましく、１５０〜３００ｎｍがより好ましい。 The conditions for ultraviolet irradiation are appropriately selected according to the thickness, composition, hardness, and the like of the SiON film to be formed, but are generally selected within the following range.
Although the wavelength of the ultraviolet rays to be irradiated is not particularly limited, it is preferably 450 nm or less, and more preferably 150 to 300 nm.

紫外線照射時間は特に制限されないが、３分以上が好ましく、２０分以上がより好ましい。上限は特に制限されないが、生産性の点から、６０分以下が好ましい。
必要な照射エネルギーは、塗膜に含まれるシラザン化合物がシリコンオキシナイトライドに充分に転化する量であり、特に限定されないが、０．５Ｊ／ｃｍ2以上であることが好ましく、１．０Ｊ／ｃｍ2以上であることがより好ましい。なお、上限は特に制限されないが、生産性および経済性の点から、１０００Ｊ／ｃｍ2以下の場合が好ましい。
このような紫外線光源は、種々のものが知られており、任意のものを用いることができるが、例えばキセノン放電管、水銀放電管、エキシマーランプ、紫外線ＬＥＤなどを挙げることができる。
なお、紫外線は、塗膜の片面（一方の主面）にのみ照射してもよいし、塗膜の両面（２つの主面）に照射してもよい。特にシラザン化合物を両面に塗布した場合は、可撓性基板の反りを抑制するために、両面から同時に紫外線照射をすることが好ましい。 Although the ultraviolet irradiation time is not particularly limited, it is preferably 3 minutes or longer, and more preferably 20 minutes or longer. The upper limit is not particularly limited, but is preferably 60 minutes or less from the viewpoint of productivity.
The necessary irradiation energy is an amount that the silazane compound contained in the coating film is sufficiently converted to silicon oxynitride, and is not particularly limited, but is preferably 0.5 J / cm 2 or more, and 1.0 J / cm. More preferably, it is 2 or more. The upper limit is not particularly limited, but is preferably 1000 J / cm 2 or less from the viewpoint of productivity and economy.
Various types of such ultraviolet light sources are known, and arbitrary ones can be used. Examples thereof include a xenon discharge tube, a mercury discharge tube, an excimer lamp, and an ultraviolet LED.
In addition, you may irradiate an ultraviolet-ray only to the single side | surface (one main surface) of a coating film, and may irradiate both surfaces (two main surfaces) of a coating film. In particular, when a silazane compound is applied on both sides, it is preferable to irradiate ultraviolet rays simultaneously from both sides in order to suppress warping of the flexible substrate.

加熱処理の条件は特に制限されず、使用されるシラザン化合物の種類に応じて適宜最適な条件が選択されるが、得られるＳｉＯＮ膜の絶縁特性がより優れる点で、温度条件としては、非酸化性雰囲気中で１００〜５００℃が好ましく、１５０℃超４００℃以下がより好ましい。加熱時間は、得られるＳｉＯＮ膜の絶縁特性がより優れる点で、１０分以上が好ましく、２０分以上がより好ましい。上限は特に制限されないが、生産性の点から、６０分以下が好ましい。   The conditions for the heat treatment are not particularly limited, and optimal conditions are appropriately selected according to the type of silazane compound to be used. However, the temperature condition is non-oxidation because the insulating properties of the resulting SiON film are more excellent. 100 to 500 ° C. is preferable in the acidic atmosphere, and more preferably more than 150 ° C. and 400 ° C. The heating time is preferably 10 minutes or more, and more preferably 20 minutes or more in that the insulating properties of the resulting SiON film are more excellent. The upper limit is not particularly limited, but is preferably 60 minutes or less from the viewpoint of productivity.

なお、上記紫外線照射の際には、必要に応じて、加熱処理を合わせて実施してもよい。加熱処理の条件としては、１５０℃以下が好ましく、１００℃以下がより好ましい。   In addition, in the case of the said ultraviolet irradiation, you may implement together with heat processing as needed. The heat treatment condition is preferably 150 ° C. or lower, and more preferably 100 ° C. or lower.

＜任意の工程＞
上記ＳｉＯＮ膜の製造方法においては、上述した塗布工程および転化工程以外の工程を含んでいてもよい。
例えば、上記転化工程の後に、転化工程で得られた膜の表面に対して、酸化性雰囲気下にて酸化処理を施す酸化工程をさらに含むことが好ましい。該酸化工程を実施することにより、ＳｉＯＮ膜中の表面近傍領域においてＳｉ−Ｏ結合の割合が増加する。結果として、該酸化工程が施されたＳｉＯＮ膜の表面では、酸化物半導体層との界面の接合特性がより優れ、結果としてトランジスタの信頼性がより向上する。 <Arbitrary process>
In the manufacturing method of the said SiON film | membrane, processes other than the application | coating process and conversion process which were mentioned above may be included.
For example, it is preferable to further include an oxidation step of performing an oxidation treatment in an oxidizing atmosphere on the surface of the film obtained in the conversion step after the conversion step. By performing the oxidation step, the ratio of Si—O bonds increases in the near-surface region in the SiON film. As a result, on the surface of the SiON film subjected to the oxidation step, the bonding characteristics at the interface with the oxide semiconductor layer are more excellent, and as a result, the reliability of the transistor is further improved.

酸化性雰囲気としては、例えば、酸素、酸素イオン、オゾン、酸素プラズマ、酸素ラジカル、水、水酸化物イオン、および、水酸基ラジカルの少なくともいずれか１つを含むことが挙げられる。なかでも、酸化が進行しやすい点から、オゾン、酸素プラズマ、または、酸素ラジカルが好ましく、オゾンがより好ましい。また、オゾン雰囲気中におけるオゾン濃度は、５００ｐｐｍ以上が好ましい。
なお、本明細書において、「オゾン処理」とは、オゾン雰囲気下にて酸化処理を実施することを意図する（なお、オゾン雰囲気下にて加熱処理を施す場合も、「オゾン処理」に含まれる）。
酸化処理の方法としては、上記転化工程にて得られた膜に対して、酸化性雰囲気中にて加熱処理および／または光照射処理を施す方法や、オゾン、酸素プラズマ、または、酸素ラジカルなどの酸化性雰囲気中での酸化処理を行う方法、などが挙げられる。なかでも、上記転化工程で得られた膜の表面の酸化がより効率的に進行する点で、オゾン雰囲気下にて、加熱処理を施す方法が好ましい。
なお、加熱処理の条件は特に制限されないが、酸化が効率的に進行する点および膜の分解が抑制される点で、５０℃以上が好ましく、１００℃以上がより好ましく、２５０℃以下が好ましく、２００℃以下がより好ましい。 Examples of the oxidizing atmosphere include at least one of oxygen, oxygen ions, ozone, oxygen plasma, oxygen radicals, water, hydroxide ions, and hydroxyl radicals. Of these, ozone, oxygen plasma, or oxygen radicals are preferable from the viewpoint of easy oxidation, and ozone is more preferable. The ozone concentration in the ozone atmosphere is preferably 500 ppm or more.
Note that in this specification, “ozone treatment” intends to perform an oxidation treatment in an ozone atmosphere (in addition, the case where a heat treatment is performed in an ozone atmosphere is also included in the “ozone treatment”). ).
As a method of oxidation treatment, a method of performing heat treatment and / or light irradiation treatment in an oxidizing atmosphere on the film obtained in the conversion step, ozone, oxygen plasma, oxygen radical, etc. And a method of performing an oxidation treatment in an oxidizing atmosphere. Especially, the method of performing heat processing in an ozone atmosphere is preferable at the point which the oxidation of the surface of the film | membrane obtained at the said conversion process advances more efficiently.
The conditions for the heat treatment are not particularly limited, but are preferably 50 ° C. or higher, more preferably 100 ° C. or higher, and preferably 250 ° C. or lower, in that oxidation proceeds efficiently and decomposition of the film is suppressed. 200 degrees C or less is more preferable.

なお、上述した塗布工程および転化工程（特に、紫外線照射処理）は、酸化を防ぐために、上述した塗布工程と実施する塗布装置、転化工程を実施する紫外線照射装置をインラインで備えるＳｉＯＮ膜形成装置で実施することが好ましい。また、上記酸化工程を実施する場合は、酸化工程を実施する表面酸化装置をさらにインラインで備えるＳｉＯＮ膜形成装置で実施することが好ましい。なお、ここでインラインとは、搬送ベルトを使用して連続して、上記装置を通す処理を意図する。   In addition, in order to prevent oxidation, the coating process and the conversion process (especially the ultraviolet irradiation process) described above are an SiON film forming apparatus that includes the above-described coating process and the coating apparatus that performs the conversion process and the ultraviolet irradiation apparatus that performs the conversion process in-line. It is preferable to implement. Moreover, when performing the said oxidation process, it is preferable to implement by the SiON film formation apparatus which equips with the surface oxidation apparatus which implements an oxidation process further in-line. Here, in-line is intended to be a process of continuously passing the apparatus using a conveyor belt.

＜シリコンオキシナイトライド膜（ＳｉＯＮ膜）＞
上記工程を経てることにより、塗膜中のシラザン化合物がシリコンオキシナイトライド膜に転化される。シリコンオキシナイトライド膜は、主に、酸素、ケイ素、および、窒素などの原子を含む膜である。該膜には、発明の効果を損なわない範囲で他の原子（水素、炭素など）が含まれていてもよい。
該シリコンオキシナイトライド膜は、ＦＴ−ＩＲ測定で得られる吸収スペクトルにおける、Ｓｉ−Ｎ結合由来の吸収強度（ＩSi-N）と、Ｓｉ−Ｏ結合由来の吸収強度（ＩSi-O）との比（ＩSi-N／ＩSi-O）が１．００以上であり、ＳｉＯＮ膜の絶縁特性がより優れる点で、１．３９以上が好ましく、１．７９以上がより好ましい。上限は特に制限されないが、通常、５．００以下の場合が多い。
上記比（ＩSi-N／ＩSi-O）が１．００未満の場合、絶縁特性に劣ると共に、該膜を含む薄膜トランジスタのＴＦＴ特性も劣る。
なお、ＦＴ−ＩＲのＡＴＲ法により求めた、８００〜８６０ｃｍ-1の範囲内におけるＳｉ−Ｎ結合由来の吸収強度の極大値を「Ｓｉ−Ｎ結合由来の吸収強度（ＩSi-N）」とし、１０００〜１０６０ｃｍ-1の範囲内におけるＳｉ−Ｏ結合由来の吸収強度の極大値を「Ｓｉ−Ｏ結合由来の吸収強度（ＩSi-O）」とする。
ＦＴ−ＩＲ測定は、以下のように実施する。具体的には、サーモフィッシャー社のフーリエ変換赤外分光光度計をもちい、試料（膜）に赤外光を照射し、透過した光量を測定する（透過法）。ＳｉＯＮ膜の任意の３箇所にて測定を実施して、各測定箇所で求められる比（ＩSi-N／ＩSi-O）を算術平均する。 <Silicon oxynitride film (SiON film)>
By passing through the said process, the silazane compound in a coating film is converted into a silicon oxynitride film | membrane. The silicon oxynitride film is a film mainly containing atoms such as oxygen, silicon, and nitrogen. The film may contain other atoms (hydrogen, carbon, etc.) as long as the effects of the invention are not impaired.
The silicon oxynitride film has an absorption intensity derived from an Si—N bond (I Si—N ) and an absorption intensity derived from an Si—O bond (I Si—O ) in an absorption spectrum obtained by FT-IR measurement. The ratio (I Si—N / I Si—O ) is 1.00 or more, and is preferably 1.39 or more, more preferably 1.79 or more, from the viewpoint of better insulating properties of the SiON film. The upper limit is not particularly limited, but is usually 5.00 or less in many cases.
When the ratio (I Si-N / I Si-O ) is less than 1.00, the insulating characteristics are inferior and the TFT characteristics of the thin film transistor including the film are also inferior.
In addition, the maximum value of the absorption intensity derived from the Si—N bond within the range of 800 to 860 cm −1 obtained by the FT-IR ATR method is defined as “absorption intensity derived from the Si—N bond (I Si-N )”. The maximum value of the absorption intensity derived from the Si—O bond within the range of 1000 to 1060 cm −1 is defined as “the absorption intensity derived from the Si—O bond (I Si—O )”.
The FT-IR measurement is performed as follows. Specifically, using a Fourier transform infrared spectrophotometer manufactured by Thermo Fisher, the sample (film) is irradiated with infrared light and the amount of transmitted light is measured (transmission method). Measurement is carried out at any three locations of the SiON film, and the ratio (I Si-N / I Si-O ) obtained at each measurement location is arithmetically averaged.

ＳｉＯＮ膜の膜厚は特に制限されないが、絶縁特性に優れる点で、７０ｎｍ以上が好ましく、９０ｎｍ以上がより好ましい。上限は特に制限されないが、塗布工程で得られる塗膜の厚みの調整がしやすい点から、５００ｎｍ以下の場合が多い。
なかでも、ＳｉＯＮ膜を可撓性基板上で製造する場合に、得られるＳｉＯＮ膜と可撓性基板との積層体の反りが抑制される点で、ＳｉＯＮ膜の厚みは２００ｎｍ以下が好ましく、１００〜１５０ｎｍが好ましい。 The thickness of the SiON film is not particularly limited, but is preferably 70 nm or more and more preferably 90 nm or more in terms of excellent insulating characteristics. The upper limit is not particularly limited, but is often 500 nm or less from the viewpoint of easy adjustment of the thickness of the coating film obtained in the coating step.
Especially, when manufacturing a SiON film | membrane on a flexible substrate, the thickness of a SiON film | membrane is preferable at 200 nm or less at the point by which the curvature of the laminated body of the obtained SiON film | membrane and a flexible substrate is suppressed, 100 ˜150 nm is preferred.

ＳｉＯＮ膜には水素が含まれていてもよく、その含有比率としては、水素が１５ａｔｏｍｉｃ％以上含まれていてもよい。上限は特に制限されないが、３０ａｔｏｍｉｃ％以下の場合が多い。
また、ＳｉＯＮ膜には炭素が含まれていてもよく、その含有比率としては、炭素が１ａｔｏｍｉｃ％以下含まれていてもよい。下限は特に制限されないが、０．００１ａｔｏｍｉｃ％以上の場合が多い。
なお、これら水素や炭素は、溶媒やシラザン化合物原料由来の場合がある。 The SiON film may contain hydrogen, and the content ratio may contain 15 atomic% or more of hydrogen. The upper limit is not particularly limited, but is often 30 atomic% or less.
Further, the SiON film may contain carbon, and the content ratio thereof may contain 1 atomic% or less of carbon. The lower limit is not particularly limited, but is often 0.001 atomic% or more.
These hydrogen and carbon may be derived from a solvent or a silazane compound raw material.

ＳｉＯＮ膜の表面は一部が酸化されていてもよく、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；光電子分光測定）分析により測定したＳｉＯＮ膜の表面の酸素の含有量は、６０ａｔｏｍｉｃ％以上であることが好ましく、６４ａｔｏｍｉｃ％以上であることがより好ましい。上記範囲内であれば、酸化物半導体層との界面の接合特性がより優れる。なお、上限は特に制限されないが、６６．６７ａｔｏｍｉｃ％以下の場合が多い。
ＸＰＳ測定は、島津製作所Ｋｒａｔｏｓ ＡＸＩＳ−ＵＬＴＲＡ ＤＬＤを用いて実施する。 The surface of the SiON film may be partially oxidized, and the oxygen content on the surface of the SiON film measured by XPS (X-ray Photoelectron Spectroscopy) analysis is preferably 60 atomic% or more. More preferably, it is 64 atomic% or more. If it is in the said range, the joining characteristic of the interface with an oxide semiconductor layer will be more excellent. The upper limit is not particularly limited, but is often 66.67 atomic% or less.
XPS measurement is performed using Shimadzu Kratos AXIS-ULTRA DLD.

ＳｉＯＮ膜の少なくとも一方の表面には、シリコン酸化膜が含まれることが好ましい。つまり、ＳｉＯＮ膜の少なくとも一方の表面から深さ方向にわたった表層領域（表面から所定の深さ位置までの領域）が酸化シリコンで形成されていることが好ましい（言い換えれば、ＳｉＯＮ膜の表層領域にＮ原子が含まれず、Ｓｉ原子およびＯ原子が含まれることが好ましい）。上記態様であれば、酸化物半導体層との界面の接合特性がより優れる。
なお、上記シリコン酸化膜の厚みは特に制限されないが、２５ｎｍ以下が好ましく１５ｎｍ以下がより好ましい。下限は特に制限されないが、５ｎｍ以上の場合が多い。つまり、ＳｉＯＮ膜の少なくとも一方の表面から深さ方向２５ｎｍ以下の位置まで、酸化シリコンで形成されていることが好ましい。 It is preferable that at least one surface of the SiON film includes a silicon oxide film. That is, it is preferable that the surface layer region (region from the surface to a predetermined depth position) extending from at least one surface of the SiON film in the depth direction is formed of silicon oxide (in other words, the surface layer region of the SiON film). It is preferable that N atom is not contained and Si atom and O atom are contained). If it is the said aspect, the joining characteristic of the interface with an oxide semiconductor layer is more excellent.
The thickness of the silicon oxide film is not particularly limited, but is preferably 25 nm or less, and more preferably 15 nm or less. The lower limit is not particularly limited, but is often 5 nm or more. That is, it is preferably formed of silicon oxide from at least one surface of the SiON film to a position of 25 nm or less in the depth direction.

本発明のＳｉＯＮ膜としては、得られる膜の絶縁特性が優れると共に、酸化物半導体層との界面の接合特性がより優れる点から、表面に対して上述した酸化工程が施されたＳｉＯＮ膜が好ましい。
上記酸化工程を実施した場合、酸化工程が施されたＳｉＯＮ膜の表面にはＳｉ−Ｏ結合が多く存在している。より具体的には、酸化工程が施された表面を、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；光電子分光測定）分析したときのＯ１ｓ結合エネルギーのピーク値が５３２．０ｅＶより大きいことが好ましい。 As the SiON film of the present invention, an SiON film in which the above-described oxidation process has been applied to the surface is preferable because the insulating characteristics of the obtained film are excellent and the bonding characteristics at the interface with the oxide semiconductor layer are more excellent. .
When the oxidation process is performed, many Si—O bonds exist on the surface of the SiON film subjected to the oxidation process. More specifically, the peak value of O1s binding energy when the surface subjected to the oxidation step is analyzed by XPS (X-ray Photoelectron Spectroscopy) is preferably larger than 532.0 eV.

本発明のＳｉＯＮ膜は、種々の用途に好適に用いることができる。例えば、トランジスタのゲート絶縁膜、層間絶縁膜、ガスバリア膜、光学薄膜などが挙げられる。   The SiON film of the present invention can be suitably used for various applications. Examples thereof include a gate insulating film, an interlayer insulating film, a gas barrier film, and an optical thin film of a transistor.

上述したように、本発明のＳｉＯＮ膜はトランジスタ（特に、薄膜トランジスタ）のゲート絶縁膜に好適に使用することができ、特に、酸化物半導体層との接合特性がより優れる点で、ボトムゲート型のトランジスタに好適に使用できる。
本発明のＳｉＯＮ膜を含む薄膜トランジスタの一態様について図面を参照して説明する。
図１は、薄膜トランジスタの一態様の断面模式図である。
図１において、薄膜トランジスタ１００は、基板１０と、基板１０上に配置されたゲート電極２０と、ゲート電極２０上に配置されたゲート絶縁膜３０と、ゲート絶縁膜３０上に配置された酸化物半導体層４０と、酸化物半導体層４０上に配置されたソース電極５０およびドレイン電極６０とを少なくとも備える。ここで、ゲート絶縁膜３０は、上述したＳｉＯＮ膜で形成されたものである。薄膜トランジスタ１００は、ボトムゲート型の薄膜トランジスタである。以下では、ボトムゲート型の薄膜トランジスタについてのみ詳述するが、トップゲート型の薄膜トランジスタのゲート絶縁膜に本発明のＳｉＯＮ膜を適用してもよい。ゲート絶縁膜３０は酸化物半導体層４０に隣接して配置され、本発明のＳｉＯＮ膜を使用すれば、酸化物半導体層４０との界面特性がより向上し、薄膜トランジスタとしての性能がより向上する。
なお、上述した酸化工程が施されたＳｉＯＮ膜を使用する場合は、上記酸化工程が施された表面を酸化物半導体層４０側に配置することが好ましい。
また、図１においては、酸化物半導体層を用いた酸化物薄膜トランジスタの態様について詳述するが、本発明のＳｉＯＮ膜は有機半導体材料を含む有機半導体層を用いた有機薄膜トランジスタのゲート絶縁膜としても好適に使用できる。
以下、基板、ゲート電極、ゲート絶縁膜、酸化物半導体層、ソース電極、ドレイン電極について詳述する。 As described above, the SiON film of the present invention can be suitably used for a gate insulating film of a transistor (particularly, a thin film transistor), and particularly has a bottom gate type in that the junction characteristics with an oxide semiconductor layer are more excellent. It can be suitably used for a transistor.
One mode of a thin film transistor including the SiON film of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view of one embodiment of a thin film transistor.
In FIG. 1, a thin film transistor 100 includes a substrate 10, a gate electrode 20 disposed on the substrate 10, a gate insulating film 30 disposed on the gate electrode 20, and an oxide semiconductor disposed on the gate insulating film 30. The layer 40 includes at least a source electrode 50 and a drain electrode 60 disposed on the oxide semiconductor layer 40. Here, the gate insulating film 30 is formed of the above-described SiON film. The thin film transistor 100 is a bottom-gate thin film transistor. Hereinafter, only the bottom gate type thin film transistor will be described in detail, but the SiON film of the present invention may be applied to the gate insulating film of the top gate type thin film transistor. The gate insulating film 30 is disposed adjacent to the oxide semiconductor layer 40. When the SiON film of the present invention is used, the interface characteristics with the oxide semiconductor layer 40 are further improved, and the performance as a thin film transistor is further improved.
Note that in the case of using the SiON film that has been subjected to the above-described oxidation step, the surface that has been subjected to the above-described oxidation step is preferably disposed on the oxide semiconductor layer 40 side.
In addition, FIG. 1 details an aspect of an oxide thin film transistor using an oxide semiconductor layer. The SiON film of the present invention can be used as a gate insulating film of an organic thin film transistor using an organic semiconductor layer containing an organic semiconductor material. It can be used suitably.
Hereinafter, the substrate, gate electrode, gate insulating film, oxide semiconductor layer, source electrode, and drain electrode will be described in detail.

＜基板＞
基板は、後述するゲート電極、ソース電極、ドレイン電極などを支持する役割を果たす。基板の種類は特に制限されず、上述した塗布工程で使用される基板などが挙げられる。 <Board>
The substrate plays a role of supporting a gate electrode, a source electrode, a drain electrode and the like which will be described later. The kind in particular of board | substrate is not restrict | limited, The board | substrate etc. which are used at the application | coating process mentioned above are mentioned.

＜ゲート電極＞
ゲート電極の材料としては、例えば、金（Ａｕ）、銀、アルミニウム、銅、クロム、ニッケル、コバルト、チタン、白金、マグネシウム、カルシウム、バリウム、ナトリウム等の金属；ＩｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性の酸化物；ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレン等の導電性高分子；シリコン、ゲルマニウム、ガリウム砒素等の半導体；フラーレン、カーボンナノチューブ、グラファイト等の炭素材料などが挙げられる。なかでも、金属であることが好ましく、銀、アルミニウムであることがより好ましい。
ゲート電極の厚みは特に制限されないが、１０ｎｍ以上１０００ｎｍ以下が好ましく、５０ｎｍ以上５００ｎｍ以下がより好ましい。
ゲート電極を形成する方法は特に制限されないが、例えば、基板上に、電極材料を真空蒸着またはスパッタする方法、電極形成用組成物を塗布または印刷する方法などが挙げられる。また、電極をパターニングする場合、パターニングする方法としては、例えば、フォトリソグラフィー法；インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法；マスク蒸着法などが挙げられる。 <Gate electrode>
Examples of the material for the gate electrode include gold (Au), silver, aluminum, copper, chromium, nickel, cobalt, titanium, platinum, magnesium, calcium, barium, sodium, and other metals; InO 2 , SnO 2 , ITO, etc. Examples include conductive oxides; conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and polydiacetylene; semiconductors such as silicon, germanium, and gallium arsenide; carbon materials such as fullerene, carbon nanotube, and graphite. Especially, it is preferable that it is a metal, and it is more preferable that they are silver and aluminum.
The thickness of the gate electrode is not particularly limited, but is preferably 10 nm to 1000 nm, and more preferably 50 nm to 500 nm.
A method for forming the gate electrode is not particularly limited, and examples thereof include a method of vacuum depositing or sputtering an electrode material on a substrate, a method of applying or printing an electrode forming composition, and the like. In the case of patterning the electrode, examples of the patterning method include a photolithography method; a printing method such as ink jet printing, screen printing, offset printing, letterpress printing; and a mask vapor deposition method.

＜ゲート絶縁膜＞
ゲート絶縁膜は、上記ＳｉＯＮ膜より形成される。
ゲート絶縁膜の膜厚は特に制限されないが、７０〜１０００ｎｍであることが好ましい。
なお、図１においては、ゲート絶縁膜がＳｉＯＮ膜である態様を示すが、その態様には限定されず、例えば、ＳｉＯＮ膜と他のゲート絶縁膜とを積層した積層絶縁膜であってもよい。その場合、酸化物半導体層と接している部分が本発明のＳｉＯＮ膜であることが好ましい。
上記他のゲート絶縁膜としては、例えば、絶縁材料としてポリマーを含むポリマー絶縁膜が挙げられる。例として、ビニル系高分子、スチレン系高分子、アクリル系高分子、エポキシ系高分子、エステル系高分子、フェノール系高分子、イミド系高分子、および、シクロアルケン（Ｃｙｃｌｏａｌｋｅｎｅ）で構成されたポリマーからなる群から選択される少なくとも一つのポリマーを含むポリマー絶縁膜であることが好ましい。 <Gate insulation film>
The gate insulating film is formed from the SiON film.
The thickness of the gate insulating film is not particularly limited, but is preferably 70 to 1000 nm.
Although FIG. 1 shows a mode in which the gate insulating film is a SiON film, the present invention is not limited to this mode. For example, a laminated insulating film in which a SiON film and another gate insulating film are stacked may be used. . In that case, the portion in contact with the oxide semiconductor layer is preferably the SiON film of the present invention.
Examples of the other gate insulating film include a polymer insulating film containing a polymer as an insulating material. Examples include polymers composed of vinyl polymers, styrene polymers, acrylic polymers, epoxy polymers, ester polymers, phenol polymers, imide polymers, and cycloalkenes. A polymer insulating film containing at least one polymer selected from the group consisting of:

更に詳細には、ポリマー絶縁膜としては、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリビニルクロライド（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリビニルピロリドン、ポリスチレン（ＰＳ）、ポリアクリルレート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリカーボネート（ＰＣ）、ポリテレフタル酸エチレン（ＰＥＴ）、パリレン、ポリフェニレンスルフィド（ＰＰＳ）、ポリイミド（ＰＩ）、ポリベンゾシクロブテン（ＢＣＢ）、ポリシクロペンテン（ＣｙＰｅ）、および、ポリシルセスキオキサンからなる群から選択される少なくとも一つのポリマーを含むポリマー絶縁膜であることも好ましい。   More specifically, as the polymer insulating film, polyethylene (PE), polypropylene (PP), polytetrafluoroethylene (PTFE), polyvinyl chloride (PVC), polyvinyl alcohol (PVA), polyvinyl phenol (PVP), polyvinyl pyrrolidone, Polystyrene (PS), polyacrylate, polymethyl methacrylate (PMMA), polyacrylonitrile (PAN), polycarbonate (PC), poly (ethylene terephthalate) (PET), parylene, polyphenylene sulfide (PPS), polyimide (PI), poly A polymer insulating film containing at least one polymer selected from the group consisting of benzocyclobutene (BCB), polycyclopentene (CyPe), and polysilsesquioxane is also preferable.

＜酸化物半導体層＞
酸化物半導体層は、活性層（チャネル）として機能するものであり、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）および亜鉛（Ｚｎ）等のうちの１種または２種以上の混合物の酸化物よりなる。このような酸化物としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ，ＩｎＧａＺｎＯ）が挙げられる。酸化インジウムガリウム亜鉛以外にも、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｓｎ−Ｏ系などを用いてもよい。
酸化物半導体層の厚みは、特に制限されないが、５〜３００ｎｍが好ましい。
酸化物半導体層を形成する方法は特に制限されず、公知の方法を採用できる。例えば、スピンコート、インクジェット、ディスペンサー、スクリーン印刷、凸版印刷または凹版印刷等を用いることができる。また、スパッタ法や、蒸着法などの気相法を採用することもできる。 <Oxide semiconductor layer>
The oxide semiconductor layer functions as an active layer (channel). For example, one or more of indium (In), gallium (Ga), tin (Sn), and zinc (Zn) are used. It consists of an oxide of a mixture. Examples of such an oxide include indium gallium zinc oxide (IGZO, InGaZnO). In addition to indium gallium zinc oxide, In—Al—Zn—O, In—Sn—Zn—O, In—Zn—O, In—Sn—O, Zn—O, Sn—O, etc. May be used.
The thickness of the oxide semiconductor layer is not particularly limited, but is preferably 5 to 300 nm.
A method for forming the oxide semiconductor layer is not particularly limited, and a known method can be employed. For example, spin coating, ink jet, dispenser, screen printing, letterpress printing or intaglio printing can be used. Further, a vapor phase method such as a sputtering method or a vapor deposition method may be employed.

＜ソース電極、ドレイン電極＞
ソース電極およびドレイン電極の材料の具体例は、上述したゲート電極と同じである。
ソース電極およびドレイン電極を形成する方法は特に制限されないが、例えば、ゲート電極とゲート絶縁膜とが形成された基板上に、電極材料を真空蒸着またはスパッタする方法、電極形成用組成物を塗布または印刷する方法などが挙げられる。パターニング方法の具体例は、上述したゲート電極と同じである。
ソース電極およびドレイン電極のチャネル長は特に制限されないが、０．０１〜１０００μｍであることが好ましい。
ソース電極およびドレイン電極のチャネル幅は特に制限されないが、０．０１〜５０００μｍであることが好ましい。 <Source electrode, drain electrode>
Specific examples of the material of the source electrode and the drain electrode are the same as those of the gate electrode described above.
The method for forming the source electrode and the drain electrode is not particularly limited. For example, a method of vacuum-depositing or sputtering an electrode material on a substrate on which a gate electrode and a gate insulating film are formed, or applying or forming an electrode-forming composition Examples include a printing method. A specific example of the patterning method is the same as that of the gate electrode described above.
The channel length of the source electrode and the drain electrode is not particularly limited, but is preferably 0.01 to 1000 μm.
The channel width of the source electrode and the drain electrode is not particularly limited, but is preferably 0.01 to 5000 μm.

以下、実施例により、本発明についてさらに詳細に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to these.

＜実施例１＞
（ＳｉＯＮ膜の製造）
ＮＮ１２０−２０（ＡＺエレトロニクスマテリアル製）をＡＺ-Ｔｈｉｎｎｅｒにて４倍希釈し、溶液Ｘを作製した。その後、大気下にて、基板上にスピンコート２０００ｒｐｍで溶液Ｘを塗布し、ポリシラザン塗膜を形成させた。ポリシラザン塗膜の膜厚は、１５０ｎｍであった。
なお、基板としては、結合状態評価のためのＦＴ-ＩＲ測定を行うためにノンドープのシリコン基板を、電気測定評価（絶縁特性評価、ＴＦＴ特性評価）を行うためにＰ型シリコン基板をそれぞれ使用した。
得られたポリシラザン塗膜に対して、乾燥処理を施すことなく、ＳＡＭＣＯ-ＵＶ３００Ｈ（紫外光源：低圧水銀ランプ（１８５ｎｍおよび２５４ｎｍ））を用いて、光源との距離を１ｃｍとし、紫外線を３０分間照射し、ＳｉＯＮ膜（膜厚：９０ｎｍ）を得た。照射エネルギーは１００Ｊ/ｃｍ2であった。紫外線照射雰囲気は、窒素（Ｎ2）雰囲気にて実施した。なお、後述するように、得られたＳｉＯＮ膜に対しては各種評価を実施した。 <Example 1>
(Manufacture of SiON film)
NN120-20 (manufactured by AZ Eretronix Material) was diluted 4 times with AZ-Thinner to prepare Solution X. Thereafter, the solution X was applied to the substrate at 2000 rpm by spin coating in the atmosphere to form a polysilazane coating film. The film thickness of the polysilazane coating film was 150 nm.
As the substrate, a non-doped silicon substrate was used to perform FT-IR measurement for bonding state evaluation, and a P-type silicon substrate was used to perform electrical measurement evaluation (insulation characteristic evaluation, TFT characteristic evaluation). .
The obtained polysilazane coating film was irradiated with ultraviolet rays for 30 minutes without using a drying treatment, using a SAMCO-UV300H (ultraviolet light source: low-pressure mercury lamp (185 nm and 254 nm)) with a distance of 1 cm from the light source. An SiON film (film thickness: 90 nm) was obtained. The irradiation energy was 100 J / cm 2 . The ultraviolet irradiation atmosphere was performed in a nitrogen (N 2 ) atmosphere. As described later, various evaluations were performed on the obtained SiON film.

（酸化物半導体層の形成（ＴＦＴ作製））
上記で得られたＳｉＯＮ膜上に、スパッタ成膜にてＩＧＺＯ（膜厚２０ｎｍ）を成膜した。成膜条件は、ＤＣ：２００Ｗ、Ａｒ：９７ｓｃｃｍ、Ｏ2：４．６ｓｃｃｍとした。得られたＩＧＺＯ膜に対して、一般的なフォトリソプロセスにてパターニングを行った。具体的には、ＴＳＭＲ８９００ＬＢのポジレジストを用いレジストパターンを形成し、ＩＴＯ０６Ｎでウェットエッチングし、その後アセトンにてレジスト剥離を実施した。 (Formation of oxide semiconductor layer (TFT fabrication))
IGZO (film thickness 20 nm) was formed on the SiON film obtained above by sputtering. The film forming conditions were DC: 200 W, Ar: 97 sccm, O 2 : 4.6 sccm. The obtained IGZO film was patterned by a general photolithography process. Specifically, a resist pattern was formed using a TSMR8900LB positive resist, wet-etched with ITO06N, and then resist stripped with acetone.

（電極パターンの形成（ＴＦＴ作製））
リフトオフプロセスを用いてレジストパターンを形成した。ポジネガ反転レジスト（ＡＺ５２１４Ｅ）を用い、酸化物半導体層上にリフトオフパターンを形成し、スパッタ（ＤＣ：３００Ｗ、Ａｒ：５８．５ｓｃｃｍ）にてソース電極およびドレイン電極に該当するＡｌ電極（厚み：１００ｎｍ）をそれぞれ形成し、その後、アセトン超音波にてレジスト剥離を実施し、チャネル長２０μｍ、チャネル幅１００μｍの薄膜トランジスタを得た。得られた薄膜トランジスタに対して、２００℃にて３０分間でポストアニールを実施した。 (Electrode pattern formation (TFT fabrication))
A resist pattern was formed using a lift-off process. Using a positive / negative reversal resist (AZ5214E), a lift-off pattern is formed on the oxide semiconductor layer, and Al electrodes (thickness: 100 nm) corresponding to the source and drain electrodes are formed by sputtering (DC: 300 W, Ar: 58.5 sccm). Then, the resist was stripped with acetone ultrasonic waves to obtain a thin film transistor having a channel length of 20 μm and a channel width of 100 μm. The obtained thin film transistor was post-annealed at 200 ° C. for 30 minutes.

（組成評価）
上述したＳｉＯＮ膜に対して、ＲＢＳ/ＨＦＳ/ＮＲＡ（ラザフォード後方散乱分析/水素前方散乱分析/核反応分析)により組成分析を実施したところ、各元素の組成比は以下の表１の通りだった。また、得られたＳｉＯＮ膜の膜厚方向での組成分布は図２のようになっており、表面がＳｉＯ2層で形成されており、内部がＳｉＯＮであることが確認された。 (Composition evaluation)
When the composition analysis was performed on the above-mentioned SiON film by RBS / HFS / NRA (Rutherford backscattering analysis / hydrogen forward scattering analysis / nuclear reaction analysis), the composition ratio of each element was as shown in Table 1 below. . Further, the composition distribution in the film thickness direction of the obtained SiON film is as shown in FIG. 2, and it was confirmed that the surface was formed of an SiO 2 layer and the inside was SiON.

（結合エネルギー評価）
上述したＳｉＯＮ膜に対してＸＰＳ測定を実施し、ＳｉＯＮ膜表面でのＯ１ｓ結合エネルギーのピーク値を測定したところ、５３２．０ｅＶであった。
また、ＳｉＯＮ膜表面での酸素の含有量は、６３ａｔｏｍｉｃ％であった。 (Bonding energy evaluation)
The XPS measurement was performed on the above-described SiON film, and the peak value of the O1s binding energy on the SiON film surface was measured and found to be 532.0 eV.
Further, the oxygen content on the surface of the SiON film was 63 atomic%.

（ＦＴ−ＩＲ測定）
上述したＳｉＯＮ膜に対して、Ｔｅｒｍｏｆｉｓｈｅｒ製Ｎｉｃｏｌｅｔを用いてＦＴ−ＩＲ測定を行い、上述した方法にて、上述した比（ＩSi-N／ＩSi-O）を算出した。結果を表３に示す。 (FT-IR measurement)
FT-IR measurement was performed on the above-described SiON film using a Thermofischer Nicolet, and the above-described ratio (I Si-N / I Si-O ) was calculated by the above-described method. The results are shown in Table 3.

（絶縁特性評価）
ＳｉＯＮ膜上にＡｌ電極を作製して、半導体パラメータアナライザーＨＰ４１５６Ｃを用いて、５ＭＶ／ｃｍ印加時のリーク電流密度（Ａ／ｃｍ2）の大きさを測定し、以下の基準に従って、評価した。
「Ａ」：１Ｅ-8Ａ／ｃｍ2未満
「Ｂ」：１Ｅ-8Ａ／ｃｍ2以上１Ｅ-7Ａ／ｃｍ2未満
「Ｃ」：１Ｅ-7Ａ／ｃｍ2以上 (Insulation characteristics evaluation)
An Al electrode was prepared on the SiON film, and the leakage current density (A / cm 2 ) when 5 MV / cm was applied was measured using a semiconductor parameter analyzer HP4156C, and evaluated according to the following criteria.
“A”: 1E −8 A / cm 2 or less “B”: 1E −8 A / cm 2 or more and 1E −7 A / cm 2 or less “C”: 1E −7 A / cm 2 or more

（ＴＦＴ特性評価）
前述のプロセスで作製した薄膜トランジスタを、半導体パラメータアナライザーＨＰ４１５６Ｃを用いて、Ｖｄｓ＝１Ｖ、Ｖｇ＝−１５Ｖ〜１５Ｖの範囲でヒステシス（Ｆｏｗａｒｄ特性とＲｅｖｅｒｓｅ特性）を含む評価を実施した。なお、本実施例１および後述する実施例２並びに比較例１〜３において作製した薄膜トランジスタはすべて良好なＯｎ特性（μ＞１０ｃｍ2／Ｖ．ｓ）を示したが、Ｖｇ＝−５Ｖ時のオフ電流の値、ヒステリシス（ハンプ特性含む）の有無の観点で各々違いが生じた。そこで、オフ特性評価およびヒステリシス評価を以下の基準にて評価した。
（オフ特性評価（Ｉｏｆｆ（Ｖｇ＝−５Ｖ））
「Ａ」：Ｉｏｆｆ（Ｖｇ＝−５Ｖ）＝１Ｅ-12Ａ未満
「Ｂ」：Ｉｏｆｆ（Ｖｇ＝−５Ｖ）＝１Ｅ-12Ａ以上〜１Ｅ-11Ａ未満
「Ｃ」：Ｉｏｆｆ（Ｖｇ＝−５Ｖ）＝１Ｅ-11Ａ以上
（ヒステリシス評価）
「Ａ」：ヒステリシス無、ハンプ無
「Ｂ」：ヒステリシス無、ハンプ有
「Ｃ」：ヒステリシス有、ハンプ有
更に負のゲートバイアスを印加したストレス信頼性評価を実施した。印加ストレス条件は、Ｖｇ＝−１５Ｖ，Ｖｄｓ＝０Ｖ、１８００ｓｅｃとした。ストレス印加後のＶｔｈシフトの量を以下の基準に従って評価した。
（ストレス信頼性評価）
「Ａ」：ΔＶｔｈ＜１Ｖ
「Ｂ」：１Ｖ≦ΔＶｔｈ＜５Ｖ
「Ｃ」：ΔＶｔｈ≧５Ｖ
なお、上記（オフ特性評価（Ｉｏｆｆ（Ｖｇ＝−５Ｖ））、（ヒステリシス評価）、（ストレス信頼性評価）においては、実用上「Ｃ」でないことが好ましい。 (TFT characteristics evaluation)
The thin film transistor manufactured by the above-described process was evaluated including hysteresis (Forward characteristic and Reverse characteristic) in a range of Vds = 1V and Vg = −15V to 15V using a semiconductor parameter analyzer HP4156C. The thin film transistors manufactured in Example 1 and Example 2 and Comparative Examples 1 to 3 to be described later all showed good On characteristics (μ> 10 cm 2 /V.s), but were turned off when Vg = −5V. Differences occurred in terms of current values and the presence or absence of hysteresis (including hump characteristics). Therefore, off characteristic evaluation and hysteresis evaluation were evaluated according to the following criteria.
(Off-characteristic evaluation (Ioff (Vg = -5V))
"A": Ioff (Vg = -5V) = 1E less than -12 A "B": Ioff (Vg = -5V) = 1E -12 A or more ～1E -11 less than A "C": Ioff (Vg = -5V ) = 1E- 11A or more (hysteresis evaluation)
“A”: no hysteresis, no hump “B”: no hysteresis, with hump “C”: with hysteresis, with hump In addition, stress reliability evaluation was performed by applying a negative gate bias. The applied stress conditions were Vg = -15V, Vds = 0V, 1800 sec. The amount of Vth shift after stress application was evaluated according to the following criteria.
(Stress reliability evaluation)
“A”: ΔVth <1V
“B”: 1V ≦ ΔVth <5V
“C”: ΔVth ≧ 5 V
In the above (off-characteristic evaluation (Ioff (Vg = −5 V)), (hysteresis evaluation), and (stress reliability evaluation), it is preferable that it is not practically “C”.

＜実施例２＞
紫外線照射後に、さらにオゾン雰囲気下にて２００℃の加熱処理を３０分間施した以外は、実施例１と同様の手順に従って、ＳｉＯＮ膜および薄膜トランジスタを作製した。 <Example 2>
A SiON film and a thin film transistor were prepared according to the same procedure as in Example 1 except that after the ultraviolet irradiation, a heat treatment at 200 ° C. was further performed in an ozone atmosphere for 30 minutes.

（組成評価）
上述したＳｉＯＮ膜に対して、ＲＢＳ/ＨＦＳ/ＮＲＡ（ラザフォード後方散乱分析/水素前方散乱分析/核反応分析)により組成分析を実施したところ、各元素の組成比は以下の表２の通りだった。また、得られたＳｉＯＮ膜の膜厚方向での組成分布は図３のようになっており、表面がＳｉＯ2層で形成されており、内部がＳｉＯＮであることが確認された。 (Composition evaluation)
When the composition analysis was performed on the above-described SiON film by RBS / HFS / NRA (Rutherford backscattering analysis / hydrogen forward scattering analysis / nuclear reaction analysis), the composition ratio of each element was as shown in Table 2 below. . Further, the composition distribution in the film thickness direction of the obtained SiON film is as shown in FIG. 3, and it was confirmed that the surface was formed of a SiO 2 layer and the inside was SiON.

（結合エネルギー評価）
上述したＳｉＯＮ膜に対してＸＰＳ測定を実施し、上記オゾン処理が施されたＳｉＯＮ膜表面でのＯ１ｓ結合エネルギーのピーク値を測定したところ、５３２．５ｅＶであった。
また、上記オゾン処理が施されたＳｉＯＮ膜表面での酸素の含有量は、６４ａｔｏｍｉｃ％であった。 (Bonding energy evaluation)
XPS measurement was performed on the above-described SiON film, and the peak value of O1s binding energy on the surface of the SiON film subjected to the ozone treatment was measured and found to be 532.5 eV.
Further, the oxygen content on the surface of the SiON film subjected to the ozone treatment was 64 atomic%.

上記（ＦＴ−ＩＲ測定）、（絶縁特性評価）、（ＴＦＴ特性評価）の結果は、表３にまとめて示す。   The results of (FT-IR measurement), (insulation characteristic evaluation), and (TFT characteristic evaluation) are summarized in Table 3.

＜比較例１＞
ポリシラザン塗膜を形成した後で紫外線照射を実施する前に、ポリシラザン塗膜を表面に有する基板をホットプレート上にて７０℃で３０分間乾燥させた以外は、実施例１と同様の手順に従って、ＳｉＯＮ膜および薄膜トランジスタを作製した。なお、該態様は、特許文献１の実施例欄の態様に該当する。
得られたＳｉＯＮ膜または薄膜トランジスタを用いて、上記（ＦＴ−ＩＲ測定）、（絶縁特性評価）、（ＴＦＴ特性評価）を実施した。結果は、表３にまとめて示す。 <Comparative Example 1>
According to the same procedure as in Example 1, except that the substrate having the polysilazane coating film on the surface was dried at 70 ° C. for 30 minutes before the ultraviolet irradiation after the formation of the polysilazane coating film. A SiON film and a thin film transistor were produced. In addition, this aspect corresponds to the aspect in the Example column of Patent Document 1.
The above (FT-IR measurement), (insulation characteristic evaluation), and (TFT characteristic evaluation) were carried out using the obtained SiON film or thin film transistor. The results are summarized in Table 3.

＜比較例２＞
窒素雰囲気下での紫外線照射を、酸素雰囲気下での紫外線照射に変更した以外は、実施例１と同様の手順に従って、ＳｉＯＮ膜および薄膜トランジスタを作製した。
得られたＳｉＯＮ膜または薄膜トランジスタを用いて、上記（ＦＴ−ＩＲ測定）、（絶縁特性評価）、（ＴＦＴ特性評価）を実施した。結果は、表３にまとめて示す。 <Comparative Example 2>
A SiON film and a thin film transistor were prepared according to the same procedure as in Example 1 except that the ultraviolet irradiation under a nitrogen atmosphere was changed to the ultraviolet irradiation under an oxygen atmosphere.
The above (FT-IR measurement), (insulation characteristic evaluation), and (TFT characteristic evaluation) were carried out using the obtained SiON film or thin film transistor. The results are summarized in Table 3.

＜比較例３＞
窒素雰囲気下での紫外線照射を、酸素雰囲気下での加熱処理（５００℃、２時間）に変更した以外は、実施例１と同様の手順に従って、ＳｉＯＮ膜および薄膜トランジスタを作製した。
得られたＳｉＯＮ膜または薄膜トランジスタを用いて、上記（ＦＴ−ＩＲ測定）、（絶縁特性評価）、（ＴＦＴ特性評価）を実施した。結果は、表３にまとめて示す。 <Comparative Example 3>
A SiON film and a thin film transistor were produced according to the same procedure as in Example 1, except that the ultraviolet irradiation under a nitrogen atmosphere was changed to a heat treatment (500 ° C., 2 hours) under an oxygen atmosphere.
The above (FT-IR measurement), (insulation characteristic evaluation), and (TFT characteristic evaluation) were carried out using the obtained SiON film or thin film transistor. The results are summarized in Table 3.

なお、表３中の「〜０」とは、ほぼ値が０であることを意図する。   It should be noted that “˜0” in Table 3 intends that the value is almost zero.

表１に示すように、所定の比（ＩSi-N／ＩSi-O）を示すＳｉＯＮ膜においては、所望の効果が得られた。特に、酸化工程が実施された実施例２においては、より優れた効果が得られた。
一方、所定の比（ＩSi-N／ＩSi-O）を満たさない比較例１〜３においては、絶縁特性およびＴＦＴ特性に劣っていた。特に、特許文献１にて具体的に開示されている態様に該当する、乾燥工程を設けた比較例１においては、所望の効果が得られなかった。 As shown in Table 1, a desired effect was obtained in the SiON film having a predetermined ratio (I Si—N / I Si—O ). In particular, in Example 2 where the oxidation process was performed, a more excellent effect was obtained.
On the other hand, in Comparative Examples 1 to 3 that do not satisfy the predetermined ratio (I Si—N / I Si—O ), the insulating characteristics and TFT characteristics were inferior. In particular, in Comparative Example 1 provided with a drying step, which corresponds to the embodiment specifically disclosed in Patent Document 1, a desired effect was not obtained.

なお、上述した実施例１の塗膜の厚みを変更して得られるＳｉＯＮ膜の厚みを７０ｎｍなるように塗布条件を変更した場合、得られたＳｉＯＮ膜の比（ＩSi-N／ＩSi-O）は１．３９であり、１５０ｎｍとなるように塗布条件を変更した場合、得られたＳｉＯＮ膜の比（ＩSi-N／ＩSi-O）は２．１４であり、ＳｉＯＮの膜の厚みを２１０ｎｍとなるように塗布条件を変更した場合、得られるＳｉＯＮ膜の比（ＩSi-N／ＩSi-O）は２．３８であった。これらのＳｉＯＮ膜を使用して上記（絶縁特性評価）および（ＴＦＴ特性評価）を実施した所、いずれの場合も実施例１と同程度の絶縁特性およびＴＦＴ特性が得られた。 When the coating conditions were changed so that the thickness of the SiON film obtained by changing the thickness of the coating film of Example 1 described above was 70 nm, the ratio of the obtained SiON film (I Si-N / I Si- O ) is 1.39, and when the coating conditions are changed to 150 nm, the ratio of the obtained SiON film (I Si—N / I Si—O ) is 2.14. When the coating conditions were changed so that the thickness was 210 nm, the ratio of SiON film obtained (I Si—N / I Si—O ) was 2.38. When these (insulation characteristics evaluation) and (TFT characteristics evaluation) were carried out using these SiON films, the insulation characteristics and TFT characteristics comparable to those of Example 1 were obtained in either case.

また、ＳｉＯＮ膜の厚みを１５０ｎｍなるように塗布条件を変更した場合にて得られたＳｉＯＮ膜の断面ＴＥＭ像を図４に示す。１５０ｎｍとなるように塗布条件を設定した場合、表層のＳｉＯ2層が２５ｎｍであることが確認された。 FIG. 4 shows a cross-sectional TEM image of the SiON film obtained when the coating conditions are changed so that the thickness of the SiON film is 150 nm. When the coating conditions were set to 150 nm, it was confirmed that the surface SiO 2 layer was 25 nm.

さらに、基板としてＰＥＮ基板（１００ｎｍ）を使用して、実施例１と同様の手順に従って、ＳｉＯＮ膜および薄膜トランジスタを作製したところ、実施例１と同程度の絶縁特性およびＴＦＴ特性が得られた。
なかでも、ＳｉＯＮ膜の厚みを変更した際、その厚みが１５０ｎｍ未満の場合、基板とＳｉＯＮ膜との積層体の反りの発生がより抑制された。 Furthermore, when a PEN substrate (100 nm) was used as a substrate and an SiON film and a thin film transistor were produced according to the same procedure as in Example 1, the same insulating characteristics and TFT characteristics as in Example 1 were obtained.
In particular, when the thickness of the SiON film was changed, when the thickness was less than 150 nm, the occurrence of warpage of the laminate of the substrate and the SiON film was further suppressed.

１０：基板
２０：ゲート電極
３０：ゲート絶縁膜
４０：酸化物半導体層
５０：ソース電極
６０：ドレイン電極
１００：薄膜トランジスタ
10: substrate 20: gate electrode 30: gate insulating film 40: oxide semiconductor layer 50: source electrode 60: drain electrode 100: thin film transistor

Claims (15)

シラザン化合物を用いて作製されたシリコンオキシナイトライド膜であって、
ＦＴ−ＩＲ測定で得られる吸収スペクトルにおける、Ｓｉ−Ｎ結合由来の吸収強度（ＩSi-N）と、Ｓｉ−Ｏ結合由来の吸収強度（ＩSi-O）との比（ＩSi-N／ＩSi-O）が１．００以上である、シリコンオキシナイトライド膜。 A silicon oxynitride film produced using a silazane compound,
In the absorption spectrum obtained by FT-IR measurement, the ratio of the absorption intensity derived from the Si-N bond (I Si-N ) to the absorption intensity derived from the Si-O bond (I Si-O ) (I Si-N / A silicon oxynitride film having I Si-O ) of 1.00 or more. 膜厚が７０ｎｍ以上であり、前記比（ＩSi-N／ＩSi-O）が１．３９以上である、請求項１に記載のシリコンオキシナイトライド膜。 The silicon oxynitride film according to claim 1, wherein the film thickness is 70 nm or more, and the ratio (I Si-N / I Si-O ) is 1.39 or more. 少なくとも一方の表面にシリコン酸化膜を含む請求項１または２に記載のシリコンオキシナイトライド膜。   The silicon oxynitride film according to claim 1 or 2, comprising a silicon oxide film on at least one surface. 前記シリコン酸化膜の厚みが２５ｎｍ以下である、請求項３に記載のシリコンオキシナイトライド膜。   The silicon oxynitride film according to claim 3, wherein the silicon oxide film has a thickness of 25 nm or less. 酸化性雰囲気下にて表面に酸化処理が施された、請求項１〜４のいずれか１項に記載のシリコンオキシナイトライド膜。   The silicon oxynitride film according to any one of claims 1 to 4, wherein the surface is oxidized in an oxidizing atmosphere. 前記酸化性雰囲気が、酸素プラズマ、酸素ラジカル、および、オゾンからなる群から選択される少なくとも１つを含む、請求項５に記載のシリコンオキシナイトライド膜。   The silicon oxynitride film according to claim 5, wherein the oxidizing atmosphere includes at least one selected from the group consisting of oxygen plasma, oxygen radicals, and ozone. 表面のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；光電子分光測定）分析したときのＯ１ｓ結合エネルギーのピーク値が５３２．０ｅＶより大きい、請求項１〜６のいずれか１項に記載のシリコンオキシナイトライド膜。   The silicon oxynitride film according to any one of claims 1 to 6, wherein a peak value of O1s binding energy when an XPS (X-ray Photoelectron Spectroscopy) analysis of the surface is greater than 532.0 eV. トランジスタのゲート絶縁膜として用いる、請求項１〜７のいずれか１項に記載のシリコンオキシナイトライド膜。   The silicon oxynitride film according to claim 1, which is used as a gate insulating film of a transistor. 請求項１〜８のいずれか１項に記載のシリコンオキシナイトライド膜からなるゲート絶縁膜を備えるトランジスタ。   A transistor provided with the gate insulating film which consists of a silicon oxynitride film of any one of Claims 1-8. ボトムゲート型構造である、請求項９に記載のトランジスタ。   The transistor according to claim 9, which has a bottom-gate structure. 前記ゲート絶縁膜に隣接して配置される酸化物半導体層を備える、請求項９または１０に記載のトランジスタ。   The transistor according to claim 9, further comprising an oxide semiconductor layer disposed adjacent to the gate insulating film. 基板表面にシラザン化合物および溶媒を含む塗膜形成用組成物を塗布して、塗膜を形成する塗布工程と、
前記塗膜に含まれる溶媒を除去することなく、非酸化性雰囲気下にて、前記塗膜に紫外線を照射する、および／または、前記塗膜を加熱する転化工程と、を含むシリコンオキシナイトライド膜の製造方法。 An application step of applying a coating film forming composition containing a silazane compound and a solvent to the substrate surface to form a coating film;
A conversion step of irradiating the coating film with ultraviolet rays and / or heating the coating film in a non-oxidizing atmosphere without removing the solvent contained in the coating film. A method for producing a membrane. 前記非酸化性雰囲気が、不活性雰囲気である、請求項１２に記載のシリコンオキシナイトライド膜の製造方法。   The method for producing a silicon oxynitride film according to claim 12, wherein the non-oxidizing atmosphere is an inert atmosphere. 前記転化工程の後、前記転化工程で得られた膜の表面に対して、酸化性雰囲気下にて酸化処理を施す酸化工程をさらに含む、請求項１２または１３に記載のシリコンオキシナイトライド膜の製造方法。   The silicon oxynitride film according to claim 12 or 13, further comprising an oxidation step of performing an oxidation treatment in an oxidizing atmosphere on the surface of the film obtained in the conversion step after the conversion step. Production method. 前記酸化性雰囲気が、酸素プラズマ、酸素ラジカル、および、オゾンからなる群から選択される少なくとも１つを含む、請求項１４に記載のシリコンオキシナイトライド膜の製造方法。   The method for producing a silicon oxynitride film according to claim 14, wherein the oxidizing atmosphere includes at least one selected from the group consisting of oxygen plasma, oxygen radicals, and ozone.
JP2014021476A 2014-02-06 2014-02-06 Silicon oxynitride film, method of manufacturing the same, and transistor Pending JP2015149404A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014021476A JP2015149404A (en) 2014-02-06 2014-02-06 Silicon oxynitride film, method of manufacturing the same, and transistor
KR1020167014499A KR20160078490A (en) 2014-02-06 2015-01-28 Silicon oxynitride film, method for producing same and transistor
PCT/JP2015/052244 WO2015119001A1 (en) 2014-02-06 2015-01-28 Silicon oxynitride film, method for producing same and transistor
TW104103117A TW201533441A (en) 2014-02-06 2015-01-30 Silicon oxynitride film and method for producing the same, transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014021476A JP2015149404A (en) 2014-02-06 2014-02-06 Silicon oxynitride film, method of manufacturing the same, and transistor

Publications (1)

Publication Number Publication Date
JP2015149404A true JP2015149404A (en) 2015-08-20

Family

ID=53777808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021476A Pending JP2015149404A (en) 2014-02-06 2014-02-06 Silicon oxynitride film, method of manufacturing the same, and transistor

Country Status (4)

Country Link
JP (1) JP2015149404A (en)
KR (1) KR20160078490A (en)
TW (1) TW201533441A (en)
WO (1) WO2015119001A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019060098A1 (en) 2017-09-19 2019-03-28 M-I L.L.C. Degassing and analyzing drilling fluid

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267835A (en) * 1993-03-12 1994-09-22 Seiko Instr Inc Patterning method of thin film
JP2005530924A (en) * 2002-05-29 2005-10-13 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Plasma chemical vapor deposition method for depositing silicon nitride or silicon oxynitride, method for producing layer structure, and layer structure
JP2006261616A (en) * 2005-03-18 2006-09-28 Seiko Epson Corp Depositing method, semiconductor device, and electronic equipment
JP2007324170A (en) * 2006-05-30 2007-12-13 Yoshimi Shiotani Irradiation device and semiconductor production system employing the same
JP2012004349A (en) * 2010-06-17 2012-01-05 Az Electronic Materials Kk Forming method of silicon oxynitride film and substrate with silicon oxynitride film manufactured using the same
JP2013065840A (en) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112554A1 (en) * 2013-01-16 2014-07-24 コニカミノルタ株式会社 Method and apparatus for forming thin film

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267835A (en) * 1993-03-12 1994-09-22 Seiko Instr Inc Patterning method of thin film
JP2005530924A (en) * 2002-05-29 2005-10-13 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Plasma chemical vapor deposition method for depositing silicon nitride or silicon oxynitride, method for producing layer structure, and layer structure
JP2006261616A (en) * 2005-03-18 2006-09-28 Seiko Epson Corp Depositing method, semiconductor device, and electronic equipment
JP2007324170A (en) * 2006-05-30 2007-12-13 Yoshimi Shiotani Irradiation device and semiconductor production system employing the same
JP2012004349A (en) * 2010-06-17 2012-01-05 Az Electronic Materials Kk Forming method of silicon oxynitride film and substrate with silicon oxynitride film manufactured using the same
JP2013065840A (en) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20160078490A (en) 2016-07-04
TW201533441A (en) 2015-09-01
WO2015119001A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
Je et al. Solution-Processable LaZrO x/SiO2 Gate Dielectric at Low Temperature of 180 C for High-Performance Metal Oxide Field-Effect Transistors
Vervuurt et al. Atomic layer deposition for graphene device integration
US9941380B2 (en) Graphene transistor and related methods
Seong et al. A surface tailoring method of ultrathin polymer gate dielectrics for organic transistors: improved device performance and the thermal stability thereof
US9728746B2 (en) Encapsulation structures, encapsulation methods, and display devices of organic electroluminescent devices
Meena et al. Effect of oxygen plasma on the surface states of ZnO films used to produce thin-film transistors on soft plastic sheets
Mullapudi et al. Low-temperature deposition of inorganic–organic HfO2–PMMA hybrid gate dielectric layers for high-mobility ZnO thin-film transistors
WO2013002026A1 (en) Gas barrier film, manufacturing process for gas barrier film, and electronic device
JP2019107906A (en) Gas barrier laminate, member for electronic device, and electronic device
Scheideler et al. Scalable, high-performance printed InO x transistors enabled by ultraviolet-annealed printed high-k AlO x gate dielectrics
Jung et al. Direct photopatternable organic–inorganic hybrid gate dielectric for solution-processed flexible ZnO thin film transistors
Kim et al. Highly stable fluorine-rich polymer treated dielectric surface for the preparation of solution-processed organic field-effect transistors
WO2010014626A3 (en) Novel silicon precursors to make ultra low-k films with high mechanical properties by plasma enhanced chemical vapor deposition
Choi et al. Stretchable organic thin-film transistors fabricated on wavy-dimensional elastomer substrates using stiff-island structures
Wee et al. Poly (imide-benzoxazole) gate insulators with high thermal resistance for solution-processed flexible indium-zinc oxide thin-film transistors
Jeong et al. Photo-patternable high-k ZrOx dielectrics prepared using zirconium acrylate for low-voltage-operating organic complementary inverters
WO2009009267A8 (en) Novel silicon precursors to make ultra low-k films with high mechanical properties by plasma enhanced chemical vapor deposition
Yoon et al. A high-temperature resistant polyimide gate insulator surface-modified with a YO x interlayer for high-performance, solution-processed Li-doped ZnO thin-film transistors
Jeong et al. Solution-processed SiO 2 gate insulator formed at low temperature for zinc oxide thin-film transistors
WO2015119001A1 (en) Silicon oxynitride film, method for producing same and transistor
Rao et al. ZrHfO2-PMMA hybrid dielectric layers for high-performance all solution-processed In2O3-based TFTs
TWI664675B (en) Coating material, pattern forming method, and method for manufacturing electronic device
Seong et al. Vapor-phase synthesis of sub-15 nm hybrid gate dielectrics for organic thin film transistors
JP2017063178A (en) Method for manufacturing silica film, silica film and electronic device
Meena et al. Polystyrene-block-poly (methylmethacrylate) composite material film as a gate dielectric for plastic thin-film transistor applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606