JP2015138344A

JP2015138344A - intermittent operation circuit

Info

Publication number: JP2015138344A
Application number: JP2014008883A
Authority: JP
Inventors: 卓弥長谷川; Takuya Hasegawa; 聡竹原; Satoshi Takehara
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2014-01-21
Filing date: 2014-01-21
Publication date: 2015-07-30

Abstract

PROBLEM TO BE SOLVED: To reduce average current consumption of the whole circuit and achieve a stable intermittent operation.SOLUTION: A regulator circuit 3 comprises: a reference voltage generation circuit 21 generating a reference voltage from an external power source voltage; a first source follower circuit 23 having a first output transistor N1 and a series-connected first resistance component R1; a second source follower circuit 24 having a second output transistor N2 and a series-connected second resistance component R2, and outputting a supply voltage; an amplifier 22 that has a non-inverting input receiving the reference voltage, an inverted input connected to a source of the first output transistor N1, and has an output connected to gates of the first and second output transistors N1, N2; and a changeover switch SW3 switching whether the external power source voltage is outputted or a prescribed voltage is outputted. The regulator circuit 3 supplies the prescribed voltage generated by stepping down the external power source voltage to a digital circuit 2 in an operation section, and supplies the external power source voltage to the digital circuit 2 in a standby section.

Description

本発明は、間欠動作回路に関し、特に、間欠動作するデジタル回路と当該デジタル回路に電圧供給を行なうレギュレータ回路と、を備えた間欠動作回路に関する。 The present invention relates to an intermittent operation circuit, and more particularly to an intermittent operation circuit including a digital circuit that operates intermittently and a regulator circuit that supplies voltage to the digital circuit.

一般に、半導体集積回路は、外部電源電圧を降圧して内部回路に供給するレギュレータ回路を内蔵した構造となっている。つまり、外部電源電圧を降圧して出力するレギュレータ回路を用いて、その出力電圧をデジタル回路に供給することが行われている。
従来のレギュレータ内蔵回路としては、例えば特許文献１に記載のレギュレータ内蔵回路が知られている。 In general, a semiconductor integrated circuit has a built-in regulator circuit that steps down an external power supply voltage and supplies it to an internal circuit. That is, the output voltage is supplied to the digital circuit using a regulator circuit that steps down and outputs the external power supply voltage.
As a conventional regulator built-in circuit, for example, a regulator built-in circuit described in Patent Document 1 is known.

図６に示すように、特許文献１に記載のレギュレータ１２は、制御信号のＯＮ／ＯＦＦによって出力電圧を切り替え、低電圧・低消費電流モードの場合は、外部電源電圧を降圧した電圧を次段の回路に出力し、高電圧・高速動作モードの場合は、外部電源電圧を次段の回路に出力する構成としている。これにより低電圧・省消費電流モードと高電圧・高速動作モードの２つのモードとに対応できるようになっている。なお、図６において、１２１は基準電圧発生回路、１２２は比較回路、１４は内部回路である。 As shown in FIG. 6, the regulator 12 described in Patent Document 1 switches the output voltage according to ON / OFF of a control signal. In the low voltage / low current consumption mode, the voltage obtained by stepping down the external power supply voltage is set to the next stage. In the high voltage / high speed operation mode, the external power supply voltage is output to the next stage circuit. As a result, the low voltage / low power consumption mode and the high voltage / high speed operation mode can be supported. In FIG. 6, 121 is a reference voltage generation circuit, 122 is a comparison circuit, and 14 is an internal circuit.

特開平１０−１５０１５２号公報JP-A-10-150152

ところで、デジタル回路全体の平均消費電流を削減するために、回路を間欠動作させる方法が知られている。
しかしながら、従来のレギュレータ内蔵回路では、このように、デジタル回路を間欠動作させ、例えば待機区間はレギュレータ回路をＯＦＦして、外部電源電圧をパワーダウンしたデジタル回路等に出力し、動作区間ではレギュレータ回路をＯＮして、所定電圧をパワーアップしたデジタル回路等に出力するという動作を想定していない。 By the way, in order to reduce the average current consumption of the entire digital circuit, a method of intermittently operating the circuit is known.
However, in the conventional regulator built-in circuit, the digital circuit is intermittently operated in this way. For example, the regulator circuit is turned off in the standby period, and the external power supply voltage is output to the digital circuit that is powered down. Is not assumed to be an operation of turning on and outputting a predetermined voltage to a digital circuit or the like that has been powered up.

そのため、仮に、特許文献１に記載のレギュレータ回路を、間欠動作する回路の上記レギュレータ回路として用いた場合、制御信号をＯＦＦからＯＮにした直後はレギュレータ回路の出力が不定出力となり、さらに期待出力を得るまでに時間がかかるため、安定した間欠動作に用いることは難しい。 Therefore, if the regulator circuit described in Patent Document 1 is used as the above regulator circuit for intermittent operation, the output of the regulator circuit becomes an indefinite output immediately after the control signal is turned on, and the expected output is further increased. Since it takes time to obtain, it is difficult to use for stable intermittent operation.

具体的には、例えば測定に用いられるデジタル回路等を間欠駆動させ、例えば、測定、待機、測定、待機の順に動作させる場合、消費電流を削減するために、待機区間はレギュレータ回路をＯＦＦさせて消費電流を削減し、測定区間になるとレギュレータ回路をＯＮさせて、レギュレータ回路から発生させた一定電圧（Ｍ−ＶＤＤ）を後段の測定回路に供給する形態を考えたときに、従来回路の場合には、不定出力が供給されて誤動作を引き起こす場合がある。つまり、図７に示すように、待機区間から測定区間に切り替えてからしばらくの間はレギュレータ回路の出力電圧が安定せず、デジタル回路（内部回路）に外部電源電圧ＶＤＤに近い電圧が供給されることとなり、デジタル回路の消費電流が増えてしまう。加えて、デジタル回路が誤動作を引き起こす可能性もある。なお、図７において、（ａ）は電源電圧、（ｂ）はレギュレータ内蔵回路からなるＩＣの状態、（ｃ）はレギュレータ回路の出力（出力電圧）、（ｄ）はレギュレータ回路の消費電流、（ｅ）は測定対象回路である内部回路（デジタル回路等）の消費電流である。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、回路全体の平均消費電流を削減しつつ、かつ、安定した間欠動作を実現できる間欠動作回路を提供することを目的とする。 Specifically, for example, when a digital circuit used for measurement is intermittently driven and operated in the order of measurement, standby, measurement, standby, for example, the regulator circuit is turned off in the standby period in order to reduce current consumption. In the case of a conventional circuit when considering a mode in which the current consumption is reduced and the regulator circuit is turned on in the measurement section and a constant voltage (M-VDD) generated from the regulator circuit is supplied to the subsequent measurement circuit. In some cases, an indefinite output is supplied to cause malfunction. That is, as shown in FIG. 7, the output voltage of the regulator circuit is not stable for a while after switching from the standby period to the measurement period, and a voltage close to the external power supply voltage VDD is supplied to the digital circuit (internal circuit). As a result, the current consumption of the digital circuit increases. In addition, the digital circuit may cause a malfunction. In FIG. 7, (a) is the power supply voltage, (b) is the state of the IC comprising the regulator built-in circuit, (c) is the output (output voltage) of the regulator circuit, (d) is the current consumption of the regulator circuit, ( e) is a current consumption of an internal circuit (digital circuit or the like) which is a circuit to be measured.
The present invention has been made in view of such problems, and an object of the present invention is to provide an intermittent operation circuit capable of realizing stable intermittent operation while reducing the average current consumption of the entire circuit. With the goal.

本発明の一態様は、動作区間と待機区間とを繰り返して間欠動作するデジタル回路（例えば図１に示す、デジタル回路２）と、前記動作区間には、外部電源電圧を降圧して生成した所定電圧を供給電圧として前記デジタル回路に供給し、前記待機区間には、前記外部電源電圧を前記供給電圧として前記デジタル回路に供給するレギュレータ回路（例えば図１に示す、レギュレータ回路３）と、を備え、前記レギュレータ回路は、前記外部電源電圧から基準電圧を生成する基準電圧発生回路（例えば図２に示す、基準電圧発生回路２１）と、第一の出力トランジスタ（例えば図２に示す、第一の出力トランジスタＮ１）と当該第一の出力トランジスタに直列に接続される第一の抵抗成分（例えば図２に示す、第一の抵抗成分Ｒ１）とを有する第一のソースフォロワ回路（例えば図２に示す、第一のソースフォロワ回路２３）と、第二の出力トランジスタ（例えば図２に示す、第二の出力トランジスタＮ２）と当該第二の出力トランジスタに直列に接続される第二の抵抗成分（例えば図２に示す、第二の抵抗成分Ｒ２）とを有し前記供給電圧を出力する第二のソースフォロワ回路（例えば図２に示す、第二のソースフォロワ回路２４）と、非反転入力に前記基準電圧が入力され、反転入力に前記第一の出力トランジスタのソースが接続され、出力が前記第一の出力トランジスタのゲート及び前記第二の出力トランジスタのゲートに接続される増幅器（例えば図２に示す、増幅器２２）と、前記外部電源電圧を出力するか前記所定電圧を出力するかを切り替える切り替えスイッチ（例えば図２に示す、第三スイッチＳＷ３）と、を有する間欠動作回路、である。 One embodiment of the present invention includes a digital circuit (for example, the digital circuit 2 shown in FIG. 1) that intermittently operates in an operation period and a standby period, and a predetermined voltage generated by stepping down an external power supply voltage in the operation period. A regulator circuit (for example, regulator circuit 3 shown in FIG. 1) that supplies a voltage to the digital circuit as a supply voltage and supplies the external power supply voltage to the digital circuit as the supply voltage in the standby period. The regulator circuit includes a reference voltage generation circuit (for example, a reference voltage generation circuit 21 shown in FIG. 2) that generates a reference voltage from the external power supply voltage, and a first output transistor (for example, a first voltage shown in FIG. 2). Output transistor N1) and a first resistance component (for example, first resistance component R1 shown in FIG. 2) connected in series to the first output transistor. Source follower circuit (for example, the first source follower circuit 23 shown in FIG. 2), a second output transistor (for example, the second output transistor N2 shown in FIG. 2), and the second output transistor in series. A second source follower circuit (for example, the second source follower shown in FIG. 2) having a second resistance component (for example, the second resistance component R2 shown in FIG. 2) to be connected and outputting the supply voltage. Circuit 24), the reference voltage is input to the non-inverting input, the source of the first output transistor is connected to the inverting input, and the output is the gate of the first output transistor and the gate of the second output transistor. And an selector switch (for example, an amplifier 22 shown in FIG. 2) for switching between outputting the external power supply voltage or outputting the predetermined voltage Shown in 2, the intermittent operation circuit having a third switch SW3), a, a.

前記切り替えスイッチは、前記第二の出力トランジスタのゲートに前記外部電源電圧を供給するか否かを切り替えるスイッチであってよい。
前記デジタル回路は、前記動作区間と前記待機区間とを切り替える制御信号を生成する制御信号生成回路（例えば図１に示す、制御信号生成回路１１）と、デジタル演算回路（例えば図１に示す、デジタル演算回路１２）と、を有し、前記制御信号生成回路は、前記待機区間では、前記デジタル演算回路がパワーダウン状態となり、前記レギュレータ回路が前記デジタル回路に前記外部電源電圧を前記供給電圧として供給するように制御を行い、前記動作区間では、前記レギュレータ回路が前記デジタル回路に前記所定電圧を前記供給電圧として供給するように制御を行うものであってよい。 The changeover switch may be a switch for switching whether to supply the external power supply voltage to the gate of the second output transistor.
The digital circuit includes a control signal generation circuit (for example, the control signal generation circuit 11 shown in FIG. 1) that generates a control signal for switching between the operation period and the standby period, and a digital arithmetic circuit (for example, the digital signal shown in FIG. 1). The control signal generation circuit is in a power-down state during the standby period, and the regulator circuit supplies the external power supply voltage to the digital circuit as the supply voltage. In the operation period, the regulator circuit may control the digital circuit to supply the predetermined voltage as the supply voltage.

前記待機区間では、前記外部電源電圧によって前記制御信号生成回路が駆動されてもよい。
前記第一のソースフォロワ回路は、前記第一の抵抗成分を接地電位に接続するかしないかを切り替える第一のスイッチ（例えば図２に示す、第一スイッチＳＷ１）をさらに有し、前記第二のソースフォロワ回路は、前記第二の抵抗成分を接地電位に接続するかしないかを切り替える第二のスイッチ（例えば図２に示す、第二スイッチＳＷ２）をさらに有していてよい。 In the standby period, the control signal generation circuit may be driven by the external power supply voltage.
The first source follower circuit further includes a first switch (for example, a first switch SW1 shown in FIG. 2) for switching whether or not the first resistance component is connected to a ground potential. The source follower circuit may further include a second switch (for example, a second switch SW2 shown in FIG. 2) for switching whether or not the second resistance component is connected to the ground potential.

前記基準電圧発生回路に前記外部電源電圧を供給するかしないかを切り替える第四のスイッチ（例えば図２に示す、第四スイッチＳＷ４）と、前記増幅器に前記外部電源電圧を供給するかしないかを切り替える第五のスイッチ（例えば図２に示す、第五スイッチＳＷ５）と、をさらに備えていてよい。
前記制御信号生成回路は、前記待機区間では、前記外部電源電圧が前記供給電圧として出力されるように前記各スイッチを切り替えるようになっていてよい。 A fourth switch (for example, a fourth switch SW4 shown in FIG. 2) for switching whether or not to supply the external power supply voltage to the reference voltage generation circuit, and whether or not to supply the external power supply voltage to the amplifier. A fifth switch (for example, a fifth switch SW5 shown in FIG. 2) to be switched may be further provided.
The control signal generation circuit may switch the switches so that the external power supply voltage is output as the supply voltage in the standby period.

前記待機区間では、前記第一のスイッチ、前記第二のスイッチ、前記第四のスイッチ及び前記第五のスイッチをＯＦＦとし、前記切り替えスイッチをＯＮとし、前記動作区間では、前記第一のスイッチ、前記第二のスイッチ、前記第四のスイッチ及び前記第五のスイッチをＯＮとし前記切り替えスイッチをＯＦＦとするようになっていてよい。
さらに、センサ（例えば図５に示す、赤外線センサ３１）、を備え、前記センサによる測定を行って前記デジタル回路を動作させる前記動作区間では、前記レギュレータ回路をパワーアップ状態とし、前記センサによる測定を行わず前記デジタル回路を待機させる前記待機区間では、前記レギュレータ回路をパワーダウン状態とするようになっていてよい。 In the standby section, the first switch, the second switch, the fourth switch and the fifth switch are turned off, the changeover switch is turned on, and in the operation section, the first switch, The second switch, the fourth switch, and the fifth switch may be turned on and the changeover switch may be turned off.
Furthermore, the sensor circuit (for example, the infrared sensor 31 shown in FIG. 5) is provided, and in the operation section in which the measurement is performed by the sensor and the digital circuit is operated, the regulator circuit is in a power-up state, and the measurement by the sensor is performed. The regulator circuit may be in a power-down state in the standby period in which the digital circuit is kept on standby without being performed.

本発明の一態様によれば、間欠動作する回路において、回路全体の平均消費電流を削減しつつ、かつ、安定した間欠動作を実現することができる。 According to one embodiment of the present invention, a stable intermittent operation can be realized in a circuit that operates intermittently while reducing the average current consumption of the entire circuit.

本発明にかかる間欠動作回路の一例を示す構成図である。It is a block diagram which shows an example of the intermittent operation circuit concerning this invention. レギュレータ回路の動作説明に供する構成図の一例である。It is an example of the block diagram provided for operation | movement description of a regulator circuit. レギュレータ回路の動作説明に供する構成図の一例である。It is an example of the block diagram provided for operation | movement description of a regulator circuit. 本発明の動作説明に供するタイミングチャートの一例である。It is an example of the timing chart with which it uses for operation | movement description of this invention. 本発明を適用した赤外線センサ装置の一例を示す構成図である。It is a block diagram which shows an example of the infrared sensor apparatus to which this invention is applied. 従来のレギュレータ内蔵回路の一例を示す構成図である。It is a block diagram which shows an example of the conventional regulator built-in circuit. 従来のレギュレータ内蔵回路の動作説明に供するタイミングチャートの一例である。It is an example of the timing chart with which it uses for description of operation | movement of the conventional regulator built-in circuit.

以下、図面を参照して本発明の実施形態について説明する。
＜本実施形態＞
図１は、本実施形態における間欠動作回路１の一例を示す概略構成図である。間欠動作回路１は、図１に示すように、デジタル回路２と、このデジタル回路２に電圧供給を行なうレギュレータ回路３と、を備える。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<This embodiment>
FIG. 1 is a schematic configuration diagram illustrating an example of an intermittent operation circuit 1 according to the present embodiment. As shown in FIG. 1, the intermittent operation circuit 1 includes a digital circuit 2 and a regulator circuit 3 that supplies voltage to the digital circuit 2.

デジタル回路２は、動作区間と待機区間とを繰り返して間欠動作する回路であって、制御信号生成回路１１とデジタル演算回路１２とを備える。制御信号生成回路１１は、動作区間および待機区間に同期した制御信号を生成し、デジタル演算回路１２およびレギュレータ回路３を制御する。すなわち、制御信号生成回路１１は、動作区間であるときには制御信号としてパワーアップ信号を生成し、待機区間であるときには制御信号としてパワーダウン信号を生成し、これら制御信号をデジタル演算回路１２およびレギュレータ回路３に出力する。 The digital circuit 2 is a circuit that operates intermittently by repeating an operation interval and a standby interval, and includes a control signal generation circuit 11 and a digital arithmetic circuit 12. The control signal generation circuit 11 generates a control signal synchronized with the operation period and the standby period, and controls the digital arithmetic circuit 12 and the regulator circuit 3. That is, the control signal generation circuit 11 generates a power-up signal as a control signal when it is in the operation period, generates a power-down signal as a control signal when it is in the standby period, and outputs these control signals to the digital arithmetic circuit 12 and the regulator circuit. 3 is output.

デジタル演算回路１２は、制御信号生成回路１１からの制御信号に応じて動作し、パワーアップ信号を入力したときには動作区間と認識して所定の演算動作を行ない、パワーダウン信号を入力したときには待機区間と認識してパワーダウン状態（つまり演算動作を行なわない状態）となる。
レギュレータ回路３は、制御信号生成回路１１からの制御信号に応じて動作し、パワーアップ信号を入力したときには動作区間と認識して外部電源電圧ＶＤＤを所定電圧に降圧してデジタル回路２への供給電圧ＤＩＧ−ＶＤＤとして出力し、パワーダウン信号を入力したときには待機区間と認識して降圧動作は行なわずに外部電源電圧ＶＤＤを供給電圧ＤＩＧ−ＶＤＤとして出力する。 The digital arithmetic circuit 12 operates according to the control signal from the control signal generation circuit 11, recognizes it as an operation section when a power-up signal is input, performs a predetermined arithmetic operation, and waits when a power-down signal is input Recognizing this, a power-down state (that is, a state in which no operation is performed) is entered.
The regulator circuit 3 operates in response to the control signal from the control signal generation circuit 11. When a power-up signal is input, the regulator circuit 3 recognizes it as an operation section and steps down the external power supply voltage VDD to a predetermined voltage and supplies it to the digital circuit 2. When the power down signal is input, it is recognized as a standby section, and the external power supply voltage VDD is output as the supply voltage DIG-VDD without performing the step-down operation.

図２は、レギュレータ回路３の一例を示す概略構成図である。
図２に示すように、レギュレータ回路３は、外部電源電圧ＶＤＤを降圧して基準電圧Ｍ−ＶＤＤを生成する基準電圧発生回路２１と、増幅器（比較回路）２２と、第一のソースフォロワ回路２３および第二のソースフォロワ回路２４と、を備える。
第一のソースフォロワ回路２３は、ドレインが外部電源電圧ＶＤＤの電位に接続されるＮチャネル型ＭＯＳトランジスタからなる第一の出力トランジスタＮ１と、第一の出力トランジスタＮ１のソースに一端が接続される第一の抵抗成分Ｒ１と、を備え、第一の抵抗成分Ｒ１の他端は第一スイッチＳＷ１を介して接地電位に接続される。 FIG. 2 is a schematic configuration diagram illustrating an example of the regulator circuit 3.
As shown in FIG. 2, the regulator circuit 3 includes a reference voltage generation circuit 21 that generates a reference voltage M-VDD by stepping down the external power supply voltage VDD, an amplifier (comparison circuit) 22, and a first source follower circuit 23. And a second source follower circuit 24.
The first source follower circuit 23 has one end connected to the first output transistor N1 composed of an N-channel MOS transistor whose drain is connected to the potential of the external power supply voltage VDD, and to the source of the first output transistor N1. A first resistance component R1, and the other end of the first resistance component R1 is connected to the ground potential via the first switch SW1.

第二のソースフォロワ回路２４は、ドレインが、外部電源電圧ＶＤＤの電位に接続されるＮチャネル型ＭＯＳトランジスタからなる第二の出力トランジスタＮ２と第二の出力トランジスタＮ２のソースに一端が接続される第二の抵抗成分Ｒ２とを備え、第二の抵抗成分Ｒ２の他端は第二スイッチＳＷ２を介して接地電位に接続される。
増幅器２２の非反転入力端子には、基準電圧発生回路２１から出力される基準電圧Ｍ−ＶＤＤが入力され、反転入力端子には、第一のソースフォロワ回路２３の第一の出力トランジスタＮ１のソース（以下、Ａ点という。）が接続される。 One end of the second source follower circuit 24 is connected to the sources of the second output transistor N2 and the second output transistor N2 that are N-channel MOS transistors whose drains are connected to the potential of the external power supply voltage VDD. And the other end of the second resistance component R2 is connected to the ground potential via the second switch SW2.
The reference voltage M-VDD output from the reference voltage generation circuit 21 is input to the non-inverting input terminal of the amplifier 22, and the source of the first output transistor N1 of the first source follower circuit 23 is input to the inverting input terminal. (Hereinafter referred to as point A) is connected.

増幅器２２の出力は、第一の出力トランジスタＮ１および第二の出力トランジスタＮ２のゲートに接続される。
また、第二のソースフォロワ回路２４の第二の出力トランジスタＮ２のソース（以下、Ｂ点という。）と接地電位との間に電圧効果を抑制するための負荷容量Ｃ１が接続され、点Ｂの電位が、供給電圧ＤＩＧ−ＶＤＤとして出力される。 The output of the amplifier 22 is connected to the gates of the first output transistor N1 and the second output transistor N2.
A load capacitor C1 for suppressing a voltage effect is connected between the source of the second output transistor N2 (hereinafter referred to as B point) of the second source follower circuit 24 and the ground potential. The potential is output as the supply voltage DIG-VDD.

さらに、増幅器２２の出力端（以下、Ａ′点という。）と外部電源電圧ＶＤＤの電位との間に、デジタル回路２に対して外部電源電圧ＶＤＤを出力するか、基準電圧Ｍ−ＶＤＤを出力するかを切り替える第三スイッチＳＷ３が介挿され、基準電圧発生回路２１と外部電源電圧ＶＤＤの電位との間に第四スイッチＳＷ４が介挿され、増幅器２２と外部電源電圧ＶＤＤの電位との間に第五スイッチＳＷ５が介挿される。これら第一〜第五スイッチＳＷ１〜ＳＷ５は、制御信号生成回路１１からの制御信号に応じてオンオフ制御される。 Further, the external power supply voltage VDD is output to the digital circuit 2 or the reference voltage M-VDD is output between the output terminal of the amplifier 22 (hereinafter referred to as the A ′ point) and the potential of the external power supply voltage VDD. A third switch SW3 for switching between the reference voltage generation circuit 21 and the potential of the external power supply voltage VDD is inserted, and a fourth switch SW4 is interposed between the potential of the amplifier 22 and the external power supply voltage VDD. The fifth switch SW5 is inserted in These first to fifth switches SW <b> 1 to SW <b> 5 are on / off controlled in accordance with a control signal from the control signal generation circuit 11.

すなわち動作期間には、制御信号生成回路１１から制御信号としてパワーアップ信号が出力され、図２に示すように、第一スイッチＳＷ１、第二スイッチＳＷ２、第四スイッチＳＷ４、第五スイッチＳＷ５はＯＮ、第三スイッチＳＷ３はＯＦＦ状態となる。一方、待機期間には、制御信号生成回路１１から制御信号としてパワーダウン信号が出力され、図３に示すように、第一スイッチＳＷ１、第二スイッチＳＷ２、第四スイッチＳＷ４、第五スイッチＳＷ５はＯＦＦ、第三スイッチＳＷ３はＯＮ状態となる。 That is, during the operation period, a power-up signal is output as a control signal from the control signal generation circuit 11, and the first switch SW1, the second switch SW2, the fourth switch SW4, and the fifth switch SW5 are ON as shown in FIG. The third switch SW3 is turned off. On the other hand, during the standby period, a power down signal is output as a control signal from the control signal generation circuit 11, and as shown in FIG. 3, the first switch SW1, the second switch SW2, the fourth switch SW4, and the fifth switch SW5 OFF, the third switch SW3 is in the ON state.

＜動作区間＞
次に、動作区間での間欠動作回路１の動作を説明する。
制御信号生成回路１１は、デジタル回路２を動作させる動作区間および待機状態とする待機区間に応じて、制御信号をデジタル演算回路１２およびレギュレータ回路３に出力し、待機区間から動作区間への切り替わりタイミングで、制御信号としてパワーアップ信号を出力する。
図２に示すように、レギュレータ回路３は、パワーアップ信号を受信すると、第一スイッチＳＷ１、第二スイッチＳＷ２、第四スイッチＳＷ４、第五スイッチＳＷ５がＯＮし、第三スイッチＳＷ３がＯＦＦする。 <Operation section>
Next, the operation of the intermittent operation circuit 1 in the operation section will be described.
The control signal generation circuit 11 outputs a control signal to the digital arithmetic circuit 12 and the regulator circuit 3 in accordance with an operation period in which the digital circuit 2 is operated and a standby period in which the digital circuit 2 is in a standby state, and switching timing from the standby period to the operation period. Then, a power-up signal is output as a control signal.
As shown in FIG. 2, when the regulator circuit 3 receives the power-up signal, the first switch SW1, the second switch SW2, the fourth switch SW4, and the fifth switch SW5 are turned on, and the third switch SW3 is turned off.

第四スイッチＳＷ４と第五スイッチＳＷ５とがＯＮしていることで、基準電圧発生回路２１および増幅器２２に外部電源電圧ＶＤＤが供給される。
また第一スイッチＳＷ１と第二スイッチＳＷ２とがＯＮしていることで、第一のソースフォロワ回路２３および第二のソースフォロワ回路２４に出力電流が流れる。
基準電圧発生回路２１が、外部電源電圧ＶＤＤを降圧して基準電圧Ｍ−ＶＤＤを生成し、基準電圧Ｍ−ＶＤＤは増幅器２２の非反転入力端子に入力される。増幅器２２は仮想接地されていることから、点Ａの電圧が基準電圧発生回路２１で生成された基準電圧Ｍ−ＶＤＤと一致するように調整される。そして、Ａ点の電圧（基準電圧Ｍ−ＶＤＤ）と抵抗成分Ｒ１とにより、第一のソースフォロワ回路に流れる電流Ｉ１が決まり、第一の出力トランジスタＮ１のゲート（以下、Ａ′点という。）の電圧が決まる。そして、第二のソースフォロワ回路２４に流れる電流Ｉ２が決まるため、抵抗成分Ｒ２と電流Ｉ２とにより、出力電圧（Ｂ点の電圧）が決まる。
Ｉ１＝Ｉ２、Ｒ１＝Ｒ２となるように設定することで、第二のソースフォロワ回路２４の出力電圧はＡ点と同じ電圧となり、基準電圧Ｍ−ＶＤＤが供給電圧ＤＩＧ−ＶＤＤとして出力される。 Since the fourth switch SW4 and the fifth switch SW5 are ON, the external power supply voltage VDD is supplied to the reference voltage generation circuit 21 and the amplifier 22.
Further, since the first switch SW1 and the second switch SW2 are ON, an output current flows through the first source follower circuit 23 and the second source follower circuit 24.
The reference voltage generation circuit 21 steps down the external power supply voltage VDD to generate the reference voltage M-VDD, and the reference voltage M-VDD is input to the non-inverting input terminal of the amplifier 22. Since the amplifier 22 is virtually grounded, the voltage at the point A is adjusted so as to coincide with the reference voltage M-VDD generated by the reference voltage generation circuit 21. Then, the current I1 flowing through the first source follower circuit is determined by the voltage at the point A (reference voltage M-VDD) and the resistance component R1, and the gate of the first output transistor N1 (hereinafter referred to as point A '). The voltage of is determined. Since the current I2 flowing through the second source follower circuit 24 is determined, the output voltage (voltage at point B) is determined by the resistance component R2 and the current I2.
By setting so that I1 = I2 and R1 = R2, the output voltage of the second source follower circuit 24 becomes the same voltage as point A, and the reference voltage M-VDD is output as the supply voltage DIG-VDD.

＜待機区間＞
一方、制御信号生成回路１１は、動作区間からデジタル回路２を待機状態とする待機区間への切り替わりタイミングで、制御信号としてパワーダウン信号をデジタル演算回路１２およびレギュレータ回路３に出力する。
レギュレータ回路３は、図３に示すように、パワーダウン信号を受信すると、第三スイッチＳＷ３がＯＮし、第一スイッチＳＷ１、第二スイッチＳＷ２、第四スイッチＳＷ４、第五スイッチＳＷ５がＯＦＦする。
第四スイッチＳＷ４と第五スイッチＳＷ５がＯＦＦすることで、基準電圧発生回路２１と増幅器２２に外部電源電圧ＶＤＤが供給されず、パワーダウン状態となり、その出力は不定出力となる。 <Standby section>
On the other hand, the control signal generation circuit 11 outputs a power-down signal as a control signal to the digital arithmetic circuit 12 and the regulator circuit 3 at the switching timing from the operation period to the standby period in which the digital circuit 2 is set in the standby state.
As shown in FIG. 3, when the regulator circuit 3 receives the power-down signal, the third switch SW3 is turned on, and the first switch SW1, the second switch SW2, the fourth switch SW4, and the fifth switch SW5 are turned off.
When the fourth switch SW4 and the fifth switch SW5 are turned off, the external power supply voltage VDD is not supplied to the reference voltage generation circuit 21 and the amplifier 22, and the power-down state is set, and the output becomes an indefinite output.

また、第一スイッチＳＷ１および第二スイッチＳＷ２がＯＦＦしていることで、第一のソースフォロワ回路２３と第二のソースフォロワ回路２４には、出力電流が流れない。
第三スイッチＳＷ３がＯＮすることで、第一および第二の出力トランジスタＮ１及びＮ２のゲートに外部電源電圧ＶＤＤが供給されて、ＯＮ状態となる。そのため、出力電圧（点Ｂの電圧）は、外部電源電圧（ＶＤＤ）と同等の電圧となる。 Further, since the first switch SW1 and the second switch SW2 are OFF, no output current flows through the first source follower circuit 23 and the second source follower circuit 24.
When the third switch SW3 is turned on, the external power supply voltage VDD is supplied to the gates of the first and second output transistors N1 and N2, and the third switch SW3 is turned on. Therefore, the output voltage (voltage at point B) is equivalent to the external power supply voltage (VDD).

そして、待機区間が終了して動作区間に切り替える場合には、制御信号生成回路１１は、制御信号としてパワーアップ信号をデジタル演算回路１２およびレギュレータ回路３に出力する。
その結果、デジタル演算回路１２およびレギュレータ回路３はパワーアップ状態に切り替わり、レギュレータ回路３は、基準電圧Ｍ−ＶＤＤを供給電圧ＤＩＧ−ＶＤＤとして出力する。 When the standby period ends and the operation period is switched, the control signal generation circuit 11 outputs a power-up signal to the digital arithmetic circuit 12 and the regulator circuit 3 as a control signal.
As a result, the digital arithmetic circuit 12 and the regulator circuit 3 are switched to the power-up state, and the regulator circuit 3 outputs the reference voltage M-VDD as the supply voltage DIG-VDD.

＜タイミングチャート＞
図４に、デジタル回路２が、間欠動作を行なって例えば測定処理を行なう場合の、測定（動作）区間／待機区間における、レギュレータ回路３から出力される供給電圧ＤＩＧ−ＶＤＤ（図４（ｃ））及びレギュレータ回路３の消費電流（図４（ｄ））を示す。なお、図４において、（ａ）は外部電源電圧、（ｂ）はデジタル回路２およびレギュレータ回路３を備えてなるＩＣの状態、（ｅ）は測定回路として動作するデジタル回路２の消費電流を表したものである。なお、図４に示すように、間欠動作回路１では、動作区間および待機区間ではない命令待ちの状態では、第三スイッチＳＷ３をＯＮ、第一スイッチＳＷ１、第二スイッチＳＷ２、第四スイッチＳＷ４、第五スイッチＳＷ５をＯＦＦとし、レギュレータ回路３およびデジタル演算回路１２はパワーダウン状態とし、外部電源電圧ＶＤＤと同等の電圧を供給電圧ＤＩＧ−ＶＤＤとしてデジタル回路２に供給し、制御信号生成回路１１ではこの供給電圧ＤＩＧ−ＶＤＤを電源電圧として作動する。 <Timing chart>
FIG. 4 shows the supply voltage DIG-VDD output from the regulator circuit 3 in the measurement (operation) section / standby section when the digital circuit 2 performs an intermittent operation, for example, to perform measurement processing (FIG. 4C). ) And current consumption of the regulator circuit 3 (FIG. 4D). 4A shows the external power supply voltage, FIG. 4B shows the state of the IC including the digital circuit 2 and the regulator circuit 3, and FIG. 4E shows the current consumption of the digital circuit 2 operating as the measurement circuit. It is a thing. As shown in FIG. 4, in the intermittent operation circuit 1, the third switch SW3 is turned on, the first switch SW1, the second switch SW2, the fourth switch SW4, The fifth switch SW5 is turned OFF, the regulator circuit 3 and the digital arithmetic circuit 12 are set in a power-down state, and a voltage equivalent to the external power supply voltage VDD is supplied to the digital circuit 2 as the supply voltage DIG-VDD. The supply voltage DIG-VDD operates as a power supply voltage.

図４（ｃ）に示すように、待機区間から測定区間に切り替える際に、レギュレータ回路３の出力電圧は、高速に安定化する。そのため、安定した間欠動作を実現でき、さらに、測定回路としてのデジタル回路２には高速に安定化した基準電圧Ｍ−ＶＤＤが供給されるため、図７に示す従来のようにデジタル回路２での消費電流が増加することを回避することができる。したがって、本実施形態の間欠動作回路１は、平均消費電流も少ない。また、待機区間においては、消費電流はほぼ０μＡとなり、回路全体としての平均消費電流を低減できる。 As shown in FIG. 4C, when switching from the standby period to the measurement period, the output voltage of the regulator circuit 3 is stabilized at high speed. Therefore, stable intermittent operation can be realized, and furthermore, the digital circuit 2 as the measurement circuit is supplied with the stabilized reference voltage M-VDD at high speed, so that the conventional digital circuit 2 shown in FIG. An increase in current consumption can be avoided. Therefore, the intermittent operation circuit 1 of the present embodiment has a small average current consumption. In the standby period, the current consumption is approximately 0 μA, and the average current consumption of the entire circuit can be reduced.

＜効果＞
このように、本実施形態では、待機区間では、第三スイッチＳＷ３をＯＮとして外部電源電圧ＶＤＤと同等の電圧を供給電圧ＤＩＧ−ＶＤＤとしてデジタル回路２に出力し、動作区間では第三スイッチＳＷ３をＯＦＦとして、外部電源電圧ＶＤＤを降圧した基準電圧Ｍ−ＶＤＤを出力する。動作区間はレギュレータ回路３で発生させた外部電源電圧ＶＤＤを降圧した基準電圧Ｍ−ＶＤＤでデジタル回路２を駆動させることで、外部電源電圧ＶＤＤで駆動する場合と比較して消費電流を削減する。一方、待機区間は、デジタル回路２の大部分が動作しないことからレギュレータ回路３をパワーダウンし、外部電源電圧ＶＤＤでデジタル回路２の制御信号生成回路１１を動作させることで、消費電流を削減する。これにより、間欠動作回路全体としての平均消費電流を削減することができる。 <Effect>
Thus, in the present embodiment, in the standby period, the third switch SW3 is turned on and a voltage equivalent to the external power supply voltage VDD is output to the digital circuit 2 as the supply voltage DIG-VDD, and in the operation period, the third switch SW3 is turned on. The reference voltage M-VDD obtained by stepping down the external power supply voltage VDD is output as OFF. In the operation period, the digital circuit 2 is driven by the reference voltage M-VDD obtained by stepping down the external power supply voltage VDD generated by the regulator circuit 3, thereby reducing current consumption as compared with the case of driving by the external power supply voltage VDD. On the other hand, in the standby period, since most of the digital circuit 2 does not operate, the regulator circuit 3 is powered down, and the control signal generation circuit 11 of the digital circuit 2 is operated with the external power supply voltage VDD, thereby reducing current consumption. . Thereby, the average current consumption as the whole intermittent operation circuit can be reduced.

また、第一のソースフォロワ回路２３と増幅器２２とで形成されるループと、レギュレータ回路３の外部回路であるデジタル回路２へ出力する第二のソースフォロワ回路２４とが分離されているため、ループが安定するまでにかかる時間と、外部の負荷容量Ｃ１を駆動する時間とを分離することができ供給電圧ＤＩＧ−ＶＤＤが高速に安定化する。
また、本実施形態では、出力段となるソースフォロワ回路が２段構成であり、前段と後段とが分離されている。そのため、出力電圧の出力時に、第一のソースフォロワ回路２３の出力電圧が外乱や後段の駆動によって揺れたとしても、第二のソースフォロワ回路２４は前段と回路が分離されているため、変動することなく安定して出力電圧を供給し続けることもできる。 Further, since the loop formed by the first source follower circuit 23 and the amplifier 22 and the second source follower circuit 24 that outputs to the digital circuit 2 that is an external circuit of the regulator circuit 3 are separated, the loop Can be separated from the time taken to stabilize the external load capacitance C1, and the supply voltage DIG-VDD is stabilized at high speed.
In this embodiment, the source follower circuit serving as the output stage has a two-stage configuration, and the front stage and the rear stage are separated. For this reason, even when the output voltage of the first source follower circuit 23 fluctuates due to a disturbance or driving in the subsequent stage when the output voltage is output, the second source follower circuit 24 varies because the circuit is separated from the previous stage. It is also possible to continue supplying the output voltage stably without any problem.

さらに、デジタル回路２に安定した電圧供給を行なうことができるため、デジタル回路２が誤動作を起こすことなく安定した動作を実現することができる。
また、第三スイッチＳＷ３を、増幅器２２と第一のソースフォロワ回路２３との間に設けている。そのため、例えば第三スイッチＳＷ３を、第二のソースフォロワ回路２４の出力端（Ｂ点）と外部電源電圧ＶＤＤの電位との間に設け、第二のソースフォロワ回路２４の出力端を外部電源電圧ＶＤＤに接続することで、供給電圧ＤＩＧ−ＶＤＤとして外部電源電圧ＶＤＤを供給する構成とする場合に比較して、外部電源電圧ＶＤＤを駆動するためのスイッチのサイズを大きくする必要がない。そのため、第三スイッチＳＷ３のサイズを小さくして、第一の出力トランジスタＮ１を測定動作時と待機動作時とで共通化して使用することが可能となり、小面積化できる。 Further, since a stable voltage supply can be performed to the digital circuit 2, it is possible to realize a stable operation without causing the digital circuit 2 to malfunction.
A third switch SW3 is provided between the amplifier 22 and the first source follower circuit 23. Therefore, for example, the third switch SW3 is provided between the output terminal (point B) of the second source follower circuit 24 and the potential of the external power supply voltage VDD, and the output terminal of the second source follower circuit 24 is connected to the external power supply voltage. By connecting to VDD, it is not necessary to increase the size of the switch for driving the external power supply voltage VDD as compared with the case of supplying the external power supply voltage VDD as the supply voltage DIG-VDD. Therefore, the size of the third switch SW3 can be reduced, and the first output transistor N1 can be used in common for the measurement operation and the standby operation, and the area can be reduced.

＜変形例＞
なお、後段の第二の出力トランジスタＮ２のサイズを大きくし、電流の駆動力を持たせることで、出力電圧（Ｂ点の電圧）をより高速に安定させることもできる。
また、本実施形態では、第三スイッチＳＷ３は、第二の出力トランジスタＮ２のゲートを外部電源電圧ＶＤＤの電位に接続するかしないかを切り替える構成であってもよい。それにより、レギュレータ回路３の出力端を直接外部電源電圧ＶＤＤの電位に接続し、これを供給電圧ＤＩＧ−ＶＤＤとするためのスイッチを設ける構成に比べて、スイッチの大きさを小さくすることができる。 <Modification>
The output voltage (voltage at point B) can be stabilized at a higher speed by increasing the size of the second output transistor N2 in the subsequent stage and providing a current driving capability.
In the present embodiment, the third switch SW3 may be configured to switch whether or not to connect the gate of the second output transistor N2 to the potential of the external power supply voltage VDD. As a result, the size of the switch can be reduced as compared with a configuration in which the output terminal of the regulator circuit 3 is directly connected to the potential of the external power supply voltage VDD and a switch for setting the output terminal to the supply voltage DIG-VDD is provided. .

なお、本実施形態において、待機区間にレギュレータ回路３から出力される外部電源電圧ＶＤＤと同等の電圧とは、外部電源電圧ＶＤＤおよび外部電源電圧ＶＤＤに近い電圧も含み、例えば、出力トランジスタ（例えばＮ１、Ｎ２）の閾値電圧分降下した電圧であってもよい。
また、本実施形態において、ソースフォロアの段数は複数段であっても構わない。
また、図２では、第一、第二の出力トランジスタとしてＮチャネル型ＭＯＳトランジスタを用いた場合について説明するが、バイポーラ型のトランジスタを用いて構成してもよい。 In the present embodiment, the voltage equivalent to the external power supply voltage VDD output from the regulator circuit 3 in the standby period includes the external power supply voltage VDD and a voltage close to the external power supply voltage VDD, for example, an output transistor (for example, N1). , N2) may be a voltage dropped by the threshold voltage.
In the present embodiment, the number of source follower stages may be plural.
In FIG. 2, the case where N-channel MOS transistors are used as the first and second output transistors will be described. However, bipolar transistors may be used.

＜赤外線センサ装置＞
図５は、本実施形態における間欠動作回路を、間欠動作するセンサ装置に適用したものであり、具体的には赤外線センサを含む赤外線センサ装置３０に適用したものである。
図５に示すように、赤外線センサ装置３０は、赤外線センサ３１と、アナログ回路３２と、デジタル回路３３と、を備える。
赤外線センサ３１は、受光した赤外線に応じて電流を出力する。
アナログ回路３２は、赤外線センサ３１の出力電流を検出し、電圧信号に変換する検出回路３２ａと、外部電源電圧ＶＤＤを降圧して所定の供給電圧ＤＩＧ−ＶＤＤを出力するレギュレータ回路３２ｂと、を備える。 <Infrared sensor device>
FIG. 5 shows an application of the intermittent operation circuit according to the present embodiment to a sensor device that operates intermittently. Specifically, the intermittent operation circuit is applied to an infrared sensor device 30 including an infrared sensor.
As shown in FIG. 5, the infrared sensor device 30 includes an infrared sensor 31, an analog circuit 32, and a digital circuit 33.
The infrared sensor 31 outputs a current according to the received infrared ray.
The analog circuit 32 includes a detection circuit 32a that detects an output current of the infrared sensor 31 and converts it into a voltage signal, and a regulator circuit 32b that steps down the external power supply voltage VDD and outputs a predetermined supply voltage DIG-VDD. .

レギュレータ回路３２ｂは、図１に示すレギュレータ回路３と同様に、後述の制御信号生成回路３３ｂからの制御信号に応じて動作し、制御信号としてパワーアップ信号を受信したときには外部電源電圧ＶＤＤの電圧供給を受けて、動作可能状態となり外部電源電圧ＶＤＤを所定電圧に降圧して供給電圧ＤＩＧ−ＶＤＤを出力する。
一方、制御信号としてパワーダウン信号を受信したときにはレギュレータ回路３２ｂは、パワーダウン状態となり、外部電源電圧ＶＤＤを供給電圧ＤＩＧ−ＶＤＤとして出力する。 Similarly to the regulator circuit 3 shown in FIG. 1, the regulator circuit 32b operates in response to a control signal from a control signal generation circuit 33b described later, and supplies a voltage of the external power supply voltage VDD when a power-up signal is received as the control signal. In response, the external power supply voltage VDD is stepped down to a predetermined voltage and the supply voltage DIG-VDD is output.
On the other hand, when the power down signal is received as the control signal, the regulator circuit 32b enters the power down state and outputs the external power supply voltage VDD as the supply voltage DIG-VDD.

デジタル回路３３は、デジタル演算回路３３ａと、デジタル演算回路３３ａおよびレギュレータ回路３２ｂに制御信号を出力する制御信号生成回路３３ｂと、を備える。デジタル演算回路３３ａは、制御信号生成回路３３ｂからの制御信号に応じて、検出回路３２ａの検出信号に基づき所定の測定処理を行う測定区間と、いずれの処理も行なわない待機状態となる待機区間とを、繰り返し実行する。例えば、制御信号としてパワーアップ信号を受信したときには、測定区間と認識して検出回路３２ａの検出信号をデジタル信号に変換して出力し、このとき検出回路３２ａの出力を一定区間データとして集め、一定区間データに基づきデジタルデータを演算し出力する。一方、デジタル回路３３は、制御信号としてパワーダウン信号を受信したときには待機区間と認識して、検出回路３２ａの出力に対する処理は行なわず待機状態となる。 The digital circuit 33 includes a digital arithmetic circuit 33a and a control signal generation circuit 33b that outputs a control signal to the digital arithmetic circuit 33a and the regulator circuit 32b. The digital arithmetic circuit 33a includes a measurement section in which a predetermined measurement process is performed based on the detection signal of the detection circuit 32a in accordance with a control signal from the control signal generation circuit 33b, and a standby section in which a standby state in which any process is not performed. Are repeatedly executed. For example, when a power-up signal is received as a control signal, it is recognized as a measurement interval, and the detection signal of the detection circuit 32a is converted into a digital signal and output. At this time, the output of the detection circuit 32a is collected as constant interval data, and is constant. Calculate and output digital data based on the interval data. On the other hand, when the digital circuit 33 receives the power down signal as the control signal, the digital circuit 33 recognizes it as a standby section and enters a standby state without performing processing for the output of the detection circuit 32a.

制御信号生成回路３３ｂは、図１に示す制御信号生成回路１１と同様に、制御信号としてパワーアップ信号またはパワーダウン信号を、デジタル演算回路３３ａおよびレギュレータ回路３２ｂに出力する。
制御信号生成回路３３ｂが、検出回路３２ａの出力を集める一定区間の開始タイミングでパワーアップ信号をデジタル演算回路３３ａおよびレギュレータ回路３２ｂに出力すると、レギュレータ回路３２ｂは作動状態となり、外部電源電圧ＶＤＤを基準電圧Ｍ−ＶＤＤに降圧し、供給電圧ＤＩＧ−ＶＤＤとしてデジタル回路３３に出力する。また、デジタル演算回路３３ａは供給電圧ＤＩＧ−ＶＤＤを電力源として作動状態となり、検出回路３２ａの出力を一定区間データとして集め、デジタルデータを出力する。 As with the control signal generation circuit 11 shown in FIG. 1, the control signal generation circuit 33b outputs a power-up signal or a power-down signal as a control signal to the digital arithmetic circuit 33a and the regulator circuit 32b.
When the control signal generation circuit 33b outputs a power-up signal to the digital arithmetic circuit 33a and the regulator circuit 32b at the start timing of a certain interval in which the output of the detection circuit 32a is collected, the regulator circuit 32b is activated and the external power supply voltage VDD is a reference. The voltage is stepped down to the voltage M-VDD and output to the digital circuit 33 as the supply voltage DIG-VDD. In addition, the digital arithmetic circuit 33a is activated by using the supply voltage DIG-VDD as a power source, collects the outputs of the detection circuit 32a as fixed interval data, and outputs digital data.

制御信号生成回路３３ｂは、デジタル演算回路３３ａが、検出回路３２ａの出力を一定区間データを集めデジタルデータとして出力した後のタイミングで、パワーダウン信号をデジタル演算回路３３ａおよびレギュレータ回路３２ｂに出力する。
これにより、レギュレータ回路３２ｂはパワーダウン状態となり、外部電源電圧ＶＤＤが供給電圧ＤＩＧ−ＶＤＤとして出力される。 The control signal generation circuit 33b outputs a power-down signal to the digital arithmetic circuit 33a and the regulator circuit 32b at a timing after the digital arithmetic circuit 33a collects the output of the detection circuit 32a and outputs the data as a digital data.
As a result, the regulator circuit 32b enters a power-down state, and the external power supply voltage VDD is output as the supply voltage DIG-VDD.

つまり、測定区間（動作区間）は、レギュレータ回路３２ｂから基準電圧Ｍ−ＶＤＤがデジタル回路に供給され、待機区間は、外部電源電圧（ＶＤＤ）が供給される。
このような構成とすることによって、赤外線センサ装置３０全体の平均消費電流を削減し、かつ、測定動作時は安定した動作を実現することができる。
赤外線センサ装置３０の使用例としては、ＰＣディスプレイに設けることが挙げられる。赤外線センサ装置３０により人の存在の有無を検知することによって、人がＰＣディスプレイの前に着席した場合はＰＣディスプレイを電源ＯＮし、離席した場合は電源ＯＦＦする動作を自動的に行うことができ、低消費電流を実現可能となる。 That is, in the measurement period (operation period), the reference voltage M-VDD is supplied from the regulator circuit 32b to the digital circuit, and in the standby period, the external power supply voltage (VDD) is supplied.
With such a configuration, the average current consumption of the entire infrared sensor device 30 can be reduced, and a stable operation can be realized during the measurement operation.
An example of use of the infrared sensor device 30 is to provide it on a PC display. By detecting the presence or absence of a person with the infrared sensor device 30, the PC display is automatically turned on when the person is seated in front of the PC display, and the power is turned off when the person leaves the desk. And low current consumption can be realized.

また、このように離席検知を行なう赤外線センサ装置３０の場合、赤外線センサ自身はＰＣディスプレイのＯＮ／ＯＦＦに関わらず、人の離着席を常時検出しているため、その消費電流はディスプレイの消費電流に対して十分小さいことが求められる。そのため、本実施形態の間欠動作回路を備えた赤外線センサ装置が有効である。
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。 Further, in the case of the infrared sensor device 30 that detects the absence of the person in this way, the infrared sensor itself always detects a person's seating regardless of whether the PC display is on or off, so that the current consumption is the consumption of the display. It is required to be sufficiently small with respect to the current. Therefore, the infrared sensor device provided with the intermittent operation circuit of this embodiment is effective.
It should be noted that the scope of the present invention is not limited to the illustrated and described exemplary embodiments, but includes all embodiments that provide the same effects as those intended by the present invention. Further, the scope of the invention can be defined by any desired combination of particular features among all the disclosed features.

１間欠動作回路
２デジタル回路
３レギュレータ回路
１１制御信号生成回路
１２デジタル演算回路
２１基準電圧発生回路
２２増幅器
２３第一のソースフォロワ回路
２４第二のソースフォロワ回路
３０赤外線センサ装置
３１赤外線センサ
３２アナログ回路
３２ａ検出回路
３２ｂレギュレータ回路
３３デジタル回路
３３ａデジタル演算回路
３３ｂ制御信号生成回路 Reference Signs List 1 intermittent operation circuit 2 digital circuit 3 regulator circuit 11 control signal generation circuit 12 digital arithmetic circuit 21 reference voltage generation circuit 22 amplifier 23 first source follower circuit 24 second source follower circuit 30 infrared sensor device 31 infrared sensor 32 analog circuit 32a detection circuit 32b regulator circuit 33 digital circuit 33a digital arithmetic circuit 33b control signal generation circuit

Claims

動作区間と待機区間とを繰り返して間欠動作するデジタル回路と、
前記動作区間には、外部電源電圧を降圧して生成した所定電圧を供給電圧として前記デジタル回路に供給し、前記待機区間には、前記外部電源電圧を前記供給電圧として前記デジタル回路に供給するレギュレータ回路と、を備え、
前記レギュレータ回路は、
前記外部電源電圧から基準電圧を生成する基準電圧発生回路と、
第一の出力トランジスタと当該第一の出力トランジスタに直列に接続される第一の抵抗成分とを有する第一のソースフォロワ回路と、
第二の出力トランジスタと当該第二の出力トランジスタに直列に接続される第二の抵抗成分とを有し前記供給電圧を出力する第二のソースフォロワ回路と、
非反転入力に前記基準電圧が入力され、反転入力に前記第一の出力トランジスタのソースが接続され、出力が前記第一の出力トランジスタのゲート及び前記第二の出力トランジスタのゲートに接続される増幅器と、
前記外部電源電圧を出力するか前記所定電圧を出力するかを切り替える切り替えスイッチと、を有する間欠動作回路。 A digital circuit that intermittently operates by repeating an operation section and a standby section;
A regulator that supplies a predetermined voltage generated by stepping down an external power supply voltage as a supply voltage to the digital circuit during the operation period, and supplies the external power supply voltage as the supply voltage to the digital circuit during the standby period A circuit,
The regulator circuit is:
A reference voltage generation circuit for generating a reference voltage from the external power supply voltage;
A first source follower circuit having a first output transistor and a first resistance component connected in series to the first output transistor;
A second source follower circuit having a second output transistor and a second resistance component connected in series to the second output transistor and outputting the supply voltage;
An amplifier in which the reference voltage is input to the non-inverting input, the source of the first output transistor is connected to the inverting input, and the output is connected to the gate of the first output transistor and the gate of the second output transistor When,
An intermittent operation circuit comprising: a changeover switch that switches between outputting the external power supply voltage or outputting the predetermined voltage.

前記切り替えスイッチは、前記第二の出力トランジスタのゲートに前記外部電源電圧を供給するか否かを切り替えるスイッチである請求項１に記載の間欠動作回路。 The intermittent operation circuit according to claim 1, wherein the changeover switch is a switch for switching whether to supply the external power supply voltage to a gate of the second output transistor.

前記デジタル回路は、前記動作区間と前記待機区間とを切り替える制御信号を生成する制御信号生成回路と、デジタル演算回路と、を有し、
前記制御信号生成回路は、前記待機区間では、前記デジタル演算回路がパワーダウン状態となり、前記レギュレータ回路が前記デジタル回路に前記外部電源電圧を前記供給電圧として供給するように制御を行い、
前記動作区間では、前記レギュレータ回路が前記デジタル回路に前記所定電圧を前記供給電圧として供給するように制御を行う請求項１または請求項２に記載の間欠動作回路。 The digital circuit includes a control signal generation circuit that generates a control signal for switching between the operation period and the standby period, and a digital arithmetic circuit,
The control signal generation circuit performs control so that the digital arithmetic circuit is in a power-down state and the regulator circuit supplies the external power supply voltage to the digital circuit as the supply voltage in the standby period.
3. The intermittent operation circuit according to claim 1, wherein in the operation section, the regulator circuit performs control so that the predetermined voltage is supplied to the digital circuit as the supply voltage. 4.

前記待機区間では、前記外部電源電圧によって前記制御信号生成回路が駆動される請求項３に記載の間欠動作回路。 The intermittent operation circuit according to claim 3, wherein the control signal generation circuit is driven by the external power supply voltage in the standby period.

前記第一のソースフォロワ回路は、前記第一の抵抗成分を接地電位に接続するかしないかを切り替える第一のスイッチをさらに有し、
前記第二のソースフォロワ回路は、前記第二の抵抗成分を接地電位に接続するかしないかを切り替える第二のスイッチをさらに有する請求項１から請求項４のいずれか一項に記載の間欠動作回路。 The first source follower circuit further includes a first switch for switching whether or not the first resistance component is connected to a ground potential;
5. The intermittent operation according to claim 1, wherein the second source follower circuit further includes a second switch for switching whether or not the second resistance component is connected to a ground potential. 6. circuit.

前記基準電圧発生回路に前記外部電源電圧を供給するかしないかを切り替える第四のスイッチと、
前記増幅器に前記外部電源電圧を供給するかしないかを切り替える第五のスイッチと、をさらに備える請求項５に記載の間欠動作回路。 A fourth switch for switching whether or not to supply the external power supply voltage to the reference voltage generation circuit;
The intermittent operation circuit according to claim 5, further comprising: a fifth switch that switches whether to supply the external power supply voltage to the amplifier.

前記制御信号生成回路は、
前記待機区間では、前記外部電源電圧が前記供給電圧として出力されるように前記各スイッチを切り替える請求項６に記載の間欠動作回路。 The control signal generation circuit includes:
The intermittent operation circuit according to claim 6, wherein the switches are switched so that the external power supply voltage is output as the supply voltage in the standby period.

前記待機区間では、前記第一のスイッチ、前記第二のスイッチ、前記第四のスイッチ及び前記第五のスイッチをＯＦＦとし、前記切り替えスイッチをＯＮとし、
前記動作区間では、前記第一のスイッチ、前記第二のスイッチ、前記第四のスイッチ及び前記第五のスイッチをＯＮとし前記切り替えスイッチをＯＦＦとする請求項６又は請求項７に記載の間欠動作回路。 In the standby section, the first switch, the second switch, the fourth switch and the fifth switch are turned off, the changeover switch is turned on,
The intermittent operation according to claim 6 or 7, wherein in the operation section, the first switch, the second switch, the fourth switch, and the fifth switch are turned on and the changeover switch is turned off. circuit.

さらに、センサ、を備え、
前記センサによる測定を行って前記デジタル回路を動作させる前記動作区間では、前記レギュレータ回路をパワーアップ状態とし、
前記センサによる測定を行わず前記デジタル回路を待機させる前記待機区間では、前記レギュレータ回路をパワーダウン状態とする請求項１から請求項８のいずれか一項に記載の間欠動作回路。 And a sensor.
In the operation period in which the digital circuit is operated by performing measurement by the sensor, the regulator circuit is in a power-up state,
The intermittent operation circuit according to any one of claims 1 to 8, wherein the regulator circuit is set in a power-down state in the standby period in which the digital circuit is in a standby state without performing measurement by the sensor.