JP2015138222A

JP2015138222A - レジストパターンの製造方法、配線パターンの製造方法及び配線基板

Info

Publication number: JP2015138222A
Application number: JP2014011104A
Authority: JP
Inventors: 山下　智章; Tomoaki Yamashita; 智章山下; 定夫伊藤; Sadao Ito; 中島　澄子; Sumiko Nakajima; 澄子中島
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Showa Denko Materials Co Ltd
Priority date: 2014-01-24
Filing date: 2014-01-24
Publication date: 2015-07-30
Anticipated expiration: 2034-01-24
Also published as: JP6264900B2

Abstract

【課題】
ＳＡＰ法によって、Ｒａが０．３μｍ以下の絶縁材料の上に、Ｌ／Ｓ＝１５／１５μｍ以下、かつＨ／Ｗ＝１．５以上である矩形の配線を形成する際に、ＤＦＲパターンのトップとボトムの幅の精度が向上し、配線の剥がれが充分に防止される配線パターンの製造方法を提供すること。
【解決手段】
絶縁材料上に銅が形成された構造体の銅表面に、銅よりも貴な金属を離散的に形成する第１の工程と、酸化剤を含むアルカリ性溶液を用いた酸化によって、銅表面に酸化銅(II)を形成する第２の工程と、銅表面にドライフィルムレジストを積層した後に、該ドライフィルムレジストを露光及び現像してレジストパターンを形成する第４の工程と、該レジストパターン間を、非イオン性界面活性剤を含む酸性溶液で処理する第５の工程とを有するレジストパターンの製造方法。
【選択図】図１

Description

本発明は、レジストパターンの製造方法、配線パターンの製造方法及び配線基板に関する。

近年の情報化社会の発展は目覚しく、情報処理機器の分野では、大型、小型を問わず、機器の機能向上が求められている。例えば、民生機器の分野では、パソコン、携帯電話等の機器の小型化、軽量化、高性能化及び高機能化が進められている。一方、産業用機器の分野では、無線基地局、光通信装置、及びサーバ、ルータ等のネットワーク関連機器などについて、先と同様の検討が進められている。また、情報伝達量の増加に伴い、情報処理機器で扱う信号の高周波化が年々進む傾向にあるため、高速処理及び高速伝送技術の開発も進められている。例えば、実装関係では、ＣＰＵ、ＤＳＰ、各種メモリ等のＬＳＩの高速化及び高機能化と共に、新たな高密度実装技術として、システムオンチップ（ＳｏＣ）、システムインパッケージ（ＳｉＰ）等の開発が盛んに行われている。このような状況下、半導体チップ搭載基板及びマザーボードについても、高周波化、高密度配線化及び高機能化に対応する必要がある。それら基板の代表的な材料として、近年、ライン／スペース（Ｌ／Ｓ）＝１５μｍ／１５μｍ以下、アスペクト比（配線厚：Ｈ／配線幅：Ｗ）が１．５以上の微細配線を形成したビルドアップ方式の多層配線基板が使用されている。

基板上の配線の形成は、通常、サブトラクティブ法、又はセミアディティブ（ＳＡＰ）法によって行われる。しかし、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の微細配線を形成するには、後者の方法が好ましい。ＳＡＰによる一般的な配線形成の工程は、最初に、絶縁材料の上に、シード（Ｓ）層となる銅層を形成する。次に、めっきレジスト形成の前処理として通常、銅表面を脱脂、水洗、酸洗、水洗の順に行い、その後、乾燥を行った後、直ちに銅表面に、めっきレジストを形成する。その際に、フィルムタイプであれば、常圧式のラミネートでめっきレジストを形成し、液状タイプであれば、スピンコート又は印刷方式で塗布し、その後、乾燥してめっきレジストを形成する。その後、露光及び現像を行い、レジストパターンを形成する。次に、電気銅めっき、レジスト剥離及びＳ層のエッチングを行うことによって配線を形成する。

上記の方法では、Ｓ層をエッチングする際に、配線も同時にエッチングされるために、Ｌ／Ｓの設計値に対して、Ｌの幅を大きくし、Ｓであるレジストの幅を小さくする補正が必要となる。さらに、Ｓ層のエッチング時間を短縮するために、表面粗さ（Ｒａ）が小さい絶縁材料を使用するのが好ましい。また、その上のＳ層の銅の厚みを薄くするのが好ましい。

上記めっきレジストの形成には、ネガタイプのドライフィルムレジスト（ＤＦＲ）、又はポジタイプの液状レジストが使用される。前者は、３０〜２００ｍJ／ｃｍ^２の条件で露光し、光が透過された部分が硬化し、その後、現像で光が透過されない部分が溶解して、レジストパターンが形成される。後者は、５００〜１５００ｍJ／ｃｍ^２の条件で露光し、光が透過された部分が現像で溶解し、レジストパターンが形成される。

ところで、上記方法で、Ｌ／Ｓ幅の設計値に対する微細配線の寸法精度を上げるためには、レジストパターンの形成が重要である。例えば、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の微細配線の形成においては、銅表面からＤＦＲパターンが剥がれやすくなる。これに対して、銅表面とＤＦＲとの密着力を向上させる方法が検討されている。例えば、特許文献１では、銅表面に、銅よりも貴な金属を形成後、シラン処理を行うことによって、銅表面と絶縁樹脂との密着力を向上させる方法が開示されている。

また、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の微細配線の形成においては、未露光部分を現像する際に、ＤＦＲパターン間が狭くなるので、ＤＦＲを完全に取り除くことが難しい。これに対して、現像後にアルゴン（Ａｒ）プラズマ処理、酸素（Ｏ_２）プラズマ処理、又は、ＡｒとＯ_２の混合プラズマ処理によってレジストの残渣を取り除く方法が検討されている。

さらに、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の微細配線の形成においては、Ｓ層をエッチングの際に、エッチング時間を短縮することが重要である。しかし、配線間が狭くなるほど、Ｓ層に接するエッチング液の循環が遅くなり、エッチングに時間を要する。そのため、配線のエッチング量も多くなり、特に、配線のトップのエッチング量が多くなり、ボトムに対してトップの幅が小さい配線が形成されるため、その寸法精度が低下する。これに対して、Ｓ層のエッチング時間を短縮する方法が検討されている。例えば、特許文献２では、銅箔上に貴金属を付与し、その後湿式エッチングすることによって、貴金属膜がカソード（陰極）、銅箔がアノード（陽極）となって、銅の溶解速度が増大し、高速エッチングを行うことができる方法を開示している。

特開２００４−２５９９３７号公報特開２００２−１６４３９０号公報

ところで、本発明者らの検討により、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の微細配線の形成においては、Ｒａの小さい絶縁材料が用いられ、その上に形成する銅表面は平滑であるため、露光の際に、光の反射によってハレーションが起こる影響から、レジストパターンのトップとボトムの幅の精度を高めることが難しいことが明らかとなった。例えば、図１２に示すようなＲａが０．３μｍ以下の絶縁材料３００の上に、Ｓ層３０１を形成後、ＤＦＲ３０２をラミネートで形成し、その後、ガラスマスク３０３を用いて、光３０４を照射（露光）すると、ハレーションの影響で、ガラスマスク３０３で覆われているＤＦＲ３０２のうちＳ層３０１近傍の部分にも光が照射される。このため、本来光硬化されるべきでない部分も光硬化されてしまうため、ボトムと比較してトップの幅が大きいレジストパターン３０５が形成される。一方で、図１３に示すように、ポジタイプの液状レジスト３０６をスピンコートで形成し、その後、光３０４を照射（露光）すると、上記の場合と同様にガラスマスク３０３で覆われている液状レジスト３０６のうちＳ層３０１近傍の部分にも光が照射される。このため、本来除去されるべきでない部分も現像により除去されてしまうため、ＤＦＲを用いた場合とは逆に、ボトムと比較してトップの幅が小さいレジストパターン３０７が形成される。ポジタイプの液状レジストは露光量が大きいため、ＤＦＲと比較して、露光時の反射の影響が大きく、Ｈ／Ｗ＝１．５以上の微細配線を形成するにはＤＦＲの方が好ましい。

また、上述のプラズマ処理によってレジストの残渣を取り除く方法については、ＤＦＲの残渣の量に応じて、プラズマの処理時間を長くするか、あるいは、エネルギーを高くする等といった対応をとる必要がある。そのため、ＤＦＲパターン自体が硬化しクラックが発生する、あるいはＤＦＲの剥離が難しく配線形成が困難である等といった問題が生じるおそれがある。

したがって、本発明は、上記従来の方法で見られる問題点を改善するためになされたものであり、ＳＡＰ法によって、Ｒａが０．３μｍ以下の絶縁材料の上に、Ｌ／Ｓ＝１５／１５μｍ以下、かつＨ／Ｗ＝１．５以上である矩形の配線を形成する際に、ＤＦＲパターンのトップとボトムの幅の精度が向上し、配線の剥がれが充分に防止される配線パターンの製造方法を提供することを目的とする。さらに本発明は、該配線パターンの製造方法に適用可能なレジストパターンの製造方法、及び該配線パターンの製造方法により製造される配線基板を提供することを目的とする。

本発明は、絶縁材料上に銅が形成された構造体の銅表面に、銅よりも貴な金属を離散的に形成する第１の工程と、酸化剤を含むアルカリ性溶液を用いた酸化によって、前記銅表面に酸化銅(II)を形成する第２の工程と、前記銅表面にドライフィルムレジストを積層した後に、該ドライフィルムレジストを露光及び現像してレジストパターンを形成する第４の工程と、該レジストパターン間を、非イオン性界面活性剤を含む酸性溶液で処理する第５の工程とを有するレジストパターンの製造方法を提供する。

かかる製造方法によれば、Ｒａが０．３μｍ以下の絶縁材料の上に、Ｌ／Ｓ＝１５／１５μｍ以下、かつＨ／Ｗ＝１．５以上である矩形の配線を形成する際に、ＤＦＲパターンのトップとボトムの幅の精度が向上し、配線の剥がれが充分に防止される配線パターンを製造することができる。

この製造方法により、上述の効果が得られる理由は必ずしも明らかでないが、本発明者らは次のように考えている。まず、ドライフィルムレジストを積層する際の銅表面に酸化銅(II)が形成されており、これにより銅表面が黒化（無光沢化）されているため、上述のハレーションにより生じる問題が解消されるものと考えられる。さらに、後述するように、第１の工程及び第２の工程により、緻密で均一な金属銅の凹凸を形成することができ、この銅表面にＤＦＲが埋まりやすくなるため、ＤＦＲと銅表面との密着性が良好となると考えられる。さらにまた、銅表面に酸化銅(II)が形成されているために、非イオン性界面活性剤を含む酸性溶液により、比較的簡単にＤＦＲの残渣を除去することができると考えられる。

上述のレジストパターンの製造方法は、前記第２の工程の後、かつ前記第４の工程の前に、前記銅表面に形成された酸化銅(II)を酸性溶液で溶解除去した後に、酸化銅(II)被膜を形成する第３の工程を有することが好ましい。これにより、金属銅の凹凸をさらに緻密で均一なものとすることができる。

上記酸化剤は、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩及びペルオキソ二硫酸塩からなる群から選択される１種以上であると好ましい。

上記銅よりも貴な金属は、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムからなる群から選択される金属、又はこれらの金属を含む合金であると好ましい。

上記第１の工程における銅よりも貴な金属の形成量は、０．００１μｍｏｌ／ｄｍ^２以上かつ４０μｍｏｌ／ｄｍ^２以下であると好ましい。

本発明はまた、上述のレジストパターンの製造方法により製造された、レジストパターンが銅表面に形成された前記構造体を銅めっき処理する工程と、前記レジストパターンを剥離する工程と、前記銅をエッチング除去する工程とを有する配線パターンの製造方法を提供する。

かかる配線パターンの製造方法によれば、上述のレジストパターンの製造方法によりレジストパターンを形成しているので、ＤＦＲパターンのトップとボトムの幅の精度が向上し、配線の剥がれが充分に防止される配線パターンを製造することができる。

本発明はまた、上述の配線パターンの製造方法により製造された配線パターンを備える配線基板を提供する。

本発明によれば、ＳＡＰ法によって、Ｒａが０．３μｍ以下の絶縁材料の上に、Ｌ／Ｓ＝１５／１５μｍ以下、かつＨ／Ｗ＝１．５以上である矩形の配線を形成する際に、ＤＦＲパターンのトップとボトムの幅の精度が向上し、配線の剥がれが充分に防止される配線パターンの製造方法を提供することができる。さらに本発明によれば、該配線パターンの製造方法に適用可能なレジストパターンの製造方法、及び該配線パターンの製造方法により製造される配線基板を提供することができる。

本発明による表面処理方法を説明する工程図である。本発明による表面処理方法を説明する工程図である。本発明による半導体チップ搭載基板の一例を示す模式断面図である。本発明による半導体チップ搭載基板の一例を示す模式断面図である。本発明によるファン−インタイプ半導体チップ搭載基板の一例を示す平面図である。本発明によるファン−アウトタイプ半導体チップ搭載基板の一例を示す平面図である。本発明による半導体チップ搭載基板の製造方法の一例を示す工程図であり、（ａ）〜（ｇ）は各工程に対応する模式断面図である。本発明によるフレーム形状の半導体チップ搭載基板の一例を示す図であり、（ａ）は平面図、（ｂ）は部分拡大図である。本発明によるフリップチップタイプ半導体パッケージの一例を示す模式断面図である。本発明によるワイヤボンドタイプ半導体パッケージの一例を示す模式断面図である。本発明による試験用評価基板の製造方法の一例を模式的に示す工程図である。従来技術による、ネガ型ＤＦＲパターンの形成に関する方法の説明図であり、各工程を説明する模式断面図である。従来技術による、ポジ型液状めっきレジストパターンの形成に関する方法の説明図であり、各工程を説明する模式断面図である。

以下、本発明の実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。

本実施形態のレジストパターンの製造方法は、絶縁材料上に銅が形成された構造体の銅表面に、銅よりも貴な金属を離散的に形成する第１の工程と、酸化剤を含むアルカリ性溶液を用いた酸化によって、銅表面に酸化銅(II)を形成する第２の工程と、銅表面にドライフィルムレジストを積層した後に、該ドライフィルムレジストを露光及び現像してレジストパターンを形成する第４の工程と、該レジストパターン間を、非イオン性界面活性剤を含む酸性溶液で処理する第５の工程とを有する。
また、本実施形態のレジストパターンの製造方法は、第２の工程の後、かつ第４の工程の前に、銅表面に形成された酸化銅を酸性溶液で溶解除去し、さらに酸化銅(II)被膜を形成する第３の工程を有することが好ましい。
また、本実施形態の配線パターンの製造方法は、上述のレジストパターンの製造方法により製造された、レジストパターンが銅表面に形成された構造体を銅めっき処理する工程と、レジストパターンを剥離する工程と、銅をエッチング除去する工程とを有する。

以下、本実施形態のレジストパターンの製造方法及び配線パターンの製造方法における各工程について詳細に説明する。

（第１の工程）
上記絶縁材料としては、Ｒａが０．３μｍ以下であるものを用いることが好ましい。上記絶縁材料上に銅（Ｓ層）が形成された構造体としては、従来公知のものを用いることができ、例えば、コア基板表面又はビルドアップ層上に、銅を蒸着又はめっきによる方法、金属箔を貼り合わせる方法等により製造することができる。なお、上記構造体は、銅表面の清浄化を行う脱脂処理、酸洗処理、又はこれらを適宜組み合わせた前処理を、銅よりも貴な金属を離散的に形成する前に施されていることが好ましい。

［蒸着又はめっきによるＳ層の形成］
コア基板表面又はビルドアップ層上に蒸着又はめっきによってＳ層を形成することができる。例えば、Ｓ層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えば、Ｃｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｎｉ、Ｔｉ／Ｃｒ、Ｎｉ、Ｔｉ／Ｃｕ等の金属を下地金属として用い、厚み５〜５０ｎｍのスパッタリングを施す。その後、銅をターゲットにして厚み２００〜５００ｎｍのスパッタリングを施しＳ層を形成することができる。また、コア基板表面又はビルドアップ層上に無電解銅めっきにより２００ｎｍ〜１，０００ｎｍの厚みのめっき銅を形成してもよい。

［金属箔を貼り合わせてＳ層を形成する方法］
コア基板又はビルドアップ層に接着機能がある場合は、金属箔をプレス又はラミネートによって貼り合わせることによりＳ層を形成することもできる。この場合には、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を貼り合わせた後にエッチング等により薄くする方法、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法等を適用してＳ層を形成する。例えば前者の具体例としてはキャリア銅／ニッケル／薄膜銅の三層銅箔を厚い金属箔として貼り合わせ、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去する方法、厚み９〜１８μｍの銅箔を貼り付け、エッチングにより厚み３μｍ以下になるように均一に薄くし、Ｓ層を形成する方法等が挙げられる。後者の具体例としては、アルミ、銅、絶縁材料等をキャリアとしたピーラブル銅箔などを使用することにより、厚み３μｍ以下のＳ層を形成する方法が挙げられる。

［銅よりも貴な金属を離散的に形成する方法］
銅よりも貴な金属を離散的に銅表面に形成する方法としては、特に限定されず、Ｓ層となる銅表面を完全に覆うことなく、銅表面に上記金属を均一に分散した状態で付与することができれば、如何なる方法であってもよい。例えば、無電解めっき、電気めっき、置換めっき、スプレー噴霧、塗布、スパッタリング、蒸着等の方法が挙げられる。中でも、置換めっきによる方法が好ましい。置換めっきは、銅と銅よりも貴な金属とのイオン化傾向の違いを利用する方法であり、このような方法を適用することによって、銅よりも貴な金属を容易かつ安価に銅表面に離散的に形成することができる。

銅より貴な金属とは、銅の電位よりも高い電位を有する金属を意図している。そのような貴金属としては、特に限定されないが、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、イリジウムから選択される金属又はこれらの金属を含む合金を用いることができる。

また、銅表面上に離散的に形成する上記銅よりも貴な金属の形成量は、特に限定されない。しかし、緻密かつ微細で均一な望ましい凹凸の形状を得やすいこと、また、ＤＦＲとの十分な密着性を確保することが可能であることから、一実施形態において、上記形成量は、０．００１μｍｏｌ／ｄｍ^２以上かつ４０μｍｏｌ／ｄｍ^２以下であることが好ましい。また、上記形成量は０．０１μｍｏｌ／ｄｍ^２以上かつ１０μｍｏｌ／ｄｍ^２以下であることがより好ましく、０．１μｍｏｌ／ｄｍ^２以上かつ４μｍｏｌ／ｄｍ^２以下であることがさらに好ましい。なお、銅表面に実際に形成した銅よりも貴な金属の量は、王水によって銅表面上の貴な金属を溶解させた後、その溶解液を原子吸光光度計で定量分析を行うことにより求めることができる。しかし、本明細書で記載する用語「離散的」とは、銅表面に貴金属が完全に被覆されることなく、貴金属が銅表面に分散している状態を示すものであり、具体的な形成量によって限定されるものではないことを意図している。

（第２の工程）
第２の工程においては、上述のようにして貴金属を離散的に銅表面に形成した後、当該銅表面を、酸化剤を含むアルカリ性溶液にて酸化処理する。上記酸化剤を含むアルカリ性溶液としては、特に限定されないが、アルカリ金属、アルカリ土類金属等を含むアルカリ性溶液に、さらに塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩等の酸化剤を添加して得られるアルカリ性溶液が好ましい。

上記アルカリ金属、アルカリ土類金属等を含むアルカリ性溶液としては、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム等のアルカリ金属化合物又はアルカリ土類金属化合物を水又はイオン交換樹脂によって処理した水等の溶媒に添加することで得られるものが好ましい。

上記酸化剤の具体例としては、次亜塩素酸ナトリウム、亜塩素酸ナトリウム、塩素酸ナトリウム、過塩素酸ナトリウム、次亜塩素酸カリウム、亜塩素酸カリウム、塩素酸カリウム、過塩素酸カリウム、ペルオキソ二硫酸アンモニウム、ペルオキソ二硫酸カリウム、ペルオキソ二硫酸ナトリウム等が挙げられ、保存安定性、安全性等の取扱い性、価格などの観点から、亜塩素酸ナトリウムが好ましい。また、上記アルカリ性溶液にリン酸塩を添加することがより好ましい。リン酸塩としては、特に限定されないが、例えば、リン酸三ナトリウム、リン酸三カリウム、リン酸三リチウム等を用いるのが好ましい。さらに、上記アルカリ性溶液に公知の有機酸又はキレート剤を添加することがより好ましい。

上記酸化剤を含むアルカリ性溶液における酸化剤濃度は、特に限定されないが、１〜１００ｇ／Ｌであることが好ましい。また、当該溶液にリン酸塩を添加する場合には、その濃度が１〜４０ｇ／Ｌとなるように添加することが好ましい。また、当該溶液のｐＨは、アルカリ性を示す値であればよく、特に限定されないが、９〜１３であることが好ましく、１１〜１３であることがより好ましく、１２〜１２．８であることがさらに好ましい。なお、ｐＨの調整は、塩酸、硫酸、硝酸、水酸化ナトリウム、水酸化カリウム等の水溶液を適宜用いて行うことができる。

上記酸化処理を行うことにより、銅表面に生成する酸化銅(II)の厚さを、１ｎｍ以上かつ２００ｎｍ以下とすることができる。
なお、銅表面に形成した酸化銅(II)の厚さは、電解還元量を測定することによりその平均値を調べることができる。例えば、酸化処理を施した銅を作用極（陰極）として、０．５ｍＡ／ｃｍ^２の一定の電気量を通電し、銅の表面電位が酸化銅(II)の電位から金属銅の電位に完全に変化するまで、即ち、−１．０Ｖ以下の安定な電位になるまでの時間を測定し、その電解還元量から酸化銅(II)結晶量を求める、厚さに換算することができる。

上記酸化処理を行うことにより、銅表面の粗さは、Ｒｚで１ｎｍ以上かつ１００ｎｍ以下とすることができる。
なお、Ｒｚは、接触式表面粗さ計又は、原子間力顕微鏡（ＡＦＭ）等を用いて測定できる。

ここで、本明細書で使用する表現「緻密かつ均一」とは、銅表面の形状を走査型電子顕微鏡（ＳＥＭ）によって観察したとき、あるいは集束イオンビーム加工観察装置（ＦＩＢ）により加工を行った後にその断面を走査イオン顕微鏡（ＳＩＭ）を用いて観察したとき、酸化銅(II)の表面に位置する結晶によって形成された凹凸が密集し、凹凸の高さのバラツキが小さい状態であることを意味する。

また、上記酸化剤を含むアルカリ性溶液によって酸化処理を行う際の当該溶液の温度は、特に限定されない。しかし、十分な酸化処理の実現、又はアルカリ性溶液による基材へのダメージの低減等を考慮すると、上記溶液の温度は、２０〜９５℃であることが好ましく、３０〜８０℃であることがより好ましく、４０〜６０℃であることが特に好ましい。また、酸化処理時間は、酸化処理液の濃度、液温等を考慮して、所望量の酸化銅(II)の厚さになるように生成するように適宜決定すればよい。

なお、下記第３の工程を経ない場合にも、上記処理後に乾燥工程を行うことが好ましい。乾燥処理の温度は特に限定されないが、基材へのダメージの低減等を考慮すると、３０〜１８０℃であることが好ましく、６０〜１５０℃であることがより好ましく、８０〜１２０℃であることが特に好ましい。

（第３の工程）
第３の工程においては、銅表面に形成された酸化銅(II)を酸性溶液で溶解除去した後に、酸化銅(II)被膜を形成する。
［酸化銅(II)を酸性溶液で溶解除去する方法］
まず、銅表面に形成された酸化銅(II)を酸性溶液で溶解除去することにより、緻密で均一な金属銅の凹凸を形成することができる。
上記酸性溶液としては、無機酸及び有機酸から選択される１種以上を含む酸性溶液が好ましい。特に限定されないが、例えば、無機酸として硫酸、塩酸又は硝酸を含む酸性溶液で処理することが好ましい。特に、酸化銅(II)を選択的に除去するために、硫酸が含まれる酸性溶液で処理することが好ましい。上記の無機酸の濃度は、特に限定されないが、０．１〜１００ｇ／Ｌであることが好ましい。

有機酸の具体例として、乳酸又はその塩、オキシ酪酸又はその塩、グリセリン酸又はその塩、酒石酸又はその塩、リンゴ酸又はその塩、クエン酸又はその塩、Ｌ−テアニン又はその塩、ピログルタル酸又はその塩、ピロリジン−２，４−ジカルボン酸又はその塩、葉酸又はその塩、ＤＬ−トレオニン又はその塩、Ｌ−トレオニン又はその塩、Ｌ−トリプトファン又はその塩、Ｌ−フェニルアラニン又はその塩、キナルジン酸又はその塩、ギ酸又はその塩、酢酸又はその塩、プロピオン酸又はその塩、オクチル酸又はその塩、グリコール酸又はその塩、ｎ−酪酸又はその塩、イソ酪酸又はその塩、アクリル酸又はその塩、クロトン酸又はその塩、イソクロトン酸又はその塩、シュウ酸又はその塩、マロン酸又はその塩、コハク酸又はその塩、アジピン酸又はその塩、マレイン酸又はその塩、アセチレンジカルボン酸又はその塩、モノクロロ酢酸又はその塩、トリクロロ酢酸又はその塩、モノブロモ酢酸又はその塩、エチレンジアミン四酢酸又はその塩等が挙げられ、これら有機酸を含む酸性溶液で処理することが好ましい。特に、乳酸又はその塩、リンゴ酸又はその塩、クエン酸又はその塩、酒石酸又はその塩が含まれる酸性溶液で処理することが好ましい。上記の有機酸の濃度は、特に限定されないが、０．１〜１００ｇ／Ｌであることが好ましい。

また、当該溶液のｐＨは、酸性を示す値であればよく、特に限定されないが、ｐＨ２以下であることが好ましく、さらにはｐＨ１以下であることが好ましい。なお、無機酸、錯化剤から選択される１種以上を含む酸性溶液のｐＨの調整は、無機酸、錯化剤の他に水酸化ナトリウム、水酸化カリウム等の水溶液を適宜用いて行うことができる。

また、上記酸性溶液により処理を行う際の当該溶液の温度は、特に限定されないが、使用上の安全性を考慮しかつ酸化銅(II)の結晶を選択的に除去するには、１０〜５０℃であることが好ましく、１５〜４５℃であることがより好ましく、２０〜４０℃であることが特に好ましい。また、酸性溶液による処理時間は、酸性溶液の濃度、液温等を考慮して、酸化銅(II)の結晶を選択的に除去できるよう適宜決定すればよい。

上記酸性溶液は、上記の各成分を水に溶解させることにより容易に調整することができる。上記水としては、イオン交換水、純水、超純水等のイオン性物質及び不純物を除去した水が好ましい。

本明細書において、上記銅の錯化剤とは、銅と配位結合する化学種又は化合物を含む溶液、もしくは銅と錯体を形成する化学種又は化合物を含む溶液を意図している。例えば、臭化物、塩化物、シアン化合物、フッ化物、アンモニウム塩、リン酸塩、チオシアン酸化合物、硫酸塩、チオ硫酸塩、アデニン、５’−アデノシン三りん酸、２−アミノエタノール、２−アミノエタンチオール、イミダゾール、エチルアミン、エチレンジアミン、エチレンジアミン四酢酸、カテコール、クエン酸、リンゴ酸、乳酸、グリシルグリシン、グリシン、Ｌ−グルタミン酸、酢酸、Ｌ−システイン、シュウ酸、トリエチレンテトラミン、ピコリン酸、ヒスチジン、２，２−ビピリジル、ピリジン、１，１０−フェナントロリン、Ｌ−フェニルアラニン、ｏ−ベンゼンジカルボン酸、マロン酸等を含む溶液で処理することができる。

［酸化銅(II)被膜を形成する方法］
上述の酸化銅(II)の酸性溶液による溶解除去後、必要に応じて水洗処理を行った後に、酸化銅(II)被膜を形成する。酸化銅(II)被膜は、例えば、上述の酸化銅(II)の酸性溶液による溶解除去後の銅層を９０℃以上の温度で乾燥する方法により、酸化銅(II)の厚さを、１ｎｍ以上かつ１００ｎｍ以下に、銅表面の粗さは、Ｒｚで１ｎｍ以上かつ１００ｎｍ以下に形成することができる。以下、詳細に説明する。
なお、上述の乾燥処理等により、酸化銅(II)被膜が形成される理由は必ずしも明らかでないが、本発明者らは以下のように考えている。

まず、上記第２の工程で、銅のみでなく、銅よりも貴な金属も酸化され、この金属の水酸化物が生成しているものと考えられる。この水酸化物が、乾燥処理をすることによって、下式（３）に示すように、酸化物−水和物に変換されていると考えられる。
式（３）
Ｍ（ＯＨ）_２ → ＭＯ＋Ｈ_２Ｏ
貴金属の酸化物は、非常に強い酸化剤であるため、金属銅の凹凸を形成、水洗処理後の乾燥により、その金属銅の凹凸表面に、より均一で薄膜の酸化銅(II)を形成することができる。乾燥の温度は、十分な貴金属の酸化物−水和物の生成、又は基材へのダメージの低減等を考慮すると、上記溶液の温度は、９０〜１８０℃であることが好ましく、９０〜１５０℃であることがより好ましく、９０〜１２０℃であることが特に好ましい。また、乾燥処理時間は、温度を考慮して、所望量の酸化銅(II)の厚さになるように生成するように適宜決定すればよい。

（第４の工程）
第４の工程においては、銅表面にＤＦＲを積層した後に、該ＤＦＲを露光及び現像してレジストパターンを形成する。
［ＤＦＲパターン形成］
ＤＦＲの積層は、第２又は第３の工程における乾燥の直後に行うことが好ましい。ＤＦＲは、例えば、常圧式ラミネート機で積層することができる。ＤＦＲのラミネートの温度は、８０℃〜１５０℃であることが好ましく、９０〜１３０℃であることがより好ましく、１００〜１２０℃であることが特に好ましい。そして、ＤＦＲのラミネート時のロールの圧力及びラミネートの速度は、ＤＦＲを常圧式ラミネート機でラミネートできるように適宜決定すればよい。

［ＤＦＲの露光及び現像］
上述のＤＦＲパターン形成後、ＤＦＲを露光及び現像してレジストパターンを形成する。

露光する際の露光量は、３０ｍＪ〜１５０ｍＪ／ｃｍ^２であることが好ましく、５０ｍＪ〜１００ｍＪ／ｃｍ^２であることがより好ましく、６０ｍＪ〜７０ｍＪ／ｃｍ^２であることが特に好ましい。
ここで、本明細書で使用する表現「矩形」とは、ＤＦＲパターンの形状及び配線の形状を走査型電子顕微鏡（ＳＥＭ）によって観察したとき、あるいは集束イオンビーム加工観察装置（ＦＩＢ）により加工を行った後にその断面を走査イオン顕微鏡（ＳＩＭ）を用いて観察したとき、ＤＦＲパターン及び配線において、ボトム幅に対するトップ幅の誤差が小さい状態（±１０％）であることを意味する。

現像に用いるアルカリ性水溶液としては、例えば、炭酸ナトリウム、炭酸カリウム等の水溶液が挙げられ、炭酸ナトリウムの水溶液が好ましい。現像の方式としては、ディップ方式、スプレー方式、ブラッシング、スラッピング等が挙げられるが、スプレー方式が好ましい。アルカリ性水溶液の濃度及び温度、現像時間、スプレーによる圧力等の現像に関する諸条件は適宜設定することができる。

（第５の工程）
第５の工程においては、レジストパターン間を、非イオン性界面活性剤を含む酸性溶液で処理する。これにより、ＤＦＲパターン間の酸化銅(II)と共にＤＦＲの残渣を除去することができる。第５の工程では、先の第２又は第３の工程において形成された銅表面の酸化銅(II)の結晶と、ＤＦＲパターン形成において、酸化銅(II)の上に残る僅かな部分的な粒状のＤＦＲを、非イオン性界面活性剤を含む酸性溶液を用いて除去することによって、ＤＦＲパターン間のＳ層上に良好な電気銅めっきを形成することができる。

非イオン性界面活性剤を含む酸性溶液は、無機酸及び有機酸からなる群から選択される１種以上、及び非イオン性界面活性剤を含む酸性溶液であることが好ましい。

上記無機酸としては、硫酸、塩酸又は硝酸が好ましい。特に、酸化銅(II)を除去するために、硫酸が含まれる酸性溶液で処理することが好ましい。上記の無機酸の濃度は、特に限定されないが、０．１〜１００ｇ／Ｌであることが好ましい。

上記有機酸としては、例えば、乳酸又はその塩、オキシ酪酸又はその塩、グリセリン酸又はその塩、酒石酸又はその塩、リンゴ酸又はその塩、クエン酸又はその塩、Ｌ−テアニン又はその塩、ピログルタル酸又はその塩、ピロリジン−２，４−ジカルボン酸又はその塩、葉酸又はその塩、ＤＬ−トレオニン又はその塩、Ｌ−トレオニン又はその塩、Ｌ−トリプトファン又はその塩、Ｌ−フェニルアラニン又はその塩、キナルジン酸又はその塩、ギ酸又はその塩、酢酸又はその塩、プロピオン酸又はその塩、オクチル酸又はその塩、グリコール酸又はその塩、ｎ−酪酸又はその塩、イソ酪酸又はその塩、アクリル酸又はその塩、クロトン酸又はその塩、イソクロトン酸又はその塩、シュウ酸又はその塩、マロン酸又はその塩、コハク酸又はその塩、アジピン酸又はその塩、マレイン酸又はその塩、アセチレンジカルボン酸又はその塩、モノクロロ酢酸又はその塩、トリクロロ酢酸又はその塩、モノブロモ酢酸又はその塩、エチレンジアミン四酢酸又はその塩等が挙げられ、これら有機酸を含む酸性溶液で処理することが好ましい。特に、乳酸又はその塩、リンゴ酸又はその塩、クエン酸又はその塩、酒石酸又はその塩が含まれる酸性溶液で処理することが好ましい。上記の有機酸の濃度は、特に限定されないが、０．１〜１００ｇ／Ｌであることが好ましい。

上記非イオン性界面活性剤は、液の表面張力を低下させるため、狭小化したＤＦＲパターン間への液廻りを促すとともに、被めっき物表面の脱脂洗浄を行う。非イオン性界面活性剤の例として、脂肪族アミン・ポリエチレングリコール縮合物、脂肪族メルカプタン・ポリエチレングリコール縮合物、アルキルフェノール・ポリエチレングリコール縮合物、ポリプロピレングリコール・ポリエチレングリコール縮合物、脂肪族アルコール・ポリエチレングリコール縮合物、脂肪酸モノグリセリンエステル、脂肪酸ポリグリコールエステル、脂肪酸ソルビタンエステル、脂肪酸モノエタノールアミド、脂肪酸ジエタノールアミド、脂肪酸ポリエチレングリコール縮合物、脂肪酸アミド・ポリエチレングリコール縮合物等が挙げられるが、これらに限定されない。

非イオン性界面活性剤の濃度は０．０１〜１００ｇ／Ｌであることが好ましく、０．１〜２０ｇ／Ｌがより好ましく、０．１〜１０ｇ／Ｌであることが特に好ましい。

また、当該溶液のｐＨは、酸性を示す値であればよく、特に限定されないが、ｐＨ２以下であることが好ましく、さらにはｐＨ１以下であることが好ましい。なお、無機酸、有機酸から選択される１種以上を含む酸性溶液のｐＨの調整は、無機酸、有機酸の他に水酸化ナトリウム、水酸化カリウム等の水溶液を適宜用いて行うことができる。

また、上記酸性溶液により処理を行う際の当該溶液の温度は、特に限定されないが、使用上の安全性を考慮しかつ酸化銅(II)の結晶を選択的に除去するには、１０〜４０℃であることが好ましく、１５〜３５℃であることがより好ましく、２０〜３０℃であることが特に好ましい。また、酸性溶液による処理時間は、酸性溶液の濃度、液温等を考慮して、酸化銅(II)の結晶を除去できるよう適宜決定すればよい。上記酸性溶液は、上記の各成分を水に溶解させることにより容易に調整することができる。上記水としては、イオン交換水、純水、超純水等のイオン性物質及び不純物を除去した水が好ましい。

本発明における第５の工程においては、レジストパターン間を、さらに無機酸を含む酸性溶液で処理するとより好ましい。先の工程において、酸化銅(II)及びＤＦＲの残渣が除去されたＤＦＲパターン間を、無機酸を含む酸性溶液で処理することによって、ＤＦＲパターン間のＳ層上にさらに良好な電気銅めっきを形成することができる。

上記無機酸としては、硫酸又は塩酸が好ましい。特に、酸化銅(II)を除去するために、硫酸が含まれる酸性溶液で処理することが好ましい。上記の無機酸の濃度は、特に限定されないが、０．１〜１００ｇ／Ｌであることが好ましい。

また、上記酸性溶液により処理を行う際のスプレーの圧力は、０．１０ＭＰａ〜０．２ＭＰａであることが好ましく、０．１２ＭＰａ〜０．１８ＭＰａであることがより好ましく、０．１３ＭＰａ〜０．１５ＭＰａであることが特に好ましい。

（電気銅めっき）
第５の工程後に、ＤＦＲパターン間に電気銅めっきを形成することができる。本発明による電気銅めっき形成の工程は、各Ｌ／Ｓの配線において、Ｈ／Ｗ＝１．５超になるように、めっき浴の硫酸濃度、硫酸銅濃度、塩化物イオン濃度、添加剤濃度及び処理時間、処理温度を適宜決定すればよい。

（ＤＦＲ（レジストパターン）の剥離）
電気銅めっきの形成の工程後に、水洗し、その後、ＤＦＲの剥離をすることができる。ＤＦＲの剥離の工程は、水酸化ナトリウム溶液、又はアミン系の溶液で、ＤＦＲを剥離できるように、溶液の濃度及び処理時間、処理温度を適宜決定すればよい。
また、ＤＦＲが剥離できれば、上記の剥離溶液に限定するものではない。

（Ｓ層（銅）のエッチング）
ＤＦＲの剥離の工程後に、水洗、乾燥し、その後、Ｓ層をエッチングすることができる。Ｓ層のエッチングの工程は、硫酸に過酸化水素水及び添加剤を含む溶液で、Ｓ層をエッチングできるように、溶液の濃度及び処理時間、処理温度を適宜決定すればよい。また、Ｓ層がエッチングできれば、上記のエッチング溶液に限定するものではない。

上述のレジストパターンの製造方法及び配線パターンの製造方法によれば、ＳＡＰ法によって、Ｒａが０．３μｍ以下の絶縁材料の上に、Ｌ／Ｓ＝１５／１５μｍ以下、かつＨ／Ｗ＝１．５以上である矩形の配線を形成する際に、ＤＦＲパターンのトップとボトムの幅の精度が向上し、配線の剥がれが充分に防止される。これらの製造方法により上記効果が奏される理由は必ずしも明らかでないが、本発明者らは第２の工程又は第３の工程により形成される酸化銅(II)の表面状態が、その一因であると考えている。以下、詳細に説明する。

本発明では、酸化処理前に、銅表面に貴金属を離散的に形成する工程を設けることによって、酸化反応速度を高めている。上記方法のように、標準電極電位の異なる金属を電気的に接触させた場合、より具体的には、銅表面に貴金属を離散的に形成した場合、酸化されやすい金属（銅：Ｃｕ）がアノードを、酸化されにくい金属（貴金属）がカソードを分担することになる。そのことによって、引き続き実施される酸化処理における反応速度が増加し、銅を単独で処理する場合と比べて、酸化が加速されることになる。

図１は、上記本発明の方法に関し、（ａ）〜（ｂ）は各工程における銅表面の状態を模式的に示す部分拡大図である。図１（ａ）に示したように銅表面に貴金属２０３を離散的に形成する。次いで、上記銅表面の酸化処理を行うことによって、図１（ｂ）に示したように均一で微細な酸化銅(II)の針状結晶の凹凸２０４が形成されるとともに、貴金属の水酸化物２０７が形成される。このような方法によって得られる凹凸は緻密かつ均一な酸化銅(II)の針状結晶によって形成されるため、ＤＦＲが埋まりやすく、ＤＦＲと銅表面との密着性は良好である。そのため、現像後、ＤＦＲパターン間にＤＦＲの残渣はあるが、銅表面が平坦であるために、残渣が除去され易く、ＤＦＲが膜ではなく、部分的な粒状に残る。なお、ＤＦＲの部分的な粒状は、ＦＩＢにより加工を行った後にその断面を、ＳＩＭを用いて観察することで確認できる。

また、本発明では、酸化処理前に、銅表面に貴金属を離散的に形成する工程、引き続き酸化剤を含むアルカリ溶液を用いて酸化処理を行う工程後に、酸性溶液又は銅の錯化剤を含む溶液による処理を行う工程を連続的に行うことを特徴とする。図２は、上記本発明に関し、（ａ）〜（ｅ）は各工程における銅表面の状態を模式的に示す部分拡大図である。本発明によれば、最初に、上記方法と同様に、図２（ａ）に示したように銅表面に貴金属２０３を離散的に形成する。次いで、上記銅表面の酸化処理を行うことによって、図２（ｂ）に示したような均一で微細な酸化銅(II)の針状結晶の凹凸２０４が形成されるとともに、貴金属の水酸化物２０７が形成される。その後、酸性溶液又は銅の錯化剤を含む溶液による処理を行い、酸化銅(II)を選択的に溶解させることによって、図２（ｃ）に示したような針状ではない均一な金属銅の微細な凹凸２０６が形成されることになる。次いで、乾燥処理を行うことによって、図２（ｄ）に示したような水酸化物２０７の酸化物−水和物２０８が形成される。そして、酸化物−水和物２０８の酸化促進効果も伴い、図２（ｅ２）に示したような金属銅の微細な凹凸２０６上に均一で薄膜の酸化銅(II)２０９が形成される。なお、前記薄膜の酸化銅(II)２０９の形成において、ＤＦＲラミネート前の乾燥で行ってもよい。
このような方法によって得られる凹凸は緻密かつ均一であるため、ＤＦＲが埋まりやすく、ＤＦＲと銅表面との密着性は良好である。そのため、現像後、ＤＦＲパターン間にＤＦＲの残渣はあるが、銅表面が平坦であるために、残渣が除去され易く、ＤＦＲが膜ではなく、部分的な粒状に残る。

先に説明した本実施形態のレジストパターンの製造方法及び配線パターンの製造方法によれば、多層プリント配線板、ビルドアッププリント配線板等のマザーボード、並びにリジットサブストレート及びビルドアップサブストレート等の半導体チップ搭載基板、といった様々な用途に好適な配線基板を提供することができる。特に限定するものではないが、本実施形態のレジストパターンの製造方法及び配線パターンの製造方法を、各種配線基板における配線の形成工程に適用することで、信頼性の高い配線基板を提供することが可能となる。以下、本実施形態のレジストパターンの製造方法及び配線パターンの製造方法を使用した半導体チップ搭載基板等の実施形態について例示する。

（半導体チップ搭載基板）
図３は、本発明の一実施形態である半導体チップ搭載基板の一例を示す断面模式図である。図３では、２層のビルドアップ層（層間絶縁層）をコア基板１００の片面にのみ形成した場合を例示している。しかし、ビルドアップ層は、図３に示した構成に限らず、必要に応じて、図４に示すようにコア基板１００の両面に形成してもよい。

本発明の半導体チップ搭載基板は、図３に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子（不図示）及び第１の層間接続端子１０１を含む第１の配線１０６ａが形成される。コア基板の他方の側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子と第２の層間接続端子は、コア基板の第１の層間接続用ＩＶＨ（インタースティシャルバイアホール）１０２を介して電気的に接続される。コア基板の第２の配線側には、ビルドアップ層１０４ａが形成され、ビルドアップ層１０４ａ上には第３の層間接続端子を含む第３の配線１０６ｃが形成される。第２の層間接続端子と第３の層間接続端子は、第２の層間接続用ＩＶＨ１０８を介して電気的に接続される。

ビルドアップ層が複数形成される場合は、同様の構造を積層し、最外層のビルドアップ層１０４ｂ上には、マザーボードと接続される外部接続端子１０７が形成され、さらに外部接続端子と第３の層間接続端子は第３の層間接続用ＩＶＨ１０５を介して電気的に接続される。配線の形状、各々の接続端子の配置等は特に制限されず、搭載する半導体チップ及び目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子等を共用することも可能である。さらに、最外層のビルドアップ層１０４ｂ上には、必要に応じてソルダーレジスト等の絶縁被覆１０９を設けることもできる。以下、特に限定するものではないが、半導体チップ搭載基板の代表的な構成部材及び物性について説明する。

（コア基板）
コア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材等が使用できる。熱膨張係数及び絶縁性を考慮すると、セラミック又はガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ_２６５〜７５ｗｔ％、Ａｌ_２Ｏ_３０．５〜４ｗｔ％、ＣａＯ５〜１５ｗｔ％、ＭｇＯ０．５〜４ｗｔ％、Ｎａ_２Ｏ１０〜２０ｗｔ％）、ホウ珪酸ガラス（成分例：ＳｉＯ_２６５〜８０ｗｔ％、Ｂ_２Ｏ_３５〜２５ｗｔ％、Ａｌ_２Ｏ_３１〜５ｗｔ％、ＣａＯ５〜８ｗｔ％、ＭｇＯ０．５〜２ｗｔ％、Ｎａ_２Ｏ６〜１４ｗｔ％、Ｋ_２Ｏ１〜６ｗｔ％）等が挙げられる。また、感光性ガラスとしてはＬｉ_２Ｏ−ＳｉＯ_２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。

有機基材としては、ガラス布に樹脂を含浸させた材料を積層した基板又は樹脂フィルムが使用できる。使用する樹脂としては、熱硬化性樹脂、熱可塑性樹脂、又はそれらの混合樹脂が使用できるが、熱硬化性の有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。これらの樹脂には充填材を添加してもよい。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。コア基板の厚さは１００〜８００μｍであるのが、ＩＶＨ形成性の点で好ましく、さらに１５０〜５００μｍであるのがより好ましい。

（ビルドアップ層）
層間絶縁層（ビルドアップ層）１０４ａ及び１０４ｂは、絶縁材料からなり、絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、又はそれらの混合樹脂が使用できる。またビルドアップ層は熱硬化性の有機絶縁材料を主成分とするのが好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加してもよい。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。

（熱膨張係数）
半導体チップの熱膨張係数とコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数とビルドアップ層の熱膨張係数とが近似していることが好ましいが、これに限定したものではない。さらに、半導体チップ、コア基板、ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。具体的には、コア基板の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、さらに好ましくは９〜１１ｐｐｍ／℃である。ビルドアップ層の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、さらに好ましくは１０〜２０ｐｐｍ／℃であり、１１〜１７ｐｐｍ／℃が特に好ましい。

（ヤング率）
ビルドアップ層のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層中の充填材は、ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。

（レジスト）
本発明に用いるレジストとしては、めっきレジスト、ソルダーレジスト等が挙げられる。めっきレジストは、配線形成を目的に使用するために、配線形成後に剥離され、基板等には残らないものである。ソルダーレジストは、外部接続端子、半導体チップ接続端子等以外の配線保護を目的としているために、絶縁被覆として基板表面に形成される。これらのレジストは、液状又はフィルム状のものを使用することができ、感光性があることが好ましい。

（半導体チップ搭載基板の製造方法）
上述の半導体チップ搭載基板において、配線は上述した配線パターンの製造方法により製造することができるが、半導体チップ搭載基板の配線のうち少なくとも一部が該製造方法により製造されていればよく、その他の製造方法により製造された配線を含んでいてもよい。その他の配線パターンの製造方法としては、例えば以下に説明する方法が挙げられる。

（配線パターンの製造方法）
配線パターンの製造方法としては、コア基板表面又はビルドアップ層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法（サブトラクティブ法）、コア基板表面又はビルドアップ層上の必要な箇所にのみめっきにより配線を形成する方法（アディティブ法）、コア基板表面又はビルドアップ層上に薄い金属層であるＳ層を形成し、その後、電解めっきで必要な配線を形成した後、薄い金属層をエッチングで除去するＳＡＰがある。

（サブトラクティブ法よる配線形成）
金属箔上の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えば、レジストインクをシルクスクリ−ン印刷してエッチングレジストを形成する。別法として、エッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液等、通常の配線板に用いる化学エッチング液を用いることができる。この方法は、主に、Ｌ／Ｓ＝２０／２０μｍ以上の配線形成に用いられるのが好ましい。

（アディティブ法による配線形成）
また、配線は、コア基板又はビルドアップ層上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い配線形成する。

（ＳＡＰによる配線形成）
コア基板表面又はビルドアップ層上に、ＳＡＰに用いるＳ層を形成する方法は、蒸着又はめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクティブ法の金属箔を形成することもできる。この方法は、主に、Ｌ／Ｓ＝１５／１５μｍ以下の配線形成に用いられるのが好ましい。

（配線の形状）
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子１６（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図５に示すような（内層配線、層間接続端子等は省略）、半導体チップ接続端子１６より内側に外部接続端子１９を形成したファン−インタイプの半導体チップ搭載基板、図６に示すような半導体チップ接続端子１６の外側に外部接続端子１９を形成したファン−アウトタイプの半導体チップ搭載基板、又はこれらを組み合わせたタイプでもよい。なお、図５及び図６において、１３は半導体パッケージ領域、１４はダイボンドフィルム接着領域（フリップチップタイプ）、１５は半導体チップ搭載領域（フリップチップタイプ）、１７はダイボンドフィルム接着領域（ワイヤボンドタイプ）、１８は半導体チップ搭載領域（ワイヤボンドタイプ）、２０は展開配線を示す。また、半導体チップ接続端子１６の形状は、ワイヤボンド接続、フリップチップ接続等が可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続、フリップチップ接続等は可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１（図６参照）を形成してもかまわない。ダミーパターンの形状及び配置も特には問わないが、半導体チップ搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。

（バイアホール）
多層の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板又はビルドアップ層に接続用の穴を設け、この穴を導電性ペースト、めっき等で充填し形成することができる。穴の加工方法としては、パンチ、ドリル等の機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。また、ビルドアップ層のバイアホール形成方法としては、予めビルドアップ層に導電性ペースト、めっき等で導電層を形成し、これをコア基板にプレス等で積層する方法などもある。

（絶縁被覆の形成）
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダーレジスト、カバーレイフィルム又はフィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系等の材料を用いることができる。このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは、反りが発生しないように調整することがより好ましい。その場合、予備検討を行い、両面の絶縁被覆の厚みを決定することが好ましい。また、薄型の半導体パッケージとするには、絶縁被覆の厚みが５０μｍ以下であることが好ましく、３０μｍ以下がより好ましい。

（配線のめっき）
配線の必要な部分にニッケル及び金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム及び金めっきとしてもよい。これらのめっきは、配線の半導体チップ接続端子と、マザーボード又は他の半導体パッケージと電気的に接続するための外部接続端子に施される。このめっきは、無電解めっき、又は電解めっきのどちらを用いてもよい。

以下、本発明の一実施形態として半導体チップ搭載基板の製造方法について例示する。図７は、本発明における半導体チップ搭載基板の製造方法の一例を示す図であり、（ａ）〜（ｇ）は各工程に対応する模式断面図である。ただし、図に示した各工程の順番は、本発明の目的を逸脱しない範囲において、特に限定されるものではない。なお、上述のレジストパターンの製造方法及び配線パターンの製造方法は、後述する工程ｆにおける配線形成に特に好適に適用することができる。

（工程ａ）
工程（ａ）は、図７（ａ）に示したように、コア基板１００上に第１の配線１０６ａを作製する工程である。第１の配線１０６ａの作製では、例えば、片面にＳ層が形成されたコア基板の銅層に、脱脂処理を行い、その後、塩酸又は硫酸洗浄を行う。次に、銅よりも貴な金属である金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムから選択される金属、又はこれらの金属を含む合金を離散的に形成し、酸化剤を含むアルカリ性水溶液に浸漬することにより酸化処理を行う。そして、銅表面のＲｚが１ｎｍ以上かつ１００ｎｍ以下になるように処理を行う。次に、乾燥後、処理された銅層上に、第１の配線が形成できるように、めっきレジストであるＤＦＲパターンを形成する。次に、無機酸、有機酸又は双方の酸を含む酸性溶液に、非イオン性界面活性剤を含む酸性溶液で処理し、その後、無機酸を含む酸性溶液でスプレー洗浄を行う。次に、電気銅めっき、ＤＦＲの剥離、及びＳ層のエッチングを行うことにより第１の配線１０６ａを作製することができる。Ｌ／Ｓ＝１５μｍ／１５μｍ以下の微細な配線を形成するプロセスとしては、上述した方法が好ましい。また、コア基板１００上へのＳ層の形成は、スパッタリング、蒸着、めっき等により行うことで可能である。なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分）を含んでおり、Ｌ／Ｓ＝２０／２０μｍ以上の配線形成においては、サブトラクティブ法を用いてもよい。

（工程ｂ）
工程（ｂ）は、図７（ｂ）に示したように、上記第１の層間接続端子１０１と、後述する第２の配線とを接続するための第１の層間接続用ＩＶＨ１０２（バイアホール）を形成する工程である。バイアホールとなる穴は、コア基板１００が非感光性基材である場合、ＣＯ_２レーザ、ＹＡＧレーザ、エキシマレーザ等のレーザ光をバイアホールとなる箇所に照射することで形成することができる。生産性及び穴品質の観点からは、ＣＯ_２レーザを用いることが好ましく、ＩＶＨ径が３０μｍ未満である場合には、レーザ光を絞ることが可能なＹＡＧレーザが適している。なお、非感光性基材としては、上述した非感光性ガラス等が挙げられるが、これに限定されない。また、コア基板１００が感光性基材である場合、バイアホールとなる箇所以外の領域をマスクし、紫外光を照射した後、熱処理とエッチングによりバイアホールとなる穴を形成する。なお、感光性基材としては、上述した感光性ガラス等が挙げられるが、これに限定されない。また、コア基板１００が、有機溶剤等の薬液による化学エッチング加工が可能な基材である場合は、化学エッチングによってバイアホールとなる穴を形成することもできる。上記のようにバイアホールとなる穴を形成した後は、層間を電気的に接続するために、必要に応じてデスミア処理を行った後、当該穴を導電性のペースト、めっき等によって導電化し、バイアホールとする。

（工程ｃ）
工程（ｃ）は、図７（ｃ）に示したように、コア基板１００の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。第２の配線１０６ｂは、コア基板１００の第１の配線と反対の面に上記工程（ａ）における第１の配線と同様にして形成することができる。銅層の形成は、工程（ａ）と同様、スパッタリング、蒸着、めっき等により行うことで可能である。なお、第２の配線１０６ｂは第２の層間接続端子１０３を含んでおり、Ｌ／Ｓ＝２０／２０μｍ以上の配線形成においては、サブトラクティブ法を用いてもよい。

（工程ｄ）
工程（ｄ）は、図７（ｄ）に示すように、上記第２の配線１０６ｂを形成した面にビルドアップ層（層間絶縁層）１０４ａを形成する工程である。ここでは、まず、第２の配線１０６ｂ表面を、脱脂処理を行い、塩酸又は硫酸洗浄を行うことが望ましい。次に、銅よりも貴な金属、例えば、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム、イリジウムから選択される金属又はこれらの金属を含む合金を、離散的に銅配線表面（第２の配線１０６ｂ上）に形成し、酸化剤を含むアルカリ性溶液に浸漬することにより酸化処理を行い、その後、さらに酸性溶液又は銅の錯化剤を含む溶液による処理を行う。
次に、コア基板１００表面及び第２の配線１０６ｂ表面に、ビルドアップ層１０４ａを形成する。ビルドアップ層１０４ａの絶縁材料としては、上述したように熱硬化性樹脂、熱可塑性樹脂、又はそれらの混合樹脂が使用できるが、熱硬化性材料を主成分とするのが好ましい。ビルドアップ層１０４ａの形成は、絶縁材料がワニス状である場合には、印刷、スピンコート等により、絶縁材料がフィルム状である場合には、ラミネート、プレス等により行うことができる。また、ラミネートにより行う際には、プレスと同じように鏡板で上下に挟んで行ってもよい。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させることが望ましい。

（工程ｅ）
工程（ｅ）は、図７（ｅ）に示したように、上記ビルドアップ層１０４ａに第２の層間接続用ＩＶＨ（バイアホール）１０８を形成する工程であり、その形成手段としては、上記工程（ｂ）における第１の層間接続用ＩＶＨ１０２と同様に行うことができる。

（工程ｆ）
工程（ｆ）は、図７（ｆ）に示したように、上記第２の層間接続用ＩＶＨ１０８が形成されたビルドアップ層上に、第３の配線１０６ｃを形成する工程である。第３の配線１０６ｃは、上記（工程ａ）における第１の配線１０６ａと同様にして形成することができる。なお、工程（ｄ）から工程（ｆ）までを繰り返して、図７（ｇ）に示すようにビルドアップ層１０４を２層以上作製してもよい。この場合、最外のビルドアップ層１０４ｂに形成された層間接続端子が、外部接続端子１０７となる。

（工程ｇ）
工程（ｇ）は、図７（ｇ）に示したように、外部接続端子１０７以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダーレジストが用いられ、熱硬化型又は紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。まず、外部接続端子１０７及びそれ以外の配線等を、脱脂処理を行い、その後、塩酸又は硫酸洗浄を行う。次に、銅よりも貴な金属である金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムから選択される金属、又はこれらの金属を含む合金を離散的に形成し、酸化剤を含むアルカリ性水溶液に浸漬することにより酸化処理を行う。その後、さらに酸性溶液又は銅の錯化剤を含む溶液による処理を行う。その後、外部接続端子１０７以外の部分にソルダーレジストを形成し、外部接続端子１０７を露出させる。外部接続端子は、第３の層間接続用ＩＶＨ１０５を介して第３の配線と電気的に接続される。

本発明の一実施形態として、図７に沿って、半導体チップ搭載基板の製造方法の一例について説明したが、半導体チップ搭載基板の形状は、特に限定されるものではい。本発明の一実施形態では、半導体チップ搭載基板２２の形状を図８に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板２２の形状をフレーム形状にすることで、半導体パッケージの組立てを効率よく行うことができる。以下、フレーム形状の半導体チップ搭載基板の製造について詳細に説明する。

図８に示したように、最初に、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図８では、２個のブロックしか記載していないが、必要に応じて、ブロックを格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。

このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク１１等を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状及び配置は、形成方法及び半導体パッケージの組立て装置に合うように選択すればよい。

さらに、上記半導体パッケージ領域間のスペース部及び上記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることがより好ましい。さらに、その表面には、配線と同様のニッケル、金等のめっきを施すか、絶縁被覆を施すことがより好ましい。補強パターンが、このような金属である場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板を作製することができる。

（半導体パッケージ）
図９は、本発明によるフリップチップタイプ半導体パッケージの一例を示す模式断面図である。図９に示したように、本発明の半導体パッケージは、先に説明した本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されている。半導体チップと半導体チップ接続端子とは、接続バンプ１１２を用いてフリップチップ接続することによって、電気的に接続されている。さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ１１１及びコア基板１００の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）又は導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため、特に好ましい。

図１０は、本発明によるワイヤボンドタイプ半導体パッケージの一例を示す模式断面図である。半導体チップの搭載には、一般のダイボンドペーストを使用してもよいが、ダイボンドフィルム１１７を使用することがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は、金ワイヤ１１５を用いたワイヤボンドで行う。半導体チップの封止は、半導体用封止樹脂１１６をトランスファモールドして行うことができる。この場合、封止領域は、必要な部分だけ、例えば、半導体チップのフェース面だけを封止すればよい。しかし、図１０のように、半導体パッケージ領域全体を封止することがより好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と半導体用封止樹脂１１６を同時にダイサー等で切断する場合、特に有効な方法となる。

また、マザーボードとの電気的な接続を行うために、外部接続端子１０７には、例えば、はんだボール１１４を搭載することができる。はんだボールには、共晶はんだ又はＰｂフリーはんだが用いられる。はんだボールを外部接続端子１０７に固着する方法としては、例えば、Ｎ_２リフロー装置等を用いることができるが、これに限定されない。上記半導体チップ搭載基板に複数の半導体チップを搭載してなる複数の半導体パッケージを作製した場合には、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。

以下、本発明について実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。

（実施例１Ａ）
本発明による配線形成の処理方法を適用して半導体パッケージを作製し、半導体パッケージの信頼性を評価した。以下、図７に示した各工程図を参照しながら、半導体パッケージの評価用サンプルの作製方法を説明する。なお、実施例１Ａにおいて、工程ｆ−３は上記第１及び第２の工程に、工程ｆ−５及びｆ−６は上記第４の工程に、工程ｆ−７は上記第５の工程にそれぞれ対応する。

（工程ａ）
コア基板１００として板厚０．４ｍｍ、銅箔厚１８μｍのＭＣＬ−Ｅ−６７９Ｆ（日立化成株式会社、商品名）の片面の銅箔をエッチングして、銅箔面と樹脂面を有する基板を作製した。

その後、銅箔面について、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二銅エッチング液を用いてエッチングし、エッチングレジストを除去することで、Ｌ／Ｓ＝５０／５０μｍ、Ｈ／Ｗ＝０．３６の第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子を含む）を形成した。

（工程ｂ）
第１の配線１０６ａが形成された基板の第１の配線１０６ａと反対面から第１の層間接続端子１０１に到達するまで、レーザで穴径５０μｍのＩＶＨとなる穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件でＩＶＨとなる穴の形成を行った。次いで、穴内のデスミア、無電解銅めっき、電気銅めっきの順に処理を行った。
デスミア処理方法としては、膨潤液サーキュポジットホールプリップ４１２５（ローム・アンド・ハース電子材料株式会社、製品名）に７５℃で５分浸漬後、３分間水洗した。その後、デスミア液サーキュポジットＭＬＢプロモーター２１３（ローム・アンド・ハース電子材料株式会社、製品名）に８０℃で１０分浸漬後、３分間水洗した。次いで、還元液サーキュポジットＭＬＢ２１６−４（ローム・アンド・ハース電子材料株式会社、製品名）に４０℃で５分浸漬後、３分間水洗した。
無電解銅めっき処理方法としては、クリーナーコンディショニング液ＣＬＣ−６０１（日立化成株式会社、商品名）に４５℃で５分浸漬後、１分間湯洗し、３分間水洗した。その後、１０％硫酸溶液に３０℃で１分間浸漬後、１分間水洗した。その後、プリディップ液ＰＤ−３０１（日立化成株式会社、商品名）に３０℃で１分間浸漬し、次に、アクチベーター液ＨＳ−２０１Ｂ（日立化成株式会社、商品名）に３０℃で５分間浸漬後、３分間水洗した。その後、アクセレーター液ＡＤＰ−６０１（日立化成株式会社、商品名）に３０℃で５分間浸漬後、３分間水洗した。その後、無電解銅めっき液ＣＵＳＴ−２０１（日立化成株式会社、商品名）に２０℃で２０分間浸漬後、３分間水洗した。
電気銅めっきの処理方法としては、アルカリ脱脂液ＨＣＲ−７２１０（日立化成株式会社、商品名）に４５℃で５分浸漬後、１分間湯洗し、３分間水洗した。その後、１０％硫酸溶液に３０℃で１分間浸漬後、１分間水洗した。その後、電気銅めっき液（硫酸銅・五水和物：２００ｇ／Ｌ、９８％硫酸：５０ｇ／Ｌ、塩化物イオン：４０ｍｇ／Ｌ、Ｃｕ−ＢｒｉｔｅＶＦ−IIＡ：２０ｍｌ／Ｌ株式会社ＪＣＵ、商品名、Ｃｕ−ＢｒｉｔｅＶＦ−IIＢ：１ｍｌ／Ｌ株式会社ＪＣＵ、商品名）に２３℃、１．５Ａ／ｄｍ^２でＩＶＨを穴埋め後、１８μｍの厚さまでめっきを行い、基板上の第１の層間接続端子１０１と電気的に接続し、第１の層間接続用ＩＶＨ１０２（バイアホール）を形成した。

（工程ｃ）
基板の、第１の配線１０６ａと反対側の面に、（工程ａ）と同様に第２の配線１０６ｂの形状にエッチングレジストを形成し、塩化第二銅エッチング液を用いてエッチングして、エッチングレジストを除去することで、Ｌ／Ｓ＝５０／５０μｍ、Ｈ／Ｗ＝０．３６の第２の配線１０６ｂ（第２の層間接続端子１０３を含む）を形成した。

（工程ｄ）
（工程ｃ）で形成した第２の配線１０６ｂ側の配線表面を、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００（ワールドメタル社製、商品名）に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに１分間水洗した。次いで、３．６Ｎの硫酸水溶液に１分間浸漬し、１分間水洗した。その後、第２の配線１０６ｂを、置換パラジウムめっき液ＳＡ−１００（日立化成株式会社、製品名）に３０℃で３分間浸漬して、銅よりも貴な金属であるパラジウムめっきを１．０μｍｏｌ／ｄｍ^２施し、１分間水洗した後、さらに、りん酸三ナトリウム１０ｇ／Ｌ及び水酸化カリウム２５ｇ／Ｌを含むアルカリ性溶液に亜塩素酸ナトリウム１５ｇ／Ｌを添加した酸化処理液に５０℃で３分間浸漬することで、第２の配線１０６ｂ表面に０．０７ｍｇ／ｃｍ^２の酸化銅(II)の結晶を形成した。この後、１分間水洗した後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬することで、形成された酸化銅(II)の結晶を選択的に除去し、銅表面に微細凹凸を形成した。その後、５分間水洗し、８５℃で３０分間乾燥させた。
次に、第２の配線１０６ｂ側の面に層間絶縁層（ビルドアップ層）１０４を次のように形成した。すなわち、ビルドアップ材ＡＳ−Ｚ３（日立化成株式会社、製品名）を真空ラミネートによって、真空引き時間３０秒、加圧４０秒、０．５ＭＰａの条件で、第２の配線１０６ｂ側の面にビルドアップ層をラミネートし、厚み４５μｍのＲａが０．１５μｍの樹脂層を形成した後、オーブン乾燥機にて１８０℃で６０分間保持することにより熱硬化し、ビルドアップ層１０４ａを形成した。

（工程ｅ）
上記（工程ｄ）で形成したビルドアップ層１０４ａの表面から第２の層間接続端子１０３に到達するまで、レーザで穴径５０μｍのＩＶＨとなる穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数２０、マスク径０．４ｍｍの条件でＩＶＨとなる穴の形成を行った。

（工程ｆ）
（工程ｆ−１）
上記（工程ｄ）で形成したビルドアップ層１０４ａ上に第３の配線１０６ｃ及び第２の層間接続用ＩＶＨ１０８を形成するために、ビルドアップ層１０４ａ上に、デスミア処理、無電解銅めっき処理の順に行った。
デスミアの処理方法としては、上記（工程ｂ）と同様に行った。無電解銅めっきの処理方法としては、クリーナーセキュリガント９０２（アトテックジャパン株式会社、商品名）に４５℃で５分浸漬後、１分間湯洗し、３分間水洗した。その後、プリディップネオガントＢ（アトテックジャパン株式会社、商品名）に３０℃で１分間浸漬し、次に、アクチベーターネオガント８３４（アトテックジャパン、商品名）に４０℃で５分間浸漬後、３分間水洗した。その後、リデューサーネオガントＷＡ（アトテックジャパン、商品名）に３０℃で５分間浸漬後、３分間水洗した。その後、無電解銅めっき液プリントガントＭＳＫ（アトテックジャパン、商品名）に３０℃で、０．５μｍの厚さまでめっきを行い、３分間水洗し、Ｓ層を形成した。

（工程ｆ−２）
次に、Ｓ層である銅表面を、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００（ワールドメタル社製、商品名）に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに１分間水洗した。次いで、３．６Ｎの硫酸水溶液に１分間浸漬し、１分間水洗した。

（工程ｆ−３）
その後、置換パラジウムめっき液ＳＡ−１００（日立化成株式会社、製品名）に３０℃で１分間浸漬して、銅よりも貴な金属であるパラジウムめっきを０．３３μｍｏｌ／ｄｍ^２施し、１分間水洗した後、さらに、りん酸三ナトリウム１０ｇ／Ｌ及び水酸化カリウム２５ｇ／Ｌを含むアルカリ性溶液に亜塩素酸ナトリウム１５ｇ／Ｌを添加した酸化処理液に５０℃で１分間浸漬することで、銅表面のＲｚが５０ｎｍ、厚さ５０ｎｍの酸化銅(II)を形成し、この後、３分間水洗した。

（工程ｆ−４）
その後、１００℃で１５分間乾燥した。

（工程ｆ−５）
次に、乾燥後、直ちにＤＦＲであるＲＹ−５３２５（日立化成株式会社、商品名）を常圧ラミネートによって、ロール圧力０．４ＭＰａ、処理温度１２０℃、搬送速度１．５ｍ／ｓの条件でラミネートし、ＤＦＲを形成した。

（工程ｆ−６）
次に、ＤＦＲを７０ｍＪ／ｃｍ^２の条件で露光した後、１％の炭酸ナトリウムの現像液に３０℃で３０ｓ間浸漬し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するＤＦＲパターンを形成した。

（工程ｆ−７）
次に、硫酸１０ｇ／Ｌ、ポリオキシエチレンオクチルフェニルエーテル５ｇ／Ｌの酸性溶液に、３０℃で３０秒浸漬することで、ＤＦＲパターン間の酸化銅(II)及び酸化銅(II)上のＤＦＲの残渣を除去した。この後、３分間水洗した。

（工程ｆ−８）
その後、硫酸銅めっき液を用いて電気銅めっきを行った。電気銅めっきの処理方法としては、電気銅めっき液（硫酸銅・五水和物：２００ｇ／Ｌ、９８％硫酸：５０ｇ／Ｌ、塩化物イオン：４０ｍｇ／Ｌ、Ｃｕ−ＢｒｉｔｅＶＦ−IIＡ：２０ｍｌ／Ｌ株式会社ＪＣＵ、商品名、Ｃｕ−ＢｒｉｔｅＶＦ−IIＢ：１ｍｌ／Ｌ株式会社ＪＣＵ、商品名）に２３℃、１．０Ａ／ｄｍ^２でＩＶＨを穴埋め後、１５μｍの厚さを析出させる条件でめっきを行い、第３の配線１０６ｃを形成した。
次に、ＤＦＲの剥離は、Ｒ−１００（三菱瓦斯化学株式会社製、商品名）５倍希釈液を用いて、４５℃で１８０秒、スプレー圧力０．１５ＭＰａで処理し、３分間水洗した。その後、１８０℃で６０分間乾燥した。
次に、Ｓ層をエッチングした。Ｓ層のエッチングの処理方法としては、硫酸−過酸化水素水エッチング液（硫酸１０００ｇ／Ｌ、ＤＬ−りんご酸１００ｇ／Ｌ、過酸化水素水１０ｍｌ／Ｌ、１，２，３−ベンゾトリアゾール１ｇ／Ｌ）で３０℃、スプレー圧力０．１４ＭＰａで処理することにより、これをエッチング除去し、Ｌ／Ｓ＝１０／１０μｍ、Ｈ／Ｗ＝１．５の設計に対する配線を形成した。

（工程ｇ）
上記（工程ｄ）〜（工程ｆ）までを再度繰り返し、ビルドアップ層及び外部接続端子１０７を含む最外層の配線をさらに一層形成した。最後に絶縁被覆１０９を形成して、その後、外部接続端子１０７及び半導体チップ接続端子に金めっき処理を施し、図３（１パッケージ分の断面図）、図５（１パッケージ分の平面図）、及び図９（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。

（工程ｈ）
上記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２が形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら、所望とする数を搭載した（図９参照）。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材１１３を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子１０７に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４を、Ｎ_２リフロー装置を用いて融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図９に示す半導体パッケージを作製した。

（実施例２Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを３０℃で３０秒間浸漬して、銅よりも貴な金属であるパラジウムめっきを０．１７μｍｏｌ／ｄｍ^２施し、１分間水洗した。その後、酸化処理液に５０℃で１分３０秒間浸漬することで、銅表面のＲｚが８０ｎｍ、厚さ８０ｎｍの酸化銅(II)を形成し、この後、３分間水洗した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例３Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを３０℃で１５秒間浸漬して、銅よりも貴な金属であるパラジウムめっきを０．０９μｍｏｌ／ｄｍ^２施し、１分間水洗した。その後、酸化処理液に５０℃で２分間浸漬することで、銅表面のＲｚが１００ｎｍ、厚さ１００ｎｍの酸化銅(II)を形成し、この後、３分間水洗した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例４Ａ）
（工程ｆ）において、（工程ｆ−４）のＤＦＲラミネート前の乾燥の温度を１２０℃で行った。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例５Ａ）
（工程ｆ）において、（工程ｆ−６）の露光量を３０ｍＪ／ｃｍ^２で行った。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例６Ａ）
（工程ｆ）において、（工程ｆ−６）の露光量を１５０ｍＪ／ｃｍ^２で行った。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例７Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
なお、実施例７Ａにおいては、酸性溶液に浸漬する工程及び工程ｆ−４が上記第３の工程に相当する。

（実施例８Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）のＤＦＲラミネート前の乾燥の温度を１２０℃で行うことで、銅表面のＲｚが５０ｎｍ、厚さ３５ｎｍの酸化銅(II)を形成した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例９Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、乾燥を１００℃で行い、その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ３０ｎｍの酸化銅(II)を形成した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
なお、実施例９Ａにおいては、酸性溶液に浸漬する工程及び工程ｆ−４が上記第３の工程に相当する。

（比較例１Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行わずに、銅表面をマイクロエッチング剤であるＨＩＳＴ−７３００（日立化成株式会社、商品名）に３０℃で１５秒間浸漬することで、Ｒｚが２００ｎｍの銅表面を形成した。その後、水洗を３分間した。その後、（工程ｆ−７）を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例２Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを行わずに、酸化処理を５０℃で１分間浸漬し、銅表面のＲｚが２００ｎｍ、厚さ５０ｎｍの酸化銅(II)を形成し、この後、水洗を３分間した。その後、（工程ｆ−７）を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例３Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを行わずに、酸化処理を５０℃で１分間浸漬し、銅表面のＲｚが２００ｎｍ、厚さ５０ｎｍの酸化銅(II)を形成し、この後、水洗を３分間した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例４Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを行い、その後、酸化処理を行わずに、γ−アミノプロピルトリエトキシシラン０．５質量％水溶液に３０℃で３分間浸漬し、Ｒｚが５０ｎｍの銅表面を形成し、この後、水洗を３分間した。その後、（工程ｆ−７）を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例５Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを行い、その後、酸化処理を行わずに、γ−アミノプロピルトリエトキシシラン０．５質量％水溶液に３０℃で３分間浸漬し、Ｒｚが５０ｎｍの銅表面を形成し、この後、水洗を３分間した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例６Ａ）
（工程ｆ）において、（工程ｆ−７）、を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例７Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。その後、（工程ｆ−７）、を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例８Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行わずに、水洗を３分間し、Ｒｚが５０ｎｍの銅表面を形成した。その後、（工程ｆ−７）、を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例９Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行わずに、水洗を３分間し、Ｒｚが５０ｎｍの銅表面を形成した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１０Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行わずに、その後、γ−アミノプロピルトリエトキシシラン０．５質量％水溶液に３０℃で３分間浸漬し、Ｒｚが５０ｎｍの銅表面を形成し、この後、水洗を３分間した。その後、（工程ｆ−７）、を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１１Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行わずに、その後、γ−アミノプロピルトリエトキシシラン０．５質量％水溶液に３０℃で３分間浸漬し、Ｒｚが５０ｎｍの銅表面を形成し、この後、水洗を３分間した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１２Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを行い、その後、酸化処理を行わずに、水洗を３分間し、Ｒｚが５０ｎｍの銅表面を形成した。その後、（工程ｆ−７）を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１３Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっきを行い、その後、酸化処理を行わずに、水洗を３分間し、Ｒｚが５０ｎｍの銅表面を形成した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１４Ａ）
（工程ｆ）において、（工程ｆ−７）の前にプラズマ処理を行った。条件は、株式会社モリエン製の型式ＰＢ−１０００Ｓ装置を用いて、Ａｒ１６％、チャンバー内を４００Ｐａ、出力４００Ｗ、処理時間２分で行った。その後、（工程ｆ−７）、を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１５Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。その後、（工程ｆ−７）の前にプラズマ処理を行った。条件は、株式会社モリエン製の型式ＰＢ−１０００Ｓ装置を用いて、Ａｒ１６％、チャンバー内を４００Ｐａ、出力４００Ｗ、処理時間２分で行った。その後、（工程ｆ−７）を行わず、それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１６Ａ）
（工程ｆ）の（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、７０ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１７Ａ）
（工程ｆ）の（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、１５０ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１８Ａ）
（工程ｆ）の（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、５００ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例１９Ａ）
（工程ｆ）の（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、１０００ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例２０Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。その後、（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、７０ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例２１Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。その後、（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、１５０ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例２２Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。その後、（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、５００ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（比較例２３Ａ）
（工程ｆ）の（工程ｆ−２）における前処理を行った後、（工程ｆ−３）における置換パラジウムめっき、酸化処理を行い、水洗を３分間した。その後、硫酸２０ｇ／Ｌの酸性溶液に２５℃で３０秒浸漬し、水洗を３分間した。その後、（工程ｆ−４）を行うことで、銅表面のＲｚが５０ｎｍ、厚さ４０ｎｍの酸化銅(II)を形成した。その後、（工程ｆ−５）におけるめっきレジストの形成において、ポジ型めっきレジストＰＭＥＲＰ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、Ｓ層上に、膜厚２０μｍのめっきレジスト層を形成した。次に、（工程ｆ−６）において、１０００ｍＪ／ｃｍ^２の条件で露光した後、ＰＭＥＲＰ−７Ｇの現像液に２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１１μｍ／９μｍの設計に対するめっきレジストパターンを形成した。その後、（工程ｆ−８）におけるめっきレジストの剥離は、メチルエチルケトンを用いて２５℃で１分間浸漬し、除去した。それ以外は、実施例１Ａと同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。

（実施例１Ｂ）
（工程ｆ）における本発明の配線形成の処理方法による効果を評価するために、以下のようにして評価用基板を作製した。図１１は、評価用基板の製造工程を模式的に示す工程図である。
（工程ｆ’）
図１１に示すコア基板１００として、０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にビルドアップ層１０４ａを次のように形成した。すなわち、シアネートエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件１５００ｒｐｍで、ガラス基板上に塗布し、厚み２０μｍの樹脂層を形成した後、常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃で８０分間保持することにより熱硬化し、ビルドアップ層１０４ａを形成した。その後、実施例１Ａの（工程ｆ−１）により、銅層１１８を形成し、その後、（工程ｆ−２）から（工程ｆ−７）により、Ｌ／Ｓ＝４／２μｍ、Ｌ／Ｓ＝６／４μｍ及びＬ／Ｓ＝１１／９μｍの設計に対するＤＦＲパターン（レジストパターン）１１９を形成した。その後、（工程ｆ−８）により、Ｌ／Ｓ＝３／３μｍ、Ｌ／Ｓ＝５／５μｍ及びＬ／Ｓ＝１０／１０μｍの設計に対する配線１０６を形成した。

（工程ｄ’）
上記（工程ｆ’）で形成した配線１０６に対し、実施例１Ａの（工程ｄ）に記載された各表面処理（前処理、貴金属形成、酸化処理、酸性溶液処理）を施した後、図１１に示すビルドアップ層１０４ｂをそれぞれ形成し、さらに１８０℃で６０分間乾燥した。

（実施例２Ｂ）
（工程ｆ’）において、実施例２Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例３Ｂ）
（工程ｆ’）において、実施例３Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例４Ｂ）
（工程ｆ’）において、実施例４Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例５Ｂ）
（工程ｆ’）において、実施例５Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例６Ｂ）
（工程ｆ’）において、実施例６Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例７Ｂ）
（工程ｆ’）において、実施例７Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例８Ｂ）
（工程ｆ’）において、実施例８Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（実施例９Ｂ）
（工程ｆ’）において、実施例９Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１Ｂ）
（工程ｆ’）において、比較例１Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例２Ｂ）
（工程ｆ’）において、比較例２Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例３Ｂ）
（工程ｆ’）において、比較例３Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例４Ｂ）
（工程ｆ’）において、比較例４Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例５Ｂ）
（工程ｆ’）において、比較例５Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例６Ｂ）
（工程ｆ’）において、比較例６Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例７Ｂ）
（工程ｆ’）において、比較例７Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例８Ｂ）
（工程ｆ’）において、比較例８Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例９Ｂ）
（工程ｆ’）において、比較例９Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１０Ｂ）
（工程ｆ’）において、比較例１０Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１１Ｂ）
（工程ｆ’）において、比較例１１Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１２Ｂ）
（工程ｆ’）において、比較例１２Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１３Ｂ）
（工程ｆ’）において、比較例１３Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１４Ｂ）
（工程ｆ’）において、比較例１４Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１５Ｂ）
（工程ｆ’）において、比較例１５Ａの（工程ｆ）を実施し、各Ｌ／ＳのＤＦＲパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１６Ｂ）
（工程ｆ’）において、比較例１６Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１７Ｂ）
（工程ｆ’）において、比較例１７Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１８Ｂ）
（工程ｆ’）において、比較例１８Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例１９Ｂ）
（工程ｆ’）において、比較例１９Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例２０Ｂ）
（工程ｆ’）において、比較例２０Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例２１Ｂ）
（工程ｆ’）において、比較例２１Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例２２Ｂ）
（工程ｆ’）において、比較例２２Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（比較例２３Ｂ）
（工程ｆ’）において、比較例２３Ａの（工程ｆ）を実施し、各Ｌ／Ｓのめっきレジストパターン及び配線を形成した。それ以外は、実施例１Ｂと同様に行った。

（半導体パッケージの信頼性試験）
実施例１Ａ〜９Ａ及び比較例１Ａ〜２３Ａに記載された各々２２個の半導体パッケージサンプルに対して吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で各サンプルを流して、リフローを行った。その後、各サンプルについてクラック発生の有無を調べ、発生した場合をＮＧとした。結果を表１に示す。
また、各々２２個の半導体パッケージサンプルを厚さ０．８ｍｍのマザーボードに実装し、−５５℃、３０分〜１２５℃、３０分の条件で温度サイクル試験を行い、５００サイクル目、１０００サイクル目、１５００サイクル目に、ヒューレット・パッカード社製マルチメータ３４５７Ａを用い、配線の導通抵抗値を測定した。測定した抵抗値が初期抵抗値より１０％以上変化した場合をＮＧとした。結果を表１に示す。
ただし、比較例２Ａ、比較例３Ａ、比較例８Ａ、比較例９Ａ、比較例１２Ａ、比較例１３Ａについては、（工程ｆ−６）の現像後、（工程ｆ−８）の電気銅めっき後に、ＤＦＲパターンがＳ層から剥がれ、配線を形成できなかった。比較例１６Ａ、比較例１７Ａ、比較例２０Ａ，比較例２１Ａは、完全に現像することができず、めっきレジストパターンの形成ができず、配線を形成できなかった。比較例１８Ａ、比較例１９Ａ、比較例２２Ａ、比較例２３Ａは、現像後、めっきレジストの厚みが１５μｍ以上得られなかったため、電気銅めっき時に、めっきレジストをのりこえて析出したため、配線を形成できなかった。以上の理由で、それぞれについて、試験基板を作製することができなかった。

（ＤＦＲパターン形成及びめっきレジストパターン形成の評価試験）
実施例１Ｂ〜９Ｂ及び比較例１Ｂ〜１５Ｂに記載された（工程ｆ’）において、ＤＦＲパターン１１９と銅層１１８の密着及び、比較例１６Ｂ〜２３Ｂに記載された（工程ｆ’）において、めっきレジストパターンと銅層１１８の密着を評価した。評価方法は、（工程ｆ−８）の電気銅めっき直前のＤＦＲパターン及びめっきレジストパターンの剥がれの割合を調べ、１０％未満のものを良品（○）とし、それ以外を不良品（×）とした。結果を表２に示す。ただし、比較例１６Ｂ、比較例１７Ｂ、比較例２０Ｂ、比較例２１Ｂは、完全に現像することができず、めっきレジストパターンの形成ができなかった。
次に、現像後のＤＦＲパターンのトップ幅（Ｓ層から高さ２５μｍの幅）及びめっきレジストのトップ幅（Ｓ層から高さ２０μｍの幅）を調べた。結果を表３に示す。また、現像後のＤＦＲパターン及びめっきレジストのボトム幅に対するトップ幅の誤差を調べ、±１０％未満のものを良品（○）とし、それ以外を不良品（×）とした。結果を表３に示す。ただし、比較例１８Ｂ、比較例１９Ｂ、比較例２２Ｂ、比較例２３ＢのＬ／Ｓが４／２μｍ、６／４μｍについては、現像後にＳ層から２０μｍ未満になるため、評価ができなかった。また、上記銅層１１８と密着が不良品及び評価ができなかったものについては、評価をしなかった。

（配線形成の評価試験）
実施例１Ｂ〜９Ｂ及び比較例１Ｂ〜２３Ｂに記載された（工程ｆ’）において、配線１０６の形成を評価した。評価方法は、（工程ｆ−８）の電気銅めっき後の設計の配線の厚みに対する誤差を調べ、±１０％以内のものを良品（○）とし、それ以外を不良品（×）とした。結果を表４に示す。ただし、ＤＦＲパターン形成及びめっきレジストパターン形成の評価試験で不良品、又は評価できなかったものについて、評価しなかった。
次に、（工程ｆ−８）のＳ層のエッチング時間を調べた。結果を表５に示す。また、エッチング後のトップ幅及びボトム幅と配線の断面積を調べ、ボトム幅に対するトップ幅の誤差及び各Ｌ／Ｓの設計値に対する配線の断面積の誤差がそれぞれ±１０％以内のものを良品（○）とし、それ以外を不良品（×）とした。結果を表６に示す。また、配線の剥がれの割合を調べた。１０％未満のものを良品（○）とし、それ以外を不良品（×）とした。結果を表７に示す。また、配線間の短絡発生の割合を調べた。１０％未満のものを良品（○）とし、それ以外を不良品（×）とした。結果を表８に示す。ただし、電気銅めっき後の配線の厚みが不良品、又は評価できなかったものについては、評価しなかった。
まとめとして、歩留まりを調べた。９０％以上のものを良品（○）とし、それ以外を不良品（×）とした。結果を表９に示す。

（配線間の絶縁性試験）
実施例１Ｂ〜９Ｂ及び比較例１Ｂ〜２３Ｂに記載された各評価用基板について、表９より、歩留まりが０％以外の評価基板を、以下のようにして、各Ｌ／Ｓの配線間の絶縁抵抗値を測定した。まず、デジタル超高抵抗微小電流計Ｒ−８３４０Ａ（アドバンテスト社製、商品名）を用いて、Ｌ／Ｓ配線間に室温でＤＣ５Ｖの電圧を３０秒間印加し、Ｌ／Ｓ配線間の絶縁抵抗値を測定した。なお、１ＧΩ以下の絶縁抵抗測定には、デジタルマルチメータ３４５７Ａ（ヒューレット・パッカード社製、商品名）を用いた。
次に、温度１３０℃・相対湿度８５％に保った恒温恒湿層中で、Ｌ／Ｓ配線間に連続的にＤＣ５Ｖの電圧を印加し、２５ｈ、５０ｈ、１００ｈ、２００ｈ、５００ｈ、１,０００ｈ後に上記と同様にＬ／Ｓ配線間の絶縁抵抗値を測定した。なお、恒温恒湿槽はＥＣ−１０ＨＨＰＳ（日立製作所製、商品名）を用い、投入後１０００時間まで測定した。
以上のようにして測定した評価基板について、絶縁抵抗値の最小値が、１ＧΩ未満である場合には「否（×）とし、１ＧΩ以上である場合には「良（○）」とした。結果を表１０，表１１及び表１２に示す。

本発明において、表１に示すように、実施例１Ａ〜９Ａで作製した半導体パッケージの信頼性については、極めて良好であった。また、表２及び表３に示すように実施例１Ｂ〜９Ｂで作製した評価基板におけるＤＦＲパターンの形成は、Ｌ／Ｓ＝４／２μｍ、Ｌ／Ｓ＝６／４μｍ及びＬ／Ｓ＝１１／９μｍにおいても極めて良好であった。また、表４〜表９に示すように実施例１Ｂ〜９Ｂで作製した評価基板における配線形成は、Ｌ／Ｓ＝３／３μｍ、Ｌ／Ｓ＝５／５μｍ及びＬ／Ｓ＝１０／１０μｍにおいても極めて良好であった。また、表１０〜表１２に示すように、実施例１Ｂ〜９Ｂで作製した評価基板における配線間の絶縁信頼性は、Ｌ／Ｓ＝３／３μｍ、Ｌ／Ｓ＝５／５μｍ及びＬ／Ｓ＝１０／１０μｍにおいても極めて良好であった。

一方、従来の配線形成の処理方法を適用した場合、本発明と比較して、比較例１Ａ〜２３Ａに示す半導体パッケージの信頼性と、比較例１Ｂ〜２３Ｂに示すＤＦＲパターン及びめっきレジストパターンの形成、配線形成、配線間の絶縁信頼性の特性の全てを満足することはできなかった。

したがって、本発明の配線形成の処理方法によれば、銅表面に緻密かつ均一な酸化銅(II)の針状の微細凹凸を形成し、あるいは、銅表面に緻密かつ均一な微細凹凸の表面に酸化銅(II)の薄膜を形成することができるため、露光の際に、当該銅表面からの光の反射を抑制し、ＤＦＲパターン幅の精度を高くすることができる。また、当該銅表面とＤＦＲパターンとの密着を向上させることが可能となる。さらに、現像後に、ＤＦＲパターン間の酸化銅(II)の上に離散的に残るＤＦＲを、プラズマ処理することなく、上記第４及び第５の工程によって、酸化銅(II)と共にＤＦＲの残渣を除去することができる。また、Ｓ層をエッチングの際に、エッチング時間を短縮することができるため、配線のトップ及び配線全体のエッチング量も減少できるため、配線の形状が矩形にすることができる。
この結果、設計値に対して寸法精度の高い微細配線の形成、配線間の絶縁信頼性に優れた配線基板及び半導体チップ搭載基板、さらに、耐リフロー性、温度サイクル性に優れた半導体パッケージを製造することが可能となる。

以上の説明からして、本発明の精神と範囲に反することなしに、広範に異なる実施態様を構成することができることは明白であり、本発明は請求の範囲において限定した以外は、その特定の実施態様によって制約されるものではない。

１１…マーク、１３…半導体パッケージ領域、１６…半導体チップ接続端子、１９…外部接続端子、２１…ダミーパターン、２２…半導体チップ搭載基板、２３…ブロック、２４…補強パターン、２５…切断位置合わせマーク、１００…コア基板、１０１，１０３…層間接続端子、１０４，１０４ａ，１０４ｂ…ビルドアップ層（層間絶縁層）、１０６，１０６ａ，１０６ｂ，１０６ｃ…配線、１０７…外部接続端子、１０９…絶縁被覆、１１１…半導体チップ、１１２…接続バンプ、１１３…アンダーフィル材、１１４…はんだボール、１１５…金ワイヤ、１１６…半導体用封止樹脂、１１７…ダイボンドフィルム、１１８…銅層、１１９…ＤＦＲパターン、２０４，２０６…凹凸、２０３…貴金属、２０７…貴金属の水酸化物、２０８貴金属の酸化物−水和物、３００…絶縁材料、３０１…Ｓ層、３０３…ガラスマスク、３０４…光、３０５…レジストパターン、３０６…液状レジスト、３０７…レジストパターン。

Claims

絶縁材料上に銅が形成された構造体の銅表面に、銅よりも貴な金属を離散的に形成する第１の工程と、
酸化剤を含むアルカリ性溶液を用いた酸化によって、前記銅表面に酸化銅(II)を形成する第２の工程と、
前記銅表面にドライフィルムレジストを積層した後に、該ドライフィルムレジストを露光及び現像してレジストパターンを形成する第４の工程と、
該レジストパターン間を、非イオン性界面活性剤を含む酸性溶液で処理する第５の工程と
を有するレジストパターンの製造方法。
前記第２の工程の後、かつ前記第４の工程の前に、前記銅表面に形成された酸化銅(II)を酸性溶液で溶解除去した後に、酸化銅(II)被膜を形成する第３の工程を有する請求項１に記載のレジストパターンの製造方法。
前記酸化剤が、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩及びペルオキソ二硫酸塩からなる群から選択される１種以上である、請求項１又は２に記載のレジストパターンの製造方法。
前記銅よりも貴な金属が、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムからなる群から選択される金属、又はこれらの金属を含む合金である、請求項１〜３のいずれか一項に記載のレジストパターンの製造方法。
前記第１の工程における前記銅よりも貴な金属の形成量が、０．００１μｍｏｌ／ｄｍ^２以上かつ４０μｍｏｌ／ｄｍ^２以下である、請求項１〜４のいずれか一項に記載のレジストパターンの製造方法。
請求項１〜５のいずれか一項に記載の方法により製造された、前記レジストパターンが銅表面に形成された前記構造体を銅めっき処理する工程と、
前記レジストパターンを剥離する工程と、
前記銅をエッチング除去する工程と、
を有する配線パターンの製造方法。
請求項６に記載の方法により製造された配線パターンを備える配線基板。