JP2015130470A - Group iii nitride semiconductor light-emitting element and method for manufacturing the same - Google Patents
Group iii nitride semiconductor light-emitting element and method for manufacturing the same Download PDFInfo
- Publication number
- JP2015130470A JP2015130470A JP2014061642A JP2014061642A JP2015130470A JP 2015130470 A JP2015130470 A JP 2015130470A JP 2014061642 A JP2014061642 A JP 2014061642A JP 2014061642 A JP2014061642 A JP 2014061642A JP 2015130470 A JP2015130470 A JP 2015130470A
- Authority
- JP
- Japan
- Prior art keywords
- row
- emitting device
- group iii
- nitride semiconductor
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Led Devices (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、サファイアウエハから発光素子を高い精度で分離することのできるIII 族窒化物半導体発光素子およびその製造方法に関する。 The present invention relates to a group III nitride semiconductor light emitting device capable of separating a light emitting device from a sapphire wafer with high accuracy and a method for manufacturing the same.
サファイアウエハを成長基板として用いる半導体発光素子の製造工程は、サファイアウエハの上に半導体層を成長させる半導体層形成工程と、サファイアウエハを分割して多数の半導体発光素子とする素子分割工程と、を有することがある。サファイアは、明瞭な劈開面を持たない。そのため、サファイアウエハを分割することはそれほど容易ではない。 A semiconductor light emitting device manufacturing process using a sapphire wafer as a growth substrate includes a semiconductor layer forming step of growing a semiconductor layer on the sapphire wafer, and an element dividing step of dividing the sapphire wafer into a plurality of semiconductor light emitting devices. May have. Sapphire does not have a clear cleavage plane. Therefore, it is not so easy to divide the sapphire wafer.
そのため例えば、素子分割工程において、サファイアウエハの内部にレーザーを集光した状態で走査し、サファイアウエハの内部に改質箇所の列を形成する技術等が開発されてきている（特許文献１の段落［０００２］等参照）。そして、その後のブレーキング工程では、その改質箇所の列に沿って素子を切り離す。 Therefore, for example, in the element dividing step, a technique has been developed in which scanning is performed in a state where the laser is focused inside the sapphire wafer and a row of modified portions is formed inside the sapphire wafer (paragraph of Patent Document 1). [0002] etc.). Then, in the subsequent braking process, the element is cut along the row of the modified portions.
また、特許文献２には、レーザーを照射して形成した改質箇所から斜め方向に割る技術が開示されている（特許文献２の段落［００１８］−［００２０］および図１等参照）。ｃ面サファイアを用いた場合には、サファイアが斜めに割れやすい。
特許文献２に記載の技術では、サファイアウエハを厚み方向に対してやや斜めに割る。そして、隣り合う半導体層と半導体層との間の隙間の中央部（特許文献２の図１の中央線ａ）から少し離れた位置に改質箇所（特許文献２の図１の第１の改質領域３）を形成する（特許文献２の段落［００１８］−［００２０］および図１等参照）。そのため、隣り合う半導体層と半導体層との間の溝の幅をある程度広く設計する必要がある。この溝の幅が広いと、１枚のサファイアウエハから生産できる半導体発光素子の数は少ない。すなわち、半導体発光素子の生産性がやや悪かった。
In the technique described in
一方、半導体層に近い位置に改質箇所を形成すれば、溝の幅を小さく設計することができる。しかし、改質箇所の形成位置は、レーザーを照射する際に集光する位置である。レーザーを照射する際に集光する箇所と半導体層とが近いと、レーザーの一部が半導体層に照射されてしまうおそれがある。これにより、発光素子の光学特性が悪くなるおそれがある。歩留まりを向上させるため、レーザーを集光する箇所と半導体層との膜厚方向の距離をある程度大きくしたい。 On the other hand, if the modified portion is formed at a position close to the semiconductor layer, the groove width can be designed to be small. However, the formation position of the modified portion is a position where light is condensed when the laser is irradiated. If a portion where light is condensed when the laser is irradiated is close to the semiconductor layer, a part of the laser may be irradiated to the semiconductor layer. Thereby, there exists a possibility that the optical characteristic of a light emitting element may worsen. In order to improve the yield, it is desirable to increase the distance in the film thickness direction between the portion where the laser is focused and the semiconductor layer to some extent.
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題は、隣り合う半導体層と半導体層との間の溝の幅を狭くすることにより、半導体発光素子の生産性の向上を図ったIII 族窒化物半導体発光素子およびその製造方法を提供することである。 The present invention has been made to solve the above-described problems of the prior art. That is, the object is to provide a group III nitride semiconductor light-emitting device that improves the productivity of a semiconductor light-emitting device by narrowing the width of a groove between adjacent semiconductor layers and a method for manufacturing the same. That is.
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、サファイアウエハの第１面にIII 族窒化物半導体層を形成した積層ウエハを分割する素子分割工程を有する。また、素子分割工程は、サファイアウエハにレーザーを照射してサファイアウエハに複数の改質箇所から成る列を形成するレーザー照射工程と、複数の改質箇所から成る列に沿ってサファイアウエハからIII 族窒化物半導体発光素子を切り離すブレーキング工程と、を有する。そして、レーザー照射工程では、サファイアウエハの第１面からの距離が第１の深さである位置に複数の改質箇所から成る第１の列と、サファイアウエハの第１面からの距離が第２の深さである位置に複数の改質箇所から成る第２の列と、を形成する。ここで、第１の列の第１の深さは、５０μｍ以上７０μｍ以下の範囲内である。第１の列における改質箇所のピッチ間隔は、２．５μｍ以上１５μｍ以下の範囲内である。また、第２の列の第２の深さは、第１の列の第１の深さよりも深い。 The manufacturing method of the group III nitride semiconductor light-emitting device in the first aspect includes an element dividing step of dividing the laminated wafer in which the group III nitride semiconductor layer is formed on the first surface of the sapphire wafer. In addition, the element dividing step includes a laser irradiation step of irradiating a sapphire wafer with a laser to form a row of a plurality of modified portions on the sapphire wafer, and a group III from the sapphire wafer along the row of the plurality of modified portions. And a breaking step of separating the nitride semiconductor light emitting device. In the laser irradiation step, the distance from the first surface of the sapphire wafer is the first depth consisting of a plurality of modified locations at a position where the distance from the first surface of the sapphire wafer is the first depth, and the distance from the first surface of the sapphire wafer is the first distance. And a second row of a plurality of reformed locations at a depth of 2. Here, the first depth of the first row is in the range of 50 μm to 70 μm. The pitch interval of the modified portions in the first row is in the range of 2.5 μm to 15 μm. Further, the second depth of the second row is deeper than the first depth of the first row.
このIII 族窒化物半導体発光素子の製造方法では、サファイアウエハの表面にほぼ垂直にサファイアウエハを割ることができる。そのため、サファイアウエハを割る際にできる亀裂が、半導体層に達しにくい。つまり、この製造方法における歩留まりは、従来の方法に比べてよい。また、レーザーを集光する箇所と半導体層との膜厚方向の距離をある程度とることができる。また、発光素子の切り代を小さく設計することができる。そのため、１枚のサファイアウエハからより多くの発光素子を製造することができる。また、切り代を狭くする代わりに、半導体層の一片の長さを長くとるように設計してもよい。この場合には、発光素子の発光面積が従来の発光素子に比べて広い。すなわち、明るい発光素子を製造することができる。 In this group III nitride semiconductor light-emitting device manufacturing method, the sapphire wafer can be divided substantially perpendicularly to the surface of the sapphire wafer. For this reason, cracks that are generated when the sapphire wafer is broken are unlikely to reach the semiconductor layer. That is, the yield in this manufacturing method may be compared with the conventional method. Further, the distance in the film thickness direction between the laser condensing portion and the semiconductor layer can be set to some extent. Further, it is possible to design a small margin for the light emitting element. Therefore, more light emitting elements can be manufactured from one sapphire wafer. Further, instead of narrowing the cutting allowance, it may be designed such that the length of one piece of the semiconductor layer is increased. In this case, the light emitting area of the light emitting element is wider than that of the conventional light emitting element. That is, a bright light emitting element can be manufactured.
第２の態様におけるIII 族窒化物半導体発光素子の製造方法において、上記に加えて、レーザー照射工程では、サファイアウエハに照射するレーザーの出力を０．２６Ｗ以上０．６Ｗ以下の範囲内とする。 In the method for manufacturing a Group III nitride semiconductor light-emitting device according to the second aspect, in addition to the above, in the laser irradiation step, the output of the laser irradiated to the sapphire wafer is set in the range of 0.26 W to 0.6 W.
第３の態様におけるIII 族窒化物半導体発光素子の製造方法において、上記に加えて、第２の列の第２の深さは、８０μｍ以上１３０μｍ以下の範囲内である。 In the method for manufacturing a Group III nitride semiconductor light-emitting device according to the third aspect, in addition to the above, the second depth of the second row is in the range of 80 μm to 130 μm.
第４の態様におけるIII 族窒化物半導体発光素子の製造方法において、上記に加えて、第２の列における改質箇所のピッチ間隔は、２．５μｍ以上１５μｍ以下の範囲内である。 In the method for manufacturing a group III nitride semiconductor light emitting device according to the fourth aspect, in addition to the above, the pitch interval of the modified portions in the second row is in the range of not less than 2.5 μm and not more than 15 μm.
第５の態様におけるIII 族窒化物半導体発光素子の製造方法において、上記に加えて、レーザー照射工程では、サファイアウエハのａ軸に平行にレーザーを走査して、第１列としてａ軸に平行な列を形成し、サファイアウエハにａ軸に平行な列から第１面まで達する亀裂を形成する。そして、第１面での亀裂の位置と、第１の列を第１面に射影した位置と、の間のずれ量を８μｍ以下とする。 In the method for manufacturing a Group III nitride semiconductor light-emitting device according to the fifth aspect, in addition to the above, in the laser irradiation step, the laser is scanned in parallel with the a-axis of the sapphire wafer, and the first row is parallel to the a-axis. A row is formed, and a crack reaching the first surface from the row parallel to the a axis is formed in the sapphire wafer. And the deviation | shift amount between the position of the crack in a 1st surface and the position which projected the 1st row | line | column on the 1st surface shall be 8 micrometers or less.
第６の態様におけるIII 族窒化物半導体発光素子の製造方法は、上記に加えて、サファイアウエハの上に半導体層を成長させる半導体層形成工程と、半導体層を格子状に区画する溝を形成する半導体層区画工程と、を有する。そして、レーザー照射工程では、溝の中央線からｒ面の存在する側の反対側に０μｍ以上８μｍ以下の範囲内で変位させた位置にレーザーを照射する。 In addition to the above, the manufacturing method of the group III nitride semiconductor light-emitting device in the sixth aspect includes a semiconductor layer forming step of growing a semiconductor layer on a sapphire wafer, and a groove for partitioning the semiconductor layer in a lattice shape And a semiconductor layer partitioning step. In the laser irradiation step, the laser is irradiated to a position displaced within the range of 0 μm or more and 8 μm or less from the center line of the groove to the side opposite to the side where the r-plane exists.
第７の態様におけるIII 族窒化物半導体発光素子の製造方法は、上記に加えて、レーザー照射工程を次のように実施する。サファイアウエハに、少なくとも第１の列から第１面まで達する亀裂を形成する。第１の列および第２の列における改質箇所のピッチ間隔を、８μｍ以上１２μｍ以下の範囲内とする。第１面での亀裂の位置と、第１の列を第１面に射影した位置と、の間のずれ量を４μｍ以下とする。 In addition to the above, the manufacturing method of the group III nitride semiconductor light-emitting device in the seventh aspect performs the laser irradiation step as follows. A crack is formed in the sapphire wafer that extends from at least the first row to the first surface. The pitch interval between the modified portions in the first row and the second row is set in the range of 8 μm to 12 μm. The deviation amount between the position of the crack on the first surface and the position where the first row is projected onto the first surface is set to 4 μm or less.
第８の態様におけるIII 族窒化物半導体発光素子は、第１面を有するサファイア基板と、サファイア基板の第１面に形成されたIII 族窒化物半導体層と、を有する。このIII 族窒化物半導体発光素子は、サファイア基板の第１面からの距離が第１の距離である位置に複数のレーザー照射痕から成る第１の列と、サファイア基板の第１面からの距離が第２の距離である位置に複数のレーザー照射痕から成る第２の列と、を有する。また、第１の列の第１の距離は、５０μｍ以上７０μｍ以下の範囲内である。第１の列におけるレーザー照射痕のピッチ間隔は、２．５μｍ以上１５μｍ以下の範囲内である。第２の列の第２の距離は、第１の列の第１の距離よりも大きい。 The group III nitride semiconductor light emitting device according to the eighth aspect includes a sapphire substrate having a first surface and a group III nitride semiconductor layer formed on the first surface of the sapphire substrate. The group III nitride semiconductor light emitting device includes a first row of a plurality of laser irradiation marks at a position where the distance from the first surface of the sapphire substrate is the first distance, and a distance from the first surface of the sapphire substrate. And a second row of a plurality of laser irradiation traces at a position where is a second distance. The first distance in the first row is in the range of 50 μm to 70 μm. The pitch interval of the laser irradiation marks in the first row is in the range of 2.5 μm to 15 μm. The second distance in the second row is greater than the first distance in the first row.
第９の態様におけるIII 族窒化物半導体発光素子では、上記に加えて、第１の列および第２の列におけるレーザー照射痕のピッチ間隔は、８μｍ以上１２μｍ以下の範囲内である。 In the group III nitride semiconductor light-emitting device in the ninth aspect, in addition to the above, the pitch interval of the laser irradiation marks in the first row and the second row is in the range of 8 μm to 12 μm.
第１０の態様におけるIII 族窒化物半導体発光素子では、上記に加えて、サファイア基板の第１面側の端部の位置と、第１の列を第１面に射影した位置と、の間のずれ量が、４μｍ以下である。 In the group III nitride semiconductor light-emitting device according to the tenth aspect, in addition to the above, between the position of the end on the first surface side of the sapphire substrate and the position where the first row is projected onto the first surface. The amount of deviation is 4 μm or less.
本発明では、隣り合う半導体層と半導体層との間の溝の幅を狭くすることにより、半導体発光素子の生産性の向上を図ったIII 族窒化物半導体発光素子およびその製造方法が提供されている。 The present invention provides a group III nitride semiconductor light-emitting device and a method for manufacturing the same, in which the productivity of the semiconductor light-emitting device is improved by narrowing the width of the groove between the adjacent semiconductor layers. Yes.
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、本発明は、下記の実施形態に限定されるものではない。また、後述する発光素子の各層の積層構造および電極構造は、例示である。そのため、実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものに過ぎない。 Hereinafter, specific embodiments will be described with reference to the drawings, taking a semiconductor light emitting element as an example. However, the present invention is not limited to the following embodiment. In addition, a laminated structure and an electrode structure of each layer of the light emitting element described later are examples. Therefore, it is of course possible to have a laminated structure different from that of the embodiment. And the thickness of each layer in each figure is only what was shown notionally.
１．半導体発光素子
図１は、本実施形態の半導体発光素子の製造方法により製造される発光素子１００を示す平面図である。図２は、図１のII-II 断面を示す断面図である。発光素子１００は、サファイア基板の上にIII 族窒化物半導体を形成されたフェイスアップ型の発光素子である。
1. Semiconductor Light Emitting Element FIG. 1 is a plan view showing a
図２に示すように、発光素子１００は、サファイア基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ型ＥＳＤ層１４０と、ｎ型超格子層１５０と、発光層１６０と、ｐ型超格子層１７０と、ｐ型コンタクト層１８０と、を有する。
As shown in FIG. 2, the
また、図１に示すように、発光素子１００は、ｐ電極Ｐ１と、ｐ延伸電極Ｐ２と、ｎ電極Ｎ１と、ｎ延伸電極Ｎ２と、を有している。ｐ電極Ｐ１およびｐ延伸電極Ｐ２は、ｐ型コンタクト層１８０の上に形成されている。ｎ電極Ｎ１およびｎ延伸電極Ｎ２は、ｎ型コンタクト層１３０の上に形成されている。
As shown in FIG. 1, the
図１および図２に示すように、サファイア基板１１０の中央領域には、半導体層が形成されており、外周領域には、ストリートＳ１、Ｓ２がある。本実施形態では、ストリートＳ１、Ｓ２は、ｎ型コンタクト層１３０が露出している領域である。このストリートＳ１、Ｓ２は、後述するように、サファイアウエハの上に形成された複数の発光層１６０を区画するためのものである。そして、ストリートＳ１、Ｓ２は、サファイアウエハから発光素子１００を切り出す際の切り代としての役割も果たす。
As shown in FIGS. 1 and 2, a semiconductor layer is formed in the central region of the
図１に示すように、ストリートＳ１は、発光素子１００の長尺方向にわたって形成されている。ストリートＳ１の幅は、Ｌ１である。ストリートＳ２は、発光素子１００の短尺方向にわたって形成されている。ストリートＳ２の幅は、Ｌ２である。ストリートＳ１、Ｓ２は、枠状に半導体層を囲っている。
As shown in FIG. 1, the street S <b> 1 is formed over the long direction of the
２．積層ウエハ（分割前）
図３に、各々の発光素子１００に分割する前における積層ウエハＷ０を示す。積層ウエハＷ０は、サファイアウエハＳａの上にIII 族窒化物半導体層を形成された半導体ウエハである。サファイアウエハＳａは、オリエンテーションフラットＯＦを形成されたｃ面サファイアである。積層ウエハＷ０を分割することにより、図１、図２等に示した多数の発光素子１００となる。
2. Laminated wafer (before division)
FIG. 3 shows the laminated wafer W <b> 0 before being divided into the respective
積層ウエハＷ０の半導体層は、溝Ｊ１、Ｊ２により区画されている。この溝Ｊ１、Ｊ２は、直線状に形成されている。溝Ｊ１、Ｊ２は、後述するように、サファイアウエハＳａの上に成長させた単一の半導体層にエッチング等を実施することにより形成される。溝Ｊ１、Ｊ２は、発光素子１００への分割後には、ストリートＳ１、Ｓ２となる。そのため、溝Ｊ１の幅Ｈ１は、Ｌ１の２倍であり、溝Ｊ２の幅Ｈ２は、Ｌ２の２倍である。
The semiconductor layer of the laminated wafer W0 is partitioned by grooves J1 and J2. The grooves J1 and J2 are formed linearly. As will be described later, the grooves J1 and J2 are formed by performing etching or the like on a single semiconductor layer grown on the sapphire wafer Sa. The grooves J1 and J2 become streets S1 and S2 after being divided into the
図３に示す矢印Ｄ１は、サファイアウエハＳａのａ軸に平行な方向を示している。溝Ｊ１は、ａ軸に平行な方向に沿って形成されている。矢印Ｄ２は、サファイアウエハＳａのｍ軸に平行な方向を示している。溝Ｊ２は、ｍ軸に平行な方向に沿って形成されている。 An arrow D1 illustrated in FIG. 3 indicates a direction parallel to the a-axis of the sapphire wafer Sa. The groove J1 is formed along a direction parallel to the a-axis. An arrow D2 indicates a direction parallel to the m-axis of the sapphire wafer Sa. The groove J2 is formed along a direction parallel to the m-axis.
３．加工装置
本実施形態の分割方法では、サファイアウエハＳａに改質箇所の列を形成するレーザー加工装置と、その改質箇所の列に沿ってサファイアウエハＳａを分割するブレーキング装置と、を用いる。レーザー加工装置は、パルスレーザーを発振して照射するレーザー照射部と、レーザー照射部に対してＸＹ方向に可動するステージと、を有する。このため、パルスレーザーを照射しながらステージを動かすことにより、サファイアウエハＳａに改質箇所の列を形成することができる。ここで照射するレーザーは、例えば、フェムト秒レーザーである。
3. Processing Device In the dividing method of the present embodiment, a laser processing device that forms a row of modified portions on the sapphire wafer Sa and a braking device that divides the sapphire wafer Sa along the row of modified portions are used. A laser processing apparatus has a laser irradiation part which oscillates and irradiates a pulse laser, and a stage which can move to an XY direction with respect to a laser irradiation part. For this reason, the row | line | column of a modification location can be formed in the sapphire wafer Sa by moving a stage, irradiating a pulse laser. The laser to be irradiated here is, for example, a femtosecond laser.
４．積層ウエハから半導体発光素子への分割方法
４−１．第１のレーザー照射工程
まず、積層ウエハＷ０の溝Ｊ１に沿ってレーザーを走査する。その際に、溝Ｊ１の中央線を狙ってレーザーを照射する。これにより、図４に示すように、溝Ｊ１に沿った改質箇所Ｒ１ａの列Ａ１ａが形成される。なお、列Ａ１ａの形成を順次行うので、等間隔で並んだ列Ａ１ａが形成される。これにより、列Ａ１ａは、溝Ｊ１の中央線Ｍ１に沿って形成される。ここで、中央線Ｍ１は、仮想的に想定した線であり、現実の線ではない。溝Ｊ１の中央線Ｍ１からｒ面の存在する側の反対側にずらした線に沿って、レーザーを照射してもよい。理由については、後述する。
4). Dividing method from laminated wafer to semiconductor light emitting device 4-1. First Laser Irradiation Step First, a laser is scanned along the groove J1 of the laminated wafer W0. At that time, the laser is irradiated aiming at the center line of the groove J1. As a result, as shown in FIG. 4, a row A1a of modified portions R1a along the groove J1 is formed. Since the formation of the row A1a is sequentially performed, the rows A1a arranged at equal intervals are formed. Thus, the row A1a is formed along the center line M1 of the groove J1. Here, the center line M1 is a virtually assumed line and is not an actual line. Laser irradiation may be performed along a line shifted from the center line M1 of the groove J1 to the side opposite to the side where the r-plane exists. The reason will be described later.
次に、積層ウエハＷ０の溝Ｊ２に沿ってレーザーを走査する。その際に、溝Ｊ２の中央線Ｍ２を狙ってレーザーを照射する。これにより、溝Ｊ２に沿った改質箇所Ｒ１ｂの列Ａ１ｂが形成される。なお、列Ａ１ｂの形成を順次行うので、等間隔で並んだ列Ａ１ｂが形成される。ここで、中央線Ｍ２は、仮想的に想定した線であり、現実の線ではない。そして、中央線Ｍ２は、中央線Ｍ１とほぼ直交している。 Next, a laser is scanned along the groove J2 of the laminated wafer W0. At that time, the laser is irradiated aiming at the center line M2 of the groove J2. As a result, a row A1b of the modified portions R1b along the groove J2 is formed. Since the formation of the row A1b is sequentially performed, the row A1b arranged at equal intervals is formed. Here, the center line M2 is a virtually assumed line and is not an actual line. The center line M2 is substantially orthogonal to the center line M1.
図４に示すように、改質箇所Ｒ１ａの列Ａ１ａは、ａ軸方向に平行に形成されている。改質箇所Ｒ１ｂの列Ａ２ａは、ｍ軸方向に平行に形成されている。ここでは、平行という表現を用いたが、加工精度によって、それぞれ１°以下のずれが生じる場合がある。このように、改質箇所Ｒ１ａ、Ｒ１ｂは、異なる方向に形成されているが、その他の点においては同じである。そのため、形成方向を区別する必要のない場合には、改質箇所Ｒ１ａ、Ｒ１ｂをまとめて、改質箇所Ｒ１と表記することとする。同様に、列Ａ１ａ、Ａ１ｂをまとめて、列Ａ１と表記することとする。 As shown in FIG. 4, the row A1a of the reformed locations R1a is formed in parallel to the a-axis direction. The row A2a of the modified portion R1b is formed in parallel to the m-axis direction. Here, the expression “parallel” is used, but there may be a deviation of 1 ° or less depending on the processing accuracy. As described above, the reformed portions R1a and R1b are formed in different directions, but the other points are the same. Therefore, when it is not necessary to distinguish the formation direction, the reforming locations R1a and R1b are collectively referred to as the reforming location R1. Similarly, the columns A1a and A1b are collectively referred to as a column A1.
この工程により、図４に示すように、列Ａ１に沿う複数の改質箇所Ｒ１が形成される。この改質箇所Ｒ１は、サファイアウエハＳａの膜厚の内部に形成された閉領域である。改質箇所Ｒ１は、レーザーの集光により一時的に溶融して、再凝固することにより、形成されたものである。そのため、改質箇所Ｒ１は、サファイアの結晶ではなく、非結晶状態の酸化アルミニウムであると考えられる。 By this step, as shown in FIG. 4, a plurality of reformed locations R1 along the row A1 are formed. The modified portion R1 is a closed region formed inside the sapphire wafer Sa. The reformed portion R1 is formed by temporarily melting and re-solidifying by focusing the laser beam. Therefore, it is considered that the modified portion R1 is not a sapphire crystal but an amorphous aluminum oxide.
図５に示すように、レーザー照射口１０１０は、積層ウエハＷ０の裏面Ｓａ２側からサファイアウエハＳａにレーザーを照射する。裏面Ｓａ２は、サファイアウエハＳａにおいて、半導体層Ｅｐ１を形成された半導体層形成面Ｓａ１の反対側の面である。
As shown in FIG. 5, the
ここで、改質箇所Ｒ１は、レーザー照射口１０１０から照射されたレーザーが集光する箇所に形成される。そのため、改質箇所Ｒ１を狙いの深さの位置に形成するために、レーザーの集光する位置を調整する。これにより、狙いの深さで改質箇所Ｒ１を形成することができる。
Here, the modified portion R1 is formed at a portion where the laser irradiated from the
４−２．第２のレーザー照射工程
次に、図６に示すように、複数の改質箇所Ｒ２を形成する。これらの改質箇所Ｒ２は、列Ａ２を構成する。改質箇所Ｒ２の深さは、第２の深さＸ２である。第２の深さＸ２は、半導体層形成面Ｓａ１から改質箇所Ｒ２のうち最も半導体層形成面Ｓａ１に近い位置までの距離である。ここで、第２の深さＸ２は、後述する第１の深さＸ１よりも長い。すなわち、改質箇所Ｒ２は、改質箇所Ｒ１よりも半導体層形成面Ｓａ１から遠い位置にある。ここで、列Ａ１および列Ａ２は、この後のブレーキング工程で分割する分割予定線でもある。
4-2. Second Laser Irradiation Step Next, as shown in FIG. 6, a plurality of modified portions R2 are formed. These reformed locations R2 constitute a row A2. The depth of the modified portion R2 is the second depth X2. The second depth X2 is a distance from the semiconductor layer formation surface Sa1 to a position closest to the semiconductor layer formation surface Sa1 in the modified portion R2. Here, the second depth X2 is longer than a first depth X1 described later. That is, the modified portion R2 is located farther from the semiconductor layer forming surface Sa1 than the modified portion R1. Here, column A1 and column A2 are also planned division lines to be divided in the subsequent braking process.
４−３．改質箇所の形成位置
改質箇所Ｒ１を形成する位置は、半導体層形成面Ｓａ１からＸ１の距離である。つまり、改質箇所Ｒ１の形成箇所は、溝Ｊ１、Ｊ２の中央線Ｍ１、Ｍ２に沿って、半導体層形成面Ｓａ１から第１の深さＸ１の位置に位置している。第１の深さＸ１は、半導体層形成面Ｓａ１から改質箇所Ｒ１のうち最も半導体層形成面Ｓａ１に近い位置までの距離である。ここで、第１の深さＸ１は、次の式を満たす。
５０μｍ ≦ Ｘ１ ≦ ７０μｍ ………（１）
本実施形態では、第１の深さＸ１が５０μｍ以上であり、改質箇所Ｒ１は半導体層形成面Ｓａ１からある程度離れている。これは、レーザーを集光する箇所と半導体層とがある程度離れていることを意味している。そのため、レーザーを照射する際に、半導体層が損傷しにくい。
4-3. The formation position of the modified portion The position where the modified portion R1 is formed is the distance from the semiconductor layer forming surface Sa1 to X1. That is, the formation location of the modified location R1 is located at the first depth X1 from the semiconductor layer formation surface Sa1 along the center lines M1 and M2 of the grooves J1 and J2. The first depth X1 is a distance from the semiconductor layer forming surface Sa1 to a position closest to the semiconductor layer forming surface Sa1 in the modified portion R1. Here, the first depth X1 satisfies the following expression.
50 μm ≦ X1 ≦ 70 μm (1)
In the present embodiment, the first depth X1 is 50 μm or more, and the modified portion R1 is separated from the semiconductor layer forming surface Sa1 to some extent. This means that the portion where the laser is focused and the semiconductor layer are separated to some extent. Therefore, the semiconductor layer is not easily damaged when the laser is irradiated.
なお、前述のように、第１のレーザー照射工程により、第１の深さＸ１の位置に改質箇所Ｒ１を形成した後に、第２の深さＸ２の位置に改質箇所Ｒ２を形成する。このように、第１のレーザー照射工程と、第２のレーザー照射工程とは、別個に行う工程である。そのため、各々の改質箇所Ｒ１と、改質箇所Ｒ２とに着目した場合、必ずしも、図６に示すように、改質箇所Ｒ１と、改質箇所Ｒ２とが、サファイアウエハＳａの膜厚方向の上下に並んでいるとは限らない。つまり、改質箇所Ｒ１のピッチ間隔Ｉ１と改質箇所Ｒ２のピッチ間隔Ｉ２とを同じにした場合であっても、図７に示すようなずれＶ１が生じることがある。また、図８に示すように、改質箇所Ｒ１のピッチ間隔Ｉ１と、改質箇所Ｒ２のピッチ間隔Ｉ２とを、別々に設定してもよい。 As described above, after the modified portion R1 is formed at the position of the first depth X1 by the first laser irradiation step, the modified portion R2 is formed at the position of the second depth X2. Thus, the first laser irradiation step and the second laser irradiation step are steps performed separately. Therefore, when attention is paid to each modified portion R1 and modified portion R2, as shown in FIG. 6, the modified portion R1 and the modified portion R2 are not necessarily in the film thickness direction of the sapphire wafer Sa. They are not necessarily lined up and down. That is, even when the pitch interval I1 of the reforming portion R1 and the pitch interval I2 of the reforming portion R2 are the same, a deviation V1 as shown in FIG. 7 may occur. Further, as shown in FIG. 8, the pitch interval I1 of the reforming location R1 and the pitch interval I2 of the reforming location R2 may be set separately.
改質箇所Ｒ１のピッチ間隔Ｉ１は、２．５μｍ以上１５μｍ以下の範囲内である。改質箇所Ｒ２のピッチ間隔Ｉ２は、２．５μｍ以上１５μｍ以下の範囲内である。これ以外の数値範囲については、後述する。 The pitch interval I1 of the modified portion R1 is in the range of 2.5 μm to 15 μm. The pitch interval I2 of the modified portion R2 is in the range of 2.5 μm to 15 μm. Other numerical ranges will be described later.
このようなサファイアウエハＳａの半導体層形成面Ｓａ１から第１の深さＸ１の改質箇所Ｒ１と、第２の深さＸ２の改質箇所Ｒ２とを形成することにより、サファイアウエハＳａが膜厚方向に割れる。つまり、第２のレーザー照射工程により、改質箇所Ｒ２を形成した後に、図９に示すようなサファイアウエハＳａの膜厚方向に亀裂Ｚ（クラック）が入る。 By forming the modified portion R1 having the first depth X1 and the modified portion R2 having the second depth X2 from the semiconductor layer forming surface Sa1 of the sapphire wafer Sa, the sapphire wafer Sa has a film thickness. Break in the direction. That is, after forming the modified portion R2 by the second laser irradiation step, a crack Z (crack) is formed in the film thickness direction of the sapphire wafer Sa as shown in FIG.
４−４．ブレーキング工程
次に、ブレーキング装置を用いて、図４の改質箇所Ｒ１の列Ａ１と、改質箇所Ｒ２の列Ａ２と、に沿って、積層ウエハＷ０を多数の発光素子１００に切り離す。この工程の前の段階で、既にサファイアウエハＳａの半導体層形成面Ｓａ１に達する亀裂Ｚ（クラック）が入っている。列Ａ１、Ａ２に沿って、積層ウエハＷ０を分割する。これにより、積層ウエハＷ０は、複数の帯状の小片に分割される。次に、複数の帯状の小片を複数の発光素子１００に分割する。これにより、１枚の積層ウエハＷ０から多数の発光素子１００が製造されることとなる。
4-4. Breaking Step Next, the laminated wafer W0 is separated into a large number of
５．半導体発光素子の製造方法
５−１．半導体層形成工程
サファイアウエハＳａの半導体層形成面Ｓａ１に、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ型ＥＳＤ層１４０と、ｎ型超格子層１５０と、発光層１６０と、ｐ型超格子層１７０と、ｐ型コンタクト層１８０と、をこの順序で形成する。その際には、有機金属化学気相成長法（ＭＯＣＶＤ法）を用いればよい。
5. Manufacturing method of semiconductor light emitting device 5-1. Semiconductor Layer Formation Step On the semiconductor layer formation surface Sa1 of the sapphire wafer Sa, the low-
５−２．素子区画工程
そして、次に、溝Ｊ１、Ｊ２を形成する。そのために、マスクを使用してＩＣＰ等のドライエッチングを実施すればよい。これにより、溝Ｊ１、Ｊ２が形成される。この溝Ｊ１、Ｊ２は、半導体層を格子状に区画する。また、このエッチングにより、ｎ電極Ｎ１等を形成する領域のｎ型コンタクト層１３０も露出させる。
5-2. Element Partitioning Step Next, grooves J1 and J2 are formed. Therefore, dry etching such as ICP may be performed using a mask. Thereby, grooves J1 and J2 are formed. The grooves J1 and J2 partition the semiconductor layer in a lattice shape. This etching also exposes the n-
５−３．電極形成工程
そして、ｎ型コンタクト層１３０の露出部分の上にｎ電極Ｎ１およびｎ延伸電極Ｎ２を形成する。また、ｐ型コンタクト層１８０の上にｐ電極Ｐ１およびｐ延伸電極Ｐ２を形成する。
5-3. Electrode Formation Step Then, an n electrode N1 and an n extended electrode N2 are formed on the exposed portion of the n-
５−４．素子分割工程
素子分割工程は、レーザー照射工程と、ブレーキング工程と、を有する。これらの工程により、積層ウエハＷ０を分割して、多数の発光素子１００とする。レーザー照射工程の前に、半導体層Ｅｐ１を保護しつつ、裏面Ｓａ２を研磨するとよい。この研磨により、サファイアウエハＳａの厚みを、例えば、１０００μｍから１４０μｍ程度にする。これらの厚みは例示であり、もちろん上記以外の厚みであってもよい。
5-4. Element splitting process The element splitting process includes a laser irradiation process and a breaking process. Through these steps, the laminated wafer W0 is divided into a large number of
５−４−１．第１のレーザー照射工程
図５に示すように、積層ウエハＷ０の裏面Ｓａ２の側からサファイアウエハＳａにレーザーを照射する。ステージを移動させて、サファイアウエハＳａのすべての溝Ｊ１、Ｊ２に沿って改質箇所Ｒ１を形成する。このときの半導体層形成面Ｓａ１から改質箇所Ｒ１までの深さは、式（１）で示す第１の深さＸ１である。ここで、レーザーを溝Ｊ１、Ｊ２の中央線Ｍ１、Ｍ２に沿って照射する。実際には、中央線Ｍ１、Ｍ２から０μｍ以上８μｍ以下の領域にレーザーを照射する。具体的には、改質箇所Ｒ１を形成した場合に、ｒ面が存在する反対側に８μｍ以下だけずれた位置にレーザーを照射する。レーザーの出力は、０．２６Ｗ以上０．６Ｗ以下の範囲内である。好ましくは、０．３Ｗ以上０．５Ｗ以下の範囲内である。これにより、サファイアウエハＳａに複数の改質箇所Ｒ１から成る列Ａ１を形成する。列Ａ１における改質箇所Ｒ１のピッチ間隔Ｉ１は、２．５μｍ以上１５μｍ以下の範囲内である。
5-4-1. First Laser Irradiation Step As shown in FIG. 5, the sapphire wafer Sa is irradiated with laser from the back surface Sa2 side of the laminated wafer W0. The stage is moved to form the modified portion R1 along all the grooves J1, J2 of the sapphire wafer Sa. At this time, the depth from the semiconductor layer forming surface Sa1 to the modified portion R1 is the first depth X1 represented by Expression (1). Here, the laser is irradiated along the center lines M1 and M2 of the grooves J1 and J2. Actually, the laser is irradiated to the area of 0 μm or more and 8 μm or less from the center lines M1 and M2. Specifically, when the modified portion R1 is formed, the laser beam is irradiated to a position shifted by 8 μm or less on the opposite side where the r-plane exists. The laser output is in the range of 0.26 W to 0.6 W. Preferably, it exists in the range of 0.3W or more and 0.5W or less. Thereby, a row A1 including a plurality of modified portions R1 is formed on the sapphire wafer Sa. The pitch interval I1 of the modified portion R1 in the row A1 is in the range of 2.5 μm to 15 μm.
５−４−２．第２のレーザー照射工程
次に、図６に示すように、改質箇所Ｒ２を形成する。改質箇所Ｒ２を形成する位置は、改質箇所Ｒ１の列Ａ１からみて裏面Ｓａ２の側にずれた位置である。そのため、半導体層形成面Ｓａ１または裏面Ｓａ２の側からみると、列Ａ１と列Ａ２とは、ほぼ重なる。
5-4-2. Second Laser Irradiation Step Next, as shown in FIG. 6, a modified portion R2 is formed. The position where the reformed portion R2 is formed is a position shifted to the back surface Sa2 side as viewed from the row A1 of the reformed portion R1. Therefore, when viewed from the semiconductor layer forming surface Sa1 or the back surface Sa2, the column A1 and the column A2 substantially overlap each other.
このときの改質箇所Ｒ２の深さは、第２の深さＸ２である。この第２の深さＸ２は、第１の深さＸ１よりも深い。第２の深さＸ２は、サファイアウエハＳａの半導体層形成面Ｓａ１から８０μｍ以上１３０μｍ以下の範囲内である。好ましくは、第２の深さＸ２は、８０μｍ以上１２０μｍ以下の範囲内である。レーザーの出力は、０．２６Ｗ以上０．６Ｗ以下の範囲内である。好ましくは、０．３Ｗ以上０．５Ｗ以下の範囲内である。これにより、サファイアウエハＳａに複数の改質箇所Ｒ２から成る列Ａ２を形成する。列Ａ２における改質箇所Ｒ２のピッチ間隔Ｉ２は、２．５μｍ以上１５μｍ以下の範囲内である。 At this time, the depth of the modified portion R2 is the second depth X2. The second depth X2 is deeper than the first depth X1. The second depth X2 is in the range of 80 μm to 130 μm from the semiconductor layer forming surface Sa1 of the sapphire wafer Sa. Preferably, the second depth X2 is in the range of 80 μm to 120 μm. The laser output is in the range of 0.26 W to 0.6 W. Preferably, it exists in the range of 0.3W or more and 0.5W or less. As a result, a row A2 including a plurality of modified portions R2 is formed on the sapphire wafer Sa. The pitch interval I2 of the modified portion R2 in the row A2 is in the range of not less than 2.5 μm and not more than 15 μm.
このように改質箇所Ｒ２を形成した後に、図９に示すように、改質箇所Ｒ１と改質箇所Ｒ２とを結ぶ面状に亀裂Ｚ（クラック）が形成される。また、この亀裂Ｚは、少なくとも、サファイアウエハＳａの列Ａ１から半導体層形成面Ｓａ１にまで達する。亀裂Ｚは、サファイアウエハＳａの半導体層形成面Ｓａ１にほぼ垂直である。図９に示すように、亀裂Ｚの半導体層形成面Ｓａ１での位置Ｙ０と、列Ａ１を半導体層形成面Ｓａ１に射影した位置Ｙ２とは、ずれ量Ｙ１のずれが生じていることがある。このずれ量Ｙ１は、８μｍ以下である。好ましくは、ずれ量Ｙ１は、５μｍ以下である。もちろん、それ以下であってもよい。 After the modified portion R2 is formed in this way, as shown in FIG. 9, a crack Z (crack) is formed in a planar shape connecting the modified portion R1 and the modified portion R2. Further, the crack Z reaches at least from the row A1 of the sapphire wafer Sa to the semiconductor layer forming surface Sa1. The crack Z is substantially perpendicular to the semiconductor layer forming surface Sa1 of the sapphire wafer Sa. As shown in FIG. 9, there may be a shift of the shift amount Y1 between the position Y0 of the crack Z on the semiconductor layer forming surface Sa1 and the position Y2 where the row A1 is projected onto the semiconductor layer forming surface Sa1. This deviation Y1 is 8 μm or less. Preferably, the shift amount Y1 is 5 μm or less. Of course, it may be less.
５−４−３．ブレーキング工程
次に、ブレーキング装置により、溝Ｊ１、Ｊ２に沿って積層ウエハＷ０を分割する。また、言い替えると、列Ａ１、Ａ２に沿って積層ウエハＷ０を分割する。これにより、積層ウエハＷ０から多数の発光素子１００が切り出される。
5-4-3. Breaking Step Next, the laminated wafer W0 is divided along the grooves J1 and J2 by a braking device. In other words, the laminated wafer W0 is divided along the rows A1 and A2. Thereby, many
５−５．その他の工程
その他に、保護膜を形成する工程と、蛍光体を塗布する工程と、熱処理を行う工程と、を適宜実施してもよい。また、上記以外の工程を実施してもよい。以上により、発光素子１００が製造される。
5-5. Other Steps In addition, a step of forming a protective film, a step of applying a phosphor, and a step of performing a heat treatment may be appropriately performed. Moreover, you may implement processes other than the above. Thus, the
６．本実施形態の製造方法で製造された発光素子
図１０は、上記の製造方法により製造された発光素子１００を表す模式図である。図１０に示すように、発光素子１００のサファイア基板Ｓａは、側面Ｚ１、Ｚ２、Ｚ３を有している。側面Ｚ１、Ｚ２、Ｚ３は、連続する面である。側面Ｚ１と側面Ｚ２との間には、レーザー照射痕Ｔ１がある。側面Ｚ２と側面Ｚ３との間には、レーザー照射痕Ｔ２がある。
6). Light-Emitting Element Manufactured by the Manufacturing Method of this Embodiment FIG. 10 is a schematic diagram showing the light-emitting
レーザー照射痕Ｔ１、Ｔ２は、それぞれ、改質箇所Ｒ１、Ｒ２であった箇所である。そのため、レーザー照射痕Ｔ１、Ｔ２は、それぞれ、ピッチ間隔Ｉ１、Ｉ２のピッチで形成されている。また、レーザー照射痕Ｔ１の半導体層Ｅｐ１側の端部Ｔ１ａと、半導体層形成面Ｓａ１と、の間の距離は、第１の深さＸ１と同じである。レーザー照射痕Ｔ２の半導体層Ｅｐ１側の端部Ｔ２ａと、半導体層形成面Ｓａ１と、の間の距離は、第２の深さＸ２と同じである。 Laser irradiation traces T1 and T2 are locations that were modified locations R1 and R2, respectively. Therefore, the laser irradiation marks T1 and T2 are formed at a pitch interval I1 and I2, respectively. Further, the distance between the end T1a of the laser irradiation mark T1 on the semiconductor layer Ep1 side and the semiconductor layer forming surface Sa1 is the same as the first depth X1. The distance between the end T2a of the laser irradiation mark T2 on the semiconductor layer Ep1 side and the semiconductor layer formation surface Sa1 is the same as the second depth X2.
また、レーザー照射痕Ｔ１は、改質箇所Ｒ１の列Ａ１に相当する列を構成している。そして、レーザー照射痕Ｔ２は、改質箇所Ｒ２の列Ａ２に相当する列を構成している。そして、レーザー照射痕Ｔ１、Ｔ２の列は、外部から視認することができる。また、レーザー照射痕Ｔ１、Ｔ２のピッチ間隔Ｉ１、Ｉ２を測定することは容易である。 Further, the laser irradiation mark T1 forms a row corresponding to the row A1 of the modified portion R1. And the laser irradiation trace T2 comprises the row | line | column corresponded to row | line A2 of the modification location R2. And the row | line | column of laser irradiation trace T1, T2 can be visually recognized from the outside. Moreover, it is easy to measure the pitch intervals I1 and I2 of the laser irradiation marks T1 and T2.
７．本実施形態の発光素子と従来の発光素子との比較
ここで、本実施形態の発光素子１００と、従来の発光素子とを比較する。表１は、本実施形態の発光素子１００と従来の発光素子とで、ストリートの幅を比較するための表である。本実施形態の発光素子１００におけるストリートＳ１の幅Ｌ１は、１０μｍであり、ストリートＳ２の幅Ｌ２は、１３μｍである。従来の発光素子におけるストリート（Ｓ１）の幅（Ｌ１）は、１３μｍであり、ストリート（Ｓ２）の幅（Ｌ２）は、１７μｍである。
7). Comparison of Light-Emitting Element of This Embodiment with Conventional Light-Emitting Element Here, the light-emitting
両者は、このストリートの幅を除いて、同じである。表１において、本実施形態の発光素子１００におけるストリートの幅は、従来の発光素子と同程度の歩留まりとなるように調整したものである。実際には、異なるストリートの幅を有する発光素子を何種類か製作し、従来の発光素子を製造する場合と、歩留まりを比較した。そして、従来の発光素子を製造する場合と、同程度の歩留まりとなる場合を選び出したものを表１に示す。
Both are the same except for the width of this street. In Table 1, the street width in the
表１に示すように、１枚のサファイアウエハＳａからとれる発光素子１００の数は、従来の発光素子の場合に比べて、３．３％向上した。前述のように、歩留まりも同程度であるため、１枚のサファイアウエハＳａからとれる良品の発光素子の数も、同程度の割合で向上した。
As shown in Table 1, the number of
［表１］
本実施形態の発光素子 従来の発光素子
ストリートの幅Ｌ１ １０μｍ １３μｍ
ストリートの幅Ｌ２ １３μｍ １７μｍ
発光素子の数（比） １．０３３ １．００
[Table 1]
Light Emitting Element of this Embodiment Conventional Light Emitting Element
Street width L2 13μm 17μm
Number (ratio) of light emitting elements 1.033 1.00
８．本実施形態の効果
このように、本実施形態では、サファイアウエハＳａの膜厚方向に形成する２つの改質箇所Ｒ１、Ｒ２の列Ａ１、Ａ２に沿ってサファイアウエハＳａが膜厚方向に割れる。そのため、積層ウエハＷ０を分割する工程における加工精度は高い。そのため、歩留まりが向上する。また、前述したように、溝Ｊ１、Ｊ２は、積層ウエハＷ０から発光素子１００を分割する際に切り代の役割を果たす。そのため、溝Ｊ１、Ｊ２の幅を狭く設計してもよい。その場合には、同じ口径の積層ウエハＷ０からより多くの発光素子１００を生産することができる。すなわち、生産性が高い。また、溝Ｊ１、Ｊ２の幅を狭く設計する代わりに、１個の発光素子１００の発光面積、すなわち、半導体層の面積を増やすことができる。つまり、より明るい発光素子を生産することができる。また、レーザーを集光する箇所と半導体層とがある程度離れている。そのため、レーザーを照射する際に、半導体層が損傷しにくい。
8). As described above, in this embodiment, the sapphire wafer Sa is divided in the film thickness direction along the rows A1 and A2 of the two modified portions R1 and R2 formed in the film thickness direction of the sapphire wafer Sa. Therefore, the processing accuracy in the process of dividing the laminated wafer W0 is high. Therefore, the yield is improved. Further, as described above, the grooves J1 and J2 serve as cutting margins when the
９．変形例
９−１．素子の種類
本実施形態では、フェイスアップ型の発光素子であって、延伸電極を有するものを例に挙げて説明した。しかし、延伸電極を有さないフェイスアップ型の発光素子についても、本発明を適用することができる。また、フリップチップにも適用することができる。
9. Modification 9-1. Kind of Element In the present embodiment, the face-up type light emitting element having an extended electrode has been described as an example. However, the present invention can also be applied to a face-up light-emitting element that does not have a stretched electrode. It can also be applied to flip chips.
９−２．基板の凹凸
サファイアウエハＳａの半導体層形成面Ｓａ１に凹凸を形成してもよい。この場合の第１の深さＸ１および第２の深さＸ２は、半導体層形成面Ｓａ１における凹凸の底面、すなわち、凹面側から測定すればよい。
9-2. Concavities and convexities of the substrate Concavities and convexities may be formed on the semiconductor layer forming surface Sa1 of the sapphire wafer Sa. The first depth X1 and the second depth X2 in this case may be measured from the bottom surface of the irregularities on the semiconductor layer formation surface Sa1, that is, the concave surface side.
９−３．ストリートにおける半導体層
本実施形態では、図２に示すように、ストリートＳ１、Ｓ２は、ｎ型コンタクト層１３０が露出している領域である。しかし、図１１の発光素子２００に示すように、サファイア基板１１０を露出させてもよい。この場合には、ストリートＳ１、Ｓ２は、サファイア基板１１０上に位置することとなる。このように、ストリートＳ１、Ｓ２は、厚み方向に発光層１６０が存在しない箇所であれば、発光素子１００の外縁部にｎ型コンタクト層１３０が存在してもよいし、存在しなくともよい。この場合であっても、ストリートＳ１、Ｓ２が、発光層１６０を区画することに変わりない。その場合には、素子区画工程と、ｎ電極Ｎ１を形成するために、ｎ型コンタクト層２３０を露出させる工程とは、別の工程で実施することとなる。
9-3. Semiconductor Layer in Street In this embodiment, as shown in FIG. 2, streets S1 and S2 are regions where the n-
１０．本実施形態のまとめ
以上、詳細に説明したように、本実施形態に係る発光素子１００の製造方法は、サファイアウエハＳａの膜厚方向の異なる深さの位置に、改質箇所Ｒ１と改質箇所Ｒ２と、を形成する。また、改質箇所Ｒ１の深さを式（１）の範囲内の第１の深さＸ１とする。これにより、縦方向、すなわち、サファイアウエハＳａを膜厚方向に割ることができる。そのため、発光素子１００を分割する工程における加工精度は高い。
10. Summary of the present embodiment As described above in detail, the method for manufacturing the
そのため、この半導体発光素子の製造方法では、歩留まりが向上する。一方、発光素子１００における溝Ｊ１、Ｊ２の幅を狭いものとして設計することができる。この場合には、切り代である溝Ｊ１、Ｊ２の面積を小さくできる。その結果、同じ口径の１枚のサファイアウエハＳａから、より多くの発光素子１００を製造することができる。また、発光素子の全体大きさを変えないで、溝Ｊ１、Ｊ２の幅を小さく設計することもできる。その場合には、発光素子の発光面積は、従来のものに比べて広い。つまり、より明るい発光素子を製造することができる。
Therefore, in this method for manufacturing a semiconductor light emitting device, the yield is improved. On the other hand, the widths of the grooves J1 and J2 in the
なお、本実施の形態は単なる例示にすぎず、本発明を何ら限定するものではない。したがって本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。半導体層の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。その他の結晶成長方法を用いてもよい。 In addition, this Embodiment is only a mere illustration and does not limit this invention at all. Therefore, the present invention can be variously improved and modified without departing from the scope of the invention. The stacked structure of the semiconductor layers is not necessarily limited to that shown in the drawing. You may select arbitrarily, such as a laminated structure and the repetition frequency of each layer. Moreover, it is not restricted to a metal organic chemical vapor deposition method (MOCVD method). Other crystal growth methods may be used.
１．実験方法
積層ウエハＷ０に対して、照射条件を変えてレーザーを積層ウエハＷ０に照射した。そして、半導体層形成面Ｓａ１に表出した亀裂Ｚの位置の、切断予定線からのずれ量を測定した。本実験においてずれ量を測定するにあたって、改質箇所Ｒ１の列をａ軸に平行な方向に形成した。すなわち、改質箇所Ｒ１ａの列Ａ１ａおよび改質箇所Ｒ２ａの列Ａ２ａを形成した。列Ａ２ａは、列Ａ１ａに平行な列である。そして、列Ａ１ａおよび列Ａ２ａに沿ってサファイアを割った際における狙い位置からのずれ量を測定した。
1. Experimental Method The laminated wafer W0 was irradiated with laser on the laminated wafer W0 under different irradiation conditions. And the deviation | shift amount from the cutting planned line of the position of the crack Z exposed on the semiconductor layer formation surface Sa1 was measured. In measuring the amount of deviation in this experiment, a row of the modified portions R1 was formed in a direction parallel to the a-axis. That is, the row A1a of the reforming location R1a and the row A2a of the reforming location R2a were formed. The column A2a is a column parallel to the column A1a. And the deviation | shift amount from the aim position at the time of dividing sapphire along row | line | column A1a and row | line | column A2a was measured.
ここで、変化させた条件は、改質箇所Ｒ１、Ｒ２のピッチ間隔Ｉ１、Ｉ２と、改質箇所Ｒ１、Ｒ２を形成する際のレーザーの出力と、改質箇所Ｒ２の第２の深さＸ２と、である。レーザーは、周波数１００ｋＨｚ、波長１０４５ｎｍのフェムト秒レーザーである。レーザーの出力については、後述する。 Here, the changed conditions are the pitch intervals I1 and I2 of the reforming locations R1 and R2, the laser output when forming the reforming locations R1 and R2, and the second depth X2 of the reforming location R2. And. The laser is a femtosecond laser having a frequency of 100 kHz and a wavelength of 1045 nm. The laser output will be described later.
２．ずれ量の評価方法
ずれ量Ｙ１は、図９に示すように、半導体層形成面Ｓａ１側における溝Ｊ１もしくは溝Ｊ２の中央線Ｍ１、Ｍ２と、亀裂Ｚ（クラック）の端部Ｙ０との距離である。本実験においては、ずれ量Ｙ１は、改質箇所Ｒ１における半導体層形成面Ｓａ１側の端部を半導体層形成面Ｓａ１に射影した位置Ｙ２と、端部Ｙ０との距離である。
2. As shown in FIG. 9, the deviation amount Y1 is the distance between the center line M1, M2 of the groove J1 or the groove J2 on the semiconductor layer forming surface Sa1 side and the end Y0 of the crack Z (crack). is there. In this experiment, the shift amount Y1 is the distance between the end Y0 and the position Y2 obtained by projecting the end of the modified portion R1 on the semiconductor layer forming surface Sa1 side onto the semiconductor layer forming surface Sa1.
３．実験結果
３−１．改質箇所のピッチ間隔
実験結果を図１２から図１８までに示す。図１２は、改質箇所Ｒ１のピッチ間隔Ｉ１を変化させた場合における各サンプルのずれ量Ｙ１を示す表である。図１２では、改質箇所Ｒ１のピッチ間隔Ｉ１をそれぞれ、１０μｍ、６μｍ、３μｍとしたときのずれ量Ｙ１を示す。図１２に示すように、サンプル数はそれぞれの条件に対して１０個である。
3. Experimental results 3-1. Pitch interval of the modified portion The experimental results are shown in FIGS. FIG. 12 is a table showing the deviation amount Y1 of each sample when the pitch interval I1 of the modified portion R1 is changed. FIG. 12 shows the shift amount Y1 when the pitch interval I1 of the modified portion R1 is 10 μm, 6 μm, and 3 μm, respectively. As shown in FIG. 12, the number of samples is 10 for each condition.
条件１から条件３までにおいて、改質箇所Ｒ１の第１の深さＸ１を６０μｍとし、改質箇所Ｒ２の第２の深さＸ２を１００μｍとした。また、レーザーの出力は、いずれも０．３Ｗであった。このとき、ずれ量Ｙ１の平均値は、いずれも、８μｍ以下であった。また、条件１から条件３までのうち、改質箇所Ｒ１のピッチ間隔Ｉ１を１０μｍとしたときに、ずれ量Ｙ１は５．３６であった。
In
図１３は、改質箇所Ｒ２のピッチ間隔Ｉ２を変化させた場合における各サンプルのずれ量Ｙ１を示す表である。図１３では、改質箇所Ｒ２のピッチ間隔Ｉ２をそれぞれ、１０μｍ、６μｍ、３μｍとしたときのずれ量Ｙ１を示す。 FIG. 13 is a table showing the shift amount Y1 of each sample when the pitch interval I2 of the modified portion R2 is changed. FIG. 13 shows the shift amount Y1 when the pitch interval I2 of the modified portion R2 is 10 μm, 6 μm, and 3 μm, respectively.
ずれ量Ｙ１の平均値は、いずれも、７μｍ以下であった。また特に、条件５においては、ずれ量Ｙ１の平均値が３μｍ以下と非常に小さかった。
The average value of the deviation amount Y1 was 7 μm or less. In particular, in
図１４は、改質箇所Ｒ１のピッチ間隔Ｉ１および改質箇所Ｒ２のピッチ間隔Ｉ２の双方を変化させた場合におけるずれ量Ｙ１を示す表である。それ以外の条件については、条件１と同じである。
FIG. 14 is a table showing the shift amount Y1 when both the pitch interval I1 of the reforming point R1 and the pitch interval I2 of the reforming point R2 are changed. Other conditions are the same as
改質箇所Ｒ１のピッチ間隔を７．５μｍとするとともに、改質箇所Ｒ２のピッチ間隔を７．５μｍとした場合に、ずれ量Ｙ１は６μｍ程度であった。改質箇所Ｒ１のピッチ間隔を１０μｍとするとともに、改質箇所Ｒ２のピッチ間隔を１０μｍとした場合に、ずれ量Ｙ１は３μｍ以下であった。 When the pitch interval of the modified portion R1 was 7.5 μm and the pitch interval of the modified portion R2 was 7.5 μm, the deviation Y1 was about 6 μm. When the pitch interval of the modified portion R1 was 10 μm and the pitch interval of the modified portion R2 was 10 μm, the deviation Y1 was 3 μm or less.
そのため、改質箇所Ｒ１のピッチ間隔Ｉ１が２．５μｍ以上１５μｍ以下の範囲内であるとともに、改質箇所Ｒ２のピッチ間隔Ｉ２が２．５μｍ以上１５μｍ以下の範囲内であると、小さいずれ量Ｙ１で分割することができる。より好ましくは、改質箇所Ｒ１のピッチ間隔Ｉ１が５μｍ以上１２μｍ以下の範囲内であるとともに、改質箇所Ｒ２のピッチ間隔Ｉ２が５μｍ以上１２μｍ以下の範囲内である。さらに好ましくは、改質箇所Ｒ１のピッチ間隔Ｉ１が８μｍ以上１２μｍ以下の範囲内であるとともに、改質箇所Ｒ２のピッチ間隔Ｉ２が８μｍ以上１２μｍ以下の範囲内である。さらに好ましくは、改質箇所Ｒ１のピッチ間隔Ｉ１が８μｍ以上１０μｍ以下の範囲内であるとともに、改質箇所Ｒ２のピッチ間隔Ｉ２が８μｍ以上１０μｍ以下の範囲内である。 Therefore, when the pitch interval I1 of the modified portion R1 is in the range of 2.5 μm to 15 μm and the pitch interval I2 of the modified portion R2 is in the range of 2.5 μm to 15 μm, the smaller amount Y1 Can be divided. More preferably, the pitch interval I1 of the modified portion R1 is in the range of 5 μm to 12 μm, and the pitch interval I2 of the modified portion R2 is in the range of 5 μm to 12 μm. More preferably, the pitch interval I1 of the modified portion R1 is in the range of 8 μm to 12 μm, and the pitch interval I2 of the modified portion R2 is in the range of 8 μm to 12 μm. More preferably, the pitch interval I1 of the modified portion R1 is in the range of 8 μm to 10 μm, and the pitch interval I2 of the modified portion R2 is in the range of 8 μm to 10 μm.
３−２．出力
図１５は、改質箇所Ｒ２を形成する際のレーザーの出力を変えずに、改質箇所Ｒ１を形成する際のレーザーの出力を変化させた場合における各サンプルのずれ量Ｙ１を示す表である。図１５に示すように、改質箇所Ｒ１を形成する際のレーザーの出力は、０．３Ｗと、０．３５Ｗと、０．４Ｗと、のいずれを用いても、ずれ量Ｙ１は、５μｍ程度である。したがって、０．２６Ｗ以上０．６Ｗ以下の範囲内の出力の条件下では、充分に高い精度でサファイアウエハＳａを割ることができる。好ましくは、０．３Ｗ以上０．５Ｗ以下の範囲内である。
3-2. Output FIG. 15 is a table showing the amount of deviation Y1 of each sample when the laser output when forming the modified portion R1 is changed without changing the laser output when forming the modified portion R2. is there. As shown in FIG. 15, the laser output when forming the modified portion R1 is 0.3 W, 0.35 W, or 0.4 W, and the deviation Y1 is about 5 μm. It is. Therefore, the sapphire wafer Sa can be broken with sufficiently high accuracy under the condition of the output within the range of 0.26 W to 0.6 W. Preferably, it exists in the range of 0.3W or more and 0.5W or less.
図１６は、改質箇所Ｒ１を形成する際のレーザーの出力を変えずに、改質箇所Ｒ２を形成する際のレーザーの出力を変化させた場合における各サンプルのずれ量Ｙ１を示す表である。図１６に示すように、改質箇所Ｒ２を形成する際のレーザーの出力は、０．３Ｗと、０．３５Ｗと、０．４Ｗと、のいずれを用いても、ずれ量Ｙ１は、５μｍ程度である。したがって、０．２６Ｗ以上０．６Ｗ以下の範囲内の出力の条件下では、充分に高い精度でサファイアウエハＳａを割ることができる。好ましくは、０．３Ｗ以上０．５Ｗ以下の範囲内である。 FIG. 16 is a table showing the deviation Y1 of each sample when the laser output when forming the modified portion R2 is changed without changing the laser output when forming the modified portion R1. . As shown in FIG. 16, the laser output when forming the modified portion R2 is 0.3 W, 0.35 W, or 0.4 W, and the deviation Y1 is about 5 μm. It is. Therefore, the sapphire wafer Sa can be broken with sufficiently high accuracy under the condition of the output within the range of 0.26 W to 0.6 W. Preferably, it exists in the range of 0.3W or more and 0.5W or less.
図１７は、改質箇所Ｒ１を形成する際のレーザーの出力と、改質箇所Ｒ２を形成する際のレーザーの出力と、の両方を同時に変えた場合における各サンプルのずれ量Ｙ１を示す表である。図１７中の「×」印は、改質箇所Ｒ１および改質箇所Ｒ２の両方を形成したにもかかわらず、サファイアウエハＳａの表面にクラックが達しなかった場合である。この場合には、ブレーキング工程において、サファイアウエハＳａに不規則な割れが発生するおそれがある。したがって、この「×」印のような状態は発生しないことが好ましい。 FIG. 17 is a table showing the deviation amount Y1 of each sample when both the laser output when forming the modified portion R1 and the laser output when forming the modified portion R2 are changed simultaneously. is there. The “x” mark in FIG. 17 is the case where cracks did not reach the surface of the sapphire wafer Sa even though both the modified portion R1 and the modified portion R2 were formed. In this case, an irregular crack may occur in the sapphire wafer Sa in the braking process. Therefore, it is preferable that a state like this “x” mark does not occur.
図１７では、レーザーの出力が０．２Ｗの場合に全てのサンプルでクラックが表面に達していない。この場合には、改質箇所Ｒ１、Ｒ２の大きさが不十分であるため、クラックがサファイアウエハＳａの半導体層形成面Ｓａ１に達していないと考えられる。 In FIG. 17, when the laser output is 0.2 W, the cracks have not reached the surface in all the samples. In this case, it is considered that the cracks have not reached the semiconductor layer forming surface Sa1 of the sapphire wafer Sa because the modified portions R1 and R2 are not sufficiently large.
また、レーザーの出力が０．２５Ｗの場合には、一部のサンプルに対してクラックが表面に達していない。つまり、レーザーの出力が０．２５Ｗであっても、改質箇所Ｒ１、Ｒ２の大きさはやや不十分であると考えられる。しかし、この場合、ずれ量Ｙ１については、十分に小さい。 Further, when the laser output is 0.25 W, cracks do not reach the surface of some samples. That is, even if the output of the laser is 0.25 W, the size of the modified portions R1 and R2 is considered to be slightly insufficient. However, in this case, the shift amount Y1 is sufficiently small.
また、レーザーの出力が０．３Ｗの場合には、すべてのサンプルでクラックがサファイアウエハＳａの半導体層形成面Ｓａ１に達している。つまり、改質箇所Ｒ１、Ｒ２の大きさは十分である。また、その際のずれ量Ｙ１の平均値は、２．９３μｍであり、この値は十分に小さい。したがって、レーザーの出力は、０．３Ｗ以上であることが好ましい。 When the laser output is 0.3 W, the crack reaches the semiconductor layer forming surface Sa1 of the sapphire wafer Sa in all samples. That is, the size of the reforming locations R1 and R2 is sufficient. Further, the average value of the shift amount Y1 at that time is 2.93 μm, and this value is sufficiently small. Therefore, the laser output is preferably 0.3 W or more.
３−３．改質箇所の深さ
図１８は、改質箇所Ｒ２の第２の深さＸ２を変化させた場合におけるずれ量Ｙ１を示す表である。図１８に示すように、ずれ量Ｙ１は、改質箇所Ｒ２の深さＸ２にはそれほど影響しない。そのため、第２の深さＸ２は、８０μｍ以上１３０μｍ以下の範囲内であるとよい。
3-3. FIG. 18 is a table showing the shift amount Y1 when the second depth X2 of the modified portion R2 is changed. As shown in FIG. 18, the shift amount Y1 does not significantly affect the depth X2 of the reformed portion R2. Therefore, the second depth X2 is preferably in the range of 80 μm to 130 μm.
３−４．割れる方向
本実験では、ａ軸に平行に改質箇所Ｒ１ａの列Ａ１ａおよび改質箇所Ｒ２ａの列Ａ２ａを形成した。この場合において、改質箇所Ｒ１ａから半導体層形成面Ｓａ１に向かって入る亀裂Ｚは、改質箇所Ｒ１ａからみてサファイアのｒ面の存在する側である。そのため、溝Ｊ１の中央線Ｍ１からｒ面の存在する側の反対側にずらした線に沿って、レーザーを照射するとよい。その場合、溝Ｊ１の中央線Ｍ１からｒ面の存在する側の反対側に０μｍ以上８μｍ以下の範囲内で変位させた位置にレーザーを照射する。これにより、亀裂Ｚの半導体層形成面Ｓａ１での位置Ｙ０が溝Ｊ１の中央線Ｍ１の上となるように、発光素子１００への分割を行うことができる。もちろん、加工精度の関係で、亀裂Ｚの半導体層形成面Ｓａ１での位置Ｙ０が、狙いの中央線Ｍ１から若干ずれる場合はある。
3-4. Direction of cracking In this experiment, a row A1a of the reforming location R1a and a row A2a of the reforming location R2a were formed in parallel with the a-axis. In this case, the crack Z entering from the modified portion R1a toward the semiconductor layer forming surface Sa1 is the side where the r-plane of sapphire exists as viewed from the modified portion R1a. For this reason, the laser beam may be irradiated along a line shifted from the center line M1 of the groove J1 to the side opposite to the side where the r-plane exists. In that case, the laser beam is irradiated to the position displaced from the center line M1 of the groove J1 to the side opposite to the side where the r-plane exists within a range of 0 μm or more and 8 μm or less. Thereby, the division into the
３−５．改質箇所のピッチ間隔とずれ量との関係
図１９は、改質箇所Ｒ１のピッチ間隔Ｉ１と、ずれ量Ｙ１と、の関係を示すグラフである。この実験では、改質箇所Ｒ１の第１の深さＸ１を６０μｍとするとともに、改質箇所Ｒ２の第２の深さＸ２を１００μｍとした。そして、これらの改質箇所Ｒ１、Ｒ２を形成する際のレーザーの出力は、いずれも０．３Ｗであった。また、改質箇所Ｒ２のピッチ間隔Ｉ２を、改質箇所Ｒ１のピッチ間隔Ｉ１と同じ値に設定した。
3-5. FIG. 19 is a graph showing the relationship between the pitch interval I1 of the reformed portion R1 and the shift amount Y1. In this experiment, the first depth X1 of the modified portion R1 was set to 60 μm, and the second depth X2 of the modified portion R2 was set to 100 μm. And the output of the laser at the time of forming these modification location R1, R2 was all 0.3W. Further, the pitch interval I2 of the reformed portion R2 was set to the same value as the pitch interval I1 of the reformed portion R1.
図１９に示すように、ピッチ間隔Ｉ１、Ｉ２が５μｍの場合には、ずれ量Ｙ１は、６μｍ以上９μｍ以下である。ピッチ間隔Ｉ１、Ｉ２が７．５μｍの場合には、ずれ量Ｙ１は、４．５μｍ以上７μｍ以下である。ピッチ間隔Ｉ１、Ｉ２が１０μｍの場合には、ずれ量Ｙ１は、２μｍ以上４μｍ以下である。 As shown in FIG. 19, when the pitch intervals I1 and I2 are 5 μm, the shift amount Y1 is 6 μm or more and 9 μm or less. When the pitch intervals I1 and I2 are 7.5 μm, the shift amount Y1 is not less than 4.5 μm and not more than 7 μm. When the pitch intervals I1 and I2 are 10 μm, the shift amount Y1 is 2 μm or more and 4 μm or less.
また、図１９に示すようなピッチ間隔Ｉ１、Ｉ２の範囲内では、改質箇所Ｒ１、Ｒ２のピッチ間隔Ｉ１、Ｉ２を大きくするほど、ずれ量Ｙ１は小さい。このため、改質箇所Ｒ１、Ｒ２のピッチ間隔Ｉ１、Ｉ２を８μｍ以上１２μｍ以下の範囲内とするとよい。この場合には、ずれ量Ｙ１が小さいからである。例えば、ずれ量Ｙ１を４μｍ以下とすることができる。そのため、溝Ｊ１、Ｊ２を小さく設計することができる。すなわち、歩留まりを向上させることができる。 Further, within the range of the pitch intervals I1 and I2 as shown in FIG. 19, the larger the pitch intervals I1 and I2 of the reformed locations R1 and R2, the smaller the shift amount Y1. For this reason, it is preferable that the pitch intervals I1 and I2 of the modified portions R1 and R2 be in the range of 8 μm to 12 μm. In this case, the shift amount Y1 is small. For example, the shift amount Y1 can be set to 4 μm or less. Therefore, the grooves J1 and J2 can be designed to be small. That is, the yield can be improved.
１００…発光素子
１１０…サファイア基板
１２０…低温バッファ層
１３０…ｎ型コンタクト層
１４０…ｎ型ＥＳＤ層
１５０…ｎ型超格子層
１６０…発光層
１７０…ｐ型超格子層
１８０…ｐ型コンタクト層
Ｐ１…ｐ電極
Ｎ１…ｎ電極
Ｓａ…サファイアウエハ
Ｓａ１…半導体層形成面
Ｓａ２…裏面
Ｒ１、Ｒ２…改質箇所
Ａ１、Ａ２…列
Ｓ１、Ｓ２…ストリート
Ｗ０…積層ウエハ
Ｊ１、Ｊ２…溝
DESCRIPTION OF
Claims (10)
前記素子分割工程は、
前記サファイアウエハにレーザーを照射して前記サファイアウエハに複数の改質箇所から成る列を形成するレーザー照射工程と、
前記複数の改質箇所から成る列に沿って前記サファイアウエハから前記III 族窒化物半導体発光素子を切り離すブレーキング工程と、
を有し、
前記レーザー照射工程では、
前記サファイアウエハの前記第１面からの距離が第１の深さである位置に前記複数の改質箇所から成る第１の列と、
前記サファイアウエハの前記第１面からの距離が第２の深さである位置に前記複数の改質箇所から成る第２の列と、
を形成し、
前記第１の列の前記第１の深さは、
５０μｍ以上７０μｍ以下の範囲内であり、
前記第１の列における改質箇所のピッチ間隔は、
２．５μｍ以上１５μｍ以下の範囲内であり、
前記第２の列の前記第２の深さは、
前記第１の列の前記第１の深さよりも深いこと
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In a method for manufacturing a group III nitride semiconductor light-emitting device including an element dividing step of dividing a laminated wafer in which a group III nitride semiconductor layer is formed on a first surface of a sapphire wafer,
The element dividing step includes
A laser irradiation step of irradiating the sapphire wafer with a laser to form a row of a plurality of modified locations on the sapphire wafer;
Breaking the group III nitride semiconductor light emitting device from the sapphire wafer along the row of the plurality of modified locations;
Have
In the laser irradiation step,
A first row of the plurality of modified locations at a position where the distance from the first surface of the sapphire wafer is a first depth;
A second row of the plurality of modified locations at a position where the distance from the first surface of the sapphire wafer is a second depth;
Form the
The first depth of the first row is:
Within a range of 50 μm to 70 μm,
The pitch interval of the modified locations in the first row is
Within a range of 2.5 μm to 15 μm,
The second depth of the second row is:
A method for manufacturing a group III nitride semiconductor light emitting device, wherein the light emitting device is deeper than the first depth of the first row.
前記レーザー照射工程では、
前記サファイアウエハに照射するレーザーの出力を０．２６Ｗ以上０．６Ｗ以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In the manufacturing method of the group III nitride semiconductor light-emitting device according to claim 1,
In the laser irradiation step,
A method of manufacturing a group III nitride semiconductor light-emitting device, wherein an output of a laser irradiated on the sapphire wafer is in a range of 0.26 W to 0.6 W.
前記第２の列の前記第２の深さは、
８０μｍ以上１３０μｍ以下の範囲内であること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In the manufacturing method of the group III nitride semiconductor light-emitting device according to claim 1 or 2,
The second depth of the second row is:
A method for producing a Group III nitride semiconductor light-emitting device, characterized by being in the range of 80 μm or more and 130 μm or less.
前記第２の列における改質箇所のピッチ間隔は、
２．５μｍ以上１５μｍ以下の範囲内であること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In the manufacturing method of the group III nitride semiconductor light-emitting device according to any one of claims 1 to 3,
The pitch interval of the modified points in the second row is
A method for producing a Group III nitride semiconductor light-emitting device, wherein the method is in a range of 2.5 μm to 15 μm.
前記レーザー照射工程では、
前記サファイアウエハのａ軸に平行にレーザーを走査して、前記第１列としてａ軸に平行な列を形成し、
前記サファイアウエハに前記ａ軸に平行な列から前記第１面まで達する亀裂を形成し、
前記第１面での前記亀裂の位置と、前記第１の列を前記第１面に射影した位置と、の間のずれ量を８μｍ以下とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In the manufacturing method of the group III nitride semiconductor light-emitting device according to any one of claims 1 to 4,
In the laser irradiation step,
Scanning a laser parallel to the a-axis of the sapphire wafer to form a row parallel to the a-axis as the first row,
Forming a crack reaching the first surface from a row parallel to the a-axis in the sapphire wafer;
A group III nitride semiconductor light-emitting device characterized in that a shift amount between the position of the crack on the first surface and the position where the first row is projected on the first surface is 8 μm or less Manufacturing method.
前記サファイアウエハの上に半導体層を成長させる半導体層形成工程と、
前記半導体層を格子状に区画する溝を形成する半導体層区画工程と、
を有し、
前記レーザー照射工程では、
前記溝の中央線からｒ面の存在する側の反対側に０μｍ以上８μｍ以下の範囲内で変位させた位置にレーザーを照射すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In the manufacturing method of the group III nitride semiconductor light-emitting device according to claim 5,
A semiconductor layer forming step of growing a semiconductor layer on the sapphire wafer;
A semiconductor layer partitioning step of forming grooves for partitioning the semiconductor layer in a lattice pattern;
Have
In the laser irradiation step,
A method of manufacturing a group III nitride semiconductor light-emitting device, comprising: irradiating a laser at a position displaced within a range of 0 μm to 8 μm from the center line of the groove to the side opposite to the side where the r-plane exists.
前記レーザー照射工程では、
前記サファイアウエハに少なくとも前記第１の列から前記第１面まで達する亀裂を形成し、
前記第１の列および前記第２の列における改質箇所のピッチ間隔は、
８μｍ以上１２μｍ以下の範囲内であり、
前記第１面での前記亀裂の位置と、前記第１の列を前記第１面に射影した位置と、の間のずれ量を４μｍ以下とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 In the manufacturing method of the group III nitride semiconductor light-emitting device according to any one of claims 1 to 6,
In the laser irradiation step,
Forming a crack in the sapphire wafer from at least the first row to the first surface;
The pitch interval between the modified portions in the first row and the second row is:
Within the range of 8 μm to 12 μm,
A group III nitride semiconductor light-emitting device characterized in that a shift amount between the position of the crack on the first surface and the position where the first row is projected onto the first surface is 4 μm or less Manufacturing method.
前記サファイア基板の前記第１面に形成されたIII 族窒化物半導体層と、
を有するIII 族窒化物半導体発光素子において、
前記サファイア基板の前記第１面からの距離が第１の距離である位置に複数のレーザー照射痕から成る第１の列と、
前記サファイア基板の前記第１面からの距離が第２の距離である位置に複数のレーザー照射痕から成る第２の列と、
を有し、
前記第１の列の前記第１の距離は、
５０μｍ以上７０μｍ以下の範囲内であり、
前記第１の列におけるレーザー照射痕のピッチ間隔は、
２．５μｍ以上１５μｍ以下の範囲内であり、
前記第２の列の前記第２の距離は、
前記第１の列の前記第１の距離よりも大きいこと
を特徴とするIII 族窒化物半導体発光素子。 A sapphire substrate having a first surface;
A group III nitride semiconductor layer formed on the first surface of the sapphire substrate;
In a group III nitride semiconductor light emitting device having:
A first row of a plurality of laser irradiation marks at a position where the distance from the first surface of the sapphire substrate is a first distance;
A second row of a plurality of laser irradiation marks at a position where the distance from the first surface of the sapphire substrate is a second distance;
Have
The first distance of the first row is
Within a range of 50 μm to 70 μm,
The pitch interval of the laser irradiation marks in the first row is
Within a range of 2.5 μm to 15 μm,
The second distance of the second row is
A group III nitride semiconductor light emitting device, wherein the light emitting element is larger than the first distance in the first row.
前記第１の列および前記第２の列におけるレーザー照射痕のピッチ間隔は、
８μｍ以上１２μｍ以下の範囲内であること
を特徴とするIII 族窒化物半導体発光素子。 The group III nitride semiconductor light-emitting device according to claim 8,
The pitch interval of laser irradiation marks in the first row and the second row is
A group III nitride semiconductor light-emitting device having a thickness in the range of 8 μm to 12 μm.
前記サファイア基板の前記第１面側の端部の位置と、前記第１の列を前記第１面に射影した位置と、の間のずれ量が、４μｍ以下であること
を特徴とするIII 族窒化物半導体発光素子。 The group III nitride semiconductor light-emitting device according to claim 8 or 9,
The amount of deviation between the position of the end portion on the first surface side of the sapphire substrate and the position where the first row is projected onto the first surface is 4 μm or less. Nitride semiconductor light emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014061642A JP2015130470A (en) | 2013-12-05 | 2014-03-25 | Group iii nitride semiconductor light-emitting element and method for manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013251890 | 2013-12-05 | ||
| JP2013251890 | 2013-12-05 | ||
| JP2014061642A JP2015130470A (en) | 2013-12-05 | 2014-03-25 | Group iii nitride semiconductor light-emitting element and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015130470A true JP2015130470A (en) | 2015-07-16 |
Family
ID=53760982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014061642A Withdrawn JP2015130470A (en) | 2013-12-05 | 2014-03-25 | Group iii nitride semiconductor light-emitting element and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015130470A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017056744A1 (en) * | 2015-09-29 | 2017-04-06 | 浜松ホトニクス株式会社 | Laser processing method, and laser processing device |
| KR20170087018A (en) * | 2016-01-19 | 2017-07-27 | 가부시기가이샤 디스코 | Wafer processing method |
| CN107030400A (en) * | 2017-06-20 | 2017-08-11 | 东莞市盛雄激光设备有限公司 | A kind of method and system for being cut by laser optical filter |
| JP2018174164A (en) * | 2017-03-31 | 2018-11-08 | 日亜化学工業株式会社 | Method of manufacturing light-emitting element |
| CN109427567A (en) * | 2017-08-30 | 2019-03-05 | 日亚化学工业株式会社 | The manufacturing method of light-emitting component |
| CN109494284A (en) * | 2017-09-11 | 2019-03-19 | 日亚化学工业株式会社 | The manufacturing method of light-emitting component |
| JP2019220723A (en) * | 2016-12-16 | 2019-12-26 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| JP2020010051A (en) * | 2019-08-28 | 2020-01-16 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| JP2021108344A (en) * | 2019-12-27 | 2021-07-29 | 日亜化学工業株式会社 | Method of manufacturing semiconductor element |
| JP2022057557A (en) * | 2020-09-30 | 2022-04-11 | 日亜化学工業株式会社 | Method of manufacturing light-emitting element |
| US11855238B2 (en) | 2016-12-16 | 2023-12-26 | Nichia Corporation | Light emitting element |
| US11901233B2 (en) | 2020-05-22 | 2024-02-13 | Nichia Corporation | Method of manufacturing semiconductor element and semiconductor element |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078440A (en) * | 2006-09-22 | 2008-04-03 | Dowa Holdings Co Ltd | Light-emitting element, and its manufacturing method |
| WO2009020033A1 (en) * | 2007-08-03 | 2009-02-12 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
| WO2011090024A1 (en) * | 2010-01-19 | 2011-07-28 | シャープ株式会社 | Functional element and manufacturing method of same |
| JP2011181909A (en) * | 2010-02-02 | 2011-09-15 | Mitsubishi Chemicals Corp | Method of manufacturing semiconductor chip |
| JP2012000636A (en) * | 2010-06-16 | 2012-01-05 | Showa Denko Kk | Laser beam machining method |
| JP2013004741A (en) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | Semiconductor light-emitting element |
| JP2013000748A (en) * | 2011-06-10 | 2013-01-07 | Showa Denko Kk | Method of laser beam machining of semiconductor wafer, method for manufacturing semiconductor light emitting chip, and laser beam machining apparatus |
| JP2013038313A (en) * | 2011-08-10 | 2013-02-21 | Showa Denko Kk | Inspection method of light-emitting element and manufacturing method of light-emitting element |
-
2014
- 2014-03-25 JP JP2014061642A patent/JP2015130470A/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078440A (en) * | 2006-09-22 | 2008-04-03 | Dowa Holdings Co Ltd | Light-emitting element, and its manufacturing method |
| WO2009020033A1 (en) * | 2007-08-03 | 2009-02-12 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
| WO2011090024A1 (en) * | 2010-01-19 | 2011-07-28 | シャープ株式会社 | Functional element and manufacturing method of same |
| JP2011181909A (en) * | 2010-02-02 | 2011-09-15 | Mitsubishi Chemicals Corp | Method of manufacturing semiconductor chip |
| JP2012000636A (en) * | 2010-06-16 | 2012-01-05 | Showa Denko Kk | Laser beam machining method |
| JP2013000748A (en) * | 2011-06-10 | 2013-01-07 | Showa Denko Kk | Method of laser beam machining of semiconductor wafer, method for manufacturing semiconductor light emitting chip, and laser beam machining apparatus |
| JP2013004741A (en) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | Semiconductor light-emitting element |
| JP2013038313A (en) * | 2011-08-10 | 2013-02-21 | Showa Denko Kk | Inspection method of light-emitting element and manufacturing method of light-emitting element |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI706823B (en) * | 2015-09-29 | 2020-10-11 | 日商濱松赫德尼古斯股份有限公司 | Laser processing method and laser processing device |
| CN108136539A (en) * | 2015-09-29 | 2018-06-08 | 浜松光子学株式会社 | Laser processing and laser processing device |
| WO2017056744A1 (en) * | 2015-09-29 | 2017-04-06 | 浜松ホトニクス株式会社 | Laser processing method, and laser processing device |
| US11103959B2 (en) | 2015-09-29 | 2021-08-31 | Hamamatsu Photonics K.K. | Laser processing method, and laser processing device |
| KR20170087018A (en) * | 2016-01-19 | 2017-07-27 | 가부시기가이샤 디스코 | Wafer processing method |
| KR102519860B1 (en) | 2016-01-19 | 2023-04-07 | 가부시기가이샤 디스코 | Wafer processing method |
| JP7445160B2 (en) | 2016-12-16 | 2024-03-07 | 日亜化学工業株式会社 | light emitting element |
| US11855238B2 (en) | 2016-12-16 | 2023-12-26 | Nichia Corporation | Light emitting element |
| JP2019220723A (en) * | 2016-12-16 | 2019-12-26 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| JP7144684B2 (en) | 2016-12-16 | 2022-09-30 | 日亜化学工業株式会社 | light emitting element |
| JP2018174164A (en) * | 2017-03-31 | 2018-11-08 | 日亜化学工業株式会社 | Method of manufacturing light-emitting element |
| CN107030400A (en) * | 2017-06-20 | 2017-08-11 | 东莞市盛雄激光设备有限公司 | A kind of method and system for being cut by laser optical filter |
| EP3454382A1 (en) * | 2017-08-30 | 2019-03-13 | Nichia Corporation | Method of manufacturing light-emitting diode |
| JP2019046862A (en) * | 2017-08-30 | 2019-03-22 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| CN109427567A (en) * | 2017-08-30 | 2019-03-05 | 日亚化学工业株式会社 | The manufacturing method of light-emitting component |
| US10644193B2 (en) | 2017-08-30 | 2020-05-05 | Nichia Corporation | Method of manufacturing light-emitting element |
| US10804427B2 (en) | 2017-08-30 | 2020-10-13 | Nichia Corporation | Method of manufacturing light-emitting element |
| CN109427567B (en) * | 2017-08-30 | 2023-06-13 | 日亚化学工业株式会社 | Method for manufacturing light-emitting element |
| CN109494284B (en) * | 2017-09-11 | 2023-07-14 | 日亚化学工业株式会社 | Method for manufacturing light-emitting element |
| CN109494284A (en) * | 2017-09-11 | 2019-03-19 | 日亚化学工业株式会社 | The manufacturing method of light-emitting component |
| JP2020010051A (en) * | 2019-08-28 | 2020-01-16 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| JP7277782B2 (en) | 2019-12-27 | 2023-05-19 | 日亜化学工業株式会社 | Semiconductor device manufacturing method |
| JP2021108344A (en) * | 2019-12-27 | 2021-07-29 | 日亜化学工業株式会社 | Method of manufacturing semiconductor element |
| US11901233B2 (en) | 2020-05-22 | 2024-02-13 | Nichia Corporation | Method of manufacturing semiconductor element and semiconductor element |
| JP7206550B2 (en) | 2020-09-30 | 2023-01-18 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| JP2022057557A (en) * | 2020-09-30 | 2022-04-11 | 日亜化学工業株式会社 | Method of manufacturing light-emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015130470A (en) | Group iii nitride semiconductor light-emitting element and method for manufacturing the same | |
| JP5119463B2 (en) | Light emitting device and manufacturing method thereof | |
| TWI644350B (en) | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach | |
| JP5589942B2 (en) | Manufacturing method of semiconductor light emitting chip | |
| JP5179068B2 (en) | Method for manufacturing compound semiconductor device | |
| TWI647758B (en) | Maskless hybrid laser scribing and plasma etching wafer cutting process | |
| CN106077965A (en) | Multi-step and asymmetric moulding laser beam line | |
| TWI406465B (en) | Method for manufacturing semiconductor device | |
| US20120319149A1 (en) | Light-Emitting Device Structure and Method for Manufacturing the Same | |
| CN101268562B (en) | Group III nitride semiconductor light-emitting device | |
| US20200111719A1 (en) | Systems and methods to enhance passivation integrity | |
| TWI735406B (en) | Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch | |
| JP2003151921A (en) | Compound semiconductor and method of manufacturing the same | |
| JP2015103674A (en) | Method for manufacturing group iii nitride semiconductor light-emitting element | |
| CN105655452A (en) | Vertically structured LED chip preparation method | |
| Dunsky | Laser material processing in microelectronics manufacturing: status and near-term opportunities | |
| JP2016134427A (en) | Semiconductor wafer and manufacturing method of the same | |
| TWI469205B (en) | Integrated circuit wafer and dicing method thereof | |
| CN101262119B (en) | Method for manufacturing a semiconductor laser | |
| JP5127669B2 (en) | Semiconductor wafer | |
| KR20190112647A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| TWI458108B (en) | Trench scribing apparatus and trench scribing method | |
| JP2018101771A (en) | Method for manufacturing light-emitting element | |
| JP2015144180A (en) | Wafer for led element manufacturing, manufacturing method thereof, and led element | |
| US8507331B2 (en) | Method of adjusting gap between bumps in pixel region and method of manufacturing display device using the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170320 |