JP2015130023A - Information recording device, information processor, information recording method and information recording program - Google Patents
Information recording device, information processor, information recording method and information recording program Download PDFInfo
- Publication number
- JP2015130023A JP2015130023A JP2014000794A JP2014000794A JP2015130023A JP 2015130023 A JP2015130023 A JP 2015130023A JP 2014000794 A JP2014000794 A JP 2014000794A JP 2014000794 A JP2014000794 A JP 2014000794A JP 2015130023 A JP2015130023 A JP 2015130023A
- Authority
- JP
- Japan
- Prior art keywords
- information
- bios
- processing apparatus
- failure
- information recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
本発明は、障害の発生原因の特定を容易にすることが可能な、情報記録装置、情報処理装置、情報記録方法、及び情報記録プログラムに関する。 The present invention relates to an information recording apparatus, an information processing apparatus, an information recording method, and an information recording program that can easily identify the cause of failure.
「ファームウェア」とは、ハードウェアを制御するためのプログラムである。ファームウェアは、通常、ＲＯＭ（Read-only Memory）等のハードウェアに書き込まれた状態で、電子機器に組み込まれる。 “Firmware” is a program for controlling hardware. The firmware is usually incorporated in an electronic device in a state written in hardware such as a ROM (Read-only Memory).
「ＢＩＯＳ（Basic Input/Output System）」とは、ファームウェアの一つで、コンピュータ等の装置に搭載されたプログラムのうち、ハードウェアとの間で、最も低レベルな入出力を行うためのプログラムである。ＢＩＯＳは、装置の電源投入時に実行される。 "BIOS (Basic Input / Output System)" is one of the firmware and is the program for performing the lowest level input / output with the hardware among the programs installed in devices such as computers. is there. The BIOS is executed when the device is turned on.
ＢＩＯＳの機能には、装置のハードウェアの初期化や、記憶装置からのブートローダの呼び出しがある。ＢＩＯＳは、その他に、キーボードやディスプレイ等の入出力装置とプログラムとが相互に作用するための抽象化されたインタフェースを提供することもある。 BIOS functions include initializing the hardware of the device and calling the boot loader from the storage device. In addition, the BIOS may provide an abstracted interface for allowing an input / output device such as a keyboard and a display to interact with a program.
「ブート」とは、装置の起動を意味し、電源を投入時のＯＳ（Operating System）等、装置の動作環境を立ち上げるまでの処理がこれに該当する。また、「ブートローダ」とは、ブート時に、装置の動作環境の立ち上げに必要なプログラムの読み込みを行うプログラムである。 “Boot” means activation of the device, and corresponds to processing up to starting up the operating environment of the device, such as an OS (Operating System) when the power is turned on. The “boot loader” is a program that reads a program necessary for starting up the operating environment of the apparatus at the time of booting.
ＢＩＯＳを用いる装置には、各種の課題がある。第１の課題は、ＢＩＯＳの動作時の障害に関する情報の記憶のための記憶容量の課題である。 There are various problems in the apparatus using the BIOS. The first problem is a problem of storage capacity for storing information related to a failure during operation of the BIOS.
ＢＩＯＳには、障害発生時の原因を調査するために、ＢＩＯＳが実行する処理の情報をログ（ＢＩＯＳトレース）に記録したり、ＣＰＵ（Central Processing Unit）のレジスタ情報やＢＩＯＳへの設定情報をログ（ＣＰＵログ）に記録したりするものがある。 In the BIOS, in order to investigate the cause at the time of the failure occurrence, information of processing executed by the BIOS is recorded in a log (BIOS trace), or register information of CPU (Central Processing Unit) and setting information in the BIOS are logged. Some of them are recorded in (CPU log).
ところが、ＢＩＯＳトレースやＣＰＵログには、記憶領域の容量に限りがあるため、ＢＩＯＳトレースやＣＰＵログをあまり詳細に記録することはできない。そのため、ＢＩＯＳトレースやＣＰＵログを粗く記録すると、ユーザは障害の詳細を掴むことができない。逆に、容量が許す限り、ＢＩＯＳトレースやＣＰＵログを詳細に記録しても、ユーザは障害の全体の流れを掴むことができない。このように、ＢＩＯＳトレースやＣＰＵログの記憶には、その記憶の詳細度合いを適正にすることが困難であるという問題がある。 However, since the BIOS trace and CPU log have a limited storage area capacity, the BIOS trace and CPU log cannot be recorded in detail. Therefore, if the BIOS trace or CPU log is recorded roughly, the user cannot grasp the details of the failure. Conversely, as long as the capacity permits, even if the BIOS trace and CPU log are recorded in detail, the user cannot grasp the entire flow of the failure. As described above, there is a problem in storing the BIOS trace and the CPU log that it is difficult to make the degree of detail of the storage appropriate.
障害発生時の原因を調査するためのトレースデータ記憶回路の記憶容量を必要以上に大きくすることなく、トレースデータの解析を容易にする技術の一例が、特許文献１に開示されている。 An example of a technique that facilitates analysis of trace data without increasing the storage capacity of the trace data storage circuit for investigating the cause at the time of occurrence of a failure more than necessary is disclosed in Patent Document 1.
特許文献１のトレースデータ記憶回路は、第１のデータ記憶部と、抽出情報記憶部と、選択部と、第２のデータ記憶部とを含む。 The trace data storage circuit of Patent Document 1 includes a first data storage unit, an extraction information storage unit, a selection unit, and a second data storage unit.
特許文献１のトレースデータ記憶回路は、以下のように動作する。第１のデータ記憶部は、入力するトレースデータＤｉを時系列的に順次記憶する。抽出情報記憶部は、入力されるトレースデータＤｉの内、必要とするトレースデータを抽出するための抽出情報Ｄｓを予め記憶する。選択部は、入力したトレースデータＤｉに含まれる記号と抽出情報Ｄｓとを照合し、該当するトレースデータのみを選択する。第２のデータ記憶部は、選択されたトレースデータＤｏを記憶する。 The trace data storage circuit of Patent Document 1 operates as follows. The first data storage unit sequentially stores the input trace data Di in time series. The extraction information storage unit stores in advance extraction information Ds for extracting necessary trace data from the input trace data Di. The selection unit collates the symbols included in the input trace data Di with the extraction information Ds, and selects only the corresponding trace data. The second data storage unit stores the selected trace data Do.
以上の動作の結果、特許文献１のトレースデータ記憶回路では、第１のデータ記憶部１には障害発生時の詳細なトレースデータが記憶されるので、詳細な動作がトレースされる。第２のデータ記憶部には必要とするトレースデータのみが抽出されて記憶されるので、動作の大きな流れがトレースされる。従って、特許文献１のトレースデータ記憶回路は、トレースデータ記憶回路の記憶容量を必要以上に大きくすることなく、トレースデータの解析を容易にする。 As a result of the above operation, in the trace data storage circuit of Patent Document 1, detailed trace data at the time of the failure is stored in the first data storage unit 1, so that detailed operation is traced. Since only necessary trace data is extracted and stored in the second data storage unit, a large flow of operation is traced. Therefore, the trace data storage circuit of Patent Document 1 facilitates analysis of trace data without increasing the storage capacity of the trace data storage circuit more than necessary.
ＢＩＯＳを用いる装置の第２の課題は、ＢＩＯＳストール発生時の障害対策の課題である。 A second problem of the apparatus using the BIOS is a problem of measures against a failure when a BIOS stall occurs.
情報処理装置立ち上げ中にハードウェアの故障や初期不良によるＢＩＯＳストールが起きた場合には、たとえ情報処理装置をリセットしたとしても、情報処理装置はＢＩＯＳストールを繰り返すだけで、ＢＩＯＳストールから復旧できるとは限らない。つまり、ＢＩＯＳストールが起きた場合に、ＢＩＯＳストールに対する適切な復旧処理がないことがあるという問題がある。 If a BIOS stall occurs due to a hardware failure or initial failure during startup of the information processing apparatus, even if the information processing apparatus is reset, the information processing apparatus can recover from the BIOS stall only by repeating the BIOS stall. Not necessarily. That is, when a BIOS stall occurs, there is a problem that there is no appropriate recovery process for the BIOS stall.
「ストール」とは、ソフトウェアの動作が停止して、コンピュータ等の情報処理装置が操作を受け付けなくなる状態のことである。 “Stall” means a state in which the operation of software stops and an information processing apparatus such as a computer cannot accept an operation.
ＢＩＯＳの起動をすること自体ができなかった場合と、ＢＩＯＳの起動後の処理中にストールした場合とで、異なる復旧処理を行う技術の一例が、特許文献２に開示されている。 Patent Document 2 discloses an example of a technique for performing different recovery processing depending on whether the BIOS itself could not be started and when stalled during the processing after starting the BIOS.
特許文献２のＢＩＯＳストール障害時復旧装置は、第１のウォッチドッグタイマーと、第２のウォッチドッグタイマーと、ＢＩＯＳ領域切替スイッチと、リセット回路と、通常動作用ＢＩＯＳデータ領域と、バックアップ用ＢＩＯＳデータ領域とを含む。 The BIOS stall failure recovery device of Patent Document 2 includes a first watchdog timer, a second watchdog timer, a BIOS area changeover switch, a reset circuit, a normal operation BIOS data area, and a backup BIOS data. Area.
特許文献２のＢＩＯＳストール障害時復旧装置は、以下のように動作する。第１のウォッチドッグタイマーは、ＢＩＯＳが起動不可能の場合、タイムアウトを発生し、リセット回路を通じて、ＢＩＯＳストール障害時復旧装置の動作のリセットを実行する。それと同時に、第１のウォッチドッグタイマーは、ＢＩＯＳデータ領域切替スイッチに指示を出し、通常動作用ＢＩＯＳデータ領域ではなく、バックアップ用ＢＩＯＳデータ領域を使用してＢＩＯＳを起動する。第２のウォッチドッグタイマーは、ＢＩＯＳが処理中にストールした場合、タイムアウトを発生し、リセット回路を通じて、ＢＩＯＳストール障害時復旧装置のリセットを実行する。 The BIOS stall failure recovery device of Patent Document 2 operates as follows. The first watchdog timer generates a time-out when the BIOS cannot be started, and resets the operation of the recovery apparatus at the time of BIOS stall failure through the reset circuit. At the same time, the first watchdog timer issues an instruction to the BIOS data area changeover switch, and activates the BIOS using the backup BIOS data area instead of the normal operation BIOS data area. When the BIOS stalls during processing, the second watchdog timer generates a timeout, and resets the recovery device at the time of BIOS stall failure through the reset circuit.
以上の動作の結果、特許文献２のＢＩＯＳストール障害時復旧装置は、ＢＩＯＳの起動をすること自体ができなかった場合と、ＢＩＯＳの起動後の処理中にストールした場合とで、異なる復旧処理を行う。つまり、情報処理装置のリセットによりＢＩＯＳストールから復旧できる可能性が高い場合には単にリセットを実行し、情報処理装置のリセットによりＢＩＯＳストールから復旧できる可能性が低い場合には他の対策（ＢＩＯＳデータ領域切替）と共にリセットを実行する。従って、特許文献２のＢＩＯＳストール障害時復旧装置は、情報処理装置がＢＩＯＳストールから復旧できる可能性を高める。 As a result of the above operation, the recovery device at the time of BIOS stall failure in Patent Document 2 performs different recovery processing depending on whether the BIOS itself could not be started or when stalled during the processing after the BIOS startup. Do. That is, if there is a high possibility that recovery from the BIOS stall is caused by resetting the information processing apparatus, the reset is simply executed. If there is low possibility that recovery from the BIOS stall is caused by resetting the information processing apparatus, other countermeasures (BIOS data) Reset is executed at the same time. Therefore, the BIOS stall failure recovery apparatus disclosed in Patent Document 2 increases the possibility that the information processing apparatus can recover from the BIOS stall.
上記の第２の課題に関して、ＢＩＯＳストール時には、ＢＩＯＳは外部からの操作に対して応答しないので、ストールの状況を示す情報を得ることができないため、ストール原因の特定が困難であるという問題がある。 Regarding the second problem, when the BIOS is stalled, the BIOS does not respond to an operation from the outside, and therefore, there is a problem that it is difficult to identify the cause of the stall because information indicating the stall status cannot be obtained. .
ＣＰＵに重大なエラーが発生して動作不能になった場合に、動作不能になったＣＰＵの障害原因の推定に利用するために、動作不能になったＣＰＵ以外のＣＰＵのエラーログを取得する技術の一例が、特許文献３に開示されている。 A technique for acquiring an error log of a CPU other than the CPU that has become inoperable in order to estimate the cause of failure of the CPU that has become inoperable when a serious error occurs in the CPU An example is disclosed in Patent Document 3.
特許文献３の情報処理装置は、以下のように動作する。各ＣＰＵがＩ／Ｏ（Input/Output）ハブから割り込み信号を受信すると、ＣＰＵは割り込みハンドラを起動する。割り込みハンドラは、ＣＰＵ毎に設けられた状態レジスタに所定の値を書き込み、所定の時間の経過後に各状態レジスタの値が所定の値に一致したか否かに基づいて、複数のＣＰＵの何れかに障害が発生したか否かを判定する。割り込みハンドラは、複数のＣＰＵの何れかに障害が発生した可能性が高いと判定すると、自ＣＰＵのログを取得して情報処理装置の管理手段に送信する。 The information processing apparatus of Patent Document 3 operates as follows. When each CPU receives an interrupt signal from an input / output (I / O) hub, the CPU activates an interrupt handler. The interrupt handler writes a predetermined value to a state register provided for each CPU, and determines whether any of the plurality of CPUs is based on whether the value of each state register matches the predetermined value after a predetermined time has elapsed. It is determined whether or not a failure has occurred. If the interrupt handler determines that there is a high possibility that a failure has occurred in any of the plurality of CPUs, the interrupt handler acquires the log of the CPU and transmits it to the management unit of the information processing apparatus.
以上の動作の結果、特許文献３の情報処理装置は、動作不能になったＣＰＵ以外のＣＰＵのエラーログを取得する。 As a result of the above operation, the information processing apparatus of Patent Literature 3 acquires an error log of a CPU other than the CPU that has become inoperable.
特許文献１のトレースデータ記憶回路は、トレースデータ記憶回路の記憶容量を必要以上に大きくすることなく、トレースデータの解析を容易にする。ところが、ストールが発生したＢＩＯＳは外部からの操作に対して応答しないので、特許文献１のトレースデータ記憶回路には、ストールが発生したＢＩＯＳのＢＩＯＳトレースを取得することが困難であるという問題がある。 The trace data storage circuit of Patent Document 1 facilitates analysis of trace data without increasing the storage capacity of the trace data storage circuit more than necessary. However, since the BIOS in which the stall has occurred does not respond to an operation from the outside, the trace data storage circuit of Patent Document 1 has a problem that it is difficult to obtain the BIOS trace of the BIOS in which the stall has occurred. .
特許文献２のＢＩＯＳストール障害時復旧装置は、情報処理装置がＢＩＯＳストールから復旧できる可能性を高める。ところが、特許文献２のＢＩＯＳストール障害時復旧装置には、ＢＩＯＳストールの発生原因を特定することができないという問題がある。 The recovery device at the time of BIOS stall failure of patent document 2 increases the possibility that the information processing device can recover from the BIOS stall. However, the recovery device at the time of BIOS stall failure of Patent Document 2 has a problem that the cause of occurrence of the BIOS stall cannot be specified.
特許文献３の情報処理装置は、複数のＣＰＵの何れかに障害が発生したときに、障害が発生していないＣＰＵのログを記録する。ところが、障害が発生したＣＰＵのログは記録されない。つまり、ユーザは、障害が発生していないＣＰＵのログを利用して、障害が発生したＣＰＵにおける障害発生の原因を推定しなければならない。従って、特許文献３の技術には、ストールが発生した際に、ストールの発生原因の特定が容易ではないという問題がある。
（発明の目的）
本発明の目的は、障害が発生した際に、障害の発生原因の特定を容易にすることが可能な、情報記録装置、情報処理装置、情報記録方法、及び情報記録プログラムを提供することにある。
The information processing apparatus of Patent Literature 3 records a log of a CPU in which no failure has occurred when any of the plurality of CPUs has a failure. However, the log of the CPU in which the failure has occurred is not recorded. That is, the user must estimate the cause of the failure in the CPU in which the failure has occurred, using the log of the CPU in which no failure has occurred. Therefore, the technique of Patent Document 3 has a problem that when a stall occurs, it is not easy to identify the cause of the stall.
(Object of invention)
An object of the present invention is to provide an information recording device, an information processing device, an information recording method, and an information recording program that can easily identify the cause of the failure when the failure occurs. .
本発明の情報記録装置は、外部の装置による書き込みが可能な共有メモリ手段と、外部の装置における障害の発生を検出する障害検出手段と、外部の装置により共有メモリ手段に書き込まれた外部の装置が実行した処理の履歴を示す動作情報を取得する情報取得手段とを備えることを特徴とする。 An information recording apparatus according to the present invention includes a shared memory means writable by an external device, a failure detection means for detecting the occurrence of a failure in the external device, and an external device written in the shared memory means by the external device And an information acquisition means for acquiring operation information indicating a history of processing executed by the system.
本発明の情報処理装置は、ＣＰＵと、メモリと、Ｉ／Ｏと、Ｉ／Ｏを介した書き込みが可能な共有メモリ手段、障害の発生をＩ／Ｏを介して検出する障害検出手段、及び共有メモリ手段に書き込まれた処理の履歴を示す動作情報をＩ／Ｏを介して取得する情報取得手段を有する情報記録装置とを備えることを特徴とする。 An information processing apparatus according to the present invention includes a CPU, a memory, an I / O, a shared memory means capable of writing via the I / O, a fault detecting means for detecting the occurrence of a fault via the I / O, and And an information recording device having information acquisition means for acquiring operation information indicating the history of processing written in the shared memory means via the I / O.
本発明の情報記録方法は、外部の装置における障害の発生を検出し、外部の装置により共有メモリに書き込まれた外部の装置が実行した処理の履歴を示す動作情報を取得することを特徴とする。 The information recording method of the present invention is characterized by detecting occurrence of a failure in an external device and acquiring operation information indicating a history of processing executed by the external device written in the shared memory by the external device. .
本発明の情報記録プログラムは、外部の装置による書き込みが可能な共有メモリを備えた情報記録装置が備えるコンピュータを、外部の装置における障害の発生を検出する障害検出手段と、外部の装置により共有メモリに書き込まれた外部の装置が実行した処理の履歴を示す動作情報を取得する情報取得手段として機能させることを特徴とする。 An information recording program according to the present invention includes a failure detection means for detecting the occurrence of a failure in an external device, a computer including the shared memory writable by an external device, and a shared memory by the external device. It is made to function as an information acquisition means which acquires the operation information which shows the history of the processing which the external apparatus written in (2) performed.
本発明によれば、障害が発生した際に、障害の発生原因の特定を容易にすることができるという効果がある。 According to the present invention, when a failure occurs, it is possible to easily identify the cause of the failure.
以下、本発明の実施形態について図面を参照して詳細に説明する。尚、すべての図面において、同等の構成要素には同じ符号を付し、適宜説明を省略する。
（第１の実施形態）
本実施形態の情報記録装置の構成について説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings, equivalent components are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
(First embodiment)
The configuration of the information recording apparatus of this embodiment will be described.
図１は、本実施形態の情報記録装置１００の構成の一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of the configuration of the
本実施形態の情報記録装置１００は、外部のコンピュータ等の、外部の情報処理装置２００から、障害発生検出用信号１４０と動作情報記録信号１５０を入力する。そして、情報記録装置１００は、動作情報記録信号１５０に含まれる動作情報を記録する、電子機器、又は他の電子機器に組み込まれる電子機器である。情報記録装置１００は、情報処理装置２００に接続される。
The
情報記録装置１００は、共有メモリ１３０と、障害検出手段１１０と、情報取得手段１２０とを含む。
The
共有メモリ１３０には、情報処理装置２００から、データを書き込むことができる。すなわち、共有メモリ１３０は、情報記録装置１００と情報処理装置２００とに共有される記憶手段である。
Data can be written to the shared
障害検出手段１１０は、外部の情報処理装置からの障害発生検出用信号１４０を監視し、情報処理装置おける障害の発生を検出する。例えば、障害検出手段１１０は、所定の時間、障害発生検出用信号１４０の入力がない場合、情報処理装置２００において障害が発生したものと判断する。あるいは、障害発生検出用信号１４０は、情報処理装置２００が自身の障害の発生を示す信号であってもよい。例えば、情報処理装置２００が内部にウォッチドッグタイマー（図示なし）を備える場合であれば、ウォッチドッグタイマーのタイムアウト出力信号を障害発生検出用信号１４０として使用することができる。この場合、障害検出手段１１０は、障害発生検出用信号１４０の受信を、情報処理装置２００における障害の発生の通知と判断することができる。
The failure detection means 110 monitors a failure
尚、情報処理装置２００における障害とは、例えば、情報処理装置２００のＢＩＯＳのストールである。
The failure in the
情報取得手段１２０は、情報処理装置２００により共有メモリ１３０に書き込まれた動作情報を取得する。動作情報は、情報処理装置２００が実行した各処理の順序を示す情報である。動作情報は、情報処理装置２００の、プログラム、ハードウェア、ＣＰＵ等の状態に関する情報等を更に含んでもよい。例えば、動作情報は、情報処理装置２００により実行された処理を識別可能な時系列の情報である。処理識別情報とは、例えば、実行されたプログラムのアドレスである。動作情報としてのアドレスは、実行されたプログラムが格納されていたすべてのアドレスである必要はなく、分岐の前後のアドレス等のみに、適宜、省略されてもよい。処理識別情報は、識別子の時系列中の各識別子に関連付けられた時刻等の情報を更に含んでもよい。あるいは、処理識別情報は、実行された処理又は実行された処理のグループの、名前、番号、説明等であってもよい。
The
情報取得手段１２０は、情報処理装置２００がストールした場合にも、共有メモリ１３０に書き込まれたデータ動作情報を取得することができる。上記の通り、動作情報は情報処理装置２００が実行した各処理の順序を示す情報なので、障害の発生原因の解析に用いることができる。尚、情報取得手段１２０は、取得した動作情報を、更に、出力装置、記憶装置、又は別の情報処理装置に出力してもよい。
The
情報記録装置１００は、内部にＣＰＵ（Central Processing Unit）と記憶手段を備えてもよい。そして、ＣＰＵが記憶手段に格納されたプログラムを実行することによって、障害検出手段１１０および情報取得手段１２０を実現してもよい。
The
次に、本実施形態の情報記録装置１００の動作について説明する。
Next, the operation of the
図２は、情報記録装置１００の動作を示すフローチャートである。
FIG. 2 is a flowchart showing the operation of the
情報記録装置１００の障害検出手段１１０は、情報処理装置２００からの障害発生検出用信号を監視する（ステップＳ１１）。
The
障害検出手段１１０は、障害発生検出用信号に基づき、情報処理装置２００における障害の発生の有無を判定する（ステップＳ１２）。
The
情報処理装置２００における障害の発生がなければ（ステップＳ１２：Ｎｏ）、障害検出手段１１０は、ステップＳ１１の処理に戻る。
If no failure occurs in the information processing apparatus 200 (step S12: No), the
情報処理装置２００における障害の発生があれば（ステップＳ１２：Ｙｅｓ）、情報記録装置１００の情報取得手段１２０は、情報処理装置２００により共有メモリ１３０に書き込まれたデータを取得し（ステップＳ１３）、処理を終了する。
If a failure occurs in the information processing apparatus 200 (step S12: Yes), the
次に、本実施形態の情報記録装置２００の処理手順の具体例について説明する。
Next, a specific example of the processing procedure of the
図３は、情報記録装置２００の処理手順の具体例を説明するためのシーケンス図である。前述のように、障害発生検出用信号１４０は、情報処理装置２００の障害発生の検出の有無に関係なく、定期的に情報処理装置２００から出力されてもよい。あるいは、障害発生検出用信号１４０は、情報処理装置２００に障害が発生したときのみ出力されてもよい。本具体例では、情報処理装置２００は、自身の障害発生を検出したとき、障害発生検出用信号１４０を出力するものとしている。
FIG. 3 is a sequence diagram for explaining a specific example of the processing procedure of the
情報処理装置２００上のプログラムは、適宜、共有メモリ１３０に動作情報を書き込む（ステップＳ８１−８２）。
The program on the
共有メモリ１３０には、動作情報が書き込まれる（ステップＳ９１−９２）。 Operation information is written in the shared memory 130 (steps S91-92).
情報記録装置１００の障害検出手段１１０は、情報処理装置２００からの障害発生検出用信号を監視する（ステップＳ１１）。障害発生検出用信号１４０が、定期的に情報処理装置２００から出力される場合は、障害検出手段１１０は、本処理を繰り返せばよい。
The
情報処理装置２００において障害が発生し、情報処理装置２００は障害発生検出用信号１４０を出力する（ステップＳ８３）。
A failure occurs in the
情報記録装置１００の障害検出手段１１０は、情報処理装置２００から障害発生検出用信号１４０を受信すると、情報処理装置２００において障害が発生したものと判断する（ステップＳ１２：Ｙｅｓ）。
Upon receiving the failure
情報処理装置２００が、定期的に障害発生検出用信号１４０を出力する場合は、障害検出手段１１０は、障害発生検出用信号１４０を一定時間、受信をしないときに、情報処理装置２００において障害が発生したものと判断すればよい。
When the
情報記録装置１００の情報取得手段１２０は、情報処理装置２００により共有メモリ１３０に書き込まれた動作情報を取得する（ステップＳ１３）。
The
共有メモリ１３０は、情報記録装置１００に動作情報を返す（ステップＳ９３）。
The shared
以上説明したように、本実施形態の情報記録装置１００では、障害検出手段１１０は情報処理装置２００の障害を検出し、情報取得手段１２０は共有メモリ１３０に記録された情報処理装置２００の動作に関する情報を取得する。つまり、情報処理装置２００に障害が発生した際に、情報処理装置２００の障害の発生原因の特定に役立つ、共有メモリ１３０に記録された情報処理装置２００の動作に関する情報を取得することができる。従って、情報記録装置１００には、障害が発生した際に、障害の発生原因の特定を容易にするという効果がある。
As described above, in the
尚、本実施形態では、情報記録装置１００が情報処理装置２００から独立した装置である場合について説明した。しかしながら、本実施形態の情報記録装置１００は、必ずしも情報処理装置２００から分離された単独の装置に限定されない。情報記録装置１００は、情報処理装置２００と統合された複合的な装置であってもよい。
（第２の実施形態）
本発明の情報記録装置の例として、情報記録装置であるＢＭＣが組み込まれた情報処理装置の例を第２の実施形態として示す。尚、第１の実施形態の情報記録装置１００の障害検出手段１１０及び情報取得手段１２０は、本実施形態においては、ＢＭＣファームウェアが有する機能として実装される。
In the present embodiment, the case where the
(Second Embodiment)
As an example of the information recording apparatus of the present invention, an example of an information processing apparatus incorporating a BMC as an information recording apparatus will be described as a second embodiment. In the present embodiment, the
「ＢＭＣ（Baseboard Management Controller）」とは、情報処理装置の管理用のプロセッサ（チップセット）である。ＢＭＣは、通常、情報処理装置本体とは独立した電源を有し、情報処理装置のハードウェアの状態の監視、記録等を行う。ＢＭＣの標準仕様は、ＩＰＭＩ(Intelligent Platform Management Interface)として規定されている。 “BMC (Baseboard Management Controller)” is a processor (chip set) for managing information processing apparatuses. The BMC usually has a power source independent of the information processing apparatus main body, and monitors and records the hardware status of the information processing apparatus. The standard specification of BMC is defined as IPMI (Intelligent Platform Management Interface).
本実施形態の情報記録装置１０５の構成について説明する。
A configuration of the
図４は、情報処理装置１０５の構成の一例を示すブロック図である。
FIG. 4 is a block diagram illustrating an example of the configuration of the
情報処理装置１０５は、ＣＰＵ１６０と、ＰＣＨ１７０と、ＢＭＣ１８０と、メモリ１９０と、共有メモリ１３５とを含む。
The
ＣＰＵ１６０上で動作するファームウェアを「ＢＩＯＳ」という。ＢＭＣ１８０上で動作するファームウェアを「ＢＭＣファームウェア」という。
Firmware that operates on the
「ＰＣＨ」とは、周辺Ｉ／Ｏ（Input/Output）制御用のプロセッサである。ＰＣＨは、「Ｉ／Ｏハブ」、「Ｉ／Ｏコントローラーハブ」、「ＩＣＨ」、「プラットフォームコントローラーハブ」、「サウスブリッジ」ともいわれる。 “PCH” is a processor for peripheral I / O (Input / Output) control. The PCH is also referred to as “I / O hub”, “I / O controller hub”, “ICH”, “platform controller hub”, and “south bridge”.
ＢＩＯＳは、情報処理装置１０５の電源が投入されると、ＣＰＵ１６０、ＰＣＨ１７０、メモリ１９０、およびＣＰＵ１６０のその他の周辺ハードウェア（図示なし）等のハードウェア（以降、これらをまとめて「周辺ハードウェア」という。）の初期化処理を実行する。ＢＩＯＳは、周辺ハードウェアの初期化処理の終了後に、付加機能の初期化処理を実行する。付加機能の初期化処理は、ＳＭＩハンドラの初期化処理を含む。
When the
「ＳＭＩ（System Management Interrupt）」とは、システム管理のために使用される割り込みである。ＳＭＩは、ハードウェアエミュレーション等の拡張機能を提供するためにも使用される。 “SMI (System Management Interrupt)” is an interrupt used for system management. SMI is also used to provide extended functions such as hardware emulation.
ＳＭＩハンドラは、ＢＩＯＳの機能の一部で、ＳＭＩを処理するプログラムである。ＳＭＩハンドラは、ＢＩＯＳ、ＢＭＣファームウェア、又は周辺ハードウェアからの割り込みを契機として起動される。ＳＭＩハンドラは、ＢＩＯＳが通常使用するメモリ１９０とは別の共有メモリ１３５を使用して動作する。そのため、ＳＭＩハンドラの動作は、ＢＩＯＳがストールしているか否かには影響を受けない。
The SMI handler is a part of the BIOS function and is a program for processing the SMI. The SMI handler is activated in response to an interrupt from the BIOS, BMC firmware, or peripheral hardware. The SMI handler operates using a shared
ＢＭＣ１８０は、情報処理装置１０５がストールしているか否かを監視する。ストールの監視は、ＩＰＭＩにおけるWatchdog Timerコマンドを用いて実行される。ＢＩＯＳは、ＰＯＳＴ（Power On Self Test）を開始するときにWatchdog Timerコマンドでタイマーをセットし、ＰＯＳＴを完了するときにWatchdog Timerコマンドでタイマーをリセットする。ＢＭＣ１８０は、予め決められた時間内でWatchdog Timerがリセットされない場合に、ＢＩＯＳがストールしたものと判断する。Watchdog Timerコマンドによる監視機能の詳細はIntelligent Platform management Interface Specificationで定義される業界標準の仕様であるため、本書では説明しない。
The
メモリ１９０はＣＰＵ１６０が使用するメインメモリであり、共有メモリ１３５はＢＭＣ１８０が使用するメインメモリである。
The
ＢＩＯＳは、ＰＣＨ１７０、ＢＭＣ１８０を介して、ＢＭＣ１８０のメインメモリである共有メモリ１３５にＭＭＩＯ（Memory-Mapped I/O）アクセスすることができる。共有メモリ１３５は、ＢＩＯＳとＢＭＣファームウェアの両方がアクセスできるメモリである。ＢＩＯＳトレース及びＣＰＵログは、共有メモリ１３５を用いて保持される。ＢＩＯＳは、共有メモリ１３５内に確保された２つの領域、ＢＩＯＳトレース領域及びＣＰＵログ領域に書き込みを行う。
The BIOS can make MMIO (Memory-Mapped I / O) access to the shared
ＢＭＣファームウェアは、ＢＭＣファームウェアがＢＩＯＳのストールを検知したとき、粒度が異なる２種類のＢＩＯＳトレースを採取する。１つはＢＩＯＳが実行した処理の概要を示す粒度のＢＩＯＳトレース(以降、「概要ＢＩＯＳトレース」という。)である。他の１つはＢＩＯＳが障害発生の直前に実行していた処理の詳細を示す粒度のＢＩＯＳトレース(以降、「詳細ＢＩＯＳトレース」という。)である。 When the BMC firmware detects a BIOS stall, the BMC firmware collects two types of BIOS traces having different granularities. One is a BIOS trace having a granularity indicating an outline of processing executed by the BIOS (hereinafter referred to as “summary BIOS trace”). The other is a BIOS trace having a granularity indicating details of processing executed by the BIOS immediately before the occurrence of the failure (hereinafter referred to as “detailed BIOS trace”).
概要ＢＩＯＳトレースには、ＢＩＯＳがストールするまでにＢＩＯＳが実行した処理の履歴が記録される。概要ＢＩＯＳトレースにおいて、処理の履歴は機能単位で記録される。概要ＢＩＯＳトレースは、実行した機能のロードアドレスやエラーの情報を更に含んでもよい。 The overview BIOS trace records a history of processes executed by the BIOS until the BIOS stalls. In the overview BIOS trace, the processing history is recorded in units of functions. The summary BIOS trace may further include information on the load address and error of the executed function.
詳細ＢＩＯＳトレースには、ＢＩＯＳがストールする直前に実行した処理の履歴が記録される。詳細ＢＩＯＳトレースにおいて、処理の履歴は機能単位が更に細分割された単位（例えば、ソースコードと照らし合わせてＢＩＯＳが実行した処理が詳細に分かる単位）で記録される。 The detailed BIOS trace records a history of processing executed immediately before the BIOS stalls. In the detailed BIOS trace, the processing history is recorded in a unit in which the functional unit is further subdivided (for example, a unit in which the processing executed by the BIOS in comparison with the source code is known in detail).
ＢＩＯＳは、ＢＭＣファームウェアがＳＭＩを発生させたことを契機として、ＣＰＵログを採取する。採取されるＣＰＵログには、ＣＰＵのレジスタ情報等、内部状態や、ＣＰＵが実行したプログラムのアドレス、ＢＩＯＳの設定情報等が含まれる。 The BIOS collects a CPU log when the BMC firmware generates an SMI. The collected CPU log includes an internal state such as CPU register information, an address of a program executed by the CPU, and BIOS setting information.
その他の構成要素については、第１の実施形態と同じである。 Other components are the same as those in the first embodiment.
次に、本実施形態情報処理装置１０５の動作について説明する。
Next, the operation of the
図５は、情報処理装置１０５のＢＩＯＳの正常時の動作を示す図である。
FIG. 5 is a diagram illustrating an operation when the BIOS of the
まず、ＢＩＯＳは、情報処理装置１０５の電源が投入されると、ＳＭＩハンドラを初期化する（ステップＳ２２）。ＳＭＩハンドラの初期化では、ＢＩＯＳが、ＳＭＩの発生を契機としてＣＰＵログの採取を行うＳＭＩハンドラの初期設定を行う。
First, when the
次に、ＢＩＯＳは、ある機能（機能１、機能２、機能Ｎ）に属する処理を実行する（ステップＳ２３、Ｓ２４、Ｓ２５）。各機能（機能１、機能２、機能Ｎ）に属する各処理の実行中に、ＢＩＯＳは、必要に応じて概要ＢＩＯＳトレース又は詳細ＢＩＯＳトレースに各処理の履歴を記録する。 Next, the BIOS executes processing belonging to a certain function (function 1, function 2, function N) (steps S23, S24, S25). During execution of each process belonging to each function (function 1, function 2, function N), the BIOS records the history of each process in the summary BIOS trace or the detailed BIOS trace as necessary.
図６は、情報処理装置１０５のＢＩＯＳトレースの具体例を説明するための図である。
FIG. 6 is a diagram for explaining a specific example of the BIOS trace of the
ＢＩＯＳトレースとは、ＢＩＯＳの処理が行われた時刻、及びＢＩＯＳの処理を表すコードを含む情報で、ＢＭＣ１８０が持つ共有メモリ１３５に書き込まれる。ＢＩＯＳトレースには、上記のように、概要ＢＩＯＳトレースと、詳細ＢＩＯＳトレースとの２種類がある。
The BIOS trace is information including the time when the BIOS processing is performed and a code representing the BIOS processing, and is written in the shared
２種類のＢＩＯＳトレースが保持される領域（ＢＩＯＳトレース領域）は、共有メモリ１３５上に個別にマッピングされる。２種類のＢＩＯＳトレース領域の、フォーマット及び使い方は、両方のＢＩＯＳトレースで同じである。
An area (BIOS trace area) where two types of BIOS traces are held is individually mapped on the shared
まず、ＢＩＯＳトレース領域のフォーマットについて説明する。ＢＩＯＳトレース領域は、図６（１）に示されるように、ヘッダ部とデータ部とを含む。 First, the format of the BIOS trace area will be described. The BIOS trace area includes a header part and a data part as shown in FIG.
ヘッダ部は、“Signature”、“Max Entry Number”、“Write Pointer”の３つの領域を含む。 The header part includes three areas of “Signature”, “Max Entry Number”, and “Write Pointer”.
領域“Signature”には、１６バイトまでの文字列が格納される。図６（２）の使用例では、領域“Signature”には、文字列“BIOSTRC\0”が格納されている。領域“Signature”に格納された文字列に基づいて、ＢＩＯＳトレースの領域が有効であるか否かを判定する。
In the region “Signature”, a character string of up to 16 bytes is stored. In the usage example of FIG. 6B, the character string “
領域“Max Entry Number”は８バイトのデータ長を有し、ＢＩＯＳトレース領域に残すことができるエントリ（処理の履歴の格納場所）の最大数（最大エントリ数）を示す。図６（２）の使用例では、値“４００ｈ”（＝１０２４）が格納されており、最大１０２４個の処理の履歴を格納することができる。 The area “Max Entry Number” has a data length of 8 bytes, and indicates the maximum number (maximum number of entries) of entries (processing history storage locations) that can be left in the BIOS trace area. In the usage example of FIG. 6B, the value “400h” (= 1024) is stored, and a history of a maximum of 1024 processes can be stored.
領域“Write Pointer”は８バイトのデータ長を有し、何個目のエントリに次の処理の履歴を書き込むかを示す番号である。領域“Write Pointer”は、ＢＩＯＳトレースのエントリとして処理の履歴が１つ書き込まれる度に、１つ増加される。領域“Write Pointer”の値＋１が最大エントリ数に達した場合は、領域“Write Pointer”の値を０に戻す。図６（２）では、領域“Max Entry Number”の値が“１０２４”(４００ｈ)なので、領域“Write Pointer”の値は、“１０２３”個目のエントリへの書き込みが終了すると“０”に戻される。また、図６（２）では、領域“Write Pointer”の値は“０００１ｈ”なので、次回の処理の履歴は、“０００１ｈ”個目のエントリに上書きされる。 The area “Write Pointer” has a data length of 8 bytes, and is a number indicating to which entry the history of the next process is written. The area “Write Pointer” is incremented by one each time a processing history is written as a BIOS trace entry. When the value “+1” of the area “Write Pointer” reaches the maximum number of entries, the value of the area “Write Pointer” is returned to zero. In FIG. 6B, since the value of the area “Max Entry Number” is “1024” (400h), the value of the area “Write Pointer” is set to “0” when the writing to the “1023” -th entry is completed. Returned. In FIG. 6B, since the value of the area “Write Pointer” is “0001h”, the history of the next process is overwritten on the “0001h” -th entry.
データ部について説明する。図６（１）に示すように、１つのエントリは、８バイトの処理の履歴を記録した日時（領域“Data/Time”）と、８バイトの処理コード（領域“Code”）を含む。 The data part will be described. As shown in FIG. 6A, one entry includes the date and time (area “Data / Time”) when an 8-byte processing history is recorded, and an 8-byte processing code (area “Code”).
領域“Data/Time”には、処理の履歴を記録した日時を記録する。図６（２）の“Entry0000”は、２０１３年９月１９日１０時に記録されたことを示す。 In the area “Data / Time”, the date and time when the processing history is recorded is recorded. “Entry0000” in FIG. 6B indicates that it was recorded at 10:00 on September 19, 2013.
領域“Code”は、処理コードを示す。上位１バイトで処理に対応する機能を示し、残りのバイトで処理の内容を示す。処理の内容を表すコードは、処理に対応する機能毎に定義され、処理に対応する機能内で一意に決まる。 An area “Code” indicates a processing code. The upper 1 byte indicates the function corresponding to the process, and the remaining bytes indicate the contents of the process. A code representing the content of the process is defined for each function corresponding to the process, and is uniquely determined in the function corresponding to the process.
図７は、本実施形態の情報処理装置１０５のＢＩＯＳの詳細動作を示す図である。図７の処理は、図５の機能１−Ｎに対する各処理（ステップＳ２３−Ｓ２５）に対応する。図７では、各処理において、ＢＩＯＳトレースの処理の履歴が記録されるタイミングについて説明する。
FIG. 7 is a diagram illustrating a detailed operation of the BIOS of the
ＢＩＯＳは、概要ＢＩＯＳトレース１を記録する（ステップＳ３１）。概要ＢＩＯＳトレースはＢＩＯＳが実行した機能の概要が分かるように記録することが目的なので、ＢＩＯＳは特定の機能（例えば、“機能１”）の実行開始直後に処理の履歴を記録する。また、エラーが起きた場合、ＢＩＯＳはエラーの内容を記録する。 The BIOS records the summary BIOS trace 1 (step S31). Since the purpose of the outline BIOS trace is to record the outline of the function executed by the BIOS, the BIOS records the processing history immediately after the execution of a specific function (for example, “function 1”). If an error occurs, the BIOS records the error content.
ステップＳ３２、Ｓ３４、Ｓ３６は、特定の機能内における一連の処理を示す。一連の処理とは、例えば、“機能１”の処理として順次実行される、３つの内部処理、“処理１”、“処理２”、“処理３”である。 Steps S32, S34, and S36 show a series of processes within a specific function. The series of processes includes, for example, three internal processes, “Process 1”, “Process 2”, and “Process 3”, which are sequentially executed as “Function 1” processes.
ステップＳ３３、Ｓ３５、Ｓ３７は、詳細ＢＩＯＳトレースの記録を示す。詳細ＢＩＯＳトレースで記録される内容及び方式は、ステップＳ３１における概要ＢＩＯＳトレースで記録する内容及び方式と同じである。詳細ＢＩＯＳトレースはＢＩＯＳが実行した処理がソースコードレベルで分かるように記録することが目的なので、処理の履歴は関数の実行直後やソースコードの分岐直後に記録される。このように記録することで、詳細ＢＩＯＳトレースから、ＢＩＯＳがソースコードにおいてどの経路に対応する処理を実行したのかが判別可能になる。 Steps S33, S35, and S37 show recording of a detailed BIOS trace. The contents and method recorded in the detailed BIOS trace are the same as the contents and method recorded in the overview BIOS trace in step S31. Since the detailed BIOS trace is intended to record the process executed by the BIOS so that it can be understood at the source code level, the history of the process is recorded immediately after the execution of the function or immediately after the branch of the source code. By recording in this way, it becomes possible to determine which path the BIOS has executed in the source code from the detailed BIOS trace.
次に、異常時（ＢＩＯＳストール発生時）のＢＭＣファームウェアの動作について説明する。図５のステップＳ２４の後に、何らかの原因でＢＩＯＳのストールが発生した場合について説明する。 Next, the operation of the BMC firmware at the time of abnormality (when a BIOS stall occurs) will be described. A case where a BIOS stall occurs for some reason after step S24 of FIG. 5 will be described.
図８は、本実施形態の情報処理装置のＢＭＣファームウェアの動作を示す図である。 FIG. 8 is a diagram illustrating the operation of the BMC firmware of the information processing apparatus according to the present embodiment.
ＢＭＣファームウェアは、Watchdog Timerにより、ＢＩＯＳがストールしたことを検知する（ステップＳ４１）。 The BMC firmware detects that the BIOS has stalled by the Watchdog Timer (step S41).
ＢＭＣファームウェアは、共有メモリ１３５に保持される、概要ＢＩＯＳトレース及び詳細ＢＩＯＳトレースをファイルに保存する（ステップＳ４２）。
The BMC firmware saves the general BIOS trace and the detailed BIOS trace held in the shared
ＢＭＣファームウェアは、ＢＩＯＳによるＣＰＵログ採取を起動するために、ＳＭＩを発生させる（ステップＳ４３）。ＳＭＩが発生した後のＢＩＯＳの動作については、後述する（図９）。 The BMC firmware generates an SMI in order to activate CPU log collection by the BIOS (step S43). The operation of the BIOS after the occurrence of SMI will be described later (FIG. 9).
ＢＭＣファームウェアは、ＢＩＯＳが採取したＣＰＵログを、受信する（ステップＳ４４）。 The BMC firmware receives the CPU log collected by the BIOS (step S44).
ＢＭＣファームウェアは、ステップＳ４２と同じ方法で、再度ＢＩＯＳトレースを採取する（ステップＳ４５）。再度のＢＩＯＳトレースの採取は、ＣＰＵログ採取中のＢＩＯＳの処理の履歴を取得するために行われる。 The BMC firmware collects the BIOS trace again by the same method as step S42 (step S45). The collection of the BIOS trace again is performed in order to acquire the history of the BIOS processing during the CPU log collection.
ＢＭＣファームウェアは、情報処理装置１０５の電源切断を実行する（ステップＳ４６）。 The BMC firmware executes power-off of the information processing apparatus 105 (step S46).
最後に、ＳＭＩハンドラの処理について説明する。 Finally, the processing of the SMI handler will be described.
図９は、本実施形態の情報処理装置１０５のＳＭＩハンドラの動作を示す図である。
FIG. 9 is a diagram illustrating the operation of the SMI handler of the
ＢＩＯＳのＳＭＩハンドラは、図８のステップＳ４３でＢＭＣファームウェアが発生させたＳＭＩを、受信する（ステップＳ５１）。 The SMI handler of the BIOS receives the SMI generated by the BMC firmware in step S43 in FIG. 8 (step S51).
ＳＭＩハンドラは、ＳＭＩの要因をＢＭＣファームウェアへＩＰＭＩコマンドを発行することにより取得し、ＳＭＩの要因がＣＰＵログの採取であるか否かを判定する（ステップＳ５２）。尚、ＳＭＩの要因をＢＭＣファームウェアから取得するためのコマンド（ＩＰＭＩコマンド）は、ＩＰＭＩにおいて定義されている。ＳＭＩが発生すると、ＳＭＩハンドラは、ＳＭＩの要因によって実行すべき処理を決定する。 The SMI handler acquires the SMI factor by issuing an IPMI command to the BMC firmware, and determines whether or not the SMI factor is collection of a CPU log (step S52). A command (IPMI command) for acquiring the SMI factor from the BMC firmware is defined in IPMI. When the SMI occurs, the SMI handler determines a process to be executed according to the SMI factor.
ＳＭＩの要因がＣＰＵログ採取である場合には（ステップＳ５２：Ｙｅｓ）、ＳＭＩハンドラは、ＣＰＵログを採取し（ステップＳ５３）、採取したログをＢＭＣ１８０に送る（ステップＳ５４）。 If the SMI factor is CPU log collection (step S52: Yes), the SMI handler collects the CPU log (step S53) and sends the collected log to the BMC 180 (step S54).
ＳＭＩの要因がＣＰＵログ採取以外である場合には（ステップＳ５２：Ｎｏ）、ＳＭＩハンドラはＣＰＵログ採取を行わず、処理を終了する。 If the SMI factor is other than CPU log collection (step S52: No), the SMI handler does not collect CPU log and ends the process.
尚、ステップＳ５３において、ＢＩＯＳが採取するログは、例えば、ＣＰＵのレジスタ情報や実行アドレス情報、ＢＩＯＳの設定情報である。 In step S53, the log collected by the BIOS is, for example, CPU register information, execution address information, and BIOS setting information.
更に尚、ステップＳ５４におけるログの送信は、ＩＰＭＩコマンドを用いて実行する。ログ送信用のＩＰＭＩコマンドは、ログ送信用に新たに定義される。 Furthermore, the log transmission in step S54 is executed using an IPMI command. The IPMI command for log transmission is newly defined for log transmission.
更に尚、ステップＳ５１−Ｓ５４の処理中にＢＩＯＳがストールすることも考えられる。そのため、概要ＢＩＯＳトレースと詳細ＢＩＯＳトレースの記録は停止せず、継続的に行われる。そして、ＳＭＩハンドラによる処理中にＢＩＯＳがストールした場合、ＢＩＯＳはＣＰＵログの採取を完了することができない。この場合、ＢＭＣファームウェアはＢＩＯＳのストールを検知し、ＢＩＯＳトレースを採取した後、電源を切断する（図８のステップＳ４５、Ｓ４６）。 Furthermore, it is conceivable that the BIOS stalls during the processing of steps S51 to S54. Therefore, the recording of the summary BIOS trace and the detailed BIOS trace is continuously performed without being stopped. If the BIOS stalls during processing by the SMI handler, the BIOS cannot complete the collection of the CPU log. In this case, the BMC firmware detects a BIOS stall, collects a BIOS trace, and then turns off the power (steps S45 and S46 in FIG. 8).
以上説明したように、本実施形態の情報処理装置１０５は、ＢＭＣファームウェアがＢＩＯＳのストールを検出した場合に、ＢＩＯＳトレースとＣＰＵログを採取する。ＢＩＯＳトレースには、ソースコードと照らし合わせてＢＩＯＳが実行した処理を詳細に示すように記録される。従って、情報処理装置１０５では、障害が発生した際の障害の発生原因の特定を容易にするという効果がある。
As described above, the
また、本実施形態の情報処理装置１０５は、２種類の粒度のＢＩＯＳトレースを記録する。従って、情報処理装置１０５では、ＢＩＯＳ処理の全体の流れと、ＢＩＯＳの詳細な動きを掴むことが容易であるという効果がある。
Further, the
また、本実施形態の情報処理装置１０５のＢＭＣファームウェアは、ＢＩＯＳのストールを検出すると、ＳＭＩを発生させてＢＩＯＳが採取するＣＰＵのログ情報を収集する。ＣＰＵのログ情報には、ＢＩＯＳのストール時のＣＰＵのレジスタ情報や実行アドレス、ＢＩＯＳの設定情報が含まれる。従って、情報処理装置１０５では、ストールの発生原因を速やかに特定することができるという効果がある。
When the BMC firmware of the
更に、情報処理装置１０５では、ＢＩＯＳトレース及びＳＭＩハンドラで採取したＣＰＵログを合わせて解析することで、ストールするまでの動作及び、ストール時のＢＩＯＳの状況を多面的に把握できる。従って、情報処理装置１０５では、ストール原因の詳細な分析が可能という効果がある。
Further, the
尚、情報処理装置１０５が備えるべき最小の構成は、図４に示した構成である。ＣＰＵ、ＰＣＨ、ＢＭＣ、又はメモリの、個数又は実装方法は限定されない。情報処理装置１０５は、ＣＰＵ、ＰＣＨ、ＢＭＣと同様の機能を持つ他の構成要素であれば、それぞれ、ＣＰＵ、ＰＣＨ、ＢＭＣの代わりに構成要素として含んでもよい。
The minimum configuration that the
また、情報処理装置１０５が有するＢＩＯＳトレースが含む情報は、ＣＰＵのレジスタ情報や及び命令ポインタ実行アドレス情報、ＢＩＯＳの設定情報に限定されない。
Further, the information included in the BIOS trace included in the
また、ＢＩＯＳトレースの種類、目的、フォーマット、記録されるデータは図６に示された具体例に限定されない。 Further, the type, purpose, format, and recorded data of the BIOS trace are not limited to the specific example shown in FIG.
また、ＢＩＯＳは、ＢＭＣファームウェアに対して、ＢＩＯＳトレースの採取を指示してもよい。ＢＩＯＳによるＢＭＣファームウェアに対するＢＩＯＳトレースの採取指示は、ＩＰＭＩコマンドや割り込み等を利用して、実現されてもよい。ＢＩＯＳによりＢＩＯＳトレース採取を指示されたＢＭＣファームウェアは、図８のステップＳ４２と同じ方法で、ＢＩＯＳトレースを採取してもよい。
（第３の実施形態）
ＢＭＣファームウェアが検出する異常はＢＩＯＳストールに限定されない。例えば、ＢＩＯＳが異常を検出して情報処理装置のリセットを指示する場合にも本発明を適用できる。本発明の情報記録装置の例として、ＢＩＯＳによるリセット指示を障害として検出する情報記録装置の例を第３の実施形態として示す。
Also, the BIOS may instruct the BMC firmware to collect a BIOS trace. The BIOS trace collection instruction to the BMC firmware by the BIOS may be realized using an IPMI command, an interrupt, or the like. The BMC firmware instructed to collect the BIOS trace by the BIOS may collect the BIOS trace by the same method as step S42 in FIG.
(Third embodiment)
The abnormality detected by the BMC firmware is not limited to the BIOS stall. For example, the present invention can also be applied to a case where the BIOS detects an abnormality and gives an instruction to reset the information processing apparatus. As an example of the information recording apparatus of the present invention, an example of an information recording apparatus that detects a reset instruction by BIOS as a failure is shown as a third embodiment.
「リセット」とは、コンピュータ等の情報処理装置を強制的に再起動することである。リセットは、情報処理装置がハードウェアの異常等の原因で制御不能になった場合に再起動するために行われる。リセットにより、情報処理装置は電源投入時と同じ状態になり、再び使用可能になる。以下では、ＢＭＣファームウェアが、情報処理装置のリセット指示を受け取って、情報処理装置のリセットを実行する場合について説明する。 “Reset” is to forcibly restart an information processing apparatus such as a computer. The reset is performed in order to restart the information processing apparatus when it becomes uncontrollable due to a hardware abnormality or the like. By resetting, the information processing apparatus is in the same state as when the power is turned on, and can be used again. In the following, a case where the BMC firmware receives a reset instruction for the information processing apparatus and executes a reset of the information processing apparatus will be described.
ＢＭＣファームウェアがＢＩＯＳのリセット指示を検出する情報処理装置の例を第３の実施形態として示す。 An example of an information processing apparatus in which the BMC firmware detects a BIOS reset instruction will be described as a third embodiment.
本実施形態の情報処理装置１０６構成について説明する。 The configuration of the information processing apparatus 106 according to this embodiment will be described.
情報処理装置１０６の構成は、第２の実施形態の情報処理装置１０５の構成と同じである。
The configuration of the information processing apparatus 106 is the same as the configuration of the
次に、情報処理装置１０６動作について説明する。 Next, the operation of the information processing apparatus 106 will be described.
情報処理装置１０６のＢＭＣファームウェアの動作は、第２の実施形態の情報処理装置１０５のＢＭＣファームウェアの動作と異なる。
The operation of the BMC firmware of the information processing apparatus 106 is different from the operation of the BMC firmware of the
情報処理装置１０６のその他の構成要素の動作は、第２の実施形態の情報処理装置１０５のその他の構成要素の動作と同じである。
The operations of the other components of the information processing apparatus 106 are the same as the operations of the other components of the
図１０は、情報処理装置１０６のＢＭＣファームウェアの動作を示す図である。 FIG. 10 is a diagram illustrating the operation of the BMC firmware of the information processing apparatus 106.
本実施形態のＢＭＣファームウェアは、ＢＩＯＳによるＢＭＣファームウェアに対するリセット指示を検出する（ステップＳ６１）。 The BMC firmware of this embodiment detects a reset instruction for the BMC firmware by the BIOS (step S61).
ＢＭＣファームウェアは、２種類のＢＩＯＳトレース（概要ＢＩＯＳトレース及び詳細ＢＩＯＳトレース）を採取する（ステップＳ６２）。 The BMC firmware collects two types of BIOS traces (outline BIOS trace and detailed BIOS trace) (step S62).
ＢＭＣファームウェアは、情報処理装置１０６のリセットを実行する（ステップＳ６３）。 The BMC firmware executes a reset of the information processing apparatus 106 (step S63).
以上説明したように、本実施形態の情報処理装置１０６のＢＭＣファームウェアは、リセットを実行する前にＢＩＯＳトレースを採取する。すなわち、情報処理装置１０６は、リセットを実行する直前のＢＩＯＳの処理の履歴を記録することができる。つまり、ＢＩＯＳの処理の履歴を分析することにより、ＢＩＯＳのリセット指示が発生した際に、ＢＩＯＳのリセットが必要になった原因を判別することができる。従って、情報処理装置１０６では、障害が発生した際に、障害の発生原因の特定を容易にすることができるという効果がある。 As described above, the BMC firmware of the information processing apparatus 106 according to the present embodiment collects the BIOS trace before executing the reset. That is, the information processing apparatus 106 can record a history of BIOS processing immediately before executing the reset. In other words, by analyzing the history of BIOS processing, it is possible to determine the cause of the necessity for BIOS reset when a BIOS reset instruction is issued. Therefore, the information processing apparatus 106 has an effect that when a failure occurs, it is possible to easily identify the cause of the failure.
尚、図２、５、７、８、９、１０の情報記録装置の各処理は、ソフトウェアによって実行されてもよい。すなわち、各処理を行うためのコンピュータプログラムが、情報記録装置が備えるＣＰＵ（図２：１３）によって読み込まれ、実行されてもよい。プログラムを用いて各処理を行っても、上述の実施形態の処理と同内容の処理を行うことができる。そして、上記のプログラムは、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ等の半導体記憶装置、光ディスク、磁気ディスク、光磁気ディスク等、非一時的な媒体に格納されてもよい。 Each process of the information recording apparatus of FIGS. 2, 5, 7, 8, 9, and 10 may be executed by software. That is, a computer program for performing each process may be read and executed by a CPU (FIG. 2:13) provided in the information recording apparatus. Even if each process is performed using a program, the same process as the process of the above-described embodiment can be performed. The above program may be stored in a non-transitory medium such as a ROM (Read Only Memory), a RAM (Random Access Memory), a semiconductor memory device such as a flash memory, an optical disk, a magnetic disk, or a magneto-optical disk. .
あるいは、各処理は、個別の回路等の構成要素によって実行されてもよい。 Alternatively, each process may be executed by a component such as an individual circuit.
尚、本願発明は、上述の実施形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することができる。 In addition, this invention is not limited to the above-mentioned embodiment, It can implement in various changes and deformation | transformation in the range which does not deviate from the summary of this invention.
本発明の情報記録装置は、例えば、情報処理装置、サーバ等の、障害解析及び情報収集のために利用可能である。 The information recording apparatus of the present invention can be used for failure analysis and information collection, such as information processing apparatuses and servers.
１４０ 障害発生検出用信号
１５０ 動作情報記録信号
140 Fault
Claims (9)
前記外部の装置における障害の発生を検出する障害検出手段と、
前記外部の装置により前記共有メモリ手段に書き込まれた前記外部の装置が実行した処理の履歴を示す動作情報を取得する情報取得手段と、
を備えることを特徴とする情報記録装置。 Shared memory means writable by an external device;
Fault detection means for detecting the occurrence of a fault in the external device;
Information acquisition means for acquiring operation information indicating a history of processing executed by the external apparatus written in the shared memory means by the external apparatus;
An information recording apparatus comprising:
ことを特徴とする請求項１に記載の情報記録装置。 The operation information includes first operation information indicating a history of processing in units of functions and second operation information indicating a history of processing in units of divided functions. The information recording apparatus according to 1.
ことを特徴とする請求項１又は２に記載の情報記録装置。 The information acquisition unit further instructs the information processing apparatus to further acquire information indicating an internal state of a CPU (Central Processing Unit) included in the information processing apparatus or an execution history of a program. 2. The information recording apparatus according to 2.
ことを特徴とする請求項１乃至３のいずれか１項に記載の情報記録装置。 The information recording apparatus according to claim 1, wherein the information related to the operation is an operation record of a program for initializing hardware of the information processing apparatus.
ことを特徴とする請求項１乃至４のいずれか１項に記載の情報記録装置。 The information recording apparatus according to claim 1, wherein the failure detection unit detects a BIOS stall of the information processing apparatus as the occurrence of the failure.
ことを特徴とする請求項１乃至５のいずれか１項に記載の情報記録装置。 The information recording apparatus according to claim 1, wherein the failure detection unit detects a reset instruction from a BIOS of the information processing apparatus as the occurrence of the failure.
メモリと、
Ｉ／Ｏと、
前記Ｉ／Ｏを介した書き込みが可能な共有メモリ手段、障害の発生を前記Ｉ／Ｏを介して検出する障害検出手段、及び前記共有メモリ手段に書き込まれた動作情報を前記Ｉ／Ｏを介して取得する情報取得手段を有する情報記録装置と、
を備えることを特徴とする情報処理装置。 CPU,
Memory,
I / O,
Shared memory means capable of writing via the I / O, failure detecting means for detecting occurrence of a failure via the I / O, and operation information written to the shared memory means via the I / O An information recording device having information acquisition means for acquiring
An information processing apparatus comprising:
前記外部の装置により共有メモリに書き込まれた前記外部の装置が実行した処理の履歴を示す動作情報を取得する
ことを特徴とする情報記録方法。 Detects the occurrence of failures in external devices,
An information recording method for acquiring operation information indicating a history of processing executed by the external device written in a shared memory by the external device.
前記外部の装置における障害の発生を検出する障害検出手段と、
前記外部の装置により共有メモリに書き込まれた前記外部の装置が実行した処理の履歴を示す動作情報を取得する情報取得手段と、
して機能させるための情報記録プログラム。 A computer provided in an information recording device including a shared memory writable by an external device;
Fault detection means for detecting the occurrence of a fault in the external device;
Information acquisition means for acquiring operation information indicating a history of processing executed by the external device written in a shared memory by the external device;
Information recording program to make it function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014000794A JP2015130023A (en) | 2014-01-07 | 2014-01-07 | Information recording device, information processor, information recording method and information recording program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014000794A JP2015130023A (en) | 2014-01-07 | 2014-01-07 | Information recording device, information processor, information recording method and information recording program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015130023A true JP2015130023A (en) | 2015-07-16 |
Family
ID=53760711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014000794A Pending JP2015130023A (en) | 2014-01-07 | 2014-01-07 | Information recording device, information processor, information recording method and information recording program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015130023A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019156062A1 (en) * | 2018-02-07 | 2019-08-15 | Ｎｅｃプラットフォームズ株式会社 | Information processing system, information processing device, bios updating method for information processing device, and bios updating program for information processing device |
| JP2020154705A (en) * | 2019-03-20 | 2020-09-24 | Ｎｅｃプラットフォームズ株式会社 | Information processing device, failure monitoring method, and failure monitoring computer program |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334138A (en) * | 1992-06-03 | 1993-12-17 | Hitachi Ltd | Program maintenance information acquiring system |
| JP2003022201A (en) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | Method for debugging program |
| JP2011159136A (en) * | 2010-02-02 | 2011-08-18 | Seiko Epson Corp | Control device, failure detection and recovery method thereof, and electronic apparatus |
| JP2011258032A (en) * | 2010-06-10 | 2011-12-22 | Contec Co Ltd | Information processing unit |
| JP2012008672A (en) * | 2010-06-23 | 2012-01-12 | Lenovo Singapore Pte Ltd | Backup method of main memory and data protection system |
-
2014
- 2014-01-07 JP JP2014000794A patent/JP2015130023A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334138A (en) * | 1992-06-03 | 1993-12-17 | Hitachi Ltd | Program maintenance information acquiring system |
| JP2003022201A (en) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | Method for debugging program |
| JP2011159136A (en) * | 2010-02-02 | 2011-08-18 | Seiko Epson Corp | Control device, failure detection and recovery method thereof, and electronic apparatus |
| JP2011258032A (en) * | 2010-06-10 | 2011-12-22 | Contec Co Ltd | Information processing unit |
| JP2012008672A (en) * | 2010-06-23 | 2012-01-12 | Lenovo Singapore Pte Ltd | Backup method of main memory and data protection system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019156062A1 (en) * | 2018-02-07 | 2019-08-15 | Ｎｅｃプラットフォームズ株式会社 | Information processing system, information processing device, bios updating method for information processing device, and bios updating program for information processing device |
| JP2019139373A (en) * | 2018-02-07 | 2019-08-22 | Ｎｅｃプラットフォームズ株式会社 | Information processing system and information processor and bios update method of information processor and bios update program of information processor |
| JP7002358B2 (en) | 2018-02-07 | 2022-01-20 | Ｎｅｃプラットフォームズ株式会社 | Information processing system, information processing device, BIOS update method of information processing device, and BIOS update program of information processing device |
| US11314665B2 (en) | 2018-02-07 | 2022-04-26 | Nec Platforms, Ltd. | Information processing system, information processing device, BIOS updating method for information processing device, and BIOS updating program for information processing device |
| JP2020154705A (en) * | 2019-03-20 | 2020-09-24 | Ｎｅｃプラットフォームズ株式会社 | Information processing device, failure monitoring method, and failure monitoring computer program |
| JP7001236B2 (en) | 2019-03-20 | 2022-01-19 | Ｎｅｃプラットフォームズ株式会社 | Information processing equipment, fault monitoring method, and fault monitoring computer program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105938450B (en) | The method and system that automatic debugging information is collected | |
| US9158628B2 (en) | Bios failover update with service processor having direct serial peripheral interface (SPI) access | |
| US8468389B2 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
| CN107122321B (en) | Hardware repair method, hardware repair system, and computer-readable storage device | |
| TWI229796B (en) | Method and system to implement a system event log for system manageability | |
| CN111767184A (en) | Fault diagnosis method and device, electronic equipment and storage medium | |
| TWI470420B (en) | Dubugging method and computer system using the smae | |
| US8041936B2 (en) | Persisting value relevant to debugging of computer system during reset of computer system | |
| US20140068350A1 (en) | Self-checking system and method using same | |
| US8595552B2 (en) | Reset method and monitoring apparatus | |
| TWI632462B (en) | Switching device and method for detecting i2c bus | |
| US7783872B2 (en) | System and method to enable an event timer in a multiple event timer operating environment | |
| CN107111595B (en) | Method, device and system for detecting early boot errors | |
| US6725396B2 (en) | Identifying field replaceable units responsible for faults detected with processor timeouts utilizing IPL boot progress indicator status | |
| JP5609242B2 (en) | Information processing apparatus and memory dump collection method | |
| US8909989B2 (en) | Method for outputting power-on self test information, virtual machine manager, and processor | |
| JP2017078998A (en) | Information processor, log management method, and computer program | |
| JP2015130023A (en) | Information recording device, information processor, information recording method and information recording program | |
| CN115599617B (en) | Bus detection method and device, server and electronic equipment | |
| JP2004302731A (en) | Information processor and method for trouble diagnosis | |
| CN107133130B (en) | Computer operation monitoring method and device | |
| KR101100894B1 (en) | error detection and recovery method of embedded System | |
| US10108499B2 (en) | Information processing device with watchdog timer | |
| WO2019169615A1 (en) | Method for accessing code sram, and electronic device | |
| US11900150B2 (en) | Methods and systems for collection of system management interrupt data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151105 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151113 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20160122 |