JP2015128258A - AD conversion circuit and AD conversion method - Google Patents

AD conversion circuit and AD conversion method Download PDF

Info

Publication number
JP2015128258A
JP2015128258A JP2013273427A JP2013273427A JP2015128258A JP 2015128258 A JP2015128258 A JP 2015128258A JP 2013273427 A JP2013273427 A JP 2013273427A JP 2013273427 A JP2013273427 A JP 2013273427A JP 2015128258 A JP2015128258 A JP 2015128258A
Authority
JP
Japan
Prior art keywords
slope
counter
value
conversion
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013273427A
Other languages
Japanese (ja)
Inventor
琢士 小山
Takushi Koyama
琢士 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2013273427A priority Critical patent/JP2015128258A/en
Publication of JP2015128258A publication Critical patent/JP2015128258A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To reliably suppress a conversion error due to a gradient variation or offset error between a plurality of reference voltages.SOLUTION: An AD conversion circuit of the present invention includes: a slope generation section 306 for generating an upslope, where a reference voltage for a pixel output value increases as a count value of a first counter is counted up, and a downslope, where a reference voltage for the pixel output value decreases as a count value of a second counter is counted down, such that a cross point is formed between the upslope and the downslope; and a conversion counter 310 for acquiring the count value of the first or second counter at a time point when the reference voltage of the upslope or downslope matches a pixel output value output from a pixel circuit.

Description

本発明は、ＡＤ変換回路及びＡＤ変換方法に関する。   The present invention relates to an AD conversion circuit and an AD conversion method.

従来、高速ＡＤ変換を実現するために、異なる電圧レベルの複数の参照電圧のスロープを用い高速化を検討されたものがある。例えば、特許文献１には、異なるスロープを持つ低解像度のＡＤＣにより得られたサンプリング値を合算することで雑音を抑制し、正確な変換値を得る技術が開示されている。   Conventionally, in order to realize high-speed AD conversion, there has been a study of speeding up using a plurality of reference voltage slopes of different voltage levels. For example, Patent Document 1 discloses a technique for obtaining an accurate conversion value by suppressing noise by adding sampling values obtained by a low-resolution ADC having different slopes.

特開２００９−０７１８２６号公報JP 2009-071826 A

しかしながら、異なる電圧レベルの複数のスロープを用いた場合、複数の参照電圧の傾きのバラツキやオフセット誤差によるＡＤ変換のエラーが大きな問題となっている。   However, when a plurality of slopes having different voltage levels are used, the AD conversion error due to the variation in the inclination of the plurality of reference voltages or the offset error is a serious problem.

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーを確実に抑止することが可能な、新規かつ改良されたＡＤ変換回路及びＡＤ変換方法を提供することにある。   Therefore, the present invention has been made in view of the above problems, and the object of the present invention is to reliably suppress conversion errors due to variations in the gradients of reference voltages and offset errors. It is an object to provide a new and improved AD conversion circuit and AD conversion method.

上記課題を解決するために、本発明のある観点によれば、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するスロープ生成部と、画素回路から出力された画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するＡＤ変換部と、を備えるＡＤ変換回路が提供される。この構成によれば、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成される。クロスポイントにおいて第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることで、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。   In order to solve the above problem, according to an aspect of the present invention, an up slope in which a reference voltage of a pixel output value increases according to an up count of a count value of a first counter, and a reference voltage of a pixel output value A slope generator that generates the up slope and the down slope so as to form a cross point between the down slope that decreases according to the down count of the count value of the second counter, and is output from the pixel circuit. An AD conversion circuit is provided that includes an AD conversion unit that acquires a count value of the first or second counter at the time when the pixel output value matches the reference voltage of the up slope or the down slope. . According to this configuration, the reference voltage of the pixel output value increases in accordance with the up-count of the count value of the first counter, and the reference voltage of the pixel output value becomes the down-count of the count value of the second counter. A cross point is formed between the down slope and the corresponding slope. By matching the count value of the first counter with the counter value of the second counter at the cross point, it is possible to realize highly accurate AD conversion in consideration of the offset error between the up slope and the down slope. It becomes.

前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正する補正部を更に備える。この構成によれば、クロスポイントにおける第１のカウンタ及び第２のカウンタの一方のカウント値に基づいて他方のカウント値が補正されるため、クロスポイントにおける第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることができ、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。   A correction unit is further provided for correcting the other count value based on one count value of the first counter and the second counter at the cross point of the up slope and the down slope. According to this configuration, since the other count value is corrected based on one count value of the first counter and the second counter at the cross point, the count value of the first counter at the cross point and the second counter value are corrected. The counter values of the counters can be matched, and high-precision AD conversion can be realized in consideration of the offset error between the up slope and the down slope.

また、前記スロープ生成部は、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成する。この構成によれば、アップスロープの始点とダウンスロープの始点とが一致した状態でアップスロープ及びダウンスロープが生成されるためアップスロープとダウンスロープとの間にオフセット誤差が生じることを確実に抑止できる。   Further, the slope generation unit generates the up slope and the down slope by matching a start point of the up slope and a start point of the down slope. According to this configuration, since the up slope and the down slope are generated in a state where the start point of the up slope and the start point of the down slope coincide with each other, it is possible to reliably suppress occurrence of an offset error between the up slope and the down slope. .

上記課題を解決するために、本発明のある観点によれば、画素回路から出力された画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するステップと、画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するステップと、を備えるＡＤ変換方法が提供される。この構成によれば、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成される。クロスポイントにおいて第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることで、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。   In order to solve the above problem, according to an aspect of the present invention, an up slope in which a reference voltage of a pixel output value output from a pixel circuit increases in accordance with an up count of a count value of a first counter, Generating the up-slope and the down-slope so that a cross-point is formed between a down-slope in which a reference voltage of the output value decreases in accordance with a down-count of the count value of the second counter; Obtaining a count value of the first or second counter at a time point when an output value and a reference voltage of the up slope or the down slope coincide with each other. According to this configuration, the reference voltage of the pixel output value increases in accordance with the up-count of the count value of the first counter, and the reference voltage of the pixel output value becomes the down-count of the count value of the second counter. A cross point is formed between the down slope and the corresponding slope. By matching the count value of the first counter with the counter value of the second counter at the cross point, it is possible to realize highly accurate AD conversion in consideration of the offset error between the up slope and the down slope. It becomes.

前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正するステップを更に備える。この構成によれば、クロスポイントにおける第１のカウンタ及び第２のカウンタの一方のカウント値に基づいて他方のカウント値が補正されるため、クロスポイントにおける第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることができ、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。   The method further includes a step of correcting the other count value based on one count value of the first counter and the second counter at the cross point of the up slope and the down slope. According to this configuration, since the other count value is corrected based on one count value of the first counter and the second counter at the cross point, the count value of the first counter at the cross point and the second counter value are corrected. The counter values of the counters can be matched, and high-precision AD conversion can be realized in consideration of the offset error between the up slope and the down slope.

前記スロープを生成するステップにおいて、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成する。この構成によれば、アップスロープの始点とダウンスロープの始点とが一致した状態でアップスロープ及びダウンスロープが生成されるためアップスロープとダウンスロープとの間にオフセット誤差が生じることを確実に抑止できる。   In the step of generating the slope, the up slope and the down slope are generated by matching a start point of the up slope and a start point of the down slope. According to this configuration, since the up slope and the down slope are generated in a state where the start point of the up slope and the start point of the down slope coincide with each other, it is possible to reliably suppress occurrence of an offset error between the up slope and the down slope. .

本発明によれば、複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーを確実に抑止することが可能となる。   According to the present invention, it is possible to reliably suppress conversion errors due to variations in the gradients of a plurality of reference voltages and offset errors.

複数のスロープを用いたＡＤ変化の手法を示す模式図である。It is a schematic diagram which shows the method of AD change using a several slope. 本実施形態によるスロープを示す特性図である。It is a characteristic view which shows the slope by this embodiment. フレーム単位での読み出しシーケンスを示す模式図である。It is a schematic diagram which shows the reading sequence in a frame unit. クロスポイントを減らすためのＡＤ変換回路を示す模式図である。It is a schematic diagram which shows the AD converter circuit for reducing a cross point. 図４のＡＤ変換回路３００による補正例を示す模式図である。FIG. 5 is a schematic diagram illustrating an example of correction by the AD conversion circuit 300 of FIG. 4.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.

最初に、本実施形態に係るＡＤ変換回路を説明する前提として、複数のスロープを用いたＡＤ変換の手法について説明する。図１は、複数のスロープを用いたＡＤ変化の手法を示す模式図である。   First, as a premise for explaining the AD conversion circuit according to the present embodiment, an AD conversion method using a plurality of slopes will be described. FIG. 1 is a schematic diagram illustrating a method of AD change using a plurality of slopes.

図１（ａ）及び図１（ｂ）において、上段の図は、縦軸の画素値（アナログ値）に対して設定された４つのスロープ５００，５０２，５０４，５０６を示している。また、下段の図は、４つのスロープ５００，５０２，５０４，５０６に対してそれぞれ設定された４つのカウンタ６００，６０２，６０４，６０６の値を示している。例えば、スロープ５０２に対応する画素値ｖ（アナログ値）をＡＤ変換する際には、始点Ｐ２から終点Ｐ３に向かってスロープ５０２の参照電圧Ｖｒｅｆ２（アナログ値）を変化させながら参照電圧Ｖｒｅｆ２と画素値ｖを比較していく。同時に、スロープ５０２に対応するカウンタ６０２をカウントアップしていく。そして、スロープ５０２の参照電圧Ｖｒｅｆ２と画素値ｖが一致した時点でラッチ信号を出力し、この時点でのカウンタ６０２のカウント値“２２”を画素値ｖのＡＤ変換値とする。   In FIG. 1A and FIG. 1B, the upper diagram shows four slopes 500, 502, 504, and 506 set for the pixel value (analog value) on the vertical axis. Further, the lower diagram shows the values of the four counters 600, 602, 604, and 606 set for the four slopes 500, 502, 504, and 506, respectively. For example, when AD converting the pixel value v (analog value) corresponding to the slope 502, the reference voltage Vref2 and the pixel value are changed while the reference voltage Vref2 (analog value) of the slope 502 is changed from the start point P2 to the end point P3. Compare v. At the same time, the counter 602 corresponding to the slope 502 is counted up. A latch signal is output when the reference voltage Vref2 of the slope 502 and the pixel value v coincide with each other, and the count value “22” of the counter 602 at this time is set as the AD conversion value of the pixel value v.

図１（ａ）に示す構成によれば、複数のスロープ５００，５０２，５０４，５０６を設けることにより、スロープが１つである場合と比較して１／４の時間で参照電圧との比較を行うことができ、ＡＤ変換の高速化を図ることができる。   According to the configuration shown in FIG. 1A, by providing a plurality of slopes 500, 502, 504, and 506, the reference voltage can be compared with a reference time in a quarter time compared to the case where there is one slope. It is possible to increase the speed of AD conversion.

図１（ａ）は、複数のスロープが同じ傾きで構成され、オフセット誤差も生じていない場合を示している。つまり、図１（ａ）に示す各スロープ５００，５０２，５０４，５０６の傾きは全て同一である。また、スロープ５００の終点Ｐ１とスロープ５０２の始点Ｐ２の電圧値は同一である。また、スロープ５０２の終点Ｐ３とスロープ５０４の始点Ｐ４の電圧値は同一であり、スロープ５０４の終点Ｐ５とスロープ５０６の始点Ｐ６の電圧値は同一である。従って、スロープ５００，５０２，５０４，５０６にオフセット誤差は生じていない。   FIG. 1A shows a case where a plurality of slopes are configured with the same inclination and no offset error occurs. That is, the slopes of the slopes 500, 502, 504, and 506 shown in FIG. Moreover, the voltage value of the end point P1 of the slope 500 and the start point P2 of the slope 502 are the same. Moreover, the voltage value of the end point P3 of the slope 502 and the start point P4 of the slope 504 is the same, and the voltage value of the end point P5 of the slope 504 and the start point P6 of the slope 506 is the same. Therefore, no offset error occurs in the slopes 500, 502, 504, and 506.

図１（ａ）に示すような理想的なスロープが構成されていれば、複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーは発生せず、理想的な高速ＡＤ変換が可能である。   If an ideal slope as shown in FIG. 1A is configured, an ideal high-speed AD conversion is possible without causing a conversion error due to a variation in the inclination of a plurality of reference voltages or an offset error.

しかしながら、図１（ａ）に示すような理想的なスロープが現実に構成されることは稀であり、図１（ｂ）に示すように各スロープ５００，５０２，５０４，５０６の傾きにバラツキが生じることが多い。また、図１（ｂ）に示すように、各スロープ５００，５０２，５０４，５０６のオフセットにもバラツキが生じることが多い。   However, it is rare that an ideal slope as shown in FIG. 1 (a) is actually constructed, and the slopes of the slopes 500, 502, 504, and 506 vary as shown in FIG. 1 (b). Often occurs. In addition, as shown in FIG. 1B, the offsets of the slopes 500, 502, 504, and 506 often vary.

図１（ｂ）に示す例では、各スロープ５００，５０２，５０４，５０６のオフセットにバラツキが生じた結果、スロープ５００の終点Ｐ１とスロープ５０２の始点Ｐ２の電圧値は一致していない。また、スロープ５０２の終点Ｐ３とスロープ５０４の始点Ｐ４の電圧値は一致しておらず、スロープ５０４の終点Ｐ５とスロープ５０６の始点Ｐ６の電圧値も一致していない。   In the example shown in FIG. 1B, as a result of variations in the offsets of the slopes 500, 502, 504, and 506, the voltage values of the end point P1 of the slope 500 and the start point P2 of the slope 502 do not match. In addition, the voltage values of the end point P3 of the slope 502 and the start point P4 of the slope 504 do not match, and the voltage values of the end point P5 of the slope 504 and the start point P6 of the slope 506 do not match.

従って、図１（ｂ）に示すスロープ５００，５０２，５０４，５０６では、傾き、及びオフセットにバラツキが生じている結果、変換エラーが発生することになる。例えば、スロープ５０２を例に挙げると、図１（ｂ）のスロープ５０２は図１（ａ）のスロープ５０２よりも傾きが緩く、上側（高電圧側）にシフトしている。従って、図１（ａ）と同様に画素値ｖをＡＤ変換すると、本来は値“２２”が出力されるにも関わらず、値“２４”が出力されてしまい、変換エラーが生じてしまう。   Therefore, in the slopes 500, 502, 504, and 506 shown in FIG. 1B, a variation in inclination and offset occurs, resulting in a conversion error. For example, taking the slope 502 as an example, the slope 502 in FIG. 1B has a gentler slope than the slope 502 in FIG. 1A and is shifted upward (to the high voltage side). Accordingly, when the pixel value v is AD-converted as in FIG. 1A, the value “24” is output although the value “22” is output originally, and a conversion error occurs.

本実施形態では、各スロープの傾き、オフセット等のバラツキによる変換誤差を補正し、高速ＡＤ変換の変換精度を大幅に向上させる。図２は、本実施形態によるスロープ１００，１０２，１０４，１０６を示す特性図である。一例として、本実施形態では、参照電圧の奇数番（Ｖｒｅｆ１，Ｖｒｅｆ３）をアップ（Ｕｐ）カウントし、偶数番（Ｖｒｅｆ２，Ｖｒｅｆ４）をダウン（Ｄｏｗｎ）カウントするスロープを生成する。すなわち、奇数番の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ３は、スロープ１００，１０４を用いてアップカウントし、偶数番の参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４は、スロープ１０２，１０６を用いてダウンカウントする。図２の下段の図は、４つのスロープ１００，１０２，１０４，１０６に対してそれぞれ設定された４つのカウンタ２００，２０２，２０４，２０６の値を示している。   In this embodiment, a conversion error due to variations in slope, offset, etc. of each slope is corrected, and the conversion accuracy of high-speed AD conversion is greatly improved. FIG. 2 is a characteristic diagram showing the slopes 100, 102, 104, 106 according to the present embodiment. As an example, in the present embodiment, a slope is generated that counts up odd numbers (Vref1, Vref3) of reference voltages and counts down even numbers (Vref2, Vref4). That is, the odd-numbered reference voltages Vref1 and Vref3 are counted up using the slopes 100 and 104, and the even-numbered reference voltages Vref2 and Vref4 are counted down using the slopes 102 and 106. The lower diagram of FIG. 2 shows the values of the four counters 200, 202, 204, 206 set for the four slopes 100, 102, 104, 106, respectively.

このように構成することで、スロープ１００，１０４はカウントに伴って参照電圧Ｖｒｅｆ１，Ｖｒｅｆ３が増加するスロープとなり、スロープ１０２，１０６はカウントに伴って参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４が低下するスロープとなる。これにより、スロープ１００とスロープ１０２に交点（クロスポイント）Ｐ１１が設けられ、スロープ１０２とスロープ１０４に交点（クロスポイント）Ｐ１２が設けられ、スロープ１０４とスロープ１０６に交点（クロスポイント）Ｐ１３が設けられる。   With this configuration, the slopes 100 and 104 become slopes in which the reference voltages Vref1 and Vref3 increase with counting, and the slopes 102 and 106 become slopes in which the reference voltages Vref2 and Vref4 decrease with counting. Thus, an intersection (cross point) P11 is provided on the slope 100 and the slope 102, an intersection (cross point) P12 is provided on the slope 102 and the slope 104, and an intersection (cross point) P13 is provided on the slope 104 and the slope 106. .

そして、各スロープのバラツキを補正するためにカウント値をオフセットして補正するようにする。図２（ａ）において、各スロープ１００，１０２，１０４，１０６が交わるクロスポイントＰ１１，Ｐ１２，Ｐ１３でのカウンタ値は同じ値であるべきである。図２（ａ）に示すように、理想的なクロスポイントとは異なる位置で各スロープが交差した場合は、誤差が生じていると判断し、クロスポイントでのカウンタ値の誤差を検出してカウンタ値そのものを図２（ｂ）に示すように補正する。   Then, in order to correct the variation of each slope, the count value is offset and corrected. In FIG. 2A, the counter values at the cross points P11, P12, P13 where the slopes 100, 102, 104, 106 intersect should be the same value. As shown in FIG. 2A, when the slopes cross at a position different from the ideal cross point, it is determined that an error has occurred, and the counter value error at the cross point is detected to detect the counter. The value itself is corrected as shown in FIG.

より詳細には、交点Ｐ１１でのスロープ１００によるＡＤ変換値とスロープ１０２によるＡＤ変換値は同一となることから、カウンタ２０２の値を交点Ｐ１１でのカウンタ２００の値に基づいて補正する。同様に、交点Ｐ１２でのスロープ１０２によるＡＤ変換値とスロープ１０４によるＡＤ変換値は同一となることから、カウンタ２０４の値を交点Ｐ１２でのカウンタ２０２の値に基づいて補正する。同様に、交点Ｐ１３でのスロープ１０４によるＡＤ変換値とスロープ１０６によるＡＤ変換値は同一となることから、カウンタ２０６の値を交点Ｐ１３でのカウンタ２０４の値に基づいて補正する。   More specifically, since the AD conversion value by the slope 100 at the intersection P11 and the AD conversion value by the slope 102 are the same, the value of the counter 202 is corrected based on the value of the counter 200 at the intersection P11. Similarly, since the AD conversion value by the slope 102 at the intersection P12 and the AD conversion value by the slope 104 are the same, the value of the counter 204 is corrected based on the value of the counter 202 at the intersection P12. Similarly, since the AD conversion value by the slope 104 at the intersection P13 and the AD conversion value by the slope 106 are the same, the value of the counter 206 is corrected based on the value of the counter 204 at the intersection P13.

具体的には、図２（ａ）において、交点Ｐ１１におけるカウンタ２００のカウント値は“１４”である。一方、交点Ｐ１１におけるカウンタ２０２のカウント値は“１８”である。従って、交点Ｐ１１におけるカウンタ２００のカウント値は、カウンタ２０２のカウント値よりも“４”だけ少ない。このため、カウンタ２０２のＡＤ変換値は、変換後の値から“４”が減算される。これにより、クロスポイントＰ１１におけるカウンタ２００とカウンタ２０２の変換値が一致し、クロスポイントＰ１１におけるカウンタ値が“１４”となる。   Specifically, in FIG. 2A, the count value of the counter 200 at the intersection P11 is “14”. On the other hand, the count value of the counter 202 at the intersection P11 is “18”. Therefore, the count value of the counter 200 at the intersection P11 is smaller by “4” than the count value of the counter 202. Therefore, “4” is subtracted from the converted value of the AD conversion value of the counter 202. As a result, the converted values of the counter 200 and the counter 202 at the cross point P11 coincide with each other, and the counter value at the cross point P11 becomes “14”.

次に、図２（ａ）において、クロスポイントＰ１２におけるカウンタ２０２のカウント値は“３６”である一方、クロスポイントＰ１２におけるカウンタ２０４のカウント値は“２８”である。従って、交点Ｐ１２におけるカウンタ２０２のカウント値は、カウンタ２０４のカウント値よりも“８”だけ大きい。上述のカウンタ２０２の補正値“−４”を考慮すると、交点Ｐ１２におけるカウンタ２０２のカウント値は、カウンタ２０４のカウント値よりも“４”だけ大きい。このため、カウンタ２０４のＡＤ変換値は、変換後の値から“４”が加算される。これにより、図２（ｂ）に示すように、クロスポイントＰ１２におけるカウンタ２０２とカウンタ２０４の変換値が一致し、クロスポイントＰ１２におけるカウンタ値が“３２”となる。   Next, in FIG. 2A, the count value of the counter 202 at the cross point P12 is “36”, while the count value of the counter 204 at the cross point P12 is “28”. Therefore, the count value of the counter 202 at the intersection P12 is larger by “8” than the count value of the counter 204. Considering the correction value “−4” of the counter 202 described above, the count value of the counter 202 at the intersection P12 is larger than the count value of the counter 204 by “4”. Therefore, “4” is added to the AD conversion value of the counter 204 from the converted value. As a result, as shown in FIG. 2B, the converted values of the counter 202 and the counter 204 at the cross point P12 coincide with each other, and the counter value at the cross point P12 becomes “32”.

次に、図２（ａ）において、クロスポイントＰ１３におけるカウンタ２０４のカウント値は“４９”である一方、クロスポイントＰ１３におけるカウンタ２０６のカウント値は“４７”である。従って、交点Ｐ１３におけるカウンタ２０４のカウント値は、カウンタ２０６のカウント値よりも“２”だけ少ない。上述のカウンタ２０４の補正値“＋４”を考慮すると、交点Ｐ１３におけるカウンタ２０４のカウント値は、カウンタ２０６のカウント値よりも“６”だけ大きい。このため、カウンタ２０６のＡＤ変換値は、変換後の値から“６”が加算される。これにより、図２（ｂ）に示すように、クロスポイントＰ１３におけるカウンタ２０４とカウンタ２０６の変換値が一致し、クロスポイントＰ１３におけるカウンタ値が“５３”となる。   Next, in FIG. 2A, the count value of the counter 204 at the cross point P13 is “49”, while the count value of the counter 206 at the cross point P13 is “47”. Accordingly, the count value of the counter 204 at the intersection P13 is smaller by “2” than the count value of the counter 206. Considering the correction value “+4” of the counter 204 described above, the count value of the counter 204 at the intersection P13 is larger than the count value of the counter 206 by “6”. Therefore, “6” is added to the AD conversion value of the counter 206 from the converted value. As a result, as shown in FIG. 2B, the converted values of the counter 204 and the counter 206 at the cross point P13 coincide with each other, and the counter value at the cross point P13 becomes “53”.

これにより、クロスポイントＰ１１，Ｐ１２，Ｐ１３を介してスロープ１００，１０２，１０４，１０６が接続され、各スロープ１００，１０２，１０４，１０６の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４とカウンタ２００，２０２，２０４，２０６によるＡＤ変換エラーを確実に抑止することが可能となる。   Thus, the slopes 100, 102, 104, 106 are connected via the cross points P11, P12, P13, the reference voltages Vref1, Vref2, Vref3, Vref4 of the slopes 100, 102, 104, 106 and the counters 200, 202, AD conversion errors due to 204 and 206 can be reliably suppressed.

図３は、フレーム単位での読み出しシーケンスを示す模式図である。図３に示すように、１フレーム毎の読み出しの処理（Ｐｉｘｅｌ Ｒｅａｄｏｕｔ）において、実際に画素出力を読み出してＡＤ変換が行われる。この読み出しの処理の前に、スロープの補正を行うキャリブレーション（Calibration）を実施する。図２に示す例では、このキャリブレーションは、上述したクロスポイントＰ１１，Ｐ１２，Ｐ１３の数だけ行われる。また、フレーム毎にキャリブレーションが必要になるため、クロスポイントを減らすことで、キャリブレーションの回数を減らし、フレームレートを改善することが可能である。   FIG. 3 is a schematic diagram showing a reading sequence in units of frames. As shown in FIG. 3, in the reading process (Pixel Readout) for each frame, the pixel output is actually read and AD conversion is performed. Before this reading process, calibration (Calibration) for correcting the slope is performed. In the example shown in FIG. 2, this calibration is performed for the number of cross points P11, P12, and P13 described above. Further, since calibration is required for each frame, it is possible to reduce the number of calibrations and improve the frame rate by reducing cross points.

図４は、クロスポイントを減らすためのＡＤ変換回路３００を示す模式図である。図４に示すＡＤ変換回路３００は、画素回路３０２、第１判定を行う第１判定部（ＣＭＰ１）３０４、２つのスロープ（Ｄｕａｌ Ｓｌｏｐｅ）を出力するスロープ生成部（Ｓｌｏｐｅ Ｇｅｎ）３０６、スロープの参照電圧と画素出力値を比較する比較部（ＣＭＰ２）３０８、比較部（ＣＭＰ２）３０８からのラッチ信号を受け取り、デジタル信号を出力する変換カウンタ（Ｃｏｎｖｅｒｓｉｏｎ Ｃｏｕｎｔｅｒ）３１０、デジタル出力値を補正する補正部（Ｃｏｒｒｅｃｔｉｏｎ）３１２から構成されている。   FIG. 4 is a schematic diagram showing an AD conversion circuit 300 for reducing cross points. The AD conversion circuit 300 illustrated in FIG. 4 includes a pixel circuit 302, a first determination unit (CMP1) 304 that performs a first determination, a slope generation unit (Slope Gen) 306 that outputs two slopes, and a slope reference. A comparison unit (CMP2) 308 that compares the voltage and the pixel output value, a latch signal from the comparison unit (CMP2) 308, receives a latch signal, outputs a digital signal, and a correction unit (Correction Counter) 310 that corrects the digital output value (Correction) 312.

図５は、図４のＡＤ変換回路３００による補正例を示す模式図である。図２と比較すると、スロープ４００とスロープ４０２のスタートポイントＰ２１が共通している。また、スロープ４０４とスロープ４０６のスタートポイントＰ２１が共通している。クロスポイントはＰ２２の１つのみである。参照電圧Ｖｒｅｆ１およびＶｒｅｆ２は電圧値Ｖ２（スタートポイントＰ２１）からスタートし、参照電圧Ｖｒｅｆ３およびＶｒｅｆ４は電圧値Ｖ２（スタートポイントＰ２１）からスタートしている。従って、オフセットを共通化しているためカウントのスタート値にズレが生じることはない。   FIG. 5 is a schematic diagram showing an example of correction by the AD conversion circuit 300 of FIG. Compared to FIG. 2, the start point P21 of the slope 400 and the slope 402 is common. Further, the slope 404 and the slope 406 have a common start point P21. There is only one cross point P22. The reference voltages Vref1 and Vref2 start from the voltage value V2 (start point P21), and the reference voltages Vref3 and Vref4 start from the voltage value V2 (start point P21). Therefore, since the offset is shared, there is no deviation in the count start value.

スロープ生成部３０６は、スタートポイントＰ２１を始点として２つのスロープ４００，４０２を生成し、スタートポイントＰ２２を始点として２つのスロープ４０４，４０４を生成する。従って、クロスポイントＰ２１，Ｐ２２については、カウンタ値の補正は不要である。   The slope generation unit 306 generates two slopes 400 and 402 starting from the start point P21, and generates two slopes 404 and 404 starting from the start point P22. Therefore, the correction of the counter value is unnecessary for the cross points P21 and P22.

画素読み出しの際、第１判定部３０４は、画素回路３０２から出力された画素出力値に基づいて、画素出力値が参照電圧Ｖｒｅｆ１,Ｖｒｅｆ２,Ｖｒｅｆ３,Ｖｒｅｆ４のいずれに相当するかを判定する。その判定結果を受け、スロープ生成部２０６は、ダウンスロープを使うか、アップスロープを使うか、またオフセットを加えるかどうかを識別する。比較部３０８は、画素回路３０２からの画素出力値とダウンスロープまたはアップスロープの参照電圧を比較していく。同時に、変換カウンタ３１０は、カウンタ３２０，３２２，３２４，３２６によるカウントを開始する。この際、変換カウンタ３１０は、画素出力値に基づいて、カウンタ３２０，３２２，３２４，３２６のいずれかを選択する。スロープ４００を使う場合はカウンタ３２０が選択され、スロープ４０２を使う場合はカウンタ３２２が選択され、スロープ４０４を使う場合はカウンタ３２４が選択され、スロープ４０６を使う場合はカウンタ３２６が選択される。   During pixel reading, the first determination unit 304 determines whether the pixel output value corresponds to any of the reference voltages Vref1, Vref2, Vref3, and Vref4 based on the pixel output value output from the pixel circuit 302. In response to the determination result, the slope generation unit 206 identifies whether to use a down slope, to use an up slope, or to add an offset. The comparison unit 308 compares the pixel output value from the pixel circuit 302 with the downslope or upslope reference voltage. At the same time, the conversion counter 310 starts counting by the counters 320, 322, 324, and 326. At this time, the conversion counter 310 selects one of the counters 320, 322, 324, and 326 based on the pixel output value. The counter 320 is selected when the slope 400 is used, the counter 322 is selected when the slope 402 is used, the counter 324 is selected when the slope 404 is used, and the counter 326 is selected when the slope 406 is used.

比較部３０８による比較の結果、画素出力値と参照電圧が一致して比較部３０８の出力がハイ（High）になると、ラッチ信号を変換カウンタ３１０に出力する。変換カウンタ３１０は、ラッチ信号が入力された時のカウンタの出力値（デジタル値）が取得される。カウンタの出力値は、補正部３１２へ出力される。補正部３１２は、予め取得しておいた補正値を用いてカウンタの出力値を補正する。   As a result of comparison by the comparison unit 308, when the pixel output value matches the reference voltage and the output of the comparison unit 308 becomes high, a latch signal is output to the conversion counter 310. The conversion counter 310 acquires the output value (digital value) of the counter when the latch signal is input. The output value of the counter is output to the correction unit 312. The correction unit 312 corrects the output value of the counter using a correction value acquired in advance.

画素出力値をＡＤ変換する前に、補正部３１２で使用される補正値が求められる。この場合、トランジスタＣＰ２をオフにして画素出力値の比較部（ＣＭＰ２）３０８への入力をオフにした状態で、スロープ２０４，４０４の参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４が比較部（ＣＭＰ２）３０８へ入力される。比較部２０８では、参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４を比較し、参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４が一致したときにラッチ信号を変換カウンタ３１０に出力する。このときのカウンタ３２２，３２４のカウント値からカウンタ３２２，３２４のオフセットが求められる。補正部３１２は求めたオフセットを補正値として保持しておく。   Before AD conversion of the pixel output value, a correction value used by the correction unit 312 is obtained. In this case, the reference voltages Vref2 and Vref4 of the slopes 204 and 404 are input to the comparison unit (CMP2) 308 with the transistor CP2 turned off and the pixel output value input to the comparison unit (CMP2) 308 turned off. . The comparison unit 208 compares the reference voltages Vref2 and Vref4, and outputs a latch signal to the conversion counter 310 when the reference voltages Vref2 and Vref4 match. The offsets of the counters 322 and 324 are obtained from the count values of the counters 322 and 324 at this time. The correction unit 312 holds the obtained offset as a correction value.

図５の例では、図５（ａ）に示すように、クロスポイントＰ２１におけるカウンタ３２２の値は“３４”であり、カウンタ３２４の値は“３０”である。このため、図５（ｂ）に示すように、補正部３１２は、カウンタ３２４の値に“４”を加算する補正が行われる。これに伴い、カウンタ３２６の値にも“４”を加算する補正が行われる。これにより、ＡＤ変換エラーの発生を抑止することができる。   In the example of FIG. 5, as shown in FIG. 5A, the value of the counter 322 at the cross point P21 is “34”, and the value of the counter 324 is “30”. Therefore, as illustrated in FIG. 5B, the correction unit 312 performs correction to add “4” to the value of the counter 324. Along with this, correction for adding “4” to the value of the counter 326 is also performed. Thereby, the occurrence of an AD conversion error can be suppressed.

なお、図４に示すＡＤ変換回路３００は、図５に示したスロープ４００とスロープ４０２のスタートポイントＰ２１が共通し、スロープ４０４とスロープ４０６のスタートポイントＰ２１が共通している場合の他、図２に示したクロスポイントが３つ存在する場合にも適用することができる。   The AD converter circuit 300 shown in FIG. 4 has a common start point P21 for the slope 400 and the slope 402 shown in FIG. 5, and a common start point P21 for the slope 404 and the slope 406. FIG. This can also be applied to the case where there are three cross points shown in FIG.

図２に示したスロープに適用する場合、スロープ生成部２０６は、４つのスロープ１００，１０２，１０４，１０６を生成し、画素出力値をＡＤ変換する前に補正部３１２で使用される補正値を予め求めておく。この場合、トランジスタＣＰ２をオフにして画素出力値の比較部（ＣＭＰ２）３０８への入力をオフにした状態で、スロープ１００，１０２の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２が比較部（ＣＭＰ２）３０８へ入力される。比較部２０８では、参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２を比較し、参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２が一致したときにラッチ信号を変換カウンタ３１０に出力する。このときのカウンタ２００，２０２のカウント値からクロスポイントＰ１１におけるカウンタ２００，２０２のオフセットが求められる。補正部３１２は求めたオフセットを補正値として保持しておく。同様にして、クロスポイントＰ１２におけるカウンタ２０２，２０４のオフセット、クロスポイントＰ１３におけるカウンタ２０４，２０４のオフセットが求められる。   When applied to the slope shown in FIG. 2, the slope generation unit 206 generates four slopes 100, 102, 104, and 106 and uses correction values used by the correction unit 312 before AD conversion of the pixel output values. Find in advance. In this case, the reference voltages Vref1 and Vref2 of the slopes 100 and 102 are input to the comparison unit (CMP2) 308 with the transistor CP2 turned off and the pixel output value input to the comparison unit (CMP2) 308 turned off. . The comparison unit 208 compares the reference voltages Vref1 and Vref2, and outputs a latch signal to the conversion counter 310 when the reference voltages Vref1 and Vref2 match. The offsets of the counters 200 and 202 at the cross point P11 are obtained from the count values of the counters 200 and 202 at this time. The correction unit 312 holds the obtained offset as a correction value. Similarly, the offsets of the counters 202 and 204 at the cross point P12 and the offsets of the counters 204 and 204 at the cross point P13 are obtained.

画素読み出しの際、第１判定部３０４は、画素回路３０２から出力された画素出力値に基づいて、画素出力値が参照電圧Ｖｒｅｆ１,Ｖｒｅｆ２,Ｖｒｅｆ３,Ｖｒｅｆ４のいずれに相当するかを判定する。その判定結果を受け、スロープ生成部２０６は、ダウンスロープを使うか、アップスロープを使うか、またオフセットを加えるかどうかを識別する。比較部３０８は、画素回路３０２からの画素出力値とダウンスロープまたはアップスロープの参照電圧を比較していく。同時に、変換カウンタ３１０は、カウンタ２００，２０２，２０４，２０６によるカウントを開始する。この際、変換カウンタ３１０は、画素出力値に基づいて、カウンタ２００，２０２，２０４，２０６のいずれかを選択する。スロープ１００を使う場合はカウンタ２００が選択され、スロープ１０２を使う場合はカウンタ２０２が選択され、スロープ１０４を使う場合はカウンタ２０４が選択され、スロープ１０６を使う場合はカウンタ２０６が選択される。   During pixel reading, the first determination unit 304 determines whether the pixel output value corresponds to any of the reference voltages Vref1, Vref2, Vref3, and Vref4 based on the pixel output value output from the pixel circuit 302. In response to the determination result, the slope generation unit 206 identifies whether to use a down slope, to use an up slope, or to add an offset. The comparison unit 308 compares the pixel output value from the pixel circuit 302 with the downslope or upslope reference voltage. At the same time, the conversion counter 310 starts counting by the counters 200, 202, 204, and 206. At this time, the conversion counter 310 selects one of the counters 200, 202, 204, and 206 based on the pixel output value. The counter 200 is selected when the slope 100 is used, the counter 202 is selected when the slope 102 is used, the counter 204 is selected when the slope 104 is used, and the counter 206 is selected when the slope 106 is used.

比較部３０８による比較の結果、画素出力値と参照電圧が一致して比較部３０８の出力がハイ（High）になると、ラッチ信号を変換カウンタ３１０に出力する。変換カウンタ３１０は、ラッチ信号が入力された時のカウンタの出力値（デジタル値）が取得される。カウンタの出力値は、補正部３１２へ出力される。補正部３１２は、予め取得しておいた補正値を用いてカウンタの出力値を補正する。   As a result of comparison by the comparison unit 308, when the pixel output value matches the reference voltage and the output of the comparison unit 308 becomes high, a latch signal is output to the conversion counter 310. The conversion counter 310 acquires the output value (digital value) of the counter when the latch signal is input. The output value of the counter is output to the correction unit 312. The correction unit 312 corrects the output value of the counter using a correction value acquired in advance.

以上説明したように本実施形態によれば、参照電圧がカウント値のアップカウントに応じて増加するアップスロープと、参照電圧がカウント値のダウンカウントに応じて減少するダウンスロープと、を生成し、アップスロープとダウンスロープのクロスポイントでカウント値を一致させるようにした。これにより、アップスロープとダウンスロープの間にオフセットが生じてしまうことを抑止することができ、ＡＤ変換の際のエラーの発生を確実に抑止することが可能となる。   As described above, according to the present embodiment, an up slope in which the reference voltage increases in accordance with the up count of the count value and a down slope in which the reference voltage decreases in accordance with the down count of the count value are generated, The count value is made to match at the cross point of up slope and down slope. Thereby, it is possible to prevent an offset from occurring between the up slope and the down slope, and it is possible to reliably suppress the occurrence of an error during AD conversion.

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。   The preferred embodiments of the present invention have been described in detail above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious that a person having ordinary knowledge in the technical field to which the present invention pertains can come up with various changes or modifications within the scope of the technical idea described in the claims. Of course, it is understood that these also belong to the technical scope of the present invention.

３００ ＡＤ変換回路
３０６ スロープ生成部
３１０ 変換カウンタ
300 AD converter circuit 306 Slope generator 310 Conversion counter

Claims (6)

画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するスロープ生成部と、
画素回路から出力された画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するＡＤ変換部と、
を備えることを特徴とする、ＡＤ変換回路。 An up slope in which the reference voltage of the pixel output value increases in accordance with the up count of the count value of the first counter, and a down slope in which the reference voltage of the pixel output value decreases in accordance with the down count of the count value of the second counter. And a slope generator that generates the up slope and the down slope so that a cross point is formed between the slope and the slope.
An AD converter that obtains a count value of the first or second counter at a time point when a pixel output value output from a pixel circuit matches a reference voltage of the up slope or the down slope;
An AD conversion circuit comprising: 前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正する補正部を更に備えることを特徴とする、請求項１に記載のＡＤ変換回路。   The correction part which corrects the other count value based on one count value of the 1st counter and the 2nd counter in the cross point of the up slope and the down slope is further provided. 2. The AD conversion circuit according to 1. 前記スロープ生成部は、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成することを特徴とする、請求項１に記載のＡＤ変換回路。   The AD conversion circuit according to claim 1, wherein the slope generation unit generates the up slope and the down slope by matching a start point of the up slope and a start point of the down slope. 画素回路から出力された画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するステップと、
画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するステップと、
を備えることを特徴とする、ＡＤ変換方法。 An up slope in which the reference voltage of the pixel output value output from the pixel circuit increases in accordance with the up-count of the count value of the first counter, and the reference voltage of the pixel output value in the down-count of the count value of the second counter Generating the upslope and the downslope such that a cross point is formed between the downslope and the correspondingly decreasing downslope;
Obtaining a count value of the first or second counter at a time point when a pixel output value and a reference voltage of the up slope or the down slope coincide with each other;
An AD conversion method comprising: 前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正するステップを更に備えることを特徴とする、請求項４に記載のＡＤ変換方法。   5. The method according to claim 4, further comprising a step of correcting the other count value based on one count value of the first counter and the second counter at a cross point of the up slope and the down slope. The AD conversion method described in 1. 前記スロープを生成するステップにおいて、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成することを特徴とする、請求項４に記載のＡＤ変換方法。   5. The AD conversion method according to claim 4, wherein, in the step of generating the slope, the up slope and the down slope are generated by matching a start point of the up slope and a start point of the down slope. 6.
JP2013273427A 2013-12-27 2013-12-27 AD conversion circuit and AD conversion method Pending JP2015128258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013273427A JP2015128258A (en) 2013-12-27 2013-12-27 AD conversion circuit and AD conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013273427A JP2015128258A (en) 2013-12-27 2013-12-27 AD conversion circuit and AD conversion method

Publications (1)

Publication Number Publication Date
JP2015128258A true JP2015128258A (en) 2015-07-09

Family

ID=53838055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013273427A Pending JP2015128258A (en) 2013-12-27 2013-12-27 AD conversion circuit and AD conversion method

Country Status (1)

Country Link
JP (1) JP2015128258A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670904B1 (en) * 2002-08-22 2003-12-30 Micron Technology, Inc. Double-ramp ADC for CMOS sensors
WO2008044433A1 (en) * 2006-10-06 2008-04-17 Sony Corporation Solid state imaging device, solid state imaging device drive method, and imaging device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670904B1 (en) * 2002-08-22 2003-12-30 Micron Technology, Inc. Double-ramp ADC for CMOS sensors
WO2008044433A1 (en) * 2006-10-06 2008-04-17 Sony Corporation Solid state imaging device, solid state imaging device drive method, and imaging device

Similar Documents

Publication Publication Date Title
JP5040427B2 (en) DATA PROCESSING METHOD, DATA PROCESSING DEVICE, SOLID-STATE IMAGING DEVICE, IMAGING DEVICE, ELECTRONIC DEVICE
US9001241B2 (en) A/D conversion circuit and image pick-up device
JP4654857B2 (en) DA converter, AD converter, semiconductor device
EP2109223B1 (en) Analog-to-digital conversion in pixel arrays
KR101911374B1 (en) Automatic offset adjustment for digital calibration of column parallel single-slope adcs for image sensors
JP5313008B2 (en) Correction signal generator and A / D converter
CN106357996B (en) Image forming apparatus and image forming system
WO2011021320A1 (en) Voltage generation circuit, digital-analog converter, ramp wave generation circuit, analog-digital converter, image sensor system and voltage generation method
US8981987B2 (en) Imaging device, driving method of imaging device, and imaging system
CN104767525A (en) Analog-to-digital converter and image sensor
US8957983B2 (en) Solid-state imaging device
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
US8593327B2 (en) A/D conversion circuit to prevent an error of a count value and imaging device using the same
TWI556585B (en) Analog-to-Digital Converting Device and Related Calibration Method and Calibration Module
JP2009200931A (en) Solid-state imaging apparatus, semiconductor integrated circuit device, and signal processing method
JP2010035140A (en) Analog-to-digital converter
TW201626727A (en) Method and system for implementing correlated multi-sampling with improved analog-to-digital converter linearity
US20140168449A1 (en) Image pickup apparatus, image pickup system, and method for driving image pickup apparatus
US20140078362A1 (en) Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit
CN107306135B (en) Correction circuit and correction method for digital-to-analog converter
US11233967B2 (en) AD conversion circuit, imaging device, and endoscope system
US8922413B1 (en) Amplifier using multi input differential pair, and comparator and analog-to-digital converting apparatus using the same
TWI442710B (en) Signal processing unit and self-calibration digital-to-analog converting method thereof
JP2017158062A5 (en)
JP2010154562A (en) Ad converter, solid state imaging device, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180410