JP2015125503A - マルチプロセッサ用プログラム生成方法、マルチプロセッサ装置およびマルチプロセッサ用ファームウェア - Google Patents
マルチプロセッサ用プログラム生成方法、マルチプロセッサ装置およびマルチプロセッサ用ファームウェア Download PDFInfo
- Publication number
- JP2015125503A JP2015125503A JP2013268026A JP2013268026A JP2015125503A JP 2015125503 A JP2015125503 A JP 2015125503A JP 2013268026 A JP2013268026 A JP 2013268026A JP 2013268026 A JP2013268026 A JP 2013268026A JP 2015125503 A JP2015125503 A JP 2015125503A
- Authority
- JP
- Japan
- Prior art keywords
- core
- memory
- data
- information
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
Description
11 通信経路情報格納部
12 特定部
13 生成部
14 埋め込み部
Claims (6)
- コンピュータが、
プロセスを実行するプロセッサおよびコアの位置情報と、メモリが搭載されたプロセッサの位置情報と、前記プロセスを実行するコアから前記メモリにアクセスする際に使用可能なインターフェイスの情報とを含む通信経路情報に基づいて、プロセス間で前記メモリを介してデータの送受信を実行するAPI(Application Programming Interface)に設定するパラメータを特定し、
特定したパラメータで動作するAPIのコードを生成し、
メイン処理プログラムにおいて、前記プロセス間でのデータの送受信の実行箇所に、生成したAPIのコードを埋め込む
処理を実行することを特徴とするマルチプロセッサ用プログラム生成方法。 - 前記コンピュータが、
前記プロセス間でのデータの送受信において前記プロセスがアクセスする前記メモリの情報を含む仮想通信情報と、
前記プロセスを実行するプロセッサおよびコアの位置情報を含むタスクの物理位置情報と、
前記メモリが搭載されたプロセッサの位置情報および前記メモリにアクセスする際に使用可能なインターフェイスの情報を含むメモリの物理位置情報と、
を外部から受け付け、
受け付けた前記仮想通信情報、前記タスクの物理位置情報、および前記メモリの物理位置情報に基づいて、前記通信経路情報を生成する
処理をさらに実行することを特徴とする請求項1に記載のマルチプロセッサ用プログラム生成方法。 - 前記通信経路情報には、
前記プロセスが前記メモリにアクセスする際の最小のデータサイズの情報が含まれ、
前記コンピュータは、前記特定する処理において、
前記最小のデータサイズが、予め定められた値以上の場合に、前記プロセスを実行するコアから前記メモリにアクセスする際に使用可能なインターフェイスの情報を、データ転送専用のハードウェアを用いたインターフェイスに変更することを特徴とする請求項1または2に記載のマルチプロセッサ用プログラム生成方法。 - 前記データ転送専用のハードウェアを用いたインターフェイスは、DMA(Direct Memory Access)であることを特徴とする請求項3に記載のマルチプロセッサ用プログラム生成方法。
- 第1のコアと第2のコアとを有する第1のプロセッサと、
第3のコアを有する第2のプロセッサと、
第1のプロセスから第2のプロセスへデータを送信するデータ送信部と、
前記第1のプロセスから前記第2のプロセスへ送信されたデータを受信するデータ受信部と
を有し、
前記第1のプロセスは、前記第1のコアで実行され、
前記第2のプロセスは、前記第1のコア、前記第2のコア、または前記第3のコアの中で、予め定められたコアで実行され、
前記データ送信部は、
前記第1のプロセスから前記第2のプロセスへのデータ送信において予め定められたインターフェイスを用いてデータを送信し、
前記データ受信部は、
前記第1のプロセスから前記第2のプロセスへ送信されたデータの受信において予め定められたインターフェイスを用いてデータを受信することを特徴とするマルチプロセッサ装置。 - 第1のコアと第2のコアとを有する第1のプロセッサと、
第3のコアを有する第2のプロセッサと
を有するコンピュータに、
第1のプロセスを、前記第1のコアで実行し、
第2のプロセスを、前記第1のコア、前記第2のコア、または前記第3のコアの中で、予め定められたコアで実行し、
前記第1のプロセスから前記第2のプロセスへのデータを、前記第1のプロセスから前記第2のプロセスへのデータ送信において予め定められたインターフェイスを用いて送信し、
前記第1のプロセスから前記第2のプロセスへ送信されたデータを、前記第1のプロセスから前記第2のプロセスへ送信されたデータの受信において予め定められたインターフェイスを用いてデータを受信する
処理を実行させることを特徴とするマルチプロセッサ用ファームウェア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013268026A JP6217386B2 (ja) | 2013-12-25 | 2013-12-25 | マルチプロセッサ用プログラム生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013268026A JP6217386B2 (ja) | 2013-12-25 | 2013-12-25 | マルチプロセッサ用プログラム生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015125503A true JP2015125503A (ja) | 2015-07-06 |
JP6217386B2 JP6217386B2 (ja) | 2017-10-25 |
Family
ID=53536188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013268026A Active JP6217386B2 (ja) | 2013-12-25 | 2013-12-25 | マルチプロセッサ用プログラム生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6217386B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111566616A (zh) * | 2017-11-03 | 2020-08-21 | 相干逻辑公司 | 多处理器***的编程流程 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014137A (ja) * | 2009-06-30 | 2011-01-20 | Intel Corp | Mpiソースコードプログラムからmpiスレッドベースプログラムへの自動変換 |
WO2011045919A1 (ja) * | 2009-10-15 | 2011-04-21 | 日本電気株式会社 | 分散システム、通信手段選択方法および通信手段選択プログラム |
JP2012520518A (ja) * | 2009-03-12 | 2012-09-06 | ポリコア・ソフトウェア・インコーポレイテッド | マルチコア通信トポロジを生成する装置および関連する方法 |
-
2013
- 2013-12-25 JP JP2013268026A patent/JP6217386B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520518A (ja) * | 2009-03-12 | 2012-09-06 | ポリコア・ソフトウェア・インコーポレイテッド | マルチコア通信トポロジを生成する装置および関連する方法 |
JP2011014137A (ja) * | 2009-06-30 | 2011-01-20 | Intel Corp | Mpiソースコードプログラムからmpiスレッドベースプログラムへの自動変換 |
WO2011045919A1 (ja) * | 2009-10-15 | 2011-04-21 | 日本電気株式会社 | 分散システム、通信手段選択方法および通信手段選択プログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111566616A (zh) * | 2017-11-03 | 2020-08-21 | 相干逻辑公司 | 多处理器***的编程流程 |
JP2021501949A (ja) * | 2017-11-03 | 2021-01-21 | コーヒレント・ロジックス・インコーポレーテッド | マルチ・プロセッサ・システム用プログラミングの流れ |
US11755382B2 (en) | 2017-11-03 | 2023-09-12 | Coherent Logix, Incorporated | Programming flow for multi-processor system |
CN111566616B (zh) * | 2017-11-03 | 2023-12-12 | 相干逻辑公司 | 多处理器***的编程流程 |
Also Published As
Publication number | Publication date |
---|---|
JP6217386B2 (ja) | 2017-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI522792B (zh) | 用以產生要求之設備、用於記憶體要求之方法、及運算系統 | |
US11748535B2 (en) | System and method to generate a network-on-chip (NoC) description using incremental topology synthesis | |
KR102300451B1 (ko) | Protobuf 기반 프로젝트들에 대한 일반 검증 방법 | |
US10846124B2 (en) | Communication method, apparatus and system for virtual machine and host machine | |
KR102519580B1 (ko) | 다수 코어 처리를 위한 고속 동기화 장벽 기술 | |
WO2014038070A1 (ja) | 情報処理装置,並列計算機システム及び情報処理装置の制御方法 | |
KR20190058483A (ko) | 트리거된 동작을 이용하는 gpu 원격 통신 | |
WO2017084313A1 (zh) | 文件下载方法、装置和电子设备 | |
US10102159B2 (en) | Method of achieving low write latency in a data storage system | |
CN111158756B (zh) | 用于处理信息的方法和装置 | |
US20160117154A1 (en) | Automated software include graph and build environment analysis and optimization in compiled language | |
US9286125B2 (en) | Processing engine implementing job arbitration with ordering status | |
CN103455371A (zh) | 用于优化的管芯内小节点间消息通信的方法和*** | |
US9606923B2 (en) | Information processing device with shared memory, memory order guarantee method using counters fence instructions in relation to cache-oriented requests, and recording medium storing program | |
CN107003944B (zh) | 跨分布式存储器的指针追踪 | |
US20200371827A1 (en) | Method, Apparatus, Device and Medium for Processing Data | |
JP6217386B2 (ja) | マルチプロセッサ用プログラム生成方法 | |
US10958597B2 (en) | General purpose ring buffer handling in a network controller | |
JP4594889B2 (ja) | 複数の処理装置を備えたシステム上で実行されるプログラムのトレース方法、および、複数の処理装置を備えたシステム | |
US20120017070A1 (en) | Compile system, compile method, and storage medium storing compile program | |
TWI650703B (zh) | 在記憶體內之資料的非同步複製 | |
JP5293609B2 (ja) | マルチプロセッサ並びにそのキャッシュ同期制御方法及びプログラム | |
JP2017219931A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP6222079B2 (ja) | 計算機システム、その処理方法、及びプログラム | |
EP4293502A1 (en) | Processing unit, computing device and instruction processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6217386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |