JP2015119096A - Light-emitting device - Google Patents

Light-emitting device Download PDF

Info

Publication number
JP2015119096A
JP2015119096A JP2013262681A JP2013262681A JP2015119096A JP 2015119096 A JP2015119096 A JP 2015119096A JP 2013262681 A JP2013262681 A JP 2013262681A JP 2013262681 A JP2013262681 A JP 2013262681A JP 2015119096 A JP2015119096 A JP 2015119096A
Authority
JP
Japan
Prior art keywords
pattern
light emitting
cathode
parallel connection
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013262681A
Other languages
Japanese (ja)
Inventor
広明 佐野
Hiroaki Sano
広明 佐野
猪股　大介
Daisuke Inomata
大介 猪股
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Priority to JP2013262681A priority Critical patent/JP2015119096A/en
Priority to PCT/JP2014/079632 priority patent/WO2015093180A1/en
Publication of JP2015119096A publication Critical patent/JP2015119096A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting device that allows high-density mounting by flip-flop mounting and has high reliability of the amount of light.SOLUTION: A wiring pattern 21 includes an anode pattern and a cathode pattern disposed with a predetermined distance from each other, and a pattern for parallel connection disposed between the anode pattern and the cathode pattern with a predetermined distance from both the patterns. On the anode pattern and the pattern for parallel connection, a plurality of light-emitting elements 10 are mounted so that anode electrodes are connected to the anode pattern and cathode electrodes are connected to the pattern for parallel connection. On the pattern for parallel connection and the cathode pattern, another plurality of light-emitting elements 10 are mounted so that anode electrodes are connected to the pattern for parallel connection and cathode electrodes are connected to the cathode pattern. Each of the light-emitting elements 10 is connected in series and parallel to the other adjacent light-emitting element by the wiring pattern 21.

Description

本発明は、ＬＥＤチップを利用した発光装置に係り、特に、その回線構造に関する。   The present invention relates to a light emitting device using an LED chip, and more particularly to a line structure thereof.

発光ダイオード（ＬＥＤ）を用いたＬＥＤランプは、液晶ディスプレイ、携帯電話、情報端末などのバックライト、屋内外広告など、多方面への展開が飛躍的に進んでいる。さらに、ＬＥＤランプは、長寿命で信頼性が高く、また消費電力、耐衝撃性、高純度表示、軽薄短小化の実現などの特徴を有することから、産業用途のみならず、一般照明用途への適用も試みられている。   LED lamps using light-emitting diodes (LEDs) have been dramatically expanded in various fields such as backlights for liquid crystal displays, mobile phones, information terminals, and indoor / outdoor advertisements. Furthermore, LED lamps have features such as long life and high reliability, and features such as power consumption, impact resistance, high-purity display, lightness, thinness, and so on. Application is also being attempted.

このようなＬＥＤを用いた発光装置の構造としては、実装基板上に複数のＬＥＤチップを実装するＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）型の発光装置が知られている（例えば、特許文献１）。このＣＯＢ型の発光装置には、ＬＥＤチップの直列接続のためにワイヤを用いたものがある。このワイヤを用いたＣＯＢ型の発光装置は、実装基板上に、サファイヤ基板上に形成されたＬＥＤチップを複数搭載し、各ＬＥＤチップの上面の正極及び負極パッドから金ワイヤなどで連続的に配線することで各ＬＥＤチップを電気的に接続し、これらのＬＥＤチップを、蛍光体を含有する樹脂で封止して構成される。   As a structure of a light emitting device using such an LED, a COB (Chip on Board) type light emitting device in which a plurality of LED chips are mounted on a mounting substrate is known (for example, Patent Document 1). Some of these COB type light emitting devices use wires for serial connection of LED chips. In this COB type light emitting device using wires, a plurality of LED chips formed on a sapphire substrate are mounted on a mounting substrate, and are continuously wired with a gold wire or the like from the positive and negative pads on the upper surface of each LED chip. Thus, each LED chip is electrically connected, and these LED chips are sealed with a resin containing a phosphor.

このような発光装置の回路図を示すと、図１１に示すようになる。すなわち、複数のＬＥＤチップがワイヤで直列に接続されてＬＥＤチップ列を形成し、このＬＥＤチップ列が複数並列接続されて構成されている。   A circuit diagram of such a light emitting device is shown in FIG. That is, a plurality of LED chips are connected in series with a wire to form an LED chip array, and a plurality of LED chip arrays are connected in parallel.

特開２０１１−８２１４１号公報JP 2011-82141 A

上記のようなワイヤを用いたＣＯＢ型の発光装置は、ワイヤが邪魔になるため高密度化に限界がある。すなわち、隣接するＬＥＤチップ同士をワイヤで繋ぐため、ワイヤ同士が接触すると短絡が発生したり、近すぎたりしてワイヤループが形成できない。これを防止するためには、ＬＥＤチップ同士を一定程度離して実装する必要があることから、高密度化には限界があった。   The COB type light emitting device using the wire as described above has a limit in increasing the density because the wire becomes an obstacle. That is, since adjacent LED chips are connected to each other by a wire, when the wires come into contact with each other, a short circuit occurs or the wire loop cannot be formed due to being too close. In order to prevent this, since it is necessary to mount the LED chips apart from each other by a certain distance, there is a limit to increasing the density.

また、実装基板とＬＥＤチップとは絶縁されているため、ＬＥＤチップ間等の導通はワイヤに頼ることになる。ＬＥＤチップ及びワイヤは樹脂によって封止されているため、ＬＥＤチップが発した熱によって樹脂が膨張・収縮する。この樹脂の膨張・収縮によりワイヤにストレスがかかり、ワイヤがＬＥＤチップや実装基板から剥がれて断線する恐れがある。   Further, since the mounting substrate and the LED chip are insulated, the conduction between the LED chips or the like depends on the wire. Since the LED chip and the wire are sealed with resin, the resin expands and contracts due to the heat generated by the LED chip. Due to the expansion / contraction of the resin, stress is applied to the wire, and the wire may be peeled off from the LED chip or the mounting substrate.

上記のように、ＬＥＤチップは複数直列に接続されているため、何れかのＬＥＤチップに断線が生じると、そのチップを含む１列全てが不灯になり、点灯パターンに発光ムラが発生し光量が大きく低下してしまう。つまり、例えば、ＬＥＤチップ列が６列並列接続されている場合には、残りの５列に設定値を超える電流が流れることになり、信頼性を大きく損ねてしまう恐れがあった。   As described above, since a plurality of LED chips are connected in series, if any LED chip is disconnected, all the rows including that chip are turned off, causing uneven light emission in the lighting pattern. Will drop significantly. That is, for example, when six LED chip rows are connected in parallel, a current exceeding the set value flows in the remaining five rows, and there is a possibility that reliability may be greatly impaired.

一方、ＣＯＢ型の発光装置には、ワイヤを用いて導通を確保する方式の他に、フリップチップ実装方式が知れられている。このフリップチップ実装では、ＬＥＤチップの裏面に電極を形成し、実装基板上に配設した配線パターンにその電極を接続する形で導通を確保する。この実装方式によれば、ワイヤを用いることなく導通を確保することができるため、高密度に実装することが可能になる。   On the other hand, as a COB type light emitting device, a flip chip mounting method is known in addition to a method of ensuring conduction using a wire. In this flip chip mounting, an electrode is formed on the back surface of the LED chip, and conduction is ensured by connecting the electrode to a wiring pattern arranged on the mounting substrate. According to this mounting method, conduction can be ensured without using a wire, so that mounting can be performed at high density.

しかし、この実装方式によればＬＥＤチップ列を構成するＬＥＤチップ数を増大させることができ大光量の発光装置を得ることが可能であるが、このフリップチップ実装方式によっても、上記のような信頼性を大きく損ねる問題は解消しない。すなわち、フリップチップ実装方式であっても、上記のような複数のＬＥＤチップを直列接続したＬＥＤチップ列を複数並列接続する回路構成では、故障等により一つのＬＥＤチップが断線した場合、そのＬＥＤチップを含む１列全てが不灯になる。そのため、高密度実装が可能になった分だけ失われる光量も大幅に増大することになり、却って信頼性を大きく低下させる原因になっていた。   However, according to this mounting method, it is possible to increase the number of LED chips constituting the LED chip array and to obtain a light emitting device with a large amount of light. However, even with this flip chip mounting method, the above-described reliability is achieved. The problem that greatly impairs the performance is not solved. That is, even in the flip-chip mounting method, when one LED chip is disconnected due to a failure or the like in a circuit configuration in which a plurality of LED chip arrays in which a plurality of LED chips are connected in series as described above are connected in parallel, the LED chip All the rows that contain are unlit. For this reason, the amount of light lost as much as high-density mounting becomes possible increases significantly, which is a cause of greatly reducing reliability.

また、上記の点を解消しようとしても、直列回路及び並列回路の両方を配線パターンだけで実現しようとすると配線パターンの構造が複雑になってしまい、製造が困難なものになっていた。このように、高密度実装と信頼性の向上とを両立させて製造することは困難であった。   Moreover, even if it was going to eliminate said point, when it was going to implement | achieve both a serial circuit and a parallel circuit only with a wiring pattern, the structure of the wiring pattern became complicated and it was difficult to manufacture. Thus, it has been difficult to achieve both high-density mounting and improved reliability.

さらに、高密度実装するフリップチップ実装方式では、ＬＥＤチップ同士の短絡防止のため誤差の許容度が低い。すなわち、短絡するとその場所に電流が集中するため、ＬＥＤチップの不灯の一因となり、結果として上記のような大幅な光量低下に繋がる恐れがあった。   Further, in the flip chip mounting method in which high-density mounting is performed, the tolerance of error is low in order to prevent a short circuit between the LED chips. That is, when the short circuit occurs, the current concentrates in the place, which causes the LED chip to be unlit, and as a result, there is a fear that the light amount is significantly reduced as described above.

本発明は、上記のような課題を解決するためになされたものであり、その目的は、フリップチップ実装による高密度実装が可能で、光量の信頼性の高い発光装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a light-emitting device capable of high-density mounting by flip-chip mounting and having high light quantity reliability.

本発明のフリップチップ実装方式の発光装置は、次の構成（１）〜（５）を備えることを特徴とする。
（１）表面に配線パターンを有する実装基板。
（２）実装基板上に配置され、配線パターンに電気的に接続された複数の発光素子。
（３）配線パターンは、所定の間隔を保って平配置されたアノードパターン及びカソードパターンと、これらアノードパターンとカソードパターンの間に、両パターンとは所定の間隔を保って配置された並列接続用パターンとを有していること。
（４）アノードパターンと並列接続用パターンには、複数の発光素子が、各発光素子のアノード電極がアノードパターンに接続し、カソード電極が並列接続用パターンに接続するように実装され、並列接続用パターンとカソードパターンには、複数の発光素子が、各発光素子のアノード電極が並列接続用パターンに接続し、カソード電極がカソードパターンに接続するように実装されていること。
（５）各発光素子のそれぞれが、配線パターンによって隣接する他の発光素子と直列及び並列に接続されていること。 The flip-chip mounting type light emitting device of the present invention includes the following configurations (1) to (5).
(1) A mounting board having a wiring pattern on its surface.
(2) A plurality of light emitting elements arranged on the mounting substrate and electrically connected to the wiring pattern.
(3) The wiring pattern is an anode pattern and a cathode pattern arranged flat with a predetermined interval, and between the anode pattern and the cathode pattern, both patterns are for parallel connection arranged with a predetermined interval Having a pattern.
(4) In the anode pattern and the parallel connection pattern, a plurality of light emitting elements are mounted such that the anode electrode of each light emitting element is connected to the anode pattern and the cathode electrode is connected to the parallel connection pattern. In the pattern and the cathode pattern, a plurality of light emitting elements are mounted such that the anode electrode of each light emitting element is connected to the pattern for parallel connection and the cathode electrode is connected to the cathode pattern.
(5) Each light emitting element is connected in series and in parallel with other adjacent light emitting elements by a wiring pattern.

また、次の構成（６）〜（１１）を備えるようにしても良い。
（６）並列接続用パターンは、アノードパターンとカソードパターンとの間に、所定の間隔を保って複数配置され、互いに隣接する並列接続用パターンには、複数の発光素子が、各発光素子のアノード電極が一方の並列接続用パターンに接続し、各発光素子のカソード電極が他方の並列接続用パターンに接続するように実装されていること。 Further, the following configurations (6) to (11) may be provided.
(6) A plurality of parallel connection patterns are arranged between the anode pattern and the cathode pattern at a predetermined interval, and a plurality of light emitting elements are connected to the parallel connection patterns adjacent to each other. It is mounted so that the electrode is connected to one parallel connection pattern and the cathode electrode of each light emitting element is connected to the other parallel connection pattern.

（７）配線パターンは、折り返し用パターンを更に有し、アノードパターン及びカソードパターンは、実装基板上の片側に所定の間隔を保って配置され、折り返し用パターンは、アノードパターン及びカソードパターンの位置とは反対側に、アノードパターン及びカソードパターンの両方と対向するように配置され、並列接続用パターンは、アノードパターンと折り返し用パターンとの間、及び、折り返し用パターンとカソードパターンとの間に、それぞれ所定の間隔を保って配置され、折り返し用パターンと隣接する２つの並列接続用パターンには、複数の発光素子が、各発光素子のアノード電極がその一方の並列接続用パターンに接続し、各発光素子のカソード電極が折り返し用パターンに接続するように実装され、他の複数の発光素子が、発光素子のアノード電極が折り返し用パターンに接続し、カソード電極が他方の並列接続用パターンに接続するように実装され、直列の接続が、折り返されて構成されていること。 (7) The wiring pattern further includes a folding pattern, and the anode pattern and the cathode pattern are arranged on one side of the mounting substrate at a predetermined interval, and the folding pattern includes the positions of the anode pattern and the cathode pattern. Are arranged on the opposite side so as to face both the anode pattern and the cathode pattern, and the parallel connection pattern is between the anode pattern and the folding pattern, and between the folding pattern and the cathode pattern, respectively. The two parallel connection patterns that are arranged at a predetermined interval and are adjacent to the folding pattern have a plurality of light emitting elements, and the anode electrode of each light emitting element is connected to one of the parallel connection patterns. A plurality of other light emitting elements mounted such that the cathode electrode of the element is connected to the folding pattern , Connected to the folded pattern has the anode electrode of the light emitting element, the cathode electrode is mounted so as to be connected to a parallel connection pattern of the other, that the series connection is configured by folding back.

（８）配線パターンに、各発光素子の位置決め手段を設けること。
（９）位置決め手段は、配線パターンに設けられた切欠き形状であること。
（１０）実装基板がセラミック系基板又は金属基板であること。
（１１）実装基板が窒化アルミニウム基板であること。 (8) Provide positioning means for each light emitting element in the wiring pattern.
(9) The positioning means has a notch shape provided in the wiring pattern.
(10) The mounting substrate is a ceramic substrate or a metal substrate.
(11) The mounting substrate is an aluminum nitride substrate.

本発明によれば、複数の発光素子のそれぞれが、配線パターンによって、他の隣接する発光素子と直列及び並列に接続されているため、１直列ごとに並列回路が構成されている。そのため、何れか一つの発光素子が剥がれる等の断線が発生しても、一つの発光素子のみの不灯で抑えることができる。従って、フリップチップ実装により高密度実装が可能で、光量の信頼性の高い発光装置を得ることができる。   According to the present invention, since each of the plurality of light emitting elements is connected in series and in parallel with other adjacent light emitting elements by the wiring pattern, a parallel circuit is formed for each series. Therefore, even if a disconnection occurs such that any one light-emitting element is peeled off, it can be suppressed by the non-lighting of only one light-emitting element. Therefore, high-density mounting is possible by flip chip mounting, and a light emitting device with high light quantity reliability can be obtained.

また、本発明によれば、発光素子に直列回路を構成させる構成であるので、配線パターンに直列回路用のパターンを設ける必要がなく、配線パターンの構造を極めて簡単にすることができる。そのため、高密度実装が可能で光量信頼性の高い発光装置を容易に製造することができる。   Further, according to the present invention, since the series circuit is configured in the light emitting element, it is not necessary to provide a pattern for the series circuit in the wiring pattern, and the structure of the wiring pattern can be extremely simplified. Therefore, a light emitting device capable of high-density mounting and having high light quantity reliability can be easily manufactured.

配線パターンに各発光素子の位置決め手段を設けた場合には、個々の発光素子に対して正確な位置決めが可能になるので、発光素子の短絡を防止しつつも高密度実装可能で光量の信頼性の高い発光装置を得ることができる。   When the wiring pattern is provided with positioning means for each light emitting element, it is possible to accurately position each light emitting element, so that high-density mounting is possible while preventing short-circuiting of the light emitting elements, and light quantity reliability Can be obtained.

第１実施形態に係る発光装置の平面図である。It is a top view of the light-emitting device concerning a 1st embodiment. 第１実施形態に係る発光装置の回路図である。1 is a circuit diagram of a light emitting device according to a first embodiment. 第１実施形態に係る発光素子を示す図であり、（ａ）はその斜視図、（ｂ）は底面図である。It is a figure which shows the light emitting element which concerns on 1st Embodiment, (a) is the perspective view, (b) is a bottom view. 第１実施形態の実装基板の平面図である。It is a top view of the mounting board of a 1st embodiment. 第１実施形態の発光装置のＡ−Ａ断面図である。It is AA sectional drawing of the light-emitting device of 1st Embodiment. 第２実施形態に係る発光装置の平面図である。It is a top view of the light-emitting device concerning a 2nd embodiment. 第２実施形態に係る発光装置の回路図である。It is a circuit diagram of the light-emitting device concerning a 2nd embodiment. 第２実施形態の実装基板の平面図である。It is a top view of the mounting board of a 2nd embodiment. 他の実施形態に係る発光装置の平面図である。It is a top view of the light-emitting device concerning other embodiments. 他の実施形態に係る発光装置の一部平面図であり、（ａ）（ｂ）共に位置決め手段の例を説明するための図である。It is a partial top view of the light-emitting device which concerns on other embodiment, (a) (b) is a figure for demonstrating the example of a positioning means. 従来の発光装置の回路図である。It is a circuit diagram of the conventional light-emitting device.

以下、図面を参照して、本発明の実施形態の発光装置について説明する。   Hereinafter, a light emitting device according to an embodiment of the present invention will be described with reference to the drawings.

［１．第１実施形態］
［１−１．全体構成］
本実施形態に係る発光装置は、例えば、展示用照明、投光器、舞台のスポットライト等の高輝度大光量の用途に使用される。本発光装置の平面図を図１に示す。本発光装置は、複数のＬＥＤチップ１０と実装基板２０とを備え、ＬＥＤチップ１０が実装基板２０にフリップチップ実装されている。すなわち、実装基板２０上の配線パターン２１に、複数のＬＥＤチップ１０がアレイ状に並べられて、金スズ等のはんだで電気的に接続されている。実装基板２０上の配線パターン２１は、図示しない外部電源装置と電気的に接続可能に構成されており、各ＬＥＤチップ１０には、この外部電源装置から配線パターン２１を介して電力が供給されるようになっている。 [1. First Embodiment]
[1-1. overall structure]
The light-emitting device according to the present embodiment is used for high-luminance and high-light-quantity applications such as exhibition lighting, projectors, stage spotlights, and the like. A plan view of the light emitting device is shown in FIG. The light emitting device includes a plurality of LED chips 10 and a mounting substrate 20, and the LED chip 10 is flip-chip mounted on the mounting substrate 20. That is, a plurality of LED chips 10 are arranged in an array on the wiring pattern 21 on the mounting substrate 20 and are electrically connected with solder such as gold tin. The wiring pattern 21 on the mounting substrate 20 is configured to be electrically connectable to an external power supply device (not shown), and each LED chip 10 is supplied with electric power from the external power supply device via the wiring pattern 21. It is like that.

本発光装置は、配線パターン２１によって、各ＬＥＤチップ１０がその隣接する他のＬＥＤチップに対し、直列かつ並列に接続されている。図２は、本実施形態に係る発光装置の回路図である。図２に示すように、図２の横方向に複数のＬＥＤチップ１０が直列に接続されてＬＥＤチップ列９を形成し、このＬＥＤチップ列９が図２の縦方向に並列に接続されている。本発光装置は、多直列に構成されたＬＥＤチップ列９が、１直列ごとに隣接する他のＬＥＤチップ列９のＬＥＤチップ１０に並列に接続されている。なお、図１においては、１１×１１個のＬＥＤチップ１０を配置しているが、図２では簡単のため、ＬＥＤチップ１０を６×１１個の配置としている。   In the present light emitting device, each LED chip 10 is connected in series and in parallel to the other adjacent LED chips by a wiring pattern 21. FIG. 2 is a circuit diagram of the light emitting device according to the present embodiment. As shown in FIG. 2, a plurality of LED chips 10 are connected in series in the horizontal direction of FIG. 2 to form an LED chip array 9, and the LED chip arrays 9 are connected in parallel in the vertical direction of FIG. . In the present light emitting device, LED chip rows 9 configured in multiple series are connected in parallel to LED chips 10 of other LED chip rows 9 adjacent to each other in series. In FIG. 1, 11 × 11 LED chips 10 are arranged, but in FIG. 2, 6 × 11 LED chips 10 are arranged for simplicity.

以下、各部構成について詳細に説明し、各ＬＥＤチップ１０が直並列に接続されていることを詳細に説明する。   Hereinafter, each part structure is demonstrated in detail and it demonstrates in detail that each LED chip 10 is connected in series and parallel.

［１−２．各部構成］
（ＬＥＤチップ１０）
ＬＥＤチップ１０は、発光ダイオードであり、例えば主波長が４２０〜４８０ｎｍの青色光を放射する。但し、特にこれに限定されず、緑色ＬＥＤチップ、赤色ＬＥＤチップ、近紫外ＬＥＤチップ等を用いることもできる。発光装置として白色光を得る場合には、例えば、青色、緑色、赤色のＬＥＤチップを用いたマルチチップ方式で混色の原理により得るようにしても良いし、蛍光体を用いたシングルチップ方式により得るようにしても良い。ＬＥＤチップ１０の数は、適宜変更可能である。 [1-2. Configuration of each part]
(LED chip 10)
The LED chip 10 is a light emitting diode, and emits blue light having a dominant wavelength of 420 to 480 nm, for example. However, the present invention is not particularly limited to this, and a green LED chip, a red LED chip, a near-ultraviolet LED chip, or the like can be used. When obtaining white light as a light emitting device, for example, it may be obtained by the principle of color mixing in a multi-chip system using blue, green and red LED chips, or by a single chip system using a phosphor. You may do it. The number of LED chips 10 can be changed as appropriate.

図３（ａ）はＬＥＤチップ１０の斜視図であり、図３（ｂ）はＬＥＤチップ１０の裏面の図である。ＬＥＤチップ１０の形状は、図３（ａ）に示すように、ここでは矩形状である。これに限定されず、錐台形や円形等の形状でも良い。図３（ｂ）に示すように、ＬＥＤチップ１０は、その裏面に形成されたアノード電極１１とカソード電極１２とを有する。   FIG. 3A is a perspective view of the LED chip 10, and FIG. 3B is a diagram of the back surface of the LED chip 10. The shape of the LED chip 10 is rectangular here, as shown in FIG. However, the present invention is not limited to this, and it may be a frustum shape or a circle. As shown in FIG. 3B, the LED chip 10 has an anode electrode 11 and a cathode electrode 12 formed on the back surface thereof.

アノード電極１１及びカソード電極１２は、メッキ、スパッタ、蒸着などにより形成された金属からなる導通部であり、実装基板２０の配線パターン２１と電気的に接続されている。本実施形態では、アノード電極１１は細長く形成され、カソード電極１２はアノード電極１１より幅広に形成されている。また、アノード電極１１とカソード電極１２との間には、一方向に延びるギャップ１３が形成されている。ギャップ１３の幅は、例えば、アノード電極１１の幅と同じ若しくは同程度である。これらの電極１１、１２は、ギャップ１３により所定の間隔隔てられて絶縁されている。なお、特に図示しないが、アノード電極１１及びカソード電極１２と、配線パターン２１の導通は、突起状の端子である導電性のバンプを介して行い、ＬＥＤチップ１０と実装基板２０との間を樹脂封入するようにしても良い。   The anode electrode 11 and the cathode electrode 12 are conductive portions made of metal formed by plating, sputtering, vapor deposition, or the like, and are electrically connected to the wiring pattern 21 of the mounting substrate 20. In the present embodiment, the anode electrode 11 is formed elongated and the cathode electrode 12 is formed wider than the anode electrode 11. A gap 13 extending in one direction is formed between the anode electrode 11 and the cathode electrode 12. The width of the gap 13 is, for example, the same as or approximately the same as the width of the anode electrode 11. These electrodes 11 and 12 are insulated by a gap 13 with a predetermined distance therebetween. Although not particularly illustrated, the anode electrode 11 and the cathode electrode 12 are electrically connected to the wiring pattern 21 through conductive bumps that are protruding terminals, and a resin is provided between the LED chip 10 and the mounting substrate 20. You may make it enclose.

（実装基板２０）
図４は、実装基板２０の平面図である。実装基板２０は、窒化アルミニウム、アルミナ、炭化ケイ素、窒化ケイ素、窒化ホウ素などのセラミック系基板を用いることができる。実装基板２０はセラミック系基板に限られず、他の材料からなる基板を用いても良い。例えば、アルミや銅などの金属基板、ガラスエポキシ系、シリコーン系などの樹脂系基板、ダイヤモンド、サファイヤ、窒化ガリウム、ＺｎＯ、酸化ガリウム等の絶縁性単結晶基板を用いても良い。セラミック系基板や金属基板は高い熱伝導性を有しており、ＬＥＤチップ１０の熱の放熱性能が高いので好ましい。特に窒化アルミニウム基板が好ましい。この実装基板２０上には、導電性の配線パターン２１と、一方向に延び複数平行に並んだギャップ２２と、所定の間隔で配置された複数の位置決めマーク２３とが形成されている。 (Mounting board 20)
FIG. 4 is a plan view of the mounting substrate 20. The mounting substrate 20 can be a ceramic substrate such as aluminum nitride, alumina, silicon carbide, silicon nitride, boron nitride. The mounting substrate 20 is not limited to a ceramic substrate, and a substrate made of another material may be used. For example, a metal substrate such as aluminum or copper, a resin-based substrate such as glass epoxy or silicone, or an insulating single crystal substrate such as diamond, sapphire, gallium nitride, ZnO, or gallium oxide may be used. A ceramic substrate or a metal substrate is preferable because it has high thermal conductivity and the heat dissipation performance of the LED chip 10 is high. An aluminum nitride substrate is particularly preferable. On the mounting substrate 20, a conductive wiring pattern 21, a plurality of gaps 22 extending in one direction and arranged in parallel, and a plurality of positioning marks 23 arranged at predetermined intervals are formed.

配線パターン２１は、金属製の薄膜であり、メッキ加工により形成されている。配線パターン２１は、ギャップ２２及び位置決めマーク２３を除いて、実装基板２０の表面上のほぼ全面に形成されている。すなわち、エッチング処理等することにより、金属製薄膜に間隙又は切欠き部になったギャップ２２及び位置決めマーク２３が形成されている。なお、ギャップ２２及び位置決めマーク２３からは実装基板２０の基板材料が露出している。   The wiring pattern 21 is a metal thin film and is formed by plating. The wiring pattern 21 is formed on almost the entire surface of the mounting substrate 20 except for the gap 22 and the positioning mark 23. That is, by performing an etching process or the like, gaps 22 and positioning marks 23 that are gaps or notches are formed in the metal thin film. Note that the substrate material of the mounting substrate 20 is exposed from the gap 22 and the positioning mark 23.

配線パターン２１は、図４に示すように、それぞれ概略凹形状のアノードパターン２１ａ及びカソードパターン２１ｂと、概略Ｉ字形状の複数の並列接続用パターン２１ｃとを有する。アノードパターン２１ａ及びカソードパターン２１ｂは、互いの両端部が所定の間隔を保って対向するように平行に配置されている。並列接続用パターン２１ｃは、アノードパターン２１ａ及びカソードパターン２１ｂにより囲われた領域内に、所定の間隔を保って複数平行に配置されている。   As shown in FIG. 4, each wiring pattern 21 includes a substantially concave anode pattern 21a and cathode pattern 21b, and a plurality of substantially I-shaped parallel connection patterns 21c. The anode pattern 21a and the cathode pattern 21b are arranged in parallel so that both end portions thereof face each other with a predetermined interval. A plurality of parallel connection patterns 21c are arranged in parallel at predetermined intervals in a region surrounded by the anode pattern 21a and the cathode pattern 21b.

ギャップ２２は、一方向に延び、複数平行に設けられている。本実施形態では、図４に示すように、Ｉ字形状の並列接続用パターン２１ｃが延びる方向と同一方向（図４の縦方向）に延び、この方向と直交する方向（図４の横方向）に、各並列接続用パターン２１ｃ間、凹形状のアノードパターン２１ａとＩ字形状の並列接続用パターン２１ｃとの間、及び、Ｉ字形状の並列接続用パターン２１ｃと凹形状のカソードパターン２１ｂとの間に、所定間隔で平行して複数設けられている。この間隔は、ＬＥＤチップ１０の大きさに応じて適宜変更可能である。   The gap 22 extends in one direction and is provided in parallel. In the present embodiment, as shown in FIG. 4, the I-shaped parallel connection pattern 21 c extends in the same direction (vertical direction in FIG. 4) and is orthogonal to this direction (lateral direction in FIG. 4). Further, between each parallel connection pattern 21c, between the concave anode pattern 21a and the I-shaped parallel connection pattern 21c, and between the I-shaped parallel connection pattern 21c and the concave cathode pattern 21b. In between, a plurality are provided in parallel at a predetermined interval. This interval can be appropriately changed according to the size of the LED chip 10.

ギャップ２２の幅は、ＬＥＤチップ１０裏面のギャップ１３の幅と一致するか、若しくは略一致している。ギャップ２２の形状は、ＬＥＤチップ１０の電極１１、１２の形状による。   The width of the gap 22 matches or substantially matches the width of the gap 13 on the back surface of the LED chip 10. The shape of the gap 22 depends on the shape of the electrodes 11 and 12 of the LED chip 10.

位置決めマーク２３は、配線パターン２１に、各ＬＥＤチップ１０に対して整列して設けられており、ＬＥＤチップ１０を実装する際に、その実装位置を認識するためのガイドとして機能する。位置決めマーク２３は、例えば、工作機械がそのアームや吸着ノズル等でＬＥＤチップ１０を実装する際にその機械にカメラを通じて認識させる場合や、作業員が手作業でＬＥＤチップ１０を実装する際に目視により認識する場合等に用いられる。   The positioning mark 23 is provided in the wiring pattern 21 so as to be aligned with each LED chip 10 and functions as a guide for recognizing the mounting position when the LED chip 10 is mounted. The positioning mark 23 is visually checked when, for example, a machine tool mounts the LED chip 10 with its arm, suction nozzle, or the like, when the machine recognizes it through a camera, or when an operator manually mounts the LED chip 10. This is used for recognition.

本実施形態では、ＬＥＤチップ１０が矩形状であるため、位置決めマーク２３はアレイ状に所定間隔を空けて、ＬＥＤチップ１０の四隅に位置するように縦横に整列して設けられている。互いに隣接する４つの位置決めマーク２３で囲われる領域が実装位置であり、この実装位置にＬＥＤチップ１０が実装されている。   In the present embodiment, since the LED chip 10 has a rectangular shape, the positioning marks 23 are provided in an array so as to be aligned vertically and horizontally so as to be positioned at the four corners of the LED chip 10 at predetermined intervals. A region surrounded by four positioning marks 23 adjacent to each other is a mounting position, and the LED chip 10 is mounted at this mounting position.

具体的に、本実施形態の位置決めマーク２３は、図４に示すように、カソードパターン２１ｂに形成された凸形状のマーク２３ａと、並列接続用パターン２１ｃの中程に形成された凸形状のマーク２３ｂと、並列接続用パターン２１ｃの縁に形成された階段形状のマーク２３ｃ及び凹み形状のマーク２３ｄとを有している。これらのマーク２３ａ〜２３ｄの形状は、ＬＥＤチップ１０の形状に合わせて適宜変更可能である。ＬＥＤチップ１０が矩形状であるため、マーク２３ａ〜２３ｃの凹みに、ＬＥＤチップ１０の角を合わせてＬＥＤチップ１０が実装されている。   Specifically, as shown in FIG. 4, the positioning mark 23 of the present embodiment includes a convex mark 23a formed on the cathode pattern 21b and a convex mark formed in the middle of the parallel connection pattern 21c. 23b, and a step-shaped mark 23c and a recessed mark 23d formed on the edge of the parallel connection pattern 21c. The shapes of these marks 23 a to 23 d can be appropriately changed according to the shape of the LED chip 10. Since the LED chip 10 is rectangular, the LED chip 10 is mounted with the corners of the LED chip 10 aligned with the recesses of the marks 23a to 23c.

なお、マーク２３ａ〜２３ｃは、ＬＥＤチップ１０の四隅を合わせるために用いられるのに対し、マーク２３ｄは、並列接続用パターン２１ｃの縁において、ＬＥＤチップ１０の実装位置間に位置する。そのため、ＬＥＤチップ１０が図４の縦方向に正確に位置決めするために用いられるとともに、マーク２３ｄがＬＥＤ１０に隠れず視認できることで正確な位置決めができていることの確認をすることにも用いられる。   The marks 23a to 23c are used to align the four corners of the LED chip 10, whereas the mark 23d is positioned between the mounting positions of the LED chip 10 at the edge of the parallel connection pattern 21c. Therefore, the LED chip 10 is used to accurately position the LED chip 10 in the vertical direction of FIG. 4, and is also used to confirm that the mark 23 d can be visually recognized without being hidden by the LED 10 and is accurately positioned.

以上のような各部構成を有する本実施形態において、複数のＬＥＤチップ１０は、図１、図２及び図４の横方向、すなわち各パターン２１ａ〜２１ｃが延びる方向と直交する方向に、ギャップ２２を跨ぐように並べて直列接続されている。すなわち、図５の本実施形態に係る発光装置の断面図に示すように、複数のＬＥＤチップ１０は、アノード電極１１がアノードパターン２１ａ若しくは並列接続用パターン２１ｃと重なるように配置され、ギャップ２２を跨いで、カソード電極１２が並列接続用パターン２１ｃ若しくはカソードパターン２１ｂと重なるように配置されている。図１、図２、図４及び図５の右から左への方向が直列方向であり、この方向に電流が流れるようになっている。   In the present embodiment having each part configuration as described above, the plurality of LED chips 10 have gaps 22 in the lateral direction of FIGS. 1, 2, and 4, that is, in the direction orthogonal to the direction in which the patterns 21 a to 21 c extend. They are arranged in series so as to straddle. That is, as shown in the cross-sectional view of the light emitting device according to this embodiment in FIG. 5, the plurality of LED chips 10 are arranged such that the anode electrode 11 overlaps the anode pattern 21 a or the parallel connection pattern 21 c, and the gap 22 is formed. The cathode electrode 12 is arranged so as to overlap the parallel connection pattern 21c or the cathode pattern 21b. The direction from right to left in FIGS. 1, 2, 4 and 5 is the series direction, and the current flows in this direction.

このように、所定間隔保って配置されたアノードパターン２１ａ、並列接続用パターン２１ｃ、及びカソードパターン２１ｂの隣接するパターン２１ａ〜２１ｃに対して、ＬＥＤチップ１０を橋渡しするように配置することで、ＬＥＤチップ１０自身が直列回路を構成している。   Thus, by arranging the LED chip 10 so as to bridge the adjacent patterns 21a to 21c of the anode pattern 21a, the parallel connection pattern 21c, and the cathode pattern 21b arranged at predetermined intervals, the LED The chip 10 itself constitutes a series circuit.

次に、並列回路について説明する。各パターン２１ａ〜２１ｃが一方向に真っ直ぐ延びるように設けられているので、この方向に沿って、ＬＥＤチップ１０を実装可能になっている。   Next, the parallel circuit will be described. Since each pattern 21a-21c is provided so that it may extend straight in one direction, LED chip 10 can be mounted along this direction.

すなわち、複数のＬＥＤチップ１０は、そのアノード電極１１がアノードパターン２１ａ若しくは並列接続用パターン２１ｃと重なるように配置され、カソード電極１２が並列接続用パターン２１ｃ若しくはカソードパターン２１ｂと重なるように配置されている。例えば、図１における最も右側の縦の列のＬＥＤチップ１０で説明すれば、ＬＥＤチップ１０は、そのアノード電極１１がアノードパターン２１ａと重なるように配置され、ギャップ２２を跨ぎ、カソード電極１２が並列接続用パターン２１ｃと重なるように配置されている。アノードパターン２１ａ、カソードパターン２１ｂ、及び並列接続用パターン２１ｃは、それぞれが一方向に一続きになっているため、この方向に並べられたＬＥＤチップ１０に並列に電気が流れるようになっている。   That is, the plurality of LED chips 10 are arranged so that the anode electrode 11 thereof overlaps with the anode pattern 21a or the parallel connection pattern 21c, and the cathode electrode 12 is arranged so as to overlap with the parallel connection pattern 21c or the cathode pattern 21b. Yes. For example, the LED chip 10 in the rightmost vertical column in FIG. 1 will be described. The LED chip 10 is arranged so that the anode electrode 11 overlaps the anode pattern 21a, straddles the gap 22, and the cathode electrodes 12 are arranged in parallel. It arrange | positions so that it may overlap with the pattern 21c for connection. Since the anode pattern 21a, the cathode pattern 21b, and the parallel connection pattern 21c are continuous in one direction, electricity flows in parallel to the LED chips 10 arranged in this direction.

［１−３．作用・効果］
（１）本実施形態によれば、複数のＬＥＤチップ１０のそれぞれが、配線パターン２１によって、他の隣接するＬＥＤチップ１０と直列及び並列に接続されているため、１直列ごとに並列回路が構成されている。そのため、何れか一つのＬＥＤチップ１０が剥がれる等の断線が発生しても、１チップのみの不灯で抑えることができる。すなわち、１箇所のＬＥＤチップ１０に対する異常の、他のＬＥＤチップ１０に対する影響が緩和される。従って、ＬＥＤチップ列９を構成するＬＥＤチップ１０数が多いほど、高密度化し、光量の信頼性が向上する。 [1-3. Action / Effect]
(1) According to this embodiment, since each of the plurality of LED chips 10 is connected in series and in parallel with the other adjacent LED chips 10 by the wiring pattern 21, a parallel circuit is configured for each series. Has been. Therefore, even if disconnection such as any one LED chip 10 is peeled off, it can be suppressed by non-lighting of only one chip. That is, the influence on the other LED chip 10 due to the abnormality in one LED chip 10 is alleviated. Therefore, as the number of LED chips 10 constituting the LED chip array 9 increases, the density is increased and the reliability of the light quantity is improved.

（２）アノードパターン２１ａとカソードパターン２１ｂとの間に、複数の並列接続用パターン２１ｃを配置して、隣接するパターン２１ａ〜２１ｃの一方に、複数のＬＥＤチップ１０のアノード電極１１を配置させ、隣接するパターン２１ａ〜２１ｃの他方に、これらのＬＥＤチップ１０のカソード電極１２を配置させるように実装したため、１直列ごとに並列回路を構成することができる。この構成によれば、ＬＥＤチップ１０自身によって直列回路を構成させるため、配線パターン２１に直列回路用のパターンが必要ない。そのため、複雑な配線パターン形状とせずとも極めて簡単な配線パターン構造で、高密度実装可能で信頼性の高い発光装置の製造を容易にすることができる。また、各パターン２１ａ〜２１ｃは一方向に並列回路を形成しているので、これらにおいてＬＥＤチップ１０への電圧は同電位となり、電流電圧特性のバラツキを抑えることができる。 (2) A plurality of parallel connection patterns 21c are disposed between the anode pattern 21a and the cathode pattern 21b, and the anode electrodes 11 of the plurality of LED chips 10 are disposed on one of the adjacent patterns 21a to 21c. Since the cathode electrodes 12 of these LED chips 10 are mounted on the other of the adjacent patterns 21a to 21c, a parallel circuit can be configured for each series. According to this configuration, since the series circuit is configured by the LED chip 10 itself, the wiring pattern 21 does not need a pattern for the series circuit. Therefore, it is possible to easily manufacture a highly reliable light-emitting device that can be mounted at high density with a very simple wiring pattern structure without using a complicated wiring pattern shape. Moreover, since each pattern 21a-21c forms the parallel circuit in one direction, in these, the voltage to LED chip 10 becomes the same electric potential, and can suppress the variation in a current voltage characteristic.

（３）実装基板２０をセラミック系基板（特に窒化アルミニウム基板）又は金属基板とすることにより、ＬＥＤチップ１０の熱の放熱性を高め、ＬＥＤチップ１０の電圧特性バラツキに起因して順電圧ＶＦの低いＬＥＤチップ１０が不灯になるのを抑制することができる。すなわち、多直列多並列の回路は、ＬＥＤチップ１０の電圧特性のバラツキによって順電圧ＶＦが低くなる箇所があるとそこに電流が集中する。これによってそのＬＥＤチップ１０が発熱し、その熱で順電圧ＶＦが下がってさらに電流が流れ不灯になる場合がある。しかし、実装基板２０に高熱伝導率のセラミック系基板（特に窒化アルミニウム基板）又は金属基板を用いることにより、ＬＥＤチップ１０に多少の電圧特性のバラツキがあったとしても、熱が局所的に上昇することを緩和でき、ＬＥＤチップ１０が不灯になるのを抑制することができる。 (3) By making the mounting substrate 20 a ceramic substrate (particularly an aluminum nitride substrate) or a metal substrate, the heat dissipation of the LED chip 10 is enhanced, and the forward voltage VF is reduced due to the voltage characteristic variation of the LED chip 10. It can suppress that the low LED chip 10 becomes unlit. In other words, in a multi-series multi-parallel circuit, if there is a portion where the forward voltage VF becomes low due to variations in the voltage characteristics of the LED chip 10, current concentrates there. As a result, the LED chip 10 generates heat, and the forward voltage VF is lowered by the heat, so that a current flows and the lamp is not lit. However, by using a ceramic substrate (particularly an aluminum nitride substrate) or a metal substrate having a high thermal conductivity for the mounting substrate 20, even if the LED chip 10 has some variation in voltage characteristics, the heat rises locally. This can be alleviated and the LED chip 10 can be prevented from becoming unlit.

（４）配線パターン２１には、ＬＥＤチップ１０のそれぞれに対して位置決めマーク２３を設けるようにした。これにより、個々のＬＥＤチップ１０に対して正確な位置決めが可能になるので、ＬＥＤチップ１０の短絡を防止しつつも高密度に実装することができる。 (4) The wiring pattern 21 is provided with a positioning mark 23 for each of the LED chips 10. Thereby, since accurate positioning with respect to each LED chip 10 becomes possible, it is possible to mount the LED chip 10 with high density while preventing a short circuit.

すなわち、本実施形態では、実装基板２０の配線パターン２１に、ＬＥＤチップ１０の実装位置のそれぞれに対してその実装位置に沿って位置決めする位置決めマーク２３が設けられているので、直接的に位置決めが可能であり、位置決めの正確さがシビアに求められる場合でも正確に位置決めすることができる。   That is, in the present embodiment, the wiring pattern 21 of the mounting substrate 20 is provided with the positioning marks 23 that are positioned along the mounting positions with respect to the mounting positions of the LED chips 10, so that the positioning can be performed directly. This is possible, and accurate positioning can be achieved even when severe positioning accuracy is required.

（５）特に、位置決めマーク２３は、配線パターン２１に設けられた切欠き形状であるので、ＬＥＤチップ１０を嵌め込んで位置決めする枠状体などを別途設ける必要がない。すなわち、別途枠状体を設けることは、枠状体自体や枠状体とＬＥＤチップや配線パターンとの絶縁設計が別途必要であるなど、製造工程の増大、製造コストや手間の増大を招来する場合があるが、本実施形態では、配線パターン２１にギャップ２２を設ける際に、エッチング処理等により一緒に形成することができ製造工程を少なくできるとともに、別途の枠状体が必要ないので製造コストも低減させることができる。また、切欠き形状として設けるので、実装基板や配線パターンの外形に設ける場合に比べて、よりＬＥＤチップ１０の近くに位置決めマーク２３を設けることが可能である。その結果、ＬＥＤチップ１０の実装位置に沿って位置決めマーク２３を設けることができる。 (5) In particular, since the positioning mark 23 has a notch shape provided in the wiring pattern 21, it is not necessary to separately provide a frame-like body for fitting and positioning the LED chip 10. In other words, the provision of a separate frame-like body causes an increase in the manufacturing process, an increase in manufacturing cost, and labor, such as the frame-like body itself and a separate design for insulation between the frame-like body and the LED chip or wiring pattern. However, in this embodiment, when the gap 22 is provided in the wiring pattern 21, it can be formed together by an etching process or the like, the manufacturing process can be reduced, and a separate frame-like body is not required. Can also be reduced. Moreover, since it is provided as a notch shape, it is possible to provide the positioning mark 23 closer to the LED chip 10 than in the case where it is provided on the outer shape of the mounting substrate or the wiring pattern. As a result, the positioning mark 23 can be provided along the mounting position of the LED chip 10.

［２．第２実施形態］
第２実施形態について、図６〜図８を用いて説明する。第２実施形態は、第１実施形態と基本構成は同じである。第１実施形態と異なる点のみを説明し、第１実施形態と同じ部分については同じ符号を付して詳細な説明は省略する。 [2. Second Embodiment]
A second embodiment will be described with reference to FIGS. The basic configuration of the second embodiment is the same as that of the first embodiment. Only differences from the first embodiment will be described, and the same parts as those in the first embodiment will be denoted by the same reference numerals and detailed description thereof will be omitted.

図６は、第２実施形態に係る発光装置の平面図である。図７は、第２実施形態に係る発光装置の回路図である。図８は、第２実施形態に係る実装基板の平面図である。なお、図７は簡単な模式的回路図であり、図６のＬＥＤチップ１０の数と一致させていない。   FIG. 6 is a plan view of the light emitting device according to the second embodiment. FIG. 7 is a circuit diagram of the light emitting device according to the second embodiment. FIG. 8 is a plan view of the mounting board according to the second embodiment. FIG. 7 is a simple schematic circuit diagram and does not match the number of LED chips 10 in FIG.

第１実施形態では、直列方向が一方向であったが、本実施形態では、図７に示すように、直列方向が途中で折り返されて逆方向になっている。すなわち、図８に示すように、実装基板２０上の配線パターン２１も直列方向が途中で折り返される構造になっている。   In the first embodiment, the series direction is one direction, but in the present embodiment, as shown in FIG. 7, the series direction is folded halfway and is in the reverse direction. That is, as shown in FIG. 8, the wiring pattern 21 on the mounting substrate 20 is also structured so that the series direction is folded halfway.

具体的には、配線パターン２１は、実装基板２０の片側に並べて配置された概略Ｌ字形状のアノードパターン２１ｄ及びカソードパターン２１ｅと、これら両パターン２１ｄ、２１ｅの位置とは反対側に配置された概略凹形状の折り返し用パターン２１ｆと、複数のＩ字形状の並列接続用パターン２１ｇとを有する。   Specifically, the wiring pattern 21 is arranged on the side opposite to the positions of the substantially L-shaped anode pattern 21d and the cathode pattern 21e arranged side by side on the one side of the mounting substrate 20 and the patterns 21d and 21e. A substantially concave folding pattern 21f and a plurality of I-shaped parallel connection patterns 21g are provided.

アノードパターン２１ｄとカソードパターン２１ｅは、互いの端部を所定の間隔を保って対向させ、これらのパターンによって概略凹形状（コの字形状）となるように配置されている。折り返し用パターン２１ｆは、その凹形状の両端部がアノードパターン２１ｄとカソードパターン２１ｅの端部と所定の間隔を保って対向させて配置されている。これらのパターン２１ｄ、２１ｅ、２１ｆにより、配線パターン２１の外形が概略矩形状になっている。   The anode pattern 21d and the cathode pattern 21e are arranged so that their end portions are opposed to each other with a predetermined interval, and are approximately concave (U-shaped) by these patterns. The folding pattern 21f is disposed such that both end portions of the concave shape are opposed to the end portions of the anode pattern 21d and the cathode pattern 21e with a predetermined distance therebetween. With these patterns 21d, 21e, and 21f, the outer shape of the wiring pattern 21 is substantially rectangular.

並列接続用パターン２１ｇは、平行に複数設けられたものを一組として、図８の下側、上側にそれぞれ一組ずつ計二組並べて設けられている。すなわち、並列接続用パターン２１ｇは、アノードパターン２１ｄと折り返し用パターン２１ｆとの間、及び、折り返し用パターン２１ｆとカソードパターン２１ｅとの間に、それぞれ複数所定の間隔を保って平行に配置されている。   A plurality of parallel connection patterns 21g are provided as a set, and two sets are arranged side by side on the lower and upper sides of FIG. That is, the parallel connection pattern 21g is arranged in parallel with a predetermined spacing between the anode pattern 21d and the folding pattern 21f and between the folding pattern 21f and the cathode pattern 21e. .

ギャップ２２も、並列接続用パターン２１ｇの配列と同様に、平行に複数設けられたものを一組として、二組並べて設けられている。   Similarly to the arrangement of the parallel connection patterns 21g, the gaps 22 are also provided in a set of two sets arranged in parallel.

本実施形態では、ＬＥＤチップ１０の直列の接続が折り返し用パターン２１ｆにより折り返されて構成されている。すなわち、折り返し用パターン２１ｆと隣接する２つの並列接続用パターン２１ｇには、複数のＬＥＤチップ１０が、ＬＥＤチップ１０のアノード電極１１がその一方の並列接続用パターン２１ｇ（図８の下側のもの）に接続し、カソード電極１２が折り返し用パターン２１ｆに接続するように実装されている。また、他の複数のＬＥＤチップ１０が、ＬＥＤチップ１０のアノード電極１１が折り返し用パターン２１ｆに接続し、カソード電極１２が他方の並列接続用パターン２１ｇ（図８の上側のもの）に接続するように実装されており、ＬＥＤチップ１０が８×４×２個の回路となっている。   In the present embodiment, the serial connection of the LED chips 10 is configured to be folded back by a folding pattern 21f. That is, the two parallel connection patterns 21g adjacent to the folding pattern 21f include a plurality of LED chips 10, and the anode electrode 11 of the LED chip 10 has one parallel connection pattern 21g (the lower pattern in FIG. 8). And the cathode electrode 12 is mounted so as to be connected to the folding pattern 21f. Further, in the other plurality of LED chips 10, the anode electrode 11 of the LED chip 10 is connected to the folding pattern 21f, and the cathode electrode 12 is connected to the other parallel connection pattern 21g (the upper one in FIG. 8). The LED chip 10 is an 8 × 4 × 2 circuit.

本実施形態によっても、第１実施形態と同様の作用効果を得ることができる。さらに、直列方向が途中で折り返されていることにより、発光装置の正極と負極を片側に集めることができる。これにより、コネクタや外部電源との接続を容易にすることができるなど外的な設計変更にも容易に対応することができる。他の折り返す利点として、実装基板２０の長さよりも長い直列回路を形成することができる、密集度を変えずに供給電圧に合わせることができる、直列数を増やすことで電流値を低減することができる、等が挙げられる。   Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Furthermore, since the series direction is folded in the middle, the positive electrode and the negative electrode of the light emitting device can be collected on one side. Thereby, it is possible to easily cope with an external design change such as easy connection with a connector or an external power source. As another advantage, a series circuit longer than the length of the mounting substrate 20 can be formed, the current value can be reduced by increasing the number of series, which can be adjusted to the supply voltage without changing the density. And the like.

［３．他の実施形態］
（１）第１及び第２実施形態では、配線パターン２１をメッキ加工により形成されるとしたが、金属箔を実装基板２０表面に導電性の接着剤により接着する構成にしても良く、その形成方法は特に限定されない。 [3. Other Embodiments]
(1) In the first and second embodiments, the wiring pattern 21 is formed by plating. However, the metal foil may be bonded to the surface of the mounting substrate 20 with a conductive adhesive. The method is not particularly limited.

（２）第１及び第２実施形態では、配線パターン２１において、アノードパターン２１ａ、カソードパターン２１ｂ、及び並列接続用パターン２１ｃを一方向に平行に配置するようにしたが、図９に示すように、これらの配線パターンを同心円状に設けることも本発明の範囲に含まれる。このような配線パターン２１’としては、例えば、アノードパターンが円形状若しくは円環形状で中心に位置し、所定間隔を保って帯状リング形状の並列接続用パターンを一又は複数同心円状に配置し、その外側に所定間隔を保って帯状リング形状のカソードパターンを配置して構成することができる。ギャップ２２’は、これらのパターン間に複数平行して設けられる。なお、配線パターン２１’の構成は、上記と逆の関係、すなわちアノードパターンを最も外側に配置させ、カソードパターンを中心位置に配置させ、これらの間に並列接続用パターンを配置するようにしても良い。 (2) In the first and second embodiments, in the wiring pattern 21, the anode pattern 21a, the cathode pattern 21b, and the parallel connection pattern 21c are arranged in parallel in one direction. However, as shown in FIG. The provision of these wiring patterns concentrically is also included in the scope of the present invention. As such a wiring pattern 21 ′, for example, the anode pattern is centered in a circular shape or an annular shape, and one or a plurality of strip-shaped ring-shaped parallel connection patterns are arranged concentrically at a predetermined interval, A cathode ring having a belt-like ring shape can be arranged on the outside with a predetermined interval. A plurality of gaps 22 ′ are provided in parallel between these patterns. Note that the configuration of the wiring pattern 21 'is the reverse of the above, that is, the anode pattern is arranged on the outermost side, the cathode pattern is arranged at the center position, and the parallel connection pattern is arranged between them. good.

第１及び第２実施形態と同様に、ギャップ２２’を跨いで、隣接する帯状リングの配線パターン２１’と電気的に接続し、ＬＥＤチップ１０を直列に接続する。並列の接続は、帯状リングの配線パターン２１’上にその円周方向に沿って複数のＬＥＤチップ１０を配置することで実現される。この実施形態によっても、第１及び第２実施形態と同様の作用効果を奏することができる。さらに、この実施形態によれば、ＬＥＤチップ１０を同心円状に配置することができるので、対称性が良いため、より均一な照明光を得ることができる。   Similar to the first and second embodiments, the LED chip 10 is connected in series by electrically connecting to the wiring pattern 21 ′ of the adjacent band-shaped ring across the gap 22 ′. Parallel connection is realized by arranging a plurality of LED chips 10 along the circumferential direction on the wiring pattern 21 ′ of the belt-shaped ring. Also according to this embodiment, the same effects as those of the first and second embodiments can be achieved. Furthermore, according to this embodiment, since the LED chips 10 can be arranged concentrically, since the symmetry is good, more uniform illumination light can be obtained.

（３）第１及び第２実施形態では、ＬＥＤチップ１０を縦横に配列し、全体として発光面を四角になるようにしたが、発光面が円形になるように配置しても良い。この場合の配線パターンは、特に図示しないが、例えば、アノードパターンとカソードパターンを半円環状とし、互いの両端が所定間隔を保って対向させ、全体として概略円環状になるように配置する。そして、この内部に、弧状の並列接続用配線パターンを配置する。 (3) In the first and second embodiments, the LED chips 10 are arranged vertically and horizontally so that the light emitting surface is square as a whole, but the light emitting surface may be arranged to be circular. Although the wiring pattern in this case is not particularly illustrated, for example, the anode pattern and the cathode pattern are formed in a semicircular shape, and both ends thereof are opposed to each other with a predetermined interval, and are arranged so as to be a substantially circular shape as a whole. Then, an arc-shaped parallel connection wiring pattern is disposed inside.

（４）第２実施形態では、折り返し用パターン２１ｆを一つだけ設けたが、これに限られず複数の折り返し用パターン２１ｆを設けても良い。第２実施形態のように折り返し用パターン２１ｆが奇数個の場合は奇数回の折り返しになり、第２実施形態のように片側配線が可能であり、折り返し用パターン２１ｆが偶数個の場合は偶数回の折り返しになり、両側配線が可能である。例えば、折り返し用パターン２１ｆが２個である場合、双方のパターン２１ｆを一部互いに対向するように配置し、対向しない一方に対してアノードパターン２１ａを対向配置し、他方の対向しない部分に対してカソードパターン２１ｂを対向配置する。折り返し用パターン２１ｆの双方が対向する部分の間、双方が対向しない一方の部分とアノードパターン２１ａとの間、及び、双方が対向しない他方の部分とカソードパターン２１ｂとの間に、並列接続用パターン２１ｃを配置する。このようにすることで、第２実施形態と同様に、実装基板２０の長さよりも長い直列回路を形成することができる、密集度を変えずに供給電圧に合わせることができる、直列数を増やすことで電流値を低減することができるといった効果を得ることができる。 (4) In the second embodiment, only one folding pattern 21f is provided. However, the present invention is not limited to this, and a plurality of folding patterns 21f may be provided. When the number of folding patterns 21f is odd as in the second embodiment, the number of times of folding is odd, and one-side wiring is possible as in the second embodiment, and when the number of folding patterns 21f is even, the number of times is even. It is possible to wire on both sides. For example, when there are two folding patterns 21f, both of the patterns 21f are arranged so as to face each other, the anode pattern 21a is arranged so as to face one that does not face, and the other part that does not face The cathode pattern 21b is disposed to face the cathode pattern 21b. A pattern for parallel connection between the portions where the folding patterns 21f are opposed to each other, between one portion where both are not opposed to the anode pattern 21a, and between the other portion where both are not opposed to the cathode pattern 21b. 21c is arranged. By doing so, as in the second embodiment, a series circuit longer than the length of the mounting substrate 20 can be formed, the number of series can be adjusted to match the supply voltage without changing the density. Thus, an effect that the current value can be reduced can be obtained.

（５）第１及び第２実施形態では、位置決めマーク２３として、配線パターン２１に切欠き部を設けたが、これに限定されない。すなわち、位置決めマーク２３としては、各ＬＥＤチップ１０に対して設けられていれば良く、種々の態様が考えられる。例えば、配線パターン２１上に、ＬＥＤチップ１０が嵌め込めるような枠状体を各ＬＥＤチップ１０に対して設けるようにしても良いし、配線パターン２１上に十字や点などの形状をプリントするようにしても良い。但し、これらの場合は、別途部材や別工程が必要になる。 (5) In the first and second embodiments, the wiring pattern 21 is provided with the notch as the positioning mark 23, but the present invention is not limited to this. That is, the positioning mark 23 only needs to be provided for each LED chip 10, and various modes are conceivable. For example, a frame-like body on which the LED chip 10 can be fitted may be provided on the wiring pattern 21 for each LED chip 10, or a shape such as a cross or a dot may be printed on the wiring pattern 21. Anyway. However, in these cases, a separate member or a separate process is required.

また、配線パターン２１の一部を用いるようにしても良い。例えば、図１０（ａ）に示すように、配線パターン２１の片側の縁に凸部２３’を複数形成しておく。凸部２３’をＬＥＤチップ１０のアノード電極１１と同一形状に形成しておき、アノード電極１１がこの凸部２３’と一致するように配置することで縦横２方向の位置決めが実現できる。また、図１０（ｂ）に示すように、アノードパターン、カソードパターン、及び並列接続用パターンの何れか二つの間に、位置決め用のパターン２３’’を設けても良い。図１０に示した何れの位置決めマークも、配線パターン２１を形成する際のエッチング等の処理により配線パターン２１と一緒に形成できるので、作業の効率化、製造コストの低減を図ることができる。   A part of the wiring pattern 21 may be used. For example, as shown in FIG. 10A, a plurality of convex portions 23 ′ are formed on one edge of the wiring pattern 21. The convex portion 23 ′ is formed in the same shape as the anode electrode 11 of the LED chip 10, and positioning in the vertical and horizontal directions can be realized by arranging the anode electrode 11 so as to coincide with the convex portion 23 ′. Further, as shown in FIG. 10B, a positioning pattern 23 ″ may be provided between any two of the anode pattern, the cathode pattern, and the parallel connection pattern. Since any of the positioning marks shown in FIG. 10 can be formed together with the wiring pattern 21 by a process such as etching when forming the wiring pattern 21, work efficiency and manufacturing cost can be reduced.

また、特に図示しないが、第１及び第２実施形態では、位置決めマーク２３として切欠き形状を設けることで実装基板２０の基板基材を露出させるようにしたが、切欠き形状を設けた部分において、実装基板２０自体を貫通させるようにしても良い。   Although not particularly illustrated, in the first and second embodiments, the substrate base material of the mounting substrate 20 is exposed by providing a notch shape as the positioning mark 23. However, in the portion where the notch shape is provided. The mounting substrate 20 itself may be penetrated.

（６）第１及び第２実施形態では、位置決め手段として、凸形状や階段形状、凹形状の位置決めマーク２３としたが、これらに限定されない。ＬＥＤチップ１０が矩形状である場合には、十字形状やＬ字形状の位置決めマークを使用しても良い。これにより、ＬＥＤチップ１０の四隅を十字形状およびＬ字形状の直角部分に当ててより正確に位置決めすることができる。 (6) In the first and second embodiments, the positioning means is the positioning mark 23 having a convex shape, a staircase shape, or a concave shape, but is not limited thereto. When the LED chip 10 has a rectangular shape, a cross-shaped or L-shaped positioning mark may be used. As a result, the four corners of the LED chip 10 can be positioned more accurately by hitting the four corners of the cross shape and the L-shape.

（７）以上、本明細書においては、本発明に係る複数の実施形態及び変形例を説明したが、これらの実施形態の全て又は何れかを組み合わせたものも本発明の範囲に包含される。また、発明の範囲を逸脱しない範囲で、種々の省略や置き換え、変更を行うことができ、これらの実施形態や変形例も本発明の範囲に包含される。 (7) Although a plurality of embodiments and modifications according to the present invention have been described in the present specification, a combination of all or any of these embodiments is also included in the scope of the present invention. Various omissions, replacements, and modifications can be made without departing from the scope of the invention, and these embodiments and modifications are also included in the scope of the present invention.

９ ＬＥＤチップ列
１０ ＬＥＤチップ
１１ アノード電極
１２ カソード電極
１３ ギャップ
２０ 実装基板
２１ 配線パターン
２１’ 配線パターン
２１ａ アノードパターン
２１ｂ カソードパターン
２１ｃ 並列接続用パターン
２１ｄ アノードパターン
２１ｅ カソードパターン
２１ｆ 折り返し用パターン
２１ｇ 並列接続用パターン
２２ ギャップ
２２’ ギャップ
２３ 位置決めマーク
２３ａ〜２３ｄ マーク
２３’ 位置決めマーク
２３’’ 位置決めマーク 9 LED chip array 10 LED chip 11 Anode electrode 12 Cathode electrode 13 Gap 20 Mounting substrate 21 Wiring pattern 21 ′ Wiring pattern 21a Anode pattern 21b Cathode pattern 21c Parallel connection pattern 21d Anode pattern 21e Cathode pattern 21f Folding pattern 21g For parallel connection Pattern 22 Gap 22 'Gap 23 Positioning mark 23a-23d Mark 23' Positioning mark 23 '' Positioning mark

Claims (7)

表面に配線パターンを有する実装基板と、
前記実装基板上に配置され、前記配線パターンに電気的に接続された複数の発光素子と、
を備えたフリップチップ実装方式の発光装置であって、
前記配線パターンは、所定の間隔を保って配置されたアノードパターンとカソードパターンと、これらアノードパターンとカソードパターンの間に、前記両パターンとは所定の間隔を保って配置された並列接続用パターンとを有し、
前記アノードパターンと並列接続用パターンには、複数の発光素子が、各発光素子のアノード電極がアノードパターンに接続し、前記各発光素子のカソード電極が並列接続用パターンに接続するように実装され、
前記並列接続用パターンとカソードパターンには、複数の発光素子が、各発光素子のアノード電極が並列接続用パターンに接続し、前記各発光素子のカソード電極がカソードパターンに接続するように実装され、
前記各発光素子のそれぞれが、前記配線パターンによって隣接する他の発光素子と直列及び並列に接続されていることを特徴とする発光装置。 A mounting board having a wiring pattern on the surface;
A plurality of light emitting elements disposed on the mounting substrate and electrically connected to the wiring pattern;
A flip chip mounting type light emitting device comprising:
The wiring pattern includes an anode pattern and a cathode pattern arranged at a predetermined interval, and a parallel connection pattern arranged between the anode pattern and the cathode pattern at a predetermined interval. Have
In the anode pattern and the parallel connection pattern, a plurality of light emitting elements are mounted such that the anode electrode of each light emitting element is connected to the anode pattern, and the cathode electrode of each light emitting element is connected to the parallel connection pattern,
In the parallel connection pattern and the cathode pattern, a plurality of light emitting elements are mounted such that the anode electrode of each light emitting element is connected to the parallel connection pattern, and the cathode electrode of each light emitting element is connected to the cathode pattern,
Each of the light emitting elements is connected in series and in parallel with other light emitting elements adjacent to each other by the wiring pattern. 前記並列接続用パターンは、前記アノードパターンと前記カソードパターンとの間に、所定の間隔を保って複数配置され、
互いに隣接する前記並列接続用パターンには、複数の発光素子が、各発光素子のアノード電極が一方の前記並列接続用パターンに接続し、前記各発光素子のカソード電極が他方の前記並列接続用パターンに接続するように実装されていることを特徴とする請求項１に記載の発光装置。 A plurality of the parallel connection patterns are arranged with a predetermined interval between the anode pattern and the cathode pattern,
In the parallel connection patterns adjacent to each other, a plurality of light emitting elements, the anode electrode of each light emitting element is connected to one of the parallel connection patterns, and the cathode electrode of each light emitting element is the other of the parallel connection patterns The light emitting device according to claim 1, wherein the light emitting device is mounted so as to be connected to the light emitting device. 前記配線パターンは、折り返し用パターンを更に有し、
前記アノードパターン及び前記カソードパターンは、前記実装基板上の片側に所定の間隔を保って配置され、
前記折り返し用パターンは、前記アノードパターン及び前記カソードパターンの位置とは反対側に、前記アノードパターン及び前記カソードパターンの両方と対向するように配置され、
前記並列接続用パターンは、前記アノードパターンと前記折り返し用パターンとの間、及び、前記折り返し用パターンと前記カソードパターンとの間に、それぞれ所定の間隔を保って配置され、
前記折り返し用パターンと隣接する２つの並列接続用パターンには、複数の発光素子が、各発光素子のアノード電極がその一方の並列接続用パターンに接続し、前記各発光素子のカソード電極が前記折り返し用パターンに接続するように実装され、他の複数の発光素子が、前記発光素子のアノード電極が前記折り返し用パターンに接続し、カソード電極が他方の並列接続用パターンに接続するように実装され、
前記直列の接続が、折り返されて構成されていることを特徴とする請求項１又は請求項２に記載の発光装置。 The wiring pattern further has a folding pattern,
The anode pattern and the cathode pattern are arranged at a predetermined interval on one side on the mounting substrate,
The folding pattern is disposed on the side opposite to the position of the anode pattern and the cathode pattern so as to face both the anode pattern and the cathode pattern,
The parallel connection patterns are arranged at predetermined intervals between the anode pattern and the folding pattern and between the folding pattern and the cathode pattern, respectively.
In the two parallel connection patterns adjacent to the folding pattern, a plurality of light emitting elements, the anode electrode of each light emitting element is connected to one of the parallel connection patterns, and the cathode electrode of each light emitting element is the folded back A plurality of other light emitting elements are mounted such that the anode electrode of the light emitting element is connected to the folding pattern and the cathode electrode is connected to the other parallel connection pattern,
The light-emitting device according to claim 1, wherein the series connection is configured by being folded. 前記配線パターンには、前記各発光素子の位置決め手段が設けられていることを特徴とする請求項１〜請求項３の何れかに記載の発光装置。   The light emitting device according to any one of claims 1 to 3, wherein the wiring pattern is provided with positioning means for each of the light emitting elements. 前記位置決め手段は、前記配線パターンに設けられた切欠き形状であることを特徴とする請求項４に記載の発光装置。   The light emitting device according to claim 4, wherein the positioning unit has a notch shape provided in the wiring pattern. 前記実装基板は、セラミック系基板又は金属基板であることを特徴とする請求項１〜請求項５の何れかに記載の発光装置。   6. The light emitting device according to claim 1, wherein the mounting substrate is a ceramic substrate or a metal substrate. 前記実装基板は、窒化アルミニウム基板であることを特徴とする請求項１〜請求項５の何れかに記載の発光装置。   The light-emitting device according to claim 1, wherein the mounting substrate is an aluminum nitride substrate.
JP2013262681A 2013-12-19 2013-12-19 Light-emitting device Pending JP2015119096A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013262681A JP2015119096A (en) 2013-12-19 2013-12-19 Light-emitting device
PCT/JP2014/079632 WO2015093180A1 (en) 2013-12-19 2014-11-07 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013262681A JP2015119096A (en) 2013-12-19 2013-12-19 Light-emitting device

Publications (1)

Publication Number Publication Date
JP2015119096A true JP2015119096A (en) 2015-06-25

Family

ID=53402536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013262681A Pending JP2015119096A (en) 2013-12-19 2013-12-19 Light-emitting device

Country Status (2)

Country Link
JP (1) JP2015119096A (en)
WO (1) WO2015093180A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050104A (en) * 2015-08-31 2017-03-09 シチズン電子株式会社 Light emitting device
JP2018121793A (en) * 2017-01-31 2018-08-09 株式会社大一商会 Game machine
JP2019046929A (en) * 2017-08-31 2019-03-22 日亜化学工業株式会社 Method for manufacturing substrate, and method for manufacturing light-emitting device
WO2021002573A1 (en) * 2019-07-04 2021-01-07 서울반도체주식회사 Light-emitting module having plurality of light-emitting diode chips connected in series and parallel
WO2022004564A1 (en) * 2020-06-29 2022-01-06 京セラ株式会社 Light-emitting device and illumination device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992938A (en) * 2015-07-20 2015-10-21 深圳市君和光电子有限公司 A flip integrated LED light source
CN110109572B (en) * 2019-05-10 2022-09-09 京东方科技集团股份有限公司 Touch display substrate, manufacturing method thereof and display device
WO2020244784A1 (en) 2019-06-07 2020-12-10 Jenoptik Optical Systems Gmbh Led illumination apparatus

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247748A (en) * 1997-03-03 1998-09-14 Omron Corp Light emitting element and surface light source device equipped therewith
JP2002314138A (en) * 2001-04-09 2002-10-25 Toshiba Corp Light emitting device
US6635902B1 (en) * 2002-05-24 2003-10-21 Para Light Electronics Co., Ltd. Serial connection structure of light emitting diode chip
JP2004090858A (en) * 2002-09-03 2004-03-25 Toyoda Gosei Co Ltd Stop lamp
JP2004288632A (en) * 2003-03-19 2004-10-14 Eastman Kodak Co Series/parallel oled light source
JP2005276979A (en) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd Led source
US20050225973A1 (en) * 2004-04-02 2005-10-13 Gelcore, Llc LED with series-connected monolithically integrated mesas
JP2008535240A (en) * 2005-03-29 2008-08-28 ゼネラル・エレクトリック・カンパニイ Fully fault tolerant architecture for organic electronic devices
JP2011129646A (en) * 2009-12-16 2011-06-30 Panasonic Corp Wiring board for led module, led module, and method of manufacturing wiring board for led module
WO2011142248A1 (en) * 2010-05-14 2011-11-17 Ｎｅｃライティング株式会社 Organic el illumination device
JP2012084733A (en) * 2010-10-13 2012-04-26 Toshiba Lighting & Technology Corp Light-emitting device and lighting apparatus
JP2012089553A (en) * 2010-10-15 2012-05-10 Stanley Electric Co Ltd Light-emitting device
JP2012169264A (en) * 2011-01-25 2012-09-06 Semiconductor Energy Lab Co Ltd Light emitting device
US8272757B1 (en) * 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
US20130037833A1 (en) * 2010-03-31 2013-02-14 Point Engineering Co., Ltd. Optical Device and Method for Manufacturing Same
JP2013080852A (en) * 2011-10-05 2013-05-02 Citizen Electronics Co Ltd Light-emitting module
JP2013089811A (en) * 2011-10-19 2013-05-13 Panasonic Corp Light-emitting device

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247748A (en) * 1997-03-03 1998-09-14 Omron Corp Light emitting element and surface light source device equipped therewith
JP2002314138A (en) * 2001-04-09 2002-10-25 Toshiba Corp Light emitting device
US6635902B1 (en) * 2002-05-24 2003-10-21 Para Light Electronics Co., Ltd. Serial connection structure of light emitting diode chip
JP2004090858A (en) * 2002-09-03 2004-03-25 Toyoda Gosei Co Ltd Stop lamp
JP2004288632A (en) * 2003-03-19 2004-10-14 Eastman Kodak Co Series/parallel oled light source
JP2005276979A (en) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd Led source
US20050225973A1 (en) * 2004-04-02 2005-10-13 Gelcore, Llc LED with series-connected monolithically integrated mesas
JP2008535240A (en) * 2005-03-29 2008-08-28 ゼネラル・エレクトリック・カンパニイ Fully fault tolerant architecture for organic electronic devices
US8272757B1 (en) * 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
JP2011129646A (en) * 2009-12-16 2011-06-30 Panasonic Corp Wiring board for led module, led module, and method of manufacturing wiring board for led module
US20130037833A1 (en) * 2010-03-31 2013-02-14 Point Engineering Co., Ltd. Optical Device and Method for Manufacturing Same
WO2011142248A1 (en) * 2010-05-14 2011-11-17 Ｎｅｃライティング株式会社 Organic el illumination device
JP2012084733A (en) * 2010-10-13 2012-04-26 Toshiba Lighting & Technology Corp Light-emitting device and lighting apparatus
JP2012089553A (en) * 2010-10-15 2012-05-10 Stanley Electric Co Ltd Light-emitting device
JP2012169264A (en) * 2011-01-25 2012-09-06 Semiconductor Energy Lab Co Ltd Light emitting device
JP2013080852A (en) * 2011-10-05 2013-05-02 Citizen Electronics Co Ltd Light-emitting module
JP2013089811A (en) * 2011-10-19 2013-05-13 Panasonic Corp Light-emitting device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050104A (en) * 2015-08-31 2017-03-09 シチズン電子株式会社 Light emitting device
JP2018121793A (en) * 2017-01-31 2018-08-09 株式会社大一商会 Game machine
JP2019046929A (en) * 2017-08-31 2019-03-22 日亜化学工業株式会社 Method for manufacturing substrate, and method for manufacturing light-emitting device
US10672963B2 (en) 2017-08-31 2020-06-02 Nichia Corporation Method of manufacturing substrate and method of manufacturing light emitting device
WO2021002573A1 (en) * 2019-07-04 2021-01-07 서울반도체주식회사 Light-emitting module having plurality of light-emitting diode chips connected in series and parallel
WO2022004564A1 (en) * 2020-06-29 2022-01-06 京セラ株式会社 Light-emitting device and illumination device

Also Published As

Publication number Publication date
WO2015093180A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
WO2015093180A1 (en) Light-emitting device
JP5197874B2 (en) Light emitting module, light source device, liquid crystal display device, and method for manufacturing light emitting module
TWI467737B (en) Light emitting diode package, lighting device and light emitting diode package substrate
US8872198B2 (en) Luminaire and light-emitting apparatus with light-emitting device
US10164145B2 (en) Method for manufacturing light emitting unit
JP2016021572A (en) Light emission unit and light emission module
TW201538887A (en) Lighting-emitting diode assembly and LED bulb using the same
JP2014107369A (en) Semiconductor light-emitting device
EP2478750B1 (en) Light-source module and light-emitting device
JP5769129B2 (en) Light emitting device and lighting device
JP6565672B2 (en) Light emitting device
JP6026315B2 (en) Light emitting element module
US10147709B2 (en) Light emitting module
JP2010225757A (en) Multi-plane attachment substrate and method for manufacturing semiconductor light-emitting device
TWM495626U (en) Light emitting device with a transparent plate
JP2012134306A (en) Light-emitting device and luminaire using the same
TW201413155A (en) Light emitting device and illuminating device
KR20090001169A (en) Light emitting diode package and array of the same
EP3318109A1 (en) An led lighting device
KR101653394B1 (en) Multi chip type light emitting diode package
KR101287544B1 (en) Cob type led package
CN103715189A (en) Lighting device and illuminating device
CN106169467B (en) Light emitting device
KR20200097359A (en) Semiconductor light emitting device and method for manufacturing the same
JP2007142383A (en) Substrate for mounting light-emitting element, light emitting element mounting package, and surface light source device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605