JP2015099915A - 光電変換素子、及び、光電変換素子の製造方法 - Google Patents

光電変換素子、及び、光電変換素子の製造方法 Download PDF

Info

Publication number
JP2015099915A
JP2015099915A JP2014203923A JP2014203923A JP2015099915A JP 2015099915 A JP2015099915 A JP 2015099915A JP 2014203923 A JP2014203923 A JP 2014203923A JP 2014203923 A JP2014203923 A JP 2014203923A JP 2015099915 A JP2015099915 A JP 2015099915A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
layer
photoelectric conversion
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014203923A
Other languages
English (en)
Other versions
JP6463937B2 (ja
Inventor
健司 菊地
Kenji Kikuchi
健司 菊地
成亨 為村
Shigeaki Tamemura
成亨 為村
和典 宮川
Kazunori Miyakawa
和典 宮川
大竹 浩
Hiroshi Otake
浩 大竹
節 久保田
Setsu Kubota
節 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2014203923A priority Critical patent/JP6463937B2/ja
Publication of JP2015099915A publication Critical patent/JP2015099915A/ja
Application granted granted Critical
Publication of JP6463937B2 publication Critical patent/JP6463937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】良好なpn接合が得られ、暗電流を低減でき、高S/N比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供する。【解決手段】光電変換素子10は、第1電極層2と、第1電極層2に積層されるp型半導体層3と、p型半導体層に積層されるn型半導体層4と、n型半導体層4に積層されるノンドープの酸化ガリウム層5と、ノンドープの酸化ガリウム層5に積層される第2電極層6とを具え、n型半導体層4は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成される。【選択図】図1

Description

本発明は、高S/N比が得られる光電変換素子に関する。
従来より、カルコパイライト型半導体であるCuIn1−xGaSe1−yをp型半導体層に用いた光電変換素子は、主に太陽電池として利用されており、高い光吸収係数、高い量子効率およびエネルギー変換効率、光照射による劣化が少ないといった利点を有している(例えば、非特許文献1、2参照)。
これに対し、膜構造を工夫することで暗電流を低減する光電変換装置が考案されている(例えば、特許文献1)。この光電変換装置のように、カルコパイライト型半導体をイメージセンサなどの目的で電界印加動作させる例は少なく、n型半導体層としては、太陽電池で主流である硫化カドミウム(CdS)が使用されている(例えば、特許文献1)。
Jpn.J.Appl.Phys. vol.32, Suppl.32-3, pp.113-115 (1993) 東京農工大学 博士論文「三元化合物半導体の光デバイスへの応用」田中 克、平成八年
特開2007−123720号公報
しかしながら、非特許文献1、2記載のカルコパイライト型半導体を光電変換層に用いた光電変換素子では、例えばイメージセンサのように電界印加動作をする場合には、暗電流が増大するため、イメージセンサとしての十分なS/N特性を得ることはできなかった。
また、特許文献1記載の光電変換装置は、n型半導体層にカドミウムを使用するという点で好ましくない。また、硫化カドミウムのバンドギャップが2.4eVであるため、青色光を吸収してしまい、可視光イメージセンサとしても好ましくない。
また、n型半導体層にワイドギャップn型半導体を適用して、暗電流を低減する場合に、ワイドギャップn型半導体の均一性が不十分であると、良好なpn接合を得ることが困難になり、逆バイアス電圧を印加したときに、電圧が増大すると暗電流を抑えきれなくなるおそれがある。
そこで、本発明は、良好なpn接合が得られ、暗電流を低減でき、高S/N比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供することを目的とする。
本発明の一局面の光電変換素子は、第1電極層と、前記第1電極層に積層されるp型半導体層と、前記p型半導体層に積層されるn型半導体層と、前記n型半導体層に積層されるノンドープの酸化ガリウム層と、前記ノンドープの酸化ガリウム層に積層される第2電極層とを具え、前記n型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成される。
暗電流を低減し、良好なpn接合が得られ、暗電流を低減でき、高S/N比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供できるという特有の効果が得られる。
実施の形態の光電変換素子10の断面を示す図である。 実施の形態の光電変換素子10の暗電流−電圧特性を示す図である。 実施の形態の光電変換素子10の逆バイアス時における光電流(暗電流)−電圧特性を示す図である。 実施の形態の光電変換素子10の量子効率の照射光波長依存性を示す図である。 p型半導体層3の表面の変質の有無による暗電流特性の違いを示す図である。
以下、本発明の光電変換素子、及び、光電変換素子の製造方法を適用した実施の形態について説明する。
図1は、実施の形態の光電変換素子10の断面を示す図である。
実施の形態の光電変換素子10は、基板1、電極2、p型半導体層3、n型半導体層4、ノンドープ酸化ガリウム層5、及び電極6を含む。
実施の形態は、p型半導体層3にカルコパイライト型半導体を使用し、光電変換素子のn型半導体層4にワイドギャップn型半導体である酸化ガリウム(Ga)を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させることで、暗電流を低減させ、かつ可視光に感度をもつ光電変換素子10を提供することを目的とする。
基板1は、例えば、ガラス基板を用いることができる。光電変換素子10は、図1における上側又は下側のどちらから光を入射させてもよい。例えば、上側から光を入射させる場合は、電極6には透光性のある電極であることが要求されるが、基板1は透明でなくてもよい。この場合には、基板1として、例えば、シリコン基板等を用いてもよい。
また、下側から光を入射させる場合は、基板1及び電極2は透光性のある基板及び電極であることが要求されるが、電極6は透明でなくてもよい。なお、基板1、電極2、及び電極6がすべて透光性を有するように構成されてもよい。
電極2は、例えば、金、又は、モリブデン、タングステン、タンタルなどの薄膜電極を用いることができる。電極2は、負極性電極として用いられる。電極2は、第1電極層の一例である。
例えば、金薄膜は、蒸着法で基板1の表面に作製すればよく、モリブデン、タングステンン、タンタル薄膜は、スパッタ法等で基板1の表面に作製すればよい。金薄膜やモリブデン、タングステン、タンタル薄膜に透光性を持たせたい場合は、透光性を確保できる程度に薄い膜厚にすればよい。また、電極2として、蒸着法等によって形成されるITO(Indium Tin Oxide)膜を用いてもよい。なお、電極2は、導電膜で構成されていればよいため、ここに記載する材料のものに限定されない。
p型半導体層3は、カルコパイライト型半導体(例えば、CuIn1−xGaSe1−y等)で構成される。ここで、CuIn1−xGaSe1−yにおけるxは0〜1(0≦x≦1)、yは0〜1(0≦y≦1)である。
カルコパイライト型半導体によるp型半導体層3は、例えば、多元蒸着法、MBE法(三段階法)、スパッタリング法等で電極2の上に形成することができ、膜厚は、例えば、0.5μm〜3μm程度である。
p型半導体層3には、電極2と電極6との間で直流電圧が印加される。直流電圧は、電極2を負極性電極とし、電極6を正極性電極とする向きに、電極2と電極6との間に直流電源を接続することによって印加することができる。
n型半導体層4は、電極6からp型半導体層3への正孔の注入を阻止する(抑制する)層であり、酸化ガリウム(Ga)層で構成される。p型半導体層3として用いるカルコパイライト型半導体層は、キャリア濃度が1015〜1017 /cm-3と酸化ガリウムと比較して高いため、実施の形態1では、n型半導体層4として用いる酸化ガリウム(Ga)膜のキャリア濃度を高くしている。n型半導体層4として用いる酸化ガリウム(Ga)膜のバンドギャップは、一例として、4.9eV程度である。
このようにキャリア濃度の高い酸化ガリウム(Ga)層は、例えば、パルスレーザ蒸着法でp型半導体層3の上に形成することができる。n型半導体層4の膜厚は、例えば、0.01μm〜1μm程度である。キャリア濃度の高い酸化ガリウム(Ga)層をパルスレーザ蒸着法で形成するのは、結合エネルギーが高く、真空蒸着法やスパッタリング法では形成が難しいためである。
n型半導体層4をパルスレーザ蒸着法(PLD: Pulse Laser Deposition)で成膜するときは、ターゲット材料としてはSnOを0%〜10%含有するGaを使用する。また、パルスレーザ蒸着法で使用するパルスレーザの周波数は、例えば、1Hz以下とすることが望ましい。1Hz以下のように低いパルス周波数のレーザを使用することで、n型半導体層4として成膜される錫ドープ酸化ガリウム(錫ドープGa)膜の透過率および、均一性が向上し、光電変換素子の量子効率を向上させることができる。
また、n型半導体層4の成膜時の基板温度は室温から800℃、酸素分圧を0Pa〜1Paとするのがよい。ターゲット材料としてはSnOを0%〜10%含有するGaを用いることにより、n型半導体層4として用いる酸化ガリウム(Ga)層にSnを注入することができる。
また、不純物はSnに限らず、例えば、Ge、Si、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、又はWのうちの少なくとも一つの元素を用いてもよい。また、Snとともに、これらのうちのいずれかの元素を用いてもよい。
また、n型半導体層4として用いる酸化ガリウム(Ga)層のキャリア濃度を高くするためには、不純物を注入する代わりに、酸素欠陥を含む酸化ガリウム(Ga)層を形成してもよい。
上述のように、n型半導体層4として用いる酸化ガリウム(Ga)層のキャリア濃度を増大させているのは、p型半導体層3として用いるカルコパイライト型半導体層のキャリア濃度とのバランスを取ることにより、空乏層をカルコパイライト型半導体層の側にシフトさせるためである。
不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム(Ga)層のキャリア濃度は1010cm−3程度以下であるのに対して、カルコパイライト型半導体層のキャリア濃度は1015〜1017cm−3程度であるため、キャリア濃度に大きな差がある。
このような状態では、キャリア濃度が増大されていない酸化ガリウム(Ga)層(n層)と、カルコパイライト型半導体層(p層)とを接合しても、空乏層は酸化ガリウム(Ga)層(n層)の内部に主体的に形成される。
実施の形態では、空乏層をカルコパイライト型半導体層に拡げて分光感度を可視光側にシフトさせるために、n型半導体層4として用いる酸化ガリウム(Ga)層のキャリア濃度を増大させている。
p型半導体層3の上にn型半導体層4を積層形成する際には、p型半導体層3の表面を大気暴露させないようにすることが好ましい。p型半導体層3の表面を大気暴露させることなくn型半導体層4を形成することで、p型半導体層3表面の変質を抑制することができ、大気暴露させた場合よりも暗電流を低減できる。なお、このようにp型半導体層3の表面を大気暴露させることなく変質を抑制することの効果については、図5を用いて後述する。
ノンドープ酸化ガリウム層5は、n型半導体層4の上に積層される。ノンドープ酸化ガリウム層5は、例えば、スパッタリング法、パルスレーザ蒸着法等で形成すればよく、膜厚50〜400nmのノンドープ酸化ガリウム(Ga)を形成すればよい。ノンドープ酸化ガリウム層5は、n型半導体層4(不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム(Ga)層)よりも導電性がかなり低いため、半導体よりも絶縁体に近い。このため、ノンドープ酸化ガリウム層5を所謂半絶縁性を有する半絶縁層として取り扱うことができる。
ノンドープ酸化ガリウム層5の成膜時の基板温度は室温から400℃の範囲、酸素分圧は0Pa〜1Paの範囲に設定することが望ましい。ノンドープ酸化ガリウム層5の成膜条件は、その比抵抗が例えば1011Ωcm以上の範囲に入るように適宜設定すればよい。
電極6は、例えば、ITO膜で構成される。ITO膜は、蒸着法等によってノンドープ酸化ガリウム層5の上に形成される。電極6は、正極性電極として用いられる。電極6は、第2電極層の一例である。
また、電極6としては、電極2と同様に、金薄膜など他の金属薄膜を用いてもよい。なお、電極2は、高い可視光透過率は必ずしも必要ではなく、導電性材料で構成されていればよいため、ここに記載する材料のものに限定されない。
図2は、実施の形態の光電変換素子10の暗電流−電圧特性を示す図である。図2に示す暗電流(Dark)−電圧特性は、p型半導体層3としてCuIn0.48Ga0.522膜、n型半導体層4として錫をドープしたGa膜、ノンドープ酸化ガリウム層5としてノンドープGa膜(半絶縁層)を含む光電変換素子10によって得られた特性である。
CuIn0.48Ga0.522膜(p型半導体層3)は、スパッタリング法で成膜しており、膜厚は1μm、基板1を加熱せずに成膜を行った。
錫ドープGa(n型半導体層4)を成膜するためのパルスレーザ蒸着法による基板温度は300℃で、錫ドープGa(n型半導体層4)の膜厚は50nmである。
ノンドープGa膜(ノンドープ酸化ガリウム層5)は、パルスレーザ蒸着法で成膜しており、基板温度は室温、膜厚は100nmである。
このような作製条件で作製した光電変換素子10は、図2に示すように、明瞭な整流特性を示した。このような特性より、光電変換素子10の内部で良好なpn接合が得られていることが確認できる。例えば、ノンドープ酸化ガリウム層5のように高抵抗の半絶縁層を設けない場合に、p型半導体層3の膜質が悪くてピンホール等が生じていると、ピンホール等による電極間の導通によって電極2と電極6とが(ごく薄いn型半導体層4を介して)部分的に導通し、良好なpn接合が得られないおそれがある。
これに対して、実施の形態の光電変換素子10では、p型半導体層3及びn型半導体層4の積層体と、電極6との間にノンドープ酸化ガリウム層5を設けることにより、p型半導体層3にピンホール等が存在し、このピンホール等による電極間の導通が生じていても、半絶縁層としてのノンドープ酸化ガリウム層5でピンホール等を覆うことができる。このため、光電変換素子10の内部に良好なpn接合を得ることができ、図2に示すような明瞭な整流特性が得られたものと考えられる。
図3は、実施の形態の光電変換素子10の逆バイアス時における光電流(暗電流)−電圧特性を示す図である。図3における横軸の電圧値は逆バイアスの電圧値を示しており、逆バイアスの向きは、電極6を基準として電極2に正電圧を印加する向きである。また、図3には、青(Blue)、緑(Green)、赤(Red)の3つの波長帯域に分けた光電流と、暗電流(Dark)と線種を分けて示す。
また、図3に示す光電流(暗電流)−電圧特性は、p型半導体層3としてCuIn0.48Ga0.522膜、n型半導体層4として錫ドープGa膜、ノンドープ酸化ガリウム層5としてノンドープGa膜(半絶縁層)を含む光電変換素子10において、逆バイアスを印加した時に得られた光電流(暗電流)−電圧特性である。
逆バイアスとしての印加電圧が3Vを超えたあたりから信号電流が急激に増大しており、光生成電荷のアバランシェ増倍現象が始まっていることが分かる。一方、暗電流の増倍現象は、信号電流よりも印加電圧を要していることがわかる。アバランシェ増倍は、電荷のインパクトイオン化による現象であるが、インパクトイオン化を引き起こす電荷が暗時には非常に少ないためだと考えられる。
図4は、実施の形態の光電変換素子10の量子効率の照射光波長依存性を示す図である。図4に示す量子効率の照射光波長依存性は、p型半導体層3としてCuIn0.48Ga0.522膜、n型半導体層4として錫ドープGa膜、ノンドープ酸化ガリウム層5としてノンドープGa膜(半絶縁層)を含む光電変換素子10において得られた特性である。また、図4には、逆バイアスを0V、1V、2V、3V、3.5V、4Vに設定した場合の量子効率の照射光波長依存性を示す。
ここでは、p型半導体層3としてのCuIn0.48Ga0.522膜(CIGS膜)をスパッタリング法で成膜しているため、組成ずれや結晶性の不良があることから、印加電圧0Vの最大量子効率は約5%と低い値であるが、印加電圧3.5Vでは、光生成電荷のアバランシェ増倍現象により可視光全域で量子効率は100%を超えることがわかる。
このように、実施の形態の光電変換素子10では、10V以下の低電圧で光生成電荷のアバランシェ増倍現象を起こすことができる。
以上、実施の形態の光電変換素子10は、p型半導体層3にカルコパイライト型半導体を使用し、光電変換素子のn型半導体層4にワイドギャップn型半導体である酸化ガリウム(Ga)を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させ、さらに、p型半導体層3及びn型半導体層4の積層体と、電極6との間にノンドープ酸化ガリウム層5を設けることによって実現される。
そして、このような光電変換素子10を用いることにより、暗電流を低減し、可視光に感度を持ち、良好なpn接合を有し、アバランシェ増倍による高い量子効率を得ることができる。
例えば、ノンドープ酸化ガリウム層5のような半絶縁層を設けない場合に、p型半導体層3の膜質が悪くてピンホール等が生じていると、電極2と電極6とが部分的に導通し、良好なpn接合が得られないおそれがある。
しかしながら、実施の形態の光電変換素子10では、p型半導体層3及びn型半導体層4の積層体と、電極6との間に半絶縁層としてのノンドープ酸化ガリウム層5を設けることにより、電極間の導通の原因となるピンホール等を覆うことができ、光電変換素子10の内部に良好なpn接合を形成される結果、明瞭な整流特性とアバランシェ増倍による高い量子効率を得ることができる。
また、実施の形態によれば、10V以下の低電圧で光生成電荷のアバランシェ増倍現象を起こすことができ、高感度センサーへの応用が可能な光電変換素子10を提供することができる。
最後に、p型半導体層3の表面の変質の抑制について評価を行った結果について説明する。図5は、p型半導体層3の表面の変質の有無による暗電流特性の違いを示す図である。ここでは、p型半導体層3とノンドープGa層5との間にn型半導体層4を形成せずに、p型半導体層3の上に直接的にノンドープGa層5を形成した素子で、p型半導体層3の表面の変質の抑制について評価を行った。
p型半導体層3の表面の変質を抑制するという観点からは、p型半導体層3の上に直接的にノンドープGa層5を形成した素子においても、p型半導体層3とノンドープGa層5との間にn型半導体層4を形成した光電変換素子10と同様の効果が得られるからである。
図5に三角形のプロットで示す暗電流特性は、p型半導体層3としてCuIn0.5Ga0.5Se2膜をMBE法(3段階法)で成膜した後、ノンドープGa膜(半絶縁層)をスパッタリング法で成膜した素子において、逆バイアスを印加した時に得られた暗電流−電圧特性である。
また、丸形のプロットで示す比較用の暗電流特性は、CuIn0.5Ga0.5Se2膜をMBE法(3段階法)で成膜した後、一旦、CuIn0.5Ga0.5Se2膜表面を大気暴露させた後に、ノンドープGa層5(半絶縁層)をスパッタリング法で成膜した素子において得られた暗電流−電圧特性である。
両素子におけるp型半導体層3及びノンドープGa層5の成膜条件は次の通りである。p型半導体層3は、MBE装置において、第1段階成膜では、In、Ga、Seをそれぞれボート温度880℃、1000℃、210℃とし、基板温度350℃で12分間成膜した。第2段階成膜では、Cu、Seをそれぞれボート温度1150℃、210℃とし、基板温度を350℃から550℃へ昇温(昇温速度:30℃/分)しながら8分間成膜した。第3段階では、In、Ga、Seをそれぞれボート温度860℃、975℃、210℃とし、基板温度500℃で2分間成膜した。p型半導体層3の膜厚は1μmである。
ノンドープGa層5は、スパッタリング装置において、基板温度25℃、RF出力140W、酸素導入量1sccm、アルゴン導入量13sccmの条件で20分45秒の成膜時間で形成した。ノンドープGa層5の膜厚は100nmである。
図5に示すように、CuIn0.5Ga0.5Se2膜(p型半導体層3)を成膜後、その表面を大気暴露させることなく、真空状態を保ったまま別の成膜室へサンプルを移送し、酸化ガリウム層(Ga層5)を成膜することで、大気暴露によるCuIn0.5Ga0.5Se2膜(p型半導体層3)表面の変質が抑制され、大気暴露させた場合よりも暗電流を低減させることができる。
従って、p型半導体層3とノンドープGa層5との間にn型半導体層4を形成した光電変換素子10においても、同様に、CuIn0.5Ga0.5Se2膜(p型半導体層3)を成膜後、その表面を大気暴露させることなく、真空状態を保ったまま別の成膜室へサンプルを移送し、n型半導体層4を成膜し、さらに、大気暴露させることなく別の成膜室に移送して酸化ガリウム層(Ga層5)を成膜することで、大気暴露によるCuIn0.5Ga0.5Se2膜(p型半導体層3)表面の変質が抑制され、大気暴露させた場合よりも暗電流を低減させた光電変換素子10を作製できる。
n型半導体層4は、ワイドギャップn型半導体である酸化ガリウム(Ga)を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させてあるため、CuIn0.5Ga0.5Se2膜(p型半導体層3)を成膜後、大気暴露させることなく、真空状態を保ったままn型半導体層4を成膜することは、欠陥準位の低減に非常に有効的である。なお、大気暴露させることなくとは、大気よりも減圧された環境(減圧下)で、成膜後のCuIn0.5Ga0.5Se2膜(p型半導体層3)を次の成膜室に移動させることをいう。
以上、本発明の例示的な実施の形態の光電変換素子、及び、光電変換素子の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
10 光電変換素子
1 基板
2 電極
3 p型半導体層
4 n型半導体層
5 ノンドープ酸化ガリウム層
6 電極

Claims (4)

  1. 第1電極層と、
    前記第1電極層に積層されるp型半導体層と、
    前記p型半導体層に積層されるn型半導体層と、
    前記n型半導体層に積層されるノンドープの酸化ガリウム層と、
    前記ノンドープの酸化ガリウム層に積層される第2電極層と
    を具え、
    前記n型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成される、光電変換素子。
  2. 前記n型半導体層を構成する不純物注入によってキャリア濃度が増大された酸化ガリウム層は、Sn、Ge、Si、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、又はWのうちの少なくとも一つの元素が不純物として注入されている、請求項1記載の光電変換素子。
  3. 前記p型半導体層は、カルコパイライト型半導体を主体とする半導体層で構成される、請求項1又は2に記載の光電変換素子。
  4. p型半導体層を成膜する工程と、
    前記p型半導体層を成膜した後に、前記p型半導体層を大気に暴露せずに、前記p型半導体層に、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成されるn型半導体層を成膜する工程と
    を含む、光電変換素子の製造方法。
JP2014203923A 2013-10-18 2014-10-02 光電変換素子、及び、光電変換素子の製造方法 Active JP6463937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014203923A JP6463937B2 (ja) 2013-10-18 2014-10-02 光電変換素子、及び、光電変換素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013216924 2013-10-18
JP2013216924 2013-10-18
JP2014203923A JP6463937B2 (ja) 2013-10-18 2014-10-02 光電変換素子、及び、光電変換素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015099915A true JP2015099915A (ja) 2015-05-28
JP6463937B2 JP6463937B2 (ja) 2019-02-06

Family

ID=53376329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203923A Active JP6463937B2 (ja) 2013-10-18 2014-10-02 光電変換素子、及び、光電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JP6463937B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018172880A1 (en) * 2017-03-24 2018-09-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method thereof
CN110993504A (zh) * 2019-10-14 2020-04-10 西安电子科技大学 基于SiC衬底的Ga2O3薄膜的制备方法及基于SiC衬底的Ga2O3薄膜
CN112951948A (zh) * 2021-01-18 2021-06-11 郑州大学 基于氧化镓能带调控的同质结光电探测器及其制备方法
JP7506872B2 (ja) 2020-06-16 2024-06-27 株式会社ノベルクリスタルテクノロジー アバランシェフォトダイオード

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323733A (ja) * 1999-03-05 2000-11-24 Matsushita Electric Ind Co Ltd 太陽電池
JP2006332373A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 酸化物薄膜太陽電池
JP2009274883A (ja) * 2008-05-12 2009-11-26 Nippon Light Metal Co Ltd 半絶縁性酸化ガリウム単結晶の製造方法
JP2010233406A (ja) * 2009-03-27 2010-10-14 Koha Co Ltd スイッチング制御装置及びショットキーダイオード
JP2011086770A (ja) * 2009-10-15 2011-04-28 Idemitsu Kosan Co Ltd 光電変換素子及びその製造方法
JP2011176090A (ja) * 2010-02-24 2011-09-08 Nippon Light Metal Co Ltd 紫外線センサ、およびその製造方法
WO2011108552A1 (ja) * 2010-03-02 2011-09-09 住友金属鉱山株式会社 積層体およびその製造方法、並びにそれを用いた機能素子
US20120186643A1 (en) * 2009-10-12 2012-07-26 Ewha University-Industry Collaboration Foundation Compound semiconductor solar cells and methods of fabricating the same
JP2012204617A (ja) * 2011-03-25 2012-10-22 Idemitsu Kosan Co Ltd 光起電力素子、及び当該光起電力素子の製造方法
JP2014209538A (ja) * 2013-03-27 2014-11-06 日本放送協会 光電変換素子、及び、光電変換素子の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323733A (ja) * 1999-03-05 2000-11-24 Matsushita Electric Ind Co Ltd 太陽電池
JP2006332373A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 酸化物薄膜太陽電池
JP2009274883A (ja) * 2008-05-12 2009-11-26 Nippon Light Metal Co Ltd 半絶縁性酸化ガリウム単結晶の製造方法
JP2010233406A (ja) * 2009-03-27 2010-10-14 Koha Co Ltd スイッチング制御装置及びショットキーダイオード
US20120186643A1 (en) * 2009-10-12 2012-07-26 Ewha University-Industry Collaboration Foundation Compound semiconductor solar cells and methods of fabricating the same
JP2011086770A (ja) * 2009-10-15 2011-04-28 Idemitsu Kosan Co Ltd 光電変換素子及びその製造方法
JP2011176090A (ja) * 2010-02-24 2011-09-08 Nippon Light Metal Co Ltd 紫外線センサ、およびその製造方法
WO2011108552A1 (ja) * 2010-03-02 2011-09-09 住友金属鉱山株式会社 積層体およびその製造方法、並びにそれを用いた機能素子
JP2012204617A (ja) * 2011-03-25 2012-10-22 Idemitsu Kosan Co Ltd 光起電力素子、及び当該光起電力素子の製造方法
JP2014209538A (ja) * 2013-03-27 2014-11-06 日本放送協会 光電変換素子、及び、光電変換素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018172880A1 (en) * 2017-03-24 2018-09-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method thereof
CN110993504A (zh) * 2019-10-14 2020-04-10 西安电子科技大学 基于SiC衬底的Ga2O3薄膜的制备方法及基于SiC衬底的Ga2O3薄膜
JP7506872B2 (ja) 2020-06-16 2024-06-27 株式会社ノベルクリスタルテクノロジー アバランシェフォトダイオード
CN112951948A (zh) * 2021-01-18 2021-06-11 郑州大学 基于氧化镓能带调控的同质结光电探测器及其制备方法
CN112951948B (zh) * 2021-01-18 2023-01-24 郑州大学 基于氧化镓能带调控的同质结光电探测器及其制备方法

Also Published As

Publication number Publication date
JP6463937B2 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
JP6329660B2 (ja) 光電変換装置
US9691917B2 (en) Back contact having selenium blocking layer for photovoltaic devices such as copper-indium-diselenide solar cells
US20110240123A1 (en) Photovoltaic Cells With Improved Electrical Contact
US8378444B2 (en) Photodiode and method of fabricating photodiode
JP2014017440A (ja) 光電変換素子、及び、イメージセンサ
US20090090618A1 (en) Solar cell and method for manufacturing the same
US8519435B2 (en) Flexible photovoltaic cells having a polyimide material layer and method of producing same
JP6463937B2 (ja) 光電変換素子、及び、光電変換素子の製造方法
Pan et al. Structural, optical and electrical characterization of gadolinium and indium doped cadmium oxide/p-silicon heterojunctions for solar cell applications
US20170243999A1 (en) Solar cell
JP6328018B2 (ja) 光電変換素子および太陽電池
TW201533924A (zh) 多接合型太陽電池
KR101415251B1 (ko) 다중 버퍼층 및 이를 포함하는 태양전지 및 그 생산방법
US8373062B2 (en) Solar cell, and method for producing the solar cell
JP2014209538A (ja) 光電変換素子、及び、光電変換素子の製造方法
KR20140066963A (ko) 태양전지 및 이의 제조방법
JP2019009241A (ja) 太陽電池およびその製造方法
Hsu et al. The Effect of the CdCl2 Heat Treatment on CdSexTe1-x Solar Cells
JP2017084946A (ja) 光電変換素子およびその製造方法
JP7344086B2 (ja) 光電変換素子及びその製造方法並びに積層型撮像素子
JP5980059B2 (ja) 太陽電池
US20160240700A1 (en) Solar Battery
WO2018155349A1 (ja) 太陽電池及びその製造方法
TW200933906A (en) Solar cell with heterojunction and method of manufacturing the same
Sharikadze Grain growth in cadmium selenide thin films for the optimization of CdSe based solar cells

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190107

R150 Certificate of patent or registration of utility model

Ref document number: 6463937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250