JP2015093477A - 画像形成装置及びその制御方法、並びにプログラム - Google Patents

画像形成装置及びその制御方法、並びにプログラム Download PDF

Info

Publication number
JP2015093477A
JP2015093477A JP2013235843A JP2013235843A JP2015093477A JP 2015093477 A JP2015093477 A JP 2015093477A JP 2013235843 A JP2013235843 A JP 2013235843A JP 2013235843 A JP2013235843 A JP 2013235843A JP 2015093477 A JP2015093477 A JP 2015093477A
Authority
JP
Japan
Prior art keywords
unit
time
cpu
power saving
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013235843A
Other languages
English (en)
Inventor
朋博 木村
Tomohiro Kimura
朋博 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013235843A priority Critical patent/JP2015093477A/ja
Priority to US14/539,047 priority patent/US9703316B2/en
Publication of JP2015093477A publication Critical patent/JP2015093477A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Electric Clocks (AREA)
  • Power Sources (AREA)

Abstract

【課題】本発明は、省電力モードにおいて自装置内で正しく時間管理が実施できない環境下でも自装置内の時間管理機能を補正することができ、正確な時間管理を可能とする画像形成装置を提供する。【解決手段】省電力モードの画像形成装置は、ネットワーク上の通信機器から規定時間経過前後の時刻と、自装置内のCPUのクロック入力数の回数とを取得し、その取得した時刻とCPUのクロック入力数の差分から単位時間あたりのクロック入力数を求めることで自装置内の時間管理機能を補正する。この補正は定期的及び周期的に実行される。【選択図】図6

Description

本発明は、画像形成装置及びその制御方法、並びにプログラムに関し、特に、省電力モード時に自装置内で正しく時間計測が実施できない環境下での時間補正が可能な技術に関する。
通信機能を有する情報処理装置(画像形成装置を含む)では、省電力化を図るために、省電力モード時に自装置内のネットワークインターフェースカード(NIC)等に対する電力供給を遮断する技術が知られている(例えば、特許文献1参照)。また、省電力化の一手法として、省電力モードにおいてCPU(Central Processing Unit)のクロック数を落とすなどのクロックゲーティングの技術が用いられることも知られている。省電力モードで一部の電力共有を遮断してNICのみで動作する技術と合わせて、同時にNIC内のCPUをクロックゲーティングすることで、より省電力化を図ることができる。
ところで、情報処理装置の時刻情報を厳密に計測し管理することは、情報処理装置内部のシステムを正常に動作させる上で欠かせない処理である。情報処理装置は、上述したように、時刻情報の厳密な管理により、指定時刻でのジョブの自動実行や省電力省電力モードから復帰するなど、時刻に依存した処理も正確に実行することができる。一般的な情報処理装置における時間計測の手段としては、CPUおよびRTC(Real Time Clock)が用いられている。一般的にRTCは、システムへの電力供給が限定された状況下での時間計測を担当し、前記の状況下でも駆動する。そのために一次電池などの予備電源が付随した構成となっている。一方で、CPUおよびRTCを用いない場合の時間管理の方法として、情報処理装置をネットワークに接続し、ネットワーク上にある他のサーバから時刻情報を取得する技術などもある(例えば、特許文献2参照)。
特開2007−276341号公報 特開2003−156579号公報
しかしながら、CPUをクロックゲーティングした場合、CPUのクロック間隔が不安定になり、CPUのタイマが揺らぐ(一定間隔で正確にタイマが刻めない)問題ある。また一般的に、NICのような小規模回路で構成されるLSI(Large Scale Integration)はRTCを備えないことも多く、RTCからも正しく時間できないこともある。つまり、省電力モード時にNICだけで動作する情報処理装置において、RTCを持たないNICのような小規模回路に対してCPUをクロックゲーティング適用した場合には、正しく時間を計測できないという課題がある。また、NICがRTCを持つ場合においても、RTCは一次電池から電力供給を受けるため、電池切れの場合は同様の問題が生じる。
また、上述した状況下においては、省電力モードにおける時間管理が正しく処理できないため、指定時刻でのジョブの自動実行や省電力省電力モードから復帰するなどの時刻に依存した処理が正しく実行できないといった不都合が生じる。
本発明は、上記問題に鑑みて成されたものであり、省電力モードにおいて自装置内で正しく時間計測が実施できない環境下でも自装置内の時間管理機能を補正することができ、正確な時間管理を可能とする技術を提供することを目的とする。
上記目的を達成するために、本発明の画像形成装置は、ネットワーク上の通信機器と通信を行うことが可能な画像形成装置であって、動作時の電力を制御しない通常モード時に前記通信機器との間でパケットデータの送受信を行う第1の通信手段と、前記通常モードより低電力で動作する省電力モード時に前記通信機器との間でパケットデータの送受信を行う第2の通信手段と、前記省電力モード時に前記第2の通信手段により前記通信機器から現在時刻を取得する取得手段と、前記省電力モード時のCPUクロックの入力数をカウントアップして管理する管理手段と、前記取得手段により取得された現在時刻と、前記管理手段により管理されるCPUクロックの入力数から単位時間あたりのクロック入力数を算出して時間管理機能を補正する補正手段とを備えることを特徴とする。
本発明によれば、省電力モードにおいて自装置内で正しく時間計測が実施できない環境下でも、ネットワーク上のサーバ機能を用いることで、省電力モードにおける時間管理機能を補正することが可能となる。
本発明の第1実施形態に係る通信装置が接続されたネットワーク環境の一例を示す図である。 図1における画像形成装置110の内部構造の概略を示す構造図である。 図2におけるコントローラユニット111の構成を示すブロック図である。 CPU301が実行するプログラムのソフトウェア構成を示すブロック図である。 コントローラユニット111がディープスリープモードへ移行する際の処理を示すフローチャートである。 ディープスリープモードにおけるネットワーク部308の時刻管理機能による補正処理を示すフローチャートである。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
[第1の実施形態]
第1実施形態では、現在時刻を取得する機能として、SNTP(Simple Network Time Protocol)を用いた場合について説明する。なお、以下の実施形態では、現在の時刻を取得する機能にSNTPを利用しているが、これに限定されるものでなく、他の方法や機能であっても構わない。
図1は、本発明の第1実施形態に係る通信装置が接続されたネットワーク環境の一例を示す図である。
図1において、LAN(Local Area Network)130には、画像の出力機能を有する画像形成装置110と、現在時刻の取得先としてのSNTPサーバ120(通信機器)と、AutoIPで動作するPC140とが接続されている。
画像形成装置110は、画像形成装置110のユーザが各種の操作を行うための操作部115と、操作部115からの指示に従って画像情報を読み取るスキャナ部113と、画像データを用紙に印刷するプリンタ部112とを有する。また、画像形成装置110は、操作部115及びLANを介して受信した指示に基づいてスキャナ部113及びプリンタ部112を制御するコントローラユニット111とを備える。さらに、画像形成装置110の各部に電源の供給を行う電源供給部114を備える。
図2は、図1における画像形成装置110の内部構造の概略を示す構造図である。
図2において、スキャナ部113は、原稿を載置する原稿台ガラス201と、原稿台ガラス201の所定位置に順次原稿を送る原稿自動送り装置242と、原稿台ガラス201の上に載置された原稿を主走査方向に露光走査する。そして、スキャナ部113は、原稿照明ランプ202、走査ミラー203、原稿台ガラス201の下方に設置された走査ユニット247、走査ミラー203の反射光をCCDユニット206に向けて反射する走査ミラー204、205を備える。また、走査ユニット247の1/2の速度で副走査方向に走査する走査ユニット248と、走査ミラー205の反射光を受光して結像する結像レンズ207を備える。そして、結像された像を、例えば8ビットのデジタル画像信号に変換するCCDから構成された撮像素子208、及び撮像素子208を駆動するCCDドライバ209とを有するCCDユニット206とを備える。
コントローラユニット111は、操作部115からの指示が入力され、撮像素子208から出力された画像信号に基づいて画像データを生成することや、装置全体の制御を行う。
プリンタ部112は、感光ドラム210と、コントローラユニット111で生成された画像データに基づいて感光ドラム210を露光して静電潜像を形成する。例えば半導体レーザー等で構成された露光部217と、黒色の現像剤であるトナーを収容すると共に、感光ドラム210上の静電潜像をトナーで現像する現像器118を備える。また、感光ドラム210上の現像されたトナー像に転写前に高電圧をかける転写前帯電器219を備える。
プリンタ部112は、また、手差しトレイ220と、用紙を格納する給紙ユニット222,224,242,244とを備える。また、手差しトレイ220上の用紙や給紙ユニット222,224,242,244内に格納された用紙を夫々給送する給送ローラ221,223,225,243,245を備える。また、プリンタ部112は、給送ローラ221,223,225,243,245から給送された用紙を感光ドラム210に給紙するレジストローラ226とを備える。給送ローラ221,223,225,243,245は、手差しトレイ220上の用紙や給紙ユニット222,224,242,244内に格納された用紙をレジストローラ226の位置で一旦停止させる。そして、感光ドラム210上の現像されたトナー像との書き出しタイミングをとるように給送する。
プリンタ部112は、さらに、感光ドラム210上の現像されたトナー像を給送される用紙に転写する転写帯電器227と、感光ドラム210からトナー像が転写された用紙を感光ドラム210から分離する分離帯電器228を有する。また、プリンタ部112は、分離した用紙を後述する定着器230に搬送する搬送ベルト229と、転写されずに感光ドラム210に残ったトナーを回収するクリーナー211とを備える。また、感光ドラムを徐電する前露光ランプ212と、感光ドラム210を一様に帯電する1次帯電体213を備える。
プリンタ部112は、トナー像の転写がなされた用紙にトナー像を定着させる定着器230と、トナー像が定着された用紙をフラッパ231を介して受容するソーター232とを備える。また、トナー像の定着された用紙をフラッパ231及び給送ローラ233〜236を介して受容する中間トレイ237を備える。また、中間トレイ237内の用紙を再度感光ドラム210に給送する再給紙ローラ238とを備える。フラッパ231は、トナー像の定着がなされた用紙の給送先をソーター232と中間トレイ237の間で切換えるように構成され、給送ローラ233〜236は、トナー像の定着がなされた用紙を非反転(多重)又は反転(両面)するように構成されている。
図3は、図2におけるコントローラユニット111の構成を示すブロック図である。
図3において、コントローラユニット111は、スキャナ部113、プリンタ部112、LAN130、及び公衆回線に接続され、画像データやデバイス情報の入出力を行うためのコントローラである。
コントローラユニット111は、LAN130を介してLAN上のコンピュータ端末から受信した印刷ジョブに含まれるPDLコードをビットマップイメージに展開するラスタイメージプロセッサ(RIP)310を有する。また、コントローラユニット111は、スキャナ部113から入力された画像データに対し補正、加工、編集を行うスキャナ画像処理部311を有する。また、コントローラユニット111は、プリンタ部112で出力(印刷)される画像データに対して補正、解像度変換等を行うプリンタ画像処理部312と、画像データの回転を行う画像回転部313とを有する。
また、コントローラユニット111は、多値画像データはJPEG、2値画像データはJBIG、MMR、又はMHの圧縮伸張処理を行う画像圧縮部314とを有する。また、コントローラユニット111は、スキャナ部113及びプリンタ部112とコントローラユニット111を接続して画像データの同期系/非同期系の変換を行うデバイスI/F315を有する。更に、これらを互いに接続して画像データを高速で転送する画像バス318とを備えている。
コントローラユニット111は、また、画像形成装置110を制御する制御部としてのCPU301を有する。CPU301は、ネットワーク部308を制御する。また、コントローラユニット111は、CPU301が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもあるRAM306とを有する。
また、コントローラユニット111は、操作部115とのインタフェース部で、操作部115に表示する画像データを操作部115に対して出力する。また、操作部115から本システム使用者が入力した情報をCPU301に伝える役割をする操作部I/F307を有する。また、コントローラユニット111は、LAN130に接続され、SNTPサーバ120やLAN130上の他の通信端末(例えばPC140)との通信(送受信)を行うネットワーク部308を有する。また、公衆回線に接続され、外部のファクシミリ装置とのデータの通信(送受信)を行うモデム部309を有する。ネットワーク部308は、LAN130上のコンピュータ端末からデータを受信するとともに、受信したデータを処理するものである。また、コントローラユニット111は、CPU301が実行するブートプログラムが格納されているROM302と、システムソフトウェア、画像データ、ソフトウェアカウンタ値などを格納するハードディスクドライブ(HDD)303を備える。また、スキャナ部113及びプリンタ部112のCPUと夫々通信を行うスキャナ・プリンタ通信I/F305と、これらを互いに接続するシステムバス317とを備える。
コントローラユニット111は、システムバス317及び画像バス318を接続しデータ構造を変換するバスブリッジであるイメージバスI/F304とを備える。さらに、電源供給部114から電力供給ライン319を介して受容したDC電源を電力供給ライン320、321を介してコントローラユニット111の所定の回路要素に供給する電源ON/OFF部316を備える。電源ON/OFF部316は、ネットワーク部308から制御信号線2023を介して受信した制御信号及びCPU301から制御信号線322を介して受信した制御信号に基づいて制御される。電源ON/OFF部316は、電力供給ライン320、321を選択的にON/OFFする。電力供給ライン320は、CPU301、ROM302、HDD303、イメージバスI/F304、スキャナ・プリンタ通信I/F305に接続される。また、電力供給ライン320は、デバイスI/F315、画像回転部313、画像圧縮部314、RIP310、スキャナ画像処理部311及びプリンタ画像処理部312に接続される。電力供給ライン321は、RAM306、操作部I/F307、ネットワーク部308及びモデム部309に接続されている。
図1における画像形成装置110は、LAN130に接続された通信端末(例えばPC140)から送信された印刷ジョブに基づいて以下のように印刷処理を実行する。CPU301は、LAN130に接続された通信端末からネットワーク部308を介して受信した画像データである印刷データをRAM306に記憶させる。そして、この画像データを、イメージバスI/F304を介してRIP310に供給される。RIP310は、この画像データ(PDLコード)をビットマップデータに展開する。画像圧縮部314は、このビットマップデータに圧縮処理を行ってHDD303に蓄積する。
HDD303に蓄積された画像データ(圧縮されたビットマップデータ)は、イメージバスI/F304を介して画像圧縮部314に供給される。画像圧縮部314は、供給された画像データ(圧縮されたビットマップデータ)を伸張する。プリンタ画像処理部312は、プリンタの補正及び解像度変換等を行う。画像回転部313は、必要な場合に画像データに回転処理を施す。続いて、各種処理を施された画像データは、印刷データとしてデバイスI/F315を介してプリンタ部112に送出され、プリンタ部112によって用紙に印刷処理がなされる。
画像形成装置110は、省電力モードの1つであるディープスリープモードで動作可能である。動作時の電力を制限しない通常モードでは、電源供給部114は、電力供給ライン319を介して電源ON/OFF部316に電力供給する。そして、CPU301は、電力供給ライン320及び電力供給ライン321が各々ONとなるように電源ON/OFF部316を制御する。このとき、CPU301とネットワーク部308の双方に電源供給部114から電力が供給される。
ディープスリープモードでは、電源供給部114は、電力供給ライン319を介して電源ON/OFF部316に電力供給する。そして、CPU301は、電力供給ライン320がOFF及び電力供給ライン321がONとなるように電源ON/OFF部316を制御する。このとき、コントローラユニット111のCPU301を含む主要回路要素に対する電力供給は遮断されるので、画像形成装置110の消費電力は大幅に低減できる。
ネットワーク部308がLAN130上のコンピュータ端末から印刷ジョブ等のデータを受信したとき、ネットワーク部308は、通常モードへ復帰すべく、電源ON/OFF部316を制御する。
なお、ディープスリープモードでは、CPU301に対する電力供給は遮断されるものとしたが、他の態様であってもよい。例えば、CPU301に対する電力供給を通常モードより低減させるようにしてもよい。この場合、CPU301はディープスリープモードにおいては、通常モード時に較べて実行できる処理が制限されるものとする。制限される処理には、ネットワーク部308がLAN130上のコンピュータ端末から受信したデータの処理が少なくとも含まれる。
また、ディープスリープモードのとき、RAM306には、電源供給部114から電力が供給されているので、RAM306はセルフリフレッシュ動作を行って、システムプログラムをバックアップしている。
また、ネットワーク部308によって、電力供給モードを省電力モードの1つであるディープスリープモードから通常モードへ切り替える処理がなされているが、他の態様であってもよい。具体的には、ネットワーク部308に限らず、モデム部309又は操作部I/F307によってディープスリープモードから通常モードへの切り替えがなされてもよい。前者の場合は、公衆回線を使用するファクシミリ通信が可能となり、後者の場合は、操作部115を使用するユーザからの指示受けが可能となる。
画像形成装置110は、ディープスリープモードから通常モードへの復帰を以下のように行う。
ネットワーク部308が、例えばPC140から印刷ジョブを受信すると、印刷ジョブとして受信されたパケット中に、自装置に固有の物理的アドレスに対応するデータシーケンスが含まれているか否かを解析する。ネットワーク部308は、自装置に対応するデータシーケンスを検出すると、電力供給ライン321をONにするよう制御信号線2023を介して電源ON/OFF部316を制御し、CPU301を起動させる。このとき、CPU301は、CPU301が起動した要因が、ディープスリープモードから通常モードへの復帰によるものか否かを電源ON/OFF部316より判断する。そして、ディープスリープモードから通常モードへの復帰によるものと判断したときは、起動シーケンスを開始する。このとき、CPU301は、システムプログラムをHDD303からRAM306にダウンロードするシーケンスは省き、ディープスリープモード移行時にRAM306にバックアップされたシステムプログラムを利用する。これにより、通常モードとなったコントローラユニット111は、LAN130上のコンピュータ端末からの印刷ジョブに応答して、プリンタ部112に印刷出力を開始させる。
ネットワーク部308は、CPU3081、MAC/PHY3082、バスI/F3083、ROM3084、RAM3085を有し、各々はバスを介して接続されている。また、ネットワーク部308は、バスI/F3083を介してシステムバス317に接続されている。MAC/PHY3082は、LAN130上の通信機器との間でパケットデータの送受信を行う通信手段として機能する。また、CPU3081は、MAC/PHY3082を制御する。
ROM3084には、WOL(Wake On LAN)パターンが記憶されている。CPU3081は、画像形成装置110がディープスリープモードで動作している際には、LAN130を介してMAC/PHY3082が受信したパケットが、ROM3084に記憶されたWOLパターンに一致しているか否かを判断する。CPU3081は、MAC/PHY3082が受信したパケットがWOLパターンと一致すると判断した場合、電源ON/OFF部316が電力供給ライン320を介してCPU301等への電力供給を再開させるため、電源供給部114に指示を出す。これにより、画像形成装置110は、ディープスリープモードから通常状態へ移行する。なお、上述したWOLパターンの判断処理は、ディープスリープからの復帰を判断する第2の判定手段として機能する。
また、ROM3084には代理応答パターンが記憶されている。RAM3085には、代理応答パターンに対応付けられた応答データが記憶されている。この応答データには、例えば、画像形成装置110のステータス情報(例えば、画像形成装置110の動作モードを示す情報、用紙の残量を示す情報等)が含まれる。CPU3081は、画像形成装置110がディープスリープモードで動作している際には、LAN130を介してMAC/PHY3082が受信したパケットが、ROM3084に記憶された代理応答パターンに一致しているか否かを判断する。CPU3081は、MAC/PHY3082が受信したパケットが代理応答パターンと一致すると判断した場合、一致すると判断された代理応答パターンに対応する応答データをRAM3085から読み出す。そして、CPU3081は、RAM3085から読み出した応答データを、代理応答パターンの送信元であるLAN130上のコンピュータ端末へ送信する。なお、CPU3081は、代理応答パターンを検出しても、電源ON/OFF部316が電力供給ライン320を介してCPU301等への電力供給を再開させるための指示を、電源供給部114に出さない。従って、画像形成装置110は、代理応答パターンを受信して応答処理をする際は、ディープスリープモードから通常モードへ復帰することなく、ディープスリープモードを維持したまま応答処理を実行することができる。
なお、ディープスリープモードでは、CPU3081はクロックゲーティングされ、省電力化が図られる。
コントローラユニット111は、RTC323とRTC323へ常時電力を供給するための電池324を備えている。RTC323は、画像形成装置110が電源OFF状態でも電池324から電力供給を受けることにより常に時刻を管理することができる。なお、画像形成装置110がディープスリープモードの場合は、システムバス317への電力供給が遮断されるため、RTC323が正常動作しているか否かにか関わらず、RTC323へのアクセスは不可能となる。
図4は、CPU301が実行するプログラムのソフトウェア構成を示すブロック図である。図示のプログラムは、HDD303に格納されており、CPU301がブートプログラムを実行することにより、HDD303からRAM306へ読み出される。
図4において、400はオペレーティングシステムプログラム(OS)であり、後述する各種のドライバプログラムを実行するための基本プログラムとして動作する。401は、RAM制御ドライバであり、OS400の指示に基づいてRAM306を制御するためのプログラムである。
402は、操作部I/F制御ドライバであり、OS400の指示に基づいて操作部I/F307を制御するためのプログラムである。403は、ネットワーク部制御ドライバであり、OS400の指示に基づいてネットワーク部308を制御するためのプログラムである。404は、モデム部制御ドライバであり、OS400の指示に基づいてモデム部309を制御するためのプログラムである。
405は、スキャナ部制御ドライバであり、OS400の指示に基づいてスキャナ部113を制御するためのプログラムである。406は、プリンタ部制御ドライバであり、OS400の指示に基づいてプリンタ部112を制御するためのプログラムである。
CPU301は、RAM306上に読み出したOS400を実行することで、RAM306、操作部I/F307、ネットワーク部308、モデム部309、プリンタ部112、スキャナ部113を含む各部を制御する。なお、401〜406のプログラムは、それぞれOS400上で並行して動作可能である。CPU301は、401〜406のプログラムの動作が並行して動作するよう、時分割にて実行するプログラムを切り替えながら各プログラムを実行するものとする。
次に、画像形成装置110がディープスリープモードにおいて、RTC323の不具合及びCPU3081のクロックゲーティング処理により時刻計測が正確に実施できない状態で、SNTPサーバ120を用いて時間管理する際に実行する処理について説明する。
図5は、コントローラユニット111がディープスリープモードへ移行する際の処理を示すフローチャートである。図5に示す処理は、電源供給部114からCPU301に電力供給が開始されることにより開始される。
ステップS501では、CPU301は、ROM302に格納されたブートプログラムを読み出してRAM306に展開し、RAM306に展開されたブートプログラムを実行する。CPU301は、ブートプログラムの実行により、HDD303から図4に示すOS400及び各種の制御ドライバ401〜406を読み出してRAM306に展開する。以後、CPU301は、RAM306に展開されたOS400及びOS400上で実行されるネットワーク部制御ドライバ403を動作させることにより、以下の各ステップを実行する。
CPU301は、ディープスリープモードの移行要求を受信するまでOS400上で実行される各種処理を行う。CPU301がステップS502においてディープスリープモードへの移行要求を受信したと判定した場合にはステップS503へ処理が移る。
ステップS503では、CPU301は、画像形成装置110のSNMP機能が有効か否かを判定する。SNMP機能が有効であると判定した場合には、ステップS504の処理に移行する。一方、SNMP機能が有効でないと判定した場合には、ディープスリープ状態での時間管理が不可能であるため、ディープスリープモードへは移行せずにステップS502へ処理を戻す。なお、ステップS503では、ディープスリープモードへの移行を判断する第1の判定手段として機能する。
ステップS504では、CPU301からCPU3081へディープスリープモードへの移行通知が送信される。ステップS506では、CPU3081がネットワーク部308をディープスリープモードへ移行させる。このとき、画像形成装置110に指定時刻でディープスリープモードから復帰するようなイベントが設定されている場合には、CPU301からCPU3081に対して上記イベントの時刻が引き渡される。ステップS504の処理が完了すると、ステップS505で、CPU301はディープスリープモードへ移行し、上述したように各部への電力供給を遮断する。
ステップS506では、CPU3081によりディープスリープモードの移行処理が実行される。CPU3081のクロックゲーティングは、このステップS506で実行される。
ディープスリープモードへ移行したCPU3081は、上述したWOLパターンや代理応答パターンに基づいてパケットの開始処理を開始する(ステップS507)。同時に、後述するディープスリープモードにおけるネットワーク部308の時刻管理機能による補正処理を開始する。
図6は、ディープスリープモードにおけるネットワーク部308の時刻管理機能による補正処理を示すフローチャートである。図6に示す処理は、画像形成装置110がディープスリープモードへ移行したタイミングで開始される。なお、図示の処理は、上述したWOLパターンや代理応答パターンのパケットデータ処理などのディープスリープモード中の処理とは並行して実行されても構わない。また、特定のタイミングで、定期的に実行される形態であっても構わない。
ステップS601において、CPU3081は、当該CPU3081のクロックの入力数をCnとしてカウントを開始する。ステップS601以降では、クロックカウンタCnはステップS612において他の処理とは並行してカウントアップが実行される。CPU3081は、CPUクロック入力数を管理する管理手段として機能する。
ステップS602では、規定時間あたりのクロックの入力数Cbが設定され、CPU3081またはRAM3085上で管理される。規定時間とは、時間管理機能の補正処理を実行する間隔であり、ROM3084に格納される。もしくは、ROM3084に格納されず、ステップS504でCPU301から通知され、CPU3081またはRAM3085に格納されているものとする。
ステップS602においてCbが設定されると、CPU3081は、ネットワーク上のSNTPサーバ120に対して現在時刻T1を取得する(ステップS603)。次に、ステップS604において、ステップS603の実行結果として現在時刻T1の取得に成功したかを判定する。取得に成功したと判定した場合にはステップS605に処理が移る。一方、ステップS604で現在時刻T1の取得に失敗したと判定した場合には時刻補正が正しく実行できない環境であると判断し、ステップS613の処理へ移り、通常モードへの復帰処理を開始して、本処理を終了する。なお、現在時刻T1の取得が成功したか否かの判定は、実施形態ごとに個別に定義されても構わない。一例としては、SNTPサーバへの要求パケットに対する応答パケットが受信されない場合などがあげられる。
ステップS605では、CPU3081は、ステップS612によってカウントアップされているクロックの入力数の現在の値C1と、現在時刻T1の値をそれぞれ記録する。このとき、記録先はCPU3081もしくはRAM3085である。
ステップ605が完了すると、ステップS606において、CPU3081は、上述した規定時間が経過するまでクロックの入力数を監視する。規定時間が経過したか否かの判断は、現在のクロック入力数Cnが規定時間あたりのクロック入力数Cbに達成したことにより判断する。規定時刻が経過したと判断した場合にはステップS607に処理が移る。一方、規定時間に達していないと判断した場合には、ステップS606の処理を繰り返す。
ステップS607〜ステップS609では、規定時間経過後の現在時刻T2とクロック入力数C2をステップS603〜ステップS605と同様にして取得する。なお、ステップS608でも、ステップS604と同様にして現在時刻T2の取得に成功したか否かの判定を実行し、現在時刻T2の取得に失敗した場合にはステップS613に処理が移り、画像形成装置110を通常モードへ復帰させる。なお、ステップS604及びステップS608では、上述したWOLパターンのパケットパターンの処理と同様にディープスリープからの復帰を判断する第2の判定手段として機能する。
ステップS609が完了すると、ステップS610〜ステップS611において規定時間あたりのクロック入力数Cbの補正が実施される。
ステップS610では、CPU3081が、ステップS605とステップS609で記録したC2とC1の差分とT2とT1の差分から単位時間当たりのクロック入力数の実測値を算出する。さらに、CPU3081は、算出された実測値に基づいて規定時間あたりのクロック数を算出し、ステップ611において新たにCbとして規定時間あたりのクロック入力数を書き換える。これにより、ディープスリープモードにおける時間管理機能の補正が完了する。
以降はステップS603〜ステップ611の処理を繰り返し、時間管理機能の補正を繰り返しながらディープスリープモード中の処理を実行する。なお、上述の通り、図6に示す処理は、他のディープスリープモード中の処理と並行して実行されても構わない。その場合、ディープスリープモードから復帰する時間の指定をステップS506でCPU301からCPU3081が受け取る。このとき、CPU3081が復帰時刻管理手段として機能する。そして、ステップS604で復帰までのクロックの入力数に変換し、ステップS606においてCnが上記クロック入力数に達成したかを基に判断してもよい。このとき、Cnがクロック数に入力数に達していれば、指定された時刻と判断してステップS613に進むことにより、指定時刻でのディープスリープモードから復帰が実現できる。なお、この形態をとる場合においては、ステップS612においてCbに加えて新たに復帰までのクロックの入力数を算出すればよい。
本実施形態によれば、通常モードより低電力で動作する省電力モード時にSNTPサーバ120から取得した現在時刻と省電力モード時にカウントアップされるCPUクロックの入力数から単位時間あたりのクロック入力数を算出して時間管理機能を補正する。これにより、省電力モードにおいて自装置内で正しく時間管理が実施できない環境下でも自装置内の時間管理機能を補正することができ、正確な時間管理が可能となる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
110 画像形成装置
120 SNTPサーバ
140 PC
301,3081 CPU
308 ネットワーク部
316 電源OFF/ON部
401 RAM制御ドライバ
3084 RAM

Claims (6)

  1. ネットワーク上の通信機器と通信を行うことが可能な画像形成装置であって、
    動作時の電力を制御しない通常モード時に前記通信機器との間でパケットデータの送受信を行う第1の通信手段と、
    前記通常モードより低電力で動作する省電力モード時に前記通信機器との間でパケットデータの送受信を行う第2の通信手段と、
    前記省電力モード時に前記第2の通信手段により前記通信機器から現在時刻を取得する取得手段と、
    前記省電力モード時のCPUクロックの入力数をカウントアップして管理する管理手段と、
    前記取得手段により取得された現在時刻と、前記管理手段により管理されるCPUクロックの入力数から単位時間あたりのクロック入力数を算出して時間管理機能を補正する補正手段とを備えることを特徴とする画像形成装置。
  2. 前記通常モードから前記省電力モードへの切り替えを判断する第1の判定手段をさらに備え、
    前記第2の通信手段は、前記第1の判定手段により前記通常モードから前記省電力モードへ切り替わったと判断した場合には、前記省電力モード時のパケットデータの送受信を制御することを特徴とする請求項1に記載の画像形成装置。
  3. 前記省電力モードから前記通常モードへの復帰を判断する第2の判定手段をさらに備え、
    前記第1の通信手段は、前記第2の判定手段により前記省電力モードから前記通常モードへ復帰したと判断した場合には、前記通常モード時のパケットデータの送受信を制御することを特徴とする請求項1または2に記載の画像形成装置。
  4. 前記省電力モードの1つであるディープスリープモードから復帰する時刻を管理する復帰時刻管理手段をさらに備え、
    前記復帰時刻管理手段は、前記ディープスリープモード移行時に前記ディープスリープモードにおけるCPUクロックの入力数に変換し、前記入力数に達した場合にディープスリープモードから復帰させ、前記取得手段により取得した現在時刻と、前記管理手段により管理されるCPUクロック入力数から単位時間あたりのクロック入力数を算出して時間管理機能を補正すると共に、前記ディープスリープモード移行時に前記ディープスリープモードにおけるCPUクロックの入力数を補正することを特徴する請求項1乃至3のいずれか1項に記載の画像形成装置。
  5. 動作時の電力を制御しない通常モード時にネットワーク上の通信機器との間でパケットデータの送受信を行う第1の通信手段と、前記通常モードより低電力で動作する省電力モード時に前記通信機器との間でパケットデータの送受信を行う第2の通信手段とを備える画像形成装置の制御方法であって、
    前記省電力モード時に前記第2の通信手段により前記通信機器から現在時刻を取得する取得工程と、
    前記省電力モード時のCPUクロックの入力数をカウントアップして管理する管理工程と、
    前記取得工程にて取得された現在時刻と、前記管理工程にて管理されるCPUクロックの入力数から単位時間あたりのクロック入力数を算出して時間管理機能を補正する補正工程とを備えることを特徴とする制御方法。
  6. 請求項5に記載の制御方法を画像形成装置に実行させるためのコンピュータに読み取り可能なプログラム。
JP2013235843A 2013-11-14 2013-11-14 画像形成装置及びその制御方法、並びにプログラム Pending JP2015093477A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013235843A JP2015093477A (ja) 2013-11-14 2013-11-14 画像形成装置及びその制御方法、並びにプログラム
US14/539,047 US9703316B2 (en) 2013-11-14 2014-11-12 Information processing apparatus capable of correcting time-of-day management function, control method therefor, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013235843A JP2015093477A (ja) 2013-11-14 2013-11-14 画像形成装置及びその制御方法、並びにプログラム

Publications (1)

Publication Number Publication Date
JP2015093477A true JP2015093477A (ja) 2015-05-18

Family

ID=53044881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013235843A Pending JP2015093477A (ja) 2013-11-14 2013-11-14 画像形成装置及びその制御方法、並びにプログラム

Country Status (2)

Country Link
US (1) US9703316B2 (ja)
JP (1) JP2015093477A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022156280A (ja) * 2021-03-31 2022-10-14 本田技研工業株式会社 情報処理装置、車両、サーバ、時刻補正方法、およびシステム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019288B (zh) * 2019-05-31 2022-09-02 华为技术有限公司 时间同步方法、业务单板及网络设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449291B1 (en) * 1998-11-24 2002-09-10 3Com Corporation Method and apparatus for time synchronization in a communication system
JP2003156579A (ja) 2001-11-20 2003-05-30 Canon Inc 画像処理装置および方法、並びに記憶媒体
JP2007276341A (ja) 2006-04-10 2007-10-25 Canon Inc 通信装置
EP2168277B1 (en) * 2007-06-14 2010-10-20 Koninklijke Philips Electronics N.V. A network device for use in a network
US8819161B1 (en) * 2010-01-18 2014-08-26 Marvell International Ltd. Auto-syntonization and time-of-day synchronization for master-slave physical layer devices
US8984168B2 (en) * 2011-03-31 2015-03-17 Microsoft Technology Licensing, Llc Relative timestamp when real time clock is unavailable

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022156280A (ja) * 2021-03-31 2022-10-14 本田技研工業株式会社 情報処理装置、車両、サーバ、時刻補正方法、およびシステム
JP7393379B2 (ja) 2021-03-31 2023-12-06 本田技研工業株式会社 情報処理装置、車両、サーバ、時刻補正方法、およびシステム

Also Published As

Publication number Publication date
US20150135000A1 (en) 2015-05-14
US9703316B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP5064995B2 (ja) データ処理装置、データ処理方法及びプログラム
JP4886529B2 (ja) 画像形成装置及びその制御方法、プログラム
US7755779B2 (en) Image forming apparatus having energy-saving mode, control method therefor, network system including the image forming apparatus, and control method therefor
JP5341630B2 (ja) データ処理装置及びデータ処理方法
US8127031B2 (en) Image processing apparatus and method of acquiring information
US10277517B2 (en) Printing apparatus, method, and medium for transmitting identification information
JP6425490B2 (ja) 画像形成装置、制御方法およびプログラム
JP4956133B2 (ja) 画像形成装置
JP2006025212A (ja) データ処理装置及び省電力制御方法
JP2009278240A (ja) 通信システム及び通信装置
US8848256B2 (en) Printing apparatus acquiring color correction data before entering a power saving mode
JP2015106299A (ja) 電力管理システム、画像処理装置、それらの制御方法、及びプログラム
JP2009153192A (ja) 画像形成装置
JP2015093477A (ja) 画像形成装置及びその制御方法、並びにプログラム
JP6758873B2 (ja) 画像形成装置の電力制御方法
JP5318266B2 (ja) データ処理装置、データ処理方法及びプログラム
JP2011133515A (ja) 電圧供給装置
US11016709B2 (en) Printing apparatus and control method of printing apparatus
JP2018061284A (ja) 通信装置、通信装置の制御方法、及びプログラム
JP2004017298A (ja) 画像形成装置
JP7423465B2 (ja) 多機能デバイスにおけるエネルギー使用を低減するための装置及び方法
JP5535358B2 (ja) 通信システム及び通信装置
JP2004085722A (ja) 画像形成装置
JP2004085721A (ja) 画像形成装置
JP2007281901A (ja) 画像処理装置