JP2015092635A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2015092635A
JP2015092635A JP2015021512A JP2015021512A JP2015092635A JP 2015092635 A JP2015092635 A JP 2015092635A JP 2015021512 A JP2015021512 A JP 2015021512A JP 2015021512 A JP2015021512 A JP 2015021512A JP 2015092635 A JP2015092635 A JP 2015092635A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
plating
modification
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015021512A
Other languages
English (en)
Inventor
田 正 親 増
Masachika Masuda
田 正 親 増
野 和 幸 宮
Kazuyuki Miyano
野 和 幸 宮
田 幸 治 冨
Koji Tomita
田 幸 治 冨
木 博 通 鈴
Hiromichi Suzuki
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015021512A priority Critical patent/JP2015092635A/ja
Publication of JP2015092635A publication Critical patent/JP2015092635A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置と実装基板との熱膨張係数の相違により生じる熱応力を半導体装置内で均一に分散させることにより、熱ストレスが加わった際の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置20は、半導体素子21と、半導体素子21が載置された半導体素子用めっき部15と、半導体素子用めっき部15の周囲に、半導体素子用めっき部15と同一平面上に配置された複数のリード用めっき部16と、リード用めっき部16と半導体素子21とを電気的に接続するボンディングワイヤ22とを備えている。半導体素子用めっき部15、リード用めっき部16、半導体素子21およびボンディングワイヤ22は、封止樹脂部23により封止されている。各リード用めっき部16は、半導体素子用めっき部15の周囲において平面から見て1つの円周C1上に配置されている。【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、LSIのASICに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子(ピン)の総和の増加や更なる多端子(ピン)化が要請されている。
このような半導体装置としては、リードフレームにICチップ、LSIチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置としては、QFN(Quad Flat Non-leaded package)やSON(Small Outline Non-leaded Package)などの薄型で実装面積の小さいタイプのものが知られている。また半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるBGA(Ball Grid Array)と呼ばれる樹脂封止型の半導体装置が量産されている。さらに、BGAの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、LGA(Land Grid Array)と呼ばれる半導体装置が存在する。
特許文献1には、リードフレーム外形を円形状にすると共にリードを中央部の半導体素子用めっき部から放射状に拡げた半導体集積回路装置が開示されている。この特許文献1によれば、ガルウイングリードパッケージとしては高い実装信頼性を得られるが、近年求められているパッケージの薄型化や小型化に対応できていない。
特開平8−227964号公報
また近年、小型の半導体装置(QFN、SON、LGA等)において、とりわけ半導体装置に熱ストレスが加わった際の実装信頼性の向上や、パッケージ自体の薄型化が求められている。
ところで一般に、半導体装置の熱膨張係数と実装基板の熱膨張係数とは異なっている。
したがって、例えば製造時に熱が加えられたり、または自動車等の高温環境下で使用されたときに、半導体装置に対して熱ストレスが加わる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との相違により熱応力が生じ、この熱応力が特定の箇所に集中すると、その箇所から半導体装置が破損してしまうおそれがある。
例えばめっき端子を有するLGAパッケージは、特許文献1に示すガルウイング端子をもつQFPパッケージと比べた場合、基板実装時の熱歪みを吸収する量が少ないため、実装信頼性が低くなってしまう。このためめっき端子を有するLGAパッケージにおいては、基板実装時の熱歪みにより、特にパッケージのコーナー部の外部端子に熱応力が集中しやすく、このことが実装信頼性を低下させる原因となっている。
本発明はこのような点を考慮してなされたものであり、半導体装置と実装基板との熱膨張係数の相違により生じる熱応力を半導体装置内で均一に分散させることにより、熱ストレスが加わった際の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明は、半導体装置において、半導体素子と、半導体素子が載置された半導体素子用めっき部と、半導体素子用めっき部の周囲に、半導体素子用めっき部と同一平面上に配置された複数のリード用めっき部と、リード用めっき部と半導体素子とを電気的に接続する導電部と、半導体素子用めっき部、リード用めっき部、半導体素子および導電部を封止する封止樹脂部とを備え、各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも1つの円周上に配置されていることを特徴とする半導体装置である。
本発明は、各リード用めっき部は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、直方体形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部は、円柱形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部の断面形状は、台形形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部の角部に、各リード用めっき部より面積が広く、かつ半導体素子用めっき部側に向けて徐々に先細となる外部端子が配置されていることを特徴とする半導体装置である。
本発明は、外部端子は、封止樹脂部の角部側から各リード用めっき部が配置された円周上まで延びていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする半導体装置である。
本発明は、封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする半導体装置である。
本発明は、少なくとも1つのリード用めっき部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする半導体装置である。
本発明は、半導体装置の製造方法において、基板を準備する工程と、基板にめっきを施すことにより、基板上に、半導体素子用めっき部と、半導体素子用めっき部周囲に配置され、平面から見て少なくとも1つの円周上に配置されるリード用めっき部とを形成する工程と、基板上の半導体素子用めっき部に、半導体素子を載置する工程と、半導体素子と基板上のリード用めっき部とを、導電部により接続する工程と、半導体素子用めっき部、リード用めっき部、半導体素子、および導電部を封止樹脂部により封止する工程と、基板を封止樹脂部から除去する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも1つの円周上に配置されている。このことにより、半導体装置と実装基板との熱膨張の相違により生じる熱応力は、各外部端子に設けられたはんだ部に対して均等に加わり、特定のはんだ部が破損することを防止することができる。この結果、半導体装置を実装する際、あるいは半導体装置を実装した後、半導体装置に熱が加わった場合における、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態による半導体装置を示す斜視図。 本発明の一実施の形態による半導体装置を示す断面図(図1のII−II線断面図)。 本発明の一実施の形態による半導体装置を示す平面図。 本発明の一実施の形態による半導体装置を示す裏面(底面)図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 本発明の一実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図。 本発明の変形例(変形例1)による半導体装置を示す平面図。 本発明の変形例(変形例1)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例2)による半導体装置を示す平面図。 本発明の変形例(変形例2)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例3)による半導体装置を示す断面図。 本発明の変形例(変形例3)による半導体装置を示す平面図。 本発明の変形例(変形例3)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例4)による半導体装置を示す平面図。 本発明の変形例(変形例4)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例5)による半導体装置を示す平面図。 本発明の変形例(変形例5)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例6)による半導体装置を示す断面図。 本発明の変形例(変形例6)による半導体装置を示す平面図。 本発明の変形例(変形例6)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例7)による半導体装置を示す平面図。 本発明の変形例(変形例7)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例8)による半導体装置を示す平面図。 本発明の変形例(変形例8)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例9)による半導体装置を示す平面図。 本発明の変形例(変形例9)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例10)による半導体装置を示す断面図。 本発明の変形例(変形例11)による半導体装置を示す断面図。 本発明の変形例(変形例12)による半導体装置を示す断面図。 本発明の変形例(変形例13)による半導体装置を示す断面図。 本発明の変形例(変形例14)による半導体装置を示す平面図。 本発明の変形例(変形例14)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例15)による半導体装置を示す平面図。 本発明の変形例(変形例15)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例16)による半導体装置を示す平面図。 本発明の変形例(変形例16)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例17)による半導体装置を示す平面図。 本発明の変形例(変形例17)による半導体装置を示す断面図。
以下、本発明の一実施の形態について、図1乃至図7を参照して説明する。
半導体装置の構成
まず、図1乃至図4により、本発明の一実施の形態による半導体装置の構成について説明する。図1乃至図4は、本発明の一実施の形態による半導体装置を示す図である。
図1乃至図4に示すように、半導体装置20は、半導体素子用めっき部15と、半導体素子用めっき部15の周囲に、半導体素子用めっき部15と同一平面上に配置された複数のリード用めっき部16とを備えている。
半導体素子用めっき部15上には、半導体素子21が載置されている。各リード用めっき部16と、半導体素子21の各端子部21aとは、それぞれボンディングワイヤ(導電部)22によって電気的に接続されている。
また、半導体素子用めっき部15、リード用めっき部16、半導体素子21、およびボンディングワイヤ22は、封止樹脂部23によって樹脂封止されている。
半導体素子用めっき部15およびリード用めっき部16は、それぞれめっきにより形成された金属材料からなっている。半導体素子用めっき部15およびリード用めっき部16は、それぞれ1種の金属からなる単層構造、あるいは2種以上の金属からなる多層構造とすることができる。
半導体素子用めっき部15およびリード用めっき部16が単層構造からなる場合、半導体素子用めっき部15およびリード用めっき部16を構成する金属としては、例えばCu、Ni、Ag、Pd、Au、Snを挙げることができる。
一方、半導体素子用めっき部15およびリード用めっき部16が多層構造からなる場合、半導体素子用めっき部15およびリード用めっき部16は、裏面側(図2の下方)から順に、Au、Ni、Auを積層した構造からなる(以下、このような層構成をAu/Ni/Auともいう)。しかしながら、多層構造を構成するめっき層の構成はこれに限らず、例えばPd/Ni/Pd、Au/Ni/Pd、Au/Pd/Ni/Pd/Au、Ag/Ni/Ag、Ag/Ni/Sn、Au/Ni/Sn、Ag/Cu/Ag、Au/Cu/Ag、Ag/Cu/Ni、Au/Cu/Niという構成であってもよい。
半導体素子用めっき部15の形状は特段に限定されるものではないが、好ましい態様として、円形状(円盤状)となっていることが好ましい。半導体装置21に熱が加わった際、半導体装置21と実装基板15との熱膨張係数の相違による熱応力は、周方向均一に分散するからである。この場合、半導体素子用めっき部15は、表面側から見て円形状となるとともに(図3)、裏面側から見ても円形状となっている(図4)。また、図2に示すように、半導体素子用めっき部15の裏面15bは、封止樹脂部23の裏面と同一平面上に位置している。一方、半導体素子用めっき部15の表面15aは、半導体素子21の載置面となっており、封止樹脂部23内に完全に覆われている。
各リード用めっき部16は、ボンディングワイヤ22が接続される内部端子17と、裏面外方へ露出する外部端子18とを有している。内部端子17は、リード用めっき部16の表面側に形成されており、外部端子18は、リード用めっき部16の裏面側に形成されている。
また、各リード用めっき部16の外部端子18は、封止樹脂部23の裏面と同一平面上に位置している。また、隣接するリード用めっき部16同士は互いに電気的に絶縁されている。
図3および図4に示すように、各リード用めっき部16の内部端子17および外部端子18は、それぞれ平面長方形形状を有している。このほか、内部端子17および外部端子18の形状としては、多角形、台形、円形(後述する図26および図27参照)、楕円形等であってもよい。
本実施の形態において、各リード用めっき部16は、平面から見て同一の円周上に配置されている。
すなわち図3および図4に示すように、各リード用めっき部16は、半導体素子用めっき部15の周囲において1つの円周C上に配置されている。この場合、表面側において、各内部端子17は円周C上に配置されており、裏面側において、各外部端子18は円周C上に配置されている。なお、各リード用めっき部16が円周上に配置されているとは、各リード用めっき部16の中心が円周上に配置されていることをいう。
また、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の端子部21aを有している。また、半導体素子21は、例えばダイボンディングペーストにより、半導体素子用めっき部15の表面15aに固定されている。
各ボンディングワイヤ22は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子21の端子部21aに接続されるとともに、その他端がリード用めっき部16の内部端子17に接続されている。
本実施の形態において、封止樹脂部23は直方体形状を有している。封止樹脂部23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。なお、図1および図3において、便宜上、封止樹脂部23を透明なものとして表示しているが、黒色等の不透明なものが用いられても良い。
半導体装置の製造方法
次に、図1乃至図4に示す半導体装置20の製造方法について、図5(a)−(d)および図6(a)−(f)を用いて説明する。なお、以下においては、1枚の基板11を用いて複数の半導体装置20を製造する工程について説明するが、これに限らず、1枚の基板11を用いて1つの半導体装置20のみを製造することも可能である。
まず図5(a)に示すように、平板状の基板11を準備する。この基板11としては、例えば銅、銅合金、シリコン等からなる基板を使用することができる。
次に、基板11の表面に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像することにより、所望のパターンを有するめっき用レジスト層30を形成する(図5(b))。なお感光性レジストとしては、従来公知のものを使用することができる。
この際、めっき用レジスト層30には、半導体素子用めっき部15およびリード用めっき部16の形成部位に対応する箇所に、それぞれ開口部30a、30bが形成され、この開口部30a、30bからは基板11が露出している。このめっき用レジスト層30の厚さは、形成しようとする半導体素子用めっき部15およびリード用めっき部16の厚さと同一か、またはそれより厚くすることが好ましい。
次いで、基板11の裏面側を裏面テープ39で覆って、めっき用レジスト層30に覆われた基板11の表面に電解めっきを施す(図5(c))。これにより基板11のうちめっき用レジスト層30に覆われていない開口部30a、30bに金属(例えば銀)を析出させて、基板11上に半導体素子用めっき部15およびリード用めっき部16を形成する。
半導体素子用めっき部15およびリード用めっき部16が多層構造からなる場合、基板11上に、複数の層、例えばAuめっき層、Niめっき層、およびAuめっき層を順次積層する。なお、半導体素子用めっき部15およびリード用めっき部16の厚みは、例えば0.5μm〜60μmとすることが好ましい。
続いて、めっき用レジスト層30を除去する。この場合、例えばレジスト剥離液を用いることにより、めっき用レジスト層30を剥離除去することができる。さらに、基板11の裏面から裏面テープ39を除去する(図5(d))。
このようにして、基板11の表面側に、半導体素子用めっき部15と、半導体素子用めっき部15周囲に配置され、平面から見て1つの円周C上に配置されるリード用めっき部16とが形成される(図5(d))。
次に、基板11の半導体素子用めっき部15上に、半導体素子21を搭載する。この場合、例えばダイボンディングペーストを用いて、半導体素子21を半導体素子用めっき部15上に載置して固定する(ダイアタッチ工程)(図6(a))。
次に、半導体素子21の各端子部21aと、リード用めっき部16とを、ボンディングワイヤ22によって互いに電気的に接続する(ワイヤボンディング工程)(図6(b))。
次に、図示しない金型を用いて、基板11に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂部23を形成する(図6(c))。これにより、基板11の表面側、半導体素子21、およびボンディングワイヤ22を封止する。
続いて、裏面側の基板11を除去する(図6(d))。具体的には、基板11が銅からなる場合、例えば塩化アンモニウム系のエッチング液を用いて、基板11を選択的にエッチング除去する。なお、基板11を物理的に剥離除去しても良い。
次に、半導体装置20の外縁となる部分をダイシングすることにより、封止樹脂部23を各半導体素子21毎に分離する(図6(f))。この際、まず封止樹脂部23をダイシングテープ37上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード38を回転させながら、各半導体素子21間の封止樹脂部23を切断する。
このようにして、図1乃至図4に示す半導体装置20を得ることができる(図6(f))。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図7を用いて説明する。図7は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
すなわち図7に示すように、本実施の形態による半導体装置20は、実装基板45上に配置して実装される。この場合、半導体装置20は、リード用めっき部16の外部端子18に設けられたはんだ部41と、半導体素子用めっき部15の裏面15bに設けられたはんだ部42とにより、実装基板45に対して固定実装される。なお、実装基板45は、主としてガラスエポキシ樹脂からなっている。
ところで、半導体装置20には、実装基板45にはんだにより実装する際、あるいは実装基板45に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置20全体の熱膨張係数が実装基板45の熱膨張係数と異なると、半導体装置20と実装基板45との熱膨張率の違いによって熱応力が生じる。この結果、とりわけ半導体装置20と実装基板45との間に位置するはんだ部41およびはんだ部42が破損してしまうおそれがある。
一般に、封止樹脂部23の熱膨張係数は、実装基板45の熱膨張係数より小さい。一例として、(これに限定されるものではないが)、主としてガラスエポキシ樹脂からなる実装基板45およびエポキシ樹脂からなる封止樹脂部23の熱膨張係数は、それぞれ約16×10−6(/K)および約10×10−6(/K)である。またSiからなる半導体素子21の熱膨張係数は、約3.5×10−6(/K)である。
したがって、半導体装置20のうち、相対的に大きな割合を占める封止樹脂部23の影響により、半導体装置20全体の熱膨張係数は、実装基板45の熱膨張係数から乖離する傾向がある。
本実施の形態によれば、複数のリード用めっき部16の外部端子18は、平面から見て1つの円周C上に配置されている。したがって、半導体装置20と実装基板45との熱膨張の相違により生じる熱応力は、各外部端子18に設けられたはんだ部41に対して均等に加わるようになっており、特定のはんだ部41が破損することを防止することができる。
また本実施の形態によれば、半導体素子用めっき部15の裏面15bは、封止樹脂部23から外方に露出しているので、この裏面15b全体にはんだ部42を設けることにより、半導体素子用めっき部15を実装基板45に取り付けることができる。さらに、半導体素子21からの熱を半導体素子用めっき部15の裏面15bから放熱することができる。
さらに本実施の形態において、半導体素子用めっき部15を円形状(円盤状)とした場合、半導体装置20に熱が加わった際、半導体装置20と実装基板45との熱膨張係数の相違による熱応力は、周方向均一に分散する。したがって、半導体素子用めっき部15の裏面15bに設けられたはんだ部42のうち特定の部分に熱応力が集中することがなく、はんだ部42の破損を防止することができる。
とりわけ半導体素子用めっき部15は、半導体装置20の中心に設けられており、かつ半導体装置20全体の面積に占める割合が大きいので、はんだ部42を用いて半導体素子用めっき部15と実装基板45とをしっかりと連結することができる。このように、半導体装置20の中心部で半導体素子用めっき部15を実装基板45に対して強固に連結しているので、半導体装置20に熱応力が加わった場合でも、半導体素子用めっき部15周囲に設けられた外部端子18に与える熱ストレスの影響を軽減することができる。
さらに本実施の形態によれば、半導体素子用めっき部15およびリード用めっき部16はめっきにより薄く形成されているので、リードフレームを用いておらず、装置全体の薄型化を図ることができる。
半導体装置の変形例
次に、図8乃至図39により、本発明による半導体装置の各種変形例について説明する。図8乃至図39において、図1乃至図7に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(変形例1)
図8および図9は、本実施の形態の一変形例による半導体装置20Aを示している。すなわち図8は、半導体装置20Aの平面図(図3に対応する図)であり、図9は、半導体装置20Aの裏面図(図4に対応する図)である。
図8および図9に示す半導体装置20A(変形例1)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23の4つの角部に、それぞれ平面略卵形状の外部端子71(追加の外部端子)が配置されている。各外部端子71は、半導体装置20Aの裏面側に露出しており、半導体素子用めっき部15およびリード用めっき部16と同一平面上に位置している。また各外部端子71は、それぞれ外部端子18より面積が広く、かつ半導体素子用めっき部15側に向けて徐々に先細となっている。
このような外部端子71は、例えばグランド(GND)端子として用いることができる。また、このような比較的大型の外部端子71を用いることにより、半導体装置20Aを実装基板45に実装する際、はんだ部41を用いて外部端子71を実装基板45に対して強固に連結することができ、半導体装置20Aに熱ストレスが加わった際の実装信頼性を更に向上させることができる。なお上述した外部端子71は、素子等との電気的な接続に用いず、半導体装置20Aの実装信頼性を向上させるアンカー部材としても利用可能である。
なお、外部端子71は封止樹脂部23の4つの角部全てに設ける必要はなく、その一部の角部のみに設けても良い。
(変形例2)
図10および図11は、本実施の形態の一変形例による半導体装置20Bを示している。すなわち図10は、半導体装置20Bの平面図(図3に対応する図)であり、図11は、半導体装置20Bの裏面図(図4に対応する図)である。
図10および図11に示す半導体装置20B(変形例2)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23は円柱形状を有している。この場合、封止樹脂部23の外面を構成する円と、円周Cとは、互いに同心円からなっている。
このような半導体装置20Bを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、円柱形状の金型を用いることにより、このような円柱状の封止樹脂部23を作製することができる。
この場合、封止樹脂部23が平面から見て円形状からなっているので、半導体装置20Bに熱が加わった際、半導体装置20Bと実装基板45との熱膨張係数の相違による熱応力を周方向均一に分散させることができ、半導体装置20Bの実装信頼性を更に向上させることができる。
(変形例3)
図12乃至図14は、本実施の形態の一変形例による半導体装置20Cを示している。
すなわち図12は、半導体装置20Cの断面図(図2に対応する図)であり、図13は、半導体装置20Cの平面図(図3に対応する図)であり、図14は、半導体装置20Cの裏面図(図4に対応する図)である。
図12乃至図14に示す半導体装置20C(変形例3)において、図1乃至図7に示す実施の形態と異なり、各リード用めっき部16は、平面から見て複数(2つ)の円周CおよびCのうちいずれかの円周上に配置されている。
すなわち図13に示すように、各リード用めっき部16の内部端子17は、2つの円周CおよびCのうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。円周CおよびCは、互いに同心円の関係にあり、その径は円周Cの方が大きい。
同様に、図14に示す半導体装置20Cの裏面において、各リード用めっき部16の外部端子18は、2つの円周CおよびCのうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子17および外部端子18の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各リード用めっき部16を複数の円周CおよびC上に配置したことにより、半導体装置20Cに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置20Cの裏面において外部端子18を効率良く配置することができ、半導体素子21の多ピン化に対応することができる。
(変形例4)
図15および図16は、本実施の形態の一変形例による半導体装置20Dを示している。すなわち図15は、半導体装置20Dの平面図(図3に対応する図)であり、図16は、半導体装置20Dの裏面図(図4に対応する図)である。
図15および図16に示す半導体装置20D(変形例4)は、図8および図9に示す変形例1と、図12乃至図14に示す変形例3とを組合せたものである。
すなわち、図15および図16に示す半導体装置20Dにおいて、封止樹脂部23の4つの角部に、それぞれ平面略卵形状の外部端子71(追加の外部端子)が配置されている。また、各リード用めっき部16は、平面から見て2つの円周CおよびCのうちいずれかの円周上に配置されている。なお上述した外部端子71は、素子等との電気的な接続に用いず、半導体装置20Aの実装信頼性を向上させるアンカー部材としても利用可能である。
(変形例5)
図17および図18は、本実施の形態の一変形例による半導体装置20Eを示している。すなわち図17は、半導体装置20Eの平面図(図3に対応する図)であり、図18は、半導体装置20Eの裏面図(図4に対応する図)である。
図17および図18に示す半導体装置20E(変形例5)は、図10および図11に示す変形例2と、図12乃至図14に示す変形例3とを組合せたものである。
すなわち、図17および図18に示す半導体装置20Eにおいて、封止樹脂部23は、円柱形状を有している。また、各リード用めっき部16は、平面から見て2つの円周CおよびCのうちいずれかの円周上に配置されている。
(変形例6)
図19乃至図21は、本実施の形態の一変形例による半導体装置20Fを示している。
すなわち図19は、半導体装置20Fの断面図(図2に対応する図)であり、図20は、半導体装置20Fの平面図(図3に対応する図)であり、図21は、半導体装置20Fの裏面図(図4に対応する図)である。
図19乃至図21に示す半導体装置20F(変形例6)において、図1乃至図7に示す実施の形態と異なり、各リード用めっき部16は、平面から見て複数(3つ)の円周C、CおよびCのうちいずれかの円周上に配置されている。
すなわち図20に示すように、各リード用めっき部16の内部端子17は、3つの円周C、CおよびCのうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。円周C、CおよびCは、互いに同心円の関係にあり、その径は円周C、C、Cという順に大きくなっている。
同様に、図21に示す半導体装置20Fの裏面において、各リード用めっき部16の外部端子18は、3つの円周C、CおよびCのうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子17および外部端子18を4つ以上の円周上に配置することも考えられる。また、内部端子17および外部端子18の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各リード用めっき部16を複数の円周C、CおよびC上に配置したことにより、半導体装置20Fに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置20Fの裏面において外部端子18を効率良く配置することができ、半導体素子21の多ピン化に対応することができる。
(変形例7)
図22および図23は、本実施の形態の一変形例による半導体装置20Gを示している。すなわち図22は、半導体装置20Gの平面図(図3に対応する図)であり、図23は、半導体装置20Gの裏面図(図4に対応する図)である。
図22および図23に示す半導体装置20G(変形例7)は、図8および図9に示す変形例1と、図19乃至図21に示す変形例6とを組合せたものである。
すなわち、図22および図23に示す半導体装置20Gにおいて、封止樹脂部23の4つの角部に、それぞれ平面略卵形状の外部端子71(追加の外部端子)が配置されている。また、各リード用めっき部16は、平面から見て3つの円周C、CおよびCのうちいずれかの円周上に配置されている。なお上述した外部端子71は、素子等との電気的な接続に用いず、半導体装置20Aの実装信頼性を向上させるアンカー部材としても利用可能である。
(変形例8)
図24および図25は、本実施の形態の一変形例による半導体装置20Hを示している。すなわち図24は、半導体装置20Hの平面図(図3に対応する図)であり、図25は、半導体装置20Hの裏面図(図4に対応する図)である。
図24および図25に示す半導体装置20H(変形例8)は、図10および図11に示す変形例2と、図19乃至図21に示す変形例6とを組合せたものである。
すなわち、図24および図25に示す半導体装置20Hにおいて、封止樹脂部23は、円柱形状を有している。また、各リード用めっき部16は、平面から見て3つの円周C、CおよびCのうちいずれかの円周上に配置されている。
(変形例9)
図26および図27は、本実施の形態の一変形例による半導体装置20Iを示している。すなわち図26は、半導体装置20Iの平面図(図3に対応する図)であり、図27は、半導体装置20Iの裏面図(図4に対応する図)である。
図26および図27に示す半導体装置20I(変形例9)は、図12乃至図14に示す半導体装置20C(変形例3)において、各リード用めっき部16を平面円形状としたものである。
なお、他の半導体装置(図1乃至図4、図8乃至図11、図15乃至図30)についても、各リード用めっき部16を平面円形状としても良い。
(変形例10)
図28は、本実施の形態の一変形例による半導体装置20Jを示している。すなわち図28は、半導体装置20Jの断面図(図2に対応する図)である。
図28に示す半導体装置20J(変形例10)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23は、半導体素子21および半導体素子21周囲に設けられた中央領域24と、中央領域24周縁に位置する周縁領域25とを有しており、中央領域24の厚みは、周縁領域25の厚みより厚くなっている。
この場合、封止樹脂部23の中央領域24は、截頭円錐形状からなっており、中央領域24の側面はテーパー形状となっている。また、周縁領域25は、平面矩形形状からなっていてもよく、平面円形状または平面多角形形状からなっていても良い。なお、中央領域24の形状は、截頭円錐形状に限らず、例えば円柱形状、ドーム形状または截頭多角錐形状としても良い。
このような半導体装置20Jを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、截頭円錐形状の金型を用いることにより、このような截頭円錐形状の封止樹脂部23を作製することができる。
このほかの構成は、図1乃至図7に示す実施の形態と略同一である。
このように、封止樹脂部23の中央領域24の厚みを周縁領域25より厚くすることにより、熱膨張係数が相対的に低い封止樹脂部23の体積を減らしている。このことにより、半導体装置20全体の熱膨張係数を実装基板45の熱膨張係数に近づけることができるので、半導体装置20に熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。また、中央領域24を厚くし、周縁領域25を薄くしたことにより、封止樹脂部23が熱収縮したときのそり低減を図ることができる。
なお、図8乃至図11に示す変形例1または2と、図28に示す変形例10とを組合せることも可能である。
(変形例11)
図29は、本実施の形態の一変形例による半導体装置20Kを示している。すなわち図29は、半導体装置20Kの断面図(図2に対応する図)である。
図29に示す半導体装置20K(変形例11)は、図12乃至図14に示す変形例3と、図28に示す変形例10とを組合せたものである。
すなわち、図29に示す半導体装置20Kにおいて、中央領域24の厚みは、周縁領域25の厚みより厚くなっている。また、各リード用めっき部16は、平面から見て2つの円周CおよびCのうちいずれかの円周上に配置されている。
なお、図15乃至図18に示す変形例4または5と、図28に示す変形例10とを組合せることも可能である。
(変形例12)
図30は、本実施の形態の一変形例による半導体装置20Lを示している。すなわち図30は、半導体装置20Lの断面図(図2に対応する図)である。
図30に示す半導体装置20L(変形例12)は、図19乃至図21に示す変形例6と、図28に示す変形例10とを組合せたものである。
すなわち、図30に示す半導体装置20Lにおいて、中央領域24の厚みは、周縁領域25の厚みより厚くなっている。また、各リード用めっき部16は、平面から見て3つの円周C、CおよびCのうちいずれかの円周上に配置されている。
なお、図22乃至図25に示す変形例7または8と、図28に示す変形例10とを組合せることも可能である。
(変形例13)
図31は、本実施の形態の一変形例による半導体装置20Mを示している。図31は、半導体装置20Mの断面図(図2に対応する図)である。
図31に示す半導体装置20M(変形例13)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23の断面形状は、台形形状を有している。このような半導体装置20Mを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、各半導体装置20Mに対応する個々の金型を用いることにより、このような形状の封止樹脂部23を作製することができる(個別モールドタイプ)。
このように、封止樹脂部23の断面形状を台形形状にすることにより、熱膨張係数が相対的に低い封止樹脂部23の体積を減らしている。このことにより、半導体装置20M全体の熱膨張係数を実装基板45(図7参照)の熱膨張係数に近づけることができるので、半導体装置20Mに熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。
(変形例14)
図32および図33は、本実施の形態の一変形例による半導体装置20Nを示している。すなわち図32は、半導体装置20Nの平面図(図3に対応する図)であり、図33は、半導体装置20Nの裏面図(図4に対応する図)である。
図32および図33に示す半導体装置20N(変形例14)は、図8および図9に示す変形例1において、外部端子71(追加の外部端子)を、封止樹脂部23の4つの角部側から、各リード用めっき部16が配置された円周C上まで径方向内側に延ばしたものである。
このように、外部端子71(追加の外部端子)がリード用めっき部16近傍まで延びていることにより、リード用めっき部16に対する実装ストレスをさらに緩和することができる。
(変形例15)
図34および図35は、本実施の形態の一変形例による半導体装置20Pを示している。すなわち図34は、半導体装置20Pの平面図(図3に対応する図)であり、図35は、半導体装置20Pの裏面図(図4に対応する図)である。
図34および図35に示す半導体装置20P(変形例15)は、図15および図16に示す変形例4において、外部端子71(追加の外部端子)を、封止樹脂部23の4つの角部側から、各リード用めっき部16が配置された円周のうち最も内側の円周C上まで径方向内側に延ばしたものである。
このように、外部端子71(追加の外部端子)がリード用めっき部16近傍まで延びていることにより、リード用めっき部16に対する実装ストレスをさらに緩和することができる。
(変形例16)
図36および図37は、本実施の形態の一変形例による半導体装置20Qを示している。すなわち図36は、半導体装置20Qの平面図(図3に対応する図)であり、図37は、半導体装置20Qの裏面図(図4に対応する図)である。
図36および図37に示す半導体装置20Q(変形例16)は、図22および図23に示す変形例7において、外部端子71(追加の外部端子)を、封止樹脂部23の4つの角部側から、各リード用めっき部16が配置された円周のうち最も内側の円周C上まで径方向内側に延ばしたものである。
このように、外部端子71(追加の外部端子)がリード用めっき部16近傍まで延びていることにより、リード用めっき部16に対する実装ストレスをさらに緩和することができる。
(変形例17)
図38および図39は、本実施の形態の一変形例による半導体装置20Rを示している。すなわち図38は、半導体装置20Rの平面図(図3に対応する図)であり、図39は、半導体装置20Rの断面図(図2に対応する図)である。
図38および図39に示す半導体装置20R(変形例17)において、複数のリード用めっき部16のうち少なくとも1つの上面に、外部突出端子65が形成されている。外部突出端子65は、封止樹脂部23に形成された開口部23aから露出し形成され、半導体装置20Rの上面からの接続を可能としている。なお外部突出端子65には、はんだやAgペーストなど一般的な接続材を用いることが可能である。
このように、外部突出端子65がリード用めっき部16の上面に形成されることにより、図39に示すように、下方の半導体装置20Rの外部突出端子65を、上方の半導体装置20Rの外部端子18に接続することができる。これにより、複数の半導体装置20Rを上下に積層することが可能となる。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
15 半導体素子用めっき部
16 リード用めっき部
17 内部端子
18 外部端子
20、20A〜20R 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部)
23 封止樹脂部
45 実装基板

Claims (11)

  1. 半導体装置において、
    半導体素子と、
    半導体素子が載置された半導体素子用めっき部と、
    半導体素子用めっき部の周囲に、半導体素子用めっき部と同一平面上に配置された複数のリード用めっき部と、
    リード用めっき部と半導体素子とを電気的に接続する導電部と、
    半導体素子用めっき部、リード用めっき部、半導体素子および導電部を封止する封止樹脂部とを備え、
    各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも1つの円周上に配置されていることを特徴とする半導体装置。
  2. 各リード用めっき部は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする請求項1記載の半導体装置。
  3. 封止樹脂部は、直方体形状を有していることを特徴とする請求項1または2記載の半導体装置。
  4. 封止樹脂部は、円柱形状を有していることを特徴とする請求項1または2記載の半導体装置。
  5. 封止樹脂部の断面形状は、台形形状を有していることを特徴とする請求項1または2記載の半導体装置。
  6. 封止樹脂部の角部に、各リード用めっき部より面積が広く、かつ半導体素子用めっき部側に向けて徐々に先細となる外部端子が配置されていることを特徴とする請求項1乃至5のいずれか一項記載の半導体装置。
  7. 外部端子は、封止樹脂部の角部側から各リード用めっき部が配置された円周上まで延びていることを特徴とする請求項6記載の半導体装置。
  8. 封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする請求項1乃至7のいずれか一項記載の半導体装置。
  9. 封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする請求項8記載の半導体装置。
  10. 少なくとも1つのリード用めっき部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする請求項1乃至9のいずれか一項記載の半導体装置。
  11. 半導体装置の製造方法において、
    基板を準備する工程と、
    基板にめっきを施すことにより、基板上に、半導体素子用めっき部と、半導体素子用めっき部周囲に配置され、平面から見て少なくとも1つの円周上に配置されるリード用めっき部とを形成する工程と、
    基板上の半導体素子用めっき部に、半導体素子を載置する工程と、
    半導体素子と基板上のリード用めっき部とを、導電部により接続する工程と、
    半導体素子用めっき部、リード用めっき部、半導体素子、および導電部を封止樹脂部により封止する工程と、
    基板を封止樹脂部から除去する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2015021512A 2015-02-05 2015-02-05 半導体装置および半導体装置の製造方法 Pending JP2015092635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015021512A JP2015092635A (ja) 2015-02-05 2015-02-05 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015021512A JP2015092635A (ja) 2015-02-05 2015-02-05 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011071961A Division JP5699331B2 (ja) 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015092635A true JP2015092635A (ja) 2015-05-14

Family

ID=53195578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015021512A Pending JP2015092635A (ja) 2015-02-05 2015-02-05 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015092635A (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261837A (ja) * 1988-04-12 1989-10-18 Nec Corp 半導体集積回路
JPH0267649U (ja) * 1988-11-10 1990-05-22
JPH02180059A (ja) * 1989-01-05 1990-07-12 Seiko Epson Corp 半導体装置のパッケージ
JPH05102376A (ja) * 1991-10-07 1993-04-23 Seiko Epson Corp 半導体装置用リードフレーム
JPH08227964A (ja) * 1995-02-21 1996-09-03 Sony Corp リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置
JPH09172130A (ja) * 1995-12-20 1997-06-30 Nec Corp 樹脂封止型半導体装置
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
JP2003078076A (ja) * 2001-09-05 2003-03-14 Hitachi Cable Ltd 半導体装置の製造方法及び半導体装置
JP2003258009A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP2006294656A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261837A (ja) * 1988-04-12 1989-10-18 Nec Corp 半導体集積回路
JPH0267649U (ja) * 1988-11-10 1990-05-22
JPH02180059A (ja) * 1989-01-05 1990-07-12 Seiko Epson Corp 半導体装置のパッケージ
JPH05102376A (ja) * 1991-10-07 1993-04-23 Seiko Epson Corp 半導体装置用リードフレーム
JPH08227964A (ja) * 1995-02-21 1996-09-03 Sony Corp リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置
JPH09172130A (ja) * 1995-12-20 1997-06-30 Nec Corp 樹脂封止型半導体装置
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
JP2003078076A (ja) * 2001-09-05 2003-03-14 Hitachi Cable Ltd 半導体装置の製造方法及び半導体装置
JP2003258009A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP2006294656A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Similar Documents

Publication Publication Date Title
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US8304268B2 (en) Fabrication method of semiconductor package structure
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JPH07183426A (ja) 半導体装置及びその製造方法
US20080105962A1 (en) Chip package
EP3346492A2 (en) Semiconductor chip package and fabrication method thereof
US20080308951A1 (en) Semiconductor package and fabrication method thereof
JP2009094434A (ja) 半導体装置およびその製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP5699331B2 (ja) 半導体装置および半導体装置の製造方法
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
JP5910909B2 (ja) 半導体装置および半導体装置の製造方法
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
JP5776968B2 (ja) 半導体装置および半導体装置の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3912445B2 (ja) 半導体装置
JP5772146B2 (ja) 半導体装置および半導体装置の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP2015092635A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160401