JP2015092635A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015092635A JP2015092635A JP2015021512A JP2015021512A JP2015092635A JP 2015092635 A JP2015092635 A JP 2015092635A JP 2015021512 A JP2015021512 A JP 2015021512A JP 2015021512 A JP2015021512 A JP 2015021512A JP 2015092635 A JP2015092635 A JP 2015092635A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- plating
- modification
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
したがって、例えば製造時に熱が加えられたり、または自動車等の高温環境下で使用されたときに、半導体装置に対して熱ストレスが加わる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との相違により熱応力が生じ、この熱応力が特定の箇所に集中すると、その箇所から半導体装置が破損してしまうおそれがある。
まず、図1乃至図4により、本発明の一実施の形態による半導体装置の構成について説明する。図1乃至図4は、本発明の一実施の形態による半導体装置を示す図である。
次に、図1乃至図4に示す半導体装置20の製造方法について、図5(a)−(d)および図6(a)−(f)を用いて説明する。なお、以下においては、1枚の基板11を用いて複数の半導体装置20を製造する工程について説明するが、これに限らず、1枚の基板11を用いて1つの半導体装置20のみを製造することも可能である。
次にこのような構成からなる本実施の形態の作用について、図7を用いて説明する。図7は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
次に、図8乃至図39により、本発明による半導体装置の各種変形例について説明する。図8乃至図39において、図1乃至図7に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図8および図9は、本実施の形態の一変形例による半導体装置20Aを示している。すなわち図8は、半導体装置20Aの平面図(図3に対応する図)であり、図9は、半導体装置20Aの裏面図(図4に対応する図)である。
図10および図11は、本実施の形態の一変形例による半導体装置20Bを示している。すなわち図10は、半導体装置20Bの平面図(図3に対応する図)であり、図11は、半導体装置20Bの裏面図(図4に対応する図)である。
図12乃至図14は、本実施の形態の一変形例による半導体装置20Cを示している。
すなわち図12は、半導体装置20Cの断面図(図2に対応する図)であり、図13は、半導体装置20Cの平面図(図3に対応する図)であり、図14は、半導体装置20Cの裏面図(図4に対応する図)である。
図15および図16は、本実施の形態の一変形例による半導体装置20Dを示している。すなわち図15は、半導体装置20Dの平面図(図3に対応する図)であり、図16は、半導体装置20Dの裏面図(図4に対応する図)である。
図17および図18は、本実施の形態の一変形例による半導体装置20Eを示している。すなわち図17は、半導体装置20Eの平面図(図3に対応する図)であり、図18は、半導体装置20Eの裏面図(図4に対応する図)である。
図19乃至図21は、本実施の形態の一変形例による半導体装置20Fを示している。
すなわち図19は、半導体装置20Fの断面図(図2に対応する図)であり、図20は、半導体装置20Fの平面図(図3に対応する図)であり、図21は、半導体装置20Fの裏面図(図4に対応する図)である。
図22および図23は、本実施の形態の一変形例による半導体装置20Gを示している。すなわち図22は、半導体装置20Gの平面図(図3に対応する図)であり、図23は、半導体装置20Gの裏面図(図4に対応する図)である。
図24および図25は、本実施の形態の一変形例による半導体装置20Hを示している。すなわち図24は、半導体装置20Hの平面図(図3に対応する図)であり、図25は、半導体装置20Hの裏面図(図4に対応する図)である。
図26および図27は、本実施の形態の一変形例による半導体装置20Iを示している。すなわち図26は、半導体装置20Iの平面図(図3に対応する図)であり、図27は、半導体装置20Iの裏面図(図4に対応する図)である。
図28は、本実施の形態の一変形例による半導体装置20Jを示している。すなわち図28は、半導体装置20Jの断面図(図2に対応する図)である。
図29は、本実施の形態の一変形例による半導体装置20Kを示している。すなわち図29は、半導体装置20Kの断面図(図2に対応する図)である。
図30は、本実施の形態の一変形例による半導体装置20Lを示している。すなわち図30は、半導体装置20Lの断面図(図2に対応する図)である。
図31は、本実施の形態の一変形例による半導体装置20Mを示している。図31は、半導体装置20Mの断面図(図2に対応する図)である。
図32および図33は、本実施の形態の一変形例による半導体装置20Nを示している。すなわち図32は、半導体装置20Nの平面図(図3に対応する図)であり、図33は、半導体装置20Nの裏面図(図4に対応する図)である。
図34および図35は、本実施の形態の一変形例による半導体装置20Pを示している。すなわち図34は、半導体装置20Pの平面図(図3に対応する図)であり、図35は、半導体装置20Pの裏面図(図4に対応する図)である。
図36および図37は、本実施の形態の一変形例による半導体装置20Qを示している。すなわち図36は、半導体装置20Qの平面図(図3に対応する図)であり、図37は、半導体装置20Qの裏面図(図4に対応する図)である。
図38および図39は、本実施の形態の一変形例による半導体装置20Rを示している。すなわち図38は、半導体装置20Rの平面図(図3に対応する図)であり、図39は、半導体装置20Rの断面図(図2に対応する図)である。
16 リード用めっき部
17 内部端子
18 外部端子
20、20A〜20R 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部)
23 封止樹脂部
45 実装基板
Claims (11)
- 半導体装置において、
半導体素子と、
半導体素子が載置された半導体素子用めっき部と、
半導体素子用めっき部の周囲に、半導体素子用めっき部と同一平面上に配置された複数のリード用めっき部と、
リード用めっき部と半導体素子とを電気的に接続する導電部と、
半導体素子用めっき部、リード用めっき部、半導体素子および導電部を封止する封止樹脂部とを備え、
各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも1つの円周上に配置されていることを特徴とする半導体装置。 - 各リード用めっき部は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする請求項1記載の半導体装置。
- 封止樹脂部は、直方体形状を有していることを特徴とする請求項1または2記載の半導体装置。
- 封止樹脂部は、円柱形状を有していることを特徴とする請求項1または2記載の半導体装置。
- 封止樹脂部の断面形状は、台形形状を有していることを特徴とする請求項1または2記載の半導体装置。
- 封止樹脂部の角部に、各リード用めっき部より面積が広く、かつ半導体素子用めっき部側に向けて徐々に先細となる外部端子が配置されていることを特徴とする請求項1乃至5のいずれか一項記載の半導体装置。
- 外部端子は、封止樹脂部の角部側から各リード用めっき部が配置された円周上まで延びていることを特徴とする請求項6記載の半導体装置。
- 封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする請求項1乃至7のいずれか一項記載の半導体装置。
- 封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする請求項8記載の半導体装置。
- 少なくとも1つのリード用めっき部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする請求項1乃至9のいずれか一項記載の半導体装置。
- 半導体装置の製造方法において、
基板を準備する工程と、
基板にめっきを施すことにより、基板上に、半導体素子用めっき部と、半導体素子用めっき部周囲に配置され、平面から見て少なくとも1つの円周上に配置されるリード用めっき部とを形成する工程と、
基板上の半導体素子用めっき部に、半導体素子を載置する工程と、
半導体素子と基板上のリード用めっき部とを、導電部により接続する工程と、
半導体素子用めっき部、リード用めっき部、半導体素子、および導電部を封止樹脂部により封止する工程と、
基板を封止樹脂部から除去する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015021512A JP2015092635A (ja) | 2015-02-05 | 2015-02-05 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015021512A JP2015092635A (ja) | 2015-02-05 | 2015-02-05 | 半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011071961A Division JP5699331B2 (ja) | 2010-09-28 | 2011-03-29 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015092635A true JP2015092635A (ja) | 2015-05-14 |
Family
ID=53195578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015021512A Pending JP2015092635A (ja) | 2015-02-05 | 2015-02-05 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015092635A (ja) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261837A (ja) * | 1988-04-12 | 1989-10-18 | Nec Corp | 半導体集積回路 |
JPH0267649U (ja) * | 1988-11-10 | 1990-05-22 | ||
JPH02180059A (ja) * | 1989-01-05 | 1990-07-12 | Seiko Epson Corp | 半導体装置のパッケージ |
JPH05102376A (ja) * | 1991-10-07 | 1993-04-23 | Seiko Epson Corp | 半導体装置用リードフレーム |
JPH08227964A (ja) * | 1995-02-21 | 1996-09-03 | Sony Corp | リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置 |
JPH09172130A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 樹脂封止型半導体装置 |
JPH11354675A (ja) * | 1998-06-09 | 1999-12-24 | Sony Corp | 半導体装置 |
JP2000208665A (ja) * | 1999-01-13 | 2000-07-28 | Pfu Ltd | 小型半導体装置および小型半導体装置の実装構造 |
JP2000311841A (ja) * | 1999-04-27 | 2000-11-07 | Toshiba Corp | 半導体チップおよび半導体装置 |
US6225685B1 (en) * | 2000-04-05 | 2001-05-01 | Advanced Micro Devices, Inc. | Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins |
JP2003078076A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Cable Ltd | 半導体装置の製造方法及び半導体装置 |
JP2003258009A (ja) * | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2006294656A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006344898A (ja) * | 2005-06-10 | 2006-12-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
-
2015
- 2015-02-05 JP JP2015021512A patent/JP2015092635A/ja active Pending
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261837A (ja) * | 1988-04-12 | 1989-10-18 | Nec Corp | 半導体集積回路 |
JPH0267649U (ja) * | 1988-11-10 | 1990-05-22 | ||
JPH02180059A (ja) * | 1989-01-05 | 1990-07-12 | Seiko Epson Corp | 半導体装置のパッケージ |
JPH05102376A (ja) * | 1991-10-07 | 1993-04-23 | Seiko Epson Corp | 半導体装置用リードフレーム |
JPH08227964A (ja) * | 1995-02-21 | 1996-09-03 | Sony Corp | リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置 |
JPH09172130A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 樹脂封止型半導体装置 |
JPH11354675A (ja) * | 1998-06-09 | 1999-12-24 | Sony Corp | 半導体装置 |
JP2000208665A (ja) * | 1999-01-13 | 2000-07-28 | Pfu Ltd | 小型半導体装置および小型半導体装置の実装構造 |
JP2000311841A (ja) * | 1999-04-27 | 2000-11-07 | Toshiba Corp | 半導体チップおよび半導体装置 |
US6225685B1 (en) * | 2000-04-05 | 2001-05-01 | Advanced Micro Devices, Inc. | Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins |
JP2003078076A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Cable Ltd | 半導体装置の製造方法及び半導体装置 |
JP2003258009A (ja) * | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2006294656A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006344898A (ja) * | 2005-06-10 | 2006-12-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679172B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
US7851894B1 (en) | System and method for shielding of package on package (PoP) assemblies | |
US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
US20020030289A1 (en) | Wire arrayed chip size package and fabrication method thereof | |
US8304268B2 (en) | Fabrication method of semiconductor package structure | |
KR101605600B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
JPH07183426A (ja) | 半導体装置及びその製造方法 | |
US20080105962A1 (en) | Chip package | |
EP3346492A2 (en) | Semiconductor chip package and fabrication method thereof | |
US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
JP2009094434A (ja) | 半導体装置およびその製造方法 | |
JP3478139B2 (ja) | リードフレームの製造方法 | |
JP5699331B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20100295160A1 (en) | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof | |
JP2007287762A (ja) | 半導体集積回路素子とその製造方法および半導体装置 | |
JP5910909B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20110108967A1 (en) | Semiconductor chip grid array package and method for fabricating same | |
JP5776968B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN111199924B (zh) | 半导体封装结构及其制作方法 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP3912445B2 (ja) | 半導体装置 | |
JP5772146B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
JP2015092635A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160401 |