JP2015079850A - Wiring structure and forming method of the same - Google Patents
Wiring structure and forming method of the same Download PDFInfo
- Publication number
- JP2015079850A JP2015079850A JP2013216015A JP2013216015A JP2015079850A JP 2015079850 A JP2015079850 A JP 2015079850A JP 2013216015 A JP2013216015 A JP 2013216015A JP 2013216015 A JP2013216015 A JP 2013216015A JP 2015079850 A JP2015079850 A JP 2015079850A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- copper
- forming
- seed layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線構造及びその形成方法に関する。 The present invention relates to a wiring structure and a method for forming the same.
近年、電子機器に対する小型化、高性能化及び低価格化等の要求にともない、半導体チップの微細化及び多端子化とともに、半導体チップと接続される回路基板にも配線のより一層の微細化と多層化とが求められている。 In recent years, along with demands for downsizing, high performance, and low prices for electronic devices, along with miniaturization of semiconductor chips and multi-terminals, further miniaturization of wiring on circuit boards connected to semiconductor chips Multi-layering is required.
多層回路基板には、パッケージ基板、ウエハレベルパッケージ（ＷＬＰ）、及びシリコンインターポーザなど、種々の形態がある。一般的に、これらの多層回路基板の配線の形成には、サブトラクティブ法よりも微細化が容易であることから、セミアディティブ法が使用されている。 There are various types of multilayer circuit boards such as a package board, a wafer level package (WLP), and a silicon interposer. In general, the semi-additive method is used for forming the wiring of these multilayer circuit boards because the miniaturization is easier than the subtractive method.
セミアディティブ法では、先ず、絶縁膜が形成された基板の上に、無電解めっき法又はスパッタ法等によりシード層を形成する。次に、シード層上にレジスト膜を形成し、レジスト膜をパターニングして、シード層を部分的に露出させる。その後、露出したシード層の上に銅（Ｃｕ）を電解めっきして配線を形成した後、レジスト膜を剥離する。次いで、レジスト膜の剥離により露出したシード層をエッチングにより除去した後、配線を絶縁性の樹脂で覆う。このような工程を複数回繰り返し行うことで、多層配線構造が形成される。 In the semi-additive method, first, a seed layer is formed on a substrate on which an insulating film is formed by an electroless plating method or a sputtering method. Next, a resist film is formed on the seed layer, and the resist film is patterned to partially expose the seed layer. Thereafter, copper (Cu) is electroplated on the exposed seed layer to form a wiring, and then the resist film is peeled off. Next, after removing the seed layer exposed by peeling of the resist film by etching, the wiring is covered with an insulating resin. By repeating such a process a plurality of times, a multilayer wiring structure is formed.
銅配線の酸化を抑制できて信頼性が高い配線構造の形成方法を提供することを目的とする。 An object of the present invention is to provide a highly reliable wiring structure forming method that can suppress oxidation of copper wiring.
開示の技術の一観点によれば、基板の上方に樹脂膜を形成する工程と、前記樹脂膜に開口部を形成する工程と、前記樹脂膜の上、並びに前記開口部の側壁部及び底部に銅合金よりなるシード層を形成する工程と、前記シード層の上に銅膜を形成し、前記開口部内に銅を充填する工程と、前記樹脂膜が露出するまで前記銅膜及び前記シード層を除去し、前記開口部内に残留した銅よりなる配線を得る工程と、熱処理を施して前記配線の側部に残留する前記シード層を酸化させて金属酸化膜を形成する工程とを有する配線構造の形成方法が提供される。 According to one aspect of the disclosed technology, a step of forming a resin film over a substrate, a step of forming an opening in the resin film, the top of the resin film, and a side wall and a bottom of the opening A step of forming a seed layer made of a copper alloy, a step of forming a copper film on the seed layer, filling the opening with copper, and the copper film and the seed layer until the resin film is exposed. A wiring structure having a step of removing and obtaining a wiring made of copper remaining in the opening, and a step of oxidizing the seed layer remaining on the side of the wiring to form a metal oxide film by performing a heat treatment A forming method is provided.
上記一観点に係る配線構造の形成方法によれば、銅配線の酸化を抑制できて信頼性が高い配線構造が得られる。 According to the method for forming a wiring structure according to the above aspect, it is possible to obtain a highly reliable wiring structure that can suppress oxidation of the copper wiring.
以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。 Hereinafter, before describing the embodiment, a preliminary matter for facilitating understanding of the embodiment will be described.
従来のセミアディティブ法で作成された微細配線に対し、高温保持試験又は高温加速を必要とするエレクトロマイグレーション試験等の信頼性試験を実施すると、配線抵抗が上昇してしまう。これは、配線を覆っている樹脂の放熱性が低く且つ酸素を透過しやすいという性質のため、高温環境下で配線が容易に酸化してしまい、配線の有効断面積が減少するためである。配線の微細化が進むほど、配線の酸化の影響は大きくなる。 When a reliability test such as a high temperature holding test or an electromigration test requiring high temperature acceleration is performed on a fine wiring created by a conventional semi-additive method, the wiring resistance increases. This is because the resin covering the wiring is low in heat dissipation and easily permeates oxygen, so that the wiring is easily oxidized in a high temperature environment and the effective cross-sectional area of the wiring is reduced. As the wiring becomes finer, the influence of wiring oxidation becomes larger.
このような問題を回避するために、配線の表面に有機防食剤を塗布することが提案されている。しかし、高温環境下では有機防食剤が揮発したり変質したりするため、配線の酸化を十分に防止することはできない。 In order to avoid such problems, it has been proposed to apply an organic anticorrosive to the surface of the wiring. However, since the organic anticorrosive agent volatilizes or deteriorates in a high temperature environment, it is not possible to sufficiently prevent the wiring from being oxidized.
一方、銅膜をエッチングして銅配線を形成する際に、金属塩化物、窒素系ガス及び塩素系ガスを含むエッチングガスを使用することで、銅膜をエッチングしながらその側壁部に金属窒化物を堆積させることが提案されている。この方法では、銅配線の側壁部が金属窒化物で覆われるため、銅配線の酸化を防止することができる。しかし、この方法では配線を所望の形状に形成することが難しく、配線のダメージも大きいため、配線の信頼性を確保することが難しい。 On the other hand, when forming a copper wiring by etching a copper film, an etching gas containing a metal chloride, a nitrogen-based gas and a chlorine-based gas is used to etch the copper film on the side wall while etching the copper film. It has been proposed to deposit. In this method, since the side wall portion of the copper wiring is covered with the metal nitride, the oxidation of the copper wiring can be prevented. However, with this method, it is difficult to form the wiring in a desired shape, and the damage to the wiring is large, so it is difficult to ensure the reliability of the wiring.
以下の実施形態では、銅配線の酸化を抑制できて信頼性が高い配線構造の形成方法について説明する。 In the following embodiments, a method of forming a highly reliable wiring structure that can suppress oxidation of copper wiring will be described.
（実施形態）
図１〜図１１は、実施形態に係る配線構造の形成方法を工程順に示す模式断面図である。
(Embodiment)
1 to 11 are schematic cross-sectional views illustrating a method for forming a wiring structure according to an embodiment in the order of steps.
まず、図１（ａ）に示すように、基板１１を用意し、基板１１の上に下地絶縁膜１２を形成する。基板１１の種類は製造しようとする多層回路基板に応じて決定すればよい。本実施形態では、基板１１としてシリコンウエハを使用する。下地絶縁膜１２は絶縁性であればよく、例えばポジ型感光性フェノール樹脂や非感光性ポリイミドなどにより形成することができる。
First, as shown in FIG. 1A, a
次に、図１（ｂ）に示すように、下地膜１２の上に下地金属層１３を形成する。本実施形態では、スパッタ法により下地膜１２の上にＴｉ（チタン）を５ｎｍ〜２０ｎｍの厚さに堆積させて、下地金属層１３とする。
Next, as shown in FIG. 1B, a
次に、図１（ｃ）に示すように、下地金属層１３の上に感光性レジストを例えば２μｍの厚さに塗布して、レジスト膜１４を形成する。その後、ステッパ又はコンタクトアナライザ等の装置を使用してレジスト膜１４の所定部分を露光した後、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等の現像液を使用してレジスト膜１４を現像処理する。これにより、図１（ｄ）に示すように、レジスト膜１４に所望の配線パターンの開口部１４ａが形成される。開口部１４ａの底部には、下地金属層１３が露出する。
Next, as shown in FIG. 1C, a photosensitive resist is applied on the
次に、図２（ａ）に示すように、例えばスパッタ法により、基板１１の上側全面にシード層１５を形成し、開口部１４ａの側壁部及び底部、並びにレジスト膜１４の上をシード層１５で覆う。シード層１５の厚さは、例えば２０ｎｍ〜１００ｎｍとする。
Next, as shown in FIG. 2A, the
シード層１５は熱拡散バリア性を有する金属を含む銅合金により形成する。熱拡散バリア性を有する金属とは、銅配線から絶縁膜への銅（Ｃｕ）の熱拡散を防止する性質を有する金属である。そのような金属として、例えばＴａ（タリウム）、Ｗ（タングステン）、Ｃｏ（コバルト）又はＮｉ（ニッケル）がある。
The
なお、シード層１５を形成する銅合金中のＴａ、Ｗ、Ｃｏ又はＮｉの含有量が５ａｔ％未満の場合は、十分な熱拡散バリア性を得ることが難しい。また、シード層１５を形成する銅合金中のＴａ、Ｗ、Ｃｏ又はＮｉの含有量が２０ａｔ％を超えると、銅配線との密着性が悪くなるおそれがある。
In addition, when the content of Ta, W, Co, or Ni in the copper alloy forming the
このため、シード層１５を形成する銅合金中のＴａ、Ｗ、Ｃｏ又はＮｉの含有量は、５ａｔ％以上、且つ２０ａｔ％以下とすることが好ましい。このような銅合金でシード層１５を形成することにより、後述の熱処理により熱拡散バリア性が良好な金属酸化膜が得られる。
For this reason, the content of Ta, W, Co or Ni in the copper alloy forming the
次に、図２（ｂ）に示すように、シード層１５の上に銅を電解めっきして、銅膜１６を形成する。この銅膜１６の形成により、レジスト膜１４の開口部１４ａ内に銅が充填される。
Next, as shown in FIG. 2B, copper is electroplated on the
その後、図２（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法等により、レジスト膜１４が露出するまで銅膜１６及びシード層１５を研磨する。この研磨後に開口部１４ａ内に残留した銅が、配線１７となる。
Thereafter, as shown in FIG. 2C, the
次に、図２（ｄ）に示すように、配線１７の上にバリア層１８を形成する。このバリア層１８は、配線１７の酸化を防止するとともに配線１７から絶縁膜への銅（Ｃｕ）の拡散を防止するという作用がある。バリア層１８は、例えばＣｏＷＰ又はＮｉＰを無電解めっきして形成することができる。バリア層１８の厚さは、例えば１００ｎｍとする。
Next, as shown in FIG. 2D, a
次に、図３（ａ）に示すように、ＮＭＰ（N-methylpyrrolidone）又はアセトン等の剥離液を使用して、レジスト膜１４を除去する。その後、図３（ｂ）に示すように、レジスト膜１４の除去により露出した下地金属層１３を、エッチングにより除去する。
Next, as shown in FIG. 3A, the resist
本実施形態では下地金属層１３としてＴｉを使用しているので、フッ化アンモニウムを使用したウェットエッチングやＣＦ4ガスを用いたドライエッチングにより下地金属層１３を除去することができる。
In the present embodiment, since Ti is used as the
次に、図３（ｃ）に示すように、基板１１の上側全面に感光性レジストを塗布してレジスト膜１９を形成し、配線１７の側部及び上部をレジスト膜１９で覆う。
Next, as shown in FIG. 3C, a photosensitive resist is applied to the entire upper surface of the
次に、ステッパ又はコンタクトアナライザ等の装置を使用してレジスト膜１９の所定部分を露光した後、ＴＭＡＨ等の現像液によりレジスト膜１９を現像処理して、図４（ａ）に示すように開口部１９ａを形成する。開口部１９ａの底部には、配線１７の上に形成されたバリア層１８が露出する。
Next, after exposing a predetermined portion of the resist
次に、図４（ｂ）に示すように基板１１の上側全面にシード層２０を、例えば２０ｎｍ〜１００ｎｍの厚さに形成する。シード層２０は熱拡散バリア性を有する金属を含む銅合金により形成する。本実施形態では、シード層１５と同様に、銅とＴａ、Ｗ、Ｃｏ又はＮｉとの合金によりシード層２０を形成する。
Next, as shown in FIG. 4B, a
次に、図４（ｃ）に示すように、シード層２０の上に銅を電解めっきして、銅膜２１を形成する。この銅膜２１の形成により、レジスト膜１９の開口部１９ａ内に銅が充填される。
Next, as shown in FIG. 4C, copper is electrolytically plated on the
次に、図５（ａ）に示すように、ＣＭＰ法等により、レジスト膜１９が露出するまで銅膜２１及びシード層２０を研磨する。この研磨後に開口部１９ａ内に残留した銅が、上下の配線を電気的に接続するビア２２となる。
Next, as shown in FIG. 5A, the
次に、図５（ｂ）に示すように、ＮＭＰ又はアセトン等の剥離液を使用して、レジスト膜１９を除去する。
Next, as shown in FIG. 5B, the resist
次に、図５（ｃ）に示すように、基板１１の上側全面に、配線１７及びビア２２等を覆うように絶縁樹脂膜２３を形成する。絶縁樹脂膜２３は絶縁性を有するものであればよく、例えば感光性フェノール樹脂又は非感光性ポリイミドなどの樹脂により形成することができる。
Next, as shown in FIG. 5C, an insulating
次に、図６（ａ）に示すように、ＣＭＰ法等により、ビア２２が露出するまで絶縁樹脂膜２３を研磨して、表面を平坦化する。
Next, as shown in FIG. 6A, the insulating
次に、図６（ｂ）に示すように、基板１１の上側全面に例えばスパッタ法によりＴｉを５ｎｍ〜２０ｎｍの厚さに堆積させて、下地金属層２４を形成する。
Next, as shown in FIG. 6B, Ti is deposited to a thickness of 5 nm to 20 nm by sputtering, for example, on the entire upper surface of the
次に、図６（ｃ）に示すように、下地金属層２４の上に感光性レジストを例えば２μｍの厚さに塗布して、レジスト膜２５を形成する。
Next, as shown in FIG. 6C, a photosensitive resist is applied on the
次に、ステッパ又はコンタクトアナライザ等の装置を使用してレジスト膜２５の所定部分を露光した後、ＴＭＡＨ等の現像液を使用してレジスト膜２５を現像処理する。これにより、図７（ａ）に示すように、レジスト膜２５に所定のパターンで開口部２５ａが形成される。開口部２５ａの底部には下地金属層２４が露出する。
Next, after exposing a predetermined portion of the resist
次に、図７（ｂ）に示すように、基板１１の上側全面にシード層２６を形成し、開口部２５ａの側璧部及び底部、並びにレジスト膜２５の上をシード層２６で覆う。シード層２６は、熱拡散バリア性を有する金属を含む銅合金により形成する。本実施形態では、シード層１５，２０と同様に、銅とＴａ、Ｗ、Ｃｏ又はＮｉとの合金によりシード層２６を形成する。
Next, as shown in FIG. 7B, the
次に、図８（ａ）に示すように、シード層２６の上に銅を電解めっきして、銅膜２７を形成する。この銅膜２７の形成により、レジスト膜２５の開口部２５ａ内に銅が充填される。
Next, as shown in FIG. 8A, copper is electroplated on the
次に、図８（ｂ）に示すように、ＣＭＰ法等により、レジスト膜２５が露出するまで銅膜２７及びシード２６を研磨する。この研磨後に開口部２５ａ内に残留した銅が、配線２８となる。
Next, as shown in FIG. 8B, the
次に、図９（ａ）に示すように、配線２８の上にバリア層２９を形成する。バリア層２９は、例えばＣｏＰＷ又はＮｉＰを無電解めっきして形成する。配線２８の上に他の配線を形成しない場合は、ＣＶＤ法により配線２８の上にＳｉＮ系材料を堆積させてバリア層２９としてもよい。
Next, as shown in FIG. 9A, a
次に、図９（ｂ）に示すように、ＮＭＰ又はアセトン等の剥離液を使用してレジスト膜２５を除去する。その後、図１０（ａ）に示すように、レジスト膜２５の除去により露出した下地金属層２４を、エッチングにより除去する。
Next, as shown in FIG. 9B, the resist
次に、図１０（ｂ）に示すように、基板１１の上側に樹脂を塗布して、絶縁樹脂膜３０を形成する。絶縁樹脂膜３０として感光性レジスト（例えばフェノール系感光性樹脂）を使用してもよく、非感光性ポリイミド又はその他の絶縁性樹脂を使用してもよい。
Next, as shown in FIG. 10B, a resin is applied to the upper side of the
このようにして多層配線を形成した後、例えば２００℃の温度で５０時間熱処理する。この熱処理により、配線１７，２８及びビア２２の側部のシード層１５，２０，２６に含まれる熱拡散バリア性を有する金属（Ｔａ、Ｗ、Ｃｏ又はＮｉ）が優先的に酸化して、図１１に示すように金属酸化膜３１が形成され、本実施形態に係る配線構造が完成する。
After the multilayer wiring is formed in this way, heat treatment is performed at a temperature of 200 ° C. for 50 hours, for example. By this heat treatment, the metal (Ta, W, Co, or Ni) having a thermal diffusion barrier property contained in the seed layers 15, 20, and 26 on the side portions of the
図１２は、熱処理後の配線１７を示す模式図である。この図１２に示すように、配線１７の下部には、熱拡散バリア性を有する金属を含む銅合金よりなるシード層１５が配置されている。また、配線１７の側部は、シード層１５の酸化により形成された金属酸化膜３１に覆われている。更に、配線１７の上部は、バリア性を有する材料よりなるバリア層１８に覆われている。
FIG. 12 is a schematic diagram showing the
これと同様に、配線２８の下部には熱拡散バリア性を有する金属を含む銅合金よりなるシード層２６が配置されている。また、配線２８の側部はシード層２６の酸化により形成された金属酸化膜３１に覆われており、上部はバリア性を有する金属よりなるバリア層２９に覆われている。更に、ビア２２の側部も、シード層２０の酸化により形成された金属酸化膜３１に覆われている。
Similarly, a
これらのシード層１５，２６、金属酸化膜３１及びバリア層１８，２９により、本実施形態に係る配線構造は、高温環境下で信頼性試験を実施しても、配線１７，２８の内部にまで酸化が進行することが回避される。その結果、配線抵抗の上昇が回避され、信頼性が高い微細配線構造が得られる。
Due to the seed layers 15 and 26, the
（実験）
以下、本実施形態の効果を調べた結果について説明する。
(Experiment)
Hereinafter, the results of examining the effects of this embodiment will be described.
図１３に示すように、シリコン基板４１の上にＳｉＯ2からなる絶縁膜４２を形成し、絶縁膜４２上に樹脂膜４３、配線４４、ビア４５及び引出電極４６を形成して、実施例及び比較例の試験体５０，６０を得た。
As shown in FIG. 13, the insulating
図１４（ａ）は実施例の試験体５０の配線構造を示す模式図である。この図１４（ａ）に示すように、実施例の試験体５０では、配線４４の下にシード層５１及び下地金属層（Ｔｉ）５２が配置されている。また、配線４４の側壁部はシード層５１を熱処理して形成された金属酸化膜５３に覆われており、配線４４の上はバリア層５４に覆われている。
FIG. 14A is a schematic diagram showing a wiring structure of the
シード層５１はＮｉを含有する銅合金により形成されており、下地金属層５２はＴｉにより形成されている。また、バリア層５４はＮｉＰにより形成されている。
The
図１４（ｂ）は比較例の試験体６０の配線構造を示す模式図である。この図１４（ｂ）に示すように、比較例の試験体６０では、配線４４の下には下地金属層（Ｔｉ）６１が配置されているが、配線４４の側部及び上部は樹脂膜４３と直接接触している。
FIG. 14B is a schematic diagram showing the wiring structure of the
なお、実施例及び比較例の試験体５０，６０の配線４４の幅及び高さは、いずれも２μｍである。
In addition, the width and height of the
これらの実施例及び比較例の試験体５０，６０を図１３のようにホットプレート４０の上に配置し、２００℃の温度に加熱した。そして、電源４７からプローブ４８を介して配線４４に電流密度が１０6Ａ／ｃｍ2の条件で電流を流し、抵抗変化率を測定した。ここでは、抵抗変化率が１０％以上のものを不良と判定した。
The
図１５は、横軸に試験時間をとり、縦軸に抵抗変化率をとって、実施例及び比較例の試験体５０，６０の抵抗変化率を測定した結果を示す図である。
FIG. 15 is a diagram showing the results of measuring the resistance change rates of the
この図１５からわかるように、比較例の試験体６０では短時間で抵抗変化率が５０％以上になっているのに対して、実施例の試験体５０では試験時間が１００時間を超えても抵抗変化率が３％程度に抑えられている。
As can be seen from FIG. 15, the resistance change rate in the
また、比較例の試験体６０では配線４４の外周部が酸化して内部にボイドが発生するなどの欠陥がみられたが、実施例の試験体５０ではボイド等の欠陥はなかった。シード層５１を、Ｔａを含む銅合金、Ｗを含む銅合金及びＣｏを含む銅合金により形成した場合も、上記と同様の結果が得られた。これらの実験結果から、開示の技術の有用性が確認された。
Further, in the
以上の諸実施形態に関し、更に以下の付記を開示する。 The following additional notes are disclosed with respect to the above embodiments.
（付記１）基板の上方に樹脂膜を形成する工程と、
前記樹脂膜に開口部を形成する工程と、
前記樹脂膜の上、並びに前記開口部の側壁部及び底部に銅合金よりなるシード層を形成する工程と、
前記シード層の上に銅膜を形成し、前記開口部内に銅を充填する工程と、
前記樹脂膜が露出するまで前記銅膜及び前記シード層を除去し、前記開口部内に残留した銅よりなる配線を得る工程と、
熱処理を施して前記配線の側部に残留する前記シード層を酸化させて金属酸化膜を形成する工程と
を有することを特徴とする配線構造の形成方法。
(Appendix 1) A step of forming a resin film above the substrate;
Forming an opening in the resin film;
Forming a seed layer made of a copper alloy on the resin film and on the side wall and bottom of the opening;
Forming a copper film on the seed layer and filling the opening with copper;
Removing the copper film and the seed layer until the resin film is exposed, and obtaining a wiring made of copper remaining in the opening; and
And a step of oxidizing the seed layer remaining on the side portion of the wiring to form a metal oxide film.
（付記２）前記銅合金が、Ｔａ（タリウム）、Ｗ（タングステン）、Ｃｏ（コバルト）又はＮｉ（ニッケル）と銅との合金であることを特徴とする付記１に記載の配線構造の形成方法。 (Supplementary note 2) The method for forming a wiring structure according to supplementary note 1, wherein the copper alloy is an alloy of Ta (thallium), W (tungsten), Co (cobalt), or Ni (nickel) and copper. .
（付記３）前記銅合金中の前記Ｔａ、Ｗ、Ｃｏ又はＮｉの含有量が、５ａｔ％以上、且つ２０ａｔ％以下であることを特徴とする付記２に記載の配線構造の形成方法。 (Additional remark 3) Content of the said Ta, W, Co, or Ni in the said copper alloy is 5 at% or more and 20 at% or less, The formation method of the wiring structure of Additional remark 2 characterized by the above-mentioned.
（付記４）前記配線を得る工程と前記金属酸化膜を形成する工程との間に、前記配線の上にバリア層を形成する工程を有することを特徴とする付記１乃至３のいずれか１項に記載の配線構造の形成方法。 (Appendix 4) Any one of appendices 1 to 3, further comprising a step of forming a barrier layer on the interconnect between the step of obtaining the interconnect and the step of forming the metal oxide film. A method of forming a wiring structure as described in 1.
（付記５）前記バリア層が、Ｃｏ又はＮｉを含む金属よりなることを特徴とする付記４に記載の配線構造の形成方法。 (Additional remark 5) The said barrier layer consists of a metal containing Co or Ni, The formation method of the wiring structure of Additional remark 4 characterized by the above-mentioned.
（付記６）前記銅膜を、電解めっきにより形成することを特徴とする付記１乃至５のいずれか１項に記載の配線構造の形成方法。 (Additional remark 6) The said copper film is formed by electrolytic plating, The formation method of the wiring structure of any one of Additional remark 1 thru | or 5 characterized by the above-mentioned.
（付記７）前記配線を得る工程と前記金属酸化膜を形成する工程との間に、前記樹脂膜を除去する工程と、前記配線の周囲を被覆する第２の樹脂膜を形成する工程とを有することを特徴とする付記１乃至６のいずれか１項に記載の配線構造の形成方法。 (Additional remark 7) Between the process of obtaining the said wiring, and the process of forming the said metal oxide film, the process of removing the said resin film, and the process of forming the 2nd resin film which coat | covers the circumference | surroundings of the said wiring The method for forming a wiring structure according to any one of appendices 1 to 6, wherein the wiring structure is formed.
（付記８）基板と、
前記基板の上方に配置された銅配線と、
銅合金により形成され、前記銅配線の下に配置されたシード層と、
前記銅配線の側部を被覆する金属酸化膜と、
前記銅配線及び前記金属酸化膜を被覆する絶縁樹脂膜と
を有することを特徴とする配線構造。
(Appendix 8) a substrate;
A copper wiring disposed above the substrate;
A seed layer formed of a copper alloy and disposed under the copper wiring;
A metal oxide film covering the side of the copper wiring;
A wiring structure comprising: the copper wiring and an insulating resin film covering the metal oxide film.
（付記９）前記金属酸化膜中に含まれる銅以外の金属と、前記シード層中に含まれる銅以外の金属とが同一種であることを特徴とする付記８に記載の配線構造。 (Supplementary note 9) The wiring structure according to supplementary note 8, wherein a metal other than copper contained in the metal oxide film and a metal other than copper contained in the seed layer are of the same type.
（付記１０）前記同一種の金属が、Ｔａ（タリウム）、Ｗ（タングステン）、Ｃｏ（コバルト）及びＮｉ（ニッケル）のうちのいずれかであることを特徴とする付記９に記載の配線構造。 (Supplementary note 10) The wiring structure according to supplementary note 9, wherein the same type of metal is one of Ta (thallium), W (tungsten), Co (cobalt), and Ni (nickel).
１１…基板、１２…下地絶縁膜、１３，２４…下地金属層、１４，１９，２５…レジスト膜、１５，２０，２６…シード層、１６，２１，２７…銅膜、１７，２８…配線、１８，２９…バリア層、２２…ビア、２３，３０…絶縁樹脂膜、３１…金属酸化膜。
DESCRIPTION OF
Claims (5)
前記樹脂膜に開口部を形成する工程と、
前記樹脂膜の上、並びに前記開口部の側壁部及び底部に銅合金よりなるシード層を形成する工程と、
前記シード層の上に銅膜を形成し、前記開口部内に銅を充填する工程と、
前記樹脂膜が露出するまで前記銅膜及び前記シード層を除去し、前記開口部内に残留した銅よりなる配線を得る工程と、
熱処理を施して前記配線の側部に残留する前記シード層を酸化させて金属酸化膜を形成する工程と
を有することを特徴とする配線構造の形成方法。 Forming a resin film above the substrate;
Forming an opening in the resin film;
Forming a seed layer made of a copper alloy on the resin film and on the side wall and bottom of the opening;
Forming a copper film on the seed layer and filling the opening with copper;
Removing the copper film and the seed layer until the resin film is exposed, and obtaining a wiring made of copper remaining in the opening; and
And a step of oxidizing the seed layer remaining on the side portion of the wiring to form a metal oxide film.
前記基板の上方に配置された銅配線と、
銅合金により形成され、前記銅配線の下に配置されたシード層と、
前記銅配線の側部を被覆する金属酸化膜と、
前記銅配線及び前記金属酸化膜を被覆する絶縁樹脂膜と
を有することを特徴とする配線構造。 A substrate,
A copper wiring disposed above the substrate;
A seed layer formed of a copper alloy and disposed under the copper wiring;
A metal oxide film covering the side of the copper wiring;
A wiring structure comprising: the copper wiring and an insulating resin film covering the metal oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013216015A JP2015079850A (en) | 2013-10-17 | 2013-10-17 | Wiring structure and forming method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013216015A JP2015079850A (en) | 2013-10-17 | 2013-10-17 | Wiring structure and forming method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015079850A true JP2015079850A (en) | 2015-04-23 |
Family
ID=53011048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013216015A Pending JP2015079850A (en) | 2013-10-17 | 2013-10-17 | Wiring structure and forming method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015079850A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017163743A1 (en) * | 2016-03-25 | 2017-09-28 | 日立化成株式会社 | Organic interposer and method for manufacturing organic interposer |
-
2013
- 2013-10-17 JP JP2013216015A patent/JP2015079850A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017163743A1 (en) * | 2016-03-25 | 2017-09-28 | 日立化成株式会社 | Organic interposer and method for manufacturing organic interposer |
| JPWO2017163743A1 (en) * | 2016-03-25 | 2019-01-24 | 日立化成株式会社 | Organic interposer and method for producing organic interposer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6908090B2 (en) | Wiring structure | |
| TWI643291B (en) | Method for forming interconnects | |
| US8623751B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
| JP5602584B2 (en) | Wiring board and manufacturing method thereof | |
| US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20170110369A1 (en) | Electronic device and method for producing same | |
| US9263326B2 (en) | Interconnection structure and method of forming the same | |
| JP2009004665A (en) | Manufacturing method for semiconductor device | |
| JP2007250907A (en) | Semiconductor device and manufacturing method therefor | |
| JP6365106B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2009026989A (en) | Semiconductor device, manufacturing method of the semiconductor device | |
| US8872040B2 (en) | Wiring structure and manufacturing method thereof, and electronic apparatus and manufacturing method thereof | |
| JP2011165876A (en) | Semiconductor device, and method of manufacturing the same | |
| US8802560B1 (en) | Method of fabricating an semiconductor interconnect structure | |
| JP6186780B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9412654B1 (en) | Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step | |
| TWI453806B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2007208181A (en) | Method for forming metallic wiring | |
| JP2010225682A (en) | Semiconductor device and manufacturing method thereof | |
| JP6217465B2 (en) | Wiring structure manufacturing method, wiring structure, and electronic device using the same | |
| JP2005244031A (en) | Semiconductor device and its manufacturing method | |
| JP2015079850A (en) | Wiring structure and forming method of the same | |
| JP5942867B2 (en) | Manufacturing method of semiconductor device | |
| JP2016213254A (en) | Wiring structure and manufacturing method thereof, and semiconductor device | |
| JP4525534B2 (en) | Manufacturing method of semiconductor device |