JP2015073435A - インバータ装置の蓄積電力放電回路 - Google Patents
インバータ装置の蓄積電力放電回路 Download PDFInfo
- Publication number
- JP2015073435A JP2015073435A JP2015007700A JP2015007700A JP2015073435A JP 2015073435 A JP2015073435 A JP 2015073435A JP 2015007700 A JP2015007700 A JP 2015007700A JP 2015007700 A JP2015007700 A JP 2015007700A JP 2015073435 A JP2015073435 A JP 2015073435A
- Authority
- JP
- Japan
- Prior art keywords
- power
- main circuit
- voltage
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】複数の主回路コンデンサを直列接続した構成を採用したときに、通常動作時における複数の主回路コンデンサの電圧バランスを保ちながら、電源遮断時には主回路コンデンサの蓄積電荷を急速放電させることができる蓄積電力放電回路を提供する。【解決手段】蓄積電力放電回路は、主端子間に直列接続され電源投入時から電荷が蓄積される複数の主回路コンデンサと、制御入力を備えた制御スイッチ、および、当該制御スイッチの制御出力に接続されたバランス抵抗を備えた電圧安定化回路と、を備える。電圧安定化回路は、電源投入後には、前記制御スイッチを制御することで当該制御スイッチを第1状態として複数の主回路コンデンサの互いの端子間の電圧バランスを保持する。また、電源遮断時には、制御スイッチを制御することで、制御スイッチの第1状態を第2状態に切換えて前記複数の主回路コンデンサの互いの端子間の電圧バランスを崩して放電する。【選択図】図11
Description
本発明の実施形態は、インバータ装置の蓄積電力放電回路に関する。
インバータ装置は、交流電源を整流、平滑化して直流電圧を生成し、当該直流電圧をインバータ主回路に供給してインバータ主回路を駆動する。ここで、直流電圧を平滑するための主回路コンデンサとしてアルミ電解コンデンサなどの大容量コンデンサを使用する。直流電力は電源を遮断した場合にも主回路コンデンサに蓄積されるため、主回路コンデンサに直流電力が蓄積した状態でインバータ装置に接触すると感電事故の虞がある。
そのため、主回路コンデンサを放電するため、主回路コンデンサと並列に放電用の抵抗を接続し、電源遮断時の放電時間を短縮する方法が一般的である。しかし、この方法では電源投入後にも放電されてしまうため、電源投入後の通常動作時の放電が少なくなるように抵抗を大きくする必要があり、電源遮断時の放電時間を短くできないという問題がある。
例えば、特許文献1に示されるように、放電抵抗とNPNトランジスタを直列に接続したものを主回路コンデンサと並列に接続し、前記のNPNトランジスタのベース−エミッタ間にフォトカプラの二次側を接続する構成を採用し、前記のNPNトランジスタをスイッチング切換えする構成がある。この場合、電源投入時にはフォトカプラの一次側に電流が流れるため、NPNトランジスタのベース−エミッタ間が短絡状態になることでNPNトランジスタがオフ状態となる。
また、電源遮断時には、平滑コンデンサ(主回路コンデンサに相当)の蓄積電荷を速やかに放電させるようにしているものの、この放電後のしばらく後にはNPNトランジスタはオフする。したがって、平滑コンデンサの端子間におけるインピーダンスは、放電抵抗、NPNトランジスタのコレクタ−ベース間、および、NPNトランジスタのベース−エミッタ間の合計インピーダンスに近い値となる。この場合、電源遮断後で且つ平滑コンデンサの蓄積電荷の放電後、電源投入されないまま放置されると、前述した平滑コンデンサの端子間が高インピーダンスのままとなり、当該平滑コンデンサには自然に蓄電されてしまい好ましくない。
また、特許文献3に示されるように、主回路コンデンサとして複数のコンデンサを直列接続して用いる場合、これらの複数の主回路コンデンサの印加電圧の均衡を図るため、バランス抵抗を各主回路コンデンサに並列接続することがある。バランス抵抗を放電抵抗として併用することを考慮したとしても、一般に、バランス抵抗の抵抗値は大きく、しかも、複数の主回路コンデンサの各端子電圧を保持するように動作するため、主回路コンデンサに蓄積された電荷の急速放電には適さない回路構成となる。
複数の主回路コンデンサを直列接続した構成を採用したときに、通常動作時における複数の主回路コンデンサの電圧バランスを保ちながら、電源遮断時には主回路コンデンサの蓄積電荷を急速放電させることができるインバータ装置の蓄積電力放電回路を提供する。
一実施形態は、主端子間に直列接続され電源投入時から電荷が蓄積される複数の主回路コンデンサと、制御入力を備えた制御スイッチ、および、当該制御スイッチの制御出力に接続されたバランス抵抗を備えた電圧安定化回路と、を備える。電圧安定化回路は、電源投入後には、前記制御スイッチを制御することで当該制御スイッチを第1状態として複数の主回路コンデンサの互いの端子間の電圧バランスを保持する。また、電源遮断時には、制御スイッチを制御することで、制御スイッチの第1状態を第2状態に切換えて前記複数の主回路コンデンサの互いの端子間の電圧バランスを崩して放電する。
(第1の実施形態)
第1の実施形態について図1および図2を参照して説明する。図1に示すように、インバータ装置1は、三相交流電源2を入力する端子R,S,Tを備え、端子R,S,Tには整流器3が接続されている。この整流器3は、端子R,S,Tに入力された三相交流電源2の交流電源を入力し整流する。この整流器3の出力は主電源線N1およびN2に与えられている。この主電源線N1およびN2間には主回路コンデンサC1が接続されており、主回路コンデンサC1は整流器3の整流出力を平滑化し直流電力(直流電圧)を出力する。
第1の実施形態について図1および図2を参照して説明する。図1に示すように、インバータ装置1は、三相交流電源2を入力する端子R,S,Tを備え、端子R,S,Tには整流器3が接続されている。この整流器3は、端子R,S,Tに入力された三相交流電源2の交流電源を入力し整流する。この整流器3の出力は主電源線N1およびN2に与えられている。この主電源線N1およびN2間には主回路コンデンサC1が接続されており、主回路コンデンサC1は整流器3の整流出力を平滑化し直流電力(直流電圧)を出力する。
この直流電力はDCDCコンバータ4に入力されている。DCDCコンバータ4は、入力された直流電力を電圧変換し制御用直流電圧V1について出力ノードN3を通じて制御回路5に供給する。主回路コンデンサC1が平滑化した直流電力はインバータ主回路6に与えられている。インバータ主回路6は、入力した直流電力について制御回路5のPWM制御信号に基づいて交流変換し三相交流電力をモータ7に供給する。
他方、端子R,S,TおよびDCDCコンバータ4の出力には放電制御回路8が接続されている。放電制御回路8は、これらの端子R,S,Tの電源入力信号、DCDCコンバータ4の出力電圧信号に基づいて、電源入力時には主電源線N1およびN2間を開放し、電源遮断時には主回路コンデンサC1の蓄積電圧を放電する。
放電制御回路8は、フォトモスリレー(所謂光MOSFET:制御スイッチ)9を主として構成された回路であり、当該フォトモスリレー9の二次側回路(放電回路)を主電源線N1およびN2間に接続した構成を含み、これにより、電源遮断時には主回路コンデンサC1の蓄積電荷を放電できる。
本実施形態では、放電制御回路8は、制御スイッチとしてのフォトモスリレー9の他、整流器10、抵抗R1〜R12(R1は放電抵抗)、コンデンサC2、トランジスタQ1〜Q3(トランジスタQ1は半導体素子に相当)による回路要素を図示形態で接続して構成される。なお、コンデンサC2は、例えばアルミ電解コンデンサなどによって構成されるものの、当該コンデンサC2の静電容量値は、主回路コンデンサC1の静電容量値よりも大幅に低い値のものが用いられる。
以下、フォトモスリレー9の二次側と一次側に分けて、放電制御回路8の回路接続形態の説明を行う。フォトモスリレー9の二次側において、主電源線N1およびN2間に放電抵抗R1およびフォトモスリレー9の二次側が直列接続されている。したがって、主回路コンデンサC1と、放電抵抗R1およびフォトモスリレー9の二次側とは並列接続されている。
また、フォトモスリレー9の一次側の放電制御回路8は、一次側回路に対する電流供給回路として構成されている。この一次側においては、整流器10が端子R,S,Tに接続されている。整流器10は、三相交流電源2を整流し副電源線N4およびN5間に出力する。副電源線N4およびN5の間には、抵抗R2、R3およびフォトモスリレー9の一次側のダイオードが直列接続されている。フォトモスリレー9の一次側には抵抗R4が並列接続されている。この抵抗R4は、フォトモスリレー9の一次側信号を安定させるための信号安定化抵抗として設けられている。副電源線N4およびN5間には、抵抗R5およびコンデンサC2が接続されている。
他方、DCDCコンバータ4の出力ノードN3と副電源線N5との間には、抵抗R6、R7およびフォトモスリレー9の一次側が直列接続されている。抵抗R7およびR4の共通接続ノードをノードN6とすると、ノードN3とノードN6との間には、抵抗R8、Nチャンネル型のMOSトランジスタQ1のドレイン−ソース間、トランジスタQ2のコレクタ−エミッタ間が直列接続されている。そして、抵抗R7の端子間にはトランジスタQ2のベース−エミッタ間が接続されている。
抵抗R5およびコンデンサC2の共通接続点と、トランジスタQ1とQ2の共通接続点との間には、抵抗R9およびR10が直列接続されており、当該抵抗R9およびR10の共通接続点はトランジスタQ1のゲートに接続されている。また、DCDCコンバータ4の出力ノードN3と副電源線N5との間には、抵抗R11およびR12が直列接続されており、抵抗R12の両端にはNPNトランジスタQ3のベース−エミッタ間が接続されている。このトランジスタQ3のコレクタは抵抗R2およびR3の共通接続点に接続されている。
フォトモスリレー9は、その一次側に発光ダイオードを備えたノーマリーオン(ノーマリークローズ)タイプの構成とされており、一次側に通電されないと二次側をオンし、一次側に通電されると二次側をオフするタイプのMOSFETスイッチとなっている。
インバータ装置1内の主電源線N2と副電源線N5との間(各低電位側電源ノード間)には、保護用のダイオードD1が図示極性で接続されている。このダイオードD1は、整流器3の低電位側の主電源線N2を流れる主回路電流が放電制御回路8側に流れることを防止するための電流保護用として設けられる。これは、特に、整流器10として整流器3よりも少ない定格電流値のものを使用した場合、整流器10に不具合を生じる可能性があるためであり、整流器10に主回路電流を流さないようにするために設けられている。
上記構成の作用について説明する。
図2は、電源投入前後、通常動作時、電源遮断後における各ノードの電流、電圧の時間変化をタイミングチャートによって概略的に示している。この図2において、図2(a)は三相交流電源の出力電圧、図2(b)は、整流器3、整流器10の出力電圧を示している。また、図2(c)は、主回路コンデンサの出力電圧、図2(d)はDCDCコンバータ4の出力電圧を示している。また、図2(e)〜図2(g)はそれぞれトランジスタQ1〜Q3のオンオフ状態、図2(h)は電流I1(=抵抗R3の通電電流)、図2(i)はトランジスタQ2のエミッタ電流I2、図2(j)は電流I3(≒I1+I2)、図2(k)はフォトモスリレーの二次側のオンオフ状態、の時間変化を示している。
図2は、電源投入前後、通常動作時、電源遮断後における各ノードの電流、電圧の時間変化をタイミングチャートによって概略的に示している。この図2において、図2(a)は三相交流電源の出力電圧、図2(b)は、整流器3、整流器10の出力電圧を示している。また、図2(c)は、主回路コンデンサの出力電圧、図2(d)はDCDCコンバータ4の出力電圧を示している。また、図2(e)〜図2(g)はそれぞれトランジスタQ1〜Q3のオンオフ状態、図2(h)は電流I1(=抵抗R3の通電電流)、図2(i)はトランジスタQ2のエミッタ電流I2、図2(j)は電流I3(≒I1+I2)、図2(k)はフォトモスリレーの二次側のオンオフ状態、の時間変化を示している。
電源投入時、交流電源電力が三相交流電源2から端子R,S,Tに供給されると、整流器3が交流電圧を整流し、主回路コンデンサC1が平滑化することで、主電源線N1およびN2に直流電力が供給される。同時に、整流器10は端子R,S,Tに与えられる交流電圧を整流し、電流I1が抵抗R2およびR3による通電回路を通じて流れるようになり、この電流I1に応じた電流がフォトモスリレー9の一次側に流れる。
このとき、同時に、抵抗R5を通じてコンデンサC2に蓄電されるが、この蓄積電圧に応じてトランジスタQ1のゲート入力容量の蓄積電荷が増す。なお、この時点では、DCDCコンバータ4は未だ電圧V1を出力していないため(図2の(A)〜(B)の期間)、トランジスタQ2はオフのまま保持される。したがって、トランジスタQ1のゲート−ソース間に接続された抵抗R10には電流が流れないため、トランジスタQ1のゲート−ソース間電圧が上昇することはなく、トランジスタQ1もオフのまま保持される(図2の(A)〜(B)の期間)。
その後、整流器3の出力側に接続されたDCDCコンバータ4が起動すると電圧V1を発生し制御回路5に直流電力を供給する。DCDCコンバータ4が電圧V1を出力すると、この出力電圧V1は抵抗R6、R7およびR4の直流回路にも与えられるようになり、トランジスタQ2にベース電流が流れ、トランジスタQ2がオンする(図2の(B)のタイミング)。
電流は、抵抗R5およびR9を通じて抵抗R10にも流れるようになり、トランジスタQ1のゲート−ソース間電圧が上昇しトランジスタQ1がオンする。これにより、電流I2が、抵抗R8、トランジスタQ1およびQ2を通じて流れる。
図2の(B)のタイミングにおいて、DCDCコンバータ4が電圧V1を出力すると、この出力電圧V1は抵抗R11およびR12の直流回路にも与えられるようになり、トランジスタQ3にベース電流が流れ、トランジスタQ3もオンする。抵抗R2を通じてフォトモスリレー9の一次側に流れる電流I1が遮断されるが、代わりに、トランジスタQ2のエミッタ電流I2がフォトモスリレー9の一次側に流れる(電流I3参照)。なお、通常動作時には、整流器10の整流出力に応じた電流は抵抗R2およびトランジスタQ3のコレクタ−エミッタ間を通じて流れ続ける。
なお、電源投入時に抵抗R2およびR3の直列抵抗回路に流れていた電流I1は、DCDCコンバータ4の出力電圧V1の上昇に伴い、抵抗R11、R12およびトランジスタQ3による通電経路変更回路の影響を受け、抵抗R2およびR3による直列抵抗回路からフォトモスリレー9の一次側への通電経路が遮断されると共に、抵抗R2およびトランジスタQ3のコレクタ−エミッタ間を通じた経路に経路変更されることになる。
このようにすることで、フォトモスリレー9の一次側には、整流器10の出力に応じて電流I1が流れた後、DCDCコンバータ4が起動時点から当該DCDCコンバータ4の出力電圧V1に応じてトランジスタQ2にエミッタ電流I2を流すことができる。したがって、通常動作時には、電流I1、I2の何れかの電流がフォトモスリレー9の一次側に流れる。
設計時には、この電流I1、I2(より詳細には他回路の通電電流を減じた電流値)が、フォトモスリレー9の一次側駆動電流の上限値および下限値の範囲内になるように設定すれば良い。これにより、フォトモスリレー9の一次側電流の設計が容易になる。
通常動作時には、電流I1、I2の何れかの電流がフォトモスリレー9の一次側に流れることになるため、フォトモスリレー9の二次側がオフする。このため、フォトモスリレー9の二次側の放電抵抗R1は開放され、主回路コンデンサC1からDCDCコンバータ4およびインバータ主回路6に通常通り電力供給される。したがって、制御回路5は通常通りインバータ主回路6を制御できる。
以下、電源遮断後の動作を説明する。インバータ装置1の入力電力が遮断された場合、整流器3および10の入力が遮断される(図2の(C)のタイミング)。しかし、DCDCコンバータ4には、通常動作時において主回路コンデンサC1に蓄積された蓄積電圧が供給されるため、DCDCコンバータ4は電圧V1を出力し続ける。したがって、フォトモスリレー9の一次側には電流が流れ続けることになる。この間、フォトモスリレー9の二次側はオン状態にならず、主回路コンデンサC1の蓄積電荷は放電抵抗R1を通じて放電されない(図2の(C)〜(D)の区間)。
他方、図2の(C)のタイミングにおいて、整流器10の入力電力が遮断されると、放電制御回路8の内部に対する電源供給が断たれることになる。この場合、コンデンサC2には通常時に電圧が蓄積されているため、このコンデンサC2の蓄積電圧に応じて、電流が抵抗R9、R10、トランジスタQ2のコレクタ−エミッタ間、フォトモスリレー9の一次側等に流れることになる。
前述したように、コンデンサC2の容量値は、主回路コンデンサC1の容量値に比較して低く設定されており、コンデンサC2の周辺回路の時定数は、主回路コンデンサC1と(DCDCコンバータ4の入力回路)と(インバータ主回路6+モータ7の入力インピーダンス)との時定数よりも低く設定されるため、コンデンサC2の蓄積電圧は、抵抗R9、R10およびR4、フォトモスリレー9の一次側を通じて早急に放電されることになる。
すると、コンデンサC2は通常時においてトランジスタQ1のゲートを駆動しているため、コンデンサC2の蓄積電力が減少すると、トランジスタQ1のゲートを駆動できなくなり、トランジスタQ1(第1半導体素子に相当)がオフする。
トランジスタQ1がオフ状態に遷移すれば、トランジスタQ2のエミッタ電流I2が流れなくなり、フォトモスリレー9の一次側の電流も流れなくなる。すると、フォトモスリレー9の二次側がオン状態となり、主回路コンデンサC1の蓄積電力を放電抵抗R1によって急速に放電できる。
ここで、コンデンサC2の蓄積電圧がトランジスタQ1のゲートを駆動できなくなる前に主回路の電源(整流器3および10の入力電力)が復帰した場合(瞬時停電、電源一時的遮断)には、コンデンサC2には再度速やかに電荷が蓄積されることになるため、トランジスタQ1のゲートを駆動し続けることができ、フォトモスリレー9の一次側には電流が供給され続けることになる。これにより、フォトモスリレー9の二次側はオフ状態を保持し続ける。したがって、瞬時停電などで一時的に電源が遮断された場合に、放電抵抗R1が切り離された状態を維持することができ、モータ7を駆動し続けることができる。
コンデンサC2の電荷が放出され、その後DCDCコンバータ4の出力電圧V1も出力されなくなった場合には、制御回路5には出力電圧V1が供給されなくなるが、この場合、モータ7はフリーラン状態で回転し続けることになり、モータ7の回転数が徐々に低下する。このとき、再度電源投入されると、DCDCコンバータ4が再度出力電圧V1を出力することで制御回路5がモータ7を制御できるようになるため、モータ7を再始動できることになる。
電源遮断後、電源が再投入されないときには、主回路コンデンサC1の主端子間(主電源線N1およびN2間)にフォトモスリレー9の二次側および放電抵抗R1の接続が保持されることになる。したがって、当該主回路コンデンサC1の両端子を低抵抗に保持することができ、たとえ放置されたとしても主回路コンデンサC1に対し自然に電荷が蓄積されることがなくなる。
以上説明したように、本実施形態によれば、放電制御回路8は、電源投入後において、フォトモスリレー9の一次側に電源供給することにより二次側をオフして主回路コンデンサC1の主端子間を開放するため、電源投入後の通常動作時においては主回路コンデンサC1の主端子間(主電源線N1およびN2間)を高抵抗な構成とすることができ当該抵抗による消費電力を低減できる。
また、放電制御回路8は、電源遮断時において、フォトモスリレー9の一次側の電源供給を遮断することになり、フォトモスリレー9の二次側がオンする。したがって、フォトモスリレー9の二次側と放電抵抗R1とが主回路コンデンサC1に接続されることになるため、主回路コンデンサC1の主端子間(主電源線N1およびN2間)の蓄積電荷を放電させることができる。
さらに、電源遮断後、再度電源供給されない場合には、フォトモスリレー9の一次側にも電源供給されないため、少なくともフォトモスリレー9の二次側のオン抵抗、および、放電抵抗R1を含む線形回路(抵抗回路)が、主回路コンデンサC1の主端子間(主電源線N1およびN2間)の接続状態を保持することになり、電力が主回路コンデンサC1の主端子間に対し自然に蓄積することがなくなる。
したがって、主回路コンデンサC1の放電抵抗R1について、電源投入直後には切り離し、電源遮断時には接続し、電源遮断後電源供給されない場合に、フォトモスリレー9の二次側および放電抵抗R1の接続状態を維持できる。これにより、電源投入後には主回路コンデンサの端子間を高抵抗な構成として消費電力を低減しつつ、電源遮断後電源供給されない場合に主回路コンデンサの端子間に電力を蓄積させないようにすることができる。
また、コンデンサC2の容量値が主回路コンデンサC1の容量値よりも大幅に低く、コンデンサC2の蓄積電圧の放電時の時定数が主回路コンデンサC1の蓄積電圧の放電時の時定数よりも低く設定されるようにその周辺回路が構成されている。このため、入力電源が断たれた(電源遮断)ときには、コンデンサC2の蓄積電荷が抵抗R9、R10、フォトモスリレー9の一次側を通じて放電されることに応じて、トランジスタQ1が素早くオフすることになる。これにより、フォトモスリレー9の一次側には電流が供給されなくなり、フォトモスリレー9の二次側がオンすることで放電抵抗R1によって速やかに放電できる。
また、瞬時停電などで一時的に電源が遮断された場合、特にコンデンサC2の蓄積電圧がトランジスタQ1のゲートを駆動できなくなる前に主回路の電源(整流器3および10の入力電力)が復帰した場合には、コンデンサC2には再度電荷が速やかに蓄積されることになるため、トランジスタQ1のゲートを駆動し続けることができ、フォトモスリレー9の一次側には電流が供給され続けることになる。
これにより、フォトモスリレー9の二次側はオフ状態を保持し続けることになり、制御回路5はモータ7を駆動し続けることができる。これにより、電源投入後に瞬時停電などで一時的に電源が遮断された場合に放電抵抗R1が切り離された状態を維持できる。トランジスタQ1のゲート駆動用のコンデンサC2は、電源投入後、当該電源の一時的遮断後に復帰するまでの間、フォトモスリレー9の一次側に電流供給するための瞬断時保護回路として機能する。
また、主回路コンデンサC1の容量値が大きく、電源投入時には主回路コンデンサC1に所定電力が蓄積されるまで整流器3の整流出力に基づいてフォトモスリレー9の一次側を駆動できなかったとしても、整流器3の整流出力に基づいてフォトモスリレー9の一次側を駆動できるため、フォトモスリレー9の二次側を素早く開放することができ、フォトモスリレー9の二次側に接続された放電抵抗R1に基づく電力損失を素早く低減できる。
(第2の実施形態)
図3および図4は、第2の実施形態を示すもので、前述の実施形態と異なるところは、トランジスタQ3、抵抗R11、R12などの部品点数の削減を図ったところにある。前述の実施形態と同一または類似の機能を備える部分については同一符号を付して必要に応じて説明を省略し、以下、異なる部分の説明を行う。
図3および図4は、第2の実施形態を示すもので、前述の実施形態と異なるところは、トランジスタQ3、抵抗R11、R12などの部品点数の削減を図ったところにある。前述の実施形態と同一または類似の機能を備える部分については同一符号を付して必要に応じて説明を省略し、以下、異なる部分の説明を行う。
図3は、図1に対応した電気的構成を示している。この図3の回路構成は、図1の回路構成と比較すると、トランジスタQ3、抵抗R11およびR12を削除した回路構成となっている。なお、前述実施形態で説明したため、本実施形態以降の実施形態では、保護用のダイオードD1、フォトモスリレー9の入力信号安定用の抵抗R4の記載を省略している(なお、実用的には付加することが望ましい)。
図4は、この回路動作をタイミングチャートによって示している。図4に示すように、電源投入時には、電流I1が整流器10から抵抗R2およびR3を通じて流れる(図4の(E)のタイミングのI3_min)ため、速やかにフォトモスリレー9の二次側をオフすることができる。
そして、DCDCコンバータ4が電圧V1を出力した後には、電流I3(=I1+I2)が抵抗R2およびR3を通じてフォトモスリレー9の一次側に常時供給されることになる。このフォトモスリレー9の一次側電流I3は、整流器10から抵抗R2およびR3を通じて供給される電流I1と、DCDCコンバータ4から供給される電流I2との和となる(I3=I3_max参照)。
したがって、本実施形態においては、電流I1+I2が、フォトモスリレー9の一次側電流I3の駆動電流下限値を上回り、駆動電流上限値を下回るように設定すれば良い。例えば、フォトモスリレー9の一次側駆動電流上限値が25[mA]、フォトモスリレー9の一次側駆動電流下限値が5[mA]である場合、I1=I2=10[mA]、I3=20[mA]となるように設定すると良い。本実施形態によれば、前述実施形態に比較して部品点数を削減できる。
(第3の実施形態)
図5および図6は、第3の実施形態を示すもので、前述の実施形態と異なるところは、消費電流を低減しながら、フォトモスリレーの駆動電流を確保できるようにしたところにある。第1、第2の実施形態と同一または類似の機能を有する部分について同一符号を付して説明を必要に応じて省略し、以下、異なる部分について説明を行う。
図5および図6は、第3の実施形態を示すもので、前述の実施形態と異なるところは、消費電流を低減しながら、フォトモスリレーの駆動電流を確保できるようにしたところにある。第1、第2の実施形態と同一または類似の機能を有する部分について同一符号を付して説明を必要に応じて省略し、以下、異なる部分について説明を行う。
前述した特許文献1の例えば図1に示した技術では、電源遮断時にはフォトカプラの一次側に電流が流れなくなるため、NPNトランジスタのベース−エミッタ間が開放状態になると、NPNトランジスタにベース電流が流れることになり、NPNトランジスタがオン状態となる。これにより放電抵抗と主回路コンデンサとが接続される。しかし、この構成ではフォトカプラの一次側を駆動して点灯させるため、数mA以上の電流を流す必要があり、抵抗は数十キロオーム程度となる。このとき抵抗の発熱量は常時数W以上となり損失が大きくなる。そこで、本実施形態においては、フォトモスリレー9の駆動電流を確保しながら、特許文献1の技術に比較して放電制御回路8の消費電流を低減できるようにしたところを特徴としている。
図5に示すように、抵抗R2およびR3の共通接続点にはNチャンネル型のMOSトランジスタQ4のゲートが接続されている。このトランジスタQ4のドレインは抵抗R13を介して主電源線N1に接続されている。
また、トランジスタQ4のソースはフォトモスリレー9の一次側のノードN6に接続されている。抵抗R2の抵抗値が、前述実施形態における抵抗R2の抵抗値より大きく設定されている。これは、抵抗値が小さいと抵抗R2における電力消費が多いためである。
図6は、動作をタイミングチャートにより示している。図6に示すように、電源投入後において、三相交流電源2が端子R,S,Tを通じて入力されると、電流が整流器10を介して抵抗R2およびR3に流れる。すると、トランジスタQ4のゲートソース間電圧が上昇しトランジスタQ4がオンする(図6の(G))。
トランジスタQ4がオン状態となるため、整流器3の主電源線N1から抵抗R13およびトランジスタQ4のドレインソース間を通じて電流がフォトモスリレー9の一次側に流れる。これにより、フォトモスリレー9の二次側がオフとなり、放電抵抗R1の両端が主回路コンデンサC1の両端から開放されることになる(図6の(G))。
なお、電源投入直後には、同時に抵抗R5を通じてトランジスタQ1のゲート入力容量に電荷が蓄積されるが、DCDCコンバータ4が出力電圧V1を出力しないまでの間は前述実施形態と同様に、トランジスタQ2がオンしないためトランジスタQ1もオンしない。したがって、この間(図6の(G)〜(H)の間)における電流I2は0である。
この後、主回路コンデンサC1の電圧が上昇し、DCDCコンバータ4が起動すると、DCDCコンバータ4は制御用の出力電圧V1を出力し制御回路5に電力供給する。DCDCコンバータ4が電圧V1を出力するとトランジスタQ2がオンとなり、続いてトランジスタQ1がオンする。すると、DCDCコンバータ4の起動に応じた電流I2をフォトモスリレー9の入力側に供給できる。
また、ほぼ同時に、DCDCコンバータ4が電圧V1を出力するときには、トランジスタQ3がオンすることでトランジスタQ4がオフし、電流が整流器10からフォトモスリレー9の一次側に流れないようになる(図6の(H)のタイミング参照)。このとき、抵抗R2はトランジスタQ3のオン抵抗と共に電力消費するが、前述実施形態と比較して抵抗R2の抵抗値が大きく設定されているため、抵抗R2にて消費電力が発生したとしても、放電制御回路8の全体消費電力を抑制できる。
前述実施形態において抵抗R2の通常動作時の消費電力低減のため当該抵抗R2の抵抗値を大きくすると、電源投入時にフォトモスリレー9の一次側に供給する電流I3が少なくなる傾向があり、フォトモスリレー9の駆動電流を確保できなくなる可能性がある。本実施形態では、抵抗R13およびトランジスタQ4を別途構成することで、フォトモスリレー9の駆動電流を確保できる。
また、通常動作時においては、放電制御回路8の消費電力は、(1)DCDCコンバータ4の出力電圧V1に基づいてフォトモスリレー9の一次側に流れる電流による損失、および、(2)整流器10からトランジスタQ3に流れる電流による損失に大きく分けられる。
(1)の電力損失は前述実施形態とほぼ変わらないが、(2)の電力損失は前述実施形態に比較して抑制できる。これは、前述実施形態では、抵抗R2の抵抗値が小さく電力を多く消費する傾向にあるが、本実施形態では、抵抗R2の抵抗値が前述実施形態における抵抗R2の抵抗値より大きいため消費電力を低減できるためである。これにより、通常動作時における放電制御回路8内の全体消費電力を抑制できる。
(第4の実施形態)
図7は、第4の実施形態を示すもので、第3の実施形態に比較して、抵抗R11、R12、トランジスタQ3を削減したところを特徴としている。第3の実施形態と同一または類似の機能を有する部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
図7は、第4の実施形態を示すもので、第3の実施形態に比較して、抵抗R11、R12、トランジスタQ3を削減したところを特徴としている。第3の実施形態と同一または類似の機能を有する部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
フォトモスリレー9の一次側電流I3は、整流器3の出力に応じて供給される電流I1と、DCDCコンバータ4の出力電圧V1に応じた電流I2との和となる。したがって、電流I1+I2がフォトモスリレー9の一次側電流I3の駆動電流下限値を上回り、駆動電流上限値を下回るように設定すれば良い。
例えば、フォトモスリレー9の一次側駆動電流上限値が25[mA]、フォトモスリレー9の一次側駆動電流下限値が5[mA]であるときには、I1=I2=10[mA]、I3=20[mA]となるように設定すると良い。本実施形態によれば、第3の実施形態に比較して部品点数を削減できる。
(第5の実施形態)
図8および図9は、第5の実施形態を示すもので、前述実施形態と異なるところは、図8に示すように、整流器10、抵抗R2、R3、R11、R12、トランジスタQ3を削減したところにあり、また、ダイオードD2が主電源線N1において主回路コンデンサC1とコンデンサC2との間に介在して構成されている。
図8および図9は、第5の実施形態を示すもので、前述実施形態と異なるところは、図8に示すように、整流器10、抵抗R2、R3、R11、R12、トランジスタQ3を削減したところにあり、また、ダイオードD2が主電源線N1において主回路コンデンサC1とコンデンサC2との間に介在して構成されている。
図9は、動作をタイミングチャートによって示している。図9に示すように、電源投入後には、DCDCコンバータ4が電圧V1を出力すると、トランジスタQ1およびQ2がオンし、フォトモスリレー9の一次側に電流が供給されるようになり、フォトモスリレー9の二次側が開放する(図9の(I))。電源遮断時には、トランジスタQ1がオフすることで、フォトモスリレー9の一次側電流I3が遮断され、主回路コンデンサC1の蓄積電荷は放電されることになる(図9の(H))。
この実施形態においては、ダイオードD2が主電源線N1に介在することで主回路コンデンサC1からコンデンサC2への充電を防ぐことが可能となり、電源遮断後にトランジスタQ1をオフ状態に移行させることができる。
(第6の実施形態)
図10は、第6の実施形態を示すもので、フォトモスリレー9の一次側にトランジスタQ5を制御スイッチとして設け、電源遮断時には、制御回路5が所定時間後強制的にトランジスタQ5によってフォトモスリレー9の一次側を短絡させることで、フォトモスリレー9の二次側の放電抵抗R1を主回路コンデンサC1の両端に接続して放電するところを特徴としている。第3の実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
図10は、第6の実施形態を示すもので、フォトモスリレー9の一次側にトランジスタQ5を制御スイッチとして設け、電源遮断時には、制御回路5が所定時間後強制的にトランジスタQ5によってフォトモスリレー9の一次側を短絡させることで、フォトモスリレー9の二次側の放電抵抗R1を主回路コンデンサC1の両端に接続して放電するところを特徴としている。第3の実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
図10に示すように、図5に示す構成に対しフォトモスリレー9の一次側にトランジスタQ5が制御スイッチとして追加されている。制御回路5は、インバータ主回路6の入力直流電圧(主回路コンデンサC1の端子電圧)を逐次測定する。電源投入後には、主回路コンデンサC1の電圧は少々の変動(リプル電圧)を生じるもののほぼ一定であり、入力電源が遮断されると、徐々に電圧が低下する。制御回路5は、主回路コンデンサC1の電圧が一定レベルを下回ったことを条件として、入力電源が遮断されたものであると判断する。このとき、制御回路5がトランジスタQ5にオン信号を与えることで、フォトモスリレー9の一次側に対する電流供給を断つ。すると、フォトモスリレー9の二次側をオン状態とすることができ、放電抵抗R1から主回路コンデンサC1の充電電荷を放電させることができる。
一次側駆動電流遮断用の強制遮断回路(トランジスタQ5)の接続箇所としては、フォトモスリレー9の一次側に直接接続するのではなく、抵抗R7またはR10の両端に接続するようにしても良い。トランジスタQ5が抵抗R7またはR10の端子間を導通接続することでトランジスタQ2またはQ1をオフでき、フォトモスリレー9の一次側に対する電流供給を遮断できる。なお、第3の実施形態の電気的構成にトランジスタQ5(制御スイッチ)を付加した形態を示したが、その他の第1、第2、第4、第5の実施形態の回路構成をベースとして適用しても良い。
(第7の実施形態)
図11および図12は、第7の実施形態を示すもので、複数の主回路コンデンサを用いて電源を直流化する場合に通常動作時における複数の主回路コンデンサの電圧バランスを保ちながら、電源遮断時には主回路コンデンサの蓄積電荷を急速放電させるようにしたことを特徴としている。この第7の実施形態では、フォトモスリレー9の二次側の電気的接続を変更しており、フォトモスリレー9の一次側回路11については前述の第1ないし第6の実施形態の何れかまたはその変形回路構成を適用できる。前述実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
図11および図12は、第7の実施形態を示すもので、複数の主回路コンデンサを用いて電源を直流化する場合に通常動作時における複数の主回路コンデンサの電圧バランスを保ちながら、電源遮断時には主回路コンデンサの蓄積電荷を急速放電させるようにしたことを特徴としている。この第7の実施形態では、フォトモスリレー9の二次側の電気的接続を変更しており、フォトモスリレー9の一次側回路11については前述の第1ないし第6の実施形態の何れかまたはその変形回路構成を適用できる。前述実施形態と同一部分について同一符号を付して説明を省略し、以下、異なる部分について説明を行う。
ノーマリーオンタイプのフォトモスリレー9は、現状では耐圧が300V程度となっている。例えば400Vクラス、600Vクラスの高電圧のインバータ装置1は、直流化した後の電圧が高いため、主回路コンデンサC1として高耐圧コンデンサを1個用いて構成するより低耐圧コンデンサを複数直列接続して構成することが望ましい。するとサイズ、コストの点で有利となる。そこで、本実施形態では、互いに同一容量値、同一耐圧値の主回路コンデンサC1およびC3を主電源線N1およびN2間に直列接続した回路構成を適用する。
主回路コンデンサC1およびC3は、個体差、温度特性など様々な要因に応じて端子電圧が時間的に変動する。したがって、たとえ主電源線N1およびN2間の電圧が安定化されていたとしても、主回路コンデンサC1の端子電圧Vc1および主回路コンデンサC3の端子電圧Vc3の偏差が大きくなる。
本実施形態では、主回路コンデンサC1およびC3の各端子電圧Vc1、Vc3のバランスを保つため電圧安定化回路12が付加されている。この電圧安定化回路12は、フォトモスリレー9の二次側に前述実施形態の放電抵抗R1に代えて構成されており、通常動作時においてフォトモスリレー9の二次側がオフすると、電圧安定化回路12が、主回路コンデンサC1の端子電圧Vc1と主回路コンデンサC3の端子電圧Vc3のバランスを保持する。
電圧安定化回路12は、主電源線N1およびN2間において、抵抗Ra1〜Ra4、抵抗Rb1〜Rb4、ダイオードDa、Db、抵抗Rc1、Rc2、抵抗Rd1、Rd2、PNPトランジスタQaおよびNPNトランジスタQbを図示形態で接続して構成されている。
抵抗Ra1〜Ra4、および、抵抗Rb1〜Rb4は、互いに同一抵抗値によりバランス抵抗として構成されている。説明の簡単化のため、直流電圧Vpnが600Vの場合について説明する。定常状態においては、直流電圧Vpnが600Vの場合、直流電圧Vpnを1:1に分圧するため、主回路コンデンサC1およびC3の両端電圧Vc1、Vc3は、それぞれ300Vとなり、主回路コンデンサC1およびC3の中間ノードの電圧Vcは300Vとなる。
このバランス状態が保たれている場合、トランジスタQaのゲートエミッタ間電圧Vc−Vaと、トランジスタQbのゲートエミッタ間電圧Vb−Vcは共に0Vとなるため、トランジスタQaおよびQbは共にオフ状態が保持され、主回路コンデンサC1およびC3の各端子電圧Vc1およびVc3は理想的な300Vで維持される。
しかし、主回路コンデンサC1およびC3の個体差、温度特性のばらつきなどに応じて電圧Vc1およびVc3間に差が発生すると、トランジスタQaまたはQbの何れかがオン状態となり、電位差が0となるように動作し、電圧Vc1=Vc3となる。
図12は、電源遮断後におけるトランジスタQaおよびQbの状態、各部電圧の時間変化を概略的に表している。図12(a)は、トランジスタQaおよびQbのオンオフ状態を示しており、図12(b)は電圧Vpn、Vc1、Vc3の時間変化を示しており、図12(c)は電圧Va、Vbの時間変化を示している。
インバータ装置1の供給電源が遮断され、フォトモスリレー9の一次側の制御入力に電流が供給されなくなり、フォトモスリレー9の二次側の制御出力がオン状態となると、電圧安定化回路12の抵抗Ra4の両端が導通接続されることになる。すると、電圧Vaが600/3=200Vに急激に減少する(図12(c)参照)。
すると、トランジスタQaのゲートエミッタ間に電位差(Vc−Va=100V)が生じ、トランジスタQaがオン状態となり、主回路コンデンサC3の充電電荷が放電され始める。このとき、電圧Vcが徐々に低下するため、トランジスタQbのゲートエミッタ間に電位差(Vb−Vc)を生じ、トランジスタQbがオン状態となり、主回路コンデンサC1も放電されることになる。この動作が継続することによって主回路コンデンサC1およびC3の充電電荷が放電されることになる。
以上、本実施形態によれば、電源投入後には、フォトモスリレー9の一次側に駆動電流が入力されることによりフォトモスリレー9の二次側がオフ状態とされ、通常動作時において、電圧安定化回路12は主回路コンデンサC1およびC3の端子間の電圧Vc1、Vc3のバランスを保持する。電源遮断時には、フォトモスリレー9の二次側をオン状態とすることで主回路コンデンサC1およびC3の互いの端子間の電圧バランスを崩して放電している。このため、主回路コンデンサC1およびC3の蓄積電荷を急速放電させることができる。特に、本実施形態において、制御スイッチとしてのフォトモスリレー9はノーマリーオン型のものの適用に限られない。したがって、フォトモスリレー9についてノーマリーオフ型のものを適用しても良い。なお、フォトモスリレー9は一般的なフォトカプラを適用しても良い。
本発明のいくつかの実施形態を説明したが、各実施形態1〜7に示した構成、条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、1はインバータ装置、2は三相交流電源、3は整流器(第1整流器)、4はDCDCコンバータ、5は制御回路、6はインバータ主回路、7はモータ、8は放電制御回路、9はフォトモスリレー(制御スイッチ)、10は整流器(第2整流器)、12は電圧安定化回路、Q1〜Q5はトランジスタ(Q1は第1半導体素子、Q4は第2半導体素子、Q3は第3半導体素子、Q5は強制遮断回路)、D1、D2、Da、Dbはダイオード(D2は逆流防止用ダイオード)、R1〜R13は抵抗(R1は放電抵抗)、C1、C3は主回路コンデンサ、C2はコンデンサ、N1、N2は主電源線(主端子)、N3、N6はノード、N4、N5は副電源線を示す。
Claims (1)
- 主端子間に直列接続され電源投入時から電力蓄積する複数の主回路コンデンサと、
制御入力を備えた制御スイッチ、および、当該制御スイッチの制御出力に接続されたバランス抵抗を備えた電圧安定化回路と、を備え、
前記電圧安定化回路は、
電源投入後には、前記制御スイッチの制御入力を制御することで当該制御スイッチを第1状態として前記複数の主回路コンデンサの互いの端子間の電圧バランスを保持し、
電源遮断時には、前記制御スイッチを制御することで、前記制御スイッチの第1状態を第2状態に切換えて前記複数の主回路コンデンサの互いの端子間の電圧バランスを崩して放電することを特徴とするインバータ装置の蓄積電力放電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007700A JP2015073435A (ja) | 2015-01-19 | 2015-01-19 | インバータ装置の蓄積電力放電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007700A JP2015073435A (ja) | 2015-01-19 | 2015-01-19 | インバータ装置の蓄積電力放電回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011139427A Division JP5797946B2 (ja) | 2011-06-23 | 2011-06-23 | インバータ装置の蓄積電力放電回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015073435A true JP2015073435A (ja) | 2015-04-16 |
Family
ID=53015427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015007700A Pending JP2015073435A (ja) | 2015-01-19 | 2015-01-19 | インバータ装置の蓄積電力放電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015073435A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0530755A (ja) * | 1991-07-23 | 1993-02-05 | Fuji Electric Co Ltd | インバ−タ装置の放電回路 |
JP2000350465A (ja) * | 1999-06-01 | 2000-12-15 | Yaskawa Electric Corp | 3レベルインバータ |
JP2005237129A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | コンデンサの放電回路 |
JP2008301623A (ja) * | 2007-05-31 | 2008-12-11 | Daikin Ind Ltd | 放電機能付きバランス回路 |
-
2015
- 2015-01-19 JP JP2015007700A patent/JP2015073435A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0530755A (ja) * | 1991-07-23 | 1993-02-05 | Fuji Electric Co Ltd | インバ−タ装置の放電回路 |
JP2000350465A (ja) * | 1999-06-01 | 2000-12-15 | Yaskawa Electric Corp | 3レベルインバータ |
JP2005237129A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | コンデンサの放電回路 |
JP2008301623A (ja) * | 2007-05-31 | 2008-12-11 | Daikin Ind Ltd | 放電機能付きバランス回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9019000B2 (en) | Driver circuit having a storage device for driving switching device | |
US10396664B2 (en) | Redundant power supply control circuit | |
JP5849488B2 (ja) | スイッチング電源装置 | |
JP6787989B2 (ja) | オープン出力保護を備えるドライバ | |
JP5910395B2 (ja) | ドライブ回路 | |
US9923471B2 (en) | DC-DC converters having a half-bridge node, controllers therefor and methods of controlling the same | |
JP5973322B2 (ja) | インバータ装置の蓄積電力放電回路 | |
JP6203020B2 (ja) | 充放電スイッチ回路を有する電池パック | |
US20140184285A1 (en) | Start-Up Circuitry | |
JP2017192113A (ja) | 駆動装置および誘導性負荷駆動装置 | |
JP5991939B2 (ja) | 半導体デバイス駆動回路および半導体デバイス駆動装置 | |
US20180205312A1 (en) | Dual Stage Vcc Charging for Switched Mode Power Supply | |
JP5797946B2 (ja) | インバータ装置の蓄積電力放電回路 | |
JP2007104805A (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
US9870889B2 (en) | Circuit arrangement for actuating a bistable relay | |
CN212486401U (zh) | 电源和用于电源的***电路 | |
EP3038223B1 (en) | Load driving circuit | |
JP2015041571A (ja) | Led電源装置及びled照明装置 | |
JPWO2016135815A1 (ja) | 負荷駆動回路、および、負荷短絡検出回路 | |
TW201714491A (zh) | 調光裝置 | |
JP3990421B2 (ja) | 突入電流低減回路および電気機器 | |
JP6309855B2 (ja) | レギュレータ回路 | |
JP2015073435A (ja) | インバータ装置の蓄積電力放電回路 | |
JP2016158126A (ja) | 遮断回路 | |
JP2014021634A (ja) | 突入電流抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |