JP2015072970A - Light-emitting element - Google Patents
Light-emitting element Download PDFInfo
- Publication number
- JP2015072970A JP2015072970A JP2013207158A JP2013207158A JP2015072970A JP 2015072970 A JP2015072970 A JP 2015072970A JP 2013207158 A JP2013207158 A JP 2013207158A JP 2013207158 A JP2013207158 A JP 2013207158A JP 2015072970 A JP2015072970 A JP 2015072970A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- type semiconductor
- light emitting
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光素子に係り、特に、立体映像表示装置に用いることができる発光素子に関する。 The present invention relates to a light emitting element, and more particularly to a light emitting element that can be used in a stereoscopic image display apparatus.
従来、像再生型立体表示の代表的な方式として、ホログラフィ、パララクスステレオグラム、レンチキュラシート、インテグラルフォトグラフィ(以下IPと称す)等が知られている。ホログラフィを除く、これらの方式の実用化に関しては、コヒーレント光を必要としない簡易な方式で早期に実現可能と考えられている。また、IPは水平方向に加え、垂直方向の視差情報も表現することができるため、自然な立体表示が可能な装置の早期実現に有望であると考えられている(例えば非特許文献1参照)。 Conventionally, holography, parallax stereogram, lenticular sheet, integral photography (hereinafter referred to as IP), and the like are known as typical methods of image reproduction type stereoscopic display. Regarding the practical application of these methods, excluding holography, it is thought that it can be realized at an early stage with a simple method that does not require coherent light. Moreover, since IP can express parallax information in the vertical direction in addition to the horizontal direction, it is considered promising for early realization of a device capable of natural stereoscopic display (see, for example, Non-Patent Document 1). .
IPの表示システムは、光線を再生する多数の微小なレンズ(要素レンズ)を配列したレンズアレイと、各レンズに対応した画像(要素画像)を多数並べて表示するディスプレイとによって構成される。観察者は、1つの要素レンズに対応する1つの要素画像から、観察者の位置に応じた部分的な情報を得、要素画像を要素レンズの数だけ並べた立体像を観察する。IPの表示システムにおいて、立体像の解像度は、要素レンズの解像度と、要素画像の解像度と、観視距離とで決まる。また、IPの表示システムの視域角については、要素レンズの性能が支配的な要因になる。このような事情から、実用的な立体像をIP方式で生成するには、発光素子と光学素子の高精細化・高機能化が不可欠である(例えば非特許文献2参照)。 The IP display system includes a lens array in which a large number of minute lenses (element lenses) that reproduce light rays are arranged, and a display that displays a large number of images (element images) corresponding to each lens. The observer obtains partial information corresponding to the position of the observer from one element image corresponding to one element lens, and observes a stereoscopic image in which element images are arranged by the number of element lenses. In the IP display system, the resolution of the stereoscopic image is determined by the resolution of the element lens, the resolution of the element image, and the viewing distance. Further, regarding the viewing zone angle of the IP display system, the performance of the element lens is a dominant factor. Under such circumstances, in order to generate a practical stereoscopic image by the IP method, it is indispensable to increase the definition and function of the light emitting element and the optical element (for example, see Non-Patent Document 2).
しかし、発光素子と光学素子の高精細化が進んでも、レンズを使用する光学系には、レンズの回折限界や焦点距離のように原理的に取り除くことができない性能限界も存在する。例えばディスプレイの画素サイズが、要素レンズの最小スポットサイズより小さくなると、映像ボケが発生するため、同時にスポットサイズも小さくする必要があるが、スポットサイズをAbbeの回折限界より小さくすることは原理的に不可能である。 However, even if the definition of the light emitting element and the optical element is increased, an optical system using a lens has performance limits that cannot be removed in principle, such as the diffraction limit and focal length of the lens. For example, if the pixel size of the display is smaller than the minimum spot size of the element lens, image blurring occurs, so it is necessary to reduce the spot size at the same time, but in principle it is necessary to make the spot size smaller than the Abbe diffraction limit. Impossible.
また、レンズを用いたシステムでの視域角は、要素レンズの焦点距離に反比例するが、視域角を大きくするために要素レンズの焦点距離を無限に小さくすることはできない。さらに、視域角は、要素レンズのピッチに比例もするため、要素レンズのピッチを大きくすれば視域角の拡大が可能であるが解像度が劣化するので、レンズを用いた光学系における解像度と視域角には、トレードオフの関係がある。 The viewing zone angle in a system using a lens is inversely proportional to the focal length of the element lens, but the focal length of the element lens cannot be made infinitely small in order to increase the viewing zone angle. Furthermore, since the viewing zone angle is proportional to the pitch of the element lens, if the pitch of the element lens is increased, the viewing zone angle can be enlarged, but the resolution deteriorates. There is a trade-off relationship between viewing zone angles.
IPの表示システムとは直接関係ないものの、発光素子の分野においては、自発光素子であるLED(Light Emitting Diode)は、近年、その発光特性が飛躍的に進歩したことから、各種用途で注目を集めている。LEDは、放射される光の直進性が良いため、照明器具等への応用においては拡散させる仕組みが必要となる。LEDの放射光を拡散させる技術がさらに進み、光の放射される方位の制御が可能となれば、ディスプレイ等への応用も可能となる。 Although not directly related to IP display systems, in the field of light-emitting elements, LEDs (Light Emitting Diodes), which are self-emitting elements, have attracted attention in various applications because their light-emitting characteristics have advanced dramatically in recent years. Collecting. Since LEDs have good linearity of emitted light, a mechanism for diffusing is required for application to lighting equipment and the like. If the technology for diffusing the emitted light of the LED further advances and the direction in which the light is emitted can be controlled, it can be applied to a display or the like.
LEDを用いたディスプレイではないが、関連技術として、例えば特許文献1には、液晶ディスプレイからなる画像表示手段の手前に、液晶デバイスを用いた空間光変調素子等のビーム偏向手段を設けることで、画素からの光を偏向させて、視点位置の異なる複数の2次元画像から立体像を表示する立体表示装置が記載されている。
また、LEDから取り出す光の方向を制御する技術として、LED光の出射角度を調整可能な発光装置が特許文献2に記載されている。
Although it is not a display using an LED, as a related technique, for example, in Patent Document 1, by providing a beam deflection unit such as a spatial light modulation element using a liquid crystal device in front of an image display unit composed of a liquid crystal display, There is described a stereoscopic display device that displays a stereoscopic image from a plurality of two-dimensional images having different viewpoint positions by deflecting light from pixels.
Further, as a technique for controlling the direction of light extracted from an LED, Patent Document 2 discloses a light emitting device capable of adjusting the emission angle of LED light.
しかしながら、特許文献2に記載の発光装置は、LEDから取り出す光の方向を制御するために多種の部品が必要とされる。また、ディスプレイに応用して発光素子ごとの方位制御を行おうとする場合、多数の微細な発光素子を形成する必要がある。また、これら微細な発光素子の放射光を正面以外の方向へ出射することはきわめて困難である。
さらに、微細な構造を備えたLEDから取り出す光の方向を制御できる技術の開発が望まれている。
However, the light emitting device described in Patent Document 2 requires various components in order to control the direction of light extracted from the LED. In addition, when applying to a display to control the direction of each light emitting element, it is necessary to form a large number of fine light emitting elements. In addition, it is very difficult to emit the emitted light of these fine light emitting elements in directions other than the front.
Furthermore, it is desired to develop a technology capable of controlling the direction of light extracted from an LED having a fine structure.
また、発光素子の上面に複数の柱体を設け、複数の柱体のうち、少なくとも一つの柱体の高さを他の柱体の高さと異ならせることで、複数の柱体間での柱体の高さの差に応じて、光線方向を変える技術も試みられている。しかしながら、柱体の高さを異ならせて光線の方向を制御する技術では、発光素子の製作において、柱体の高さに関する製作精度の条件が厳しいという問題がある。例えば、InGaNの柱体では、柱体の高さ10nmの違いが光線方向の約1度に相当する。これは、柱体として高屈折率の材料を使用することも一因である。そのため、このような技術では、発光素子の製作において、手間やコストがかかるという問題がある。 In addition, by providing a plurality of pillars on the top surface of the light emitting element and making the height of at least one of the pillars different from the height of the other pillars, the pillars between the pillars A technique for changing the direction of the light beam according to the difference in body height has also been attempted. However, in the technique of controlling the direction of the light beam by changing the height of the column, there is a problem that the manufacturing accuracy condition regarding the height of the column is severe in the manufacture of the light emitting element. For example, in a column of InGaN, a difference of 10 nm in height of the column corresponds to about 1 degree in the light beam direction. This is partly due to the use of a high refractive index material as the column. Therefore, in such a technique, there is a problem that it takes time and cost in manufacturing the light emitting element.
本発明は、以上のような問題点に鑑みてなされたものであり、柱体の高さの差によらず、発光素子単体で光線の成形と方向制御とを可能とする簡易な素子構造を有した発光素子を提供することを課題とする。 The present invention has been made in view of the above problems, and has a simple element structure that enables light beam shaping and direction control with a single light emitting element, regardless of the difference in height of the pillars. It is an object to provide a light-emitting element having the above.
前記課題を解決するために、本発明のうち請求項1に記載の発光素子は、発光層と、前記発光層の下面に設けられるn型半導体層と、前記発光層の上面に設けられるp型半導体層と、前記p型半導体層の表面に、所定領域を取り囲むように突出して設けられ、柱頭の射出面から光を放射する複数の柱体と、前記p型半導体層の表面の一部に設けられる遮光性を有するp電極層と、を備え、前記複数の柱体は、その高さが互いに等しく、前記p電極層は、前記複数の柱体で取り囲む前記所定領域の外側領域に少なくとも設けられ、かつ、平面方向に複数の領域に分割して設けられることを特徴とする。 In order to solve the above problems, a light emitting device according to claim 1 of the present invention includes a light emitting layer, an n-type semiconductor layer provided on a lower surface of the light emitting layer, and a p type provided on an upper surface of the light emitting layer. Provided on the surface of the semiconductor layer, the p-type semiconductor layer, a plurality of pillars projecting so as to surround a predetermined region, and emitting light from the emission surface of the stigma, and part of the surface of the p-type semiconductor layer A plurality of pillars having the same height, and the p electrode layer is provided at least in an outer region of the predetermined region surrounded by the plurality of pillars. And provided by being divided into a plurality of regions in the plane direction.
かかる構成によれば、発光素子は、p電極層に正電圧が印加されることで、p電極層よりp型半導体層に正孔を注入する。発光素子は、これとともに、n型半導体層に接続された電極に負電圧が印加されることで、当該電極よりn型半導体層に電子が注入される。発光素子は、p型半導体層に注入された正孔がp型半導体層内を拡散しながらp型半導体層とn型半導体層との接合部である発光層へと移動し、一方、n型半導体層に注入された電子がn型半導体層内を接合部である発光層へと移動する。そして、発光素子は、発光層において正孔と電子とが再結合することにより発光する。 According to this configuration, the light emitting element injects holes from the p electrode layer into the p-type semiconductor layer by applying a positive voltage to the p electrode layer. Along with this, when a negative voltage is applied to the electrode connected to the n-type semiconductor layer, electrons are injected from the electrode into the n-type semiconductor layer. In the light-emitting element, holes injected into the p-type semiconductor layer move to the light-emitting layer, which is a junction between the p-type semiconductor layer and the n-type semiconductor layer, while diffusing in the p-type semiconductor layer. The electrons injected into the semiconductor layer move in the n-type semiconductor layer to the light emitting layer which is a junction. The light emitting element emits light by recombination of holes and electrons in the light emitting layer.
発光素子は、発光層で発光し、p型半導体層に入射した光は、一部が、p型半導体層の上側に突出して設けられた複数の柱体にそれぞれ入射する。そして、複数の柱体の内部をそれぞれ伝搬して、柱頭の射出面からそれぞれ空気中に出射される。このとき、それぞれの柱体から出射された光が空気中で干渉することによって、光線を形成する。また、ここで、p電極層を平面方向に複数の領域に分割して設けているので、分割した各p電極層に流す電流値に応じて、発光の方向を変えることができる。 The light emitting element emits light from the light emitting layer, and part of the light incident on the p-type semiconductor layer is incident on a plurality of pillars provided to protrude above the p-type semiconductor layer. And it propagates inside each of the plurality of pillars, and is emitted into the air from the exit surface of the stigma. At this time, light emitted from each column body interferes in the air to form a light beam. Here, since the p-electrode layer is divided into a plurality of regions in the plane direction, the direction of light emission can be changed according to the value of the current flowing through each divided p-electrode layer.
仮にp電極層が分割されていない一つの層である場合には、光線は、素子表面における各柱体の位置をすべて繋いだ軌跡の平面図形の重心位置から、素子表面と垂直な方向に向かう線上に形成されることになる。一方、かかる本発明の発光素子は、p電極層を平面方向に複数の領域に分割して設けているので、分割した各p電極層に流す電流値に応じて、光の出射方向を素子表面と垂直な方向から傾斜させることができる。 If the p-electrode layer is a single layer that is not divided, the light beam travels in a direction perpendicular to the element surface from the barycentric position of the plane figure of the locus connecting all the positions of the pillars on the element surface. It will be formed on the line. On the other hand, since the p-electrode layer is provided by dividing the p-electrode layer into a plurality of regions in the planar direction, the light-emitting element of the present invention changes the light emission direction according to the current value flowing through each divided p-electrode layer. And can be tilted from a direction perpendicular to.
また、発光素子は、平坦な表面に配置された複数の柱体間において各射出面から出射した光が干渉する。そのため、複数の柱体を適切に配置することで、相互の光の干渉効果によって、発光素子で成形される光線が広がらないようにすることができる。 In the light emitting element, light emitted from each exit surface interferes between a plurality of columns arranged on a flat surface. Therefore, by appropriately arranging the plurality of pillars, the light beam formed by the light emitting element can be prevented from spreading due to the mutual light interference effect.
ここで、発光素子は、n型半導体層中の電子の移動度が、p型半導体層中の正孔の移動度よりもはるかに大きいので、p電極層と、n型半導体層に接続された電極とに同時に電圧を印加した場合、p型半導体層から発光層に正孔が到達するよりも、n型半導体層から発光層に電子が到達する方が早い。
そのため、正孔と電子との再結合は、発光素子の発光層に正孔が到達した時点で発生する。言い換えれば、発光層は、正孔が到達した領域でのみ発光することになる。この正孔が到達した領域とは、発光層において、p電極層の直下の領域のみならず、正孔がp型半導体層中を拡散しながら移動することにより、p型半導体層の厚み程度、発光素子の内側方向に広がるため、p電極層が設けられていない柱体の直下の領域の一部も含まれる。
このように、発光素子は、複数の柱体の直下で発光させることができるので、発光層で発光した光を、複数の柱体に確実に入射させることができる。
Here, since the mobility of electrons in the n-type semiconductor layer is much larger than the mobility of holes in the p-type semiconductor layer, the light-emitting element is connected to the p-electrode layer and the n-type semiconductor layer. When a voltage is applied simultaneously to the electrodes, it is faster for electrons to reach the light emitting layer from the n-type semiconductor layer than for holes to reach the light emitting layer from the p-type semiconductor layer.
Therefore, recombination of holes and electrons occurs when the holes reach the light emitting layer of the light emitting element. In other words, the light emitting layer emits light only in the region where the holes have reached. The region where the holes have reached is not only the region immediately below the p-electrode layer in the light-emitting layer, but also the thickness of the p-type semiconductor layer by moving the holes while diffusing in the p-type semiconductor layer, Since it extends in the inner direction of the light emitting element, a part of a region immediately below the column body where the p-electrode layer is not provided is also included.
Thus, since the light emitting element can emit light immediately below the plurality of pillars, the light emitted from the light emitting layer can surely enter the plurality of pillars.
また、発光素子は、p電極層が、p型半導体層の表面に、複数の柱体で取り囲む所定領域の外側領域に少なくとも設けられるので、発光層で発光し、p型半導体層の表面に設けられたp電極層に入射した光が、遮光性を有するp電極層によって遮蔽されることにより、空気中に放射されないようにすることができる。そのため、発光素子は、光線を成形する際に、複数の柱体の射出面からそれぞれ出射した光が、柱体以外の素子表面から放射される妨害光と余分な干渉を引き起こすことを抑制することができる。 In the light-emitting element, the p-electrode layer is provided on the surface of the p-type semiconductor layer at least in a region outside the predetermined region surrounded by the plurality of pillars. Therefore, the light-emitting element emits light and is provided on the surface of the p-type semiconductor layer. The light that has entered the p-electrode layer is shielded by the light-shielding p-electrode layer, so that it can be prevented from being emitted into the air. Therefore, when the light emitting element molds a light beam, the light emitted from the exit surfaces of the plurality of column bodies is prevented from causing extra interference with disturbing light emitted from the element surfaces other than the column bodies. Can do.
また、本発明の請求項2に記載の発光素子は、請求項1に記載の発光素子において、前記p電極層は、前記分割された各領域が前記複数の柱体のそれぞれに対応するように設けられることとした。 The light-emitting element according to claim 2 of the present invention is the light-emitting element according to claim 1, wherein the p-electrode layer is formed so that each of the divided regions corresponds to each of the plurality of pillars. It was decided to be provided.
また、本発明の請求項3に記載の発光素子は、請求項1または請求項2に記載の発光素子において、前記p電極層の表面は、前記p型半導体層の表面よりも上側に位置し、かつ、前記柱体の前記射出面よりも下側に位置することとした。 The light emitting device according to claim 3 of the present invention is the light emitting device according to claim 1 or 2, wherein the surface of the p-electrode layer is positioned above the surface of the p-type semiconductor layer. In addition, the column body is positioned below the exit surface.
かかる構成によれば、p型半導体層中を伝搬して発光素子表面に到達した光は、p電極層によって遮蔽され、各柱体中を伝搬して柱頭の射出面から出射される放射光は、p電極層によって遮蔽されずに、互いに干渉して光線を形成することになる。また、柱体の射出面がp電極層の表面よりも下側に位置すると、射出面から放出された光がp電極層の側面で反射することになるので、放射光の光線方向の制御が高難度となるが、柱体の射出面がp電極層の表面よりも上側に位置すると、射出面から放出された光がp電極層の影響を受けないので、放射光の光線方向の制御がしやすくなる。 According to such a configuration, the light that has propagated through the p-type semiconductor layer and reached the surface of the light emitting element is shielded by the p electrode layer, and the radiated light that has propagated through each column body and emitted from the exit surface of the column head is The light beams are formed by interfering with each other without being shielded by the p-electrode layer. In addition, when the exit surface of the column body is located below the surface of the p-electrode layer, the light emitted from the exit surface is reflected by the side surface of the p-electrode layer. Although the degree of difficulty is high, if the exit surface of the column is positioned above the surface of the p-electrode layer, the light emitted from the exit surface is not affected by the p-electrode layer. It becomes easy to do.
また、本発明の請求項4に記載の発光素子は、請求項1から請求項3のいずれか一項に記載の発光素子において、前記p電極層の下面から前記発光層の表面までの距離は、前記p型半導体層の内部における放射光の波長以上であることとした。 The light emitting device according to claim 4 of the present invention is the light emitting device according to any one of claims 1 to 3, wherein the distance from the lower surface of the p electrode layer to the surface of the light emitting layer is The wavelength of the radiated light in the p-type semiconductor layer is not less than the wavelength.
かかる構成によれば、発光素子は、p電極層の下面から発光層の表面までの距離が、p型半導体層の内部における放射光の波長以上である、言い換えれば、p電極層と発光層との間に介在するp型半導体層の厚さがp型半導体層の内部における放射光の波長以上であるので、p電極層からp型半導体層に注入された正孔が発光層に到達するまでの間に、p型半導体層中で発光素子の内側に十分に拡散させることができる。そのため、p電極層からp型半導体層に注入された正孔を、発光層における柱体の直下付近までより確実に到達させることができる。 According to such a configuration, the light-emitting element has a distance from the lower surface of the p-electrode layer to the surface of the light-emitting layer equal to or greater than the wavelength of the emitted light inside the p-type semiconductor layer, in other words, the p-electrode layer and the light-emitting layer Since the thickness of the p-type semiconductor layer interposed between the p-type semiconductor layer is equal to or greater than the wavelength of the emitted light inside the p-type semiconductor layer, the holes injected from the p-electrode layer into the p-type semiconductor layer reach the light-emitting layer. In the meantime, it can be sufficiently diffused inside the light emitting element in the p-type semiconductor layer. Therefore, holes injected from the p-electrode layer into the p-type semiconductor layer can be surely made to reach the vicinity of the column body in the light emitting layer.
また、本発明の請求項5に記載の発光素子は、請求項1から請求項4のいずれか一項に記載の発光素子において、前記複数の柱体は、前記p型半導体層の表面に、所定領域を取り囲むように6本配置されていることとした。 Moreover, the light emitting element according to claim 5 of the present invention is the light emitting element according to any one of claims 1 to 4, wherein the plurality of pillars are formed on a surface of the p-type semiconductor layer. Six are arranged so as to surround a predetermined area.
かかる構成によれば、6本の柱体の射出面から放射された光が干渉することで光線を形成することがでる。また、光軸を含む面に対する対称性も良いため、妨害光の発生を抑制することができるとともに、光線の放射方向も制御することが可能になる。 According to such a configuration, a light beam can be formed by interference of light emitted from the exit surfaces of the six pillars. In addition, since the symmetry with respect to the plane including the optical axis is good, generation of interference light can be suppressed and the radiation direction of the light beam can be controlled.
また、本発明の請求項6に記載の発光素子は、請求項1から請求項5のいずれか一項に記載の発光素子において、前記柱体の直径は、放射光の自由空間における波長以上であることとした。 The light-emitting element according to claim 6 of the present invention is the light-emitting element according to any one of claims 1 to 5, wherein the diameter of the column body is equal to or greater than the wavelength in the free space of the emitted light. It was supposed to be.
かかる構成によれば、発光素子は、各柱体の直径が、放射光の自由空間における波長以上なので、発光層からの光が通るのに充分な太さを有する。 According to such a configuration, the diameter of each column is equal to or greater than the wavelength in the free space of the emitted light, and thus the light emitting element has a thickness sufficient for light from the light emitting layer to pass.
また、本発明の請求項7に記載の発光素子は、請求項1から請求項6のいずれか一項に記載の発光素子において、前記複数の柱体間の距離が、放射光の可干渉長以下であることとした。 The light-emitting element according to claim 7 of the present invention is the light-emitting element according to any one of claims 1 to 6, wherein the distance between the plurality of pillars is a coherence length of the emitted light. It was decided that
かかる構成によれば、各柱体同士の距離が放射光の可干渉長以下なので、各柱体中を伝搬して柱頭の射出面から放出されたそれぞれの光が互いに干渉し、合成された光の進行方向は発光強度に応じて曲げられることになる。 According to such a configuration, since the distance between the pillars is equal to or less than the coherence length of the radiated light, the lights propagating through the pillars and emitted from the exit surface of the stigma interfere with each other and are combined light. The advancing direction is bent according to the light emission intensity.
また、本発明の請求項8に記載の発光素子は、請求項1から請求項7のいずれか一項に記載の発光素子において、前記柱体は、誘電率が、前記p型半導体層の材料の誘電率よりも小さいこととした。 The light-emitting element according to claim 8 of the present invention is the light-emitting element according to any one of claims 1 to 7, wherein the pillar has a dielectric constant of the material of the p-type semiconductor layer. The dielectric constant was smaller.
かかる構成によれば、柱体は、誘電率が、p型半導体層の材料の誘電率よりも小さいので、言い換えれば、柱体の射出面の透過率をp型半導体層の表面よりも高くすることができるので、背景雑音を低下させることができる。 According to this configuration, since the dielectric constant of the column body is smaller than the dielectric constant of the material of the p-type semiconductor layer, in other words, the transmittance of the emission surface of the column body is made higher than the surface of the p-type semiconductor layer. Therefore, background noise can be reduced.
請求項1に記載の発明によれば、発光素子は、素子単体で光線の成形と方向制御を可能とすることができる。また、発光素子は、発光の方向および光線の成形を、柱体の高さの差によらず、分割した各p電極層に流す電流値の違いで制御したものなので、発光素子の製作において、柱体の高さに差を設ける必要がなく、発光素子の製作において、手間やコストを低減できる。
また、光線が出射する方向を比較的大きくなるように制御したときに当該光線に生じやすいサイドローブを比較的小さく抑えることができる。つまり、発光素子は、妨害光を遮蔽できるのでS/N比の高い光線成形を行うことができる。
請求項2に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項3に記載の発明によれば、発光素子は、妨害光を効果的に遮蔽できるので、よりS/N比の高い光線成形を行うことができる。
請求項4に記載の発明によれば、発光素子は、光線の成形をより確実に行うことができる。
According to the first aspect of the present invention, the light-emitting element can enable light beam shaping and direction control with a single element. In addition, since the light emitting element is formed by controlling the direction of light emission and the shaping of the light beam by the difference in the current value flowing through each divided p electrode layer regardless of the difference in the height of the column, There is no need to provide a difference in the height of the pillars, and labor and cost can be reduced in manufacturing the light emitting element.
Further, side lobes that are likely to occur in the light beam when the direction in which the light beam is emitted are controlled to be relatively large can be suppressed to be relatively small. That is, since the light emitting element can block the interference light, light shaping with a high S / N ratio can be performed.
According to the second aspect of the present invention, the light emitting element can more effectively control the direction of the light beam.
According to the invention described in claim 3, since the light emitting element can effectively block the interference light, it is possible to perform light beam shaping with a higher S / N ratio.
According to invention of Claim 4, the light emitting element can perform shaping | molding of a light beam more reliably.
請求項5に記載の発明によれば、6本の柱体を形成することで、それ未満の本数の場合と比較して、光線として形成される光以外の余分な光(妨害光)の発生を抑制することができる。
請求項6に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項7に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項8に記載の発明によれば、発光素子は、強度の高い光線の成形を行うことができ、かつ、光線の方向制御をより効果的に行うことができる。
According to the invention described in claim 5, by forming six pillars, generation of extra light (interfering light) other than light formed as a light beam as compared with the case of less than that number. Can be suppressed.
According to invention of Claim 6, the light emitting element can perform direction control of a light beam more effectively.
According to the seventh aspect of the invention, the light emitting element can more effectively control the direction of the light beam.
According to the invention described in claim 8, the light-emitting element can perform shaping of a light beam with high intensity and can more effectively control the direction of the light beam.
以下、本発明の発光素子を実施するための形態について、図面を参照して詳細に説明する。なお、各図面に示される部材等のサイズや位置関係等は、説明を明確にするため誇張していることがある。 Hereinafter, embodiments for carrying out the light-emitting element of the present invention will be described in detail with reference to the drawings. Note that the size and positional relationship of members and the like shown in the drawings may be exaggerated for clarity of explanation.
本発明の実施形態に係る発光素子について図1および図2を参照して説明する。
<発光素子の構造>
発光素子1は、例えばLEDのように、平坦な表面から光を放射するものである。
また、発光素子1は、指向性の高い光を発光する素子であって、特定の方向に光線を出射する光線指向型の発光素子である。
A light emitting device according to an embodiment of the present invention will be described with reference to FIGS.
<Structure of light emitting element>
The light emitting element 1 emits light from a flat surface, such as an LED.
The light-emitting element 1 is an element that emits light having high directivity, and is a light-directional light-emitting element that emits light in a specific direction.
図1に示すように、発光素子1は、ここでは、n電極層60と、n型半導体層40と、発光層30と、p型半導体層20と、p電極層50とが積層され、p型半導体層20の表面の一部に柱体10(11,12,13,14,15,16)が突出して設けられた構造を有している。 As shown in FIG. 1, here, the light-emitting element 1 includes an n-electrode layer 60, an n-type semiconductor layer 40, a light-emitting layer 30, a p-type semiconductor layer 20, and a p-electrode layer 50, and p The columnar body 10 (11, 12, 13, 14, 15, 16) protrudes from a part of the surface of the type semiconductor layer 20.
<柱体>
柱体10は、ここでは、素子表面から突出して設けられた、第1の柱体11と、第2の柱体12と、第3の柱体13と、第4の柱体14と、第5の柱体15と、第6の柱体16とを含む。なお、ここでの素子表面とは、具体的にp型半導体層20の表面を意味している。柱体11,12,13,14,15,16は、p型半導体層20の表面から突出して設けられており、p型半導体層20と一体的に形成されている。柱体11,12,13,14,15,16は、GaNのみで形成されていてもよいし、GaNにInを添加したLEDで形成されていてもよい。ここで、素子表面に所定領域を取り囲むように環状に配置された6つの柱体11,12,13,14,15,16を図2(a)に示す。
<Columnar>
Here, the column body 10 is provided so as to protrude from the element surface, the first column body 11, the second column body 12, the third column body 13, the fourth column body 14, 5 columnar bodies 15 and a sixth columnar body 16. Note that the element surface here specifically means the surface of the p-type semiconductor layer 20. The pillars 11, 12, 13, 14, 15, 16 are provided so as to protrude from the surface of the p-type semiconductor layer 20 and are formed integrally with the p-type semiconductor layer 20. The column bodies 11, 12, 13, 14, 15, and 16 may be formed of only GaN, or may be formed of LEDs obtained by adding In to GaN. Here, FIG. 2 (a) shows six pillars 11, 12, 13, 14, 15, 16 arranged in an annular shape so as to surround a predetermined region on the element surface.
図2(a)に示すように、柱体11の柱頭は射出面11aであり、柱体12の柱頭は射出面12aであり、柱体13の柱頭は射出面13aであり、柱体14の柱頭は射出面14aであり、柱体15の柱頭は射出面15aであり、柱体16の柱頭は射出面16aである。 As shown in FIG. 2A, the stigma of the column 11 is the exit surface 11a, the stigma of the column 12 is the exit surface 12a, the stigma of the column 13 is the exit surface 13a, and the column 14 The stigma is the exit surface 14a, the stigma of the column body 15 is the exit surface 15a, and the stigma of the column body 16 is the exit surface 16a.
ただし、本発明においては、柱体11,12,13,14,15,16は、光を射出させる他、柱体11,12,13,14,15,16から出射した光の重なり領域を作るためのプリズムとして機能するものである。 However, in the present invention, the pillars 11, 12, 13, 14, 15, and 16 emit light and create overlapping regions of light emitted from the pillars 11, 12, 13, 14, 15, and 16. It functions as a prism for this purpose.
<柱体の平面形状>
図2(a)では、柱体11,12,13,14,15,16の形状を円形で示した。つまり、各射出面11a,12a,13a,14a,15a,16aが素子表面に投影されたときの平面図形の形状は円形であるものとした。また、各射出面11a,12a,13a,14a,15a,16aは、素子表面に対し略平行である。
<Planar shape of the column>
In FIG. 2A, the shapes of the pillars 11, 12, 13, 14, 15, and 16 are shown as circles. That is, the shape of the plane figure when each of the exit surfaces 11a, 12a, 13a, 14a, 15a, and 16a is projected onto the element surface is assumed to be a circle. In addition, each of the emission surfaces 11a, 12a, 13a, 14a, 15a, and 16a is substantially parallel to the element surface.
<柱体の直径>
図2(a)に示すように、各射出面11a,12a,13a,14a,15a,16aを素子表面に投影した平面図形の直径φ1はそれぞれ等しいものとした。直径φ1は、発光素子1の発光層30からの光が通るのに充分な太さを有する。ここで、充分な太さとは、発光素子1から放出される光の発光波長(以下、λ0と表記する)程度以上である。波長λ0は、放射光の自由空間における発光波長を示す。例えば、直径φ1をλ0とする。
<Cylinder diameter>
As shown in FIG. 2 (a), and the exit surface 11a, 12a, 13a, 14a, 15a, the diameter phi 1 of the plane figures obtained by projecting 16a on the element surface is assumed to be equal, respectively. The diameter φ 1 has a thickness sufficient for light from the light emitting layer 30 of the light emitting element 1 to pass through. Here, the sufficient thickness, the emission wavelength of the light emitted from the light emitting device 1 is (hereinafter, lambda 0 and denoted) about more. The wavelength λ 0 indicates the emission wavelength in the free space of the emitted light. For example, the diameter phi 1 and lambda 0.
<柱体の配置角度>
図2(a)に示すように、柱体11,12,13,14,15,16は、素子表面の原点M(詳しくは後記する)の周囲に環状に等間隔で配置されている。ここでは、柱体11,12,13,14,15,16の配置角度θ1を60度としている。これにより、柱体11,12,13,14,15,16の射出面11a,12a,13a,14a,15a,16aから光が放射された際に、光線として形成される光以外の余分な光(妨害光)が特定箇所に固まって妨害することがないため、形成される光線の品質を向上させることができる。詳しくは後記する。
<Arrangement angle of the column>
As shown in FIG. 2A, the pillars 11, 12, 13, 14, 15, and 16 are annularly arranged at equal intervals around the origin M (details will be described later) on the element surface. Here, the arrangement angle θ 1 of the column bodies 11, 12, 13, 14, 15 , 16 is 60 degrees. Thereby, when light is radiated | emitted from the emission surfaces 11a, 12a, 13a, 14a, 15a, 16a of the pillars 11, 12, 13, 14, 15, 16 extra light other than the light formed as a light beam Since the (interfering light) does not interfere with the specific location, the quality of the formed light beam can be improved. Details will be described later.
<柱体の中心間の間隔>
柱体11,12,13,14,15,16において、環状に隣り合う柱体の中心間の間隔p1は、隣り合った柱体の射出面から出射された光が干渉できる程度の長さに予め設定されている。ここでは、各柱体の直径φ1をλ0としており、環状に隣り合う柱体11,16の中心O1,O6間の間隔p1を1.4λ0とした。なお、各柱体の直径φ1をλ0としているので、環状に隣り合う柱体11,16間の間隔p2は0.4λ0と極めて小さくなる。
<Spacing between column centers>
In the pillars 11, 12, 13, 14, 15 , 16, the interval p 1 between the centers of the annularly adjacent pillars is long enough to allow light emitted from the exit surface of the neighboring pillars to interfere. Is set in advance. Here, the diameter φ 1 of each column is λ 0 and the interval p 1 between the centers O 1 and O 6 of the circularly adjacent columns 11 and 16 is 1.4λ 0 . Since the diameter φ 1 of each pillar is λ 0 , the interval p 2 between the annularly adjacent pillars 11 and 16 is as extremely small as 0.4λ 0 .
ここで、複数の柱体間の距離は、放射光の可干渉長以下であることが好ましい。可干渉長とは、例えばスリットなどで分割された光が異なる光路長を持って交わるとき、干渉が発生する最大の長さである。すべての柱体を含む空間内で最も大きな距離が、放射光の可干渉長以下であれば、各柱体から放出されたそれぞれの光が互いに干渉し、合成された光の進行方向が発光強度に応じて曲げられる。 Here, the distance between the plurality of pillars is preferably equal to or shorter than the coherence length of the emitted light. The coherence length is the maximum length at which interference occurs when light divided by, for example, slits intersects with different optical path lengths. If the maximum distance in the space including all the pillars is less than or equal to the coherence length of the emitted light, the light emitted from each pillar interferes with each other, and the direction of travel of the synthesized light is the emission intensity. Can be bent according to
<複数の柱体の配置の原点>
図2(a)に示す例では、所定の原点Mとは、素子表面において6つの柱体11,12,13,14,15,16により環状に取り囲まれた所定領域s3に位置する点である。また、この原点Mは、柱体11の中心O1と、柱体12の中心O2と、柱体13の中心O3と、柱体14の中心O4と、柱体15の中心O5と、柱体16の中心O6とから等距離にある点であり、中心O1,O2,O3,O4,O5,O6を頂点とする正六角形の重心(原点Mと表記する)のことである。ここで、6つの柱体11,12,13,14,15,16は、円環状かつ均等に配置されることが好ましい。なお、各柱体により取り囲まれた所定領域s3の形状やサイズは、柱体の直径φ1とバランスを取りながら所望のものとして適宜設計できる。
例えば、柱体の直径φ1が発光波長λ0の数波長程度分であれば、所定領域s3のサイズは、1〜数波長程度とすることができる。
<Origin of arrangement of multiple pillars>
In the example shown in FIG. 2 (a), the predetermined origin M, a point which is located in a predetermined area s 3 surrounded annularly by six pillar 11, 12 in the element surface is there. The origin M includes the center O 1 of the column 11, the center O 2 of the column 12, the center O 3 of the column 13, the center O 4 of the column 14, and the center O 5 of the column 15. And a center of equilateral distance from the center O 6 of the column 16 and a center of gravity of a regular hexagon having the centers O 1 , O 2 , O 3 , O 4 , O 5 , O 6 as vertices (indicated as origin M) It is). Here, it is preferable that the six pillars 11, 12, 13, 14, 15, 16 are arranged in an annular shape and equally. The shape and size of a predetermined area s 3 surrounded by the cylindrical body can be appropriately designed as desired one while taking the diameter phi 1 and the balance of the columnar body.
For example, if the diameter φ 1 of the column is about several wavelengths of the emission wavelength λ 0 , the size of the predetermined region s 3 can be about 1 to several wavelengths.
<柱体の高さ>
図1および図2(a)に示す例では、柱体11,12,13,14,15,16は、その高さが互いに等しいものである。ここで、「互いに等しい」とは、高さが全く同一である場合の他、製造工程で生じる微細な誤差があってもよいことを意味する。すなわち、本発明の主旨を逸脱しない範囲、例えば、GaNを柱体の材料とする場合においては結晶の1格子間隔程度、すなわち3nm程度の高さの違いは許容される。なお、柱体11,12,13,14,15,16の高さは特に規定されるものではないが、光の重なり領域を作るためのプリズムとして機能させる観点から発光波長を柱体材料の屈折率で序した値と同程度あるいはそれ以上が好ましい。
ここで、発光素子1の構成を説明するための概念図を図2(b)に示す。図2(b)では、環状に隣り合う柱体を1本ずつ(柱体11と柱体16)図示し、他の柱体については図示を省略している。
<Height of column>
In the example shown in FIGS. 1 and 2A, the column bodies 11, 12, 13, 14, 15, and 16 have the same height. Here, “equal to each other” means that there may be a minute error occurring in the manufacturing process in addition to the case where the heights are exactly the same. That is, in a range that does not depart from the gist of the present invention, for example, when GaN is used as a columnar material, a difference in height of about 1 lattice spacing of crystals, that is, about 3 nm is allowed. The heights of the pillars 11, 12, 13, 14, 15, and 16 are not particularly defined, but the light emission wavelength is refracted from the pillar material from the viewpoint of functioning as a prism for creating a light overlapping region. It is preferably about the same or higher than the value ordered by rate.
Here, a conceptual diagram for explaining the configuration of the light-emitting element 1 is shown in FIG. In FIG. 2B, one columnar columnar adjoining ring (columnar body 11 and columnar body 16) is shown, and the other columnar bodies are not shown.
図2(b)に示すように、柱体11,16のp型半導体層20の表面からの高さを、基準となる高さHとする。 As shown in FIG. 2B, the height of the pillars 11 and 16 from the surface of the p-type semiconductor layer 20 is defined as a reference height H.
<柱体の配置>
図2(a)に示すように、柱体11,12,13と、柱体14,15,16とは、光軸を挟んで正対して配置される。具体的には、柱体11と柱体14とが正対し、柱体12と柱体15とが正対し、柱体13と柱体16とが正対している。
<Arrangement of column>
As shown in FIG. 2A, the column bodies 11, 12, and 13 and the column bodies 14, 15, and 16 are arranged facing each other across the optical axis. Specifically, the column body 11 and the column body 14 face each other, the column body 12 and the column body 15 face each other, and the column body 13 and the column body 16 face each other.
<柱体の本数>
発光素子1における柱体は、妨害光の発生を抑制するうえで合計6本とすることが最も好ましい。
すなわち、光は横波であるため、1本の柱体から放射された光の高調波を抑制するには光軸(重心)を対称軸とした反対側に発生する電界を打ち消す必要がある。しかし、例えば柱体を4本にすると、光軸を挟んで正対する柱体は2組となるが、光軸回りの対称性が向上して回転対称な成分が強め合うことになる。その一方で、軸回りに隣り合う2つの柱体の中間部分に生じる同偏光の高調波は柱体の配置によって強められるため、柱体を4本とすると妨害光の影響が大きくなるおそれがある。
<Number of columns>
It is most preferable that the number of column bodies in the light emitting element 1 is six in total in order to suppress generation of interference light.
That is, since the light is a transverse wave, it is necessary to cancel the electric field generated on the opposite side with the optical axis (center of gravity) as the axis of symmetry in order to suppress the harmonics of the light emitted from one column. However, for example, when the number of column bodies is four, there are two pairs of columns that face each other across the optical axis, but the symmetry around the optical axis is improved and rotationally symmetric components are strengthened. On the other hand, since the harmonics of the same polarization generated in the middle part between two columnar bodies adjacent to each other around the axis are strengthened by the arrangement of the columnar bodies, if there are four columnar bodies, the influence of interference light may increase. .
また、柱体を5本とすると、柱体が光軸を挟んで正対しないため、同偏光の高調波が強められることがなく、妨害光が抑制される。しかし、柱体を5本とすると、光軸を含む面に対する対称性が柱体を6本とした場合よりも劣るので、干渉効果による放射方向の制御が難しくなるおそれがある。一方、発光素子1のように柱体を6本とすると、柱体が光軸を挟んで正対し、かつ光軸を含む面に対する対称性も良いため、妨害光の発生を抑制することができるとともに、光線の放射方向も制御することが可能になるため最も好ましい。 If the number of column bodies is five, the column bodies do not face each other across the optical axis, so that harmonics of the same polarization are not intensified, and interference light is suppressed. However, if the number of columns is five, the symmetry with respect to the plane including the optical axis is inferior to the case where the number of columns is six, so that it is difficult to control the radiation direction due to the interference effect. On the other hand, when the number of pillars is six as in the light-emitting element 1, since the pillars face each other across the optical axis and have good symmetry with respect to the plane including the optical axis, generation of interference light can be suppressed. At the same time, the radiation direction of the light can be controlled, which is most preferable.
<p型半導体層>
図1および図2(b)に示すように、p型半導体層20は、発光層30の上側(光取り出し側)に、素子表面との間に設けられており、発光層30側から順に、例えば、p型GaN/InGaN障壁層と、p型GaN層と、が積層された構造とすることができる。
前記したように、p型半導体層20は、表面に、柱体11,12,13,14,15,16が設けられており、表面において、柱体11,12,13,14,15,16で取り囲んだ所定領域の外側領域に、後記するp電極層50が積層されている。詳しくは、後記する。
p型半導体層20の厚さt1は、放射光の半導体中における発光波長λ1以上とする。このp型半導体層20の厚さt1は、後記するp電極層50の下面から発光層30の上面までの距離dと等しい。
<P-type semiconductor layer>
As shown in FIGS. 1 and 2B, the p-type semiconductor layer 20 is provided on the upper side (light extraction side) of the light emitting layer 30 and the element surface, and in order from the light emitting layer 30 side, For example, a p-type GaN / InGaN barrier layer and a p-type GaN layer can be stacked.
As described above, the p-type semiconductor layer 20 is provided with the pillars 11, 12, 13, 14, 15, 16 on the surface, and the pillars 11, 12, 13, 14, 15, 16 are provided on the surface. A p-electrode layer 50 which will be described later is laminated on the outer region of the predetermined region surrounded by. Details will be described later.
The thickness t 1 of the p-type semiconductor layer 20 is not less than the emission wavelength λ 1 in the semiconductor of the emitted light. The thickness t 1 of the p-type semiconductor layer 20 is equal to the distance d from the lower surface of the p electrode layer 50 described later to the upper surface of the light emitting layer 30.
<発光層>
発光素子1が青色発光素子である場合、発光層30は、例えば、InGaNの量子井戸層として形成される。
<Light emitting layer>
When the light emitting element 1 is a blue light emitting element, the light emitting layer 30 is formed as an InGaN quantum well layer, for example.
<n型半導体層>
図1および図2(b)に示すように、n型半導体層40は、発光層30の下側に設けられており、発光層30から遠い方から順に、例えば、n型GaN層と、n型GaN/InGaN障壁層とが積層された構造とすることができる。
<N-type semiconductor layer>
As shown in FIGS. 1 and 2B, the n-type semiconductor layer 40 is provided on the lower side of the light emitting layer 30, and for example, in order from the far side from the light emitting layer 30, an n-type GaN layer, n A type GaN / InGaN barrier layer may be stacked.
<p電極層>
p電極層50は、図1に示すように、p型半導体層20の一部領域の上側に積層された薄膜状の金属電極であり、図示しない電源から正電圧が印加されると、p型半導体層20に正孔を注入するものである。ただし、図1および図2に示すように、p電極層50は、p型半導体層20の表面において、複数の柱体で取り囲む所定領域の外側領域に少なくとも設けられる。
<P electrode layer>
As shown in FIG. 1, the p-electrode layer 50 is a thin-film metal electrode stacked above a partial region of the p-type semiconductor layer 20. When a positive voltage is applied from a power source (not shown), the p-type electrode layer 50 is formed. Holes are injected into the semiconductor layer 20. However, as shown in FIGS. 1 and 2, the p-electrode layer 50 is provided at least in an outer region of a predetermined region surrounded by a plurality of pillars on the surface of the p-type semiconductor layer 20.
ここで、「複数の柱体で取り囲む所定領域」とは、p型半導体層20の表面における、柱体11,12,13,14,15,16で取り囲んだ環状の領域をいうものとする。
また、「複数の柱体で取り囲む所定領域の外側領域」とは、ここでは、図2(a)に示すように、p型半導体層20の表面において、所定領域を取り囲む柱体11,12,13,14,15,16の外接円s1の直径φ2よりやや大きい直径φ3を有する穴s2の外側領域としている。なお、穴s2の直径φ3は、外接円s1の直径φ2と実質的に同一であるとより好ましい。穴s2の直径φ3が外接円s1の直径φ2と実質的に同一であると、外接円s1と穴s2との間のp型半導体層20の表面から放射される妨害光を極限まで低減することができる。なお、穴s2の直径φ3が外接円s1の直径φ2より小さいと、電極角での回折波の影響で光線形成が困難となるため好ましくない。
Here, the “predetermined region surrounded by a plurality of pillars” means an annular region surrounded by the pillars 11, 12, 13, 14, 15, 16 on the surface of the p-type semiconductor layer 20.
The “outside region of the predetermined region surrounded by the plurality of pillars” here refers to the pillars 11, 12, 12 surrounding the predetermined region on the surface of the p-type semiconductor layer 20, as shown in FIG. The outer region of the hole s 2 having a diameter φ 3 slightly larger than the diameter φ 2 of the circumscribed circle s 1 of 13, 14, 15, 16 is used. It is more preferable that the diameter φ 3 of the hole s 2 is substantially the same as the diameter φ 2 of the circumscribed circle s 1 . If the diameter phi 3 of the hole s 2 is substantially equal to the diameter phi 2 of the circumscribed circle s 1, interference light emitted from the p-type surface of the semiconductor layer 20 between the circumscribed circle s 1 and the hole s 2 Can be reduced to the limit. If the diameter φ 3 of the hole s 2 is smaller than the diameter φ 2 of the circumscribed circle s 1 , it is not preferable because it becomes difficult to form a light beam due to the diffracted wave at the electrode angle.
穴s2の内側の領域にはp電極層50が設けられていないので、穴s2からは、p電極層50の下方に設けられるp型半導体層20の表面が露出している。この穴s2と外接円s1は、それぞれ原点Mを中心とする同心円となっている。例えば、各柱体の直径φ1を放射光の自由空間における発光波長λ0程度とし、柱体の中心間の間隔p1を1.4λ0とするとき、外接円s1の直径φ2が3.8λとなる。この場合、穴s2の直径φ3は、例えば、4.0λ0程度とすることができる。 Since the p-electrode layer 50 is not provided in the region inside the hole s 2 , the surface of the p-type semiconductor layer 20 provided below the p-electrode layer 50 is exposed from the hole s 2 . The hole s 2 and the circumscribed circle s 1 are concentric circles with the origin M as the center. For example, when the diameter φ 1 of each column is about the emission wavelength λ 0 in the free space of the radiated light and the interval p 1 between the centers of the columns is 1.4λ 0 , the diameter φ 2 of the circumscribed circle s 1 is 3.8λ. In this case, the diameter phi 3 of the hole s 2, for example, can be about 4.0λ 0.
また、p電極層50は、図1および図2(a)に示すように、p型半導体層20の表面において、平面方向に複数の領域に分割して設けられている。ここでは、p電極層50は、領域(1)〜(6)の6つの領域に分割して設けられ、この分割された各領域が前記複数の柱体11,12,13,14,15,16のそれぞれに対応するように設けられている。
ここで、「対応するように設けられている」とは、図1および図2(a)に示すように、例えば、p電極層50aの領域(1)と柱体11とが相対するようにp電極層50aが設けられているということである。すなわち、図2(a)において、p電極層50aが原点Mまであるものと仮定した場合、このp電極層50a上に柱体11が位置するような関係でp電極層50aが設けられているということである。同様に、領域(2)と柱体12、領域(3)と柱体13、領域(4)と柱体14、領域(5)と柱体15、領域(6)と柱体16とが相対するように、それぞれp電極層50b、p電極層50c、p電極層50d、p電極層50e、p電極層50fが設けられているということである。
Further, as shown in FIGS. 1 and 2A, the p electrode layer 50 is provided on the surface of the p-type semiconductor layer 20 by being divided into a plurality of regions in the plane direction. Here, the p-electrode layer 50 is divided into six regions (1) to (6), and each of the divided regions is composed of the plurality of pillars 11, 12, 13, 14, 15, 16 are provided so as to correspond to each of 16.
Here, “provided so as to correspond” means that, as shown in FIG. 1 and FIG. 2A, for example, the region (1) of the p-electrode layer 50a and the column 11 face each other. That is, the p-electrode layer 50a is provided. That is, in FIG. 2A, when it is assumed that the p-electrode layer 50a is up to the origin M, the p-electrode layer 50a is provided on the p-electrode layer 50a so that the columnar body 11 is positioned. That's what it means. Similarly, the region (2) and the column 12, the region (3) and the column 13, the region (4) and the column 14, the region (5) and the column 15, and the region (6) and the column 16 are relative to each other. Thus, the p electrode layer 50b, the p electrode layer 50c, the p electrode layer 50d, the p electrode layer 50e, and the p electrode layer 50f are provided, respectively.
p電極層50は、後述するように、エッチングや超音波カッター等により分割する。この分割により、分割された各p電極層50a,50b,50c,50d,50e,50fにおいて、隣合うp電極層間に間隙部Gが生じる。この間隙部Gの幅は特に規定されるものではないが、光線方向の制御を効果的に行う観点から、例えば柱体直径の0.2倍以上である。また、この間隙部GにSiO2等の絶縁性の保護膜を埋設してもよい。 As will be described later, the p-electrode layer 50 is divided by etching, an ultrasonic cutter, or the like. By this division, a gap G is generated between adjacent p electrode layers in each of the divided p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f. The width of the gap G is not particularly defined, but is, for example, 0.2 times or more the column diameter from the viewpoint of effectively controlling the light beam direction. Further, an insulating protective film such as SiO 2 may be embedded in the gap G.
このように、p電極層50を複数の領域に分割することで、各領域に異なる値の電流を流すことができる。そして、各p電極層50a,50b,50c,50d,50e,50fに流す電流値を個別に制御することで、電流値に応じた強度の発光が柱体の底部に入射し、入射した光が弱い方向に光線の主軸(主極大)が形成される(詳細は後記する)。
また、例えば、p電極層50d,50e,50fをA領域としてまとめ、p電極層50a,50b,50cをB領域としてまとめ、各領域のp電極層に同じ電流値を与えて、すなわち、p電極層50a,50b,50cに同じ電流値、p電極層50d,50e,50fに同じ電流値を与えて駆動する、2分割制御も可能である。
In this way, by dividing the p-electrode layer 50 into a plurality of regions, different values of current can flow in each region. Then, by individually controlling the current value flowing through each of the p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f, light emission having an intensity corresponding to the current value is incident on the bottom of the column, and the incident light is The main axis (main maximum) of the light beam is formed in the weak direction (details will be described later).
Further, for example, the p electrode layers 50d, 50e, and 50f are grouped as the A region, the p electrode layers 50a, 50b, and 50c are grouped as the B region, and the same current value is given to the p electrode layer in each region, that is, the p electrode Two-division control is also possible in which driving is performed by applying the same current value to the layers 50a, 50b, and 50c and the same current value to the p-electrode layers 50d, 50e, and 50f.
図2(b)に示すように、p電極層50の表面は、p型半導体層20の表面よりも上側に位置し、かつ、柱体11,12,13,14,15,16(図1参照)の射出面11a,12a,13a,14a,15a,16a(図1参照)よりも下側に位置している。すなわち、p電極層50は、図2(b)に示すように、p型半導体層20の表面に積層された状態で、表面が、素子表面(p型半導体層20の表面)と柱体11,12,13,14,15,16(図1参照)の射出面11a,12a,13a,14a,15a,16a(図1参照)との間に位置している。つまり、p電極層50の表面とp型半導体層20の表面とは、p電極層50の厚さ分だけ高さの差がある。 As shown in FIG. 2B, the surface of the p-electrode layer 50 is located above the surface of the p-type semiconductor layer 20, and the pillars 11, 12, 13, 14, 15, 16 (FIG. 1). (Refer to FIG. 1) is located below the emission surfaces 11a, 12a, 13a, 14a, 15a, and 16a (see FIG. 1). That is, as shown in FIG. 2B, the p electrode layer 50 is stacked on the surface of the p-type semiconductor layer 20, and the surface is the element surface (the surface of the p-type semiconductor layer 20) and the column 11. , 12, 13, 14, 15, 16 (see FIG. 1) and the exit surfaces 11a, 12a, 13a, 14a, 15a, 16a (see FIG. 1). That is, the surface of the p electrode layer 50 and the surface of the p-type semiconductor layer 20 have a height difference corresponding to the thickness of the p electrode layer 50.
また、p電極層50の下面から発光層30の上面までの距離dは、放射光の半導体中(p型半導体層20の内部)における発光波長λ1以上とする。言い換えれば、p電極層50と発光層30との間に介在するp型半導体層20の厚さt1を、放射光の半導体中における発光波長λ1以上とする。
なお、距離d(厚さt1)は、放射光の半導体中における発光波長λ1の1波長以上であり、放射光の自由空間における発光波長λ0の2波長以下程度となるように設定するとよい。これによれば、p型半導体層20に注入された正孔をp型半導体層20中において適度に拡散させ、発光層30における柱体の直下の領域にまで到達させることができる。
Further, the distance d from the lower surface of the p-electrode layer 50 to the upper surface of the light-emitting layer 30 is not less than the emission wavelength λ 1 in the semiconductor of the emitted light (inside the p-type semiconductor layer 20). In other words, the thickness t 1 of the p-type semiconductor layer 20 interposed between the p-electrode layer 50 and the light-emitting layer 30 is set to the emission wavelength λ 1 or more in the semiconductor of the emitted light.
Note that the distance d (thickness t 1 ) is set to be not less than one wavelength of the emission wavelength λ 1 in the semiconductor of the emitted light and not more than two wavelengths of the emission wavelength λ 0 in the free space of the emitted light. Good. According to this, the holes injected into the p-type semiconductor layer 20 can be appropriately diffused in the p-type semiconductor layer 20 and reach the region immediately below the column in the light emitting layer 30.
p電極層50は、p型半導体層20の仕事関数よりも小さな仕事関数を持つ材料で形成することができる。例えば、p型半導体層20がGaNであれば、電子親和力が2.9eV、エネルギーギャップが3.4eVであるので、仕事関数φは6.3eVとなる。そのため、これより小さな仕事関数φを持つAu(φ=4.8eV)、Cu(φ=4.18eV)やNi(φ=4.0eV)等の金属、あるいは、TaNやHfN(ともにφ=4.8eV)等の化合物を用いるとよい。 The p electrode layer 50 can be formed of a material having a work function smaller than that of the p-type semiconductor layer 20. For example, if the p-type semiconductor layer 20 is GaN, since the electron affinity is 2.9 eV and the energy gap is 3.4 eV, the work function φ is 6.3 eV. Therefore, a metal such as Au (φ = 4.8 eV), Cu (φ = 4.18 eV) or Ni (φ = 4.0 eV) having a smaller work function φ, or TaN or HfN (both φ = 4). .8 eV) and the like may be used.
p電極層50は、柱体11,12,13,14,15,16以外から放出される光をマスクするための遮光膜としても機能する。
つまり、p電極層50は、遮光性を有する金属材料で形成されているため、発光層30で発光し、p型半導体層20中を伝搬した光がp電極層50に到達すると、p電極層50によって遮蔽される。これにより、素子表面において、p電極層50を積層した領域から光が放出されないようにすることができる。p電極層50の厚さt2は、p電極層50の表面が、素子表面と柱体11,12,13,14,15,16の射出面11a,12a,13a,14a,15a,16aとの間に位置していれば、p電極層50を形成する材料に応じて適宜設定することができる。
なお、p電極層50a,50b,50c,50d,50e,50fは、図示しないが、それぞれ表面の一部にいわゆるパッド電極が形成されており、このパッド電極を介して電源(いずれも図示せず)の陽極に接続されている。
The p-electrode layer 50 also functions as a light shielding film for masking light emitted from other than the column bodies 11, 12, 13, 14, 15, 16.
That is, since the p-electrode layer 50 is formed of a light-shielding metal material, when the light emitted from the light-emitting layer 30 and propagated through the p-type semiconductor layer 20 reaches the p-electrode layer 50, the p-electrode layer 50 is shielded. Thereby, it is possible to prevent light from being emitted from the region where the p-electrode layer 50 is laminated on the element surface. The thickness t 2 of the p-electrode layer 50, the surface of the p-electrode layer 50, the exit surface 11a of the element surface and the columnar body 11, 12, 12a, 13a, 14a, 15a, and 16a If it is located between, it can set suitably according to the material which forms the p electrode layer 50.
The p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f are not shown, but a so-called pad electrode is formed on a part of the surface, and a power source (none of them is shown) is formed through the pad electrode. ) Is connected to the anode.
また、発光素子1は、図1および図2(b)に示すように、n型半導体層40の下側にn電極層60が設けられていてもよい。
n電極層60層は、n型半導体層40の下側に設けられた金属電極であり、図示しない電源から負電圧が印加されると、n型半導体層40に電子を注入するものである。n電極層60は、ここでは図示しないが、表面の一部にいわゆるパッド電極が形成され、このパッド電極を介して電源(いずれも図示せず)の陰極に接続されている。n電極層60層は、p型半導体層20との接触抵抗が、p電極層50とp型半導体層20との接触抵抗よりも小さい材料で形成することができる。例えば、p電極層50をNi/Auで形成した場合、GaN−p層との接触抵抗が約13×10−3Ωcm−2であるので、n電極層60は、これよりも接触抵抗が小さい、例えば、pd/Auで形成することができる。pd/Auは、GaN−p層との接触抵抗が約8×10−3Ωcm−2であるので、条件を満たしている。
In the light emitting element 1, as shown in FIGS. 1 and 2B, an n electrode layer 60 may be provided below the n type semiconductor layer 40.
The n electrode layer 60 is a metal electrode provided on the lower side of the n-type semiconductor layer 40, and injects electrons into the n-type semiconductor layer 40 when a negative voltage is applied from a power source (not shown). Although not shown here, the n-electrode layer 60 has a so-called pad electrode formed on a part of its surface, and is connected to the cathode of a power source (none of which is shown) via this pad electrode. The n electrode layer 60 layer can be formed of a material whose contact resistance with the p-type semiconductor layer 20 is smaller than the contact resistance between the p-electrode layer 50 and the p-type semiconductor layer 20. For example, when the p electrode layer 50 is formed of Ni / Au, the contact resistance with the GaN-p layer is about 13 × 10 −3 Ωcm −2 , so the n electrode layer 60 has a smaller contact resistance than this. For example, it can be formed of pd / Au. pd / Au satisfies the condition because the contact resistance with the GaN-p layer is about 8 × 10 −3 Ωcm −2 .
また、発光素子1は、n型半導体層40の下に図示しない基板を備えた構成であっても構わない。基板は、例えば、サファイア、GaAs、SiやSiC等で形成することができる。 Further, the light emitting element 1 may have a configuration in which a substrate (not shown) is provided under the n-type semiconductor layer 40. The substrate can be formed of, for example, sapphire, GaAs, Si, SiC, or the like.
[発光素子の柱体から出射される光の干渉の原理]
以下、発光素子1の柱体11,12,13,14,15,16から出射される光の干渉の原理について図3を適宜用いて説明する。なお、柱体11,12,13,14,15,16は互いに高さが同じであるので、図3を用いる説明では、簡便のため、2つの柱体11と柱体16から出射される光の干渉を例にとって説明する。
[Principle of interference of light emitted from column of light emitting element]
Hereinafter, the principle of interference of light emitted from the column bodies 11, 12, 13, 14, 15, 16 of the light emitting element 1 will be described with reference to FIG. 3 as appropriate. Since the column bodies 11, 12, 13, 14, 15, and 16 have the same height, in the description using FIG. 3, the light emitted from the two column bodies 11 and the column body 16 for the sake of simplicity. The interference will be described as an example.
図3では、簡便のため、2つの柱体から出射される光の干渉による光線の方向について説明した。波源としての柱体が6つある場合についても同様の原理である。 In FIG. 3, for the sake of simplicity, the direction of the light beam due to the interference of the light emitted from the two columnar bodies has been described. The same principle applies to the case where there are six columns as wave sources.
図3に示すように、柱体11から出射した光E1と、柱体16から出射した光E2とは、発光素子1の中央側の斜め上方に向けて波状に進むため、発光素子1の上方で光E1と光E2との重なり領域が生じる。この重なり領域においては、光E1と光E2との干渉が起きる。ここで、柱体11からの発光強度(放射強度)と柱体16からの発光強度(放射強度)が均一な場合、柱体11,16からの放射光がつくる干渉波は、法線方向に向けて形成される。 As shown in FIG. 3, the light E 1 emitted from the column body 11 and the light E 2 emitted from the column body 16 travel in a wave shape toward the diagonally upper side on the center side of the light emitting element 1. A region where the light E 1 and the light E 2 overlap is formed above. In this overlapping region, interference between the light E 1 and the light E 2 occurs. Here, when the emission intensity (radiation intensity) from the column 11 and the emission intensity (radiation intensity) from the column 16 are uniform, the interference wave produced by the emitted light from the columns 11 and 16 is in the normal direction. Formed towards.
一方、柱体11に対応する領域(1)の電流値を、柱体16に対応する領域(6)の電流値よりも弱くした場合、放射される光の強度が弱いほうの柱体11の方向に傾いて光線Lが形成される。すなわち、図3に示すように、柱体11からの光E1の強度が柱体16からの光E2の強度よりも弱い場合、光E2と光E1がつくる干渉波の分布のうち、光E1の分布は光E1と光E2の強度が同等である場合と同様に打ち消されるが、光E2の分布は十分に打ち消されない。その結果、柱体16からの光E2のもともとの分布が強く残り、柱体11の方向に傾いて光線Lが形成される。
なお、柱体が無い場合は、6つの開口から射出される光の干渉が起こらず、干渉波による光線も形成されない。
On the other hand, when the current value in the region (1) corresponding to the column 11 is made weaker than the current value in the region (6) corresponding to the column 16, the intensity of the emitted light is weak. Inclined in the direction, a light beam L is formed. That is, as shown in FIG. 3, when the intensity of light E 1 from the pillar 11 is weaker than the intensity of light E 2 from pillar 16, of the distribution of the interference wave light E2 and the light E1 is made, light The distribution of E1 is canceled as in the case where the intensities of the light E1 and the light E2 are equal, but the distribution of the light E2 is not sufficiently canceled. As a result, the remaining strong original distribution of light E 2 from pillar 16, light L is formed inclined to the direction of the columnar body 11.
When there is no column, interference of light emitted from the six openings does not occur, and no light beam due to interference waves is formed.
[発光素子の発光層の発光領域]
まず、発光素子1の発光層30の発光領域について図4を参照して説明する。なお、柱体11,12,13,14,15,16は互いに等しい高さH(図2参照)であるので、図4を用いる説明では、簡便のため、2つの柱体11と柱体16のみを図示する。また、図4に示すのは、発光素子1の断面図であるが、ここでは見易さのため、各構成要素のハッチングを省略している。
[Light emitting region of the light emitting layer of the light emitting element]
First, the light emitting region of the light emitting layer 30 of the light emitting element 1 will be described with reference to FIG. Since the column bodies 11, 12, 13, 14, 15 and 16 have the same height H (see FIG. 2), in the description using FIG. Only illustrated. FIG. 4 is a cross-sectional view of the light-emitting element 1, but the hatching of each component is omitted here for easy viewing.
発光素子1は、電源からパッド電極(いずれも図示せず)を介してp電極層50に正電圧が印加され、電源からパッド電極(いずれも図示せず)を介してn電極層60に負電圧が印加されることで、p電極層50よりp型半導体層20に正孔hが注入されるとともに、n電極層60よりn型半導体層40に電子eが注入される。発光素子1は、p電極層50より注入された正孔hがp型半導体層20中を拡散しながらp型半導体層20とn型半導体層40との接合部である発光層30へと移動し、一方、n電極層60より注入された電子eがn型半導体層40内を接合部である発光層30へと移動する。そして、発光素子1は、発光層30の接合部において正孔hと電子eとが再結合することで生じるエネルギーによって発光する。 In the light-emitting element 1, a positive voltage is applied to the p-electrode layer 50 from the power source via the pad electrode (none shown), and negative to the n-electrode layer 60 from the power source via the pad electrode (none shown). By applying a voltage, holes h are injected from the p-electrode layer 50 into the p-type semiconductor layer 20, and electrons e are injected from the n-electrode layer 60 into the n-type semiconductor layer 40. In the light emitting element 1, holes h injected from the p electrode layer 50 move to the light emitting layer 30, which is a junction between the p type semiconductor layer 20 and the n type semiconductor layer 40, while diffusing in the p type semiconductor layer 20. On the other hand, the electrons e injected from the n-electrode layer 60 move in the n-type semiconductor layer 40 to the light emitting layer 30 which is a junction. The light emitting element 1 emits light by energy generated by recombination of holes h and electrons e at the junction of the light emitting layer 30.
ここで、発光素子1は、n型半導体層40の電子eの移動度が、p型半導体層20の正孔hの移動度よりもはるかに大きいので、p電極層50とn電極層60とに同時に電圧を印加した場合、p型半導体層20から発光層30に正孔hが到達するよりも、n型半導体層40から発光層30に電子eが到達する方が早い。
そのため、正孔hと電子eとの再結合は、発光素子1の発光層30に正孔hが到達した時点で発生する。言い換えれば、発光層30に正孔hが到達した領域でのみ発光が生じる。この「正孔hが到達した領域」とは、図4に示したように、発光層30において、p電極層50の直下の領域のみならず、正孔hがp型半導体層20中を拡散しながら移動することにより、p型半導体層20の厚み程度、発光素子1の内側方向に広がるため、素子表面において、p電極層50が設けられていない部分の直下に位置する発光層30の一部も含まれる。図4では、発光層30に正孔hが到達した領域(発光領域)を塗りつぶして示している。図4に示すように、発光層30に電子eが到達していても正孔hが到達していない領域では発光は生じない。
Here, since the mobility of the electrons e in the n-type semiconductor layer 40 is much larger than the mobility of the holes h in the p-type semiconductor layer 20 in the light-emitting element 1, the p-electrode layer 50, the n-electrode layer 60, When a voltage is applied simultaneously to the light-emitting layer 30, the electron e reaches the light-emitting layer 30 from the n-type semiconductor layer 40 faster than the hole h reaches the light-emitting layer 30 from the p-type semiconductor layer 20.
Therefore, recombination of holes h and electrons e occurs when the holes h reach the light emitting layer 30 of the light emitting element 1. In other words, light emission occurs only in the region where the holes h reach the light emitting layer 30. As shown in FIG. 4, the “region where the holes h have reached” means that not only the region immediately below the p electrode layer 50 but also the holes h diffuse in the p-type semiconductor layer 20 in the light emitting layer 30. By moving while moving, the thickness of the p-type semiconductor layer 20 is increased in the inner direction of the light-emitting element 1, so that one of the light-emitting layers 30 positioned immediately below the portion where the p-electrode layer 50 is not provided on the element surface. Part is also included. In FIG. 4, a region where the hole h reaches the light emitting layer 30 (light emitting region) is shown in a solid color. As shown in FIG. 4, light emission does not occur in the region where the holes h do not reach even if the electrons e reach the light emitting layer 30.
仮に、p型半導体層20の厚さが薄ければ、正孔が発光層30に到達するまでに、p型半導体層20中において素子内側方向にほとんど拡散しないため、発光層30において、p電極層50の直下(図2(a)に示した穴s2の外側に位置する部分)に位置する部分以外ではほとんど発光しないことになる。これに対し、発光素子1は、p型半導体層20の厚さt1が、放射光の自由空間における発光波長λ0以上であるので、正孔が発光層30に到達するまでに、p型半導体層20中において素子内側方向に十分に拡散させることができる。そのため、発光素子1は、前記したように、発光層30において、p電極層50の直下のみならず、p電極層50の直下以外(図2(a)に示した穴s2の内側に位置する部分)でも一部発光させることができる。したがって、発光層30で発光した光を、柱体に確実に入射させることができる。 If the thickness of the p-type semiconductor layer 20 is thin, holes hardly diffuse in the element inner direction in the p-type semiconductor layer 20 until the holes reach the light-emitting layer 30. immediately below the layer 50 will be almost no emission except the portion located (a portion located outside the hole s 2 as shown in FIG. 2 (a)). In contrast, the light-emitting element 1, the thickness t 1 of the p-type semiconductor layer 20, since it is the emission wavelength lambda 0 or in a free space of the emitted light, until the holes reach the luminescent layer 30, p-type The semiconductor layer 20 can be sufficiently diffused in the element inner direction. Therefore, the light emitting element 1, as described above, in the light emitting layer 30, not directly under the p-electrode layer 50 only, located inside the bore s 2 shown other than directly below the p-electrode layer 50 (FIGS. 2 (a) Part of the light can also be emitted. Therefore, the light emitted from the light emitting layer 30 can be reliably incident on the column.
次に、p電極層50を複数の領域に分割した場合の光の射出について説明する。ここでは、p電極層50d,50e,50fをA領域としてまとめ、p電極層50a,50b,50cをB領域としてまとめ、各領域の電極層に同じ電流値を与えて駆動する、2分割制御の場合を例にとって説明する。 Next, light emission when the p-electrode layer 50 is divided into a plurality of regions will be described. Here, the p-electrode layers 50d, 50e, and 50f are grouped as an A region, the p-electrode layers 50a, 50b, and 50c are grouped as a B region, and driving is performed by applying the same current value to the electrode layers in each region. A case will be described as an example.
A領域のp電極層50d,50e,50fと、B領域のp電極層50a,50b,50cにおいて、A領域とB領域とでそれぞれ異なる値の電流を流すと、正孔が到達した発光層30の領域で電流値に応じた強度の光が発生する。そして、各発光層30の領域で発生した光がp型半導体層20を伝搬して上方およびそれぞれのp電極層50a,50b,50c,50d,50e,50fに対応する柱体方向に入射する。
そして、上方に入射した光のうち、p型半導体層20の上側に設けられたp電極層50a,50b,50c,50d,50e,50fに入射した光は、遮光性を有するp電極層50a,50b,50c,50d,50e,50fで遮蔽されるとともに回折して、それぞれのp電極層50a,50b,50c,50d,50e,50fに対応する柱体11,12,13,14,15,16の底部に入射する。この底部に入射した光は、臨界角より小さい角度で上端に達したものだけが全反射されず、発光素子1の上方に向けてのみ出射される。
In the p electrode layers 50d, 50e, and 50f in the A region and the p electrode layers 50a, 50b, and 50c in the B region, when currents having different values flow in the A region and the B region, the light emitting layer 30 that has reached the holes is reached. In the region, light having an intensity corresponding to the current value is generated. Then, the light generated in the region of each light emitting layer 30 propagates through the p-type semiconductor layer 20 and is incident on the upper side and the columnar direction corresponding to the p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f.
Of the light incident upward, the light incident on the p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f provided on the upper side of the p-type semiconductor layer 20 is light-shielded p electrode layer 50a, Columns 11, 12, 13, 14, 15, 16 corresponding to the respective p electrode layers 50a, 50b, 50c, 50d, 50e, 50f are shielded and diffracted by 50b, 50c, 50d, 50e, 50f. Incident on the bottom of the. As for the light incident on the bottom, only the light reaching the upper end at an angle smaller than the critical angle is not totally reflected, and is emitted only upward of the light emitting element 1.
結果として、発光素子1は、発光層30で発光した光が、図4に示すように、柱体11,柱体16の直下からそれぞれ柱体11,16に入射し、柱体11,16中を伝搬して、図4に示す矢印方向に向けて空気中に出射される。なお、図4では、柱体11からの光が柱体16からの光よりも強度が弱いものとしている。 As a result, in the light emitting element 1, the light emitted from the light emitting layer 30 enters the column bodies 11 and 16 from directly below the column bodies 11 and 16, as shown in FIG. And is emitted into the air in the direction of the arrow shown in FIG. In FIG. 4, the light from the column 11 is weaker than the light from the column 16.
また、発光層30で発光し、p型半導体層20の上側に設けられたp電極層50に入射した光が、遮光性を有するp電極層50によって遮蔽されるので、空気中に放射されない。そのため、発光素子1は、光線Lを成形する際に、妨害光の影響を受けないようにすることができる。 In addition, light emitted from the light emitting layer 30 and incident on the p electrode layer 50 provided on the upper side of the p-type semiconductor layer 20 is shielded by the light shielding p electrode layer 50 and is not radiated into the air. Therefore, the light emitting element 1 can be prevented from being affected by interference light when the light beam L is formed.
なお、前記した図3において説明したように、図4に示す柱体11の射出面11aから出射された光と柱体16の射出面16aから出射された光とは、干渉により、発光強度の弱い方向に光線Lが形成される。以下では、法線方向に対する光線Lの傾き角度を制御角θ2という。 As described in FIG. 3, the light emitted from the exit surface 11a of the column 11 shown in FIG. 4 and the light emitted from the exit surface 16a of the column 16 have an emission intensity due to interference. A light beam L is formed in the weak direction. Hereinafter, the inclination angle of the light beam L with respect to the normal direction is referred to as a control angle θ 2 .
発光素子1は、以上のような構成を備えるので、図1の発光層30で発生した光は、柱体11,12,13,14,15,16を光導波路として柱体11,12,13,14,15,16の射出面11a,12a,13a,14a,15a,16aから出射される。これらの射出面11a,12a,13a,14a,15a,16aから出射された光は、発光層30を1つの光源として発生した光であるため、互いに干渉して合成され光線が形成される。 Since the light-emitting element 1 has the above-described configuration, the light generated in the light-emitting layer 30 in FIG. 1 uses the column bodies 11, 12, 13, 14, 15, and 16 as the optical waveguides and the column bodies 11, 12, 13. , 14, 15 and 16 are emitted from exit surfaces 11a, 12a, 13a, 14a, 15a and 16a. Since the light emitted from these exit surfaces 11a, 12a, 13a, 14a, 15a, and 16a is light generated by using the light emitting layer 30 as one light source, they interfere with each other and are combined to form a light beam.
発光素子1は、p型半導体層20の表面に、穴s2の外側にp電極層50を積層しているので、発光層30において、p電極層50の直下で発光し、素子表面に向かう光をp電極層50で遮光することができるので、妨害光の発生を抑制することができる。
また、発光素子1は、p型半導体層20の厚さt1を、放射光の自由空間における発光波長λ0以上としているので、p型半導体層20に注入された正孔がp型半導体層20中を移動して発光層30に到達するまでに、素子内側方向に十分に拡散させることができる。そのため、発光素子1は、発光層30において、p電極層50の直下(図2(a)に示した穴s2の外側に位置する部分)のみならず、p電極層50の直下以外(図2(a)に示した穴s2の内側に位置する部分)でも一部発光させることができる。したがって、発光層30で発光した光を、柱体に確実に入射させることができる。
これにより、発光素子1は、S/N比の高い光線を成形することができる。
The light-emitting element 1, the surface of the p-type semiconductor layer 20, since the laminated p-electrode layer 50 side of the hole s 2, in the light emitting layer 30 emits light directly under the p-electrode layer 50, toward the element surface Since light can be shielded by the p-electrode layer 50, generation of interference light can be suppressed.
Further, the light-emitting element 1, the thickness t 1 of the p-type semiconductor layer 20, since the light emission wavelength lambda 0 or in a free space of the emitted light, holes p-type semiconductor layer that is implanted into the p-type semiconductor layer 20 It can be sufficiently diffused in the element inner direction before moving through 20 and reaching the light emitting layer 30. Therefore, the light emitting element 1, the light-emitting layer 30, not p immediately under the electrode layer 50 only (part located outside the hole s 2 as shown in FIG. 2 (a)), other than directly below the p-electrode layer 50 (FIG. 2 (a) can be partially) but some light emitting located inside the bore s 2 as shown in. Therefore, the light emitted from the light emitting layer 30 can be reliably incident on the column.
Thereby, the light emitting element 1 can shape a light beam having a high S / N ratio.
さらに、発光素子1は、p電極層50を平面方向に複数の領域に分割して設けて構成することで、分割した各p電極層に流す電流値に応じて、光の発光強度に強弱をつけることができ、光の干渉により、発光強度の弱い方向に光線を放射することができる。
さらに加えて、発光素子1は、6本の柱体11,12,13,14,15,16を形成することで、光線として形成される光以外の余分な妨害光の発生を効果的に抑制することができる。
Furthermore, the light-emitting element 1 is configured by dividing the p-electrode layer 50 into a plurality of regions in the plane direction, thereby increasing or decreasing the light emission intensity according to the current value flowing through each divided p-electrode layer. The light beam can be emitted in the direction where the light emission intensity is weak due to the interference of light.
In addition, the light-emitting element 1 effectively suppresses generation of extra disturbing light other than light formed as light rays by forming the six column bodies 11, 12, 13, 14, 15, and 16. can do.
[発光素子の製造方法]
発光素子1を製造する方法としては、公知の種々の微細加工技術を用いることができる。発光素子1は、例えばLEDのように平坦な放射面を有する発光素子を用意し、その表面を微細加工して作成することが可能である。
[Method for Manufacturing Light-Emitting Element]
As a method for manufacturing the light-emitting element 1, various known fine processing techniques can be used. The light-emitting element 1 can be prepared by preparing a light-emitting element having a flat radiation surface such as an LED and finely processing the surface.
以下、図1に示す発光素子1を2次元状に複数並べ、かつ、n電極層60を設けた素子群を製造する方法を、図5を参照して説明する。なお、ここでは、発光素子1において、外接円s1の直径φ1(図2(a)参照)と穴s2の直径φ3(図2(a)参照)とを実質的に同一としたものとして説明する。 Hereinafter, a method of manufacturing an element group in which a plurality of light-emitting elements 1 shown in FIG. 1 are arranged two-dimensionally and provided with an n-electrode layer 60 will be described with reference to FIG. Here, the light-emitting element 1 was a diameter phi 1 circumcircle s 1 (see FIG. 2 (a)) and the hole s 2 with a diameter phi 3 (see FIG. 2 (a)) and substantially identical It will be explained as a thing.
まずバッファ層90を介してGaN等からなる発光素子層80が形成された基板170を用意する。図5(a)に示すように、例えばバッファ層90が積層されたSi等の基板170の表面に、例えば分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、有機金属化学気相成長(MOCVD)法等の成膜方法により、n型半導体層40を積層し、次に、InGaNの量子井戸層からなる発光層30を形成し、さらに、p型半導体層20を積層する。このとき、p型半導体層20については、まず、柱体の最上部以上の厚みで成膜する。以下では、このp型半導体層20と発光層30とn型半導体層40とを合わせて発光素子層80という場合もある。 First, a substrate 170 on which a light emitting element layer 80 made of GaN or the like is formed via a buffer layer 90 is prepared. As shown in FIG. 5A, for example, a molecular beam epitaxy (MBE) method or a metal organic chemical vapor deposition (MOCVD) method is applied to the surface of a substrate 170 such as Si on which a buffer layer 90 is stacked. The n-type semiconductor layer 40 is stacked by a film forming method such as the above, then the light emitting layer 30 made of an InGaN quantum well layer is formed, and the p-type semiconductor layer 20 is further stacked. At this time, the p-type semiconductor layer 20 is first formed with a thickness greater than or equal to the top of the column. Hereinafter, the p-type semiconductor layer 20, the light-emitting layer 30, and the n-type semiconductor layer 40 may be collectively referred to as a light-emitting element layer 80.
そして、図5(a)に示すように、レーザーリフトオフ法、ケミカルリフトオフ法またはボイド形成剥離法等により、基板170およびバッファ層90を剥離する。次に、図5(b)に示すように、発光素子層80のn型半導体層40の上(図5では下側)に、マスクを用いた金属蒸着法等によってn電極層60を、ストライプ状に1本以上形成する。なお、その際、n電極層60上にSn等の融着層を形成しても構わない。 Then, as shown in FIG. 5A, the substrate 170 and the buffer layer 90 are peeled by a laser lift-off method, a chemical lift-off method, a void formation peeling method, or the like. Next, as shown in FIG. 5B, the n-electrode layer 60 is striped on the n-type semiconductor layer 40 of the light-emitting element layer 80 (on the lower side in FIG. 5) by metal vapor deposition using a mask or the like. One or more are formed in a shape. At that time, a fusion layer such as Sn may be formed on the n-electrode layer 60.
次に、図5(c)に示すように、n電極層60が設けられた発光素子層80を、n電極層60を下にしてサファイア等の基板70上に配置し、表面活性化接合法等により、両者を接合する。なお、表面活性化接合法では、具体的にはArプラズマ等によって発光素子層80の表面を活性化させて基板70と圧着を行う。ただし、前記した図5(b)の工程において、n電極層60上にSn等の融着層を設けた場合は、この工程では加熱のみを行って発光素子層80と基板70とを接合する。 Next, as shown in FIG. 5C, the light-emitting element layer 80 provided with the n-electrode layer 60 is disposed on a substrate 70 such as sapphire with the n-electrode layer 60 facing down, and a surface activated bonding method. The two are joined by, for example. In the surface activated bonding method, specifically, the surface of the light emitting element layer 80 is activated by Ar plasma or the like, and is bonded to the substrate 70. However, in the above-described step of FIG. 5B, when a fusion layer such as Sn is provided on the n-electrode layer 60, only the heating is performed in this step to bond the light emitting element layer 80 and the substrate 70. .
次に、図5(d)に示すように、p型半導体層20の表面の画素領域に熱可塑性樹脂または光硬化性樹脂からなるフォトレジストfをパターニングして積層する。パターニングは、p型半導体層20の表面において、画素領域を円形に残し、その他を全て覆うパターンとする。例えば、p型半導体層20の表面の画素領域にフォトレジストfを塗布後、フォトマスクで皮膜し、紫外線を照射して現像することで形成することができる。 Next, as shown in FIG. 5D, a photoresist f made of a thermoplastic resin or a photocurable resin is patterned and laminated on the pixel region on the surface of the p-type semiconductor layer 20. The patterning is a pattern that leaves the pixel region in a circular shape on the surface of the p-type semiconductor layer 20 and covers all others. For example, it can be formed by applying a photoresist f to the pixel region on the surface of the p-type semiconductor layer 20, coating with a photomask, and developing by irradiating with ultraviolet rays.
続いて、図5(e)に示すように、反応性イオンエッチング(RIE:Reactive Ion Etching)等のドライエッチングや薬液を用いたウェットエッチングにより、p型半導体層20のフォトレジストfの周囲をエッチングする。
さらに、図5(f)に示すように、金属材料を蒸着法、スパッタリング法等により積層した後、フォトリソグラフィ法等によってp電極層50が作製される。
Subsequently, as shown in FIG. 5E, the periphery of the photoresist f of the p-type semiconductor layer 20 is etched by dry etching such as reactive ion etching (RIE) or wet etching using a chemical solution. To do.
Furthermore, as shown in FIG. 5F, after the metal materials are stacked by vapor deposition, sputtering, or the like, the p-electrode layer 50 is formed by photolithography or the like.
またさらに、図5(g)に示すように、余分なp電極層50ごとフォトレジストfをリフトオフする。
そして、図5(h)に示すように、反応性イオンエッチング(RIE:Reactive Ion Etching)等のドライエッチングや薬液を用いたウェットエッチングにより、複数の柱体10(11,12,13,14,15,16)を形成する。
なお、柱体11,12,13,14,15,16(図1および図2(a)参照)の形成後に、柱体の内壁やp電極層50の表面にSiO2等の絶縁性の保護膜を形成してもよい。
Furthermore, as shown in FIG. 5G, the photoresist f is lifted off together with the excess p-electrode layer 50.
Then, as shown in FIG. 5 (h), a plurality of pillars 10 (11, 12, 13, 14,... Are formed by dry etching such as reactive ion etching (RIE) or wet etching using a chemical solution. 15, 16).
After forming the pillars 11, 12, 13, 14, 15, 16 (see FIG. 1 and FIG. 2A), insulating protection such as SiO 2 is applied to the inner walls of the pillars and the surface of the p-electrode layer 50. A film may be formed.
次に、p電極層50を分割して複数のp電極層50a,50b,50c,50d,50e,50fを形成する(図1および図2(a)参照)。
ここで、図5(h)に示す状態から、p電極層50を分割して複数のp電極層50a,50b,50c,50d,50e,50fを形成する方法の一例について説明する。
まず、図5(h)に示すp電極層50の表面の、p電極層50a,50b,50c,50d,50e,50fとなる部分にフォトレジストを形成する。そして、反応性イオンエッチング(RIE:ReactiveIon Etching)等のドライエッチングや薬液を用いたウェットエッチングにより、フォトレジストの周囲をエッチングする。これによって、p電極層50が分割されてp電極層50a,50b,50c,50d,50e,50fが形成される。
その他、超音波カッター等を用いてp電極層50を所定位置で切断し、p電極層50a,50b,50c,50d,50e,50fを形成してもよい。
なお、p電極層50の分割は、柱体11,12,13,14,15,16を形成する前に行っても良い。また、p電極層50を分割後、分割した各p電極層間の間隙部GにSiO2等の絶縁性の保護膜を埋設してもよい。
Next, the p electrode layer 50 is divided to form a plurality of p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f (see FIGS. 1 and 2A).
Here, an example of a method of dividing the p-electrode layer 50 to form a plurality of p-electrode layers 50a, 50b, 50c, 50d, 50e, 50f from the state shown in FIG.
First, a photoresist is formed on the surface of the p-electrode layer 50 shown in FIG. 5 (h) at portions that become the p-electrode layers 50a, 50b, 50c, 50d, 50e, and 50f. Then, the periphery of the photoresist is etched by dry etching such as reactive ion etching (RIE) or wet etching using a chemical solution. Thus, the p electrode layer 50 is divided to form p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f.
In addition, the p electrode layer 50 may be cut at a predetermined position using an ultrasonic cutter or the like to form the p electrode layers 50a, 50b, 50c, 50d, 50e, and 50f.
The p electrode layer 50 may be divided before the column bodies 11, 12, 13, 14, 15, 16 are formed. Further, after dividing the p electrode layer 50, an insulating protective film such as SiO 2 may be embedded in the gap G between the divided p electrode layers.
[発光素子の性能]
本実施形態の発光素子1の性能を確かめるために、FDTD(Finite-Difference Time-Domain)法によるシミュレーションを行った。シミュレーションの条件としては、発光素子1の表面(p型半導体層20の上面)と平行な面の正方形領域(大きさ3500nm×3500nm)をベースとして想定した。また、発光領域から素子表面の上方3500nmまでの領域を計算対象としてシミュレーションを行った。
[Performance of light emitting element]
In order to confirm the performance of the light-emitting element 1 of the present embodiment, a simulation by the FDTD (Finite-Difference Time-Domain) method was performed. The simulation condition was assumed based on a square region (size: 3500 nm × 3500 nm) parallel to the surface of the light emitting element 1 (upper surface of the p-type semiconductor layer 20). In addition, a simulation was performed with a region from the light emitting region to 3500 nm above the element surface as a calculation target.
[発光素子の設計の具体例]
以下、シミュレーションにおける発光素子1の設計例を以下に記載する。
発光素子1は、GaNにInを添加したLEDであるものとし、放射光の自由空間における発光波長λ0は405nmであるものとした。
発光素子1のp型半導体層20(図1参照)の厚さt1を、放射光の半導体中における発光波長λ1以上である約400nmとした。
p電極層50(図1参照)は、厚さt2が150nmのAgの金属薄膜とし、柱体11,12,13,14,15,16に対応するように6つの領域に分割した。
柱体11,12,13,14,15,16の直径φ1(図2(a),(b)参照)は、放射光の自由空間における発光波長λ0に相当する405nmとした。
柱体11,12,13,14,15,16の配置角度θ1(図2(a)参照)は、60度とした。
隣り合う柱体の中心間の間隔p1(図2(a)参照)は、1.4λ0とした。
隣り合う柱体間の間隔p2(図2(a)参照)は、0.4λ0とした。
柱体11,12,13,14,15,16の高さH(図2(b)参照)は、540nmとした。これは、本設計例における放射光の半導体中における発光波長λ1(λ1=λ0/n)の4波長分に相当する。
柱体11,12,13,14,15,16の外接円s1の直径φ2(図2(a)参照)は、3.8λ0とした。また、穴s2の直径φ3(図2(a)参照)は、4.0λ0とした。
[Specific examples of light emitting element design]
Hereinafter, design examples of the light-emitting element 1 in the simulation will be described below.
The light-emitting element 1 was an LED in which In was added to GaN, and the emission wavelength λ 0 in the free space of radiated light was 405 nm.
The thickness t 1 of the p-type semiconductor layer 20 of the light emitting element 1 (see FIG. 1), was about 400nm is the emission wavelength lambda 1 or more in the semiconductor in the emitted light.
p electrode layer 50 (see FIG. 1), the thickness t 2 is the metal thin film of 150nm of Ag, were divided into six areas so as to correspond to the pillar 11, 12.
The diameter φ 1 (see FIGS. 2A and 2B) of the pillars 11, 12, 13, 14, 15 and 16 was set to 405 nm corresponding to the emission wavelength λ 0 in the free space of the emitted light.
The arrangement angle θ 1 (see FIG. 2A) of the column bodies 11, 12, 13, 14, 15, and 16 was set to 60 degrees.
Spacing between the centers of adjacent columnar bodies p 1 (see FIG. 2 (a)) was set to 1.4λ 0.
Spacing between the adjacent pillar p 2 (see FIG. 2 (a)) was set to 0.4λ 0.
The height H (see FIG. 2B) of the column bodies 11, 12, 13, 14, 15, 16 was 540 nm. This corresponds to four wavelengths of the emission wavelength λ 1 (λ 1 = λ 0 / n) in the semiconductor of the emitted light in this design example.
Diameter phi 2 circumcircle s 1 of the cylindrical body 11, 12 (see FIG. 2 (a)) was set to 3.8λ 0. The diameter phi 3 of the hole s 2 (see FIG. 2 (a)) was set to 4.0λ 0.
そして、p電極層50d,50e,50fをA領域としてまとめ、p電極層50a,50b,50cをB領域としてまとめ、各領域の電極層に同じ電流値を与えた。その際、A領域とB領域とでそれぞれ同じ値の電流を流した。あるいは、A領域とB領域とでそれぞれ異なる値の電流を流し、A領域の電流値を変化させ、発光の強度比を変化させた。
以下、図6および適宜図1を参照して、シミュレーション結果について説明する。
図6(a)〜(c)に、シミュレーションで得られた発光強度の鉛直断面内分布を示す。
図6(a)は領域Aと領域Bの強度比を1:1とした場合、図6(b)は領域Aと領域Bの強度比を2:1とした場合、図6(c)は領域Aと領域Bの強度比を10:1とした場合の発光強度の鉛直断面内分布である。
Then, the p electrode layers 50d, 50e, and 50f were combined as an A region, and the p electrode layers 50a, 50b, and 50c were combined as a B region, and the same current value was given to the electrode layers in each region. At that time, currents having the same value were supplied to the A region and the B region, respectively. Alternatively, different currents are passed in the A region and the B region, the current value in the A region is changed, and the intensity ratio of light emission is changed.
Hereinafter, simulation results will be described with reference to FIG. 6 and FIG. 1 as appropriate.
6 (a) to 6 (c) show the distribution in the vertical section of the emission intensity obtained by the simulation.
6A shows the case where the intensity ratio of the region A and the region B is 1: 1, FIG. 6B shows the case where the intensity ratio of the region A and the region B is 2: 1, and FIG. This is a vertical cross-sectional distribution of the emission intensity when the intensity ratio of the area A and the area B is 10: 1.
図6(a)に示すように、領域Aと領域Bの強度比が1:1の場合は、光線の射出角が0度であり、光線が上方に向けて垂直に射出していることを確かめた。図6(b)に示すように、領域Aと領域Bの強度比が2:1の場合は、光線の射出角が4.3度であり、光線がやや右側(領域B側)に向けて射出していることを確かめた。図6(c)に示すように、領域Aと領域Bの強度比が10:1の場合は、光線の射出角が8.1度であり、光線が右側(領域B側)に向けて射出していることを確かめた。 As shown in FIG. 6 (a), when the intensity ratio of the region A and the region B is 1: 1, the emission angle of the light beam is 0 degree, and the light beam is emitted vertically upward. I confirmed. As shown in FIG. 6B, when the intensity ratio of the region A and the region B is 2: 1, the light emission angle is 4.3 degrees, and the light beam is directed slightly to the right side (region B side). I confirmed that it was ejected. As shown in FIG. 6 (c), when the intensity ratio of the area A and the area B is 10: 1, the emission angle of the light beam is 8.1 degrees, and the light beam is emitted toward the right side (region B side). I confirmed that I was doing.
以上のように、領域Aと領域Bの発光強度を異なるものとすることで、光線の射出角を変化させることができることを確かめた。
なお、本シミュレーションでは、p電極層50d,50e,50fをA領域としてまとめ、p電極層50a,50b,50cをB領域としてまとめ、各領域の電極層に同じ電流値を与えて駆動する、2分割制御について行ったものであるが、この結果から、p電極層50a,50b,50c,50d,50e,50fのそれぞれに異なる値の電流を流した場合でも、光線の射出角を制御できることがわかる。
As described above, it was confirmed that the emission angle of the light beam can be changed by making the emission intensity of the region A and the region B different.
In this simulation, the p electrode layers 50d, 50e, and 50f are grouped as an A region, the p electrode layers 50a, 50b, and 50c are grouped as a B region, and driven by applying the same current value to the electrode layers in each region. Although the division control is performed, it can be seen from this result that the emission angle of the light beam can be controlled even when different currents are passed through the p-electrode layers 50a, 50b, 50c, 50d, 50e, and 50f. .
また、図6(a)〜(c)に示すように、p型半導体層20の表面(素子表面)において、p電極層50が積層された位置の上方の空間に青の領域があることから、当該空間には、光が放射されていないことを確かめた。つまり、発光素子1のp型半導体層20の表面(素子表面)において、発光層30から柱体で取り囲んだ所定領域の外側領域(ここでは、穴s2の外側の領域(図2(a)参照))に到達した光がp電極層50によって遮蔽されていることを確かめた。このように、発光素子1は、素子表面において、穴s2の外側の領域(図2(a)参照)に、p電極層50を積層することで、サイドローブが効果的に抑制されることを確かめた。 Also, as shown in FIGS. 6A to 6C, on the surface (element surface) of the p-type semiconductor layer 20, there is a blue region in the space above the position where the p-electrode layer 50 is stacked. It was confirmed that no light was radiated in the space. That is, the surface (element surface) of the p-type semiconductor layer 20 of the light emitting element 1, the outer area of a predetermined region surrounded by the columnar body from the light-emitting layer 30 (here, the region outside of the hole s 2 (FIGS. 2 (a) It was confirmed that the light reaching the reference)) was blocked by the p-electrode layer 50. As described above, in the light emitting element 1, side lobes can be effectively suppressed by laminating the p electrode layer 50 in the region outside the hole s 2 (see FIG. 2A) on the element surface. I confirmed.
さらに、図6(a)〜(c)に示すように、p型半導体層20の表面において、柱体11と柱体16の間の空間に青の領域があることから、p型半導体層20の表面において、柱体で取り囲んだ所定領域の内側領域(ここでは、穴s2の内側の領域(図2(a)参照))の表面からは、ほとんど光が放射されていないことを確かめた。 Further, as shown in FIGS. 6A to 6C, since there is a blue region in the space between the column 11 and the column 16 on the surface of the p-type semiconductor layer 20, the p-type semiconductor layer 20. in surface (here, the region inside the hole s 2 (see FIG. 2 (a))) inner region of the predetermined surrounded by columnar body region from the surface of the, most light was confirmed that no radiated .
このように、p電極層50を複数の領域に分割し、各領域に異なる値の電流を流すことで、明瞭であり、かつ、様々な角度の光線を形成できることを確かめた。 As described above, it was confirmed that the p-electrode layer 50 was divided into a plurality of regions, and currents having different values were allowed to flow through the respective regions, so that light beams with clear and various angles could be formed.
以上、実施形態に基づいて本発明を説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。 As mentioned above, although this invention was demonstrated based on embodiment, the meaning of this invention is not limited to these description, and must be interpreted widely based on description of a claim. Needless to say, various changes and modifications based on these descriptions are also included in the spirit of the present invention.
例えば、前記した発光素子1は、LED素子の材料をGaNとしたが、本発明はこれに限らず、例えば、AlN、GaAlN、ZnO、GaAs、GaP、GaAlAs、GaAlAsP等であってもよい。 For example, although the light emitting element 1 described above uses GaN as the material of the LED element, the present invention is not limited thereto, and may be AlN, GaAlN, ZnO, GaAs, GaP, GaAlAs, GaAlAsP, or the like.
また例えば、前記した発光素子1は、柱体11,12,13,14,15,16をp型半導体層20と同じ材料であるGaNで形成するものとして説明したが、本発明はこれに限らず、例えば、発光素子1の柱体のみを素子表面と比較して小さな誘電率である透明導電体で形成してもよい。より具体的には、空気の誘電率(=1)よりも高く、発光素子1の発光素子層80(図5参照)を構成する材料(例えば、GaN)の誘電率(すなわちp型半導体層20の材料の誘電率)よりも低い誘電率である材料(例えば、SiO2,SiO,SiN,MgF2,ZrO2等)で形成してもよい。以下では、発光素子1の柱体のみをSiO2で形成する場合について説明する。 Further, for example, in the light emitting element 1 described above, the column bodies 11, 12, 13, 14, 15, and 16 are described as being formed of GaN, which is the same material as the p-type semiconductor layer 20, but the present invention is not limited thereto. For example, you may form only the column of the light emitting element 1 with the transparent conductor which is a small dielectric constant compared with the element surface. More specifically, the dielectric constant of the material (for example, GaN) that is higher than the dielectric constant (= 1) of air and that constitutes the light emitting element layer 80 (see FIG. 5) of the light emitting element 1 (that is, the p-type semiconductor layer 20). The material may be formed of a material having a lower dielectric constant (for example, SiO 2 , SiO, SiN, MgF 2 , ZrO 2, etc.). Below, the case where only the column of the light emitting element 1 is formed of SiO 2 will be described.
発光素子1の柱体のみをSiO2で形成する場合、柱体の本数、配置角度θ1、直径φ1は、柱体をGaNで形成する場合と同様とすることができる。ただし、発光素子1の柱体のみをSiO2で形成する場合、例えば、柱体11,12,13,14,15,16の高さHをSiO2中における放射光の2波長分に相当する540nmとすることができる。なお、ここでは、SiO2の屈折率nを1.5として高さHを求めた。 When only the pillars of the light-emitting element 1 are formed of SiO 2 , the number of pillars, the arrangement angle θ 1 , and the diameter φ 1 can be the same as when the pillars are formed of GaN. However, when only the column of the light emitting element 1 is formed of SiO 2 , for example, the height H of the columns 11, 12, 13, 14, 15, and 16 corresponds to two wavelengths of emitted light in SiO 2. It can be 540 nm. Here, the height H was determined by setting the refractive index n of SiO 2 to 1.5.
発光素子1の柱体のみをSiO2で形成する場合の発光素子の製造方法について簡単に説明する。例えば、図5(c)に示すような発光素子層80が形成された基板70を用意する。次に、発光素子層80のp型半導体層20上に、気相成長法等によりSiO2層を形成する。そして、SiO2層を集束イオンビーム(FIB)等によりエッチングし、複数の柱体を形成することで、柱体のみをSiO2で形成した発光素子1を製造することができる。 A method for manufacturing a light-emitting element when only the column of the light-emitting element 1 is formed of SiO 2 will be briefly described. For example, a substrate 70 on which a light emitting element layer 80 as shown in FIG. 5C is formed is prepared. Next, a SiO 2 layer is formed on the p-type semiconductor layer 20 of the light emitting element layer 80 by vapor phase growth or the like. Then, by etching the SiO 2 layer with a focused ion beam (FIB) or the like to form a plurality of pillars, the light-emitting element 1 in which only the pillars are formed of SiO 2 can be manufactured.
このように、発光素子1の柱体のみをSiO2で形成することで、以下のような効果が期待できる。すなわち、SiO2は、加工性に富むことから、結晶成長条件の制御等を行わなくてもよく、また、発光素子層80(図5参照)を構成する発光材料への物理的・化学的なダメージを抑制することができる。そのため、柱体をSiO2で形成することで、発光素子の製造がより容易となるといえる。また、SiO2は、透明な誘電体材料であるので、柱体による光の吸収を小さくすることができる。つまり、柱体の射出面の透過率を素子表面(ここでは、GaN)よりも高くすることができるので、背景雑音を低下させることができる。そのため、柱体をSiO2で形成することで、射出面から出射される光量の増大が期待できる。さらに加えて、制御角θ2の増大も期待できる。 Thus, the following effects can be expected by forming only the column of the light emitting element 1 with SiO 2 . That is, since SiO 2 is rich in workability, it is not necessary to control the crystal growth conditions or the like, and the physical and chemical properties of the light emitting material constituting the light emitting element layer 80 (see FIG. 5). Damage can be suppressed. Therefore, it can be said that the light emitting element can be easily manufactured by forming the column body with SiO 2 . Since SiO 2 is a transparent dielectric material, light absorption by the column can be reduced. That is, since the transmittance of the exit surface of the column can be made higher than that of the element surface (here, GaN), background noise can be reduced. Therefore, by forming the column body with SiO 2 , an increase in the amount of light emitted from the emission surface can be expected. In addition, an increase in the control angle θ 2 can be expected.
また例えば、柱体11,12,13,14,15,16を一般的なLEDで形成する場合、放射光の自由空間における発光波長λ0は465nmとなり、屈折率nは、約1.5となるので、柱体11,12,13,14,15,16の高さHを、放射光の半導体中における発光波長λ1の4波長分程度である約1240nmとすることができる。 Further, for example, when the pillars 11, 12, 13, 14, 15, 16 are formed of general LEDs, the emission wavelength λ 0 in the free space of the emitted light is 465 nm, and the refractive index n is about 1.5. Therefore, the height H of the pillars 11, 12, 13, 14, 15, 16 can be about 1240 nm, which is about four wavelengths of the emission wavelength λ 1 in the semiconductor of the emitted light.
また、発光素子1は、p型半導体層20の表面において、複数の柱体で取り囲む所定領域の外側領域を穴s2(図2(a)参照)よりも外側の領域とし、p電極層50を、穴s2(図2(a)参照)の外側領域に設けている。しかし、これに限らず、発光素子1は、p電極層50を、間隙部Gを除き、p型半導体層20の表面において複数の柱体で取り囲む所定領域の外側領域の全てに設けてもよい。また、発光素子1は、p電極層50を、間隙部Gを除き、p型半導体層20の表面の全てに設けてもよい。つまり、発光素子1は、p電極層50を、p型半導体層20の表面において、柱体11,12,13,14,15,16を設けた部分、および、間隙部G以外の全ての表面に設けてもよい。これにより、柱体が形成された部分、および、間隙部G以外の素子表面から妨害光が放射されるのをより確実に抑制することができる。 Further, in the light-emitting element 1, on the surface of the p-type semiconductor layer 20, an outer region of a predetermined region surrounded by a plurality of pillars is set as a region outside the hole s 2 (see FIG. 2A), and the p-electrode layer 50 Are provided in the outer region of the hole s 2 (see FIG. 2A). However, the present invention is not limited to this, and in the light emitting element 1, the p electrode layer 50 may be provided in the entire outer region of the predetermined region surrounded by the plurality of pillars on the surface of the p-type semiconductor layer 20 except the gap G. . In the light emitting element 1, the p electrode layer 50 may be provided on the entire surface of the p-type semiconductor layer 20 except the gap portion G. That is, the light-emitting element 1 includes the p-electrode layer 50 on the surface of the p-type semiconductor layer 20, the portions where the column bodies 11, 12, 13, 14, 15, and 16 are provided, and all the surfaces other than the gap portion G. May be provided. Thereby, it can suppress more reliably that interference light is radiated | emitted from the part in which the column body was formed, and element surfaces other than the gap | interval part G. FIG.
また、前記した本実施形態では、p電極層50は、6つの領域に分割された各領域が複数の柱体11,12,13,14,15,16のそれぞれに対応するように設けられているものとした。しかしながら、p電極層50は6分割でなくてもよく、これより多い、あるいは少ない領域としてもよい。また、分割した各領域は、光線の傾斜方向の制御ができるものであれば、複数の柱体のそれぞれに対応していない形態であってもよい。 Further, in the above-described embodiment, the p-electrode layer 50 is provided so that each region divided into six regions corresponds to each of the plurality of column bodies 11, 12, 13, 14, 15, 16. It was supposed to be. However, the p-electrode layer 50 does not have to be divided into six, and may have a larger or smaller area. In addition, each of the divided regions may have a form that does not correspond to each of the plurality of pillars as long as the direction of the light beam inclination can be controlled.
また、発光素子1は、LED素子のような注入型のEL素子に限らず、有機EL素子や無機EL素子のような真性EL素子であってもよい。
さらに、前記した発光素子1は図1に示すように、柱体が、断面円形状かつ円柱状に形成されていたが、これに限らず、断面多角形状かつ多角柱状であってもよい。また、すべての柱体の直径は必ずしも等しくなくてもよい。
The light emitting element 1 is not limited to an injection type EL element such as an LED element, but may be an intrinsic EL element such as an organic EL element or an inorganic EL element.
Furthermore, as shown in FIG. 1, the light emitting element 1 is formed in a circular cross section and a columnar shape as shown in FIG. 1, but is not limited thereto, and may be a polygonal cross section and a polygonal columnar shape. Moreover, the diameters of all the pillars are not necessarily equal.
なお、前記した発光素子1は、最も好ましい例として柱体をp型半導体層20の表面に6本形成したが、この他に、柱体をp型半導体層20の表面に3本形成しても構わない。3本の柱体の配置は図2(a)の角度αが120度となるようにすることが好ましい。 In the light-emitting element 1 described above, six columnar bodies are formed on the surface of the p-type semiconductor layer 20 as the most preferable example, but in addition, three columnar bodies are formed on the surface of the p-type semiconductor layer 20. It doesn't matter. The three columns are preferably arranged such that the angle α in FIG. 2A is 120 degrees.
また、発光素子1は、光線の形成と放射方向の制御を必要とするデバイス一般にも応用することが可能であり、例えばプロジェクター用光源、空間光インターコネクションに用いる接続器、拡散板を必要としない照明用光源等にも利用することができる。 The light-emitting element 1 can also be applied to general devices that require the formation of light rays and the control of the radiation direction. For example, a light source for a projector, a connector used for spatial light interconnection, and a diffusion plate are not required. It can also be used as a light source for illumination.
[発光素子の応用例]
本実施形態の発光素子1を基板上に多数並べることにより、IP方式のディスプレイであるIP立体ディスプレイを提供することが可能である。
一例として、図7に、第1の実施形態の発光素子1を基板70上に多数並べたIP立体ディスプレイ100を示す。なお、図7において、便宜上、p電極層50は1枚の層として図示しているが、実際は、前述のとおり、複数の領域に異なる値の電流を流せるように、分割して設けられている。
[Application examples of light-emitting elements]
By arranging a large number of light-emitting elements 1 of the present embodiment on a substrate, it is possible to provide an IP stereoscopic display which is an IP display.
As an example, FIG. 7 shows an IP stereoscopic display 100 in which a large number of light emitting devices 1 of the first embodiment are arranged on a substrate 70. In FIG. 7, for convenience, the p-electrode layer 50 is illustrated as a single layer. However, as described above, the p-electrode layer 50 is actually provided separately so that different values of current can flow in a plurality of regions. .
<IP立体ディスプレイの駆動方法>
図7に示す例では、IP立体ディスプレイ100は、基板70上に3行×3列の合計9個の発光素子1を画素として配置している。IP立体ディスプレイ100は、図7に示すように、基板70上に、列ごとにn電極層60と発光素子層80とが形成されている。それぞれの発光素子層80の表面には、画素位置ごとに複数の柱体が形成されている。ここでは、基板70上に合計9個の発光素子1を画素として配置したので、ストライプ状の1つの発光素子層80上に画素位置ごとに合計3組の複数の柱体が形成されている。また、3本のストライプ状のそれぞれの発光素子層80のp型半導体層20の表面に、行ごとに発光素子層80およびn電極層60と直交するようにストライプ状にp電極層50が形成されている。ここでは、図示を省略するが、p電極層50(50a,50b,50c,50d,50e,50f)の表面には、図示しないパッド電極が形成されており、ストライプ状のn電極層60の端部には、図示しないパッド電極が形成されているものとする。
なお、IP立体ディスプレイ100を、前記した製造方法の一例により製造した場合、3本のストライプ状の発光素子層80およびn電極層60を1本ずつ列ごとに分離する際には、適宜エッチング等を実施すればよい。
<Driving method of IP stereoscopic display>
In the example shown in FIG. 7, the IP stereoscopic display 100 has a total of nine light emitting elements 1 of 3 rows × 3 columns arranged as pixels on a substrate 70. As shown in FIG. 7, in the IP stereoscopic display 100, an n-electrode layer 60 and a light-emitting element layer 80 are formed on a substrate 70 for each column. On the surface of each light emitting element layer 80, a plurality of pillars are formed for each pixel position. Here, since a total of nine light emitting elements 1 are arranged as pixels on the substrate 70, a total of three sets of a plurality of pillars are formed on one stripe-shaped light emitting element layer 80 for each pixel position. Further, the p-electrode layer 50 is formed in a stripe shape on the surface of the p-type semiconductor layer 20 of each of the three stripe-shaped light-emitting element layers 80 so as to be orthogonal to the light-emitting element layer 80 and the n-electrode layer 60 for each row. Has been. Although not shown here, pad electrodes (not shown) are formed on the surface of the p-electrode layer 50 (50a, 50b, 50c, 50d, 50e, 50f), and the end of the striped n-electrode layer 60 is not shown. It is assumed that a pad electrode (not shown) is formed on the part.
In addition, when the IP stereoscopic display 100 is manufactured by an example of the above-described manufacturing method, when separating the three stripe-shaped light emitting element layers 80 and the n electrode layers 60 one by one for each column, etching or the like is appropriately performed. Should be implemented.
ここで、図7に示すIP立体ディスプレイ100において、行ごとに形成したp電極層50を奥側から手前側に向かって順に、p−1,p−2,p−3とし、列ごとに形成したn電極層60を左側から右側に向かって順に、n−1,n−2,n−3とする。IP立体ディスプレイ100は、p−1,p−2,p−3に対して、図示しないパッド電極(図1参照)を介して+Vの電圧パルスを順次印加し、n−1,n−2,n−3に対しては、発光させる画素位置に応じて、図示しないパッド電極を介して0か−Vの電圧パルスを印加することで、画素位置ごとにON/OFFを切り替えることができる。
例えば、最も左奥(1行目×1列目)の画素だけを発光させる場合、IP立体ディスプレイ100は、p−1に+Vの電圧パルス、n−1に−Vの電圧パルスを印加し、p−2,p−3,n−2およびn−3は接地電位とすればよい。また、p電極層50を分割した複数の領域に異なる値の電流を流し、光線を傾斜させてもよい。
このように、本実施形態の発光素子1を基板上に複数並べてIP立体ディスプレイ100を構成することで、パッシブマトリクス駆動が可能となるので、IP立体ディスプレイ100の低消費電力化、低コスト化等を実現できる。
Here, in the IP stereoscopic display 100 shown in FIG. 7, the p electrode layer 50 formed for each row is set to p−1, p−2 and p−3 in order from the back side to the front side, and is formed for each column. The n electrode layer 60 thus obtained is designated as n-1, n-2, n-3 in order from the left side to the right side. The IP stereoscopic display 100 sequentially applies + V voltage pulses to p−1, p−2 and p−3 via pad electrodes (not shown) (see FIG. 1), and n−1, n−2, For n−3, ON / OFF can be switched for each pixel position by applying a voltage pulse of 0 or −V via a pad electrode (not shown) according to the pixel position to emit light.
For example, when only the pixel at the far left (first row × first column) emits light, the IP stereoscopic display 100 applies a + V voltage pulse to p−1 and a −V voltage pulse to n−1, p-2, p-3, n-2, and n-3 may be ground potential. Alternatively, different values of current may be passed through a plurality of regions obtained by dividing the p-electrode layer 50 to tilt the light beam.
As described above, since the IP stereoscopic display 100 is configured by arranging a plurality of the light emitting elements 1 of the present embodiment on the substrate, passive matrix driving becomes possible, and thus the power consumption and cost reduction of the IP stereoscopic display 100 are reduced. Can be realized.
1 発光素子
10 柱体
11,12,13,14,15,16 柱体
11a,12a,13a,14a,15a,16a 射出面
20 p型半導体層
30 発光層
40 n型半導体層
50 p電極層
60 n電極層
70 基板
80 発光素子層
90 バッファ層
100 IP立体ディスプレイ
DESCRIPTION OF SYMBOLS 1 Light emitting element 10 Column 11, 11, 13, 14, 15, 16 Column 11a, 12a, 13a, 14a, 15a, 16a Emission surface 20 p-type semiconductor layer 30 Light-emitting layer 40 n-type semiconductor layer 50 p-electrode layer 60 n electrode layer 70 substrate 80 light emitting element layer 90 buffer layer 100 IP stereoscopic display
Claims (8)
前記発光層の下面に設けられるn型半導体層と、
前記発光層の上面に設けられるp型半導体層と、
前記p型半導体層の表面に、所定領域を取り囲むように突出して設けられ、柱頭の射出面から光を放射する複数の柱体と、
前記p型半導体層の表面の一部に設けられる遮光性を有するp電極層と、を備え、
前記複数の柱体は、その高さが互いに等しく、前記p電極層は、前記複数の柱体で取り囲む前記所定領域の外側領域に少なくとも設けられ、かつ、平面方向に複数の領域に分割して設けられることを特徴とする発光素子。 A light emitting layer;
An n-type semiconductor layer provided on the lower surface of the light emitting layer;
A p-type semiconductor layer provided on an upper surface of the light emitting layer;
A plurality of pillars that are provided on the surface of the p-type semiconductor layer so as to surround a predetermined region and emit light from the exit surface of the stigma;
A p-electrode layer having a light shielding property provided on a part of the surface of the p-type semiconductor layer,
The plurality of pillars have the same height, and the p-electrode layer is provided at least in an outer region of the predetermined region surrounded by the plurality of pillars, and is divided into a plurality of regions in a planar direction. A light-emitting element which is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013207158A JP2015072970A (en) | 2013-10-02 | 2013-10-02 | Light-emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013207158A JP2015072970A (en) | 2013-10-02 | 2013-10-02 | Light-emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015072970A true JP2015072970A (en) | 2015-04-16 |
Family
ID=53015161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013207158A Pending JP2015072970A (en) | 2013-10-02 | 2013-10-02 | Light-emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015072970A (en) |
-
2013
- 2013-10-02 JP JP2013207158A patent/JP2015072970A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102436605B1 (en) | A colour inorganic led display for display devices with a high number of pixel | |
KR20200096529A (en) | Display device having a light emitting stacked structure | |
CN111213248A (en) | Light emitting stack structure and display device having the same | |
JP6282493B2 (en) | Semiconductor light emitting device | |
US20220020963A1 (en) | Metasurface, light-emitting device including the metasurface, display device including the light-emitting device, and method of fabricating the metasurface | |
JP7232464B2 (en) | Light-emitting device and projector | |
JP6093140B2 (en) | Light emitting element | |
JP5903009B2 (en) | Light emitting element | |
JP6393078B2 (en) | Light emitting element | |
JP5909162B2 (en) | Light emitting element | |
JP6055316B2 (en) | Light emitting element | |
JP5906102B2 (en) | Light-oriented light emitting device | |
JP2015072970A (en) | Light-emitting element | |
JP6397298B2 (en) | Light emitting element | |
US10698158B1 (en) | Optical waveguides in micro-LED devices | |
JP2015032593A (en) | Light-emitting device | |
JP5926642B2 (en) | Light emitting device and light emitting device array | |
JP5912652B2 (en) | Light emitting element | |
JP5909111B2 (en) | Light emitting element | |
JP5947562B2 (en) | Light emitting element | |
JP5993202B2 (en) | Light emitting device and light emitting device array | |
JP2014072278A (en) | Light-emitting element manufacturing method, apparatus therefor, and light-emitting element | |
JP6010420B2 (en) | Light emitting element and stereoscopic image display device | |
KR20220049791A (en) | Light source and image projection device | |
JP6093139B2 (en) | Light emitting element and display device |