JP2015056550A - Method for manufacturing power semiconductor device, and power semiconductor device - Google Patents
Method for manufacturing power semiconductor device, and power semiconductor device Download PDFInfo
- Publication number
- JP2015056550A JP2015056550A JP2013189653A JP2013189653A JP2015056550A JP 2015056550 A JP2015056550 A JP 2015056550A JP 2013189653 A JP2013189653 A JP 2013189653A JP 2013189653 A JP2013189653 A JP 2013189653A JP 2015056550 A JP2015056550 A JP 2015056550A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit member
- semiconductor device
- pressure
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
本発明は、電力用半導体装置の製造方法および電力用半導体装置に関するものである。 The present invention relates to a method for manufacturing a power semiconductor device and a power semiconductor device.
半導体装置の中でも電力用半導体装置は、産業用機器から、家電、情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、特に輸送機器等においては高い信頼性が求められている。一方で、従来のシリコン（Ｓｉ）を用いた半導体素子に代えて、炭化珪素（ＳｉＣ）等のワイドバンドギャップ半導体を用いた半導体素子を備えた半導体装置の開発が進められており、電力用半導体装置の高パワー密度化と高温動作化が進んでいる。 Among semiconductor devices, a power semiconductor device is used for controlling main power of a wide range of equipment from industrial equipment to home appliances and information terminals, and high reliability is particularly required in transportation equipment and the like. On the other hand, in place of the conventional semiconductor element using silicon (Si), development of a semiconductor device including a semiconductor element using a wide band gap semiconductor such as silicon carbide (SiC) is underway. Higher power density and higher temperature operation of devices are progressing.
ところで、高温動作を実現するためには半導体素子自体の耐熱性を向上させるだけでなく半導体装置の各接合部分の接合信頼性を高める必要がある。そこで、高温動作実現するための接合方法として、焼結金属体を形成する接合材を用いて半導体素子を回路基板やヒートシンク等の回路部材に接合する、いわゆる焼結接合を用いた電力用半導体装置の製造方法が提案されている（例えば、特許文献１参照。）。 By the way, in order to realize high temperature operation, it is necessary not only to improve the heat resistance of the semiconductor element itself but also to improve the bonding reliability of each bonding portion of the semiconductor device. Therefore, as a bonding method for realizing high-temperature operation, a power semiconductor device using so-called sintered bonding, in which a semiconductor element is bonded to a circuit member such as a circuit board or a heat sink using a bonding material that forms a sintered metal body. Has been proposed (see, for example, Patent Document 1).
焼結接合は、粒径がナノオーダーから数マイクロオーダーの焼結性金属粒子が含まる接合材を加圧した状態で加熱することで行われる。一般的に、金属粒子は粒子径が所定のサイズよりも小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、表面エネルギーを減らす方向へと容易に反応が進行する。その結果、バルク金属の融点よりも低温で凝固するため低温での接合が可能となるが、接合後はバルク金属の融点まで再溶融することがない。したがって、焼結接合を用いることで融点よりも低い温度での接合が可能となるため、接合温度の上昇に伴う半導体装置の損傷や製造コストの増加を抑制できるとともに、接合温度よりも高い耐熱性を有する電力用半導体装置が得られる。 Sinter bonding is performed by heating a bonding material containing sinterable metal particles having a particle size of nano-order to several micro-order in a pressurized state. In general, when the particle diameter of a metal particle is smaller than a predetermined size, the metal particle has a very active surface state as compared with a bulk metal, and the reaction proceeds easily in the direction of reducing the surface energy. As a result, since it solidifies at a temperature lower than the melting point of the bulk metal, bonding at a low temperature is possible, but after the bonding, it does not remelt to the melting point of the bulk metal. Therefore, by using sintered bonding, bonding at a temperature lower than the melting point becomes possible, so that damage to the semiconductor device and increase in manufacturing cost accompanying an increase in bonding temperature can be suppressed, and heat resistance higher than the bonding temperature A power semiconductor device having the following can be obtained.
また、接合材中の焼結性金属粒子は、接合前の状態において金属粒子同士の反応してしまうのを抑制するために、表面が有機保護膜で覆われている。そして、接合時の加熱により有機保護膜を分解させ、加圧により金属粒子同士の接触を促すことで焼結を進行させ接合が可能となる。そのため、焼結接合では、接合面全域に十分な圧力を加えることが重要となり、加圧力が不足した領域では金属粒子同士の接触不良により焼結が進行せず接合強度低下し問題となる。 Moreover, the surface of the sinterable metal particles in the bonding material is covered with an organic protective film in order to prevent the metal particles from reacting with each other before bonding. And an organic protective film is decomposed | disassembled by the heating at the time of joining, sintering is advanced by promoting the contact of metal particles by pressurization, and joining becomes possible. For this reason, it is important to apply a sufficient pressure over the entire joining surface in the sintered joining, and in a region where the applied pressure is insufficient, sintering does not proceed due to poor contact between the metal particles, resulting in a problem of reduced joining strength.
一方、半導体素子と回路部材との接合時に加圧する方法として、半導体素子と加圧接合機との間にシートを介在させる方法が提案されている（例えば、特許文献２参照。）。 On the other hand, as a method of applying pressure when bonding a semiconductor element and a circuit member, a method of interposing a sheet between the semiconductor element and a pressure bonding machine has been proposed (see, for example, Patent Document 2).
そこで、半導体素子と加圧接合機との間に加圧シートを介在させ、半導体素子と回路部材とを焼結接合することが考えられる。これにより、回路部材の厚みや接合材の厚みのばらつきによる加圧力の部分的な低下を抑制することができる。しかしながら、加圧シートを介在させた場合、加圧中に加圧シートが垂れ下がり半導体素子と回路部材との接合部分の周囲を覆ってしまう。そうすると、接合材に含まれる有機保護膜の揮発成分が加圧シートに覆われた空間内に滞留することとなり、半導体素子や回路部材が汚染されてしまうという問題があった。その結果、接合後に半導体素子や回路部材を除染する工程を新たに設けることとなり、製造コストの増加等を招く恐れがある。 Therefore, it is conceivable to sinter-bond the semiconductor element and the circuit member by interposing a pressure sheet between the semiconductor element and the pressure bonding machine. Thereby, the partial fall of the applied pressure by the dispersion | variation in the thickness of a circuit member or the thickness of a joining material can be suppressed. However, when a pressurizing sheet is interposed, the pressurizing sheet hangs down during pressurization and covers the periphery of the joint portion between the semiconductor element and the circuit member. If it does so, the volatile component of the organic protective film contained in a joining material will remain in the space covered with the pressurization sheet, and there existed a problem that a semiconductor element and a circuit member will be contaminated. As a result, a process for decontaminating semiconductor elements and circuit members after bonding is newly provided, which may increase manufacturing costs.
本発明は、上述のような問題を解決するためになされたもので、有機保護膜の揮発性成分による汚染を抑制することができる電力用半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a power semiconductor device that can suppress contamination of an organic protective film due to volatile components.
本発明にかかる電力用半導体装置の製造方法は、回路部材の表面に支持部を設ける工程と、回路部材上に有機保護膜で被膜された焼結性金属粒子を含む接合材を塗布する工程と、接合材上に半導体素子を配置する工程と、半導体素子上に半導体素子の表面の面積よりも大きい加圧シートを配置する工程と、加圧シートを介して半導体素子の表面を加圧するとともに接合材を加熱することで半導体素子と回路部材とを接合する工程と、を備え、支持部を設ける工程は接合する工程よりも前に行われる工程であり、かつ、回路部材の表面上において半導体素子が接合される領域の周囲に支持部を設ける工程であり、接合する工程は支持部によって半導体素子の表面からはみ出た加圧シートを支持した状態で行われるものである。 A method for manufacturing a power semiconductor device according to the present invention includes a step of providing a support portion on a surface of a circuit member, and a step of applying a bonding material including sinterable metal particles coated with an organic protective film on the circuit member; , A step of disposing a semiconductor element on the bonding material, a step of disposing a pressure sheet larger than the surface area of the semiconductor element on the semiconductor element, and pressurizing and bonding the surface of the semiconductor element through the pressure sheet A step of bonding the semiconductor element and the circuit member by heating the material, and the step of providing the support portion is a step performed before the bonding step, and on the surface of the circuit member Is a step of providing a support portion around a region to be bonded, and the bonding step is performed in a state in which the pressure sheet protruding from the surface of the semiconductor element is supported by the support portion.
本発明にかかる電力用半導体装置の製造方法によれば、半導体素子が接合される領域の周囲に設けられた支持部によって加圧シートを支持した状態で半導体素子と回路部材との接合を行うので、加圧中における加圧シートの垂れ下がりを抑制することができるため、接合材に含まれる有機保護膜の揮発成分が滞留し半導体素子や回路部材が汚染されるのを抑制することができる。 According to the method for manufacturing a power semiconductor device according to the present invention, the semiconductor element and the circuit member are bonded in a state where the pressure sheet is supported by the support portion provided around the region where the semiconductor element is bonded. Since the sag of the pressure sheet during pressurization can be suppressed, it is possible to prevent the volatile components of the organic protective film contained in the bonding material from staying and contaminating the semiconductor elements and circuit members.
実施の形態１．
本発明の実施の形態１にかかる電力用半導体装置の構成について説明する。図１は、実施の形態１にかかる電力用半導体装置１００を示す側面図である。図２は、実施の形態１にかかる電力用半導体装置１００の構成を示す平面図である。なお、図１においては、本実施の形態の特徴部分である半導体素子２と回路部材４との接合部分にかかる構成のみを図示し、他の構成については図示省略する。
A configuration of the power semiconductor device according to the first embodiment of the present invention will be described. FIG. 1 is a side view showing the
図１において、電力用半導体装置１００は、半導体素子２と焼結金属体３Ａと回路部材４とから構成される。半導体素子２は、いわゆる電力用の半導体素子であり、厚みが０．１〜０．４ｍｍ程度であり主面２ｆ（表面）が矩形状をなしている。より、具体的には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ ｄｉｏｄｅ）、ＰＮダイオードなどを用いることができる。例えば、半導体素子２にＩＧＢＴを用いた場合、裏面にはコレクタ電極が形成され、主面２ｆにはエミッタ電極と制御信号が入力されるゲート電極とが形成されている。なお、図１において、半導体素子２の各電極は図示省略している。
In FIG. 1, the
図１において、焼結金属体３Ａは、焼結性金属粒子が焼結して凝固した金属層であり、回路部材４と半導体素子２とを接合する接合層である。また、焼結性金属粒子の種類、すなわち、焼結金属体３Ａを構成する金属の種類としては、焼結接合が可能な金属であって、融点が半導体素子２の最大動作温度以上である金属（例えば、ＡｇやＣｕ等）とすることが好ましい。より詳細には、ＳｉＣ半導体素子の場合、融点が２００℃以上、より好ましくは３００℃以上の金属とすることが好ましい。なお、焼結性金属粒子とは、粒径がナノオーダーから数マイクロオーダーの金属粒子であって、いわゆる焼結接合に用いられる接合材を構成する金属粒子とする。
In FIG. 1, the
回路部材４は、半導体素子２が載置され半導体素子２とともに主回路の一部を構成するものであり、例えばヒートスプレッダや回路パターンが形成された絶縁基板である。より詳細には、電気導電性と熱伝導性に優れた銅（Ｃｕ）や銅合金、アルミニウム（Ａｌ）等の金属ブロック状のヒートスプレッダやリードフレームと称される板材、又は絶縁性を有するセラミックの基材に金属配線パターンが形成されたセラミック絶縁基板などが挙げられる。本実施の形態では、回路部材４を回路パターンが形成された絶縁基板とするが、図示簡略のため各図において回路パターンについて図示省略する。
The
また、回路部材４の主面４ｆ（表面）には、図２に示すように、溝部４ｍと、突起部４ｔとが形成されている。溝部４ｍと突起部４ｔとは、回路部材４の表面上において、半導体素子２が接合される領域の周囲に形成されている。溝部４ｍは、半導体素子２の周囲において、半導体素子２の外側に向かって形成されている。より、詳細には、図２に示すように、半導体素子２の中心から半導体素子２よりも外側に向かって放射状に形成されており、例えば、長さ及び幅が１．０〜５．０ｍｍとし、深さが０．５ｍｍ以上であり、かつ、深さが回路部材４の厚さの半分以下とすることが好ましい。突起部４ｔは、電力用半導体装置１００の製造方法の説明において後述する加圧シート５０を支持する支持部として機能するものであり、半導体素子２の周囲において、半導体素子２の側面に沿って半導体素子２を完全に囲むことなく離間して複数形成されている。
Moreover, as shown in FIG. 2, the
なお、図２においては、突起部４ｔを８つ形成した場合について示したが、形成数はこれに限るものでなく、半導体素子２の各側面に対応して各々に少なくとも１ヶ所形成されていれば良い。さらに、突起部４ｔの材質は回路部材４と同種でも構わないし、異種のものでも良い。後述する接合工程における加熱温度と加圧力によって変形しないものであればよい。
Although FIG. 2 shows the case where eight
また、溝部４ｍの本数についても、８つに限定されるものでなく、少なくとも１本あれば良い。溝部４ｍの長さについても、半導体素子２を接合する際に、溝部４ｍの少なくとも一部が後述する加圧シート５０直下の領域からはみ出るような長さであれば良い。さらに、溝部４ｍの配置及び形状は、回路部材４の表面上において、半導体素子２の中心から放射状に位置するものに限定されず、部４ｍの少なくとも一部が後述する加圧シート５０直下の領域からはみ出るような配置及び形状であれば良い。
Further, the number of the
上述したように、図１では電力用半導体装置１における半導体素子２と回路部材４との接合部分のみを図示しているが、実際には、半導体素子２主面２ｆ側においても図示しない配線部材等が接合される。また、回路部材４の下面側には冷却部材が設けられることもある。さらに、半導体素子２を含む回路面が例えば封止樹脂によって封止されることもある。ただし、本発明は、半導体素子３の主面２ｆ側の構成、回路部材４の下面側の構成、又は封止方法等によって限定されるものではない。そのため、これらの構成については説明を省略する。
As described above, FIG. 1 shows only the joint portion between the
次に、実施の形態１にかかるに電力用半導体装置１００の製造方法について説明する。図３は、実施の形態１にかかる電力用半導体装置の製造方法の各工程を示す側面図である。図４は実施の形態１にかかる電力用半導体装置の製造方法に用いる加圧装置を示す平面図であり、図５は実施の形態１にかかる電力用半導体装置の製造方法に用いる加圧装置の構成を示す側面図と平面図である。以下、電力用半導体装置１００の説明と同様に、半導体素子２と回路部材４との接合部分について説明する。
Next, a method for manufacturing the
まず、図２に示すように、回路部材４に後述する加圧シートを支持するための支持部として突起部４ｔと溝部４ｍとを形成する。なお、本実施の形態では、はじめに突起部４ｔと溝部４ｍとを形成することとするが、突起部４ｔと溝部４ｍとを形成する工程は、それぞれ、少なくとも後述する半導体素子２と回路部材４とを接合する工程よりも以前に行うこととする。
First, as illustrated in FIG. 2, a
次に、図３（ａ）に示すように、回路部材４の回路パターンが形成された回路面側（図中上側）において、突起部４ｔ同士の間であって溝部４ｍに干渉しない位置（溝部４ｍが形成されていない位置）にペースト状の接合材３Ｂを塗布する。そして、塗布された接合材３Ｂ上に、半導体素子２の裏面（図中下側の面）を接合材３Ｂに対向させ、半導体素子２を配置し、接合準備品１を形成する。なお、突起部４ｔを形成する位置は、回路部材４の表面上であって、半導体素子２が接合される領域の周囲とする。また、接合材３Ｂは有機保護膜で被膜された焼結性金属粒子を含む接合材である。
Next, as shown in FIG. 3A, on the circuit surface side (upper side in the figure) on which the circuit pattern of the
次に、図３（ｂ）に示すように、接合準備品１の半導体素子２の主面２ｆ（回路部材４に対向する裏面の反対側の面）上に、主面２ｆ全体を覆うように加圧シート５０を配置する。加圧シート５０は、後の加圧工程において、半導体素子２の傾き等により生じる加圧力の偏り（方当たり）を抑制する機能を果たす。また、加圧シート５０の面積は半導体素子２の主面２ｆの面積よりも大きく、半導体素子２の主面２ｆ全体を覆うように配置される。さらに、加圧シート５０の半導体素子２の主面２ｆからはみ出た部分は、回路部材４の突起部４ｔによって支えられるように配置する。
Next, as shown in FIG. 3B, the entire
続いて、加圧加熱装置を用いて、加圧シート５０が載置された接合準備品１を加圧する加圧工程について説明する。加圧加熱装置は、図３（ｃ）及び図３（ｄ）に示すように上側加圧板２１と下側加圧板２２とからなり、上側加圧板２１と下側加圧板２２とにはそれぞれヒーター２１ｈとヒーター２２とが設けられている。さらに、下側加圧板２２の表面には、図４に示すように、接合準備品１の位置決めを行うガイド２２ｇが設けられている。図４において、ガイド２２ｇはＬ字型の突起形状をなしている。なお、本実施の形態では、ガイド２２ｇの形状をＬ字型として説明を行ったが、これに限定されるものではなく、コの字型やハの字型等の接合準備１Ａの側面の少なくとも隣接する２辺に接し支持する形状であればよく、さらには位置決め機能を有する機構であれば下側加圧板２２に形成された突起状の構造以外のものでも構わない。
Then, the pressurization process which pressurizes the joining
図３に戻り、加圧シート５０が載置された接合準備品１を、図３（ｃ）に示すように、加圧加熱装置の下側加圧板２２上に、回路部材４の角がガイド２２ｇのコーナー部に接するように配置する。より詳細には、ガイド２２ｇのコーナー部に矩形状の回路部材４の角を突き当てるように配置する。これにより、半導体素子２が下側加圧板２２に対して位置決めされる。
Returning to FIG. 3, the
また、接合準備品１の加圧を行う前に、事前にヒーター２１ｈ、２２ｈを通電することで、上側加圧板２１と下側加圧板２２とを予備加熱しておくことが好ましい。予備加熱は、接合材３Ｂ内に含まれる焼結性金属粒子同士の焼結が起こらない温度（例えば、１３０℃）に加熱した状態で保持する。これにより、後述する半導体素子２と回路部材４との接合工程において接合材３Ｂを加熱する際に、必要な加熱温度を得るまでの時間を短縮することができる。なお、下側加圧板２２に直接接触する対象は、回路部材４が形成された基板や冷却装置等としてもよいが、本実施の形態では、説明を簡略化するため、回路部材４を対象として記載している。
Further, it is preferable that the
その後、上側加圧板２１を下降させるか、下側加圧板２２を上昇させるかによって、図１（ｄ）に示されるように、加圧シート５０を載せた接合準備品１を上側加圧板２１と下側加圧板２２とではさみ、接合準備品１を加圧する。また、加圧シート５０の半導体素子２の表面からはみ出た部分は突起部４ｔによって支持された状態であり、より詳細には突起部４ｔと上側加圧板２１とによって加圧シート５０が挟まれた状態で、接合準備品１の加圧が行われる。このとき、加圧シート５０が、接合準備品１を構成する部材の厚みばらつきを吸収してくれるので、半導体素子２の主面２ｆ全体を均一に加圧することができる。例えば、接合材３Ｂの塗布むら等によって厚さがばらつき、半導体素子２の主面２ｆと上側加圧板２１との間に傾きが生じていた場合であっても、加圧シート５０が厚さ方向に変形することで、半導体素子２の主面２ｆ全体を均一に加圧することができる。
Thereafter, depending on whether the
加圧力が必要な圧力範囲に達すると、上側加圧板２１と下側加圧板２２とを焼結接合に必要な温度（例えば、２００℃〜３５０℃程度）まで加熱する。そして、加圧シート５０、半導体素子２、接合材３Ｂ、および回路部材４の温度がそれぞれ必要な温度に達してから、必要な時間、加圧力と温度を保持する。これにより、接合材３Ｂに含まれる有機保護膜が分解され、焼結性金属粒子による接合が開始され、半導体素子２と回路部材４とが接合する。接合が完了すると、接合材３Ｂは有機保護膜が揮発し焼結性金属粒子が凝固した焼結金属体３Ａとなる。
When the applied pressure reaches a necessary pressure range, the
接合工程においての加圧シート５０の役割は、上記のように半導体素子２にかかる加圧力の均一化以外に、半導体素子２が破損するのを防ぐクッション材としての役割がある。そのため、加圧シート５０を構成する材料は、接合材３Ｂの焼結温度（２００℃〜３５０℃程度）における耐熱性と、当該温度において、半導体素子２を破損しない程度の柔軟さ（弾性率）を保持する材料であれば良い。例えば、ポリイミド、ＰＴＦＥ等のフッ素樹脂、シリコン樹脂などが挙げられる。
The role of the
また、加圧シート５０のサイズについては、半導体素子２の主面２ｆ全体を十分に加圧するために、半導体素子２の幅よりも以上としなければならない。さらに、加圧シート５０を配置する際の作業性の観点から、加圧シート５０は半導体素子２の主面２ｆに対して、横、縦ともに１ｍｍ程度大きいことが望ましい。ただし、回路部材４上において半導体素子２の外側に向かって形成された溝部４ｍ全体が、加圧シート５０の直下の領域（加圧シート５０が変形していない状態において）に含まれていると溝部４ｍによる汚染抑制効果が得られない。よって、接合時において、溝部４ｍの一端が加圧シート５０の直下にあり、溝部４ｍの他端が加圧シート５０の直下からはみ出るよう、加圧シート５０の大きさを設定する。加圧シート５０の厚さについては、加圧力のバラつきを低減するために、加圧前の状態では半導体素子２よりも厚く、加圧後は加圧前の厚さの半分以下になるような厚さとすることが好ましい。
Further, the size of the
上記のように加圧シート５０を用いて接合を行う際、突起部４ｔを設けずに上側加圧板２１によって加圧シート５０を介して半導体素子２を押圧すると、加圧シート５０が回路部材４の側に変形し垂れ下がってしまう。かかる場合、回路部材４に溝部４ｍが設けられていないと、半導体素子２の周辺の空間が加圧シート５０によって遮蔽されてしまう。そして、遮蔽された空間内に、接合材３Ｂから生じる有機保護膜の揮発性成分（炭素系のガス等）が局所的に堆積し、回路部材４や半導体素子２が汚染してしまうことが筆者らの実験によって確認されている。そのため、半導体素子２と回路部材４との接合後に除染工程を設ける必要が生じてしまい、製造方法が煩雑化しコスト増加に繋がる恐れがある。
When bonding is performed using the
そこで、本実施の形態にかかる電力用半導体装置１の製造方法では、有機保護膜で被膜された焼結性金属粒子を含む接合材３Ｂを用いた半導体素子２と回路部材４との接合方法において、突起部４ｔによって加圧シート５０が支持された状態で半導体素子２と回路部材４との接合を行うので、加圧した際に加圧シート５０によって半導体素子２の周辺の空間が遮蔽されるのを防ぎ、有機保護膜の揮発性成分が半導体素子２の周辺の空間に滞留することを抑制することができる。そのため、回路部材４や半導体素子２に有機保護膜の揮発性成分が局所的に堆積し、汚染されるのを低減することができる。
Therefore, in the method for manufacturing the
また、本実施の形態では、回路部材４に溝部４ｍを形成しているため、有機保護膜の揮発性成分を半導体素子２の周辺の空間から溝部４ｍを介して逃がすことができる。これにより、回路部材４や半導体素子２に有機保護膜の揮発性成分が局所的に堆積し、汚染されるのを低減することができる。特に、加圧シート５０が例えばフッ素系樹脂からなる場合接合時の加熱、加圧により加圧シートが５〜７ｍｍ程度面内方向に伸びるため、溝部４ｍの長さを１２ｍｍ以上とすることで、加圧した際に溝部４ｍを通して、有機保護膜の揮発成分を外部空間に確実に飛散させることができる。なお、本実施の形態では、溝部４ｍは回路部材４に対して放射状に配置するよう図示したが、この配置に限らず、ペースト状の接合材３Ｂを塗布する位置に干渉せず、かつ半導体素子２を接合する際に、少なくとも一本の溝部４ｍの一部が加圧シート５０に覆われるような配置であれば良い。
In the present embodiment, since the
さらに、本実施の形態では、回路部材４に突起部４ｔを設けたことにより、半導体素子２をより均一に加圧することができる。以下、突起部４ｔによる加圧力の均一化効果について説明する。
Furthermore, in the present embodiment, the
半導体素子２の回路部材４への接合は、加圧装置のコスト低減やサイズ低減の観点から、より低圧力で行うことが望ましい。また、低圧力での接合が可能となれば、同一荷重であっても、一括して接合できる半導体素子２の数が増加し、生産性を向上させることができる。しかしながら、接合時の圧力を低下させると、接合面内での圧力にばらつきがある場合、局所的に接合に必要な圧力を下回る領域が発生し、接合不良を生じる恐れがある。つまり、接合時の加圧力を低下させた場合には、加圧力が大きい場合には問題にならなかった接合面内での圧力ばらつきが問題となる。
The bonding of the
そこで、回路部材４に突起部４ｔ等の支持部を設けずに接合を行う場合において、半導体素子２の主面２ｆにかかる圧力分布について検証した。図５（ａ）は半導体素子２の主面２ｆにかかる圧力分布に関する実験における接合方法を示す側面図であり、図５（ｂ）は当該実験における接合方法を示す平面図である。図６は、半導体素子２の主面２ｆ内での加圧力の分布に関する実験結果を示す模式図である。なお、図５（ｂ）において、実線は加圧加熱装置の上側加圧板２１の位置を示し、破線は加圧シート５０の位置を示し、一点鎖線は半導体素子２の位置を示している。さらに、図５（ｂ）では、図示簡略化のため加圧シート５０の反り返りを無視して図示しており、図中の矢印Ｎ１は加圧シート５０の伸び量を模式的に表している。当該実験は、図５に示すように、加圧シート５０を介して半導体素子２の主面２ｆを加圧した状態で行っており、本実施の形態とは、回路部材４に突起部４ｔを設けずに接合を行う点で相違した状態で行っている。
Therefore, the pressure distribution applied to the
図６に示すように、半導体素子２の中心２ｃ、すなわち、加圧シート５０の中心から離れるほど同心円状に加圧力が低くなることが実験によって確認された。一方、図６において、半導体素子２の主面２ｆの中心２ｃを中心とする同心円Ｆｔは加圧力の等圧線を示しており、同一円周状では加圧力は一定でことが確認された。したがって、半導体素子２のコーナー部Ｃｃにかかる圧力が他の領域に比べて最も低くなることが判明した。そのため、同一構成の接合準備品１に対して、接合時の圧力を変化させ接合状態を確認すると、接合圧力を低下させていった場合、まず初めに、半導体素子２のコーナー部Ｃｃ直下で接合不良が発生することが確認された。
As shown in FIG. 6, it was confirmed by experiments that the pressing force decreases concentrically as the distance from the
次に、図５（ｂ）に戻り、半導体素子２の中心から離れるほど加圧力が低くなる理由について説明する。加圧シート５０のＸ−Ｙ平面内での伸び量は、図５（ｂ）に示すように、半導体素子２の中心２ｃから離れるほど同心円状に大きくなることが確認された。ここで、加圧シート５０がＸ−Ｙ平面内で伸びるということは、加圧シート５０の伸び量分だけ、半導体素子２を押圧するための加圧力がＸ−Ｙ平面内での加圧シート５０の変形に作用していると考えられる。そのため、加圧シート５０の伸び量が大きい分だけＺ軸方向への加圧力が低下すると考えられ、伸び量が最も大きい、すなわち半導体素子２の中心２ｃから最も離れているコーナー部Ｃｃにおける加圧力が最も低下すると考えられる。
Next, returning to FIG. 5B, the reason why the applied pressure decreases as the distance from the center of the
そこで、上記検証結果に基づいて、本実施の形態では、回路部材４に突起部４ｔを設けることで、半導体素子２と回路部材４との接合時において加圧シート５０を突起部４ｔと上側加圧板２１とによって挟みこむこととし、挟まれている箇所で加圧シート５０を固定し伸び量が抑制している。その結果、半導体素子２のコーナー部Ｃｃでの加圧力の低下が抑制されるため、加圧力のバラつきを低減することができる。よって、接合時の加圧力を低減したとしても、半導体素子２と回路部材４との接合不良が生じる恐れを抑制することができる。
Therefore, based on the verification result, in the present embodiment, the
また、本実施の形態では、上記のとおり接合時の加圧力を低減することが可能となるため、回路部材４にかかる応力集中が低減されることとなり、回路部材４の割れや損傷等を抑制することができる。さらには、加圧装置の小型化等により製造コストを低減することができる。
Moreover, in this Embodiment, since it becomes possible to reduce the applied pressure at the time of joining as above-mentioned, the stress concentration concerning the
なお、突起部４ｔの形成位置は、図７において、突起部４ｔと上側加圧板２１とによって加圧シート５０を確実に挟み込むために、突起部４ｔの端部から加圧シート５０の端部までの距離Ｌが１ｍｍ以上であることが望ましい。また、突起部４ｔの高さ４ｔｈは、図７において、半導体素子２が加圧されるため、回路部材４の主面４ｆから半導体素子２の主面２ｆまでの高さ２３ｈよりも小さい値であればよい。しかし、高さ４ｔｈが過度に小さいと、突起部４ｔと上側加圧板２１とによって加圧シート５０を挟み込むことができない。加圧シート５０の厚さは加圧後に加圧前の厚さの半分以下になるような厚さを想定しているので、少なくとも２３ｈと、４ｔｈの高低差は加圧シート５０の厚さの半分以下であればよい。
In addition, in FIG. 7, the formation position of the
また、本実施の形態では、半導体素子２と回路部材４とを接合する際に、回路部材４、半導体素子２、および加圧シート５０が積層された接合準備品１を加圧加熱装置の下側加圧板２２上に配置する場合について説明した。しかしながら、この方法では、接合準備品１を下側の加圧板２２上に配置する際に、加圧シート５０が半導体素子２に対して位置ずれすることが考えられる。かかる場合には、上側加圧板２１と半導体素子２との間に加圧シート５０が介在する部分と介在しない部分とが混在する恐れがあり、半導体素子２を加圧する際に、圧力が不均等に加わり、良好な接合が得られない恐れがある。
Moreover, in this Embodiment, when joining the
そこで、本実施の形態の変形例として、加圧シート５０を接合準備品１に対してではなく、加圧装置１０に対して位置決め配置できる構成について説明する。図８は本実施の形態の変形例にかかる電力用半導体装置の製造方法の工程を示す側面図と平面図である。図８（ａ）は図３（ｃ）に対応する工程の側面図であり、図８（ｂ）は上側加圧板２２の平面図である。
Therefore, as a modification of the present embodiment, a configuration in which the
本変形例では、図８（ａ）及び図８（ｂ）に示すように、上側加圧板２１に、真空吸着用の連通孔２１ｔを形成している。連通孔２１ｔは、加圧シート５０を吸着するために設けられた吸着機構である。そして、図３（ｂ）で説明した工程では、加圧シート５０を接合準備品１にかぶせず、接合準備品１とは別に、半導体素子２の直上に対応する位置で吸着する。これにより、図８（ａ）に示すように、接合準備品１は、加圧されるまで加圧シート５０に触れることがなくなり、下側加圧板２２に対して位置決めする際に加圧シート５０との間で位置ずれが生じることを防止できる。その結果、半導体素子２の主面２ｆ全面を加圧シート５０で確実に覆うことができ、半導体素子２と回路部材４との良好な接合が可能となる。
In this modification, as shown in FIGS. 8A and 8B, the
なお、本実施の形態では、回路部材４に溝部４ｍと突起部４ｔとを同時に設けた場合について説明したが、溝部４ｍを省略することとしても良い。かかる場合、図７において、半導体素子２の加圧時に加圧シート５０が垂れ下がり突起部４ｔの外側の空間Ｓｐｊを遮蔽しないように、加圧シート５０が突起部４ｔからはみ出した距離Ｌを調整すればよい。より具体的には、距離Ｌを突起部４の高さ４ｔｈ以下となるようにすればよい。これにより、溝部４ｍを設けない場合でも、突起部４ｔの外側の空間Ｓｐｊが確実に遮蔽されないので、離間して設けられた複数の突起部４ｔの隙間から、有機保護膜の揮発成分が飛散し半導体素子２と回路部材４との汚染を低減することができる。
In this embodiment, the case where the
さらに、突起部４ｔの配置及び形状についても、上述したとおり、確実に突起部４ｔと上側加圧板２１とによって加圧シート５０を挟み込むことができれば、例えば、図９に示すように、半導体素子２の周囲（側面）を囲むように、矩形状や円周状の一体となった突起部４ｔを形成することとしても良い。図９は本実施の形態にかかる電力用半導体装置の変形例を示す図であり、図２に対応する構成を平面図である。図１０は図９におけるＡ−Ａ断面図であり、図１０においては加圧シート５０と加圧加熱装置とについても図示している。
Furthermore, regarding the arrangement and shape of the
図９では、半導体素子２の周囲（側面）を囲むように、平面図において矩形状の突起部４ｔを一体として設けることとしている。かかる場合、図１０に示すように、半導体素子２を加圧する際に回路部材４の突起部４ｔと加圧シート５０によって遮蔽される空間Ｓｐｉが発生し、有機保護膜の揮発成分が空間Ｓｐｉに滞留し、半導体素子２と回路部材４が汚染される恐れがある。
In FIG. 9, a
そこで、このような場合には、図９及び図１０に示すように、有機保護膜の揮発性成分を外部に飛散させるための貫通穴４ｔａを突起部４ｔに設けることで、半導体素子２と回路部材４との汚染を低減することができる。貫通穴４ｔａは、突起部４ｔによって囲まれた領域の内側と外側とを連繋するよう、突起部４ｔを貫通させて形成された穴である。なお、回路部材４に溝部４ｍを設ける場合や突起部４ｔを複数離間して設ける場合であっても、突起部４ｔに貫通穴４ｔａを設けることで、半導体素子２と回路部材４との汚染をさらに抑制することができるのは言うまでもない。
Therefore, in such a case, as shown in FIGS. 9 and 10, the
実施の形態２．
上述の実施の形態１では回路部材４に溝部４ｍと突起部４ｔとを設けた構成について説明した。しかしながら、本発明はこれに限定されるものではなく、加圧シート５０を支持する支持部として、突起部４ｔの代わりに着脱可能なブロック体を用いることとしても良い。そこで、実施の形態２としてブロック体６を用いた構成について、以下説明する。
In the first embodiment described above, the configuration in which the
まず、本実施の形態にかかる電力用半導体装置１０１の構成について説明する。図１１及び図１２は、本実施の形態にかかる電力用半導体装置１０１を示す側面図及び平面図である。図１１及び図１２において、図１及び図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明については省略する。また、実施の形態１と同様に、本実施の形態の特徴部分である半導体素子２と回路部材４との接合部分にかかる構成のみを図示し、他の構成については省略する。
First, the configuration of the
本実施の形態にかかる電力用半導体装置１０１は、図１１に示すように、半導体素子２と焼結金属体３と回路部材４とから構成される。実施の形態１とは回路部材４との構成において、突起部４ｔを設けていない点と溝部４ｍの配置の点で相違している。すなわち、本実施の形態では、図１２に示すように、回路部材４には半導体素子２の各辺に対応して４つの溝部４ｍが形成され、突起部４ｔは形成されていない。
As shown in FIG. 11, the
次に、本実施の形態にかかる電力用半導体装置の製造方法について説明する。図１３及び図１４は、本実施の形態にかかる電力用半導体装置の製造方法の一工程を示す平面図と側面図であり、実施の形態１における図３（ｄ）に対応する図である。 Next, a method for manufacturing the power semiconductor device according to the present embodiment will be described. 13 and 14 are a plan view and a side view showing one step of the method for manufacturing the power semiconductor device according to the present embodiment, and correspond to FIG. 3D in the first embodiment.
本実施の形態では、図１３及び図１４に示すように、回路部材４にブロック体６を置いた状態で半導体素子２の加圧を行う。他の工程については実施の形態１と同様のため、以下、簡単に各工程を説明する。まず、回路部材４に、ペースト状の接合材３Ｂを塗布する。接合材３Ｂは、有機保護膜で被膜された焼結性金属粒子を含む接合材である。
In the present embodiment, as shown in FIGS. 13 and 14, the
次に、塗布された接合材３Ｂ上に、半導体素子２を配置する。その後、図１３に示すように、接合準備品１の回路部材４上に加圧シート５０を支持する支持部として４つのブロック体６を配置する。ブロック体６は、接合後取り除くことができるよう着脱可能に配置され、図１４に示すように半導体素子２の４つの角部に沿ったＬ字型の形状とする。なお、ブロック体６を配置する工程は、半導体素子２の配置後に行うこととしているが、接合材３Ｂの塗布前や、接合材３Ｂの塗布後であって半導体素子２の配置前に行うこととしても良く、少なくとも半導体素子２と回路部材４との接合を行う工程よりも前に行われていればよい。
Next, the
ブロック体６の厚みについては、実施の形態１における突起部４ｔと同様に、ブロック体６の厚みが、接合材３Ｂの厚さと半導体素子２の厚さと加算した厚さ２３ｈよりも低く、かつ、接合材の厚さと半導体素子２の厚さと加算した厚さ２３ｈとブロック体６の高さとの高低差が加圧シート５０の厚さの半分以下とすることが望ましい。さらに、ブロック体６の配置位置についても、実施の形態１と同様に、確実に加圧シート５０を挟み込むため、ブロック体６の端部から加圧シート５０の端部までの距離Ｌが１ｍｍ以上であることが望ましい。
Regarding the thickness of the
そして、半導体素子２の主面２ｆ上に、半導体素子２を含むように加圧シート５０を配置する。次に、図１４に示されるように、下側加圧板２２のガイド２２ｇを用いて位置決めし、加圧シート５０を載置した接合準備品１を下側加圧板２２上に配置する。この際、事前にヒーター２１ｈ、２２ｈに通電することで、上側加圧板２１と下側加圧板２２を予備加熱する。ガイド２２ｇの形状は、実施の形態１と同様に、接合準備１Ａの側面の少なくとも２辺に接し支持する形状であればよく、さらには位置決め機能を有する機構であれば下側加圧板２２に形成された突起状の構造以外のものでも構わない。
Then, the
このような状態で、図１４に示されるように、加圧シート５０を載せた接合準備品１を上側加圧板２１と下側加圧板２２とではさみ、半導体素子２の加圧を行う。その際、加圧シート５０は上側加圧板２１と半導体素子２との間に挟まれるだけでなく、上側加圧板２１とブロック体との間においても挟み込まれることとなる。そして、加圧板間の加圧力が必要な範囲に達すると、上側加圧板２１と下側加圧板２２とを焼結接合に必要な温度（例えば、２００℃〜３５０℃程度）まで加熱し、保持する。これにより、接合材３Ｂが焼結金属体３Ａへと凝固し、半導体素子２と回路部材４との接合が完了する。最後に、回路部材４上に配置されたブロック体６を取り除く。
In this state, as shown in FIG. 14, the
以上のような構成により、本実施の形態では、実施の形態１と同様に、ブロック体６によって加圧シート５０が支持された状態で半導体素子２と回路部材４との接合を行うので、加圧した際に加圧シート５０によって半導体素子２の周辺の空間が遮蔽されるのを防ぎ、有機保護膜の揮発性成分が半導体素子２の周辺の空間に滞留することを抑制することができる。そのため、回路部材４や半導体素子２に有機保護膜の揮発性成分が局所的に堆積し、汚染されるのを低減することができる。さらに、本実施の形態においても、回路部材４に溝部４ｍを設けているため、半導体素子２と回路部材４との汚染をより一層抑制することができる。
With the above configuration, in the present embodiment, as in the first embodiment, the
また、ブロック体６と上側加圧板２１とによって加圧シート５０を挟み込みながら加圧する点でも実施の形態１と同様となる。そのため、本実施の形態においても加圧シート５０の伸び量が抑制されることとなるため、接合時の加圧力を低下させたとしても、半導体素子２のコーナー部にかかる圧力低下を抑制され、半導体素子２と回路部材４との接合不良を抑制することができる。
Moreover, it is the same as that of
さらに、本実施の形態では、上記のとおり接合時の加圧力を低減することが可能となるため、回路部材４にかかる応力集中が低減されることとなり、回路部材４の割れや損傷等を抑制することができる。また、加圧装置の小型化等により製造コストを低減することができる。
Further, in the present embodiment, the pressure applied at the time of joining can be reduced as described above, so that stress concentration applied to the
また、本実施の形態では、回路部材４に直接突起部４ｔを形成するのではなく、回路部材４に着脱可能なブロック体６を設けることとしたため、回路部材４に突起部４ｔを形成する工程を簡略化することでき、ブロック体６は他の電力用半導体装置の製造に流用することができるので、製造工程の簡素化及びコスト低減を図ることができる。特に回路部材４が回路パターンを形成したセラミック基板である場合には、突起部４ｔを形成する加工が煩雑化するため、本実施の形態のようにブロック体６を用いることが望ましい。
In the present embodiment, the
なお、本実施の形態では、図１３に示すように、Ｌ字型のブロック体６を４つ配置した場合について示したが、これに限るものでなく、半導体素子２の４つの側面に対応して各々の辺に少なくとも１ヶ所配置されていれば良い。また、ブロック体６の形状についても、Ｌ字型の形状に限定されるものではなく、矩形状などでも良い。さらに、ブロック体６の材質は、回路部材４と同種でも構わないし、異種のものでも良く、接合時の温度と加圧力によって変形しないものであればよい。
In the present embodiment, as shown in FIG. 13, the case where four L-shaped
また、本実施の形態では、回路部材４に溝部４ｍを形成するとともに、ブロック体６を配置する場合について示したが、実施の形態１と同様に、半導体素子２を加圧した際に、加圧シート５０がブロック体６の外側の空間Ｓｐｊを遮蔽しないよう、加圧シート５０のブロック体６の端部からはみ出た距離Ｌを調整すれば、溝部４ｍを形成しないこととしてもよい。かかる場合であっても、ブロック体６によって加圧シート５０が支持されるため、有機保護膜の揮発成分が空間Ｓｐｉに滞留し、半導体素子２と回路部材４とが汚染される恐れを抑制することができる。
In the present embodiment, the
さらに、ブロック体６の配置及び形状についても、前述したとおり、確実に加圧シート５０を挟み込むことができれば、図１５に示すように、半導体素子２の周囲（側面）を囲むように、矩形状や円周状の一体となったブロック体６を設けることとしても良い。ただし、かかる場合には、半導体素子２を加圧する際にブロック体６と加圧シート５０とによって遮蔽される空間Ｓｐｉが形成され、有機保護膜の揮発成分が空間Ｓｐｉに滞留し、半導体素子２と回路部材４とが汚染される恐れがある。したがって、かかる場合には、図１５に示すように、有機保護膜の揮発成分を外部に飛散させるための貫通穴６ａをブロック体６に設ければよい。なお、図１５においては加圧加熱装置及び加圧シート５０については図示省略している。
Further, as described above, the arrangement and shape of the
実施の形態３．
上述のように実施の形態１及び２では、突起部４ｔやブロック体６といった加圧シート５０を支持する支持部を回路部材４に設けることとしたが、加圧力が十分あり半導体素子２のコーナー部での圧力低下による接合不良等が問題とならなければ、回路部材４に支持部を設けない構成としても構わない。そこで、実施の形態３として、回路部材４に支持部を設けない構成について説明する。
As described above, in the first and second embodiments, the
まず、本実施の形態にかかる電力用半導体装置について説明する。図１６は、本実施の形態にかかる電力用半導体装置１０２を示す平面図である。図１６において、図１２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。また、本実施の形態にかかる電力用半導体装置は、実施の形態２にかかる電力用半導体装置１０１と比較して、回路部材４に形成された溝部４ｍの配置及び個数の点で相違するため、以下においては、当該相違点について説明する。
First, the power semiconductor device according to the present embodiment will be described. FIG. 16 is a plan view showing the
図１６に示すように、本実施の形態では、回路部材４には８つの溝部４ｍが形成されており、溝部４ｍは回路部材４に接合された半導体素子２の中心から放射状に形成されている。なお、溝部４ｍの配置、形状、及び個数については、他の実施の形態と同様にこれに限定されるものではなく、溝部４ｍは回路部材４に接合された半導体素子２の周囲において外周側に向かって形成されているものであれば構わない。
As shown in FIG. 16, in the present embodiment, eight
続いて、本実施の形態にかかる電力用半導体装置の製造方法について説明する。図１７は、本実施の形態にかかる電力用半導体装置の製造方法における各工程を示す側面図である。図１７において、図３と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。なお、本実施の形態にかかる電力用半導体装置の製造方法は、加圧シート５０を支持する支持部を用いずに加圧工程を行う以外の点では、実施の形態１及び２にかかる電力用半導体装置の製造方法と同様となるため、以下、簡略して説明を行う。
Then, the manufacturing method of the power semiconductor device concerning this Embodiment is demonstrated. FIG. 17 is a side view showing each step in the method for manufacturing the power semiconductor device according to the present embodiment. In FIG. 17, the same reference numerals as those in FIG. 3 denote the same or corresponding components, and the description thereof is omitted. The method for manufacturing the power semiconductor device according to the present embodiment is the same as that for the power semiconductor device according to the first and second embodiments except that the pressurizing step is performed without using the support portion that supports the pressurizing
まず、図１７（ａ）に示すように、回路部材４の回路パターンが形成された回路面側に、溝部４ｍに干渉しない位置にペースト状の接合材３Ｂを塗布する。そして、塗布された接合材３Ｂ上に、半導体素子２の裏面を対向させて配置し、接合準備品１を形成する。次に、図１７（ｂ）に示すように、半導体素子２の主面２ｆ上に、主面２ｆ全体を覆うように加圧シート５０を配置する。加圧シート５０の大きさは、回路部材４に形成された溝部４ｍの配置を考慮して、平面方向（図１７（ｂ）の左右方向）において、加圧シート５０の端部が溝部４ｍの端部よりも内側に位置するような大きさとする。
First, as shown in FIG. 17A, a paste-
続いて、図１７（ｃ）及び図１７（ｄ）に示すように、加圧加熱装置を用いて、加圧シート５０が載置された接合準備品１を加圧する。加圧加熱装置の構成は、他の実施の形態と同様とする。図１７（ｃ）に示すように、加圧シート５０が載置された接合準備品１を、加圧加熱装置の下側加圧板２２上に、回路部材４の角をガイド２２ｇのコーナー部に接するように配置する。また、接合準備品１の加圧を行う前に、事前にヒーター２１ｈ、２２ｈを通電することで、上側加圧板２１と下の加圧板２２とを、例えば１３０℃程度の温度に予備加熱しておくことが好ましい。ここで、接合準備品１に付加する加圧力は、半導体素子２のコーナー部Ｃｃ直下での圧力が低下することを考慮して、コーナー部Ｃｃ直下での加圧力が接合に必要な加圧力以上の圧力となるように設定する。これにより、半導体素子２と回路部材４との接合不良を抑制することができる。
Subsequently, as shown in FIGS. 17C and 17D, the
その後、図１７（ｄ）に示されるように、加圧シート５０を載せた接合準備品１を上側加圧板２１と下側加圧板２２とではさみ、加圧する。そして、加圧力が必要な圧力範囲に達すると、上側加圧板２１と下側加圧板２２とを焼結接合に必要な温度（例えば、２００℃〜３５０℃程度）まで加熱し保持する。これにより、半導体素子２と回路部材４との接合が完了する。接合が完了すると接合材３Ｂは焼結性金属粒子が凝固した焼結金属体３Ａとなる。
Thereafter, as shown in FIG. 17 (d), the
図１８及び図１９は、本実施の形態にかかる電力用半導体装置の製造方法の一工程を示す平面図及び側面図であって、図１７（ｄ）に対応する工程を示す平面図及び側面図である。なお、図１８において、上側加圧板２１の構成を図示省略している。
18 and 19 are a plan view and a side view showing one step of the method for manufacturing the power semiconductor device according to the present embodiment, and are a plan view and a side view showing the step corresponding to FIG. It is. In FIG. 18, the configuration of the
本実施の形態では、加圧シート５０を支持する支持部を設けることなく半導体素子２と回路部材４との加圧を行うため、図１８及び図１９に示すように、加圧シート５０が垂れ下がり、半導体素子２と回路部材４との接合部分の周囲が覆われることとなる。しかしながら、本実施の形態では、回路部材４に溝部４ｍを設けているため、加圧シート５０によって覆われた領域から溝部４ｍを介して、接合材３Ｂに含まれる有機保護膜の揮発性成分が外部空間に流出する。そのため、加圧シート５０によって覆われた領域に接合材３Ｂに含まれる有機保護膜の揮発性成分が滞留することが抑制されるため、半導体素子２と回路部材４との汚染が抑制される。
In the present embodiment, since the
また、本実施の形態では、加圧シート５０を支持する支持部を設けていないため半導体素子２のコーナー部Ｃｃ直下での加圧力が低下するが、コーナー部Ｃｃ直下における加圧力を必要な圧力以上となるように加圧力を設定しているため、半導体素子２と回路部材４との接合不良を抑制することができる。
Further, in the present embodiment, since the supporting portion that supports the
実施の形態４．
上述した実施の形態１ないし３においては、単一の半導体素子２と回路部材４とを接合する方法について説明したが、複数の半導体素子２と回路部材４とを同時に接合することとしてもよい。そこで、実施の形態４として、複数の半導体素子２を同時に回路部材４に接合する場合について、以下説明する。
In the first to third embodiments described above, the method of bonding the
まず、本実施の形態にかかる電力用半導体装置１０３について説明する。図２０及び図２１は、本実施の形態にかかる電力用半導体装置１０３を示す側面図及び平面図である。図２０及び図２１において、図１６と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。また、本実施の形態にかかる電力用半導体装置１０３は、実施の形態３にかかる電力用半導体装置１０２と比較して、回路部材４に接合された半導体素子２を複数設けている点で相違するため、以下においては、当該相違点を中心に説明する。
First, the
図２０及び図２１に示すように、本実施の形態にかかる電力用半導体装置１０３は、２つの半導体素子２を備えている。２つの半導体素子２は、互いに離間して回路部材４に接合され、２つの半導体素子２と回路部材４とは焼結金属体３Ａを介して接合されている。回路部材４には、半導体素子２が接合された周囲に溝部４ｍが形成されている。溝部４ｍは、半導体素子２の周囲に向かって放射上に配置されている。なお、本実施の形態では、２つの半導体素子２が回路部材４に接合されている場合について説明するが、半導体素子２の数は２つに限定されるものではなく、３以上の複数の半導体素子２を備えることとしても構わない。
As shown in FIGS. 20 and 21, the
続いて、本実施の形態にかかる電力用半導体装置の製造方法について説明する。図２２は、本実施の形態にかかる電力用半導体装置の製造方法の一工程を示す側面図である。図２２における各図は、図１７（ｄ）に対応する電力用半導体装置の工程を示す側面図である。また、本実施の形態にかかる電力用半導体装置にかかる製造方法は、実施の形態３にかかる電力用半導体装置の製造方法と比較して、回路部材４に接合された半導体素子２を複数設けている点で相違するため、以下においては、当該相違点について説明する。
Then, the manufacturing method of the power semiconductor device concerning this Embodiment is demonstrated. FIG. 22 is a side view showing one step of the method for manufacturing the power semiconductor device according to the present embodiment. Each drawing in FIG. 22 is a side view showing a process of the power semiconductor device corresponding to FIG. Further, the manufacturing method for the power semiconductor device according to the present embodiment is provided with a plurality of
本実施の形態では、回路部材４上に複数の（２つの）半導体素子２を備えているため、図２２に示すように、複数の半導体素子２と回路部材４とを一括して接合することとなる。そして、本実施の形態では、回路部材４に加圧シート５０を支持する支持部を設けることなく接合を行うため、加圧シート５０が垂れ下がった状態で接合が行われる。
In the present embodiment, since a plurality of (two)
例えば、図２２（ａ）に示すように、２つの半導体素子２の間で、加圧シート５０が回路部材４に一様に接した状態で接合が行われる場合がある。かかる場合には、２つの半導体素子２の周囲にのみ加圧シート５０によって遮蔽された空間が形成されることとなるので、回路部材４の表面上であって半導体素子２の周囲に形成した溝部４ｍによって、接合材に含まれる有機保護膜の揮発性成分が外部空間に飛散させることができ、半導体素子２と回路部材４との汚染を抑制することができる。
For example, as shown in FIG. 22A, joining may be performed between the two
一方、図２２（ｂ）に示すように、半導体素子２同士の距離や加圧シート５０の材質等によっては、２つの半導体素子２の間で加圧シート５０がたわむことにより、加圧シート５０と回路部材４とで遮蔽される空間Ｓｐｉが２つの半導体素子２間に形成されたしまうことがある。かかる場合には、有機保護膜の揮発性成分が空間Ｓｐｉに流入する経路が存在すると、有機保護膜の揮発性成分が空間Ｓｐｉに滞留し、回路部材４が汚染される恐れがある。
On the other hand, as shown in FIG. 22 (b), depending on the distance between the
そこで、上記場合には、図２３に示すように、回路部材４上の２つの半導体素子２同士の間に溝部４ｍを形成することが望ましい。これにより、半導体素子２の間で加圧シート５０がたわむことで加圧シート５０と回路部材４とで遮蔽される空間Ｓｐｉが形成されたとしても、２つの半導体素子２同士の間に形成された溝部４ｍを介して接合材に含まれる有機保護膜の揮発性成分が外部空間に流出することとなるため、回路部材４の汚染を抑制することができる。また、３つ以上の半導体素子２を備える場合には、複数の半導体素子２の間に形成される隙間のそれぞれに対応して、回路部材４に溝部４ｍを設けることとすれば良い。
Therefore, in the above case, as shown in FIG. 23, it is desirable to form the
以上のように、本実施の形態では、半導体素子２と回路部材４との汚染を抑制することができるとともに、複数の半導体素子２と回路部材４とを一度に接合するので、電力用半導体装置の生産性を向上させることができる。
As described above, in the present embodiment, contamination of the
また、本実施の形態のように複数の半導体素子２と回路部材４と同時に接合する場合には、半導体素子２ごとの高さのバラつきや接合材３Ｂの厚みのバラつきが存在するため、複数の半導体素子２ごとに付加される加圧力にバラつきが生じてしまい接合不良が生じる恐れがある。しかしながら、本実施の形態では、加圧シート５０を用いて複数の半導体素子２と回路部材４とを接合するので、加圧シート５０が変形することで、加圧シート５０によって半導体素子２ごとの高さのバラつきや接合材３Ｂのバラつきが抑制され、接合不良を抑制することができる。
Further, when the plurality of
なお、本実施の形態では、１つの回路部材４に複数の半導体素子２を接合する場合について示したが、複数の回路部材４のそれぞれに１つの半導体素子２が接合されるものであっても良いし、複数の回路部材４のそれぞれに複数の半導体素子２が接合されるものであっても構わない。
In the present embodiment, the case where a plurality of
また、複数の回路部材４を備える場合には、複数の半導体素子２同士の間に溝部４ｍを形成する代わりに、複数の回路部材４を離間して配置して接合を行うこととしてもよい。このような構成とすることで、複数の半導体素子２同士の間で加圧シート５０のたわみが生じた場合においても、回路部材４同士の離間したスペースから外部空間への流出経路が確保されるので、有機保護膜の揮発性成分が滞留し回路部材４が汚染されるのを抑制することができる。
When a plurality of
また、本実施の形態では、回路部材４に加圧シート５０を支持する支持部を設けないこととしているが、実施の形態１又は実施の形態２において説明したように、加圧シート５０を支持する支持部を回路部材４に設けることとしてもよい。これにより、加圧シート５０の垂れ下がりを抑制することができるため、半導体素子２と回路部材４との汚染をより一層抑制することができる。
In this embodiment, the
さらに、加圧シート５０を支持部と上側加圧板とによって挟みながら加圧を行うことで、半導体素子２に付加される加圧力を均一化することができ、半導体素子２と回路部材４との接合不良を抑制することができる。また、加圧力が均一化することができるので半導体素子２に付加する加圧力を低減することができるため、加圧加熱装置に必要な荷重が低減され加圧加熱装置の小型化が可能となる。特に本実施の形態のように複数の半導体素子２と回路部材４とを同時に接合する場合には、加圧加熱装置に求められる荷重も大きくなるため加圧加熱装置が大型化する恐れがあるが、上記のように回路部材４に支持部を設けることで、加圧加熱装置の小型化が実現できる。
Furthermore, by applying pressure while sandwiching the
なお、上記各実施の形態においては、半導体素子２には、一般的に広く用いられているシリコンからなる半導体素子でも良いが、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、又はダイヤモンドといったシリコンと比べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体からなる半導体素子を用いることとしてもよい。かかる場合、各実施の形態に記載したように、半導体素子２と回路部材４との接合に焼結接合を用いるので、ワイドバンドギャップ半導体の高耐圧および高温動作が可能な利点を活かした電力用半導体装置が得られる。
In each of the above embodiments, the
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子は、シリコンで形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。 Since switching elements and rectifying elements formed of wide band gap semiconductors have lower power loss than elements formed of silicon, it is possible to increase the efficiency of switching elements and rectifying elements. High efficiency can be achieved. In addition, because it has high voltage resistance and high allowable current density, it is possible to reduce the size of switching elements and rectifier elements. By using these reduced switching elements and rectifier elements, power semiconductor devices can also be reduced in size. Is possible. In addition, since the heat resistance is high, it is possible to operate at a high temperature, and it is possible to reduce the size of the heat dissipating fins of the heat sink and the air cooling of the water-cooled portion, thereby further reducing the size of the power semiconductor device.
その際、背景技術で説明したように、高温での信頼性が高い焼結接合が有力であり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができる電力用半導体装置が得られる。 At that time, as explained in the background art, a power semiconductor capable of utilizing the characteristics of a wide band gap semiconductor by exhibiting the effects of the present invention, which is effective in high-reliability sintered bonding. A device is obtained.
また、複数の半導体素子２を備える場合には、ワイドバンドギャップ半導体又はシリコン半導体のいずれか一方のみによって形成された複数の半導体素子２であってもよいし、ワイドバンドギャップ半導体によって形成された半導体素子２とシリコン半導体によって形成された半導体素子２との双方を備えるものであってもよい。さらに、複数の半導体素子２は、スイッチング素子やダイオード素子のいずれか一方、又はその双方であっても構わない。
In the case where a plurality of
なお、本発明は、発明の範囲内において、各実施の形態及びその変形例を自由に組み合わせることや、適宜、変形、省略することが可能である。 Note that the present invention can be freely combined, modified, and omitted as appropriate within the scope of the invention.
１ 接合準備品、２ 半導体素子、３Ａ 焼結金属体、３Ｂ 接合材、４ 回路部材、４ｔ 突起部（支持部）、４ｔａ 貫通穴、４ｍ 溝部、６ ブロック体（支持部）、６ａ 貫通穴、２１ 上側加圧板、２１ｔ 連通孔、２２ 下側加圧板、２２ｇ ガイド、５０ 加圧シート、１００・１０１・１０２・１０３ 電力用半導体装置。
DESCRIPTION OF
Claims (14)
前記回路部材上に有機保護膜で被膜された焼結性金属粒子を含む接合材を塗布する工程と、
前記接合材上に半導体素子を配置する工程と、
前記半導体素子上に前記半導体素子の表面の面積よりも大きい加圧シートを配置する工程と、
前記加圧シートを介して前記半導体素子の表面を加圧するとともに、前記接合材を加熱することで、前記半導体素子と前記回路部材とを接合する工程と、
を備え、
前記支持部を設ける工程は、前記接合する工程よりも前に行われる工程であり、かつ、前記回路部材の表面上において前記半導体素子が接合される領域の周囲に前記支持部を設ける工程であり、
前記接合する工程は、前記支持部によって、前記半導体素子の表面からはみ出た前記加圧シートを支持した状態で行われる、
電力用半導体装置の製造方法。 Providing a support on the surface of the circuit member;
Applying a bonding material containing sinterable metal particles coated with an organic protective film on the circuit member;
Placing a semiconductor element on the bonding material;
Disposing a pressure sheet larger than the surface area of the semiconductor element on the semiconductor element;
While pressing the surface of the semiconductor element via the pressure sheet and heating the bonding material, bonding the semiconductor element and the circuit member;
With
The step of providing the support portion is a step performed before the step of bonding, and the step of providing the support portion around a region where the semiconductor element is bonded on the surface of the circuit member. ,
The bonding step is performed in a state where the pressure sheet protruding from the surface of the semiconductor element is supported by the support portion.
A method of manufacturing a power semiconductor device.
前記接合する工程後、前記ブロック体を前記回路部材の表面から取り除く工程をさらに備える、
ことを特徴とする請求項１記載の電力用半導体装置の製造方法。 The step of providing the support portion is a step of arranging a detachable block body on the surface of the circuit member,
After the step of joining, further comprising the step of removing the block body from the surface of the circuit member,
The method of manufacturing a power semiconductor device according to claim 1.
ことを特徴とする請求項１記載の電力用半導体装置の製造方法。 The step of providing the support portion is a step of forming a protrusion on the surface of the circuit member.
The method of manufacturing a power semiconductor device according to claim 1.
ことを特徴とする請求項１ないし３のいずれか１項に記載の電力用半導体装置の製造方法。 The joining step is performed using a pressure device in a state where the pressure sheet is sandwiched between the pressure device and the support portion.
The method for manufacturing a power semiconductor device according to any one of claims 1 to 3.
前記支持部には、前記支持部が囲む領域の内側から外側に向かって前記支持部を貫通する貫通穴が形成されている、
ことを特徴とする請求項１ないし４のいずれか１項に記載の電力用半導体装置の製造方法。 The support portion is integrally provided so as to surround the periphery of the semiconductor element,
The support part is formed with a through hole penetrating the support part from the inside to the outside of the region surrounded by the support part.
The method for manufacturing a power semiconductor device according to claim 1, wherein:
前記回路部材上に有機保護膜で被膜された焼結性金属粒子を含む接合材を塗布する工程と、
前記接合材上に半導体素子を配置する工程と、
前記半導体素子上に前記半導体素子の表面の面積よりも大きい加圧シートを配置する工程と、
前記加圧シートを介して前記半導体素子の表面を加圧するとともに、前記接合材を加熱することで、前記半導体素子と前記回路部材とを接合する工程と、
を備え、
前記溝部を形成する工程は、前記接合する工程よりも前に行われる工程であり、かつ、前記回路部材の表面上において前記半導体素子が接合される領域の周囲に前記半導体素子よりも外側に向かって前記溝部を形成する工程であり、
前記接合する工程は、前記溝部の一端が前記加圧シートの直下にあり、かつ、前記溝部の他端が前記加圧シートの直下からはみ出た状態で行われる、
電力用半導体装置の製造方法。 Forming a groove on the surface of the circuit member;
Applying a bonding material containing sinterable metal particles coated with an organic protective film on the circuit member;
Placing a semiconductor element on the bonding material;
Disposing a pressure sheet larger than the surface area of the semiconductor element on the semiconductor element;
While pressing the surface of the semiconductor element via the pressure sheet and heating the bonding material, bonding the semiconductor element and the circuit member;
With
The step of forming the groove is a step that is performed before the step of bonding, and is directed outward from the semiconductor element around a region where the semiconductor element is bonded on the surface of the circuit member. And forming the groove part,
The joining step is performed in a state where one end of the groove is directly under the pressure sheet and the other end of the groove protrudes from directly under the pressure sheet.
A method of manufacturing a power semiconductor device.
ことを特徴とする請求項１ないし６のいずれか１項に記載の電力用半導体装置の製造方法。 The bonding step is performed by bonding the plurality of semiconductor elements and the circuit member, and via the pressure sheet between the pressure device and the plurality of semiconductor elements.
The method for manufacturing a power semiconductor device according to any one of claims 1 to 6.
ことを特徴とする請求項１ないし７のいずれか１項に記載の電力用半導体装置の製造方法。 The joining step is performed using a pressurizing device configured by an upper pressurizing plate and a lower pressurizing plate provided with a guide, and the circuit member coated with the joining material by the guide is used as the circuit member. Performed in a state of being positioned with respect to the lower pressure plate,
The method for manufacturing a power semiconductor device according to claim 1, wherein:
ことを特徴とする請求項１ないし８のいずれか１項に記載の電力用半導体装置の製造方法。 The semiconductor element is made of a wide band gap semiconductor.
9. The method for manufacturing a power semiconductor device according to claim 1, wherein
突起部が形成された回路部材と、
前記半導体素子を前記回路部材の表面に接合する焼結金属体と、
を備え、
前記突起部は、前記回路部材の表面上において、前記半導体素子が接合される領域の周囲に形成される、
電力用半導体装置。 A semiconductor element;
A circuit member having a protrusion formed thereon;
A sintered metal body for bonding the semiconductor element to the surface of the circuit member;
With
The protrusion is formed around a region where the semiconductor element is bonded on the surface of the circuit member.
Power semiconductor device.
前記突起部には前記突起部が囲む領域の内側から外側に向かって前記突起部を貫通する貫通穴が形成された、
ことを特徴とする請求項１０に記載の電力用半導体装置。 The protrusion is integrally formed so as to surround the periphery of the semiconductor element bonded to the surface of the circuit member,
A through-hole penetrating the projection from the inside to the outside of the region surrounded by the projection is formed in the projection.
The power semiconductor device according to claim 10.
溝部が形成された回路部材と、
前記半導体素子を前記回路部材の表面に接合する焼結金属体と、
を備え、
前記溝部は、前記回路部材の表面上において、前記半導体素子が接合される領域の周囲に、前記半導体素子よりも外側に向かって形成される、
電力用半導体装置。 A semiconductor element;
A circuit member having a groove formed thereon;
A sintered metal body for bonding the semiconductor element to the surface of the circuit member;
With
The groove is formed on the surface of the circuit member, around a region where the semiconductor element is bonded, outward from the semiconductor element.
Power semiconductor device.
ことを特徴とする請求項１０ないし１２のいずれか１項に記載の電力用半導体装置。 The semiconductor element is composed of a plurality of semiconductor elements.
The power semiconductor device according to claim 10, wherein the power semiconductor device is a power semiconductor device.
ことを特徴とする請求項１０ないし１３のいずれか１項に記載の電力用半導体装置。 The semiconductor element is made of a wide band gap semiconductor.
14. The power semiconductor device according to claim 10, wherein the power semiconductor device is a power semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013189653A JP6206021B2 (en) | 2013-09-12 | 2013-09-12 | Power semiconductor device manufacturing method and power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013189653A JP6206021B2 (en) | 2013-09-12 | 2013-09-12 | Power semiconductor device manufacturing method and power semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015056550A true JP2015056550A (en) | 2015-03-23 |
| JP6206021B2 JP6206021B2 (en) | 2017-10-04 |
Family
ID=52820719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013189653A Active JP6206021B2 (en) | 2013-09-12 | 2013-09-12 | Power semiconductor device manufacturing method and power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6206021B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016157460A1 (en) * | 2015-03-31 | 2016-10-06 | 新電元工業株式会社 | Method for producing bonded body |
| JPWO2016159070A1 (en) * | 2015-04-03 | 2017-06-22 | 三菱電機株式会社 | Semiconductor element bonding method and sheet-shaped laminated cushioning material for semiconductor element bonding |
| US9956643B2 (en) | 2015-03-31 | 2018-05-01 | Shindengen Electric Manufacturing Co., Ltd. | Pressure applying unit |
| US10037903B2 (en) | 2015-03-31 | 2018-07-31 | Shindengen Electric Manufacturing Co., Ltd. | Bonding device, bonding method and pressure applying unit |
| CN111247629A (en) * | 2017-10-23 | 2020-06-05 | 日立化成株式会社 | Component connection method |
| JP2020181907A (en) * | 2019-04-25 | 2020-11-05 | アサヒ・エンジニアリング株式会社 | Sintering device and method for electronic component |
| WO2020242522A1 (en) * | 2019-05-24 | 2020-12-03 | Google Llc | Integrated circuit with a ring-shaped hot spot area and multidirectional cooling |
| JP2021022678A (en) * | 2019-07-29 | 2021-02-18 | アサヒ・エンジニアリング株式会社 | Electronic component sintering device |
| US20210366788A1 (en) * | 2020-05-19 | 2021-11-25 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device and method for manufacturing power control circuit |
| JP7381089B2 (en) | 2018-06-15 | 2023-11-15 | ボシュマン テクノロジーズ ビー．ブイ． | Press sintering method product carrier, press sintering equipment, and press sintering method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264566A (en) * | 1995-03-22 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | Package for mounting semiconductor element |
| JP2006202938A (en) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | Semiconductor device and its manufacturing method |
| JP2006351926A (en) * | 2005-06-17 | 2006-12-28 | Auto Network Gijutsu Kenkyusho:Kk | Circuit board, electronic component, and electric connection box |
| JP2008166086A (en) * | 2006-12-28 | 2008-07-17 | Hitachi Ltd | Conductive sintered layer forming composition, and conductive film forming method and jointing method using this |
| WO2010109718A1 (en) * | 2009-03-26 | 2010-09-30 | シャープ株式会社 | Chip component mounting structure, chip component mounting method and liquid crystal display device |
| JP2013098266A (en) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JP2014239170A (en) * | 2013-06-10 | 2014-12-18 | 三菱電機株式会社 | Method of manufacturing power semiconductor device, and power semiconductor device |
-
2013
- 2013-09-12 JP JP2013189653A patent/JP6206021B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264566A (en) * | 1995-03-22 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | Package for mounting semiconductor element |
| JP2006202938A (en) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | Semiconductor device and its manufacturing method |
| JP2006351926A (en) * | 2005-06-17 | 2006-12-28 | Auto Network Gijutsu Kenkyusho:Kk | Circuit board, electronic component, and electric connection box |
| JP2008166086A (en) * | 2006-12-28 | 2008-07-17 | Hitachi Ltd | Conductive sintered layer forming composition, and conductive film forming method and jointing method using this |
| WO2010109718A1 (en) * | 2009-03-26 | 2010-09-30 | シャープ株式会社 | Chip component mounting structure, chip component mounting method and liquid crystal display device |
| JP2013098266A (en) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JP2014239170A (en) * | 2013-06-10 | 2014-12-18 | 三菱電機株式会社 | Method of manufacturing power semiconductor device, and power semiconductor device |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10083844B2 (en) | 2015-03-31 | 2018-09-25 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing bonded body |
| CN106463415A (en) * | 2015-03-31 | 2017-02-22 | 新电元工业株式会社 | Method for producing bonded body |
| JPWO2016157460A1 (en) * | 2015-03-31 | 2017-04-27 | 新電元工業株式会社 | Manufacturing method of joined body |
| WO2016157460A1 (en) * | 2015-03-31 | 2016-10-06 | 新電元工業株式会社 | Method for producing bonded body |
| US9956643B2 (en) | 2015-03-31 | 2018-05-01 | Shindengen Electric Manufacturing Co., Ltd. | Pressure applying unit |
| US10037903B2 (en) | 2015-03-31 | 2018-07-31 | Shindengen Electric Manufacturing Co., Ltd. | Bonding device, bonding method and pressure applying unit |
| JPWO2016159070A1 (en) * | 2015-04-03 | 2017-06-22 | 三菱電機株式会社 | Semiconductor element bonding method and sheet-shaped laminated cushioning material for semiconductor element bonding |
| CN111247629A (en) * | 2017-10-23 | 2020-06-05 | 日立化成株式会社 | Component connection method |
| CN111247629B (en) * | 2017-10-23 | 2023-09-15 | 株式会社力森诺科 | Component connection method |
| JP7381089B2 (en) | 2018-06-15 | 2023-11-15 | ボシュマン テクノロジーズ ビー．ブイ． | Press sintering method product carrier, press sintering equipment, and press sintering method |
| JP2020181907A (en) * | 2019-04-25 | 2020-11-05 | アサヒ・エンジニアリング株式会社 | Sintering device and method for electronic component |
| WO2020242522A1 (en) * | 2019-05-24 | 2020-12-03 | Google Llc | Integrated circuit with a ring-shaped hot spot area and multidirectional cooling |
| JP2021022678A (en) * | 2019-07-29 | 2021-02-18 | アサヒ・エンジニアリング株式会社 | Electronic component sintering device |
| US20210366788A1 (en) * | 2020-05-19 | 2021-11-25 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device and method for manufacturing power control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6206021B2 (en) | 2017-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6206021B2 (en) | Power semiconductor device manufacturing method and power semiconductor device | |
| US10276522B2 (en) | Power module | |
| JP6120685B2 (en) | Method for manufacturing power semiconductor device | |
| JP2010109246A (en) | Semiconductor device, and method of manufacturing the same | |
| JP6129107B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| JP2016213223A (en) | Semiconductor device manufacturing method | |
| JP6460921B2 (en) | Cooling device for power semiconductor device and manufacturing method thereof | |
| JP6399906B2 (en) | Power module | |
| JP2016092209A (en) | Power semiconductor device, and method of manufacturing the same | |
| JP5210935B2 (en) | Semiconductor device | |
| JP2010192591A (en) | Power semiconductor device and method of manufacturing the same | |
| JP2017117869A (en) | Semiconductor device and manufacturing method thereof | |
| JP6643481B2 (en) | Semiconductor module and method of manufacturing semiconductor module | |
| JP2017135183A (en) | Semiconductor device | |
| TWI809220B (en) | thermostat | |
| JP5840102B2 (en) | Power semiconductor device | |
| JP2020129605A (en) | Semiconductor module, semiconductor device, and method of manufacturing the same | |
| JP2015015335A (en) | Semiconductor device | |
| JP6981033B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP2013012641A (en) | Power semiconductor module | |
| JP2009170702A (en) | Semiconductor module | |
| JP6316221B2 (en) | Semiconductor device | |
| JP4380442B2 (en) | Manufacturing method of semiconductor device | |
| JP2019021680A (en) | Semiconductor device manufacturing method | |
| JP2014041876A (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6206021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |