JP2015056375A - 発光装置および電子機器 - Google Patents

Abstract

【課題】隣り合う画素電極間のリーク電流を低減し得る発光装置を提供する。【解決手段】本発明の発光装置１００は、基板と、第１画素電極Ｅ１と、第２画素電極Ｅ２と、発光層４８を含む有機層４６と、共通電極ＥＣと、第１電源導電体４１と、第１画素電極Ｅ１と第１電源導電体４１とに電気的に接続された第１トランジスターと、第２画素電極Ｅ２と第１電源導電体４１とに電気的に接続された第２トランジスターと、第１電源導電体４１と有機層４６との間に設けられた絶縁膜ＬF，６０，６５と、を備え、第１電源導電体４１は、少なくとも第１画素領域ＰＸ１から第２画素領域ＰＸ２にわたって設けられている。【選択図】図８

Description

本発明は、発光装置および電子機器に関する。

従来から、電子機器の表示装置として、複数の有機エレクトロルミネッセンス（Electroluminescence, 以下、ＥＬと略記する）素子がマトリクス状に配置された発光装置が用いられている（例えば特許文献１参照）。個々の有機ＥＬ素子は、駆動用トランジスター等を介して電源線に接続され、電源線から供給される駆動電流に応じた輝度で発光する。複数の電源線が複数の信号線と１対１に対応するように表示領域内に設けられたアクティブマトリクス方式の有機ＥＬ装置が提案されている（例えば特許文献２参照）。

特開２０１２−１３８２２６号公報 特開２０１２−０８４３７１号公報

一般に、有機ＥＬ装置等の発光装置においては、基板上に画素電極、発光層、共通電極が順次積層され、画素電極と共通電極との間に流れる電流によって発光層が発光する。ところが、アクティブマトリクス方式の発光装置では、画素電極がマトリクス状に配置されているため、隣り合う画素電極の電位が異なると、隣り合う画素電極間にリーク電流が流れる場合がある。この場合、本来は画素電極から共通電極に流れて発光に寄与すべき電流が隣の画素電極に向けて流れるため、所望の階調や色調が得られず、表示品質が低下する問題が生じる。これは、画素間隔が狭い高精細の表示装置用の発光装置で特に顕著な問題となる。

本発明の一つの態様は、上記の課題を解決するためになされたものであり、隣り合う画素電極間のリーク電流を低減し得る発光装置を提供することを目的の一つとする。本発明の一つの態様は、この種の発光装置を備え、表示品質に優れた表示部を備えた電子機器を提供することを目的の一つとする。

上記の目的を達成するために、本発明の一つの態様の発光装置は、基板と、前記基板の第１画素領域に設けられた第１画素電極と、前記基板の第２画素領域に設けられた第２画素電極と、前記第１画素電極および前記第２画素電極と平面視で少なくとも重なる発光層を含む有機層と、前記有機層の前記第１画素電極および前記第２画素電極が設けられた側と反対側に設けられ、前記第１画素電極および前記第２画素電極と平面視で少なくとも重なる共通電極と、前記第１画素電極および前記第２画素電極が設けられた層と前記基板との間の層に設けられた導電体と、前記第１画素電極と前記導電体とに電気的に接続された第１トランジスターと、前記第２画素電極と前記導電体とに電気的に接続された第２トランジスターと、前記導電体と前記有機層との間に設けられた絶縁膜と、を備え、前記導電体は、少なくとも前記第１画素領域から前記第２画素領域にわたって設けられている。

本発明の一つの態様の発光装置において、第１画素電極と第２画素電極とが平面視で有機層と重なり、有機層のうち、第１画素電極と第２画素電極との間の領域は絶縁膜を介して導電体と対向する。したがって、これらの構成要素は、導電体をゲートとし、第１画素電極もしくは第２画素電極をソースもしくはドレインとし、第１画素電極と第２画素電極との間に位置する有機層をチャネル領域とした有機薄膜トランジスター（Thin Film Transistor, 以下、ＴＦＴと略記する）と仮想的に見立てることができる。また、導電体が第１トランジスターもしくは第２トランジスターを介して第１画素電極もしくは第２画素電極に電気的に接続されていることから、導電体には第１画素電極および第２画素電極の電位よりも高い電位が印加されることになる。その結果、有機ＴＦＴがオフ状態となり、第１画素電極と第２画素電極との間の電流が抑えられる。このようにして、隣り合う画素電極間のリーク電流を低減し得る発光装置を実現することができる。

本発明の一つの態様の発光装置において、前記絶縁膜の膜厚は前記有機層の膜厚よりも薄いことが望ましい。さらに、前記有機層が正孔注入層を有している場合、前記絶縁膜の膜厚は前記正孔注入層の膜厚よりも薄いことがより望ましい。
この構成によれば、導電体の電位の影響が、チャネル領域となる第１画素電極と第２画素電極との間に位置する有機層に強く表れ、有機ＴＦＴが確実にオフ状態となる。これにより、第１画素電極と第２画素電極との間の電流がより充分に抑えられる。

本発明の一つの態様の発光装置において、前記第１画素領域と前記第２画素領域との間隔は前記有機層の膜厚の２０倍以下であることが望ましい。
この構成においては、画素間隔が狭いことで隣り合う画素電極間のリーク電流の問題がより顕著になる。よって、本発明の一つの態様の発光装置の効果がより有効である。

本発明の一つの態様の発光装置において、前記発光層から発せられた光が前記共通電極側から射出される構成であってもよい。
この構成によれば、トップエミッション型の発光装置において、隣り合う画素電極間のリーク電流を低減することができる。

本発明の一つの態様の発光装置において、前記導電体は、前記第１画素電極と前記基板との間および前記第２画素電極と前記基板との間に設けられ、光反射性材料で構成されることが望ましい。
この構成によれば、導電体を有機ＴＦＴのゲートとして機能させるとともに、発光層から発せられた光を共通電極側に向けて反射させる反射層としても機能させることができる。

本発明の一つの態様の発光装置において、前記発光層から発せられた光が前記基板側から射出される構成であってもよい。
この構成によれば、ボトムエミッション型の発光装置において、隣り合う画素電極間のリーク電流を低減することができる。

本発明の一つの態様の発光装置において、前記導電体は、平面視で前記第１画素領域と前記第２画素領域との間に設けられた第１導電体と、前記第１画素電極と前記基板との間および前記第２画素電極と前記基板との間に設けられ、前記第１導電体と電気的に接続された光透過性材料で構成された第２導電体と、を含んでいてもよい。
この構成によれば、発光層から発せられた光を、第２導電体を透過させて基板側から射出させることができる。また、第２導電体を構成する光透過性材料は一般に抵抗率が高い。しかしながら、第２導電体が第１導電体に電気的に接続されたことにより、第１導電体が第２導電体の抵抗率を下げる役目を果たす。

本発明の一つの態様の発光装置において、前記導電体の電位をＶEL、前記第１画素電極の電位をＶ１、前記第２画素電極の電位をＶ２としたとき、ＶEL＞Ｖ１＞Ｖ２を満たすことが望ましい。
この構成によれば、導電体、第１画素電極および第２画素電極を有機ＴＦＴと見立てたときに、ソースおよびドレインの電位よりもゲートの電位が高くなり、ＰチャネルＴＦＴである有機ＴＦＴをオフ状態とすることができる。

本発明の一つの態様の発光装置において、前記絶縁膜は、前記第１画素電極と前記導電体との間および前記第２画素電極と前記導電体との間に設けられた光学調整層と、前記第１画素電極と前記第２画素電極とを電気的に分離する画素分離層と、を含んでいてもよい。
この構成によれば、画素分離層が第１画素電極と第２画素電極とを電気的に分離するとともに、ゲート絶縁膜としても機能する。

本発明の一つの態様の電子機器は、本発明の一つの態様の発光装置を備える。
本発明の一つの態様によれば、本発明の一つの態様の発光装置を備えたことにより、表示品質に優れた表示部を備えた電子機器を実現することができる。

本発明の第１実施形態の発光装置の平面図である。 発光装置を構成する画素の等価回路図である。 発光装置の断面図である。 電源電位の供給に関連する構成要素の位置関係を説明する図である。 接続用導電体の平面図である。 第１電源導電体の平面図である。 第１電源導電体と第２電源導電体と保護導電層との位置関係の説明図である。 第１電源導電体よりも上層側の構成を抜き出して示す断面図である。 第１画素領域と第２画素領域との等価回路図である。 本発明の第２実施形態の発光装置の断面図である。 本発明の第３実施形態の発光装置の断面図である。 本発明の第４実施形態の発光装置の断面図である。 電子機器の一例である頭部装着型表示装置の模式図である。

［第１実施形態］
以下、本発明の第１実施形態について、図１〜図９を用いて説明する。
第１実施形態の発光装置は、封止層（共通電極）側から光を射出するトップエミッション型の有機ＥＬ装置の一つの例である。
以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。

図１は、第１実施形態に係る発光装置１００の平面図である。
第１実施形態の発光装置１００は、有機ＥＬ材料を利用した発光素子を基板１０上に形成した有機ＥＬ装置である。基板１０は、シリコン等の半導体材料で形成された板状部材（半導体基板）であり、複数の発光素子が形成される基材として利用される。

図１に示すように、基板１０の表面には、表示領域１２と周辺領域１４と実装領域１６とが設けられている。表示領域１２は、複数の画素Ｐが配列された矩形状の領域である。表示領域１２には、Ｘ方向に延在する複数の走査線２２と、各走査線２２に対応してＸ方向に延在する複数の制御線２４と、Ｘ方向と交差するＹ方向に延在する複数の信号線２６と、が形成される。画素Ｐは、複数の走査線２２と複数の信号線２６との各交差に対応した領域である。したがって、複数の画素Ｐは、Ｘ方向およびＹ方向にわたってマトリクス状に配列される。

周辺領域１４は、表示領域１２を囲む矩形枠状の領域である。駆動回路３０は、周辺領域１４に設けられている。駆動回路３０は、表示領域１２内の各画素Ｐを駆動する回路である。駆動回路３０は、２つの走査線駆動回路３２と信号線駆動回路３４とを含んでいる。発光装置１００は、駆動回路３０が基板１０の表面に直接形成されたトランジスター等の能動素子で構成される回路内蔵型の表示装置である。なお、画像表示に直接寄与しないダミー画素が周辺領域１４内に形成されていてもよい。

実装領域１６は、周辺領域１４を挟んで表示領域１２とは反対側（すなわち周辺領域１４の外側）の領域に設けられている。実装領域１６には、複数の実装端子３８が配列されている。制御信号や電源電位は、制御回路や電源回路等の各種の外部回路（図示略）から実装端子３８に供給される。外部回路は、例えば実装領域１６に接合された可撓性の配線基板（図示略）に実装される。

図２は、表示領域１２内の１つの画素（画素回路）Ｐの回路図である。
図２に示すように、画素Ｐは、発光素子４５、駆動トランジスターＴDR、発光制御トランジスターＴEL、選択トランジスターＴSL、および容量素子Ｃを備える。なお、第１実施形態では、画素Ｐのトランジスター（ＴDR，ＴEL，ＴSL）をＰチャネル型のトランジスターで構成するが、Ｎチャネル型のトランジスターで構成することも可能である。

発光素子４５は、有機ＥＬ材料の発光層を含む有機層４６を第１画素電極（陽極）Ｅ1と共通電極（陰極）Ｅ2との間に介在させた電気光学素子である。第１画素電極Ｅ1は画素Ｐ毎に個別に形成され、共通電極ＥＣは複数の画素Ｐにわたって連続して形成される。図２に示すように、発光素子４５は、第１電源導電体４１と第２電源導電体４２とを結ぶ電流経路上に配置される。第１電源導電体４１は、高電位側の電源電位ＶELが供給される電源配線である。第２電源導電体４２は、低電位側の電源電位ＶCTが供給される電源配線である。なお、本実施形態の「第１電源導電体４１」は、特許請求の範囲の「導電体」に対応する。

駆動トランジスターＴDRと発光制御トランジスターＴELとは、第１電源導電体４１と第２電源導電体４２とを結ぶ電流経路上で発光素子４５に対して直列に接続されている。具体的には、駆動トランジスターＴDRの一対の電流端のうちの一方（ソース）は第１電源導電体４１に接続されている。発光制御トランジスターＴELは、駆動トランジスターＴDRの一対の電流端のうちの他方（ドレイン）と発光素子４５の第１画素電極Ｅ1との導通状態（導通／非導通）を制御するスイッチとして機能する。駆動トランジスターＴDRは、自身のゲート−ソース間の電圧に応じた電流量に相当する駆動電流を生成する。

発光制御トランジスターＴELがオン状態に制御された状態では、駆動電流が駆動トランジスターＴDRから発光制御トランジスターＴELを経由して発光素子４５に供給される。このとき、発光素子４５は、駆動電流の電流量に応じた輝度で発光する。発光制御トランジスターＴELがオフ状態に制御された状態では、発光素子４５に対する駆動電流の供給が遮断される。このとき、発光素子４５は消灯する。発光制御トランジスターＴELのゲートは、制御線２４に接続されている。

図２に示す選択トランジスターＴSLは、信号線２６と駆動トランジスターＴDRのゲートとの導通状態（導通／非導通）を制御するスイッチとして機能する。選択トランジスターＴSLのゲートは走査線２２に接続されている。容量素子Ｃは、第１容量電極Ｃ1と第２容量電極Ｃ２との間に誘電体を介在させた静電容量である。第１容量電極Ｃ1は、駆動トランジスターＴDRのゲートに接続されている。第２容量電極Ｃ２は、第１電源導電体４１（駆動トランジスターＴDRのソース）に接続されている。したがって、容量素子Ｃは、駆動トランジスターＴDRのゲート−ソース間の電圧を保持する。

図１に示す信号線駆動回路３４は、外部回路から供給される画像信号を、画素Ｐ毎に指定する階調に応じた階調電位（データ信号）として、書込期間（水平走査期間）毎に複数の信号線２６に対して並列に供給する。他方、走査線駆動回路３２は、複数の走査線２２の各々に走査信号を供給することにより、複数の走査線２２の各々を書込期間毎に順次選択する。走査線駆動回路３２が選択した走査線２２に対応する画素Ｐの選択トランジスターＴSLは、オン状態に遷移する。このとき、各画素Ｐの駆動トランジスターＴDRのゲートに、信号線２６と選択トランジスターＴSLとを経由して階調電位が供給され、階調電位に応じた電圧が容量素子Ｃに保持される。

他方、書込期間での走査線２２の選択が終了すると、走査線駆動回路３２は、各制御線２４に制御信号を供給することにより、当該制御線２４に対応する画素Ｐの発光制御トランジスターＴELをオン状態に制御する。したがって、直前の書込期間で容量素子Ｃに保持された電圧に応じた駆動電流は、駆動トランジスターＴDRから発光制御トランジスターＴELを経由して発光素子４５に供給される。以上のように、発光素子４５が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示領域１２に表示される。

図３は、発光装置１００の断面図である。
図３に示すように、シリコン等の半導体材料で形成された基板１０の表面のうち、表示領域１２内には画素ＰのトランジスターＴ（ＴDR，ＴEL，ＴSL）が形成され、周辺領域１４内に駆動回路３０のトランジスターＴが形成される。トランジスターＴは、基板１０の表面に形成された能動領域１０Ａ（ソース／ドレイン領域）と、基板１０の表面を被覆する絶縁膜Ｌ０（ゲート絶縁膜）と、絶縁膜Ｌ０上に形成されたゲートＧと、を含んで構成される。能動領域１０Ａは、基板１０内に不純物イオンが注入されたイオン注入領域で構成される。画素ＰのトランジスターＴ（ＴDR，ＴEL，ＴSL）のチャネル領域はソース領域とドレイン領域との間に存在する。チャネル領域には、能動領域１０Ａとは別種類のイオンが注入されるが、図示は省略する。各トランジスターＴのゲートＧは、絶縁膜Ｌ０を挟んでチャネル領域に対向する位置に配置される。

図３に示すように、各トランジスターＴのゲートＧが形成された絶縁膜Ｌ０上には、複数の絶縁層（ＬA〜ＬF）と複数の配線層（ＷA〜ＷF）とを交互に積層した多層配線層が形成される。各絶縁層は、例えばシリコン化合物（典型的には窒化シリコンや酸化シリコン）等の絶縁性の無機材料で形成される。各配線層Ｗは、アルミニウムや銀等を含有する低抵抗の導電材料で形成される。以下の説明では、導電層（単層または複数層）を選択的に除去することにより複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。

図３の絶縁層ＬAは、各トランジスターＴのゲートＧが形成された絶縁膜Ｌ0の面上に形成される。絶縁層ＬAの面上には、複数の中継電極ＱA（ＱA1〜ＱA4）を含む導体パターンが同層（配線層ＷA）から形成される。中継電極ＱA1は、絶縁層ＬAと絶縁膜Ｌ0とを貫通する導通孔（コンタクトホール）を介して発光制御トランジスターＴELの能動領域１０A（ドレイン）に導通する。中継電極ＱA2は、絶縁層ＬAを貫通する導通孔を介して駆動トランジスターＴDRのゲートＧに導通する。中継電極ＱA3は、絶縁層ＬAおよび絶縁膜Ｌ0を貫通する導通孔を介して駆動トランジスターＴDRの能動領域１０A（ソース）に導通する。中継電極ＱA4は、絶縁層ＬAおよび絶縁膜Ｌ0を貫通する各導通孔を介して発光制御トランジスターＴELの能動領域１０A（ソース）と、駆動トランジスターＴDRの能動領域１０A（ドレイン）と、に導通する。すなわち、図２に示すように、駆動トランジスターＴDRと発光制御トランジスターＴELとが直列に接続されている。なお、選択トランジスターＴSLの図示、駆動回路３０内の各トランジスターＴに関連する具体的な配線の図示等は、便宜的に省略する。

図３の絶縁層ＬBは、配線層ＷAが形成された絶縁層ＬAの面上に形成される。絶縁層ＬBの面上には、接続用導電体５２と複数の中継電極ＱB（ＱB1，ＱB2）とを含む導体パターンが同層（配線層ＷB）から形成される。接続用導電体５２は、絶縁層ＬBを貫通する導通孔を介して配線層ＷAの中継電極ＱA3に導通する。すなわち、接続用導電体５２は、駆動トランジスターＴDRの能動領域１０A（ソース）に導通する。

図４は、発光装置１００のうち、電源電位（ＶEL，ＶCT）の供給に関連する要素の模式図である。
図４に示すように、接続用導電体５２は、導電部５２１と導電部５２２とを含む導体パターンである。導電部５２１は、平面視で表示領域１２の全域にわたる略矩形状のベタパターンである。ベタパターンとは、線状または帯状のパターンやその組合せ（例えば格子状）のパターンではなく、導通用の開口部等を少なくとも除き、表示領域１２の略全面を塗り潰すように一様に連続する面状の導体パターンを意味する。

図５は、導電部５２１のうち、Ｘ方向に隣り合う３個の画素Ｐに対応した部分の模式図である。
図５に示すように、導電部５２１には、開口部５４Aおよび開口部５４Bが画素Ｐ毎に形成される。中継電極ＱB1は、開口部５４Aの内側に形成される。中継電極ＱB2は、開口部５４Bの内側に形成される。換言すると、導電部５２１は、開口部５４Aおよび開口部５４Bを有し、中継電極ＱB1および中継電極ＱB2を囲むように平面視で表示領域１２の全域にわたって形成される。開口部５４Aおよび開口部５４Bは、配線層ＷBの上層の要素と下層の要素とを電気的に導通させるための開口（すなわち上層の要素と下層の要素とを連結する経路が通過する開口）である。中継電極ＱB1および中継電極ＱB2は、接続用導電体５２から離間した位置および形状に形成されることにより、接続用導電体５２から電気的に絶縁される。

図３および図５に示すように、中継電極ＱB1は、絶縁層ＬBを貫通する導通孔Ｈ11を介して配線層ＷAの中継電極ＱA1に導通する。中継電極ＱB2は、絶縁層ＬBを貫通する導通孔Ｈ12を介して配線層ＷAの中継電極ＱA2に導通する。

接続用導電体５２の導電部５２２（第１導電部）は、図４に示すように、表示領域１２内に位置する導電部５２１から周辺領域１４を通過して実装領域１６まで延在する直線状の導体パターンである。導電部５２２は、実装領域１６に配置された複数の実装端子３８のうち、高電位側の電源電位ＶELが供給される実装端子３８１に電気的に接続される。

図３に示すように、絶縁層ＬCは、配線層ＷBが形成された絶縁層ＬBの面上に形成される。絶縁層ＬCの面上には、容量素子Ｃの第１容量電極Ｃ1と複数の中継電極ＱC（ＱC1，ＱC4）とを含む導体パターンが同層（配線層ＷC）から形成される。第１容量電極Ｃ1は、絶縁層ＬCを貫通する導通孔を介して配線層ＷBの中継電極ＱB2に導通する。すなわち、図２に示すように、容量素子Ｃの第１容量電極Ｃ1は、中継電極ＱB2と中継電極ＱA2とを介して駆動トランジスターＴDRのゲートＧに導通する。図３の中継電極ＱC1は、絶縁層ＬCを貫通する導通孔を介して中継電極ＱB1に導通する。中継電極ＱC4は、実装領域１６に形成され、絶縁層ＬCを貫通する導通孔を介して接続用導電体５２（導電部５２２）に導通する。

図３の絶縁層ＬDは、配線層ＷCが形成された絶縁層ＬCの面上に形成される。絶縁層ＬDの面上には、容量素子Ｃの第２容量電極Ｃ２と複数の中継電極ＱD（ＱD1，ＱD4）と導電部５６とを含む導体パターンが同層（配線層ＷD）から形成される。第２容量電極Ｃ２は、平面視で第１容量電極Ｃ1に重なる形状および位置に形成される。これにより、第１容量電極Ｃ1と第２容量電極Ｃ2とで絶縁層ＬDを挟んだ構造の容量素子Ｃが画素Ｐ毎に形成される。

中継電極ＱD1は、絶縁層ＬDを貫通する導通孔を介して配線層ＷCの中継電極ＱC1に導通する。中継電極ＱD4は、実装領域１６に形成され、絶縁層ＬDを貫通する導通孔を介して配線層ＷCの中継電極ＱC4に導通する。他方、導電部５６は、図４に示すように、周辺領域１４から実装領域１６まで延びる導体パターンである。導電部５６は、低電位側の電源電位ＶCTが供給される実装端子３８２に電気的に接続される。

図３の絶縁層ＬEは、配線層ＷDが形成された絶縁層ＬDの面上に形成される。絶縁層ＬEの面上には、第１電源導電体４１と第２電源導電体４２と複数の中継電極ＱE（ＱE1，ＱE4）とを含む導体パターンが同層（配線層ＷE）から形成される。配線層ＷEは、アルミニウムや銀等を含有する光反射性の導電材料で形成される。

中継電極ＱE1は、絶縁層ＬEを貫通する導通孔を介して配線層ＷDの中継電極ＱD1に導通する。中継電極ＱE4は、実装領域１６に形成され、絶縁層ＬEを貫通する導通孔を介して配線層ＷDの中継電極ＱD4に導通する。図３に示すように、中継電極ＱE4は、後述の中継電極ＱF4を介して電源電位ＶELの供給用の実装端子３８１に電気的に接続される。すなわち、電源電位ＶELの実装端子３８１は、中継電極ＱF4と中継電極ＱE4と中継電極ＱD4と中継電極ＱC4とを介して接続用導電体５２（導電部５２２）に導通する。

図４に示すように、第１電源導電体４１は、接続用導電体５２の導電部５２１と同様に、平面視で表示領域１２の略全域にわたる矩形状のベタパターンに形成される。上述したように、第１電源導電体４１は、例えばアルミニウムや銀等を含有する光反射性の導電材料で形成される。第１電源導電体４１は、具体的には、アルミニウムや銀等の単体材料でもよいし、例えばチタン（Ｔｉ）／ＡｌＣｕ（アルミニウム・銅合金）の積層膜等で構成されていてもよい。

図６は、第１電源導電体４１の部分的な平面図である。
図６に示すように、第１電源導電体４１は、画素Ｐ毎に形成された開口部４１Aを少なくとも除き、表示領域１２の略全域を塗り潰すように一様に連続する面状の導体パターンである。前述の中継電極ＱE1は、開口部４１Aの内側に形成される。具体的には、中継電極ＱE1は、開口部４１Aの内側で第１電源導電体４１から離間した位置および形状に形成され、第１電源導電体４１から電気的に絶縁される。なお、図４では開口部４１Aや中継電極ＱE1の図示を省略する。以上説明したように、第１電源導電体４１は、開口部４１Aを有し、中継電極ＱE1を囲むように平面視で表示領域１２の略全域にわたって形成される。開口部４１Aは、配線層ＷEの上層の要素と下層の要素とを電気的に導通させるための開口（すなわち上層の要素と下層の要素とを連結する経路が通過する開口）である。

第１実施形態の第１電源導電体４１は、平面視で表示領域１２の８０％以上を占めるように面状に形成される。好ましくは、第１電源導電体４１は、表示領域１２の９０％以上を占める。より好ましくは、第１電源導電体４１は、表示領域１２の９５％以上を占める。例えば、縦０.９μｍ×横０.９μｍの矩形状に開口部４１Aを形成し、画素Ｐの面積を縦７.５μｍ×横２.５μｍの矩形状と仮定すると、表示領域１２の約９６％にわたって第１電源導電体４１が形成される。前述の接続用導電体５２の導電部５２１も同様に、平面視で表示領域１２の８０％以上を示すベタ状に形成され、好ましくは表示領域１２の９０％以上（より好ましくは９５％以上）を占める。

図３および図６に示すように、第１電源導電体４１は、絶縁層ＬEを貫通する複数の導通孔Ｈ22を介して配線層ＷDの第２容量電極Ｃ２に導通する。Ｙ方向に配列する複数（５個）の導通孔Ｈ22が画素Ｐ毎に形成される。第１電源導電体４１は、図６に示すように、第１電源導電体４１と接続用導電体５２（導電部５２１）との層間に位置する絶縁層Ｌ（ＬE，ＬD，ＬC）を貫通する複数の導通孔Ｈ23を介して配線層ＷBの接続用導電体５２（導電部５２１）に導通する。複数の導通孔Ｈ23は、平面視で相互に隣り合う各画素Ｐの間の領域に形成される。具体的には、複数の導通孔Ｈ23は、Ｙ方向に隣り合う各画素Ｐの間隙でＸ方向に延在する帯状の領域（画素Ｐの各行間）内に、Ｘ方向に沿って直線状に配列される。すなわち、Ｘ方向に沿う複数の導通孔Ｈ23は、複数行にわたって相互に間隔をおいてＹ方向に並列される。

以上のように、第１電源導電体４１は、導通孔Ｈ23を介して接続用導電体５２に導通する。すなわち、第１電源導電体４１は、図３および図６に示すように、接続用導電体５２の導電部５２１と中継電極ＱA3とを介して駆動トランジスターＴDRの能動領域１０A（ソース）に導通するとともに、接続用導電体５２の導電部５２１および導電部５２２と中継電極ＱC4から中継電極ＱF4とを介して電源電位ＶELの供給用の実装端子３８１に導通する。

図４に示すように、第２電源導電体４２は、表示領域１２の周囲の周辺領域１４内に形成された帯状の電極である。具体的には、第２電源導電体４２は、平面視で第１電源導電体４１を囲む環状（矩形枠状の閉じた図形）に形成される。したがって、基板１０の表面のうち、周辺領域１４内のトランジスターＴで構成される駆動回路３０は第２電源導電体４２により被覆される。第１電源導電体４１と第２電源導電体４２とは、相互に離間して形成されて電気的に絶縁される。図３および図４に示すように、第２電源導電体４２は、絶縁層ＬEを貫通する導通孔Ｈ24を介して配線層ＷDの導電部５６に導通する。すなわち、実装端子３８２に供給される低位側の電源電位ＶCTは、導電部５６を介して第２電源導電体４２に供給される。

図３および図４に示すように、接続用導電体５２の導電部５２２は、第２電源導電体４２とは別層から形成されて、表示領域１２内の導電部５２１から周辺領域１４内で第２電源導電体４２の下層を通過（すなわち、第２電源導電体４２と立体的に交差）して実装領域１６まで延在する。すなわち、接続用導電体５２の導電部５２２は、平面視で第２電源導電体４２と重なる。

図３の第１光学調整層ＬFは、配線層ＷEが形成された絶縁層ＬEの面上に形成される。第１光学調整層ＬFの面上には、複数の中継電極ＱF（ＱF1，ＱF4）と保護導電層５８とを含む導体パターンが同層（配線層ＷF）から形成される。配線層ＷFは、例えば遮光性の導電材料（例えば窒化チタン）で形成される。

中継電極ＱF1は、第１光学調整層ＬFを貫通する導通孔を介して中継電極ＱE1に導通する。図３に示すように、中継電極ＱF1は、第１電源導電体４１の開口部４１Aに平面視で重なるように形成される。すなわち、中継電極ＱF1の外周縁は、平面視で開口部４１Aの内周縁の外側に位置する。中継電極ＱF1は遮光性の導電材料で形成されるため、多層配線層に対する開口部４１Aからの外光の侵入が中継電極ＱF1により阻止される。したがって、光照射に起因した各トランジスターＴの電流リークを防止できるという利点がある。他方、実装領域１６内の中継電極ＱF4は、第１光学調整層ＬFを貫通する導通孔を介して配線層ＷEの中継電極ＱE4に導通する。

図３の保護導電層５８は、第１光学調整層ＬFを貫通する導通孔を介して第２電源導電体４２に導通する。図７は、第１電源導電体４１と第２電源導電体４２と保護導電層５８との平面的な位置関係の説明図である。図７では、保護導電層５８の一部が実線で図示され、他の一部の外形が１点鎖線で図示されている。

図７に示すように、保護導電層５８は、第２電源導電体４２に類似する環状（矩形枠状）に形成され、平面視で第１電源導電体４１および第２電源導電体４２の双方に重なる帯状に形成される。具体的には、保護導電層５８の内周縁は、平面視で第１電源導電体４１の周縁の内側に位置する。すなわち、保護導電層５８は、第１電源導電体４１のうち、周縁の近傍の領域に重なる。保護導電層５８の外周縁は、平面視で第２電源導電体４２の外周縁の外側に位置する。すなわち、保護導電層５８は、平面視で第２電源導電体４２の全域に重なる。以上説明したように、保護導電層５８は、平面視で第１電源導電体４１と第２電源導電体４２との間隙の領域（すなわち表示領域１２と周辺領域１４との境界の近傍の領域）に重なる。

図３に示すように、配線層ＷFが形成された第１光学調整層ＬFの面上に第２光学調整層６０が形成される。第１光学調整層ＬFおよび第２光学調整層６０は、各画素Ｐの共振構造（詳細は後述）の共振波長を規定する光透過性の膜体である。具体的には、第１光学調整層ＬFおよび第２光学調整層６０は、シリコン化合物（典型的には窒化シリコンや酸化シリコン）等の光透過性の絶縁材料で形成される。

図３に示すように、第２光学調整層６０の面上には、表示領域１２内の画素Ｐ毎の第１画素電極Ｅ1と、周辺領域１４内の導通用電極６３と、実装領域１６内の複数の実装端子３８と、が同層から形成される。第１画素電極Ｅ1と導通用電極６３と実装端子３８とは、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。第１画素電極Ｅ1は、図２に示す通り、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第２光学調整層６０を貫通する導通孔を介して中継電極ＱF1に導通する。すなわち、第１画素電極Ｅ1は、多層配線層の各中継電極（ＱF1，ＱE1，ＱD1，ＱC1，ＱB1，ＱA1）を介して発光制御トランジスターＴELの能動領域１０A（ドレイン）に導通する。以上説明したように、多層配線層の各中継電極（ＱF1，ＱE1，ＱD1，ＱC1，ＱB1，ＱA1）は、第１画素電極Ｅ1とトランジスター（第１実施形態の例示では発光制御トランジスターＴEL）とを電気的に接続するためのものである。他方、周辺領域１４内の導通用電極６３は、第２光学調整層６０を貫通する導通孔を介して保護導電層５８に導通する。

実装領域１６内の各実装端子３８は、多層配線層内の配線に適宜導通する。例えば高電位側の電源電位ＶELが供給される実装端子３８１は、図３に示すように、多層配線層の各中継電極（ＱF4，ＱE4，ＱD4，ＱC4）を介して接続用導電体５２（導電部５２２）に導通する。したがって、実装端子３８１に供給される高電位の電源電位ＶELは、各中継電極（ＱF4，ＱE4，ＱD4，ＱC4）と接続用導電体５２とを経由して第１電源導電体４１に供給される。低電位側の電源電位ＶCTが供給される実装端子３８２は、多層配線層の導電部５６を介して第２電源導電体４２に導通する。したがって、低電位の電源電位ＶCTは、多層配線層の導電部５６を介して第２電源導電体４２に供給される。

第１画素電極Ｅ1と導通用電極６３と実装端子３８とが形成された第２光学調整層６０の面上には、図３に示すように、基板１０の全域にわたって画素分離層６５が形成される。画素分離層６５は、例えばシリコン化合物（典型的には窒化シリコンや酸化シリコン）等の絶縁性の無機材料で形成される。図３に示すように、画素分離層６５には、表示領域１２内の第１画素電極Ｅ1に対応する開口部６５Ａと、周辺領域１４内の導通用電極６３に対応する開口部６５Ｂと、実装領域１６内の各実装端子３８に対応する開口部６５Ｃと、が形成される。実装端子３８は、開口部６５Ｃを介して外部回路に電気的に接続される。

図３に示すように、画素分離層６５が形成された第２光学調整層６０の面上には有機層４６が形成される。有機層４６は、表示領域１２内に形成されて複数の画素Ｐにわたって連続して設けられている。有機層４６は、周辺領域１４や実装領域１６には形成されていない。例えば、周辺領域１４のうち表示領域１２側の領域に有機層４６を形成することも可能である。有機層４６は、有機ＥＬ材料で形成された発光層を含んで構成されている。図３では図示を省略したが、有機層４６は、正孔注入層、発光層、電子注入層を含む。有機層４６は、電流の供給により白色光を放射する。白色光は、青色の波長域と緑色の波長域と赤色の波長域とにわたるスペクトルを有する光であり、可視光の波長域内に少なくとも２個のピークを有する。

有機層４６が形成された第２光学調整層６０の面上には、表示領域１２および周辺領域１４の双方にわたって共通電極ＥＣが形成される。共通電極ＥＣは、図２に示すように、発光素子４５の陰極として機能する。図３に示すように、有機層４６のうち、画素分離層６５の開口部６５Ａの内側にて第１画素電極Ｅ1と共通電極ＥＣとに挟まれた領域が発光領域として発光する。すなわち、開口部６５Ａの内側において第１画素電極Ｅ1と有機層４６と共通電極ＥＣとが積層された部分が発光素子４５として機能する。以上説明したように、画素分離層６５は、各画素Ｐにおける発光素子４５の平面形状や寸法を規定する。

第１実施形態の発光装置１００は、発光素子４５が高精細に配置された表示装置、いわゆるマイクロディスプレイを構成する。例えば１個の発光素子４５の面積（１個の開口部６５Ａの面積）は４０μｍ²以下に設定されている。Ｘ方向に相互に隣り合う各発光素子４５のピッチは５μｍ以下に設定されている。発光素子４５間の間隔は１〜２μｍの範囲に設定されている。後述するように、発光素子を構成する有機層の膜厚は１００〜１３０ｎｍ程度である。したがって、発光素子４５間の間隔、すなわち、隣り合う画素領域間の間隔は、有機層の膜厚の２０倍以下程度である。

共通電極ＥＣのうち、周辺領域１４内に位置する部分は、図３に示すように、画素分離層６５の開口部６５Bを介して導通用電極６３に導通する。周辺領域１４のうち、導通用電極６３と共通電極ＥＣとが導通する領域やその外側の領域には有機層４６は形成されない。すなわち、表示領域１２および周辺領域１４の双方にわたる共通電極ＥＣは、周辺領域１４内の導通用電極６３と保護導電層５８とを介して第２電源導電体４２に導通する。したがって、実装端子３８２に供給される低電位側の電源電位ＶCTは、導電部５６、第２電源導電体４２、保護導電層５８、および導通用電極６３を介して共通電極ＥＣに供給される。

共通電極ＥＣは、表面に到達した光の一部を透過するとともに残りを反射する性質（半透過反射性）を有する半透過反射層として機能する。半透過反射性の共通電極ＥＣは、例えば銀やマグネシウムを含有する合金等の光反射性の導電材料を充分に薄い膜厚に形成することで実現できる。有機層４６からの放射光は、第１電源導電体４１と共通電極ＥＣとの間で往復し、特定の共振波長の成分が選択的に増幅された上で、共通電極ＥＣを透過して観察側（基板１０とは反対側）に射出される。すなわち、反射層として機能する第１電源導電体４１と半透過反射層として機能する共通電極ＥＣとの間で、有機層４６からの射出光を共振させる共振器構造が形成される。第１光学調整層ＬFおよび第２光学調整層６０は、共振器構造の共振波長（表示色）を画素Ｐの表示色毎に個別に設定するための要素である。具体的には、共振構造を構成する第１電源導電体４１と共通電極ＥＣとの間の光路長（光学的距離）を第１光学調整層ＬFおよび第２光学調整層６０の膜厚に応じて適宜に調整することにより、各画素Ｐの射出光の共振波長が表示色毎に設定される。

図３に示すように、共通電極ＥＣの面上には、表示領域１２および周辺領域１４にわたる封止層７０が形成される。封止層７０は、基板１０上に形成された各構成要素を封止することにより、外気や水分の侵入を防止する光透過性を有する膜体である。封止層７０は、無機材料や有機材料の単層または複数層で形成される。図３に示すように、封止層７０は実装領域１６には形成されておらず、実装領域１６においては各実装端子３８が露出する。

図８は、隣り合う２個の画素領域を示す断面図である。なお、図８では、第１電源導電体４１よりも上層側の構成を拡大して示している。以下、説明の都合上、図８における左側の画素領域を第１画素領域ＰＸ１、右側の画素領域を第２画素領域ＰＸ２とし、左側の画素領域の画素電極を第１画素電極Ｅ１、右側の画素領域の画素電極を第２画素電極Ｅ２とする。

第１電源導電体４１は、第１画素領域ＰＸ１から第２画素領域ＰＸ２にわたって設けられている。具体的には、第１電源導電体４１は、第１光学調整層ＬFおよび第２光学調整層６０を介して第１画素電極Ｅ１の下層側、第２画素電極Ｅ２の下層側、第１画素電極Ｅ１と第２画素電極Ｅ２とに挟まれた領域の下層側に設けられている。画素分離層６５は、第２光学調整層６０の上面のうち、第１画素電極Ｅ１と第２画素電極Ｅ２とに挟まれた領域に設けられている。

図３では図示を省略したが、有機層４６は、下層側から上層側に向けて正孔注入層４７、発光層４８、電子注入層４９を有している。さらに、有機層４６は、図示しない正孔輸送層、電子輸送層を有していてもよい。したがって、正孔注入層４７は、第１画素電極Ｅ１の上面、第２画素電極Ｅ２の上面、および画素分離層６５を覆うように設けられる。

図８において、以下の３つの構成に着目する。
（１）正孔注入層４７は、正孔注入性（正孔輸送性）を有する材料で構成されている。
（２）第１画素電極Ｅ１および第２画素電極Ｅ２は、正孔注入層４７に接するように互いに間隔をおいて設けられている。
（３）第１電源導電体４１は、画素分離層６５、第１光学調整層ＬF、および第２光学調整層６０を介して、正孔注入層４７のうちの第１画素電極Ｅ１と第２画素電極Ｅ２との挟まれた領域と対向している。

（１）〜（３）の構成に着目したとき、第１画素領域ＰＸ１から第２画素領域ＰＸ２にわたる部分の構成は、第１電源導電体４１をゲート、第１画素電極Ｅ１および第２画素電極Ｅ２のいずれか一方をソース、他方をドレインと考えると、正孔をキャリアとするトランジスター、いわゆるＰチャネルトランジスターと仮想的に見立てることができる。以下、このＴＦＴを仮想ＰチャネルＴＦＴと称する。

図９は、本実施形態におけるリーク電流低減の原理を説明するための図であり、第１画素領域ＰＸ１と第２画素領域ＰＸ２の２つの画素領域を示す等価回路図である。先に説明した図２では、１つの画素領域の等価回路図を示したが、図９では、図２の構成要素のうち、以降の説明に直接関与しない発光制御トランジスターＴEL、選択トランジスターＴSL、容量素子Ｃ等の図示は省略した。

第１画素領域ＰＸ１を相対的に高輝度で発光させ、第２画素領域ＰＸ２を相対的に低輝度で発光させると仮定する。このとき、第１画素電極Ｅ１に例えば５Ｖの電位を供給し、第２画素電極Ｅ２に例えば２Ｖの電位を供給する。図９に示すように、第１駆動トランジスターＴDR1は、ソースおよびドレインのいずれか一方が第１画素電極Ｅ１と電気的に接続され、他方が第１電源導電体４１と電気的に接続されている。同様に、第２駆動トランジスターＴDR2は、ソースおよびドレインのいずれか一方が第２画素電極Ｅ２と電気的に接続され、他方が第１電源導電体４１と電気的に接続されている。本実施形態の第１駆動トランジスターＴDR1は特許請求の範囲の第１トランジスターに対応し、第２駆動トランジスターＴDR2は特許請求の範囲の第２トランジスターに対応する。

なお、第１画素電極Ｅ１と第１電源導電体４１との間の電流経路に接続される素子は、第１駆動トランジスターＴDR1のみでなくてもよく、他のトランジスター（例えば上述の発光制御トランジスターＴEL、選択トランジスターＴSL）、抵抗、ダイオード、容量素子などが含まれていてもよい。したがって、第１駆動トランジスターＴDR1が第１画素電極Ｅ１と第１電源導電体４１との間に電気的に接続された状態とは、上記の他の素子を備えた構成も含まれる。第２駆動トランジスターＴDR2についても同様である。

第１画素電極Ｅ１の電位Ｖ１が５Ｖ、第２画素電極Ｅ２の電位Ｖ２が２Ｖである場合、第１駆動トランジスターＴDR1、第２駆動トランジスターＴDR2それぞれによる電圧降下分を考慮すると、第１電源導電体４１の電位ＶELは少なくとも５Ｖよりも高い必要がある。換言すると、第１電源導電体４１の電位ＶELは、第１画素電極Ｅ１の電位Ｖ１および第２画素電極Ｅ２の電位Ｖ２よりも常に高い関係にある。すなわち、ＶEL＞Ｖ１＞Ｖ２の関係を満たす。

一般に、ＰチャネルＴＦＴは、ゲートの電位がソースおよびドレインの電位よりも高いとき、オフ状態となる。なお、ここで言う「電位が高い」とは、絶対値が大きい正電位という意味である。すると、図９の仮想ＰチャネルＴＦＴ８０は、第１電源導電体４１（ゲート）の電位が５Ｖよりも高く、第１画素電極Ｅ１（ソースおよびドレインのいずれか一方）の電位が５Ｖ、第２画素電極Ｅ２（ソースおよびドレインのいずれか他方）の電位が２Ｖであるから、オフ状態となる。これにより、第１画素電極Ｅ１−第２画素電極Ｅ２間には電流が流れない。これにより、仮想ＰチャネルＴＦＴ８０がないときと比べて、第１画素電極Ｅ１−第２画素電極Ｅ２間のリーク電流を低減することができる。

一般に、ＴＦＴのゲート絶縁膜の厚さは、電流経路となる半導体層の厚さよりも充分に薄い必要がある。ゲート絶縁膜を介してチャネル領域と対向したゲートの電位により、チャネル領域の電荷状態をコントロールする必要があるためである。本実施形態の仮想ＰチャネルＴＦＴ８０において、ゲート絶縁膜として機能する絶縁膜は、図８に示すように、第１光学調整層ＬF、第２光学調整層６０、および画素分離層６５の３層である。仮想ＰチャネルＴＦＴが有効に機能するためには、第１光学調整層ＬFの膜厚、第２光学調整層６０の膜厚、および画素分離層６５の膜厚の合計が、有機層４６の膜厚よりも薄いことが望ましい。

すなわち、第１光学調整層ＬF、第２光学調整層６０、および画素分離層６５を合わせた絶縁膜の膜厚をｔ、有機層の膜厚をｔoledとすると、ｔ＜ｔoledを満たすことが望ましい。具体例として、第１光学調整層ＬFおよび第２光学調整層６０の材料を窒化シリコン（ＳｉＮ）、画素分離層６５の材料を酸化シリコン（ＳｉＯ２）とする。第１光学調整層ＬFの膜厚を５０ｎｍ、第２光学調整層６０の膜厚を５０ｎｍ、画素分離層６５の膜厚を２０ｎｍ、有機層の膜厚を１３０ｎｍとする。この場合、絶縁膜の膜厚ｔが１２０ｎｍ（５０ｎｍ＋５０ｎｍ＋２０ｎｍ）、有機層４６の膜厚ｔoledが１３０ｎｍであるから、ｔ＜ｔoledを満たす。

さらに、有機層４６のうち、正孔注入層４７が実質的に仮想ＰチャネルＴＦＴ８０のチャネル領域として機能する。そのため、正孔注入層４７の膜厚をｔHILとすると、ｔ＜ｔHILを満たすことが望ましい。具体例として、正孔注入層４７の膜厚を５０ｎｍとしたとき、第１光学調整層ＬFの膜厚を１５ｎｍ、第２光学調整層６０の膜厚を１５ｎｍ、画素分離層６５の膜厚を１０ｎｍとすると、絶縁膜の膜厚ｔが４０ｎｍ（１５ｎｍ＋１５ｎｍ＋１０ｎｍ）、正孔注入層の膜厚ｔHILが５０ｎｍとなり、ｔ＜ｔHILを満たす。

発光装置におけるリーク電流対策としては、例えば正孔注入層の抵抗値を上げる、隣り合う画素領域間に絶縁のための溝を掘る、等の対策が従来から検討されてきた。しかしながら、正孔注入層の抵抗値を上げた場合、発光装置の駆動のために高電圧が必要となり、駆動電圧の低電圧化が難しくなる。隣り合う画素領域間に溝を掘った場合、画素の微細化が難しく、それに伴って封止が難しくなる。このように、それぞれの対策が問題点を有していた。

これに対して、本実施形態の発光装置１００においては、隣り合う画素電極Ｅ１，Ｅ２の上層側に正孔注入層４７が配置され、隣り合う画素電極Ｅ１，Ｅ２の下層側には第１光学調整層ＬF、第２光学調整層６０等の絶縁膜を介して第１電源導電体４１が配置され、第１電源導電体４１に発光素子駆動用の高電位が供給される。この構成は、隣り合う画素電極Ｅ１，Ｅ２間に仮想ＰチャネルＴＦＴ８０が接続され、その仮想ＰチャネルＴＦＴ８０がオフ状態となったことと等価になる。これにより、隣り合う画素電極Ｅ１，Ｅ２間の間隔が短くなっても、隣り合う画素電極Ｅ１，Ｅ２間のリーク電流を充分に低減することができる。条件によっては、本実施形態の発光装置１００によれば、上記の構成を持たない従来の発光装置に比べて、リーク電流の値を１／１００以下にまで低減できる。

［第２実施形態］
以下、本発明の第２実施形態について、図１０を用いて説明する。
第２実施形態の発光装置の基本構成は、第１実施形態の発光装置と同様であり、トップエミッション型の有機ＥＬ装置である。第２実施形態の発光装置は、画素毎に最適化した共振器構造を備えた点が第１実施形態の発光装置と異なる。
図１０は、第２実施形態の発光装置の断面図である。
図１０において、第１実施形態で用いた図３と共通の構成要素には同一の符号を付し、詳細な説明を省略する。

図１０の断面図において、左側の画素領域は青色画素領域ＰＸＢを示し、中央の画素領域は緑色画素領域ＰＸＧを示し、右側の画素領域は赤色画素領域ＰＸＲを示す。
第２実施形態の発光装置２００においては、複数の導電体の各々を、１層の金属層もしくは２〜３層の金属層の積層膜として図示する。第１電源導電体４１は、チタン（Ｔｉ）／ＡｌＣｕ（アルミニウム・銅合金）の積層膜で構成されている。第１実施形態と同様、第１電源導電体４１は、隣り合う画素領域にわたって形成されている。したがって、第１電源導電体４１は、画素電極Ｅ１の下方に位置するとともに、画素電極Ｅ１の外側にまで延びている。

青色画素領域ＰＸＢにおいては、第１光学調整層ＬFは、絶縁層ＬEの上面に第１電源導電体４１を覆うように形成されている。画素電極Ｅ１は、第１光学調整層ＬFの上面に形成されている。図１０の符号ＢＢで示した箇所は、隣り合う画素電極間の積層構造に対応する。符号ＢＢで示した箇所を見ると、第１光学調整層ＬFと画素分離層６５とは、第１電源導電体４１と有機層４６との間に位置する。したがって、第１実施形態で述べた仮想ＰチャネルＴＦＴのゲート絶縁膜は、第１光学調整層ＬFと画素分離層６５とにより構成される。

緑色画素領域ＰＸＧにおいては、第１光学調整層ＬFは、絶縁層ＬEの上面に第１電源導電体４１を覆うように形成されている。第３光学調整層６１は、第１光学調整層ＬFの上面に形成されている。画素電極Ｅ１は、第３光学調整層６１の上面に形成されている。図１０の符号ＧＧで示した箇所は、隣り合う画素電極間の積層構造に対応する。符号ＧＧで示した箇所を見ると、第１光学調整層ＬF、第３光学調整層６１、および画素分離層６５は、第１電源導電体４１と有機層４６との間に位置する。したがって、第１実施形態で述べた仮想ＰチャネルＴＦＴのゲート絶縁膜は、第１光学調整層ＬF、第３光学調整層６１、および画素分離層６５により構成される。

赤色画素領域ＰＸＲにおいては、第１光学調整層ＬFは、絶縁層ＬEの上面に第１電源導電体４１を覆うように形成されている。第２光学調整層６０は、第１光学調整層ＬFの上面に形成されている。第３光学調整層６１は、第２光学調整層６０の上面に形成されている。画素電極Ｅ１は、第３光学調整層６１の上面に形成されている。図１０の符号ＲＲで示した箇所は、隣り合う画素電極間の積層構造に対応する。符号ＲＲで示した箇所を見ると、第１光学調整層ＬF、第２光学調整層６０、第３光学調整層６１、および画素分離層６５は、第１電源導電体４１と有機層４６との間に位置する。したがって、第１実施形態で述べた仮想ＰチャネルＴＦＴのゲート絶縁膜は、第１光学調整層ＬF、第２光学調整層６０、第３光学調整層６１、および画素分離層６５により構成される。

第２実施形態においても、仮想ＰチャネルＴＦＴのゲート絶縁膜として機能する絶縁膜の膜厚は、有機層４６の膜厚よりも薄いことが望ましい。第２実施形態の場合、画素領域によってゲート絶縁膜を構成する絶縁膜が異なるため、膜厚の関係も画素領域毎に考慮する必要がある。

具体例として、第１光学調整層ＬFの膜厚を５０ｎｍ、第２光学調整層６０の膜厚を５０ｎｍ、第３光学調整層６１の膜厚を５０ｎｍ、画素分離層６５の膜厚を２０ｎｍ、有機層の膜厚を１３０ｎｍとする。
この場合、青色画素領域ＰＸＢでは、ゲート絶縁膜が第１光学調整層ＬFと画素分離層６５とから構成されるため、絶縁膜の膜厚ｔが７０ｎｍ（５０ｎｍ＋２０ｎｍ）、有機層４６の膜厚ｔoledが１３０ｎｍであり、ｔ＜ｔoledを満たす。

緑色画素領域ＰＸＧでは、ゲート絶縁膜が第１光学調整層ＬF、第３光学調整層６１、および画素分離層６５から構成されるため、絶縁膜の膜厚ｔが１２０ｎｍ（５０ｎｍ＋５０ｎｍ＋２０ｎｍ）、有機層４６の膜厚ｔoledが１３０ｎｍであり、ｔ＜ｔoledを満たす。

赤色画素領域ＰＸＲでは、ゲート絶縁膜が第１光学調整層ＬF、第２光学調整層６０、第３光学調整層６１、および画素分離層６５から構成されるため、絶縁膜の膜厚ｔが１７０ｎｍ（５０ｎｍ＋５０ｎｍ＋５０ｎｍ＋２０ｎｍ）、有機層４６の膜厚ｔoledが１３０ｎｍであり、ｔ＜ｔoledを満たさない。ただし、赤色画素領域ＰＸＲの隣には青色画素領域ＰＸＢもしくは緑色画素領域ＰＸＧが存在し、これらの画素領域では上記の膜厚条件を満たすため、一部の画素領域で上記の膜厚条件を満たさなかったとしても、特に大きな問題とはならない。

本実施形態の発光装置２００においても、隣り合う画素電極間にできる仮想ＰチャネルＴＦＴがオフ状態となることにより、隣り合う画素電極間のリーク電流を充分に低減できる、という第１実施形態と同様の効果が得られる。また、各色の画素領域毎に最適な共振器長を有するカラー発光装置を実現することができる。

［第３実施形態］
以下、本発明の第３実施形態について、図１１を用いて説明する。
第３実施形態の発光装置は、第１実施形態、第２実施形態の発光装置と異なり、発光層からの光を基板側から射出させるボトムエミッション型の有機ＥＬ装置の一例である。
図１１は、第３実施形態の発光装置の断面図である。
図１１において、第１実施形態で用いた図８と共通の構成要素には同一の符号を付し、詳細な説明を省略する。

第３実施形態の発光装置３００においては、図１１に示すように、第１電源導電体５１は、第１画素電極Ｅ１および第２画素電極Ｅ２の下層側に、第１光学調整層ＬFおよび第２光学調整層６０を介して設けられている。第１電源導電体５１は、例えばアルミニウムや銀等を含有する光反射性の導電材料で形成される。ただし、第１、第２実施形態では、第１画素電極Ｅ１および第２画素電極Ｅ２の直下に第１電源導電体４１が配置されていたのに対し、本実施形態では、第１画素電極Ｅ１および第２画素電極Ｅ２の直下に第１電源導電体５１が配置されていない。換言すると、第１電源導電体５１は、第１画素電極Ｅ１および第２画素電極Ｅ２の直下にあたる箇所に開口部５１Ｈを有している。第１電源導電体５１に発光素子駆動用の高電位が供給される点は、第１、第２実施形態と同様である。

図３で示した各種トランジスター、容量素子、配線等の構成要素は、第１電源導電体５１の開口部５１Ｈを除く領域、すなわち、光透過領域以外の領域に配置される。共通電極ＥＣは、例えばアルミニウムや銀等を含有する光反射性の導電材料で形成される。したがって、発光層４８から発せられた光は、共通電極ＥＣで反射し、第１画素電極Ｅ１もしくは第２画素電極Ｅ２を透過し、第１電源導電体５１の開口部５１Ｈを通って基板側から射出される。

本実施形態の発光装置３００においても、隣り合う画素電極間にできる仮想ＰチャネルＴＦＴがオフ状態となることにより、隣り合う画素電極間のリーク電流を充分に低減できる、という第１、第２実施形態と同様の効果が得られる。

［第４実施形態］
以下、本発明の第４実施形態について、図１２を用いて説明する。
第４実施形態の発光装置は、第３実施形態の発光装置と同様、ボトムエミッション型の有機ＥＬ装置の一例である。
図１２は、第４実施形態の発光装置の断面図である。
図１２において、第１実施形態で用いた図８と共通の構成要素には同一の符号を付し、詳細な説明を省略する。

第４実施形態の発光装置４００においては、図１２に示すように、第１電源導電体８３は、光反射性材料で構成された第１導電体８１と、光透過性材料で構成された第２導電体８２と、を含んでいる。第１導電体８１は、例えばアルミニウムや銀等を含有する光反射性の導電材料で形成される。第２導電体８２は、ＩＴＯ等の光透過性の導電材料で形成される。第１導電体８１は、平面視で第１画素領域ＰＸ１と第２画素領域ＰＸ２との間の領域に設けられている。第２導電体８２は、平面視で第１画素領域ＰＸ１と第２画素領域ＰＸ２とにわたって設けられる。第２導電体８２は、第１画素電極Ｅ１と基板（図示略）との間および第２画素電極Ｅ２と基板との間に設けられ、第１光学調整層を貫通するコンタクトホール８４を介して第１導電体８１と電気的に接続される。第１電源導電体８３に発光素子駆動用の高電位が供給される点は、第１、第２実施形態と同様である。

図３で示した各種トランジスター、容量素子、配線等の構成要素は、第１導電体８１の下方の領域、すなわち、光透過領域以外の領域に配置される。共通電極ＥＣは、例えばアルミニウムや銀等を含有する光反射性の導電材料で形成される。したがって、発光層４８から発せられた光は、共通電極ＥＣで反射し、第１画素電極Ｅ１もしくは第２画素電極Ｅ２、第２導電体８２を順次透過して基板側から射出される。

本実施形態の発光装置４００においても、隣り合う画素電極間にできる仮想ＰチャネルＴＦＴがオフ状態となることにより、隣り合う画素電極間のリーク電流を充分に低減できる、という第１〜第３実施形態と同様の効果が得られる。また、第２導電体８２を構成するＩＴＯ等の光透過性材料は一般に抵抗率が高い。しかしながら、第２導電体８２が第１導電体８１に電気的に接続されていることにより、第１導電体８１が第２導電体８２の抵抗率を下げる役目を果たす。

［電子機器］
上述の各実施形態に例示した発光装置１００は、各種の電子機器の表示装置として好適に利用される。図１３には、各実施形態に例示した発光装置１００を利用した頭部装着型の表示装置９０（HMD：Head Mounted Display）が電子機器として例示されている。

表示装置９０は、人間の頭部に装着可能な電子機器であり、使用者の左眼に重なる透過部（レンズ）９２Lと、使用者の右眼に重なる透過部９２Rと、左眼用の発光装置１００Lおよびハーフミラー９４Lと、右眼用の発光装置１００Rおよびハーフミラー９４Rと、を備える。発光装置１００Lと発光装置１００Rとは、射出光が相互に反対の方向に進行するように配置される。左眼用のハーフミラー９４Lは、透過部９２Lの透過光を使用者の左眼側に透過させるとともに、発光装置１００Lからの射出光を使用者の左眼側に反射させる。同様に、右眼用のハーフミラー９４Rは、透過部９２Rの透過光を使用者の右眼側に透過させるとともに、発光装置１００Rからの射出光を使用者の右眼側に反射させる。

したがって、使用者は、透過部９２Lおよび透過部９２Rを介して観察される像と、各発光装置１００による表示画像と、を重畳した画像を知覚する。また、相互に視差が付与された立体視画像（左眼用画像および右眼用画像）を発光装置１００Lと発光装置１００Rとに表示させることで、使用者に表示画像の立体感を知覚させることが可能である。

なお、各実施形態の発光装置１００が適用される電子機器は、図１３の表示装置９０に限定されない。例えば、ビデオカメラやスチルカメラ等の撮像装置に利用される電子式ビューファインダー（EVF：Electronic View Finder）にも本発明の発光装置が好適に利用される。また、携帯電話機、携帯情報端末（スマートフォン）、テレビやパーソナルコンピューター等のモニター、カーナビゲーション装置等の各種の電子機器に本発明の発光装置を採用することが可能である。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。上記実施形態の発光装置における各種電極、配線、トランジスター、容量素子、絶縁膜等の構成材料、形状、配置、寸法や膜厚等の具体的な記載は一例に過ぎず、適宜変更が可能である。

１０…基板、４１，８３…第１電源導電体（導電体）、４６…有機層、４８…発光層、ＬF…第１光学調整層、６０…第２光学調整層、６１…第３光学調整層、６５…画素分離層、８１…第１導電体、８２…第２導電体、９０…表示装置（電子機器）、Ｅ１…第１画素電極、Ｅ２…第２画素電極、ＥＣ…共通電極、ＰＸ１…第１画素領域、ＰＸ２…第２画素領域、ＴDR1…第１駆動トランジスター（第１トランジスター）、ＴDR2…第２駆動トランジスター（第２トランジスター）。

Claims (10)

1. 基板と、
   前記基板の第１画素領域に設けられた第１画素電極と、
   前記基板の第２画素領域に設けられた第２画素電極と、
   前記第１画素電極および前記第２画素電極と平面視で少なくとも重なる発光層を含む有機層と、
   前記有機層の前記第１画素電極および前記第２画素電極が設けられた側と反対側に設けられ、前記第１画素電極および前記第２画素電極と平面視で少なくとも重なる共通電極と、
   前記第１画素電極および前記第２画素電極が設けられた層と前記基板との間の層に設けられた導電体と、
   前記第１画素電極と前記導電体とに電気的に接続された第１トランジスターと、
   前記第２画素電極と前記導電体とに電気的に接続された第２トランジスターと、
   前記導電体と前記有機層との間に設けられた絶縁膜と、を備え、
   前記導電体は、少なくとも前記第１画素領域から前記第２画素領域にわたって設けられたことを特徴とする発光装置。
2. 前記絶縁膜の膜厚は前記有機層の膜厚よりも薄いことを特徴とする請求項１に記載の発光装置。
3. 前記第１画素領域と前記第２画素領域との間隔は前記有機層の膜厚の２０倍以下であることを特徴とする請求項１または請求項２に記載の発光装置。
4. 前記発光層から発せられた光が前記共通電極側から射出されることを特徴とする請求項１から請求項３までのいずれか一項に記載の発光装置。
5. 前記導電体は、前記第１画素電極と前記基板との間および前記第２画素電極と前記基板との間に設けられ、光反射性材料で構成されることを特徴とする請求項４に記載の発光装置。
6. 前記発光層から発せられた光が前記基板側から射出されることを特徴とする請求項１から請求項３までのいずれか一項に記載の発光装置。
7. 前記導電体は、平面視で前記第１画素領域と前記第２画素領域との間に設けられた第１導電体と、前記第１画素電極と前記基板との間および前記第２画素電極と前記基板との間に設けられ、前記第１導電体に電気的に接続された光透過性材料で構成された第２導電体と、を含むことを特徴とする請求項６に記載の発光装置。
8. 前記導電体の電位をＶEL、前記第１画素電極の電位をＶ１、前記第２画素電極の電位をＶ２としたとき、ＶEL＞Ｖ１＞Ｖ２を満たすことを特徴とする請求項１から請求項７までのいずれか一項に記載の発光装置。
9. 前記絶縁膜は、前記第１画素電極と前記導電体との間および前記第２画素電極と前記導電体との間に設けられた光学調整層と、前記第１画素電極と前記第２画素電極とを電気的に分離する画素分離層と、を含むことを特徴とする請求項１から請求項８までのいずれか一項に記載の発光装置。
10. 請求項１から請求項９のいずれか一項に記載の発光装置を備えたことを特徴とする電子機器。

Images