JP2015038558A - Drive device, display device, electronic apparatus, and drive method - Google Patents
Drive device, display device, electronic apparatus, and drive method Download PDFInfo
- Publication number
- JP2015038558A JP2015038558A JP2013169558A JP2013169558A JP2015038558A JP 2015038558 A JP2015038558 A JP 2015038558A JP 2013169558 A JP2013169558 A JP 2013169558A JP 2013169558 A JP2013169558 A JP 2013169558A JP 2015038558 A JP2015038558 A JP 2015038558A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- frame
- subfield
- pixels
- subfield group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、サブフィールド駆動方式に関する。 The present invention relates to a subfield driving method.
液晶の駆動方式として、例えばサブフィールド駆動方式がある。サブフィールド駆動方式は、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドにおいては各画素に対して階調に応じてオン電圧又はオフ電圧を印加する。サブフィールド駆動方式を用いた発明としては、例えば、特許文献1に開示された電気光学装置がある。この電気光学装置においては、各サブフィールドの期間長が一定ではなく、長い期間長のサブフィールドと、短い期間長のサブフィールドとがある。
As a liquid crystal driving method, for example, there is a subfield driving method. In the subfield driving method, one field is divided into a plurality of subfields on the time axis, and in each subfield, an on voltage or an off voltage is applied to each pixel in accordance with the gradation. As an invention using the subfield driving method, for example, there is an electro-optical device disclosed in
ところで、1フィールドにおけるサブフィールドの数を増やせば、オン駆動とオフ駆動の期間を細かく制御して階調を細かく制御することも可能となる。しかしながら、サブフィールドの数を増やす場合、走査線の走査を速くする必要がある。高精細の電気光学装置においては走査線の数が多くなるため、全ての走査線を走査するのに時間が掛かり、サブフィールドの期間を短くするのが難しくなる。 By the way, if the number of subfields in one field is increased, it is possible to finely control the gradation by finely controlling the on-drive and off-drive periods. However, when increasing the number of subfields, it is necessary to speed up scanning of the scanning lines. In a high-definition electro-optical device, since the number of scanning lines increases, it takes time to scan all the scanning lines, and it becomes difficult to shorten the subfield period.
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、サブフィールドの数を抑えつつ階調性を向上することにある。 The present invention has been made in view of the above-described circumstances, and one of its purposes is to improve gradation while suppressing the number of subfields.
上記目的を達成するため、本発明に係る駆動装置は、画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置であって、奇数行奇数列の画素と偶数行偶数列の画素を第1画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第2画素とし、奇数フレームと偶数フレームの一方においては、前記第1画素のフレームを第1サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群とは異なる第2サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第1画素のフレームを前記第2サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群で構成し、階調レベルと、当該階調レベルとするときの前記第1サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第1ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第2サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第2ルックアップテーブルとを有し、フレームが前記第1サブフィールド群で構成される画素に対しては、前記第1サブフィールド群の各々を、前記第1ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第2サブフィールド群で構成される画素に対しては、前記第2サブフィールド群の各々を、前記第2ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動する。
この構成によれば、サブフィールドの数を抑えつつ階調性を向上することができる。
In order to achieve the above object, the driving apparatus according to the present invention comprises a frame of a unit period for driving a pixel by a plurality of subfields, and the subfields according to a gradation level designated for the pixels. A driving device for driving the pixels on or off every time, wherein the pixels in the odd rows and the odd columns and the pixels in the even rows and the even columns are the first pixels, and the pixels in the odd rows and the even columns are in the odd rows and the even columns. A pixel is a second pixel, and in one of an odd frame and an even frame, the frame of the first pixel is formed of a first subfield group, and the frame of the second pixel is different from the first subfield group. The second subfield group is composed of the second subfield group and the second pixel is composed of the second subfield group in the other of the odd frame and the even frame. An elementary frame is composed of the first subfield group, and a gradation level corresponds to a bit string that instructs on driving or off driving of each subfield of the first subfield group when the gradation level is set. A second look in which the first look-up table added is associated with a gradation level and a bit string that indicates on driving or off driving of each subfield of the second subfield group when the gradation level is set. For a pixel having an up table and a frame comprising the first subfield group, each of the first subfield group corresponds to the gradation level of the pixel in the first look-up table. For the pixels that are driven based on the attached bit string and whose frame is composed of the second subfield group, the second subfield is used. Each of the groups to be driven based on the bit string associated with the gradation level of the pixel in the second look-up table.
According to this configuration, it is possible to improve gradation while suppressing the number of subfields.
前記駆動装置においては、時間軸上で前記第1サブフィールド群の最長のサブフィールドの期間と、前記第2サブフィールド群の少なくとも2つのサブフィールドの期間とが重なる構成としてもよい。
この構成によれば、高階調側の階調性を向上させることができる。
The driving apparatus may be configured such that a period of the longest subfield of the first subfield group and a period of at least two subfields of the second subfield group overlap on the time axis.
According to this configuration, the gradation on the high gradation side can be improved.
前記駆動装置においては、時間軸上で前記第2サブフィールド群の最小のサブフィールドの期間と、前記第1サブフィールド群の少なくとも2つのサブフィールドの期間とが重なる構成としてもよい。
この構成によれば、低階調側の階調性を向上させることができる。
The driving apparatus may be configured such that a minimum subfield period of the second subfield group overlaps a period of at least two subfields of the first subfield group on the time axis.
According to this configuration, the gradation on the low gradation side can be improved.
前記駆動装置においては、前記第1サブフィールド群のサブフィールドの数と前記第2サブフィールド群のサブフィールドの数は、同じまたはいずれか一方が多い構成としてもよい。
この構成によれば、第1画素と第2画素との階調差を小さくすることができる。
In the driving apparatus, the number of subfields in the first subfield group and the number of subfields in the second subfield group may be the same or more.
According to this configuration, the gradation difference between the first pixel and the second pixel can be reduced.
前記駆動装置においては、第1サブフィールド群と第2サブフィールド群との間で期間長が同じサブフィールド同士は、時間軸上においてその期間が重なる構成としてもよい。
この構成によれば、第1画素と第2画素との階調差を小さくすることができる。
In the driving apparatus, subfields having the same period length between the first subfield group and the second subfield group may be configured such that the periods overlap on the time axis.
According to this configuration, the gradation difference between the first pixel and the second pixel can be reduced.
また、本発明に係る表示装置は、複数行複数列の画素と、前記画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置とを有し、前記駆動装置は、奇数行奇数列の画素と偶数行偶数列の画素を第1画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第2画素とし、奇数フレームと偶数フレームの一方においては、前記第1画素のフレームを第1サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群とは異なる第2サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第1画素のフレームを前記第2サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群で構成し、階調レベルと、当該階調レベルとするときの前記第1サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第1ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第2サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第2ルックアップテーブルとを有し、フレームが前記第1サブフィールド群で構成される画素に対しては、前記第1サブフィールド群の各々を、前記第1ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第2サブフィールド群で構成される画素に対しては、前記第2サブフィールド群の各々を、前記第2ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動する。
この構成によれば、サブフィールドの数を抑えつつ階調性を向上することができる。
The display device according to the present invention includes a plurality of rows and a plurality of columns of pixels and a frame of a unit period for driving the pixels as a plurality of subfields, and according to a gradation level specified for the pixels. A driving device that drives the pixels on or off for each subfield, wherein the driving device sets the pixels in the odd rows and the odd columns and the pixels in the even rows and the even columns as the first pixels, The pixels in the even columns and the pixels in the even rows and odd columns are the second pixels, and in one of the odd frames and the even frames, the frame of the first pixels is composed of the first subfield group and the frame of the second pixels. In the second subfield group different from the first subfield group, and in the other of the odd frame and the even frame, the frame of the first pixel in the second subfield group. In addition, the frame of the second pixel is configured by the first subfield group, and the gray level and the on-drive or off-drive of each subfield of the first subfield group when the gray level is set. A first look-up table in which a bit string to be instructed is associated; a gradation level; and a bit string instructing on driving or off driving of each subfield of the second subfield group when the gradation level is set. For a pixel having a second lookup table associated with the frame and the frame is composed of the first subfield group, each of the first subfield group is the pixel in the first lookup table. Is driven based on the bit string associated with the gradation level of the pixel, and the frame is composed of the second subfield group. , Each of the second subfield group, is driven based on the bit string associated with the gradation level of the pixel in the second look-up table.
According to this configuration, it is possible to improve gradation while suppressing the number of subfields.
なお、本発明は、駆動装置のほか、駆動方法や、当該表示装置を有する電子機器としても適用することが可能である。 Note that the present invention can be applied to a driving method and an electronic apparatus including the display device in addition to the driving device.
[実施形態]
図1は、本発明の実施形態に係る電子機器の一例であるプロジェクター2000の構成を示した図である。プロジェクター2000は、ハロゲンランプ等の白色光源となるランプユニット220を有する。ランプユニット220から射出された投射光は、第1マルチレンズ2303、第2マルチレンズ2304、偏光変換素子2305、重畳レンズ2306を通過し、2枚のダイクロイックミラー2301によって、R(赤)、G(緑)、B(青)の3原色に分離される。このうち、赤の光(R光)はミラー2302で反射された後、集光レンズ2308を介して表示パネル100Rに入射し、緑の光(G光)は、集光レンズ2308を介して表示パネル100Gに入射する。青の光(B光)は、3枚のレンズ2307を用いたリレーレンズ系とミラー2302とにより光路を変更された後、集光レンズ2308を介して表示パネル100Bに入射する。
[Embodiment]
FIG. 1 is a diagram illustrating a configuration of a
本実施形態に係る表示パネル100R、100G、100Bは、光を変調する液晶パネルである。表示パネル100R、100G、100Bは、後述するように、R、G、Bの各色に対応する映像信号Vidに基いてそれぞれ駆動される。これにより、表示パネル100R、100G、100Bには、映像信号Vidに対応した各色の画像が形成される。表示パネル100R、100G、100Bによってそれぞれ形成された画像、すなわち、変調光は、ダイクロイックプリズム240に3方向から入射する。そして、このダイクロイックプリズム240において、R光およびB光は90度に反射する一方、G光は直進する。したがって、各色の画像が合成された後、スクリーン3000には、投射レンズ250によってカラー画像が投射されることとなる。
The
なお、表示パネル100R、100G、100Bには、ダイクロイックミラー2301によって分離された、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、表示パネル100R、100Bの透過像は、ダイクロイックプリズム240により反射した後に投射されるのに対し、表示パネル100Gの透過像はそのまま投射されるので、表示パネル100R、100Bによる水平走査方向は、表示パネル100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
Note that light corresponding to each of the R color, the G color, and the B color separated by the
図2は、表示パネル100R、100G、100Bを駆動する駆動装置10の構成を示したブロック図である。駆動装置10は、タイミング制御回路11、画質調整部12、SFコード変換部13、メモリー制御部14、メモリー15、第1LUT(Look Up Table)31および第2LUT32を有する。なお、表示パネル100R、100G、100Bは、各々同じ構成であるため、以下の説明において特にそれぞれを区別する必要のない場合には、表示パネル100と記す。本実施形態においては、駆動装置10で表示パネル100を駆動して映像を表示するため、駆動装置10と表示パネル100とで表示装置が構成されることとなる。
FIG. 2 is a block diagram illustrating a configuration of the
駆動装置10には、図示省略した上位回路から映像信号Vidおよび同期信号Syncが供給される。映像信号Vidは、画像を3つの原色(赤(R)色、緑(G)色、青(B)色の三成分)で表す信号である。映像信号Vidは、画像における各画素の階調レベルをR、G、Bの色毎にそれぞれ規定する。なお、映像信号Vidは、同期信号Syncに含まれる垂直走査信号、水平走査信号などにしたがって走査される画素の順で供給される。
The driving
タイミング制御回路11は、同期信号Syncに基づいて各部を制御する。
画質調整部12は、映像信号Vidで規定される画像の明るさおよび色合いなどを、表示パネル100の表示特性、図示省略した各種操作子を用いて設定された内容に合わせて前処理するとともに、前処理により得られた映像信号Daを出力する。なお、この例において、上位回路から供給される映像信号Vidは、アナログ信号でもあってもよいし、デジタル信号でもあってもよいが、アナログ信号であれば、画質調整部12によってデジタル信号に変換される。なお、この例においては、映像信号Daを8ビットとして、各画素において表現すべき階調レベルを十進値で、最も暗い「0」から最も明るい「255」まで「1」刻みで256段階の階調レベルを指定している。
The
The image
図3は、本実施形態における第1LUT31と第2LUT32を説明する図である。図3の(a)は第1LUT31を示し、図3の(b)は第2LUT32を示している。第1LUT31と第2LUT32は、階調レベル毎に当該階調レベルに対応したビット列を記憶している。具体的には、第1LUT31および第2LUT32においては、0から255までの階調レベルの各々に対応付けて、ビットc1、c2、・・・、c20の20ビットを記憶している。各ビットはサブフィールドにおける画素の駆動内容を示し、オンに駆動(オン駆動)するサブフィールドを「1」、オフに駆動(オフ駆動)するサブフィールドを「0」として示している。ここで前半のビットc1からc10の10ビットは、後述する1フレーム中の第1、第3ブロックにおけるサブフィールドsf1〜sf10の画素110の駆動内容を表し、後半のビットc11からc20は、第2、第4ブロックにおけるサブフィールドsf1〜sf10の画素110の駆動内容を表している。
FIG. 3 is a diagram illustrating the first LUT 31 and the second LUT 32 according to the present embodiment. FIG. 3A shows the first LUT 31, and FIG. 3B shows the second LUT 32. The first LUT 31 and the second LUT 32 store a bit string corresponding to the gradation level for each gradation level. Specifically, in the first LUT 31 and the second LUT 32, 20 bits of bits c1, c2,..., C20 are stored in association with each of the gradation levels from 0 to 255. Each bit indicates the driving content of the pixel in the subfield, and the subfield that is driven on (on drive) is “1”, and the subfield that is driven off (off drive) is “0”. Here, the first 10 bits c1 to c10 represent the driving contents of the
なお、第1LUT31を参照して得られたビットc1〜c20で画素を駆動する場合と、第2LUT32を参照して得られたビットc1〜c20で画素を駆動する場合とでは、後述するようにサブフィールドsf1〜sf10の期間長が異なるため、第1LUT31と第2LUT32の内容は、同じ階調レベルであっても、ビットc1〜c20の値が異なる場合がある。 In addition, in the case where the pixel is driven with the bits c1 to c20 obtained with reference to the first LUT 31, and the case where the pixel is driven with the bits c1 to c20 obtained with reference to the second LUT 32, as described later, Since the field lengths of the fields sf1 to sf10 are different, the contents of the first LUT 31 and the second LUT 32 may have different values of the bits c1 to c20 even if they have the same gradation level.
SFコード変換部13は、第1LUT31および第2LUT32を参照して、映像信号Daの階調レベルを、R成分、G成分、B成分の色毎にSFコードScr、Scg、Scbに変換して出力するものである。SFコード変換部13は、画素毎に第1LUT31および第2LUT32のいずれか一方を参照する。このSFコードScr、Scg、Scbは、ビットc1〜c20の20ビットのブロックを2回繰り返した40ビットで構成される。すなわち、SFコードは、1フレームを40のサブフィールドに分割した各サブフィールドにおける画素の駆動内容を示している。なお、この例においては、後述するように、液晶素子120は、ノーマリーブラックとする。したがって、オンに駆動するサブフィールドは明状態となり、オフに駆動するサブフィールドは暗状態となる。
The SF
メモリー制御部14は、タイミング制御回路11により制御され、SFコードScr、Scg、Scbをメモリー15に書きこむ。また、メモリー制御部14は、タイミング制御回路11により制御され、メモリー15に記憶されたSFコードScr、Scg、Scbを読み出し、読み出したSFコードの複数ビットのうち、表示パネル100における駆動タイミング(サブフィールド)に対応するビットをSFビットSbr、Sbg、Sbbとして出力する。例えば、表示パネル100における駆動タイミングが13番目のサブフィールドの場合、出力するSFビットは、ビットc13となる。
The
図4は、実施形態における表示パネル100Rの構成を示した図である。表示パネル100Rは、アクティブ・マトリクス型で透過型の液晶表示パネルである。図4に示したように、表示パネル100Rには、複数行の走査線112が図において一方向に延在するように設けられ、また、複数列のデータ線114が走査線112と交差する方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。そして、複数行の走査線112と複数列のデータ線114との交点のそれぞれに対応して、画素110がそれぞれ配列している。したがって、画素110が複数行複数列でマトリクス状に配列することになる。
なお、本実施形態においては、奇数行奇数列の画素110と偶数行偶数列の画素110とを画素A(第1画素)としており、偶数行奇数列の画素110と奇数行偶数列の画素110とを画素B(第2画素)としている。データ線駆動回路140側から見て奇数行の走査線112には、当該走査線112に隣り合う画素Aが接続されており、偶数行の走査線112には、当該走査線112に隣り合う画素Bが接続されている。
FIG. 4 is a diagram illustrating a configuration of the
In this embodiment, the odd-numbered and odd-numbered
表示パネル100Rには、データ線駆動回路140と、第1走査線駆動回路131及び第2走査線駆動回路132が設けられている。第1走査線駆動回路131は、画素Aに接続されている走査線112(データ線駆動回路140から見て奇数行の走査線112)のそれぞれに走査信号を供給し、第2走査線駆動回路132は、画素Bに接続されている走査線112(データ線駆動回路140から見て偶数行の走査線112)のそれぞれに走査信号を供給する。
この例においては、第1走査線駆動回路131は、タイミング制御回路11から供給される制御信号Yct1によって走査線112を1、3、…、m−1行目という順番で選択するとともに、選択した走査線112への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線112への走査信号を非選択電圧とする。また、第2走査線駆動回路132は、タイミング制御回路11から供給される制御信号Yct2によって走査線112を2、4、…、m行目という順番で選択するとともに、選択した走査線112への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線112への走査信号を非選択電圧とする。なお、図4においては、1、2、3、…、m行目の走査線112に供給される走査信号をそれぞれG1、G2、G3、・・・Gmと表記している。
The
In this example, the first scanning
データ線駆動回路140は、タイミング制御回路11から供給される制御信号Xctにしたがって、1〜n列目のデータ線114の各々にそれぞれデータ信号を供給する。データ線駆動回路140は、メモリー制御部14から供給されるSFビットSbrに応じたデータ信号を供給する。なお、図4において、1、2、3、…、n列目のデータ線114に供給されるデータ信号を、それぞれd1、d2、d3、…dnと表記している。
The data line driving
なお、同様な構成である表示パネル100G、100Bについては、供給される信号が異なるだけであり、他の構成は同じである。表示パネル100Gのデータ線駆動回路140は、メモリー制御部14からSFビットSbgが供給され、SFビットSbgに応じたデータ信号を供給する。また、表示パネル100Bのデータ線駆動回路140は、メモリー制御部14からSFビットSbbが供給され、SFビットSbbに応じたデータ信号を供給する。
Note that the
図5は、実施形態における画素110の等価回路を説明する図である。なお、図5においては、複数行複数列の画素のうちの2行2列の画素を示しており、図5に示されている1行1列目と2行2列目の画素110は画素Aであり、2行1列目と1行2列目の画素110は画素Bである。画素110は、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120と、走査線112に選択電圧が印加されたときにデータ線114と画素電極118との間で導通状態となり、非選択電圧が印加されたときに非導通状態となる薄膜トランジスター(Thin Film Transistor:以下単に「TFT」と表記する)116とを有する構成である。コモン電極108は各画素にわたって共通であり、駆動装置10に含まれる図示省略した回路によって電圧LCcomが印加される。また、画素110では、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。この補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。駆動装置10に含まれる図示省略した回路によって、容量線115は時間的に一定の電圧に保たれている。
FIG. 5 is a diagram illustrating an equivalent circuit of the
このような構成において、画素110では、走査線112に選択電圧が印加されたときにTFT116が導通状態になって、データ線114に供給されたデータ信号の電圧が画素電極118に印加される。一方、走査線112への選択電圧の印加が終了して非選択電圧が印加されたときにTFT116が非導通状態になるが、液晶素子120は、TFT116の導通状態であったときに画素電極118に印加されたデータ信号の電圧を、その容量性によって走査線112に選択電圧が再び印加されるまで保持する。
In such a configuration, in the
ところで、画素110はオンまたはオフのいずれかで駆動されるため、データ信号は、SFビットの「1」に応じたオンレベル、または「0」に応じたオフレベルのいずれかとなる。この例においては、液晶素子120がノーマリーブラックである。そのため、オンレベルとは、液晶素子120に電圧(例えば5V)を印加して明状態にさせるデータ信号をいい、オフレベルとは、液晶素子120に電圧を印加しないで(または、印加電圧をゼロ近傍とする電圧を印加して)暗状態にさせるデータ信号をいう。
この例においては、液晶素子120を交流駆動するため、オンレベルは、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との2種類が必要となる。なお、交流駆動しない場合には、一方の極性のみでよい。一方、オフレベルは、液晶素子120に電圧を印加しないのであれば、コモン電極108に印加される電圧LCcomの1種類であり、極性に無関係である。液晶素子120を交流駆動し、印加電圧をゼロ近傍とする電圧を印加するのであれば、振幅中心電圧に対して正極性と、負極性との2種類が必要となる。なお、交流駆動しない場合には、一方の極性のみでよい。
Incidentally, since the
In this example, since the
なお、本説明において、走査信号やデータ信号の電圧については、図示省略した接地電位GNDを電圧ゼロの基準としている。ただし、液晶素子120の印加電圧については、コモン電極108の電圧LCcomと画素電極118との電位差とする。また、コモン電極108に印加される電圧LCcomは、上記振幅中心電圧と同電圧と考えてよい。ただし、nチャネル型のTFT116のオフリーク等を考慮して、電圧LCcomを振幅中心電圧よりも低位となるように調整されることがある。
In this description, for the voltages of the scanning signal and the data signal, the ground potential GND (not shown) is used as a reference of zero voltage. However, the voltage applied to the
次に、本実施形態におけるサブフィールド駆動について説明する。本実施形態においては、画素を駆動する単位期間である1フレームを時間軸上で第1ブロック〜第4ブロックに分割し、各ブロックを、各々重み付けされた10個のサブフィールドにそれぞれ分割している。以下、1フレーム中の各ブロックを期間の最初から第1ブロック、第2ブロック、第3ブロック、第4ブロックという。本実施形態では、一つのブロックが10個のサブフィールドによって構成されることになるので、これらの10個のサブフィールドを区別するため、時間的な順序でサブフィールドsf1〜sf10と表記する。 Next, subfield driving in this embodiment will be described. In the present embodiment, one frame, which is a unit period for driving a pixel, is divided into a first block to a fourth block on the time axis, and each block is divided into 10 weighted subfields. Yes. Hereinafter, each block in one frame is referred to as a first block, a second block, a third block, and a fourth block from the beginning of the period. In this embodiment, since one block is composed of ten subfields, these ten subfields are expressed as subfields sf1 to sf10 in temporal order in order to distinguish them.
図6は、サブフィールドsf1〜sf10の期間長を示した図である。なお、本実施形態では、第1LUT31で得られたSFビットで画素110を駆動する場合と、第2LUT32で得られたSFビットで画素110を駆動する場合とで、サブフィールドsf1〜sf10の期間長が異なる。図6の(a)は、第1LUT31で得られたSFビットで画素110を駆動する場合のサブフィールドsf1〜sf10(第1サブフィールド群)の期間長を示したものであり、図6の(b)は、第2LUT32で得られたSFビットで画素110を駆動する場合のサブフィールドsf1〜sf10(第2サブフィールド群)の期間長を示したものである。
サブフィールドsf1〜sf10は、各々期間長(重み)が異なっており、本実施形態においては、時間軸上で後になるにつれて期間長が短くなっている。図6の(a)の場合、最大の期間長のサブフィールドsf1は、図6の(b)の場合の最大の期間長のサブフィールドsf1より、その期間長が長くなっており、図6の(b)の場合のサブフィールドsf1,sf2の期間と時間軸上でその期間が重なる。また、図6の(b)の場合、最小の期間長のサブフィールドsf10は、図6の(a)の場合の最小の期間長のサブフィールドsf10の期間長より、その期間長が長くなっており、図6の(a)の場合のサブフィールドsf9,sf10の期間と時間軸上でその期間が重なる。
FIG. 6 is a diagram showing the period lengths of the subfields sf1 to sf10. In the present embodiment, the period length of the subfields sf1 to sf10 is determined when the
The subfields sf1 to sf10 have different period lengths (weights), and in the present embodiment, the period lengths become shorter as they become later on the time axis. In the case of FIG. 6A, the maximum period length subfield sf1 is longer than the maximum period length subfield sf1 in the case of FIG. The period of the subfields sf1 and sf2 in the case of (b) overlaps the period on the time axis. In the case of FIG. 6B, the subfield sf10 having the minimum period length is longer than the period length of the subfield sf10 having the minimum period length in the case of FIG. Thus, the periods of the subfields sf9 and sf10 in the case of FIG. 6A overlap with the periods on the time axis.
なお、図6の(a)の場合のサブフィールドsf2と図6の(b)の場合のサブフィールドsf3とは、その期間長が同じとなっている。また、図6の(a)の場合のサブフィールドsf3と図6の(b)の場合のサブフィールドsf4もその期間長が同じとなっており、図6の(a)の場合のサブフィールドsf4と図6の(b)の場合のサブフィールドsf5もその期間長が同じとなっており、図6の(a)の場合のサブフィールドsf5と図6の(b)の場合のサブフィールドsf6もその期間長が同じとなっている。また、図6の(a)の場合のサブフィールドsf6と図6の(b)の場合のサブフィールドsf7もその期間長が同じとなっており、図6の(a)の場合のサブフィールドsf7と図6の(b)の場合のサブフィールドsf8もその期間長が同じとなっており、図6の(a)の場合のサブフィールドsf8と図6の(b)の場合のサブフィールドsf9もその期間長が同じとなっている。
第1サブフィールド群のサブフィールドsf2〜sf8と、第2サブフィールド群のサブフィールドsf3〜sf9との間では、期間長が同じサブフィールド同士は、その期間が重なっている。
The subfield sf2 in the case of FIG. 6A and the subfield sf3 in the case of FIG. 6B have the same period length. Also, the subfield sf3 in the case of FIG. 6A and the subfield sf4 in the case of FIG. 6B have the same length, and the subfield sf4 in the case of FIG. And the subfield sf5 in the case of FIG. 6B has the same period length, and the subfield sf5 in the case of FIG. 6A and the subfield sf6 in the case of FIG. The period length is the same. Further, the subfield sf6 in the case of FIG. 6A and the subfield sf7 in the case of FIG. 6B have the same length, and the subfield sf7 in the case of FIG. And the subfield sf8 in the case of FIG. 6B has the same length, and the subfield sf8 in the case of FIG. 6A and the subfield sf9 in the case of FIG. The period length is the same.
Between the subfields sf2 to sf8 of the first subfield group and the subfields sf3 to sf9 of the second subfield group, the subfields having the same period length overlap with each other.
図7は、本実施形態において表示パネル100に供給される信号を説明する図である。ここでは、供給される信号のうち、制御信号Yctに含まれる垂直同期信号Vs、スタートパルスDy1、スタートパルスDy2、制御信号Xctに含まれる極性指定信号Frpについて説明する。なお、図7においては、走査線の1〜m行を縦軸にとり、時間を横軸としたときに、選択される走査線の時間的推移も示している。選択される走査線の時間的推移は、簡略的に表記するため、図7においては右下がりの実線で示している。 FIG. 7 is a diagram illustrating signals supplied to the display panel 100 in the present embodiment. Here, among the supplied signals, the vertical synchronization signal Vs included in the control signal Yct, the start pulse Dy1, the start pulse Dy2, and the polarity designation signal Frp included in the control signal Xct will be described. In FIG. 7, the temporal transition of the selected scanning line is also shown when the vertical axis is 1 to m lines of the scanning line and the time is the horizontal axis. For the sake of simplicity, the temporal transition of the selected scanning line is indicated by a solid line descending to the right in FIG.
図7に示したように、垂直同期信号Vsは、表示の単位期間である1フレームを規定する信号である。この例においては、1フレームは16.67ms(60Hz)に相当する。極性指定信号Frpは、液晶素子120を交流駆動するときのオンレベルを正極性とする期間と負極性とする期間を規定する信号である。この極性指定信号Frpにより、1フレームの前半が正極性の期間、後半が負極性の期間として規定される。これにより液晶素子120に印加される電圧の極性バランスをとることができる。
As shown in FIG. 7, the vertical synchronization signal Vs is a signal that defines one frame that is a unit period of display. In this example, one frame corresponds to 16.67 ms (60 Hz). The polarity designation signal Frp is a signal that defines a period in which the on level when the
スタートパルスDy1とスタートパルスDy2は、各サブフィールドの期間を規定する信号である。なお、スタートパルスDy1は、第1LUT31から得られたSFビットで駆動される画素110の各サブフィールドの期間を規定する信号であり、スタートパルスDy2は、第2LUT32から得られたSFビットで駆動される画素110の各サブフィールドの期間を規定する信号である。スタートパルスDy1,Dy2は、この例においては、1つのブロックで10個のパルスがあり、1フレームでは40個のパルスとなる。したがって、1フレームは40のサブフィールドに分割されている。スタートパルスDyにおける各ブロックの10個のパルスは、各間隔がサブフィールドの期間を示している。
The start pulse Dy1 and the start pulse Dy2 are signals that define the period of each subfield. The start pulse Dy1 is a signal that defines the period of each subfield of the
スタートパルスDy1とスタートパルスDy2は、第1走査線駆動回路131が1,3,…,m−1行目の走査線112を走査している期間と、第2走査線駆動回路132が2,4,…,m行目の走査線112を走査している期間とが重ならないように、各サブフィールドの期間(スタートパルスの間隔)と、走査線の走査時間が調整されている。なお、各画素におけるサブフィールドのオン駆動(オンレベルの駆動電圧を印加)またはオフ駆動(オフレベルの駆動電圧を印加)は、走査線の選択時になされる。そのため、厳密にいえば、各画素における1フレーム(および各サブフィールド)のタイミングは、時間的にみて走査線毎に異なる。
The start pulse Dy1 and the start pulse Dy2 are generated when the first scanning
上述したように、画素110においては、走査線112が選択されたときに画素電極118に印加されるオンレベル又はオフレベルは、走査線112が再び選択されるまで保持される。したがって、画素110を、あるサブフィールドに応じた期間だけオン駆動又はオフ駆動の状態にさせるためには、走査線112を選択して、液晶素子120にSFビットに応じた(データ信号の)オンレベル又はオフレベルを書き込んでから、再び当該走査線112を選択するまでの期間を、当該サブフィールドに応じた期間とすれば良いことになる。
As described above, in the
次に、本実施形態において画素110を駆動するときの動作について説明する。
まず、画質調整部12は、供給された映像信号Vidに前処理を施して得られた映像信号DaをSFコード変換部13へ供給する。SFコード変換部13は、画質調整部12から供給される映像信号DaをSFコードに変換する。このとき、SFコード変換部13は、映像信号Daのフレームが奇数フレームである場合、画素Aの階調レベルについては、第1LUT31を参照してSFコードに変換し、画素Bの階調レベルについては、第2LUT32を参照してSFコードに変換する。そして、SFコード変換部13は、各色に対応して映像信号Daを変換したSFコードScr、Scg、Scbをメモリー制御部14に供給する。メモリー制御部14は、供給されるSFコードScr、Scg、Scbをメモリー15に書き込む。
Next, an operation when driving the
First, the image
一方、タイミング制御回路11は、入力される同期信号Syncに基づいて、制御信号Xct、Yct1、Yct2を表示パネル100R、100G、100Bに供給する。映像信号のフレームが奇数フレームである場合、制御信号Yct1には、垂直同期信号Vsync、スタートパルスDy1およびスタートパルスDy1を転送するためのクロック信号が含まれる。第1走査線駆動回路131は、供給される制御信号Yct1に含まれている上記クロック信号にしたがってスタートパルスDy1を転送するなどにより走査信号G1、G3、・・・、Gm−1を出力する。これにより、画素Aに接続されている各走査線112は、スタートパルスDy1によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
On the other hand, the
また、映像信号のフレームが奇数フレームである場合、制御信号Yct2には、垂直同期信号Vsync、スタートパルスDy2およびスタートパルスDy2を転送するためのクロック信号が含まれる。第2走査線駆動回路132は、供給される制御信号Yct2に含まれている上記クロック信号にしたがってスタートパルスDy2を転送するなどにより走査信号G2、G4、・・・、Gmを出力する。これにより、画素Bに接続されている各走査線112は、スタートパルスDy2によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
When the frame of the video signal is an odd frame, the control signal Yct2 includes a clock signal for transferring the vertical synchronization signal Vsync, the start pulse Dy2, and the start pulse Dy2. The second scanning
データ線駆動回路140へのSFビットSbr、Sbg、Sbbの供給については、メモリー制御部14がタイミング制御回路11による制御にしたがって、走査線の選択前に、選択される走査線に係る画素110に対応したSFコードScr、Scg、Scbを読み出すことによって行われる。メモリー制御部14は、読み出したSFコードScrのいずれかの1ビットを、表示パネル100Rの駆動タイミング(サブフィールド)に応じて選択して出力する。また、メモリー制御部14は、読み出したSFコードScgのいずれかの1ビットを、表示パネル100Gの駆動タイミング(サブフィールド)に応じて選択して出力し、読み出したSFコードScbのいずれかの1ビットを、表示パネル100Bの駆動タイミング(サブフィールド)に応じて選択して出力する。
Regarding the supply of the SF bits Sbr, Sbg, and Sbb to the data line driving
なお、一本の走査線112には、当該走査線112に隣り合う奇数行の画素110と偶数行の画素110が接続されているため、メモリー制御部14は、選択される走査線112に係る奇数行の画素110に対応したSFビットと、選択される走査線112に係る偶数行の画素110に対応したSFビットをデータ線駆動回路140へ供給する。
Note that the odd-numbered row of
例えば、第1走査線駆動回路131が走査信号G1を走査線112に供給する場合、メモリー制御部14は、当該走査線112に接続されている画素Aに係るSFビットをデータ線駆動回路140へ供給する。具体的には、メモリー制御部14は、1行1列目の画素Aに対応したSFビット、2行2列目の画素Aに対応したSFビット、1行3列目の画素Aに対応したSFビット、…、2行n列目の画素Aに対応したSFビットの順番でSFビットをデータ線駆動回路140へ供給する。
また、第2走査線駆動回路132が走査信号G2を走査線112に供給する場合、メモリー制御部14は、当該走査線112に接続されている画素Bに係るSFビットをデータ線駆動回路140へ供給する。具体的には、メモリー制御部14は、2行1列目の画素Bに対応したSFビット、3行2列目の画素Bに対応したSFビット、2行3列目の画素Bに対応したSFビット、…、3行n列目の画素Bに対応したSFビットの順番でSFビットをデータ線駆動回路140へ供給する。
なお、タイミング制御回路11は、垂直同期信号Vsで規定されるフレームにおけるスタートパルスDy1,Dy2の出力回数を、表示パネル100のサブフィールドを示す情報としてメモリー制御部14に供給する。これにより、メモリー制御部14は、表示パネル100の駆動タイミング(サブフィールド)を知ることができる。
For example, when the first scanning
When the second scanning
Note that the
ある行の走査線が第1走査線駆動回路131又は第2走査線駆動回路132によって選択される前に、メモリー15から当該行に係る画素110のSFコードScr、Scg、Scbが読み出されて、SFビットSbr、Sbg、Sbbがデータ線駆動回路140に供給される。このため、データ線駆動回路140には、当該走査線の選択前において、当該走査線に対応する1〜n列の画素に対応し、かつ、当該選択において書き込むべきサブフィールドに対応したSFビットSbr、Sbg、Sbbが供給されていることになる。
表示パネル100R、100G、100Bのデータ線駆動回路140は、供給されたn列分のSFビットを、制御信号Xctに含まれる極性指定信号Frpによって指定された極性のオンレベルまたはオフレベルのデータ信号に変換するとともに、当該行の走査線が選択されたときに、データ信号を1〜n列のデータ線114に供給する。
Before the scanning line of a certain row is selected by the first scanning
The data line driving
当該行の走査線が選択されたとき、データ線114に供給されたデータ信号は、当該行に対応するTFT116が導通状態となることによって液晶素子120の画素電極118に印加され、これにより、当該液晶素子120は、指定された極性でオンまたはオフに駆動されることになる。なお、当該走査線の選択が終了すると、TFT116が非導通状態となるが、液晶素子120は、TFT116の導通状態であったときに画素電極118に印加された電圧を、液晶素子の容量性および補助容量125によって保持するため、次回走査線が再び選択されるまで、オンまたはオフ駆動の状態に維持される。
When the scanning line of the row is selected, the data signal supplied to the
次に映像信号Daのフレームが偶数フレームである場合の動作について説明する。SFコード変換部13は、映像信号Daのフレームが偶数フレームである場合、画素Aの階調レベルについては、第2LUT32を参照してSFコードに変換し、画素Bの階調レベルについては、第1LUT31を参照してSFコードに変換する。そして、SFコード変換部13は、各色に対応して映像信号Daを変換したSFコードScr、Scg、Scbをメモリー制御部14に供給する。メモリー制御部14は、供給されるSFコードScr、Scg、Scbをメモリー15に書き込む。
Next, the operation when the frame of the video signal Da is an even frame will be described. When the frame of the video signal Da is an even frame, the SF
一方、タイミング制御回路11は、入力される同期信号Syncに基づいて、制御信号Xct、Yct1、Yct2を表示パネル100R、100G、100Bに供給する。映像信号のフレームが偶数フレームである場合、制御信号Yct1には、垂直同期信号Vsync、スタートパルスDy2およびスタートパルスDy2を転送するためのクロック信号が含まれる。第1走査線駆動回路131は、供給される制御信号Yct1に含まれている上記クロック信号にしたがってスタートパルスDy2を転送するなどにより走査信号G1、G3、・・・、Gm−1を出力する。これにより、画素Aに接続されている各走査線112は、スタートパルスDy2によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
On the other hand, the
また、映像信号のフレームが偶数フレームである場合、制御信号Yct2には、垂直同期信号Vsync、スタートパルスDy1およびスタートパルスDy1を転送するためのクロック信号が含まれる。第2走査線駆動回路132は、供給される制御信号Yct2に含まれている上記クロック信号にしたがってスタートパルスDy1を転送するなどにより走査信号G2、G4、・・・、Gmを出力する。これにより、画素Bに接続されている各走査線112は、スタートパルスDy1によって規定されるサブフィールドの期間に対応して選択、非選択が繰り返される。
When the frame of the video signal is an even frame, the control signal Yct2 includes a clock signal for transferring the vertical synchronization signal Vsync, the start pulse Dy1, and the start pulse Dy1. The second scanning
データ線駆動回路140へのSFビットSbr、Sbg、Sbbの供給、データ線駆動回路140からのデータ信号の出力、走査線が選択されたときの動作などについては、映像信号のフレームが奇数フレームの場合と同様であるため、説明を省略する。
Regarding the supply of the SF bits Sbr, Sbg, Sbb to the data line driving
図8は、各フレームにおいて各画素110の階調レベルがどのLUTを参照してSFコードに変換されたかを説明するための図である。なお、図8の(a)は、奇数フレームにおいて各画素110の階調レベルがどのLUTを参照してSFコードに変換されたかを示しており、図8の(b)は、偶数フレームにおいて各画素110の階調レベルがどのLUTを参照してSFコードに変換されたかを示している。
FIG. 8 is a diagram for explaining which LUT is used to convert the gradation level of each
図に示した四角は画素を示しており、中にAと記載されている画素は、画素Aを表し、中にBと記載されている画素は、画素Bを表している。また、中に(1)と記載されている画素は、当該画素の階調レベルが第1LUT31を参照してSFコードに変換されたことを示しており、中に(2)と記載されている画素は、当該画素の階調レベルが第2LUT32を参照してSFコードに変換されたことを示している。 The squares shown in the figure indicate pixels. The pixel described as A in the figure represents the pixel A, and the pixel described as B in the figure represents the pixel B. In addition, the pixel described as (1) in the inside indicates that the gradation level of the pixel has been converted into the SF code with reference to the first LUT 31, and is indicated as (2) in the inside. The pixel indicates that the gradation level of the pixel is converted into the SF code with reference to the second LUT 32.
図8の(a)に示したように、奇数フレームにおいては、画素Aにおいては階調レベルが第1LUT31を参照してSFコードに変換され、画素Bにおいては階調レベルが第2LUT32を参照してSFコードに変換されている。図8の(a)において示されている4行4列の範囲の画素A及び画素Bについて映像信号Vidが規定する階調レベルが各々同じであっても、画素Aと画素Bとでは参照するLUTと駆動するときのサブフィールド群が異なるため、画素Aと画素Bとでは、階調が異なることとなる。なお、画素Aと画素Bとが市松状となっているため、ディザリングの効果を得ることができる。
図8の(b)に示したように、偶数フレームにおいては、画素Aにおいては階調レベルが第2LUT32を参照してSFコードに変換され、画素Bにおいては階調レベルが第1LUT31を参照してSFコードに変換されている。図8の(b)において示されている4行4列の範囲の画素A及び画素Bについて映像信号Vidが規定する階調レベルが各々同じであっても、画素Aと画素Bとでは参照するLUTと駆動するときのサブフィールド群が異なるため、画素Aと画素Bとでは、階調が異なることとなり、ここでもディザリングの効果を得ることができる。
As shown in FIG. 8A, in the odd frame, the gradation level in the pixel A is converted to the SF code with reference to the first LUT 31, and the gradation level in the pixel B is referred to the second LUT 32. Are converted into SF codes. Even if the gradation levels defined by the video signal Vid are the same for the pixels A and B in the range of 4 rows and 4 columns shown in FIG. Since the subfield groups when driving the LUT are different, the gradations of the pixel A and the pixel B are different. In addition, since the pixel A and the pixel B are checkered, an effect of dithering can be obtained.
As shown in FIG. 8B, in the even frame, the gradation level in the pixel A is converted to the SF code with reference to the second LUT 32, and the gradation level in the pixel B is referred to the first LUT 31. Are converted into SF codes. Even if the gradation levels defined by the video signal Vid are the same for the pixels A and B in the range of 4 rows and 4 columns shown in FIG. Since the subfield groups when driving with the LUT are different, the gradations of the pixel A and the pixel B are different, and the dithering effect can be obtained here as well.
[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
[Modification]
As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, It can implement with another various form. For example, the present invention may be implemented by modifying the above-described embodiment as follows. In addition, you may combine each of embodiment mentioned above and the following modifications.
上述した実施形態においては、液晶素子120がノーマリーブラックであるが、ノーマリーホワイトであってもよい。また、上述した実施形態においては、表示パネル100は透過型の液晶表示パネルであるが、反射型の液晶表示パネルであってもよい。また、表示パネル100は、液晶を用いたものに限定されるものではなく、例えば、デジタルミラーデバイスであってもよい。
In the embodiment described above, the
上述した実施形態においては、表示パネル100には第1走査線駆動回路131と第2走査線駆動回路132の2つの走査線駆動回路が設けられているが、この2つの走査線駆動回路を一体化してもよい。
また、本発明においては、表示パネル100の構成を図9に示した構成としてもよい。本変形例においては、走査信号G1が供給される走査線112には、当該走査線112に隣り合う画素A、即ち、1行目の画素Aと2行目の画素Aとを接続し、走査信号G2が供給される走査線112には、当該走査線112に隣り合う画素B、即ち、1行目の画素Bと2行目の画素Bとを接続する。また、走査信号G3が供給される走査線112には、当該走査線112に隣り合う画素A、即ち、3行目の画素Aと4行目の画素Aとを接続し、走査信号G4が供給される走査線112には、当該走査線112に隣り合う画素B、即ち、3行目の画素Bと4行目の画素Bとを接続する。また、走査信号Gm−1が供給される走査線112には、当該走査線112に隣り合う画素A、即ち、m−1行目の画素Aとm行目の画素Aとを接続し、走査信号Gmが供給される走査線112には、当該走査線112に隣り合う画素B、即ち、m−1行目の画素Bとm行目の画素Bとを接続する。
In the above-described embodiment, the display panel 100 is provided with two scanning line driving circuits, the first scanning
In the present invention, the configuration of the display panel 100 may be the configuration shown in FIG. In this modification, the
上述した実施形態においては、1ブロックにおけるスタートパルスDy1の数と、スタートパルスDy2の数が同じとなっているが、この構成に限定されるものではない。例えば、スタートパルスDy1とスタートパルスDy2のいずれか一方の数が、他方の数より1つ多い構成であってもよい。例えば、1ブロックにおけるスタートパルスDy1の数を10個とし、1ブロックにおけるスタートパルスDy2の数を9個としてもよい。なお、この構成の場合、第2LUT32においては、0から255までの階調レベルの各々に対応付けて、ビットc1、c2、・・・、c18の18ビットを記憶する。 In the embodiment described above, the number of start pulses Dy1 and the number of start pulses Dy2 in one block are the same, but the present invention is not limited to this configuration. For example, the configuration may be such that one of the start pulse Dy1 and the start pulse Dy2 is one more than the other. For example, the number of start pulses Dy1 in one block may be ten, and the number of start pulses Dy2 in one block may be nine. In this configuration, the second LUT 32 stores 18 bits of bits c1, c2,..., C18 in association with each of the gradation levels from 0 to 255.
上述した実施形態においては、1フレームを時間軸上で第1ブロック〜第4ブロックに分割しているが、この構成に限定されるものではない。例えば、1フレームを2つのブロックに分割してもよい。この場合、時間軸上で先となるブロックで一方の極性の電圧を画素110に印加し、後となるブロックで他方の極性の電圧を画素110に印加してもよい。また、この構成において一つのブロックを10個のサブフィールドに分割した場合、SFコード変換部13は、映像信号Daを階調レベルに応じてc1〜c10までの10ビットのSFコードに変換する。このc1〜c10は、各ブロックのサブフィールドsf1〜sf10へ割り当てられる。
In the above-described embodiment, one frame is divided into the first block to the fourth block on the time axis. However, the present invention is not limited to this configuration. For example, one frame may be divided into two blocks. In this case, the voltage of one polarity may be applied to the
上述した実施形態においては、1つのブロックを10個のサブフィールドに分割しているが、1つのブロック内のサブフィールドの数は10個に限定されるものではない。
例えば、10未満の数でもよく、また、11以上の数であってもよい。
In the above-described embodiment, one block is divided into 10 subfields, but the number of subfields in one block is not limited to 10.
For example, the number may be less than 10 or 11 or more.
上述した実施形態においては、奇数フレームにおいては、画素Aについては映像信号Daが第1LUT31を参照してSFコードに変換されて第1サブフィールド群で駆動され、画素Bについては映像信号Daが第2LUT32を参照してSFコードに変換されて第2サブフィールド群で駆動されているが、奇数フレームにおいては、画素Aについては映像信号Daが第2LUT32を参照してSFコードに変換されて第2サブフィールド群で駆動され、画素Bについては映像信号Daが第1LUT31を参照してSFコードに変換されて第1サブフィールド群で駆動されてもよい。
また、偶数フレームにおいては、画素Aについては映像信号Daが第1LUT31を参照してSFコードに変換されて第1サブフィールド群で駆動され、画素Bについては映像信号Daが第2LUT32を参照してSFコードに変換されて第2サブフィールド群で駆動されてもよい。
In the above-described embodiment, in the odd frame, the video signal Da for the pixel A is converted into the SF code with reference to the first LUT 31 and driven in the first subfield group, and the video signal Da for the pixel B is the first signal. In the odd-numbered frame, the video signal Da is converted into the SF code with reference to the second LUT 32 and converted into the SF code. The pixel B may be driven and the video signal Da may be converted into the SF code with reference to the first LUT 31 and driven in the first subfield group.
In the even frame, for the pixel A, the video signal Da is converted to the SF code with reference to the first LUT 31 and driven in the first subfield group, and for the pixel B, the video signal Da refers to the second LUT 32. It may be converted into the SF code and driven by the second subfield group.
電子機器としては、上述したプロジェクター以外にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記表示装置を適用してもよい。 As electronic devices, in addition to the projectors described above, televisions, viewfinder type / monitor direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, Examples include a digital still camera, a mobile phone, and a device equipped with a touch panel. And the said display apparatus may be applied with respect to these various electronic devices.
10…駆動装置、11…タイミング制御回路、12…画質調整部、13…SFコード変換部、14…メモリー制御部、15…メモリー、31…第1LUT、32…第2LUT、100…表示パネル、100R,100G,100B…表示パネル、101…表示領域、105…液晶、108…コモン電極、110…画素、112…走査線、114…データ線、115…容量線、116…TFT、118…画素電極、120…液晶素子、125…補助容量、131…第1走査線駆動回路、132…第2走査線駆動回路、140…データ線駆動回路、2000…プロジェクター
DESCRIPTION OF
Claims (8)
奇数行奇数列の画素と偶数行偶数列の画素を第1画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第2画素とし、
奇数フレームと偶数フレームの一方においては、前記第1画素のフレームを第1サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群とは異なる第2サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第1画素のフレームを前記第2サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群で構成し、
階調レベルと、当該階調レベルとするときの前記第1サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第1ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第2サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第2ルックアップテーブルとを有し、
フレームが前記第1サブフィールド群で構成される画素に対しては、前記第1サブフィールド群の各々を、前記第1ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第2サブフィールド群で構成される画素に対しては、前記第2サブフィールド群の各々を、前記第2ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動すること
を特徴とする駆動装置。 A driving device configured to form a frame of a unit period for driving a pixel by a plurality of subfields and to drive the pixels on or off for each of the subfields according to a gradation level designated for the pixels. And
The pixels in the odd rows and the odd columns and the pixels in the even rows and the even columns are the first pixels, the pixels in the odd rows and the even columns and the pixels in the even rows and the odd columns are the second pixels,
In one of the odd-numbered frame and the even-numbered frame, the first pixel frame is composed of a first subfield group, and the second pixel frame is composed of a second subfield group different from the first subfield group. In the other of the odd frame and the even frame, the frame of the first pixel is configured by the second subfield group and the frame of the second pixel is configured by the first subfield group,
A first lookup table in which a gradation level is associated with a bit string instructing on driving or off driving of each subfield of the first subfield group when the gradation level is set; A second look-up table that associates a bit string instructing on-drive or off-drive of each subfield of the second subfield group when the gradation level is set;
For a pixel whose frame is composed of the first subfield group, each of the first subfield group is based on the bit string associated with the gradation level of the pixel in the first look-up table. For each pixel whose frame is composed of the second subfield group, each of the second subfield group is associated with the gradation level of the pixel in the second lookup table. A driving apparatus that drives based on the bit string.
請求項1に記載の駆動装置。 The driving apparatus according to claim 1, wherein a period of the longest subfield of the first subfield group and a period of at least two subfields of the second subfield group overlap on the time axis.
請求項1または請求項2に記載の駆動装置。 3. The driving device according to claim 1, wherein a period of a minimum subfield of the second subfield group and a period of at least two subfields of the first subfield group overlap on the time axis.
請求項1乃至請求項3のいずれか一項に記載の駆動装置。 4. The driving device according to claim 1, wherein the number of subfields in the first subfield group and the number of subfields in the second subfield group are the same or larger.
請求項1乃至請求項4のいずれか一項に記載の駆動装置。 5. The driving device according to claim 1, wherein subfields having the same period length between the first subfield group and the second subfield group have overlapping periods on the time axis.
前記画素を駆動する単位期間のフレームを複数個のサブフィールドで構成し、前記画素に対して指定される階調レベルに応じて前記サブフィールド毎に前記画素をオン駆動またはオフ駆動する駆動装置とを有し、
前記駆動装置は、
奇数行奇数列の画素と偶数行偶数列の画素を第1画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第2画素とし、
奇数フレームと偶数フレームの一方においては、前記第1画素のフレームを第1サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群とは異なる第2サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第1画素のフレームを前記第2サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群で構成し、
階調レベルと、当該階調レベルとするときの前記第1サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第1ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第2サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第2ルックアップテーブルとを有し、
フレームが前記第1サブフィールド群で構成される画素に対しては、前記第1サブフィールド群の各々を、前記第1ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第2サブフィールド群で構成される画素に対しては、前記第2サブフィールド群の各々を、前記第2ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動すること
を特徴とする表示装置。 Multiple rows and multiple columns of pixels;
A drive unit configured to drive a plurality of subfields in a unit period frame for driving the pixels, and to drive the pixels on or off for each subfield according to a gradation level designated for the pixels; Have
The driving device includes:
The pixels in the odd rows and the odd columns and the pixels in the even rows and the even columns are the first pixels, the pixels in the odd rows and the even columns and the pixels in the even rows and the odd columns are the second pixels,
In one of the odd-numbered frame and the even-numbered frame, the first pixel frame is composed of a first subfield group, and the second pixel frame is composed of a second subfield group different from the first subfield group. In the other of the odd frame and the even frame, the frame of the first pixel is configured by the second subfield group and the frame of the second pixel is configured by the first subfield group,
A first lookup table in which a gradation level is associated with a bit string instructing on driving or off driving of each subfield of the first subfield group when the gradation level is set; A second look-up table that associates a bit string instructing on-drive or off-drive of each subfield of the second subfield group when the gradation level is set;
For a pixel whose frame is composed of the first subfield group, each of the first subfield group is based on the bit string associated with the gradation level of the pixel in the first look-up table. For each pixel whose frame is composed of the second subfield group, each of the second subfield group is associated with the gradation level of the pixel in the second lookup table. The display device is driven based on the bit string.
奇数行奇数列の画素と偶数行偶数列の画素を第1画素とするとともに、奇数行偶数列の画素と偶数行奇数列の画素とを第2画素とし、
奇数フレームと偶数フレームの一方においては、前記第1画素のフレームを第1サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群とは異なる第2サブフィールド群で構成し、奇数フレームと偶数フレームの他方においては、前記第1画素のフレームを前記第2サブフィールド群で構成するとともに前記第2画素のフレームを前記第1サブフィールド群で構成し、
階調レベルと、当該階調レベルとするときの前記第1サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第1ルックアップテーブルと、階調レベルと、当該階調レベルとするときの前記第2サブフィールド群の各サブフィールドのオン駆動またはオフ駆動を指示するビット列とを対応付けた第2ルックアップテーブルとを有し、
フレームが前記第1サブフィールド群で構成される画素に対しては、前記第1サブフィールド群の各々を、前記第1ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動し、フレームが前記第2サブフィールド群で構成される画素に対しては、前記第2サブフィールド群の各々を、前記第2ルックアップテーブルにおいて当該画素の階調レベルに対応付けられた前記ビット列に基いて駆動すること
を特徴とする駆動方法。 This is a driving method in which a frame of a unit period for driving a pixel is composed of a plurality of subfields, and the pixels are driven on or off for each subfield in accordance with a gradation level designated for the pixels. And
The pixels in the odd rows and the odd columns and the pixels in the even rows and the even columns are the first pixels, the pixels in the odd rows and the even columns and the pixels in the even rows and the odd columns are the second pixels,
In one of the odd-numbered frame and the even-numbered frame, the first pixel frame is composed of a first subfield group, and the second pixel frame is composed of a second subfield group different from the first subfield group. In the other of the odd frame and the even frame, the frame of the first pixel is configured by the second subfield group and the frame of the second pixel is configured by the first subfield group,
A first lookup table in which a gradation level is associated with a bit string instructing on driving or off driving of each subfield of the first subfield group when the gradation level is set; A second look-up table that associates a bit string instructing on-drive or off-drive of each subfield of the second subfield group when the gradation level is set;
For a pixel whose frame is composed of the first subfield group, each of the first subfield group is based on the bit string associated with the gradation level of the pixel in the first look-up table. For each pixel whose frame is composed of the second subfield group, each of the second subfield group is associated with the gradation level of the pixel in the second lookup table. Driving based on the bit string.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013169558A JP2015038558A (en) | 2013-08-19 | 2013-08-19 | Drive device, display device, electronic apparatus, and drive method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013169558A JP2015038558A (en) | 2013-08-19 | 2013-08-19 | Drive device, display device, electronic apparatus, and drive method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015038558A true JP2015038558A (en) | 2015-02-26 |
Family
ID=52631654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013169558A Pending JP2015038558A (en) | 2013-08-19 | 2013-08-19 | Drive device, display device, electronic apparatus, and drive method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015038558A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066891A (en) * | 2001-08-17 | 2003-03-05 | Lg Electronics Inc | Plasma display |
US20050104812A1 (en) * | 2003-11-13 | 2005-05-19 | Yoshinori Ohshima | Display apparatus |
JP2006072337A (en) * | 2004-08-03 | 2006-03-16 | Semiconductor Energy Lab Co Ltd | Display device and method for driving same |
JP2012226041A (en) * | 2011-04-18 | 2012-11-15 | Seiko Epson Corp | Electro-optic device |
JP2013114019A (en) * | 2011-11-29 | 2013-06-10 | Seiko Epson Corp | Electro-optic device, electronic equipment, and control method |
-
2013
- 2013-08-19 JP JP2013169558A patent/JP2015038558A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066891A (en) * | 2001-08-17 | 2003-03-05 | Lg Electronics Inc | Plasma display |
US20050104812A1 (en) * | 2003-11-13 | 2005-05-19 | Yoshinori Ohshima | Display apparatus |
JP2006072337A (en) * | 2004-08-03 | 2006-03-16 | Semiconductor Energy Lab Co Ltd | Display device and method for driving same |
JP2012226041A (en) * | 2011-04-18 | 2012-11-15 | Seiko Epson Corp | Electro-optic device |
JP2013114019A (en) * | 2011-11-29 | 2013-06-10 | Seiko Epson Corp | Electro-optic device, electronic equipment, and control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110788B2 (en) | Display device | |
JP5895411B2 (en) | Electro-optical device, electronic apparatus, and driving method of electro-optical device | |
US8531369B2 (en) | Electro-optic device and electronic apparatus | |
JP6102066B2 (en) | Scanning line driving circuit, electro-optical device, and electronic apparatus | |
US9214123B2 (en) | Liquid crystal display device and method for driving the same | |
JP5111097B2 (en) | Liquid crystal display | |
US9058767B2 (en) | Electrooptical device having pixel subfields controllable to produce gray levels | |
US10991286B2 (en) | Electro-optical device including a light path shifting element and method for controlling the same | |
JP5082579B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
US9161022B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
JP5879902B2 (en) | Electro-optical device and electronic apparatus | |
JP2013137350A (en) | Electro-optical device, driving method of the same and electronic apparatus | |
KR102509878B1 (en) | Method for time division driving and device implementing thereof | |
JP2015038558A (en) | Drive device, display device, electronic apparatus, and drive method | |
JP2010271529A (en) | Electro-optical device, method of driving the same, and electronic apparatus | |
JP5369484B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
US20120176418A1 (en) | Electro-optical device, driving method of electro-optical device, and electronic equipment | |
JP2011059610A (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
JP2011064752A (en) | Electro-optical device, method for driving the same, and electronic equipment | |
JP6102992B2 (en) | Image display device, control method thereof, and electronic apparatus | |
JP5194735B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
JP5682243B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP2010191242A (en) | Electro-optical device, driving method thereof, and electronic device | |
JP2016200836A (en) | Electro-optical device and electronic apparatus | |
JP2013195884A (en) | Method of driving electro-optic device, electro-optic device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171003 |