JP2015035903A - Dc-dc converter - Google Patents
Dc-dc converter Download PDFInfo
- Publication number
- JP2015035903A JP2015035903A JP2013166048A JP2013166048A JP2015035903A JP 2015035903 A JP2015035903 A JP 2015035903A JP 2013166048 A JP2013166048 A JP 2013166048A JP 2013166048 A JP2013166048 A JP 2013166048A JP 2015035903 A JP2015035903 A JP 2015035903A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- fet
- boosting
- voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流電源の電圧を昇圧または降圧して負荷に供給するDC−DCコンバータ(直流−直流変換装置)に関し、特に、非昇圧時または非降圧時に負荷への電力供給経路となるバイパス回路を備えたDC−DCコンバータに関する。 The present invention relates to a DC-DC converter (DC-DC converter) that boosts or steps down a voltage of a DC power supply and supplies the load to a load, and more particularly, a bypass circuit serving as a power supply path to a load at the time of non-boosting or non-boosting. It is related with the DC-DC converter provided with.
例えば自動車には、各種の車載機器や回路に直流電圧を供給するための電源装置として、DC−DCコンバータが搭載されている。一般に、DC−DCコンバータは、スイッチング素子、インダクタ、コンデンサなどから構成される電圧変換回路(昇圧回路または降圧回路)を有しており、直流電源の電圧を高速でスイッチングすることにより、昇圧または降圧された直流電圧を出力する。 For example, an automobile is equipped with a DC-DC converter as a power supply device for supplying a DC voltage to various in-vehicle devices and circuits. In general, a DC-DC converter has a voltage conversion circuit (step-up circuit or step-down circuit) composed of a switching element, an inductor, a capacitor, etc., and boosts or steps down by switching the voltage of a DC power source at high speed. Output the DC voltage.
このようなDC−DCコンバータには、昇圧または降圧が必要な場合だけ電圧変換回路を作動させ、昇圧または降圧が必要ない場合は、電圧変換回路を経由せずに、バイパス回路を経由して負荷へ電力を供給するものがある。後掲の特許文献1〜5には、このようなバイパス回路を設けた電源装置が示されている。
In such a DC-DC converter, the voltage conversion circuit is operated only when boosting or stepping down is necessary, and when boosting or stepping down is not necessary, the load is not passed through the voltage conversion circuit but via the bypass circuit. There is something to supply power to.
特許文献1では、電圧変換回路を経由して電力を出力する第1状態と、バイパス回路を経由して電力を出力する第2状態とを切り替える際に、電圧変換回路とバイパス回路とが共に動作状態となるように制御を行う。
In
特許文献2では、アイドルストップ後の再起動時に動作して入力電圧を所定の出力電圧に変換する電圧変換回路と、アイドルストップ後の再起動時に非導通状態を維持し、再起動時以外のときに導通状態を維持して電圧変換回路の入力側から出力側へ電圧変換回路を通さずに電力を供給するバイパス回路とが設けられている。
In
特許文献3では、バッテリ電圧を昇圧して負荷に供給する電圧変換回路と、この電圧変換回路と並列に接続されたバイパス回路と、電圧変換回路が昇圧する電圧を制御する制御手段とが設けられている。制御手段は、エンジン始動前に、電圧変換回路が昇圧する目標電圧を第1の電圧に制御し、エンジン始動後に、目標電圧を第1の電圧より低い第2の電圧に変更する。
In
特許文献4では、入力電圧を検出する第1電圧センサ、出力電圧を検出する第2電圧センサ、および、バイパス回路に備わるスイッチの故障の有無を判定する故障判定手段が設けられている。故障判定手段は、第1および第2電圧センサが検出した電圧に基づき、バイパス回路のスイッチがオンしないオープン故障、または、バイパス回路のスイッチがオフしないショート故障の有無を判定する。
In
特許文献5では、直流電源の電圧を降圧する降圧回路をバイパスする第1のバイパス回路、上記降圧回路に接続された昇圧回路をバイパスする第2のバイパス回路、または、降圧回路と昇圧回路とを一体化した昇降圧回路をバイパスする第3のバイパス回路が設けられる。
In
上記の特許文献1〜5に記載された装置では、電圧変換回路は、インダクタと、スイッチング素子と、整流用ダイオードとを備えている。また、バイパス回路はリレーやFETなどのスイッチング素子を有している。
In the devices described in
従来のDC−DCコンバータにおいて、電圧の非昇圧時または非降圧時に、バイパス回路のスイッチング素子がオンしない故障(以下、「断線故障」という。)が発生すると、バイパス回路を経由して負荷に電力が供給されなくなるという問題がある。 In the conventional DC-DC converter, when a failure that does not turn on the switching element of the bypass circuit (hereinafter referred to as “disconnection failure”) occurs when the voltage is not boosted or not, power is supplied to the load via the bypass circuit. Is no longer available.
本発明の目的は、バイパス回路に断線故障が発生しても、負荷への電力供給を継続することが可能なDC−DCコンバータを提供することにある。 An object of the present invention is to provide a DC-DC converter capable of continuing power supply to a load even if a disconnection failure occurs in a bypass circuit.
本発明に係るDC−DCコンバータは、直流電源が接続される入力端子と、負荷が接続される出力端子と、入力端子と出力端子との間に設けられ、第1スイッチング素子およびインダクタを有し、第1スイッチング素子のオン・オフ動作により、直流電源の電圧を昇圧または降圧して負荷へ供給する電圧変換回路と、電圧変換回路と並列に設けられ、入力端子と出力端子との間に接続された第2スイッチング素子を有するバイパス回路と、第1および第2スイッチング素子のオン・オフ動作を制御する制御部とを備える。インダクタの一端は入力端子に接続され、第1スイッチング素子はインダクタの他端とグランドとの間に設けられている。制御部は、昇圧時または降圧時に、第2スイッチング素子をオフ状態にするとともに、第1スイッチング素子をオン・オフさせ、非昇圧時または非降圧時に、第2スイッチング素子をオン状態にするとともに、第1スイッチング素子をオフ状態にする。本発明では、電圧変換回路が、制御部によってオン・オフ動作が制御される第3スイッチング素子をさらに有している。この第3スイッチング素子は、インダクタの他端と出力端子との間に設けられている。 A DC-DC converter according to the present invention is provided between an input terminal to which a DC power supply is connected, an output terminal to which a load is connected, an input terminal and an output terminal, and includes a first switching element and an inductor. The voltage conversion circuit for boosting or stepping down the voltage of the DC power supply and supplying it to the load by the on / off operation of the first switching element is provided in parallel with the voltage conversion circuit and connected between the input terminal and the output terminal A bypass circuit having the second switching element and a control unit for controlling the on / off operation of the first and second switching elements. One end of the inductor is connected to the input terminal, and the first switching element is provided between the other end of the inductor and the ground. The control unit turns off the second switching element at the time of boosting or stepping down, turns on and off the first switching element, turns on the second switching element at the time of non-boosting or non-stepping down, The first switching element is turned off. In the present invention, the voltage conversion circuit further includes a third switching element whose on / off operation is controlled by the control unit. The third switching element is provided between the other end of the inductor and the output terminal.
このような構成によると、非昇圧時にバイパス回路の第2スイッチング素子が断線故障しても、電圧変換回路の第3スイッチング素子をオン状態にすることにより、入力端子から出力端子へ至る電流経路が形成される。したがって、バイパス回路の第2スイッチング素子の代わりに、電圧変換回路の第3スイッチング素子を利用して、負荷へ直流電源の電力を供給することができる。 According to such a configuration, even if the second switching element of the bypass circuit breaks at the time of non-boosting, by turning on the third switching element of the voltage conversion circuit, the current path from the input terminal to the output terminal is increased. It is formed. Therefore, the power of the DC power supply can be supplied to the load by using the third switching element of the voltage conversion circuit instead of the second switching element of the bypass circuit.
本発明において、第3スイッチング素子は、入力端子から出力端子へ電流を流す向きにダイオードが並列接続されたFETであってもよい。 In the present invention, the third switching element may be an FET in which a diode is connected in parallel so that a current flows from the input terminal to the output terminal.
また、第1スイッチング素子は、入力端子からグランドへ電流を流さない向きにダイオードが並列接続されたFETであってもよい。そして、昇圧時または降圧時に、第1スイッチング素子と第3スイッチング素子は、一方のスイッチング素子がオンしたときは他方のスイッチング素子がオフすることにより、同期整流を行ってもよい。 The first switching element may be an FET in which diodes are connected in parallel in such a direction that no current flows from the input terminal to the ground. Then, at the time of step-up or step-down, the first switching element and the third switching element may perform synchronous rectification by turning off the other switching element when one switching element is turned on.
本発明において、非昇圧時または非降圧時に第2スイッチング素子がオンしない故障を検出する故障検出部をさらに備えていてもよい。この場合、制御部は、非昇圧時または非降圧時に、故障検出部で故障が検出されたときは、第3スイッチング素子をオン状態にする。 The present invention may further include a failure detection unit that detects a failure in which the second switching element is not turned on at the time of non-boosting or non-boosting. In this case, the control unit turns on the third switching element when a failure is detected by the failure detection unit at the time of non-boosting or non-boosting.
本発明において、第3スイッチング素子は、nチャンネル型のFETからなり、第3スイッチング素子のゲートへ駆動電圧を供給するためのコンデンサが設けられていてもよい。この場合、制御部は、非昇圧時または非降圧時に、故障検出部で故障が検出されたときは、第1スイッチング素子を、所定値以下のオンデューティ比でオン・オフするように制御する。そして、この第1スイッチング素子のオン期間にコンデンサが充電され、当該充電の期間だけ第3スイッチング素子がオフする。 In the present invention, the third switching element may be an n-channel FET, and a capacitor for supplying a driving voltage to the gate of the third switching element may be provided. In this case, the control unit controls the first switching element to be turned on / off at an on-duty ratio equal to or less than a predetermined value when a failure is detected by the failure detection unit at the time of non-boosting or non-boosting. The capacitor is charged during the ON period of the first switching element, and the third switching element is turned OFF only during the charging period.
本発明において、故障検出部は、第3スイッチング素子の近傍に配置されたサーミスタを含んでいてもよい。 In the present invention, the failure detection unit may include a thermistor disposed in the vicinity of the third switching element.
本発明において、制御部は、非昇圧時または非降圧時に、第2スイッチング素子をオン状態にするとともに、第3スイッチング素子をオン状態にしてもよい。 In the present invention, the control unit may turn on the second switching element and turn on the third switching element during non-boosting or non-boosting.
本発明によれば、バイパス回路に断線故障が発生しても、負荷への電力供給を継続することが可能なDC−DCコンバータを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, even if a disconnection failure generate | occur | produces in a bypass circuit, the DC-DC converter which can continue the electric power supply to load can be provided.
以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分または対応部分には同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each figure, the same reference numerals are given to the same parts or corresponding parts.
最初に、本発明の実施形態に係るDC−DCコンバータの構成を、図1を参照しながら説明する。DC−DCコンバータ100は、入力端子10、入力フィルタ1、電圧変換回路2、出力フィルタ3、出力端子20、制御部4、FET駆動部5、バイパス切替部6、故障検出部7、およびバイパス回路8を備えている。
First, the configuration of a DC-DC converter according to an embodiment of the present invention will be described with reference to FIG. The DC-
入力端子10には直流電源50の正極が接続され、出力端子20には負荷70が接続される。直流電源50は、例えば自動車に搭載される車両用バッテリであり、負荷70は、例えばエンジンや車載機器などを制御するECU(電子制御ユニット)である。
A positive electrode of a
入力フィルタ1は、インダクタL1とコンデンサC1から構成される公知の回路であって、入力端子10に接続される直流電源50のノイズを除去する。インダクタL1の一端は入力端子10に接続されており、他端は後述するインダクタL2の一端に接続されている。コンデンサC1の一端は、インダクタL1とインダクタL2との接続点に接続されている。コンデンサC1の他端は、グランドGに接地されている。
The
電圧変換回路2は、直流電源50の電圧を昇圧する昇圧回路であって、インダクタL2と、昇圧用の電界効果トランジスタFET1(以下、単に「FET1」と表記する。)と、整流用の電界効果トランジスタFET3(以下、単に「FET3」と表記する。)と、コンデンサC2とを備えている。
The
FET1は、nチャンネル型のMOS−FETであって、インダクタL2の他端とグランドGとの間に設けられている。FET1のドレインdは、インダクタL2の他端に接続されており、FET1のソースsは、グランドGに接地されている。FET1のゲートgは、FET駆動部5のポートLoに接続されている。FET1には、入力端子10からグランドGへ電流を流さない向きに、ダイオードD1が並列接続されている。このダイオードD1は、FET1のドレインd・ソースs間の寄生ダイオードである。また、FET1のゲートg・ソースs間には、抵抗R1が接続されている。
The
FET3は、nチャンネル型のMOS−FETであって、インダクタL2と後述するインダクタL3との間に設けられている。FET3のソースsは、インダクタL2の他端に接続されており、FET3のドレインdは、インダクタL3の一端に接続されている。FET3のゲートgは、FET駆動部5のポートHoに接続されている。FET3には、入力端子10から出力端子20へ電流を流す向きに、ダイオードD3が並列接続されている。このダイオードD3は、FET3のドレインd・ソースs間の寄生ダイオードである。また、FET3のゲートg・ソースs間には、抵抗R3が接続されている。
The
コンデンサC2は、昇圧された電圧を平滑化するコンデンサである。コンデンサC2の一端は、FET3のドレインdとインダクタL3との接続点に接続されており、コンデンサC2の他端は、グランドGに接地されている。
The capacitor C2 is a capacitor that smoothes the boosted voltage. One end of the capacitor C2 is connected to a connection point between the drain d of the
出力フィルタ3は、インダクタL3とコンデンサC3から構成される公知の回路であって、電圧変換回路2の出力に含まれるノイズを除去する。インダクタL3の一端は、FET3のドレインdに接続されており、インダクタL3の他端は、出力端子20に接続されている。コンデンサC3の一端は、インダクタL3の他端に接続されており、コンデンサC3の他端は、グランドGに接地されている。
The
制御部4は、CPUやメモリなどから構成されており、DC−DCコンバータ100の動作を制御する。また、制御部4は、図示しない上位装置との間で通信を行う。制御部4には、上位装置から昇圧指令などの指令信号が入力される。
The
FET駆動部5は、FET1とFET3を駆動する回路であって、ポートHi、Li、Hb、Ho、Hs、Loを有するICから構成される。FET駆動部5には、電源として、出力端子20における出力電圧Voが供給される。ポートHiとポートLiは、制御部4に接続されている。ポートHoは、FET3のゲートgに接続されている。ポートLoは、FET1のゲートgに接続されている。ポートHsは、FET1のドレインdに接続されている。ポートHbとポートHsとの間には、コンデンサCbが接続されている。このコンデンサCbは、FET3のゲートgに高い電圧を供給するためのブートストラップ・コンデンサであり、電源Voから、IC内部の図示しないダイオードを介して充電される。周知のように、nチャンネル型のFETをオンさせるには、ゲート電位をソース電位より高くする必要があることから、このようなブートストラップ・コンデンサが設けられる。
The
バイパス切替部6は、後述するバイパス回路8の動作・非動作を切り替える回路であって、トランジスタQ1、Q2と、抵抗R4〜R8とから構成される。トランジスタQ1のコレクタは、抵抗R4を介して、後述するFET2のゲートgに接続されている。トランジスタQ1のベースは、抵抗R5を介して、トランジスタQ2のコレクタおよび電源Voに接続されている。トランジスタQ1のベースとエミッタとの間には、抵抗R6が接続されている。トランジスタQ1のエミッタは、グランドGに接地されている。トランジスタQ2のベースは、抵抗R7を介して、制御部4に接続されている。トランジスタQ2のベースとエミッタとの間には、抵抗R8が接続されている。トランジスタQ2のエミッタは、グランドGに接地されている。
The
故障検出部7は、非昇圧時におけるバイパス回路8のFET2の断線故障(FET2がオンしない故障)を検出する回路であって、サーミスタTHと、抵抗R9と、コンデンサC4とから構成される。サーミスタTHと抵抗R9とは、電源Vdとグランドとの間に直列に接続されており、その接続点Pは制御部4に接続されている。コンデンサC4は、ノイズ除去用のコンデンサであって、サーミスタTHに並列に接続されている。本実施形態では、サーミスタTHは、温度とともに抵抗値が減少する負性抵抗特性を有している。また、サーミスタTHは、図示しない回路基板上で、電圧変換回路2のFET3の近傍に配置されている。
The
バイパス回路8は、非昇圧時に、直流電源50の電圧を電圧変換回路2を介さずに負荷70へ供給する回路であって、入力端子10と出力端子20との間に、電圧変換回路2と並列に設けられている。バイパス回路8には、バイパス用の電界効果トランジスタFET2(以下、単に「FET2」と表記する。)が備わっている。FET2のソースsは、入力端子10に接続されており、FET2のドレインdは、出力端子20に接続されている。FET2のゲートgは、抵抗R4を介して、トランジスタQ1のコレクタに接続されている。このFET2も、FET1およびFET3と同様に、nチャンネル型のMOS−FETからなる。FET2には、入力端子10から出力端子20へ電流を流す向きに、ダイオードD2が並列接続されている。このダイオードD2は、FET2のドレインd・ソースs間の寄生ダイオードである。また、FET2のゲートg・ドレインd間には、抵抗R2が接続されている。
The
以上の構成において、FET1は本発明における「第1スイッチング素子」の一例であり、FET2は本発明における「第2スイッチング素子」の一例であり、FET3は本発明における「第3スイッチング素子」の一例である。
In the above configuration,
図4は、通常動作におけるFET駆動部5の各ポートの信号波形を示している。ポートHiには、図4(a)のような、FET3を駆動するための制御信号(パルス信号)が、制御部4から入力される。ポートLiには、図4(b)のような、FET1を駆動するための制御信号(パルス信号)が、制御部4から入力される。ポートLiの入力信号は、ポートHiの入力信号を反転したものとなっている。すなわち、ポートHiの入力信号がH(High)レベルの区間では、ポートLiの入力信号がL(Low)レベルとなり、ポートHiの入力信号がLレベルの区間では、ポートLiの入力信号がHレベルとなる。
FIG. 4 shows signal waveforms at the respective ports of the
図4(c)のポートHbの信号波形は、コンデンサCbの電圧波形である。コンデンサCbは、前述のように、電源Voからダイオード(図示省略)を介して充電される。ここで、ポートHiの入力信号がHレベルの区間では、ポートHbとポートHoとがIC内部で短絡されるようになっている。このため、図4(d)に示すように、ポートHoからは、ポートHiのHレベル区間に、コンデンサCbの電圧(ポートHbの電圧)が出力される。この出力は、ポートHiの入力信号に同期した駆動信号(パルス信号)となる。ポートLoからは、図4(e)のような、ポートLiの入力信号に同期した駆動信号(パルス信号)が出力される。 The signal waveform at the port Hb in FIG. 4C is a voltage waveform of the capacitor Cb. As described above, the capacitor Cb is charged from the power supply Vo via a diode (not shown). Here, when the input signal of the port Hi is at the H level, the port Hb and the port Ho are short-circuited inside the IC. Therefore, as shown in FIG. 4D, the voltage of the capacitor Cb (the voltage of the port Hb) is output from the port Ho in the H level section of the port Hi. This output becomes a drive signal (pulse signal) synchronized with the input signal of the port Hi. A drive signal (pulse signal) synchronized with the input signal of the port Li as shown in FIG. 4E is output from the port Lo.
次に、上述した構成からなるDC−DCコンバータ100の動作について説明する。まず、バイパス回路8に断線故障が発生していない場合の通常動作について、図2および図3を参照しながら説明する。
Next, the operation of the DC-
図2は、非昇圧時の電流経路を示している。非昇圧時には、上位装置(図示省略)より制御部4へ昇圧指令が与えられない。この状況下では、制御部4からFET駆動部5のポートHi、Liに、図4(a)、(b)の制御信号が入力されず、ポートHo、Loから、図4(d)、(e)の駆動信号も出力されない。このため、FET1とFET3は、共にオフ状態となってスイッチング動作をしないので、電圧変換回路2において昇圧動作は行われない。
FIG. 2 shows a current path during non-boosting. At the time of non-boosting, a boost command is not given to the
一方、非昇圧時には、制御部4からバイパス切替部6へ与えられる制御信号に基づき、トランジスタQ2がオン、トランジスタQ1がオフとなる。これにより、バイパス回路8のFET2はオンとなる。その結果、図2に太矢印で示したように、直流電源50から、入力端子10、FET2、および出力端子20を経由して、負荷70に昇圧されない直流電圧が供給される。
On the other hand, at the time of non-boosting, the transistor Q2 is turned on and the transistor Q1 is turned off based on a control signal given from the
なお、通常動作においては、故障検出部7のサーミスタTHの抵抗値が正常範囲にあり、P点の電圧も正常範囲にある。このため、制御部4は、P点の電圧に基づいて、バイパス回路8に断線故障が発生していないと判定する。
In normal operation, the resistance value of the thermistor TH of the
図3は、昇圧時の電流経路を示している。昇圧時には、上位装置(図示省略)より制御部4へ昇圧指令が与えられる。制御部4は、この昇圧指令を受けて、FET駆動部5のポートHi、Liに、図4(a)、(b)の制御信号を出力する。これにより、FET駆動部5のポートHo、Loから、図4(d)、(e)の駆動信号が出力される。そして、これらの駆動信号が、FET3のゲートgとFET1のゲートgにそれぞれ与えられる結果、FET3とFET1は、同期してオン・オフのスイッチング動作を行う。この場合、図4(d)、(e)からわかるように、各FETに与えられる駆動信号は、位相が反転している。したがって、FET1がオンのときはFET3はオフとなり、FET1がオフのときはFET3はオンとなる。これによって、FET1とFET3による同期整流が行われる。
FIG. 3 shows a current path during boosting. At the time of boosting, a boost command is given to the
図3では、FET3がオンしたときの電流経路を実線の太矢印で示し、FET1がオンしたときの電流経路を破線の太矢印で示してある。FET1とFET3が交互にオンすることにより、インダクタL2に発生した高電圧が同期整流され、コンデンサC2で平滑化されて、昇圧された直流電圧が生成される。この直流電圧は、出力フィルタ3を介して出力端子20へ出力され、負荷70へ供給される。
In FIG. 3, the current path when the
一方、昇圧時には、制御部4からバイパス切替部6へ与えられる制御信号に基づき、トランジスタQ2がオフ、トランジスタQ1がオンとなる。これにより、バイパス回路8のFET2はオフとなる。その結果、直流電源50から、入力端子10、FET2、および出力端子20を経由して、負荷70に直流電圧が供給されるルートは形成されない。
On the other hand, at the time of boosting, the transistor Q2 is turned off and the transistor Q1 is turned on based on a control signal supplied from the
また、通常動作における昇圧時には、故障検出部7のサーミスタTHの抵抗値は正常範囲にあり、P点の電圧も正常範囲にある。このため、制御部4は、P点の電圧に基づいて、バイパス回路8に断線故障が発生していないと判定する。
At the time of boosting in normal operation, the resistance value of the thermistor TH of the
次に、バイパス回路8に断線故障が発生した場合の動作について、図5および図6を参照しながら説明する。
Next, the operation when a disconnection failure occurs in the
FET2が断線故障すると、FET2のゲートgに駆動電圧が与えられているにもかかわらず、FET2がオンしない。このため、バイパス回路8に電流は流れず、図5に太矢印で示したように、直流電源50から、入力端子10、インダクタL1、インダクタL2、ダイオードD3、インダクタL3、および出力端子20を経由して、負荷70へ至る電流経路が形成される。
When the FET2 is broken, the FET2 is not turned on even though the drive voltage is applied to the gate g of the FET2. For this reason, no current flows through the
このとき、FET3のダイオードD3に流れる電流によって、ダイオードD3が発熱する。そして、FET3の近傍に設けられているサーミスタTHが、このダイオードD3の発熱を検出する。このため、サーミスタTHの抵抗値が減少し、故障検出部7におけるP点の電位が所定値以下となる。これに基づいて、制御部4は、バイパス回路8のFET2に断線故障が発生したと判定する。
At this time, the diode D3 generates heat due to the current flowing through the diode D3 of the FET3. The thermistor TH provided in the vicinity of the
なお、FET2が断線故障した場合、FET2に接続されているダイオードD2を経由して、入力端子10から出力端子20へ電流が流れることもある。この場合も、ダイオードD2に流れる電流によって、ダイオードD2が発熱する。したがって、FET2の近傍にも、ダイオードD2の発熱を検出するサーミスタ(図示省略)を配置しておくとよい。
When the
制御部4は、バイパス回路8のFET2が断線故障したと判定すると、FET駆動部5を介して、電圧変換回路2のFET3をオン状態にする。これにより、図6に太矢印で示したように、直流電源50から、入力端子10、インダクタL1、インダクタL2、FET3、インダクタL3、および出力端子20を経由して、負荷70へ至る電流経路が形成される。このため、非昇圧時に、断線故障したバイパス用のFET2の代わりに、電圧変換回路2の整流用のFET3を利用して、負荷70へ電力を供給することができる。
When the
この場合、図6のように、FET1を常時オフ状態とし、FET3を常時オン状態とするのが理想的である。しかしながら、前述したように、FET3はnチャンネル型のFETであり、これをオンさせるためにブートストラップ用のコンデンサCbを用いている。したがって、コンデンサCbに定期的に充電を行う必要があるが、そのためには、充電期間だけFET1をオンさせ、FET3をオフさせる必要がある。
In this case, as shown in FIG. 6, it is ideal that the
しかるに、FET1のオン期間(FET3のオフ期間)が必要以上に長くなると、FET1とFET3のオン・オフ動作によって、非昇圧時にもかかわらず、昇圧動作が行われてしまう結果となる。そこで、非昇圧時にバイパス回路8の断線故障が検出された場合、制御部4は、FET1とFET3が所定値以下のオンデューティ比でオン・オフするように、FET駆動部5を制御する。この様子を図7に示す。
However, if the ON period of FET 1 (OFF period of FET 3) becomes longer than necessary, the ON / OFF operation of
図7において、tはコンデンサCbが充電される期間を表している。図7(e)の信号(ポートLoの出力信号)のHレベル区間に、FET1がオン、FET3がオフとなって、図7(c)に示すように、コンデンサCbへの充電が行われる。ここで、FET1およびFET3に対するオンデューティ比は、充電期間tが必要最小限となるように、小さな値に設定されているため、各FETのオン・オフによって電圧変換回路2で昇圧動作が行われることはない。したがって、正常時のバイパス回路8を経由した場合と同様に、昇圧しない電圧を負荷70へ供給することができる。
In FIG. 7, t represents a period during which the capacitor Cb is charged. In the H level section of the signal in FIG. 7E (the output signal of the port Lo), the
以上のように、本実施形態では、非昇圧時にバイパス回路8のFET2が断線故障しても、電圧変換回路2のFET3をオン状態にすることにより、入力端子10から出力端子20へ至る電流経路が形成される。したがって、バイパス用のFET2の代わりに、整流用のFET3を利用して、負荷70へ直流電源50の電力を供給することができる。
As described above, in the present embodiment, even if the
また、FET3には、入力端子10から出力端子20へ電流を流す向きに、ダイオードD3が並列接続されているので、バイパス回路8のFET2が断線故障した場合に、ダイオードD3に電流が流れて、ダイオードD3が発熱する。そして、この発熱をFET3の近傍に配置されたサーミスタTHで検出することにより、制御部4において、FET2が断線故障したと判定することができる。
In addition, since the diode D3 is connected in parallel to the
また、昇圧時には、FET1とFET3は、一方がオンしたときは他方がオフすることにより同期整流を行うので、電圧変換回路2における電力損失を低減して、変換効率を向上させることができる。
Further, at the time of voltage boosting, FET1 and FET3 perform synchronous rectification by turning off the other when one is turned on, so that power loss in the
本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、前記の実施形態では、バイパス回路8のスイッチング素子としてFET2を用いたが、図8に示すように、バイパス回路8aのスイッチング素子として、リレーRYを用いてもよい。この場合、バイパス切替部6aは、公知のリレー駆動回路から構成すればよい。
In the present invention, various embodiments other than those described above can be adopted. For example, in the above embodiment, the
また、前記の実施形態では、非昇圧時において、バイパス回路8のFET2のみをオン状態にしたが、これに加えて、電圧変換回路2のFET3もオン状態にしてもよい。この場合の電流経路は、図9に示すように二重化された経路となる。したがって、バイパス回路8のFET2が断線故障しても、電圧変換回路2のFET3により、昇圧されない電圧を負荷70へ供給することができる。また、図9において、電圧変換回路2のFET3のみをオン状態にして、非昇圧時の電流経路を形成し、FET3が故障した場合に、バイパス回路8のFET2をオンさせるような使い方もできる。
In the above embodiment, only the
また、前記の実施形態では、バイパス回路8の一端を入力端子10に接続し、他端を出力端子20に接続したが、バイパス回路8の一端をインダクタL1、L2の接続点に接続し、他端をFET3とインダクタL3の接続点に接続してもよい。要は、入力端子10と出力端子20との間に、バイパス回路8を設ければよい。
In the above embodiment, one end of the
また、前記の実施形態では、FET駆動部5とバイパス切替部6とを分離して設けたが、FET駆動部5とバイパス切替部6とを一体化してもよい。
In the above-described embodiment, the
また、前記の実施形態では、バイパス回路8のFET2の断線故障を検出するサーミスタTHを設けたが、サーミスタに代えて、断線故障時の出力電圧Voの変動を検出する電圧検出回路を設けてもよい。
In the above-described embodiment, the thermistor TH for detecting the disconnection failure of the
また、前記の実施形態では、電圧変換回路2を昇圧回路で構成した例を挙げたが、変換する電圧の仕様に応じて、電圧変換回路2を降圧回路で構成してもよい。
In the above-described embodiment, the
また、前記の実施形態では、電圧変換回路2のFET3をnチャンネル型のFETで構成した例を挙げたが、FET3はpチャンネル型のFETであってもよい。この場合は、FETをオンさせる際にゲートに高い電圧を印加する必要がないので、ブートストラップ用のコンデンサCbは不要となる。また、FET3だけでなく、FET1とFET2をpチャンネル型のFETで構成することも可能である。
In the above embodiment, the
また、前記の実施形態では、スイッチング素子としてFETを用いたが、FETに代えて、トランジスタやIGBTなどのスイッチング素子を用いてもよい。 In the above-described embodiment, an FET is used as a switching element. However, a switching element such as a transistor or an IGBT may be used instead of the FET.
また、前記の実施形態では、車両に搭載されるDC−DCコンバータ100を例に挙げたが、本発明は、これ以外の用途に用いられるDC−DCコンバータにも適用することができる。
Moreover, in the said embodiment, although the DC-
2 電圧変換回路
4 制御部
5 FET駆動部
6 バイパス切替部
7 故障検出部
8 バイパス回路
10 入力端子
20 出力端子
50 直流電源
70 負荷
100 DC−DCコンバータ
D1〜D3 ダイオード
FET1 電界効果トランジスタ(第1のスイッチング素子)
FET2 電界効果トランジスタ(第2のスイッチング素子)
FET3 電界効果トランジスタ(第3のスイッチング素子)
G グランド
L2 インダクタ
2
FET2 field effect transistor (second switching element)
FET3 field effect transistor (third switching element)
G ground L2 inductor
Claims (7)
負荷が接続される出力端子と、
前記入力端子と前記出力端子との間に設けられ、第1スイッチング素子およびインダクタを有し、前記第1スイッチング素子のオン・オフ動作により、前記直流電源の電圧を昇圧または降圧して前記負荷へ供給する電圧変換回路と、
前記電圧変換回路と並列に設けられ、前記入力端子と前記出力端子との間に接続された第2スイッチング素子を有するバイパス回路と、
前記第1および第2スイッチング素子のオン・オフ動作を制御する制御部と、を備え、
前記インダクタの一端は前記入力端子に接続され、前記第1スイッチング素子は前記インダクタの他端とグランドとの間に設けられており、
前記制御部は、昇圧時または降圧時に、前記第2スイッチング素子をオフ状態にするとともに、前記第1スイッチング素子をオン・オフさせ、非昇圧時または非降圧時に、前記第2スイッチング素子をオン状態にするとともに、前記第1スイッチング素子をオフ状態にする、DC−DCコンバータにおいて、
前記電圧変換回路は、前記制御部によってオン・オフ動作が制御される第3スイッチング素子をさらに有し、
前記第3スイッチング素子は、前記インダクタの他端と前記出力端子との間に設けられている、ことを特徴とするDC−DCコンバータ。 An input terminal to which a DC power supply is connected;
An output terminal to which a load is connected;
The first switching element and the inductor are provided between the input terminal and the output terminal, and the voltage of the DC power source is boosted or stepped down to the load by the on / off operation of the first switching element. A voltage conversion circuit to be supplied;
A bypass circuit provided in parallel with the voltage conversion circuit and having a second switching element connected between the input terminal and the output terminal;
A control unit for controlling on / off operation of the first and second switching elements,
One end of the inductor is connected to the input terminal, and the first switching element is provided between the other end of the inductor and the ground,
The control unit turns off the second switching element at the time of step-up or step-down and turns on / off the first switching element, and turns on the second switching element at the time of non-step-up or non-step-down. And a DC-DC converter that turns off the first switching element.
The voltage conversion circuit further includes a third switching element whose on / off operation is controlled by the control unit,
The DC-DC converter, wherein the third switching element is provided between the other end of the inductor and the output terminal.
前記第3スイッチング素子は、前記入力端子から前記出力端子へ電流を流す向きにダイオードが並列接続されたFETからなる、ことを特徴とするDC−DCコンバータ。 The DC-DC converter according to claim 1, wherein
The third switching element is a DC-DC converter, wherein the third switching element is formed of an FET in which a diode is connected in parallel in a direction in which a current flows from the input terminal to the output terminal.
前記第1スイッチング素子は、前記入力端子から前記グランドへ電流を流さない向きにダイオードが並列接続されたFETからなり、
昇圧時または降圧時に、前記第1スイッチング素子と前記第3スイッチング素子は、一方のスイッチング素子がオンしたときは他方のスイッチング素子がオフすることにより同期整流を行う、ことを特徴とするDC−DCコンバータ。 The DC-DC converter according to claim 2,
The first switching element is composed of a FET in which a diode is connected in parallel in a direction in which no current flows from the input terminal to the ground,
DC-DC, wherein the first switching element and the third switching element perform synchronous rectification by turning off the other switching element when one of the switching elements is turned on at the time of step-up or step-down. converter.
非昇圧時または非降圧時に前記第2スイッチング素子がオンしない故障を検出する故障検出部をさらに備え、
前記制御部は、非昇圧時または非降圧時に、前記故障検出部で前記故障が検出されたときは、前記第3スイッチング素子をオン状態にする、ことを特徴とするDC−DCコンバータ。 The DC-DC converter according to any one of claims 1 to 3,
A failure detector for detecting a failure in which the second switching element is not turned on at the time of non-boosting or non-boosting,
The controller is configured to turn on the third switching element when the failure is detected by the failure detector during non-boosting or non-boosting.
前記第3スイッチング素子は、nチャンネル型のFETからなり、
前記第3スイッチング素子のゲートへ駆動電圧を供給するためのコンデンサが設けられ、
前記制御部は、非昇圧時または非降圧時に、前記故障検出部で前記故障が検出されたときは、前記第1スイッチング素子を、所定値以下のオンデューティ比でオン・オフするように制御し、
前記第1スイッチング素子のオン期間に前記コンデンサが充電され、当該充電の期間だけ前記第3スイッチング素子がオフする、ことを特徴とするDC−DCコンバータ。 The DC-DC converter according to claim 4, wherein
The third switching element is an n-channel FET,
A capacitor is provided for supplying a driving voltage to the gate of the third switching element;
The control unit controls the first switching element to be turned on / off at an on-duty ratio equal to or less than a predetermined value when the failure is detected by the failure detection unit during non-boosting or non-boosting. ,
The DC-DC converter, wherein the capacitor is charged during an ON period of the first switching element, and the third switching element is OFF during the charging period.
前記故障検出部は、前記第3スイッチング素子の近傍に配置されたサーミスタを含む、ことを特徴とするDC−DCコンバータ。 The DC-DC converter according to claim 4 or 5,
The DC-DC converter according to claim 1, wherein the failure detection unit includes a thermistor disposed in the vicinity of the third switching element.
前記制御部は、非昇圧時または非降圧時に、前記第2スイッチング素子をオン状態にするとともに、前記第3スイッチング素子をオン状態にする、ことを特徴とするDC−DCコンバータ。 The DC-DC converter according to any one of claims 1 to 6,
The controller is configured to turn on the second switching element and turn on the third switching element at the time of non-boosting or non-boosting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166048A JP2015035903A (en) | 2013-08-09 | 2013-08-09 | Dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166048A JP2015035903A (en) | 2013-08-09 | 2013-08-09 | Dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015035903A true JP2015035903A (en) | 2015-02-19 |
Family
ID=52544064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013166048A Pending JP2015035903A (en) | 2013-08-09 | 2013-08-09 | Dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015035903A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007529185A (en) * | 2003-08-05 | 2007-10-18 | 松下電器産業株式会社 | DC power supply device and battery-powered electronic device incorporating the same |
JP2011239631A (en) * | 2010-05-13 | 2011-11-24 | Toyota Industries Corp | Power circuit |
JP2013038849A (en) * | 2011-08-04 | 2013-02-21 | Honda Motor Co Ltd | Voltage boosting control |
JP2013074741A (en) * | 2011-09-28 | 2013-04-22 | Toyota Industries Corp | Power circuit |
JP2013169032A (en) * | 2012-02-14 | 2013-08-29 | Toyota Industries Corp | Power-supply circuit |
-
2013
- 2013-08-09 JP JP2013166048A patent/JP2015035903A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007529185A (en) * | 2003-08-05 | 2007-10-18 | 松下電器産業株式会社 | DC power supply device and battery-powered electronic device incorporating the same |
JP2011239631A (en) * | 2010-05-13 | 2011-11-24 | Toyota Industries Corp | Power circuit |
JP2013038849A (en) * | 2011-08-04 | 2013-02-21 | Honda Motor Co Ltd | Voltage boosting control |
JP2013074741A (en) * | 2011-09-28 | 2013-04-22 | Toyota Industries Corp | Power circuit |
JP2013169032A (en) * | 2012-02-14 | 2013-08-29 | Toyota Industries Corp | Power-supply circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8000117B2 (en) | Buck boost function based on a capacitor bootstrap input buck converter | |
JP6665821B2 (en) | Bidirectional DC-DC converter | |
JP4481879B2 (en) | Switching power supply | |
JP6421047B2 (en) | Switching power supply | |
TWI645393B (en) | Bias generation circuit and synchronous dual mode boost dc-dc converter thereof | |
JP2015008611A (en) | Dc-dc converter | |
JP2016201910A (en) | Control device and electric power steering device | |
JP5157603B2 (en) | Boost DC-DC converter and power source driving semiconductor integrated circuit | |
JP2010022077A (en) | Power supply device | |
JP5611420B1 (en) | DC-DC converter | |
US9780690B2 (en) | Resonant decoupled auxiliary supply for a switched-mode power supply controller | |
JP2015095948A (en) | Dc-dc converter | |
JP2001292567A (en) | Dc-to-dc converter | |
JP5540876B2 (en) | Power circuit | |
JP6588634B2 (en) | Switching regulator, semiconductor integrated circuit, and electronic device | |
JP6637754B2 (en) | Power supply circuit and electronic device including the same | |
JP6470066B2 (en) | Ignition device | |
JP2015035937A (en) | Dc-dc converter | |
JP2018082506A (en) | Dc-dc converter | |
WO2018079127A1 (en) | Inductive load energization control device | |
JP7426397B2 (en) | Power electronic devices and methods for supplying voltage to drive circuits of power semiconductor switches | |
JP2010098840A (en) | Voltage step up/down dc-dc converter | |
JP2007020327A (en) | Control unit for dc-dc converters | |
JP6500701B2 (en) | Drive power circuit | |
JP7276064B2 (en) | DC DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170427 |