JP2015032650A - Pattern forming method and method for manufacturing imprint mold - Google Patents

Pattern forming method and method for manufacturing imprint mold Download PDF

Info

Publication number
JP2015032650A
JP2015032650A JP2013160289A JP2013160289A JP2015032650A JP 2015032650 A JP2015032650 A JP 2015032650A JP 2013160289 A JP2013160289 A JP 2013160289A JP 2013160289 A JP2013160289 A JP 2013160289A JP 2015032650 A JP2015032650 A JP 2015032650A
Authority
JP
Japan
Prior art keywords
pattern
resist
sidewall
fine
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013160289A
Other languages
Japanese (ja)
Other versions
JP6136721B2 (en
Inventor
武士 坂本
Takeshi Sakamoto
坂本　　武士
佑介 河野
Yusuke Kono
佑介 河野
幹雄 石川
Mikio Ishikawa
幹雄 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013160289A priority Critical patent/JP6136721B2/en
Publication of JP2015032650A publication Critical patent/JP2015032650A/en
Application granted granted Critical
Publication of JP6136721B2 publication Critical patent/JP6136721B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pattern forming method for forming fine rugged patterns with different dimensions within the same face (patterned face) by using a so-called sidewall process with a high yield, and to provide a method for manufacturing an imprint mold and a method for manufacturing a semiconductor by using the pattern forming method.SOLUTION: A method for forming a first fine pattern and a second fine pattern having a smaller dimension than that of the first pattern on one face of a process target material is provided, and the method comprises: forming a first resist pattern having a low ashing rate on a first pattern region on the one face of the process target material; forming a second resist pattern having a high ashing rate on at least a second pattern region on the one surface of the process target material; forming a sidewall pattern along a sidewall of the second resist pattern, corresponding to the second fine pattern; removing the second resist pattern by ashing so as to allow the sidewall pattern and the first resist pattern to remain; and etching the process target material by using the sidewall pattern and the first resist pattern as a mask.

Description

本発明は、パターン形成方法及びそれを利用したインプリントモールドの製造方法に関する。   The present invention relates to a pattern forming method and an imprint mold manufacturing method using the same.

微細加工技術としてのナノインプリント技術は、基材の表面に微細凹凸パターンが形成されてなる型部材（インプリントモールド）を用い、当該微細凹凸パターンをインプリント樹脂等の被加工物に転写することで微細凹凸パターンを等倍転写するパターン形成技術である（特許文献１参照）。特に、半導体デバイスにおける配線パターン等のさらなる微細化の進行等に伴い、半導体デバイスの製造プロセス等においてナノインプリント技術が益々注目されている。   Nanoimprint technology as a microfabrication technology uses a mold member (imprint mold) in which a fine concavo-convex pattern is formed on the surface of a substrate, and transfers the fine concavo-convex pattern onto a workpiece such as an imprint resin. This is a pattern formation technique for transferring a fine concavo-convex pattern at an equal magnification (see Patent Document 1). In particular, with the progress of further miniaturization of wiring patterns and the like in semiconductor devices, nanoimprint technology is gaining more and more attention in semiconductor device manufacturing processes and the like.

かかるナノインプリント技術にて用いられるインプリントモールドにおいては、半導体デバイスにおける配線パターン等を作製するための微細凹凸パターン（メインパターン）がパターン形成面に形成されている。そして、一般に、そのパターン形成面には、インプリントモールドの剥離容易性や上記メインパターンへのインプリント樹脂等の充填、インプリント処理時におけるインプリントモールドと半導体基板等の被転写基板との位置合わせ等を目的として、当該メインパターンよりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）も形成されている。このインプリントモールドを用いたナノインプリントにより製造される半導体デバイスの微細化が進行するのに伴い、現在、インプリントモールドにおけるメインパターンの寸法も数十ｎｍ以下程度にまで微細化されてきている。   In an imprint mold used in such nanoimprint technology, a fine uneven pattern (main pattern) for forming a wiring pattern or the like in a semiconductor device is formed on a pattern forming surface. In general, the pattern forming surface is easily peeled off from the imprint mold, filled with the imprint resin into the main pattern, and the position of the imprint mold and the transferred substrate such as a semiconductor substrate during the imprint process. For the purpose of alignment or the like, a fine uneven pattern (dummy pattern, alignment mark, etc.) having a size larger than that of the main pattern is also formed. With the progress of miniaturization of semiconductor devices manufactured by nanoimprinting using this imprint mold, the size of the main pattern in the imprint mold is currently miniaturized to about several tens of nm or less.

そして、半導体デバイスの微細化のさらなる進行に伴い、インプリントモールドにおけるメインパターンの寸法もさらに微細化される方向で技術開発がなされる中、微細な寸法のメインパターンと、メインパターンよりも寸法の大きいダミーパターンやアライメントマーク等とがパターン形成面内に形成されてなるインプリントモールドを製造する方法として、いわゆる側壁プロセスにより形成された側壁パターンを用いてインプリントモールド用基材を加工する方法が提案されている（特許文献２参照）。   With the further progress of miniaturization of semiconductor devices, the development of technology in the direction in which the size of the main pattern in the imprint mold is further miniaturized, As a method of manufacturing an imprint mold in which a large dummy pattern, an alignment mark, and the like are formed in a pattern forming surface, a method of processing a substrate for imprint mold using a sidewall pattern formed by a so-called sidewall process. It has been proposed (see Patent Document 2).

米国特許第５，７７２，９０５号US Pat. No. 5,772,905 特許第４８２５８９１号公報Japanese Patent No. 4825891

特許文献２に開示されているインプリントモールドの製造方法においては、まず、インプリントモールド用基材（石英基板等）上にハードマスク層（金属クロム膜等）及びコア層（酸化シリコン膜等）をこの順に積層し、後に側壁パターンの芯材を形成するための第１レジストパターンをコア層上に形成する。   In the imprint mold manufacturing method disclosed in Patent Document 2, first, a hard mask layer (metal chromium film, etc.) and a core layer (silicon oxide film, etc.) on an imprint mold substrate (quartz substrate, etc.). Are stacked in this order, and a first resist pattern for later forming a core material of the sidewall pattern is formed on the core layer.

次に、第１レジストパターンをマスクとしてコア層をエッチングしてコア層パターンを形成し、当該コア層パターンをスリミングして芯材を形成し、芯材の側壁に側壁パターンを形成する。   Next, using the first resist pattern as a mask, the core layer is etched to form a core layer pattern, the core layer pattern is slimmed to form a core material, and a side wall pattern is formed on the side wall of the core material.

続いて、微細な寸法のメインパターンを形成する領域以外の領域（ダミーパターンやアライメントマーク等を形成する領域）に位置する芯材を残存させるように第２レジストパターンを形成し、その後、微細な寸法のメインパターンを形成する領域の芯材のみをエッチングにより除去する。このようにして、微細な寸法のメインパターンを形成する領域には、芯材が除去された側壁パターンが残存し、メインパターンよりも寸法の大きいダミーパターンやアライメントマーク等を形成する領域には、芯材の除去されていない側壁パターンが残存する。   Subsequently, a second resist pattern is formed so as to leave the core material located in a region other than a region where the main pattern having a fine dimension is formed (a region where a dummy pattern, an alignment mark, or the like is formed). Only the core material in the region where the main pattern of the dimension is formed is removed by etching. In this way, the sidewall pattern from which the core material is removed remains in the region where the main pattern of fine dimensions is formed, and in the region where the dummy pattern or alignment mark having a larger dimension than the main pattern is formed, The sidewall pattern from which the core material is not removed remains.

そして、芯材が除去された側壁パターン及び芯材の除去されていない側壁パターンをマスクとしてハードマスク層をエッチングし、それにより形成されたハードマスクパターンをマスクとしてインプリントモールド用基材をエッチングする。これにより、微細な寸法の微細凹凸パターン（メインパターン）と、当該微細凹凸パターン（メインパターン）よりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）を有するインプリントモールドを製造することができる。   Then, the hard mask layer is etched using the side wall pattern from which the core material has been removed and the side wall pattern from which the core material has not been removed as a mask, and the substrate for imprint mold is etched using the hard mask pattern thus formed as a mask. . Thus, an imprint mold having a fine uneven pattern (main pattern) having a fine size and a fine uneven pattern (dummy pattern, alignment mark, etc.) having a larger dimension than the fine uneven pattern (main pattern) can be manufactured. it can.

上述した特許文献２に開示されているインプリントモールドの製造方法のように、いわゆる側壁プロセスにより形成された側壁パターンをマスクとしてハードマスク層をエッチングすることで、それにより形成されるハードマスクパターンの寸法が側壁パターンの寸法に依存することとなる。そして、側壁パターンの寸法は、当該側壁パターンを構成するシリコン酸化膜やシリコン窒化膜等のＣＶＤ法、スパッタリング法等による成膜厚さに依存するため、寸法制御性が極めて高い。すなわち、側壁パターンを構成するシリコン酸化膜やシリコン窒化膜等の成膜厚さを、インプリントモールドにおける微細凹凸パターン（メインパターン）の設計寸法と一致させることで、設計寸法に忠実な微細凹凸パターン（メインパターン）を有するインプリントモールドを製造することができる。   As in the imprint mold manufacturing method disclosed in Patent Document 2 described above, the hard mask layer is etched by etching the hard mask layer using a sidewall pattern formed by a so-called sidewall process as a mask. The dimension will depend on the dimension of the sidewall pattern. The dimension of the side wall pattern depends on the film thickness of the silicon oxide film, silicon nitride film, etc. constituting the side wall pattern by the CVD method, the sputtering method, etc., so that the dimension controllability is extremely high. That is, by making the film thickness of the silicon oxide film, silicon nitride film, etc. constituting the sidewall pattern coincide with the design dimension of the fine uneven pattern (main pattern) in the imprint mold, the fine uneven pattern faithful to the design dimension An imprint mold having (main pattern) can be manufactured.

一方で、特許文献２に開示されている方法では、同一パターン形成面内にメインパターンとともに、メインパターンよりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）を形成するために、側壁パターンの形成された芯材を一部残存させ、当該芯材と側壁パターンとを、ハードマスク層をエッチングする際のマスクパターンとして用いる。そして、一部の芯材を残存させるために、当該芯材と側壁パターンとを共に覆う第２レジストパターンを形成する。これにより、ハードマスク層をエッチングする際のマスクとして用いられる、寸法の異なるパターン（芯材が除去された側壁パターン及び芯材の除去されていない側壁パターン）を同一パターン形成面内に形成し、同一パターン形成面内に寸法の異なる微細凹凸パターンを形成している。   On the other hand, in the method disclosed in Patent Document 2, in order to form a fine concavo-convex pattern (dummy pattern, alignment mark, etc.) having a size larger than the main pattern together with the main pattern in the same pattern formation surface, A part of the core material formed is left, and the core material and the sidewall pattern are used as a mask pattern when the hard mask layer is etched. Then, in order to leave a part of the core material, a second resist pattern that covers both the core material and the side wall pattern is formed. Thereby, patterns having different dimensions (side wall patterns from which the core material has been removed and side wall patterns from which the core material has not been removed) used as a mask when etching the hard mask layer are formed in the same pattern formation surface, Fine concavo-convex patterns having different dimensions are formed in the same pattern formation surface.

しかしながら、側壁パターンや芯材の寸法が極めて微細であることで、第２レジストパターンを形成する際のリソグラフィー処理における未硬化のレジスト膜を除去する現像工程、リンス工程及び乾燥工程の一連のウェットプロセスの過程において、現像液やリンス液による表面張力が側壁パターンに作用する。これにより、第２レジストパターンにより覆われていない側壁パターンの倒れ、破損等が生じるおそれがある。   However, because the dimensions of the sidewall pattern and the core material are extremely fine, a series of wet processes including a development process, a rinsing process, and a drying process that remove the uncured resist film in the lithography process when forming the second resist pattern In this process, the surface tension due to the developer or the rinsing liquid acts on the sidewall pattern. As a result, the sidewall pattern not covered by the second resist pattern may fall down or be damaged.

また、ハードマスク層を構成する金属クロム膜等と芯材や側壁パターンを構成するシリコン酸化膜等とは、それらの界面で強固な結合が形成されるわけではなく、特に芯材や側壁パターンのアスペクト比が大きいと、上記ウェットプロセスにおいて芯材や側壁パターンの剥がれ、形状変化等が生じるおそれがある。   In addition, the metallic chromium film or the like constituting the hard mask layer and the silicon oxide film or the like constituting the core material or the sidewall pattern do not form a strong bond at the interface between them, in particular the core material or the sidewall pattern. When the aspect ratio is large, the core material and the side wall pattern may be peeled off and the shape may be changed in the wet process.

このようにして、側壁パターンの倒れ、破損、剥がれ、形状変化等が生じてしまうと、微細な寸法の微細凹凸パターン（メインパターン）を形成することができなくなり、インプリントモールドの製造歩留まりが低下してしまうという問題が生じる。   In this way, if the sidewall pattern falls down, breaks, peels, changes in shape, etc., it becomes impossible to form a fine concavo-convex pattern (main pattern) with fine dimensions, and the production yield of the imprint mold decreases. The problem of end up occurs.

上記課題に鑑みて、本発明は、いわゆる側壁プロセスを利用して、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンを高い歩留まりで形成するパターン形成方法、並びにそれを利用したインプリントモールドの製造方法及び半導体製造方法を提供することを目的とする。   In view of the above-described problems, the present invention uses a so-called side wall process to form a fine concavo-convex pattern having different dimensions on the same surface (pattern formation surface) with a high yield, and an imprint using the same. It aims at providing the manufacturing method and semiconductor manufacturing method of a mold.

上記課題を解決するために、本発明は、第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンを被加工材の一の面上に形成するパターン形成方法であって、前記被加工材の一の面における前記第１微細パターンの形成される第１パターン領域上に、第１レジスト材料からなり、前記第１微細パターンに対応する第１レジストパターンを形成する第１レジストパターン形成工程と、少なくとも、前記被加工材の一の面における前記第２微細パターンの形成される第２パターン領域上に、第２レジスト材料からなる第２レジストパターンを形成する第２レジストパターン形成工程と、前記第２レジストパターンの側壁に沿って、前記第２微細パターンに対応する側壁パターンを形成する側壁パターン形成工程と、前記第２レジストパターンをアッシングにより除去し、前記側壁パターン及び前記第１レジストパターンを残存させる第２レジストパターン除去工程と、前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材をエッチングするエッチング工程とを含み、前記第１レジスト材料は、前記第２レジストパターン除去工程における前記第２レジスト材料のアッシングレートよりも低いアッシングレートを有する材料であることを特徴とするパターン形成方法を提供する（発明１）。   In order to solve the above problems, the present invention is a pattern forming method for forming a first fine pattern and a second fine pattern having a smaller dimension than the first fine pattern on one surface of a workpiece, A first resist made of a first resist material and forming a first resist pattern corresponding to the first fine pattern on a first pattern region where the first fine pattern is formed on one surface of the workpiece. And a second resist pattern formation for forming a second resist pattern made of a second resist material on a second pattern region where the second fine pattern is formed on at least one surface of the workpiece. A sidewall pattern forming step of forming a sidewall pattern corresponding to the second fine pattern along the sidewall of the second resist pattern; 2 resist patterns are removed by ashing, a second resist pattern removing step for leaving the side wall pattern and the first resist pattern, and the work material is etched using the side wall pattern and the first resist pattern as a mask. An etching process, wherein the first resist material is a material having an ashing rate lower than the ashing rate of the second resist material in the second resist pattern removing process. (Invention 1).

上記発明（発明１）によれば、第２微細パターンに対応する側壁パターンを形成する際に芯材として用いられる第２レジストパターンはアッシングにより除去されるが、そのときに第１微細パターンに対応する第１レジストパターンは、アッシングレートの差によって被加工材上に残存する。すなわち、第２レジストパターンを除去した後、被加工材上に第１微細パターンに対応する第１レジストパターン及び第２微細パターンに対応する側壁パターンを残存させることができる。よって、それらをマスクとして被加工材をエッチングすることで、同一面（パターン形成面）内に寸法の異なる微細パターン（第１微細パターン及び第２微細パターン）を高い歩留まりで形成することができる。   According to the above invention (Invention 1), the second resist pattern used as the core material when forming the side wall pattern corresponding to the second fine pattern is removed by ashing. The first resist pattern to be left remains on the workpiece due to the difference in ashing rate. That is, after removing the second resist pattern, the first resist pattern corresponding to the first fine pattern and the sidewall pattern corresponding to the second fine pattern can remain on the workpiece. Therefore, by etching the workpiece using them as a mask, it is possible to form fine patterns (first fine pattern and second fine pattern) having different dimensions in the same surface (pattern formation surface) with a high yield.

上記発明（発明１）においては、前記第１レジスト材料が、ハイドロシルセスキオキサンを含むレジスト材料であるのが好ましい（発明２）。かかる発明（発明２）によれば、アッシング耐性に優れたハイドロシルセスキオキサンを含むレジスト材料を第１レジスト材料として用いることで、第２レジストパターン除去工程におけるアッシング処理にて、第１レジストパターンを十分に残存させることができる。よって、同一面（パターン形成面）内に寸法の異なる微細パターンを高い歩留まりで形成することができる。   In the said invention (invention 1), it is preferable that the said 1st resist material is a resist material containing hydrosilsesquioxane (invention 2). According to this invention (invention 2), by using a resist material containing hydrosilsesquioxane having excellent ashing resistance as the first resist material, the first resist pattern can be obtained in the ashing process in the second resist pattern removal step. Can be sufficiently left. Therefore, fine patterns having different dimensions can be formed with high yield on the same surface (pattern forming surface).

上記発明（発明１，２）においては、前記エッチング工程は、ドライエッチングにより行われるのが好ましい（発明３）。被加工材上に形成された側壁パターンは、ウェットプロセスに曝されることでダメージを受け易い。側壁パターンがダメージを受けてしまうと、それをマスクとして形成される第２微細パターンの精度が低下してしまうおそれがある。しかしながら、上記発明（発明３）のように、側壁パターンを形成した後、ドライプロセスにより第１微細パターン及び第２微細パターンが形成されることで、側壁パターンがダメージを受けることがないため、高精度に第２微細パターンを形成することができる。   In the said invention (invention 1 and 2), it is preferable that the said etching process is performed by dry etching (invention 3). The sidewall pattern formed on the workpiece is easily damaged by being exposed to a wet process. If the sidewall pattern is damaged, the accuracy of the second fine pattern formed using the sidewall pattern as a mask may be reduced. However, since the first fine pattern and the second fine pattern are formed by the dry process after the sidewall pattern is formed as in the invention (Invention 3), the sidewall pattern is not damaged. The second fine pattern can be formed with high accuracy.

上記発明（発明１〜３）においては、前記第１微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法以上の寸法であり、前記第２微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法未満の寸法であるのが好ましい（発明４）。   In the said invention (invention 1-3), the dimension of the said 1st fine pattern is a dimension more than the minimum dimension in which a pattern can be formed by the lithography method, and the dimension of the said 2nd fine pattern can be patterned by the lithography method It is preferable that the dimension is less than the minimum dimension (Invention 4).

上記発明（発明１〜４）において、前記被加工材は、第１被加工材と、前記第１被加工材の一の面上に設けられてなる第２被加工材とを有し、前記エッチング工程は、前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記第２被加工材をエッチングして、前記第１被加工材をエッチングするためのマスクとして使用可能なマスクパターンを形成する第１エッチング工程と、前記マスクパターンをマスクとして用いて前記第１被加工材をエッチングして前記第１被加工材上に前記第１微細パターン及び前記第２微細パターンを形成する第２エッチング工程とを含むのが好ましい（発明５）。   In the said invention (invention 1-4), the said workpiece has a 1st workpiece, and the 2nd workpiece provided on one surface of the said 1st workpiece, The etching step etches the second workpiece using the sidewall pattern and the first resist pattern as a mask to form a mask pattern that can be used as a mask for etching the first workpiece. A first etching step and a second etching step of etching the first workpiece using the mask pattern as a mask to form the first fine pattern and the second fine pattern on the first workpiece. (Invention 5).

また、本発明は、インプリントモールド用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなるインプリントモールドを製造する方法であって、上記発明（発明５）に係るパターン形成方法を含み、前記第１エッチング工程において前記第２被加工材としてのハードマスク層をエッチングして前記マスクパターンとしてのハードマスクパターンを形成し、前記第２エッチング工程において前記第１被加工材としてのインプリントモールド用基材の一の面に前記第１微細パターン及び前記第２微細パターンを形成することを特徴とするインプリントモールドの製造方法を提供する（発明６）。   Further, the present invention is a method for producing an imprint mold in which a first fine pattern and a second fine pattern having a smaller dimension than the first fine pattern are formed on one surface of an imprint mold substrate. Including the pattern forming method according to the invention (Invention 5), etching the hard mask layer as the second workpiece in the first etching step to form a hard mask pattern as the mask pattern, A method of manufacturing an imprint mold, wherein the first fine pattern and the second fine pattern are formed on one surface of an imprint mold base material as the first workpiece in the second etching step. Provided (Invention 6).

さらに、本発明は、半導体用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなる半導体を製造する方法であって、上記発明（発明１〜５）に係るパターン形成方法を含み、前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材としての前記半導体用基材をエッチングすることを特徴とする半導体製造方法を提供する（発明７）。   Furthermore, the present invention is a method for manufacturing a semiconductor in which a first fine pattern and a second fine pattern having a smaller dimension than the first fine pattern are formed on one surface of a semiconductor substrate. A method of manufacturing a semiconductor comprising the pattern forming method according to (Inventions 1 to 5), wherein the semiconductor substrate as the workpiece is etched using the sidewall pattern and the first resist pattern as a mask. (Invention 7).

本発明によれば、いわゆる側壁プロセスを利用して、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンを高い歩留まりで形成するパターン形成方法、並びにそれを利用したインプリントモールドの製造方法及び半導体製造方法を提供することができる。   According to the present invention, using a so-called side wall process, a pattern forming method for forming fine concavo-convex patterns having different dimensions on the same surface (pattern forming surface) with a high yield, and an imprint mold manufacturing method using the same In addition, a semiconductor manufacturing method can be provided.

図１は、本発明の実施形態により製造されるインプリントモールドの概略構成例を示す断面図である。FIG. 1 is a cross-sectional view illustrating a schematic configuration example of an imprint mold manufactured according to an embodiment of the present invention. 図２は、本発明の一実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。FIG. 2 is a process flow diagram showing the respective steps of the imprint mold manufacturing method according to the embodiment of the present invention in cross-sectional views. 図３（ａ）は、本発明の一実施形態に係るインプリントモールドの製造方法において形成される閉ループ構造を示す平面図であり、図３（ｂ）は、図３（ａ）におけるＡ−Ａ線断面図である。Fig.3 (a) is a top view which shows the closed loop structure formed in the manufacturing method of the imprint mold which concerns on one Embodiment of this invention, FIG.3 (b) is AA in FIG.3 (a). It is line sectional drawing. 図４は、本発明の一実施形態における閉ループ除去工程を平面図にて示す工程フロー図である。FIG. 4 is a process flow diagram showing the closed-loop removal process in one embodiment of the present invention in a plan view. 図５は、図４に示す閉ループ除去工程を断面図（Ｂ−Ｂ線断面図）にて示す工程フロー図である。FIG. 5 is a process flow diagram illustrating the closed-loop removal process illustrated in FIG. 4 in a cross-sectional view (cross-sectional view taken along the line BB). 図６は、本発明の他の実施形態に係るインプリントモールドの製造方法における一部の工程（芯材形成工程〜第２レジストパターン除去工程）を断面図にて示すフロー図である。FIG. 6 is a flowchart showing a part of steps (core material forming step to second resist pattern removing step) in the method of manufacturing an imprint mold according to another embodiment of the present invention in a sectional view.

本発明の実施の形態について、図面を参照しながら説明する。なお、本発明の一実施形態としてインプリントモールドの製造方法を例に挙げて説明するが、本発明はこの態様に限定されるものではない。   Embodiments of the present invention will be described with reference to the drawings. In addition, although the manufacturing method of an imprint mold is mentioned as an example as one Embodiment of this invention, this invention is not limited to this aspect.

〔インプリントモールド〕
まずは、本実施形態に係るインプリントモールドの製造方法により製造されるインプリントモールドの概略構成を説明する。図１は、本実施形態により製造されるインプリントモールドの概略構成例を示す断面図である。 [Imprint mold]
First, a schematic configuration of an imprint mold manufactured by the imprint mold manufacturing method according to the present embodiment will be described. FIG. 1 is a cross-sectional view illustrating a schematic configuration example of an imprint mold manufactured according to the present embodiment.

図１に示すように、本実施形態におけるインプリントモールド１は、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン；以下「小パターン」という場合がある。）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（上記メインパターンよりも寸法の大きい配線パターン等を作製するためのメインパターン，ダミーパターン，アライメントマーク等；以下「大パターン」という場合がある。）１２とを有する。なお、微細凹凸パターン１１，１２の形状等は特に限定されるものではない。   As shown in FIG. 1, an imprint mold 1 according to this embodiment includes a fine uneven pattern (main pattern; hereinafter may be referred to as “small pattern”) 11 for producing a wiring pattern of a semiconductor device and the like. Fine concavo-convex pattern having a size larger than that of the fine concavo-convex pattern (main pattern) 11 (main pattern, dummy pattern, alignment mark, etc. for producing a wiring pattern having a size larger than that of the main pattern); There are 12). In addition, the shape of the fine concavo-convex patterns 11 and 12 is not particularly limited.

大パターン１２は、インプリントモールド１のパターン形成面１３内の大パターン領域１２ａに形成されており、小パターン１１は、インプリントモールド１のパターン形成面１３内の小パターン領域１１ａに形成されている。すなわち、両微細凹凸パターン１１，１２は、同一面内に形成されている。   The large pattern 12 is formed in the large pattern region 12 a in the pattern forming surface 13 of the imprint mold 1, and the small pattern 11 is formed in the small pattern region 11 a in the pattern forming surface 13 of the imprint mold 1. Yes. That is, both fine concavo-convex patterns 11 and 12 are formed in the same plane.

小パターン１１の寸法は、一般のリソグラフィー（電子線リソグラフィー、ＵＶリソグラフィー等）によってレジストパターンの形成が困難又は不能な程度の寸法（リソグラフィーの解像限界（限界露光線幅）未満の寸法）であって、例えば５〜３０ｎｍ程度である。一方、大パターン１２の寸法は、一般のリソグラフィーによってレジストパターンの形成が可能な程度の寸法であって、例えば５０〜３００ｎｍ程度である。   The dimensions of the small pattern 11 are dimensions (dimensions less than the resolution limit (limit exposure line width) of lithography) that are difficult or impossible to form a resist pattern by general lithography (electron beam lithography, UV lithography, etc.). For example, it is about 5 to 30 nm. On the other hand, the dimension of the large pattern 12 is such a dimension that a resist pattern can be formed by general lithography, and is, for example, about 50 to 300 nm.

このような構成を有するインプリントモールド１を製造する方法について、以下詳細に説明する。   A method for manufacturing the imprint mold 1 having such a configuration will be described in detail below.

〔インプリントモールドの製造方法〕
図２は、本実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。 [Imprint Mold Manufacturing Method]
FIG. 2 is a process flow diagram showing the respective steps of the imprint mold manufacturing method according to the present embodiment in cross-sectional views.

（第１レジストパターン形成工程）
図２に示すように、本実施形態に係るインプリントモールドの製造方法においては、まず、ハードマスク層２１が一の面２０ａに設けられているインプリントモールド基材２０を用意し、インプリントモールド１における大パターン領域（大パターン１２の形成される領域）１２ａの上層に位置するハードマスク層２１上に第１レジストパターン２２を形成する（第１レジストパターン形成工程，図２（ａ））。 (First resist pattern forming step)
As shown in FIG. 2, in the imprint mold manufacturing method according to the present embodiment, first, an imprint mold substrate 20 having a hard mask layer 21 provided on one surface 20a is prepared. The first resist pattern 22 is formed on the hard mask layer 21 located above the large pattern region (region where the large pattern 12 is formed) 12a in FIG. 1 (first resist pattern forming step, FIG. 2A).

インプリントモールド基材２０としては、インプリントモールド１の用途（光インプリント用、熱インプリント用等の用途）に応じて適宜選択され得るものであり、インプリントモールドを製造する際に一般的に用いられている基板（例えば、石英ガラス、ソーダガラス、蛍石、フッ化カルシウム基板、フッ化マグネシウム基板、アクリルガラス等のガラス基板、ポリカーボネート基板、ポリプロピレン基板、ポリエチレン基板等の樹脂基板、これらのうちから任意に選択された２以上の基板を積層してなる積層基板等の透明基板；ニッケル基板、チタン基板、アルミニウム基板等の金属基板；シリコン基板、窒化ガリウム基板等の半導体基板等）を用いることができる。インプリントモールド基材２０の厚さは、基板の強度、取り扱い適性等を考慮し、例えば、３００μｍ〜１０ｍｍ程度の範囲で適宜設定され得る。なお、本実施形態において「透明」とは、波長３００〜４５０ｎｍの光線の透過率が８５％以上であることを意味し、好ましくは９０％以上、特に好ましくは９５％以上である。   The imprint mold substrate 20 can be appropriately selected according to the use of the imprint mold 1 (use for optical imprinting, thermal imprinting, etc.), and is generally used when manufacturing an imprint mold. Substrates (eg, quartz glass, soda glass, fluorite, calcium fluoride substrate, magnesium fluoride substrate, glass substrate such as acrylic glass, resin substrate such as polycarbonate substrate, polypropylene substrate, polyethylene substrate, etc.) A transparent substrate such as a laminated substrate formed by laminating two or more substrates arbitrarily selected from the above; a metal substrate such as a nickel substrate, a titanium substrate, or an aluminum substrate; a semiconductor substrate such as a silicon substrate or a gallium nitride substrate). be able to. The thickness of the imprint mold base material 20 can be appropriately set within a range of, for example, about 300 μm to 10 mm in consideration of the strength of the substrate, handling suitability, and the like. In the present embodiment, “transparent” means that the transmittance of light having a wavelength of 300 to 450 nm is 85% or more, preferably 90% or more, and particularly preferably 95% or more.

ハードマスク層２１を構成する材料としては、例えば、クロム、チタン、タンタル、珪素、アルミニウム等の金属；窒化クロム、酸化クロム、酸窒化クロム等のクロム系化合物、酸化タンタル、酸窒化タンタル、酸化硼化タンタル、酸窒化硼化タンタル等のタンタル化合物、窒化チタン、窒化珪素、酸窒化珪素等を単独で、又は任意に選択した２種以上を組み合わせて用いることができる。   Examples of the material constituting the hard mask layer 21 include metals such as chromium, titanium, tantalum, silicon, and aluminum; chromium-based compounds such as chromium nitride, chromium oxide, and chromium oxynitride, tantalum oxide, tantalum oxynitride, and boron oxide. A tantalum compound such as tantalum tantalum or tantalum oxynitride, titanium nitride, silicon nitride, silicon oxynitride, or the like can be used alone or in combination of two or more selected arbitrarily.

ハードマスク層２１は、後述するハードマスクパターン形成工程（図２（ｇ））にてパターニングされた上で、インプリントモールド基材２０をエッチングする際のマスクとして用いられるものである。そのため、インプリントモールド基材２０の種類に応じたエッチング選択比等を考慮して、ハードマスク層２１の構成材料を選択するのが好ましい。例えば、インプリントモールド基材２０が石英ガラスである場合、ハードマスク層２１として金属クロム膜等が好適に選択され得る。   The hard mask layer 21 is used as a mask when the imprint mold substrate 20 is etched after being patterned in a hard mask pattern forming step (FIG. 2G) described later. Therefore, it is preferable to select the constituent material of the hard mask layer 21 in consideration of the etching selection ratio according to the type of the imprint mold substrate 20. For example, when the imprint mold substrate 20 is made of quartz glass, a metal chromium film or the like can be suitably selected as the hard mask layer 21.

なお、ハードマスク層２１の厚さは、インプリントモールド基材２０の種類に応じたエッチング選択比、インプリントモールド１における小パターン１１及び大パターン１２の高さ（深さ）等を考慮して適宜設定される。例えば、インプリントモールド基材２０が石英ガラスであって、ハードマスク層２１が金属クロム膜である場合、ハードマスク層２１の厚さは、３〜１０ｎｍ程度である。   Note that the thickness of the hard mask layer 21 takes into consideration the etching selection ratio according to the type of the imprint mold substrate 20, the height (depth) of the small pattern 11 and the large pattern 12 in the imprint mold 1, and the like. Set as appropriate. For example, when the imprint mold substrate 20 is quartz glass and the hard mask layer 21 is a metal chromium film, the thickness of the hard mask layer 21 is about 3 to 10 nm.

第１レジストパターン２２を構成する第１レジスト材料は、従来公知のエネルギー線感応型レジスト材料（例えば、電子線感応型レジスト材料、紫外線感応型レジスト材料等）等であって、後述する第２レジストパターン除去工程（図２（ｆ）参照）のアッシング条件において、所定のアッシングレートを有する材料である。具体的には、後述する第２レジストパターン形成工程（図２（ｂ）参照）にて形成される第２レジストパターン２３を構成する第２レジスト材料のアッシングレートよりも低いアッシングレートを有する材料である。好適には、第１レジスト材料として、ハイドロシルセスキオキサン、ヘキサペンチルオキシトリフェニレン、ハフニウムやその他金属錯体を含むレジスト材料を用いる。ハイドロシルセスキオキサンを含むレジスト材料は、極めて低いアッシングレートを有する材料であるため、第２レジスト材料の選択の幅を広げることができる。   The first resist material constituting the first resist pattern 22 is a conventionally known energy ray sensitive resist material (for example, an electron beam sensitive resist material, an ultraviolet sensitive resist material, etc.) and the like. The material has a predetermined ashing rate under the ashing conditions in the pattern removal step (see FIG. 2F). Specifically, a material having an ashing rate lower than the ashing rate of the second resist material constituting the second resist pattern 23 formed in the second resist pattern forming step (see FIG. 2B) described later. is there. Preferably, a resist material containing hydrosilsesquioxane, hexapentyloxytriphenylene, hafnium or other metal complex is used as the first resist material. Since the resist material containing hydrosilsesquioxane is a material having an extremely low ashing rate, the selection range of the second resist material can be widened.

第１レジスト材料と第２レジスト材料とのアッシングレートの比は、１：２以上であるのが好ましく、１：１０以上であるのがより好ましい。アッシングレートの比が１：２未満であると、後述する第２レジストパターン除去工程（図２（ｆ）参照）において、第１レジストパターン２２を所望の高さで残存させつつ第２レジストパターン２３を除去することが困難となるおそれがある。   The ratio of the ashing rate between the first resist material and the second resist material is preferably 1: 2 or more, and more preferably 1:10 or more. If the ashing rate ratio is less than 1: 2, the second resist pattern 23 is left at a desired height while the first resist pattern 22 remains at a desired height in a second resist pattern removal step (see FIG. 2F) described later. May be difficult to remove.

第１レジストパターン２２の寸法は、大パターン１２の寸法に応じて適宜設定され得る。また、第１レジストパターン２２は、大パターン１２に対応するハードマスクパターン２７を形成するためのエッチングマスクとしての役割を果たすものである。そのため、第１レジストパターン２２のアスペクト比は、ハードマスク層２１の厚さやその構成材料等に基づくハードマスク層２１との間のエッチング選択比や、第１レジスト材料のアッシングレート等を考慮して適宜設定され得る。   The dimension of the first resist pattern 22 can be appropriately set according to the dimension of the large pattern 12. The first resist pattern 22 serves as an etching mask for forming the hard mask pattern 27 corresponding to the large pattern 12. Therefore, the aspect ratio of the first resist pattern 22 takes into consideration the etching selectivity with the hard mask layer 21 based on the thickness of the hard mask layer 21 and its constituent materials, the ashing rate of the first resist material, and the like. It can be set appropriately.

第１レジストパターン２２を形成する方法は、特に限定されるものではなく、例えば、電子線リソグラフィー法やフォトリソグラフィー法等により第１レジストパターン２２を形成してもよいし、インクジェット法等により大パターン領域１２ａの上層に位置するハードマスク層２１上に第１レジスト材料の液滴を滴下し、そのまま硬化させることで第１レジストパターン２２を形成してもよい。   The method for forming the first resist pattern 22 is not particularly limited. For example, the first resist pattern 22 may be formed by an electron beam lithography method or a photolithography method, or a large pattern may be formed by an ink jet method or the like. The first resist pattern 22 may be formed by dropping a droplet of the first resist material onto the hard mask layer 21 located in the upper layer of the region 12a and curing it as it is.

（第２レジストパターン形成工程）
次に、インプリントモールド１における小パターン領域（小パターン１１の形成される領域）１１ａの上層に位置するハードマスク層２１上に、後述する芯材２４としての役割を果たす第２レジストパターン２３を形成するとともに、第１レジストパターン２２を覆う第２レジストパターン２３を形成する（第２レジストパターン形成工程，図２（ｂ））。なお、第１レジストパターン２２を覆う第２レジストパターン２３は、後述する第２レジストパターン除去工程（図２（ｆ）参照）において、第１レジストパターン２２を保護する役割を果たす。 (Second resist pattern forming step)
Next, on the hard mask layer 21 located above the small pattern region (region where the small pattern 11 is formed) 11a in the imprint mold 1, a second resist pattern 23 serving as a core material 24 described later is formed. At the same time, a second resist pattern 23 is formed to cover the first resist pattern 22 (second resist pattern forming step, FIG. 2B). Note that the second resist pattern 23 covering the first resist pattern 22 serves to protect the first resist pattern 22 in a second resist pattern removing step (see FIG. 2F) described later.

第２レジストパターン２３を構成する第２レジスト材料は、従来公知のエネルギー線感応型レジスト材料（例えば、電子線感応型レジスト材料、紫外線感応型レジスト材料等）等であって、後述する第２レジストパターン除去工程（図２（ｆ）参照）のアッシング条件において、上記第１レジストパターン２２を構成する第１レジスト材料のアッシングレートよりも高いアッシングレートを有する材料である。   The second resist material constituting the second resist pattern 23 is a conventionally known energy ray sensitive resist material (for example, an electron beam sensitive resist material, an ultraviolet sensitive resist material, etc.) and the like. The material has an ashing rate higher than the ashing rate of the first resist material constituting the first resist pattern 22 under the ashing conditions in the pattern removing step (see FIG. 2F).

後述するように、小パターン領域１１ａの上層に位置するハードマスク層２１上に形成される第２レジストパターン２３は、側壁パターン２６を形成するための芯材２４としての役割を果たす（図２（ｄ），（ｅ）参照）。そして、当該第２レジストパターン２３（芯材２４）がアッシングにより除去されることで、側壁パターン２６のみを残存させることができる（図２（ｆ）参照）。このとき、第１レジストパターン２２及び第２レジストパターン２３のそれぞれを構成する第１レジスト材料及び第２レジスト材料が、上記アッシングレートを有することで、後述する第２レジストパターン除去工程（図２（ｆ）参照）において、大パターン１２に対応する第１レジストパターン２２を残存させつつ、第１レジストパターン２２を覆う第２レジストパターン２３を選択的に除去することができる。このように、第２レジストパターン２３を選択的に除去することで、ハードマスク層２１上に小パターン１１に対応する側壁パターン２６及び大パターン１２に対応する第１レジストパターン２２を残存させることができる（図２（ｆ）参照）。   As will be described later, the second resist pattern 23 formed on the hard mask layer 21 located on the upper layer of the small pattern region 11a serves as a core material 24 for forming the sidewall pattern 26 (FIG. d) and (e)). Then, by removing the second resist pattern 23 (core material 24) by ashing, only the sidewall pattern 26 can be left (see FIG. 2F). At this time, since the first resist material and the second resist material constituting each of the first resist pattern 22 and the second resist pattern 23 have the above ashing rate, a second resist pattern removing step (FIG. 2 (described later)). In f), the second resist pattern 23 covering the first resist pattern 22 can be selectively removed while the first resist pattern 22 corresponding to the large pattern 12 remains. As described above, by selectively removing the second resist pattern 23, the sidewall pattern 26 corresponding to the small pattern 11 and the first resist pattern 22 corresponding to the large pattern 12 may remain on the hard mask layer 21. (See FIG. 2 (f)).

第２レジストパターン２３を形成する方法は、特に限定されるものではなく、第１レジストパターン２２と同様に、電子線リソグラフィー法やフォトリソグラフィー法等により第２レジストパターン２３を形成してもよいし、第２レジストパターン２３に対応する凹凸パターンを有するインプリントモールドを用いたインプリント処理により、第２レジストパターン２３を形成してもよい。   The method for forming the second resist pattern 23 is not particularly limited, and the second resist pattern 23 may be formed by an electron beam lithography method, a photolithography method, or the like, as with the first resist pattern 22. The second resist pattern 23 may be formed by imprint processing using an imprint mold having a concavo-convex pattern corresponding to the second resist pattern 23.

第２レジストパターン２３は、後述する側壁パターン形成工程（図２（ｅ））により側壁パターン２６を形成するための芯材２４としての役割を果たすものであり、側壁パターン２６は芯材２４の側壁に形成されることから、側壁パターン形成工程（図２（ｅ））後の側壁パターン２６の高さ（厚さ）は、側壁材料膜２５のエッチバック量により、芯材２４の高さ（厚さ）以下となる。   The second resist pattern 23 serves as a core material 24 for forming the side wall pattern 26 in a side wall pattern forming step (FIG. 2E) described later. The side wall pattern 26 is a side wall of the core material 24. Therefore, the height (thickness) of the side wall pattern 26 after the side wall pattern forming step (FIG. 2E) is the height (thickness) of the core material 24 depending on the etch back amount of the side wall material film 25. A) The following.

この側壁パターン２６は、後述するハードマスクパターン形成工程（図２（ｇ））においてハードマスク層２１をエッチングするためのエッチングマスクとしての役割を果たす。そのため、側壁パターン２６の高さ（厚さ）は、側壁パターン２６及びハードマスク層２１のそれぞれを構成する材料のエッチング選択比にもよるが、ハードマスク層２１のエッチング処理中に側壁パターン２６が消失しない程度の高さ（厚さ）であることが要求される。   The sidewall pattern 26 serves as an etching mask for etching the hard mask layer 21 in a hard mask pattern forming step (FIG. 2G) described later. Therefore, the height (thickness) of the side wall pattern 26 depends on the etching selectivity of the material constituting each of the side wall pattern 26 and the hard mask layer 21, but the side wall pattern 26 is etched during the hard mask layer 21 etching process. It is required to have a height (thickness) that does not disappear.

一方で、後述する芯材形成工程（図２（ｃ））において、小パターン領域１１ａの上層に位置するハードマスク層２１上に形成された第２レジストパターン２３をスリミングして芯材２４を形成する場合、芯材２４の高さ（厚さ）は、第２レジストパターン２３の高さ（厚さ）よりも低く（薄く）なる。したがって、第２レジストパターン２３の高さ（厚さ）は、後述する芯材形成工程（図２（ｃ））におけるスリミング量等を考慮し、少なくとも側壁パターン２６に要求される高さ（厚さ）よりも高く（厚く）しておく必要がある。   On the other hand, the core material 24 is formed by slimming the second resist pattern 23 formed on the hard mask layer 21 located above the small pattern region 11a in the core material forming step (FIG. 2C) described later. In this case, the height (thickness) of the core material 24 is lower (thinner) than the height (thickness) of the second resist pattern 23. Therefore, the height (thickness) of the second resist pattern 23 is at least the height (thickness) required for the sidewall pattern 26 in consideration of the slimming amount and the like in the core material forming step (FIG. 2C) described later. ) Higher (thick).

なお、第１レジストパターン２２を覆う第２レジストパターン２３も同様にスリミングされるため、そのスリミング量等を考慮して、第１レジストパターン２２を覆う第２レジストパターン２３の寸法等を適宜設定しておけばよい。   Since the second resist pattern 23 covering the first resist pattern 22 is similarly slimmed, the dimension of the second resist pattern 23 covering the first resist pattern 22 is appropriately set in consideration of the slimming amount and the like. Just keep it.

（芯材形成工程）
次に、第２レジストパターン２３に対しスリミング処理を施して、当該第２レジストパターン２３を細らせた芯材２４を小パターン領域１１ａの上層に位置するハードマスク層２１上に形成する（芯材形成工程，図２（ｃ））。第２レジストパターン２３のスリミング処理は、例えば、ウェットエッチング法、ドライエッチング法、それらの組み合わせ等により実施することができる。 (Core material forming process)
Next, a slimming process is performed on the second resist pattern 23 to form a core material 24 obtained by thinning the second resist pattern 23 on the hard mask layer 21 located above the small pattern region 11a (core). Material forming step, FIG. 2 (c)). The slimming process of the second resist pattern 23 can be performed by, for example, a wet etching method, a dry etching method, or a combination thereof.

第２レジストパターン２３のスリミング量は、特に限定されるものではなく、適宜設定され得る。本実施形態において、小パターン１１におけるスペース寸法ｐが第２レジストパターン２３のスリミング処理により形成される芯材２４の寸法に依存するため、当該小パターン１１におけるスペース寸法ｐに応じて第２レジストパターン２３のスリミング量を設定すればよい。通常、芯材２４の寸法が第２レジストパターン２３の約半分となるように、スリミング量が設定される。   The slimming amount of the second resist pattern 23 is not particularly limited and can be set as appropriate. In the present embodiment, since the space dimension p in the small pattern 11 depends on the dimension of the core material 24 formed by the slimming process of the second resist pattern 23, the second resist pattern according to the space dimension p in the small pattern 11 is concerned. The slimming amount of 23 may be set. Usually, the slimming amount is set so that the dimension of the core member 24 is about half that of the second resist pattern 23.

なお、本実施形態においては、第２レジストパターン２３をスリミングして芯材２４を形成しているが、必ずしも第２レジストパターン２３をスリミングしなければならないわけではなく、例えば、第２レジストパターン２３を芯材２４と略同一寸法で形成可能な場合等、第２レジストパターン２３をスリミングする必要がないような場合、第２レジストパターン２３をスリミングすることなくそのまま芯材２４として用いてもよい。   In the present embodiment, the second resist pattern 23 is slimmed to form the core material 24. However, the second resist pattern 23 is not necessarily slimmed. For example, the second resist pattern 23 If the second resist pattern 23 does not need to be slimmed, for example, when the second resist pattern 23 is not required to be slimmed, the second resist pattern 23 may be used as it is without being slimmed.

（側壁材料膜形成工程・側壁パターン形成工程）
続いて、芯材２４及び第２レジストパターン２３を含むハードマスク層２１の全面に、側壁パターン２６を構成する側壁材料膜２５を形成し（側壁材料膜形成工程，図２（ｄ））、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによりエッチバックして、芯材２４の側壁に沿って側壁パターン２６を形成する（側壁パターン形成工程，図２（ｅ））。 (Sidewall material film formation process / Sidewall pattern formation process)
Subsequently, a sidewall material film 25 constituting the sidewall pattern 26 is formed on the entire surface of the hard mask layer 21 including the core material 24 and the second resist pattern 23 (side wall material film forming step, FIG. 2D), and RIE. Etching back is performed by anisotropic etching such as (Reactive Ion Etching) to form the sidewall pattern 26 along the sidewall of the core material 24 (side wall pattern forming step, FIG. 2E).

側壁材料膜２５は、シリコン系材料（シリコン酸化物等）の側壁材料をＡＬＤ法（Atomic layer deposition）、ＣＶＤ法、スパッタリング法等の従来公知の成膜法により堆積させることで形成され得る。本実施形態のように、芯材２４の構成材料としてレジスト材料を用いる場合、より低温で成膜可能であり、かつ原子層レベルで膜厚コントロールが可能なＡＬＤ法により側壁材料膜２５を形成するのが望ましい。   The sidewall material film 25 can be formed by depositing a sidewall material of a silicon-based material (silicon oxide or the like) by a conventionally known film formation method such as an ALD method (Atomic layer deposition), a CVD method, or a sputtering method. When a resist material is used as a constituent material of the core member 24 as in the present embodiment, the sidewall material film 25 is formed by an ALD method that allows film formation at a lower temperature and allows film thickness control at the atomic layer level. Is desirable.

インプリントモールド１における小パターン１１の寸法は、この側壁材料膜２５の成膜厚さに依存するため、側壁材料膜２５の成膜厚さは、小パターン１１の設計寸法に応じて設定され得る。   Since the dimension of the small pattern 11 in the imprint mold 1 depends on the deposition thickness of the sidewall material film 25, the deposition thickness of the sidewall material film 25 can be set according to the design dimension of the small pattern 11. .

エッチバックにより形成される側壁パターン２６は、ハードマスク層２１のエッチングマスクとして用いられるものであるため、側壁パターン２６の高さＴ26（インプリントモールド基材２０の厚さ方向における長さ，図２（ｆ）参照）は、ハードマスク層２１に対応したエッチング選択比等を考慮して適宜設定される。例えば、側壁パターン２６を構成する材料としてシリコン系材料を用い、ハードマスク層２１を構成する材料として金属クロムを用いた場合、側壁パターン２６の高さＴ26は、５〜１００ｎｍ程度に設定され得る。 Since the sidewall pattern 26 formed by the etch back is used as an etching mask for the hard mask layer 21, the height T 26 of the sidewall pattern 26 (the length in the thickness direction of the imprint mold substrate 20; 2 (f)) is appropriately set in consideration of the etching selectivity corresponding to the hard mask layer 21 and the like. For example, when a silicon-based material is used as the material constituting the sidewall pattern 26 and metal chromium is used as the material constituting the hard mask layer 21, the height T 26 of the sidewall pattern 26 can be set to about 5 to 100 nm. .

（第２レジストパターン除去工程）
その後、側壁パターン２６が形成された芯材２４及び第１レジストパターン２２を覆う第２レジストパターン２３をアッシング（酸素含有ガスを用いたプラズマアッシング等）により除去する（第２レジストパターン除去工程，図２（ｆ））。これにより、芯材２４及び第２レジストパターン２３が選択的に除去され、ハードマスク層２１上に、小パターン１１に対応する側壁パターン２６及び大パターン１２に対応する第１レジストパターン２２を残存させることができる。 (Second resist pattern removal step)
Thereafter, the core material 24 on which the side wall pattern 26 is formed and the second resist pattern 23 covering the first resist pattern 22 are removed by ashing (plasma ashing using an oxygen-containing gas or the like) (second resist pattern removing process, FIG. 2 (f)). As a result, the core material 24 and the second resist pattern 23 are selectively removed, and the sidewall pattern 26 corresponding to the small pattern 11 and the first resist pattern 22 corresponding to the large pattern 12 are left on the hard mask layer 21. be able to.

なお、第１レジストパターン２２を構成する第１レジスト材料は、第２レジストパターン除去工程のアッシング条件において、アッシングレートの極めて低い材料であるため、第２レジストパターン２３及び芯材２４を除去するまでの間にほとんどアッシングされない。また、第１レジストパターン２２が第２レジストパターン２３により覆われていることで、第２レジストパターン２３がアッシングされて第１レジストパターン２２が露出するまで、第１レジストパターン２２がアッシングされることがない。すなわち、第２レジストパターン２３が第１レジストパターン２２を保護し、第１レジストパターン２２のアッシングされるタイミングを遅らせることになる。よって、本実施形態においては、第１レジストパターン２２がほとんどアッシングされることなく、大パターン１２に対応するハードマスクパターン２７を形成可能な程度の第１レジストパターン２２をハードマスク層２１上に残存させることができる。   Note that the first resist material constituting the first resist pattern 22 is a material having an extremely low ashing rate under the ashing conditions in the second resist pattern removal step, and therefore, until the second resist pattern 23 and the core material 24 are removed. Almost no ashing during the period. Further, since the first resist pattern 22 is covered with the second resist pattern 23, the first resist pattern 22 is ashed until the second resist pattern 23 is ashed and the first resist pattern 22 is exposed. There is no. That is, the second resist pattern 23 protects the first resist pattern 22 and delays the timing at which the first resist pattern 22 is ashed. Therefore, in the present embodiment, the first resist pattern 22 is left on the hard mask layer 21 to the extent that the hard mask pattern 27 corresponding to the large pattern 12 can be formed without almost ashing the first resist pattern 22. Can be made.

（ハードマスクパターン形成工程）
続いて、側壁パターン２６及び第１レジストパターン２２をマスクとして用いてハードマスク層２１をドライエッチング法によりエッチングし、ハードマスクパターン２７を形成する（ハードマスクパターン形成工程，図２（ｇ））。 (Hard mask pattern formation process)
Subsequently, the hard mask layer 21 is etched by a dry etching method using the sidewall pattern 26 and the first resist pattern 22 as a mask to form a hard mask pattern 27 (hard mask pattern forming step, FIG. 2G).

（微細凹凸パターン形成工程）
上述のようにして形成されたハードマスクパターン２７をマスクとして用いてインプリントモールド基材２０をエッチングし、インプリントモールド基材２０の同一面内に、小パターン１１及び大パターン１２を同時に形成する（微細凹凸パターン形成工程，図２（ｈ））。 (Fine uneven pattern forming process)
The imprint mold substrate 20 is etched using the hard mask pattern 27 formed as described above as a mask, and the small pattern 11 and the large pattern 12 are simultaneously formed on the same surface of the imprint mold substrate 20. (Fine concavo-convex pattern forming process, FIG. 2 (h)).

最後に、ハードマスクパターン２７を剥離することで、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（ダミーパターン，アライメントマーク等）１２とがパターン形成面１３に形成されてなるインプリントモールド１を製造することができる（図１参照）。   Finally, by removing the hard mask pattern 27, a fine unevenness pattern (main pattern) 11 for producing a wiring pattern of a semiconductor device and the like, and a fine unevenness having a larger dimension than the fine unevenness pattern (main pattern) 11 An imprint mold 1 in which patterns (dummy patterns, alignment marks, etc.) 12 are formed on the pattern forming surface 13 can be manufactured (see FIG. 1).

なお、上述した側壁パターン形成工程（図２（ｅ）参照）により形成される側壁パターン２６は、芯材２４及び第２レジストパターン２３の側壁に沿って形成されるため、図３（ａ）及び（ｂ）に示すように、いわゆる閉ループ構造を有する。なお、図３（ａ）は、図２（ｅ）に示す側壁パターン形成工程により形成された側壁パターン２６及び芯材２４を示す平面図であり、図３（ｂ）は図３（ａ）におけるＡ−Ａ線断面図であり、図３（ａ）において理解を容易にするために側壁パターン２６にハッチングを付している。   Since the sidewall pattern 26 formed by the sidewall pattern forming step (see FIG. 2E) is formed along the sidewalls of the core material 24 and the second resist pattern 23, FIG. As shown in (b), it has a so-called closed loop structure. 3A is a plan view showing the sidewall pattern 26 and the core material 24 formed by the sidewall pattern forming step shown in FIG. 2E, and FIG. 3B is a plan view in FIG. It is an AA line sectional view, and hatching is given to side wall pattern 26 for easy understanding in Drawing 3 (a).

このように側壁パターン２６が閉ループ構造を有した状態のまま微細凹凸パターン形成工程（図２（ｈ）参照）まで実施すると、製造されるインプリントモールド１に形成される小パターン１１もまた閉ループ構造を有することになる。   As described above, when the fine uneven pattern forming step (see FIG. 2H) is performed while the side wall pattern 26 has the closed loop structure, the small pattern 11 formed on the imprint mold 1 to be manufactured also has the closed loop structure. Will have.

したがって、本実施形態に係るインプリントモールドの製造方法においては、閉ループ構造を除去する閉ループ除去工程をさらに含むのが好ましい。閉ループ除去工程を含むことで、閉ループ構造を有しない小パターン１１を形成することができる。   Therefore, the imprint mold manufacturing method according to the present embodiment preferably further includes a closed loop removing step of removing the closed loop structure. By including the closed loop removing step, the small pattern 11 having no closed loop structure can be formed.

この閉ループ除去工程は、側壁パターン形成工程（図２（ｅ））、第２レジストパターン除去工程（図２（ｆ））及びハードマスクパターン形成工程（図２（ｇ））のうちのいずれかの工程後に行われ得る。   This closed loop removal step is one of a sidewall pattern formation step (FIG. 2 (e)), a second resist pattern removal step (FIG. 2 (f)), and a hard mask pattern formation step (FIG. 2 (g)). It can be done after the process.

閉ループ除去工程における閉ループ構造の除去方法としては、従来公知の方法を採用することができる。例えば、側壁パターン形成工程（図２（ｅ））後に閉ループ除去工程が行われる場合、まず、図４（ａ）及び図５（ａ）に示す閉ループ構造の側壁パターン２６及び芯材２４の長手方向両端部以外を覆うレジストパターン３１を形成する（図４（ｂ）、図５（ｂ））。次に、当該レジストパターン３１をマスクとしたドライエッチングにより、当該レジストパターン３１の開口部から露出する側壁パターン２６及び芯材２４を除去する（図４（ｃ）、図５（ｃ））。そして、残存するレジストパターン３１を除去することで、閉ループ構造が除去された側壁パターン２６を形成することができる（図４（ｄ）、図５（ｄ））。   As a method for removing the closed loop structure in the closed loop removing step, a conventionally known method can be employed. For example, when the closed loop removing step is performed after the side wall pattern forming step (FIG. 2E), first, the longitudinal direction of the side wall pattern 26 and the core material 24 having the closed loop structure shown in FIGS. 4A and 5A. A resist pattern 31 is formed so as to cover other than both ends (FIGS. 4B and 5B). Next, the sidewall pattern 26 and the core material 24 exposed from the opening of the resist pattern 31 are removed by dry etching using the resist pattern 31 as a mask (FIGS. 4C and 5C). Then, by removing the remaining resist pattern 31, the sidewall pattern 26 from which the closed loop structure is removed can be formed (FIGS. 4D and 5D).

上述したような本実施形態に係るインプリントモールドの製造方法においては、大パターン１２に対応する第１レジストパターン２２を構成する第１レジスト材料のアッシングレートが、第２レジストパターン２４を構成する第２レジスト材料のアッシングレートよりも低い。そのため、第２レジストパターン除去工程（図２（ｆ）参照）におけるアッシングにより、小パターン１１に対応する側壁パターン２６とともに、大パターン１２に対応する第１レジストパターン２２をハードマスク層２１上に残存させつつ、第２レジストパターン２３及び芯材２４を選択的に除去することができる。したがって、本実施形態に係るインプリントモールドの製造方法によれば、電子線リソグラフィー等における解像限界未満の寸法の小パターン１１及び電子線リソグラフィー等により形成可能な寸法の大パターン１２が同一パターン形成面（同一面）内に形成されてなるインプリントモールド１を、高い歩留まりで製造することができる。   In the imprint mold manufacturing method according to the present embodiment as described above, the ashing rate of the first resist material constituting the first resist pattern 22 corresponding to the large pattern 12 is the first ash rate constituting the second resist pattern 24. 2 Lower than ashing rate of resist material. Therefore, the first resist pattern 22 corresponding to the large pattern 12 is left on the hard mask layer 21 together with the sidewall pattern 26 corresponding to the small pattern 11 by ashing in the second resist pattern removing step (see FIG. 2F). Then, the second resist pattern 23 and the core material 24 can be selectively removed. Therefore, according to the imprint mold manufacturing method according to this embodiment, the small pattern 11 having a dimension less than the resolution limit in electron beam lithography or the like and the large pattern 12 having a dimension that can be formed by electron beam lithography or the like are formed as the same pattern. The imprint mold 1 formed in the surface (same surface) can be manufactured with a high yield.

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。   The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

上記実施形態においては、小パターン１１と大パターン１２とを有するインプリントモールド１の製造方法を例に挙げて説明したが、本発明はこのような態様に限定されるものではなく、例えば、半導体用基材の一の面に第１微細パターン（配線パターン等の小パターン）及び当該第１微細パターンよりも寸法の大きい第２微細パターン（小パターンよりも寸法の大きい配線パターン等の大パターン）が形成されてなる半導体を製造する方法であってもよい。この場合において、上記半導体用基材としては、シリコンウェハ等や、シリコンウェハ等の一の面にシリコン酸化膜層、シリコン窒化膜層等が設けられてなるもの等、一般に半導体用基材として用いられているものを例示することができる。また、第１微細パターン及び第２微細パターンは、半導体用基材としてのシリコン基板等に形成されたパターンであってもよいし、当該シリコン基板等の一の面に設けられたシリコン酸化膜層等に形成されたパターンであってもよい。   In the said embodiment, although demonstrated taking the example of the manufacturing method of the imprint mold 1 which has the small pattern 11 and the large pattern 12, this invention is not limited to such an aspect, For example, a semiconductor A first fine pattern (a small pattern such as a wiring pattern) and a second fine pattern having a size larger than that of the first fine pattern (a large pattern such as a wiring pattern larger than the small pattern) on one surface of the substrate for use A method of manufacturing a semiconductor in which is formed may be used. In this case, the semiconductor substrate is generally used as a semiconductor substrate, such as a silicon wafer, or a silicon wafer or the like provided with a silicon oxide film layer, a silicon nitride film layer, or the like on one surface. Can be illustrated. Further, the first fine pattern and the second fine pattern may be a pattern formed on a silicon substrate or the like as a semiconductor substrate, or a silicon oxide film layer provided on one surface of the silicon substrate or the like A pattern formed in a similar manner may be used.

また、上記実施形態において、第２レジストパターン２３は、側壁パターン２６を形成するための芯材２４としての役割と、第１レジストパターン２２を覆い、第２レジストパターン除去工程（図２（ｆ）参照）において当該第１レジストパターン２２を保護する役割とを果たすが、本発明はこのような態様に限定されるものではない。例えば、図６に示すように、第１レジストパターン２２を覆うことなく、小パターン領域１１ａの上層に位置するハードマスク層２１上に芯材２４（第２レジストパターン２３）を形成してもよい（芯材形成工程，図６（ａ）参照）。   Moreover, in the said embodiment, the 2nd resist pattern 23 covers the role as the core material 24 for forming the side wall pattern 26, the 1st resist pattern 22, and a 2nd resist pattern removal process (FIG.2 (f)). In the present embodiment, the first resist pattern 22 is protected, but the present invention is not limited to such a mode. For example, as shown in FIG. 6, the core material 24 (second resist pattern 23) may be formed on the hard mask layer 21 located above the small pattern region 11a without covering the first resist pattern 22. (Refer to core material forming step, FIG. 6A).

この場合において、図６に示すように、第１レジストパターン２２、芯材２４（第２レジストパターン２３）及びハードマスク層２１を覆う側壁材料膜２５を形成した後（側壁材料膜形成工程，図６（ｂ）参照）、エッチングにより側壁パターン２６を形成すると、第１レジストパターン２２の側壁にも側壁パターン２６が形成される（側壁パターン形成工程，図６（ｃ）参照）。その後、アッシング等により芯材２４（第２レジストパターン２３）を除去すると、第１レジスト材料と第２レジスト材料とのアッシングレートの違いにより、第１レジストパターン２２及び側壁パターン２６がハードマスク層２１上に残存する（第２レジストパターン除去工程，図６（ｄ）参照）。このとき、第１レジストパターン２２も、アッシングにより多少除去されることになるが、第１レジストパターン２２を形成する段階において、第１レジスト材料及び第２レジスト材料のアッシングレートを考慮して第１レジストパターン２２の高さを設定しておけばよい。また、第１レジストパターン２２とその側壁に形成される側壁パターン２６とをマスクとして用い、大パターン１２に対応するハードマスクパターン２７（図２（ｈ）参照）が形成されるため、第１レジストパターン２２の寸法は、大パターン１２の寸法及び側壁材料膜２５の膜厚を考慮して適宜設定され得る。   In this case, as shown in FIG. 6, after the sidewall material film 25 covering the first resist pattern 22, the core material 24 (second resist pattern 23) and the hard mask layer 21 is formed (the sidewall material film forming process, FIG. 6 (b)), when the sidewall pattern 26 is formed by etching, the sidewall pattern 26 is also formed on the sidewall of the first resist pattern 22 (see the sidewall pattern forming step, see FIG. 6C). Thereafter, when the core material 24 (second resist pattern 23) is removed by ashing or the like, the first resist pattern 22 and the sidewall pattern 26 are changed to the hard mask layer 21 due to the difference in the ashing rate between the first resist material and the second resist material. It remains on the top (second resist pattern removal step, see FIG. 6D). At this time, the first resist pattern 22 is also removed to some extent by ashing. However, in the stage of forming the first resist pattern 22, the first resist pattern 22 is considered in consideration of the ashing rates of the first resist material and the second resist material. The height of the resist pattern 22 may be set. Further, since the hard mask pattern 27 (see FIG. 2H) corresponding to the large pattern 12 is formed using the first resist pattern 22 and the sidewall pattern 26 formed on the sidewall thereof as a mask, the first resist The dimension of the pattern 22 can be appropriately set in consideration of the dimension of the large pattern 12 and the film thickness of the sidewall material film 25.

上記実施形態における閉ループ除去工程にて、閉ループ構造を有する側壁パターン２６の長手方向両端部をエッチングすることで、閉ループ構造を除去しているが、このような態様に限定されるものではない。例えば、一方の端部のみをエッチングして閉ループ構造を除去し、平面視略コの字状又は平面視略Ｕ字状の側壁パターン２６を形成してもよいし、インプリントモールド１の小パターン１１が閉ループ構造である場合には当然に閉ループ構造を除去する必要はない。   Although the closed loop structure is removed by etching both ends in the longitudinal direction of the sidewall pattern 26 having the closed loop structure in the closed loop removing step in the above embodiment, the present invention is not limited to such a mode. For example, only one end may be etched to remove the closed loop structure to form a substantially U-shaped or U-shaped side wall pattern 26 in plan view, or a small pattern of the imprint mold 1 When 11 is a closed loop structure, it is not necessary to remove the closed loop structure.

上記実施形態において、芯材２４（第２レジストパターン２３）が電子線感応型レジスト材料等の有機レジスト材料により構成されているが、このような態様に限定されるものではなく、エッチング等により選択的に除去可能（ハードマスク層２１のエッチングマスクとして機能し得る側壁パターン２６及び第１レジストパターン２２を残存させるように芯材２４を選択的に除去可能）な材料である限り、上記有機レジスト材料以外の材料（例えば、ポリシリコン、酸化膜、窒化膜、炭素含有膜又は金属膜）により構成されていてもよい。   In the above embodiment, the core material 24 (second resist pattern 23) is made of an organic resist material such as an electron beam sensitive resist material. However, the present invention is not limited to such an embodiment and is selected by etching or the like. As long as the material is removable (if the material can be selectively removed so that the sidewall pattern 26 and the first resist pattern 22 that can function as an etching mask of the hard mask layer 21 remain), the organic resist material Other materials (for example, polysilicon, oxide film, nitride film, carbon-containing film, or metal film) may be used.

以下、実施例を挙げて本発明をさらに詳細に説明するが、本発明は下記の実施例に何ら限定されるものではない。   EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated further in detail, this invention is not limited to the following Example at all.

〔実施例１〕
厚さ５ｎｍのＣｒからなるハードマスク層２１が一の面２０ａに設けられているインプリントモールド基材２０としての石英基板を用意し、ハイドロシルセスキオキサンを含む電子線感応型レジスト（第１レジスト材料，製品名：ＨＳＱ，東レ・ダウコーニング社製）をハードマスク層２１上に塗布し、電子線描画装置を用いて第１レジストパターン２２（高さ：５０ｎｍ）を形成した（第１レジストパターン形成工程，図２（ａ））。 [Example 1]
A quartz substrate is prepared as an imprint mold base material 20 in which a hard mask layer 21 made of Cr having a thickness of 5 nm is provided on one surface 20a, and an electron beam sensitive resist containing a hydrosilsesquioxane (first Resist material, product name: HSQ, manufactured by Toray Dow Corning Co., Ltd.) was applied on the hard mask layer 21, and a first resist pattern 22 (height: 50 nm) was formed using an electron beam drawing apparatus (first resist) Pattern formation process, FIG. 2 (a)).

次に、ハードマスク層２１及び第１レジストパターン２２を覆うように電子線感応型レジスト（ＺＥＰ５２０Ａ，日本ゼオン社製）を塗布し、電子線描画装置を用いて第２レジストパターン２３（小パターン領域１１ａに形成した第２レジストパターン２３の寸法：３０ｎｍ、高さ：６０ｎｍ）を形成した（第２レジストパターン形成工程，図２（ｂ））。そして、第２レジストパターン２３に対しスリミング処理を施して、第２レジストパターン２３を細らせてなる芯材２４（寸法：１５ｎｍ，高さ：５２ｎｍ）を小パターン領域１１ａに形成した（芯材形成工程，図２（ｃ））。   Next, an electron beam sensitive resist (ZEP520A, manufactured by Nippon Zeon Co., Ltd.) is applied so as to cover the hard mask layer 21 and the first resist pattern 22, and the second resist pattern 23 (small pattern region) is used using an electron beam drawing apparatus. The second resist pattern 23 formed on 11a has dimensions (30 nm, height: 60 nm) (second resist pattern forming step, FIG. 2B). Then, a slimming process was performed on the second resist pattern 23 to form a core material 24 (dimensions: 15 nm, height: 52 nm) obtained by narrowing the second resist pattern 23 in the small pattern region 11a (core material) Forming step, FIG. 2 (c)).

続いて、第１レジストパターン２２を覆う第２レジストパターン２３及び芯材２４を含むハードマスク層２１の全面に、ＳｉＯ2からなる側壁材料膜２５（厚さ：１５ｎｍ）をＡＬＤ法により形成し（側壁材料膜形成工程，図２（ｄ））、エッチングガス（ＣＨＦ3＋ＣＦ4）を用いたＲＩＥ（Reactive Ion Etching）によりエッチバックして、第１レジストパターン２２を覆う第２レジストパターン２３及び芯材２４の側壁に側壁パターン２６を形成した（側壁パターン形成工程，図２（ｅ））。 Subsequently, a sidewall material film 25 (thickness: 15 nm) made of SiO 2 is formed on the entire surface of the hard mask layer 21 including the second resist pattern 23 covering the first resist pattern 22 and the core material 24 (thickness: 15 nm) ( Side wall material film forming step, FIG. 2 (d)), the second resist pattern 23 and the core covering the first resist pattern 22 by etching back by RIE (Reactive Ion Etching) using an etching gas (CHF 3 + CF 4 ). A side wall pattern 26 was formed on the side wall of the material 24 (side wall pattern forming step, FIG. 2 (e)).

その後、酸素含有ガスを用いたプラズマアッシングにより第２レジストパターン２３及び芯材２４を選択的に除去し、ハードマスク層２１上に第１レジストパターン２２及び側壁パターン２６を残存させた（芯材除去工程，図２（ｆ））。   Thereafter, the second resist pattern 23 and the core material 24 are selectively removed by plasma ashing using an oxygen-containing gas, and the first resist pattern 22 and the sidewall pattern 26 are left on the hard mask layer 21 (core material removal). Process, FIG. 2 (f)).

続いて、第１レジストパターン２２及び側壁パターン２６をマスクとして用いてハードマスク層２１をドライエッチング（エッチングガス：Ｃｌ2＋Ｏ2）し、残存する第１レジストパターン２２及び側壁パターン２６を除去して、ハードマスクパターン２７を形成した（ハードマスクパターン形成工程，図２（ｇ））。 Subsequently, the hard mask layer 21 is dry-etched (etching gas: Cl 2 + O 2 ) using the first resist pattern 22 and the sidewall pattern 26 as a mask, and the remaining first resist pattern 22 and sidewall pattern 26 are removed. Then, a hard mask pattern 27 was formed (hard mask pattern forming step, FIG. 2G).

上述のようにして形成されたハードマスクパターン２７をマスクとして用いて石英基板２０をエッチングし、石英基板２０の一の面２０ａに小パターン１１（寸法：１５ｎｍ）及び大パターン１２（寸法：１００ｎｍ）を同時に形成した（微細凹凸パターン形成工程，図２（ｈ））。   The quartz substrate 20 is etched using the hard mask pattern 27 formed as described above as a mask, and a small pattern 11 (dimension: 15 nm) and a large pattern 12 (dimension: 100 nm) are formed on one surface 20a of the quartz substrate 20. Were simultaneously formed (step of forming a fine uneven pattern, FIG. 2 (h)).

最後に、ハードマスクパターン２７を剥離した。これにより、同一面（パターン形成面）内に寸法の異なる微細凹凸パターン（小パターン１１及び大パターン１２）を有するインプリントモールド１を製造することができた。   Finally, the hard mask pattern 27 was peeled off. Thereby, the imprint mold 1 which has the fine uneven | corrugated pattern (small pattern 11 and large pattern 12) from which a dimension differs in the same surface (pattern formation surface) was able to be manufactured.

このように、上述したインプリントモールドの製造方法によれば、いわゆる側壁プロセスを利用して、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンを有するインプリントモールドを高い歩留まりで製造することができる、という効果を奏する。   As described above, according to the above-described imprint mold manufacturing method, a so-called side wall process is used to manufacture an imprint mold having fine concavo-convex patterns having different dimensions on the same surface (pattern forming surface) with a high yield. There is an effect that it is possible.

本発明は、半導体デバイスの製造過程において半導体基板等に微細凹凸パターンを形成するためのナノインプリント工程にて用いられるインプリントモールドを製造する方法や、半導体デバイス等を製造する方法として有用である。   INDUSTRIAL APPLICABILITY The present invention is useful as a method for manufacturing an imprint mold used in a nanoimprint process for forming a fine uneven pattern on a semiconductor substrate or the like in the process of manufacturing a semiconductor device, or a method for manufacturing a semiconductor device or the like.

１…インプリントモールド
１１…微細凹凸パターン（小パターン，第２微細パターン）
１２…微細凹凸パターン（大パターン，第１微細パターン）
１１ａ…小パターン領域
１２ａ…大パターン領域
２０…インプリントモールド基材（被加工材）
２１…ハードマスク層
２２…第１レジストパターン
２３…第２レジストパターン
２４…芯材
２５…側壁材料膜
２６…側壁パターン
２７…ハードマスクパターン DESCRIPTION OF SYMBOLS 1 ... Imprint mold 11 ... Fine uneven | corrugated pattern (small pattern, 2nd fine pattern)
12 ... fine uneven pattern (large pattern, first fine pattern)
11a ... Small pattern area 12a ... Large pattern area 20 ... Imprint mold substrate (work material)
DESCRIPTION OF SYMBOLS 21 ... Hard mask layer 22 ... 1st resist pattern 23 ... 2nd resist pattern 24 ... Core material 25 ... Side wall material film 26 ... Side wall pattern 27 ... Hard mask pattern

Claims (7)

第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンを被加工材の一の面上に形成するパターン形成方法であって、
前記被加工材の一の面における前記第１微細パターンの形成される第１パターン領域上に、第１レジスト材料からなり、前記第１微細パターンに対応する第１レジストパターンを形成する第１レジストパターン形成工程と、
少なくとも、前記被加工材の一の面における前記第２微細パターンの形成される第２パターン領域上に、第２レジスト材料からなる第２レジストパターンを形成する第２レジストパターン形成工程と、
前記第２レジストパターンの側壁に沿って、前記第２微細パターンに対応する側壁パターンを形成する側壁パターン形成工程と、
前記第２レジストパターンをアッシングにより除去し、前記側壁パターン及び前記第１レジストパターンを残存させる第２レジストパターン除去工程と、
前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材をエッチングするエッチング工程と
を含み、
前記第１レジスト材料は、前記第２レジストパターン除去工程における前記第２レジスト材料のアッシングレートよりも低いアッシングレートを有する材料であることを特徴とするパターン形成方法。 A pattern forming method for forming a first fine pattern and a second fine pattern having a smaller dimension than the first fine pattern on one surface of a workpiece,
A first resist made of a first resist material and forming a first resist pattern corresponding to the first fine pattern on a first pattern region where the first fine pattern is formed on one surface of the workpiece. A pattern forming process;
A second resist pattern forming step of forming a second resist pattern made of a second resist material on at least a second pattern region where the second fine pattern is formed on one surface of the workpiece;
A sidewall pattern forming step of forming a sidewall pattern corresponding to the second fine pattern along the sidewall of the second resist pattern;
A second resist pattern removing step of removing the second resist pattern by ashing to leave the sidewall pattern and the first resist pattern;
Etching the workpiece using the sidewall pattern and the first resist pattern as a mask,
The pattern forming method, wherein the first resist material is a material having an ashing rate lower than an ashing rate of the second resist material in the second resist pattern removing step. 前記第１レジスト材料が、ハイドロシルセスキオキサンを含むレジスト材料であることを特徴とする請求項１に記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the first resist material is a resist material containing hydrosilsesquioxane. 前記エッチング工程は、ドライエッチングにより行われることを特徴とする請求項１又は２に記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the etching step is performed by dry etching. 前記第１微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法以上の寸法であり、前記第２微細パターンの寸法は、リソグラフィー法によりパターン形成可能な最小寸法未満の寸法であることを特徴とする請求項１〜３のいずれかに記載のパターン形成方法。   The dimension of the first fine pattern is a dimension that is greater than or equal to the minimum dimension that can be formed by lithography, and the dimension of the second fine pattern is less than the minimum dimension that can be formed by lithography. The pattern forming method according to claim 1. 前記被加工材は、第１被加工材と、前記第１被加工材の一の面上に設けられてなる第２被加工材とを有し、
前記エッチング工程は、
前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記第２被加工材をエッチングして、前記第１被加工材をエッチングするためのマスクとして使用可能なマスクパターンを形成する第１エッチング工程と、
前記マスクパターンをマスクとして用いて前記第１被加工材をエッチングして前記第１被加工材上に前記第１微細パターン及び前記第２微細パターンを形成する第２エッチング工程と
を含むことを特徴とする請求項１〜４のいずれかに記載のパターン形成方法。 The workpiece includes a first workpiece and a second workpiece formed on one surface of the first workpiece,
The etching step includes
A first etching step of etching the second workpiece using the sidewall pattern and the first resist pattern as a mask to form a mask pattern that can be used as a mask for etching the first workpiece. When,
And a second etching step of etching the first workpiece using the mask pattern as a mask to form the first fine pattern and the second fine pattern on the first workpiece. The pattern forming method according to claim 1. インプリントモールド用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなるインプリントモールドを製造する方法であって、
請求項５に記載のパターン形成方法を含み、
前記第１エッチング工程において前記第２被加工材としてのハードマスク層をエッチングして前記マスクパターンとしてのハードマスクパターンを形成し、前記第２エッチング工程において前記第１被加工材としてのインプリントモールド用基材の一の面に前記第１微細パターン及び前記第２微細パターンを形成することを特徴とするインプリントモールドの製造方法。 A method for producing an imprint mold in which a first fine pattern and a second fine pattern having a smaller dimension than the first fine pattern are formed on one surface of an imprint mold substrate,
A pattern forming method according to claim 5,
The hard mask layer as the second workpiece is etched in the first etching step to form a hard mask pattern as the mask pattern, and the imprint mold as the first workpiece in the second etching step A method for producing an imprint mold, wherein the first fine pattern and the second fine pattern are formed on one surface of the substrate for use. 半導体用基材の一の面に第１微細パターン及び当該第１微細パターンよりも寸法の小さい第２微細パターンが形成されてなる半導体を製造する方法であって、
請求項１〜５のいずれかに記載のパターン形成方法を含み、
前記側壁パターン及び前記第１レジストパターンをマスクとして用いて前記被加工材としての前記半導体用基材をエッチングすることを特徴とする半導体製造方法。 A method of manufacturing a semiconductor in which a first fine pattern and a second fine pattern having a smaller dimension than the first fine pattern are formed on one surface of a semiconductor substrate,
Including the pattern forming method according to claim 1,
A method of manufacturing a semiconductor, comprising: etching the substrate for semiconductor as the workpiece using the sidewall pattern and the first resist pattern as a mask.
JP2013160289A 2013-08-01 2013-08-01 Pattern forming method and imprint mold manufacturing method Active JP6136721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013160289A JP6136721B2 (en) 2013-08-01 2013-08-01 Pattern forming method and imprint mold manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013160289A JP6136721B2 (en) 2013-08-01 2013-08-01 Pattern forming method and imprint mold manufacturing method

Publications (2)

Publication Number Publication Date
JP2015032650A true JP2015032650A (en) 2015-02-16
JP6136721B2 JP6136721B2 (en) 2017-05-31

Family

ID=52517751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013160289A Active JP6136721B2 (en) 2013-08-01 2013-08-01 Pattern forming method and imprint mold manufacturing method

Country Status (1)

Country Link
JP (1) JP6136721B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028081A (en) * 2015-07-22 2017-02-02 大日本印刷株式会社 Substrate for manufacturing imprint mold and manufacturing method of imprint mold
JP2021048329A (en) * 2019-09-19 2021-03-25 キオクシア株式会社 Pattern formation method and template manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072101A (en) * 2006-09-12 2008-03-27 Hynix Semiconductor Inc Method for forming fine pattern of semiconductor device
JP2009139695A (en) * 2007-12-07 2009-06-25 Toshiba Corp Method for manufacturing semiconductor device
JP2010153872A (en) * 2008-12-24 2010-07-08 Samsung Electronics Co Ltd Semiconductor element and method of forming pattern of semiconductor element
JP2010171106A (en) * 2009-01-21 2010-08-05 Toshiba Corp Method of fabricating semiconductor device, and photomask
JP2010239009A (en) * 2009-03-31 2010-10-21 Toshiba Corp Method for manufacturing semiconductor device, and method for forming template and pattern inspection data
JP2012004317A (en) * 2010-06-16 2012-01-05 Toshiba Corp Method of manufacturing semiconductor device
JP2013140917A (en) * 2012-01-06 2013-07-18 Dainippon Printing Co Ltd Template for nanoimprint and manufacturing method therefore
JP2014103323A (en) * 2012-11-21 2014-06-05 Dainippon Printing Co Ltd Method for manufacturing template for nanoimprint

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072101A (en) * 2006-09-12 2008-03-27 Hynix Semiconductor Inc Method for forming fine pattern of semiconductor device
JP2009139695A (en) * 2007-12-07 2009-06-25 Toshiba Corp Method for manufacturing semiconductor device
JP2010153872A (en) * 2008-12-24 2010-07-08 Samsung Electronics Co Ltd Semiconductor element and method of forming pattern of semiconductor element
JP2010171106A (en) * 2009-01-21 2010-08-05 Toshiba Corp Method of fabricating semiconductor device, and photomask
JP2010239009A (en) * 2009-03-31 2010-10-21 Toshiba Corp Method for manufacturing semiconductor device, and method for forming template and pattern inspection data
JP2012004317A (en) * 2010-06-16 2012-01-05 Toshiba Corp Method of manufacturing semiconductor device
JP2013140917A (en) * 2012-01-06 2013-07-18 Dainippon Printing Co Ltd Template for nanoimprint and manufacturing method therefore
JP2014103323A (en) * 2012-11-21 2014-06-05 Dainippon Printing Co Ltd Method for manufacturing template for nanoimprint

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028081A (en) * 2015-07-22 2017-02-02 大日本印刷株式会社 Substrate for manufacturing imprint mold and manufacturing method of imprint mold
JP2021048329A (en) * 2019-09-19 2021-03-25 キオクシア株式会社 Pattern formation method and template manufacturing method

Also Published As

Publication number Publication date
JP6136721B2 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6028384B2 (en) Method for producing template for nanoimprint lithography
JP6232731B2 (en) Manufacturing method of imprint mold
JP2009182075A (en) Manufacturing method of structure by imprint
KR102243630B1 (en) Methods for uniform imprint pattern transfer of sub-20 nm features
JP6167609B2 (en) Nanoimprint template, pattern formation method using nanoimprint template, and method for producing nanoimprint template
JP5673900B2 (en) Manufacturing method of nanoimprint mold
JP6127535B2 (en) Method for producing template for nanoimprint
JP6136721B2 (en) Pattern forming method and imprint mold manufacturing method
JP2015138928A (en) Manufacturing method of mold for imprinting
JP6236918B2 (en) Method for producing template for nanoimprint
JP6357753B2 (en) Manufacturing method of nanoimprint mold
JP6123242B2 (en) Pattern formation method
JP6089451B2 (en) Nanoimprint mold and manufacturing method thereof
TWI443758B (en) Method of forming gate conductor structures
US7939451B2 (en) Method for fabricating a pattern
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP6171453B2 (en) Manufacturing method of nanoimprint mold
JP6156013B2 (en) Manufacturing method of imprint mold
JP5915027B2 (en) Pattern forming structure and fine pattern forming method
JP6206667B2 (en) Pattern formation method
JP6019967B2 (en) Pattern formation method
JP2012200982A (en) Method of preparing substrate and method of manufacturing mold
JP2018046212A (en) Manufacturing method of template having multilevel structure
JP2014053535A (en) Pattern forming method
JPWO2012133187A1 (en) Manufacturing method of nanoimprint mold and substrate manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150