JP2015029251A - Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム - Google Patents
Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム Download PDFInfo
- Publication number
- JP2015029251A JP2015029251A JP2014065602A JP2014065602A JP2015029251A JP 2015029251 A JP2015029251 A JP 2015029251A JP 2014065602 A JP2014065602 A JP 2014065602A JP 2014065602 A JP2014065602 A JP 2014065602A JP 2015029251 A JP2015029251 A JP 2015029251A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- esd protection
- external connection
- power mos
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000003071 parasitic effect Effects 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 abstract description 27
- 230000007257 malfunction Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 101150017238 Magt1 gene Proteins 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000000707 layer-by-layer assembly Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
実施の形態1にかかるESD保護回路について説明する。本実施の形態にかかるESD保護回路は、外部入力端子と基準電圧端子との間に設けられたパワーMOSトランジスタと、外部入力端子の電圧を所定値以下にクランプするクランプ回路と、パワーMOSトランジスタのゲート及びソース間に設けられた第1抵抗素子と、パワーMOSトランジスタに直列に設けられ、ベース及びエミッタ間が接続されたバイポーラトランジスタと、を備える。それにより、本実施の形態にかかるESD保護回路は、EMIノイズの影響による誤動作を抑制しつつ、高耐圧の被保護回路に対する精度の高いESD保護動作を実現することができる。以下、具体的に説明する。
図1は、実施の形態1にかかるESD保護回路10の構成例を示す図である。なお、図1には、ESD保護回路10の保護対象である被保護回路20も示されている。
図2Aは、保護ブロック100単体の構成例を示す図である。図2Aに示す保護ブロック100の構成については、既に説明したとおりである。なお、図2Aの例では、保護ブロック100の高電圧端子aHに電圧Vaが供給され、低電圧端子aLに基準電圧VSS(接地電圧)が供給されている。
図3Aは、保護ブロック200単体の構成例を示す図である。図3Aに示す保護ブロック200の構成については、既に説明したとおりである。なお、図3Aの例では、保護ブロック200の高電圧端子gHに電圧Vgが供給され、低電圧端子gLに基準電圧VSS(接地電圧)が供給されている。
以下、図4を参照して、図1に示すESD保護回路10の動作について説明する。図4は、ESD保護回路10の動作特性を示す図である。なお、図中の「ESD動作」は、外部入力端子INに印加される瞬間的な高電圧Vag(ESDに相当)と、ESD保護回路10に流れる電流Iagと、の関係を示している。また、図中の「通常動作」は、通常動作時に外部入力端子INに供給される入力電圧Vagと、ESD保護回路10に流れる電流Iagと、の関係を示している。
図6は、実施の形態2にかかるESD保護回路10aの構成例を示す図である。なお、図6には、ESD保護回路10aの保護対象である被保護回路20も示されている。図6に示すESD保護回路10aは、図1に示すESD保護回路10と比較して、保護ブロック100の内部に保護ブロック200を備える。
続いて、図7を参照して、図6に示すESD保護回路10aの動作について説明する。図7は、ESD保護回路10aの動作特性を示す図である。なお、図中の破線は、ESD動作時におけるパワーMOSトランジスタ101のドレイン電圧と、ESD保護回路10aに流れる電流Iagと、の関係を示している。
まず、図2A及び図2Bを参照して、保護ブロック100単体のESD保護動作時の動作特性について説明する。ESD保護動作時の高電圧端子aHの電圧Vaの値をVds1、クランプ回路102のクランプ電圧をVc、パワーMOSトランジスタ101のゲート−ソース間電圧をVgsとすると、ESD保護動作時にはVds1=Vc+Vgsの関係が保たれる。このとき、保護ブロック100に流れる電流をIds1とすると、ESD保護動作時における電流変化に対する電圧変化量(Rds1)は、主にVgs及びIds1の特性によって決まる。
=Vc+Vgs+Vh+Rds2×Ids2 ・・・(1)
図11は、実施の形態3にかかるESD保護システム1の構成例を示す図である。図11に示すESD保護システム1は、複数の被保護回路に対して共通のESD保護回路10を備えている。以下、具体的に説明する。
図13は、実施の形態4にかかるESD保護システム1aの構成例を示す図である。図13に示すESD保護システム1aは、図11に示すESD保護システム1と比較して、ダイオード(第3ダイオード)D31〜D33をさらに備える。
本実施の形態では、ESD保護回路10,10aやESD保護システム1,1aの適用事例について説明する。
1a ESD保護システム
10 ESD保護回路
10a ESD保護回路
20 被保護回路
20−1〜20−3 I/Oブロック
30 車載用電子システム
100 保護ブロック
101 パワーMOSトランジスタ
102 クランプ回路
103 抵抗素子
104 寄生容量素子
105 ツェナーダイオード
200 保護ブロック
201 MOSトランジスタ
202 寄生バイポーラトランジスタ
300 ECUモジュール
301 半導体チップ(半導体装置)
302 MCU
310 電源
311 ロジック部
312 IF部
313 スクイブドライバ
314 スクイブドライバ
321〜328 I/Oブロック
401 発電機
402 バッテリ
403 センサユニット
404 センサユニット
405 エアバッグユニット
406 エアバッグユニット
407 スクイブ
408 スクイブ
409 ハーネス
410 ハーネス
411 ハーネス
412 ハーネス
413 ハーネス
C0〜C8 コネクタ
T0〜T8 外部接続端子
D11〜D13 ダイオード
D21〜D23 ダイオード
D31〜D33 ダイオード
IN 外部入力端子
IN1〜IN3 外部入力端子
N1 ノード
N2 ノード
R1 抵抗素子
Claims (19)
- 第1の被制御装置からの第1の情報を入力するための第1外部接続端子と、
第2の被制御装置へ第2の情報を出力するための第2外部接続端子と、
第1の情報を基に前記第2の情報を生成する制御部と、
少なくとも前記第1外部接続端子及び前記第2外部接続端子の各々に対して設けられたESD保護回路と、を備え、
各前記ESD保護回路は、
前記第1又は前記第2外部接続端子と、基準電圧端子と、の間に設けられたパワーMOSトランジスタと、
前記第1又は前記第2外部接続端子と、前記パワーMOSトランジスタのゲートと、の間に設けられ、前記第1又は前記第2外部接続端子と、前記パワーMOSトランジスタのゲートと、の間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーMOSトランジスタのゲート及びソース間に設けられた抵抗素子と、
前記パワーMOSトランジスタに直列に設けられ、ゲートとソースが共通接続されたMOSトランジスタと、を有する、半導体装置。 - 前記制御部は、ロジック部と、周辺回路と、により構成され、
前記ロジック部は、入力された論理信号に対して演算処理を実行して前記第2の情報を出力し、
前記周辺回路は、前記第1の情報を前記論理信号に変換して前記ロジック部へ受け渡すとともに、前記ロジック部からの前記第2の情報を前記第2外部接続端子を介して外部に出力する、請求項1に記載の半導体装置。 - 前記周辺回路は、IF部と、スクイブドライバと、により構成され、
前記IF部は、前記第1の情報を入力段のI/Oブロックで受け取り、受け取った前記第1の情報を前記論理信号に変換して前記ロジック部に渡し、
前記スクイブドライバは、前記ロジック部からの前記第2の情報を前記第2外部接続端子を介して外部に出力する、請求項2に記載の半導体装置。 - 前記MOSトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項1に記載の半導体装置。
- 半導体装置と、
前記半導体装置からの信号を受けとって演算処理を実行し、処理結果を当該半導体装置に送信する演算処理装置と、を基板上に備え、
前記半導体装置は、
第1の被制御装置からの第1の情報を入力するための第1外部接続端子と、
第2の被制御装置へ第2の情報を出力するための第2外部接続端子と、
第1の情報を基に前記第2の情報を生成する制御部と、
少なくとも前記第1外部接続端子及び前記第2外部接続端子の各々に対して設けられたESD保護回路と、を備え、
各前記ESD保護回路は、
前記第1又は前記第2外部接続端子と、基準電圧端子と、の間に設けられたパワーMOSトランジスタと、
前記第1又は前記第2外部接続端子と、前記パワーMOSトランジスタのゲートと、の間に設けられ、前記第1又は前記第2外部接続端子と、前記パワーMOSトランジスタのゲートと、の間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーMOSトランジスタのゲート及びソース間に設けられた抵抗素子と、
前記パワーMOSトランジスタに直列に設けられ、ゲートとソースが共通接続されたMOSトランジスタと、を有する、車載用電子装置。 - 前記MOSトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項5に記載の車載用電子装置。
- 半導体装置と、
当該半導体装置に電力を供給するバッテリと、
前記半導体装置との間で信号の受け渡しを行う被制御装置と、を備え、
前記半導体装置は、
前記バッテリとハーネスを介して接続された第1外部接続端子と、
前記被制御装置と前記ハーネスを介して接続された第2外部接続端子と、
前記バッテリから前記第1外部接続端子に供給された電力を変圧して電源電圧を生成する電源と、
前記第2外部接続端子を介して前記被制御装置との間で信号の受け渡しを行う制御部と、
前記第2外部接続端子に対して設けられたESD保護回路と、を備え、
前記ESD保護回路は、
前記第2外部接続端子と基準電圧端子との間に設けられたパワーMOSトランジスタと、
前記第2外部接続端子と前記パワーMOSトランジスタのゲートとの間に設けられ、前記第2外部接続端子と前記パワーMOSトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーMOSトランジスタのゲート及びソース間に設けられた抵抗素子と、
前記パワーMOSトランジスタに直列に設けられ、ゲートとソースが共通接続されたMOSトランジスタと、を有する、車載用電子システム。 - 前記被制御装置として、第1及び第2被制御装置を備え、
前記ESD保護回路として、前記第1及び前記第2被制御装置に対してそれぞれ設けられた第1及び第2ESD保護回路を備え、
前記第1被制御装置は、車両の衝突を検知する衝突センサユニットであって、
前記第2被制御装置は、前記衝突センサユニットの検知結果に基づいて開閉が制御されるエアバックを搭載したエアバックユニットである、請求項7に記載の車載用電子システム。 - 前記MOSトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項7に記載の車載用電子システム。
- 外部接続端子と基準電圧端子との間に設けられたパワーMOSトランジスタと、
前記外部接続端子と前記パワーMOSトランジスタのゲートとの間に設けられ、前記外部接続端子と前記パワーMOSトランジスタのゲートとの間の電圧を所定値以下にクランプするクランプ回路と、
前記パワーMOSトランジスタのゲート及びソース間に設けられた第1抵抗素子と、
前記パワーMOSトランジスタに直列に設けられ、ゲートとソースが共通接続されたMOSトランジスタと、を備えたESD保護回路。 - 前記MOSトランジスタのドレイン、バックゲート及びソースを、それぞれコレクタ、ベース及びエミッタとする寄生バイポーラトランジスタが形成されている、請求項10に記載のESD保護回路。
- 前記MOSトランジスタは、前記パワーMOSトランジスタのソースと前記基準電圧端子との間に設けられている、請求項10に記載のESD保護回路。
- 前記MOSトランジスタは、前記外部接続端子と前記パワーMOSトランジスタの
ドレインとの間に設けられている、請求項10に記載のESD保護回路。 - 前記MOSトランジスタのソース及びドレイン間に設けられた第2抵抗素子をさらに備えた請求項10に記載のESD保護回路。
- 請求項10に記載のESD保護回路と、
前記外部接続端子の電圧が供給される被保護回路と、を備えた半導体装置。 - 複数の外部接続端子に対して共通に設けられた請求項12に記載のESD保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記パワーMOSトランジスタのドレイン及び前記クランプ回路にそれぞれのカソードが接続された、複数の第1ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第2ダイオードと、を備えたESD保護システム。 - 複数の外部接続端子に対して共通に設けられた請求項12に記載のESD保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記パワーMOSトランジスタのドレインにそれぞれのカソードが接続された、複数の第1ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第2ダイオードと、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記クランプ回路にそれぞれのカソードが接続された、複数の第3ダイオードと、を備えたESD保護システム。 - 複数の外部接続端子に対して共通に設けられた請求項13に記載のESD保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記MOSトランジスタのドレイン及び前記クランプ回路にそれぞれのカソードが接続された、複数の第1ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第2ダイオードと、を備えたESD保護システム。 - 複数の外部接続端子に対して共通に設けられた請求項13に記載のESD保護回路と、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記MOSトランジスタのドレインにそれぞれのカソードが接続された、複数の第1ダイオードと、
前記複数の外部接続端子にそれぞれのカソードが接続され、前記基準電圧端子にそれぞれのアノードが接続された、複数の第2ダイオードと、
前記複数の外部接続端子にそれぞれのアノードが接続され、前記クランプ回路にそれぞれのカソードが接続された、複数の第3ダイオードと、を備えたESD保護システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014065602A JP6315786B2 (ja) | 2013-06-28 | 2014-03-27 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
US14/290,651 US9640525B2 (en) | 2013-06-28 | 2014-05-29 | ESD protection circuit, semiconductor device, on-vehicle electronic device, and on-vehicle electronic system |
EP14173850.0A EP2819168B1 (en) | 2013-06-28 | 2014-06-25 | Esd protection circuit, semiconductor device, on-vehicle electronic device, and on-vehicle electronic system |
CN201410305434.2A CN104253126B (zh) | 2013-06-28 | 2014-06-30 | Esd保护电路、半导体装置、车载电子装置和*** |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136087 | 2013-06-28 | ||
JP2013136087 | 2013-06-28 | ||
JP2014065602A JP6315786B2 (ja) | 2013-06-28 | 2014-03-27 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015029251A true JP2015029251A (ja) | 2015-02-12 |
JP6315786B2 JP6315786B2 (ja) | 2018-04-25 |
Family
ID=50980217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014065602A Active JP6315786B2 (ja) | 2013-06-28 | 2014-03-27 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9640525B2 (ja) |
EP (1) | EP2819168B1 (ja) |
JP (1) | JP6315786B2 (ja) |
CN (1) | CN104253126B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152461A (ja) * | 2016-02-23 | 2017-08-31 | セイコーエプソン株式会社 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
JP2018139346A (ja) * | 2017-02-24 | 2018-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた電子制御システム |
JP2020145347A (ja) * | 2019-03-07 | 2020-09-10 | ローム株式会社 | 半導体装置 |
JP2020170768A (ja) * | 2019-04-02 | 2020-10-15 | ローム株式会社 | 半導体装置 |
US11495960B2 (en) | 2019-03-07 | 2022-11-08 | Rohm Co., Ltd. | Semiconductor device |
US11869886B2 (en) | 2021-05-25 | 2024-01-09 | Seiko Epson Corporation | ESD protection circuit, semiconductor device, and electronic apparatus |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6315786B2 (ja) * | 2013-06-28 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
CN104578034A (zh) * | 2015-01-06 | 2015-04-29 | 武汉新芯集成电路制造有限公司 | 静电保护电路 |
CN105870117B (zh) * | 2015-02-05 | 2020-09-25 | 艾普凌科有限公司 | 半导体装置 |
JP6624912B2 (ja) * | 2015-02-05 | 2019-12-25 | エイブリック株式会社 | 半導体装置 |
CN107204611A (zh) * | 2016-03-16 | 2017-09-26 | 帝奥微电子有限公司 | 过压保护结构 |
FR3059490B1 (fr) * | 2016-11-25 | 2018-11-16 | Exagan | Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection |
US10593661B2 (en) * | 2017-03-03 | 2020-03-17 | Texas Instruments Incorporated | Circuit overvoltage protection |
TWI647909B (zh) * | 2018-01-19 | 2019-01-11 | 立積電子股份有限公司 | 開關裝置 |
CN108321781A (zh) * | 2018-04-17 | 2018-07-24 | 江苏卓胜微电子股份有限公司 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
US11296499B2 (en) * | 2018-10-31 | 2022-04-05 | Nxp B.V. | Discharge protection circuit and method for operating a discharge protection circuit |
DE102019107039B4 (de) * | 2019-03-19 | 2023-11-23 | Ledvance Gmbh | LED-Treiber mit gesteuertem Spannungsvervielfacher |
DE102019211727A1 (de) * | 2019-08-05 | 2021-02-11 | Audi Ag | Verfahren zum Betreiben eines elektrisch antreibbaren Kraftfahrzeugs sowie eine Vorrichtung hierzu |
US11303115B2 (en) | 2019-10-04 | 2022-04-12 | Robert Bosch Gmbh | Electrostatic discharge mitigation for differential signal channels |
US11695272B1 (en) * | 2021-12-30 | 2023-07-04 | Halo Microelectronics International | Surge protection apparatus |
WO2023164919A1 (en) * | 2022-03-04 | 2023-09-07 | Innoscience (suzhou) Semiconductor Co., Ltd. | Terminal protection network and electronic device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064249A (en) * | 1997-06-20 | 2000-05-16 | Texas Instruments Incorporated | Lateral DMOS design for ESD protection |
JP2001160615A (ja) * | 1999-09-22 | 2001-06-12 | Toshiba Corp | スタック型mosトランジスタ保護回路 |
JP2007250981A (ja) * | 2006-03-17 | 2007-09-27 | Denso Corp | 入力保護回路 |
JP2010278188A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2012146899A (ja) * | 2011-01-14 | 2012-08-02 | Sanyo Semiconductor Co Ltd | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255147B2 (ja) | 1998-06-19 | 2002-02-12 | 株式会社デンソー | 絶縁ゲート型トランジスタのサージ保護回路 |
US6614633B1 (en) * | 1999-03-19 | 2003-09-02 | Denso Corporation | Semiconductor device including a surge protecting circuit |
JP3729082B2 (ja) | 2001-04-25 | 2005-12-21 | 日本電信電話株式会社 | 半導体保護回路 |
US20050275027A1 (en) * | 2003-09-09 | 2005-12-15 | Micrel, Incorporated | ESD protection for integrated circuits |
DE102004035745A1 (de) * | 2004-07-23 | 2006-02-16 | Infineon Technologies Ag | Integrierter Schaltkreis |
US20060028776A1 (en) * | 2004-08-09 | 2006-02-09 | Michael Stockinger | Electrostatic discharge protection for an integrated circuit |
US7542255B2 (en) * | 2006-03-16 | 2009-06-02 | Denso Corporation | Input protection circuit |
JP4830838B2 (ja) * | 2006-12-19 | 2011-12-07 | 株式会社デンソー | 電気電子回路 |
KR101091126B1 (ko) | 2009-07-20 | 2011-12-09 | 주식회사 바우압텍 | 고전압용 정전기 방전 보호 소자 |
KR101043238B1 (ko) | 2009-11-25 | 2011-06-30 | 주식회사 바우압텍 | 고전압용 정전기 방전 보호 소자 |
US9013848B2 (en) * | 2012-09-27 | 2015-04-21 | Alpha And Omega Semiconductor Incorporated | Active clamp protection circuit for power semiconductor device for high frequency switching |
US9076656B2 (en) * | 2013-05-02 | 2015-07-07 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) clamp circuit with high effective holding voltage |
JP6315786B2 (ja) * | 2013-06-28 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
US9431384B2 (en) * | 2014-03-21 | 2016-08-30 | Texas Instruments Incorporated | Programmable ESD protection circuit |
-
2014
- 2014-03-27 JP JP2014065602A patent/JP6315786B2/ja active Active
- 2014-05-29 US US14/290,651 patent/US9640525B2/en active Active
- 2014-06-25 EP EP14173850.0A patent/EP2819168B1/en active Active
- 2014-06-30 CN CN201410305434.2A patent/CN104253126B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064249A (en) * | 1997-06-20 | 2000-05-16 | Texas Instruments Incorporated | Lateral DMOS design for ESD protection |
JP2001160615A (ja) * | 1999-09-22 | 2001-06-12 | Toshiba Corp | スタック型mosトランジスタ保護回路 |
JP2007250981A (ja) * | 2006-03-17 | 2007-09-27 | Denso Corp | 入力保護回路 |
JP2010278188A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2012146899A (ja) * | 2011-01-14 | 2012-08-02 | Sanyo Semiconductor Co Ltd | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152461A (ja) * | 2016-02-23 | 2017-08-31 | セイコーエプソン株式会社 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
JP2018139346A (ja) * | 2017-02-24 | 2018-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた電子制御システム |
JP2020145347A (ja) * | 2019-03-07 | 2020-09-10 | ローム株式会社 | 半導体装置 |
US11495960B2 (en) | 2019-03-07 | 2022-11-08 | Rohm Co., Ltd. | Semiconductor device |
JP7222756B2 (ja) | 2019-03-07 | 2023-02-15 | ローム株式会社 | 半導体装置 |
JP2020170768A (ja) * | 2019-04-02 | 2020-10-15 | ローム株式会社 | 半導体装置 |
JP7332320B2 (ja) | 2019-04-02 | 2023-08-23 | ローム株式会社 | 半導体装置 |
US11869886B2 (en) | 2021-05-25 | 2024-01-09 | Seiko Epson Corporation | ESD protection circuit, semiconductor device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN104253126B (zh) | 2018-11-20 |
US20150002965A1 (en) | 2015-01-01 |
JP6315786B2 (ja) | 2018-04-25 |
US9640525B2 (en) | 2017-05-02 |
CN104253126A (zh) | 2014-12-31 |
EP2819168A1 (en) | 2014-12-31 |
EP2819168B1 (en) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6315786B2 (ja) | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム | |
JP5863183B2 (ja) | 半導体装置 | |
JP4866672B2 (ja) | 負荷駆動回路 | |
US8159795B2 (en) | Protection circuit for semiconductor integrated circuit and driving method therefor | |
US20100302693A1 (en) | Semiconductor integrated circuit device | |
EP2840608B1 (en) | A bias-insensitive trigger circuit for bigfet esd supply protection | |
US9545041B2 (en) | I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device | |
US9431823B2 (en) | ESD protection circuit | |
JP2005269885A (ja) | Hブリッジ回路の駆動装置及びhブリッジ回路の保護方法 | |
US7835123B2 (en) | Electrical and electronic system | |
US9075087B2 (en) | Voltage detection circuit, ECU, automobile with ECU | |
KR20210142649A (ko) | 차량용 센서 어셈블리 | |
US7538999B2 (en) | Semiconductor device having electrostatic protection circuit | |
JP2017073657A (ja) | 誤出力防止回路 | |
US20220139905A1 (en) | Semiconductor Device | |
JP6894957B2 (ja) | 誤出力防止回路 | |
JP7257164B2 (ja) | クランプ回路 | |
US20230223746A1 (en) | Clamper, input circuit, and semiconductor device | |
JP4788592B2 (ja) | 逆流防止回路 | |
US20200303920A1 (en) | Overshoot current detection and correction circuit for electrical fast transient events | |
JP2013258524A (ja) | 半導体装置 | |
JP2014165575A (ja) | 半導体装置 | |
JP2010010891A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6315786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |