JP2015026873A - 表面実装可能な集積回路のパッケージ化機構 - Google Patents

Abstract

【課題】表面実装可能な集積回路のパッケージ化機構を提供する。
【解決手段】集積回路（ＩＣ）パッケージが開示される。ＩＣパッケージは、上部層、中間層、及び底部層を有する基板と、基板の上部層に埋め込まれたミリメートル波アンテナのアレイと、基板の底部層に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）とを含む。１つの実施形態において、プリント回路基板（ＰＣＢ）への表面実装のための第２のレベルの相互接続が基板の底部層に設けられる。
【選択図】図１

Description

本発明の実施形態は集積回路パッケージに関し、より具体的には、ミリメートル波集積回路パッケージに関する。

ビーム形成及びステアリングを行うミリメートル波システムは、典型的には、多数のアンテナ素子、集積回路、及び相互接続を含む。このようなシステムは、高いデータ転送速度の短距離無線接続を顧客アプリケーションに提供するための実現可能な機構の基礎である。性能及びコストの目的を達成するために、一般的な課題は、大量製造及び組立て工程と両立できる集積化プラットフォーム・パッケージを開発することである。
このような集積パッケージは、集積レベルが増加するのに伴って、様々な機能を収容すると予想される。これらの機能には、中でも、低損失無共振のｍｍ波信号経路の提供、多層アンテナ素子とそれらのフィード・ネットワークの埋め込み、局部発振器（ＬＯ）、中間周波数（ＩＦ）分配及び受動回路の統合、並びに制御層とバイアス層の組み込みが含まれる。

ミリメートル波アンテナが集積回路（ＩＣ）と統合される典型的なシナリオにおいては、アンテナとＩＣの両方が、許容できる性能を保証するために一つの基板の上部層の上に配置される。この手法は、１つ又はそれ以上のＩＣの上に配置された別個のＲＦポートによって個々に駆動される必要がある多数のアンテナ素子が存在するとき、問題に遭遇する。第１に、ルーティング輻輳が素子の数を制限することになる。
さらに、ＩＣ及びアンテナを十分な間隔で同じ表面上に配置する必要があるので、パッケージが大きくなる。パッケージの大きさが増大するのに伴って、コストが増加し、場合によっては、基板が製造するのに大きくなりすぎる可能性さえある。最後に、ＩＣからの熱除去が難しくなる。

一実施形態により、集積回路（ＩＣ）パッケージが開示される。ＩＣパッケージは、上部層、中間層、及び底部層を有する基板と、基板の1つの層（例えば、上部層）に埋め込まれたミリメートル波アンテナのアレイと、基板の別の異なる層（例えば、底部層）の上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）とを含む。
別の実施形態により、システムが開示される。このシステムは、上部層、中間層、及び底部層を有する基板と、基板の1つの層（例えば、上部層）に埋め込まれたミリメートル波アンテナのアレイと、基板の別の層（例えば、底部層）の上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）とを含む集積回路（ＩＣ）パッケージを含む。プリント回路基板（ＰＣＢ）は、基板のこの第２の層の上に実装される。

両面型表面実装集積ミリメートル波パッケージの１つの実施形態を示す。 基板の１つの実施形態を示す。 両面型表面実装集積ミリメートル波パッケージの別の実施形態を示す。 両面型表面実装集積ミリメートル波パッケージのさらに別の実施形態を示す。 両面型表面実装集積ミリメートル波パッケージのさらに別の実施形態を示す。

本発明は、以下の説明、並びに本発明の実施形態を例示するために用いられる添付の図面を参照することによって、最も良く理解することができる。
ミリメートル波モジュールの放射素子と集積回路素子を統合するための表面実装可能なパッケージング・スキームを説明する。１つの実施形態によれば、アンテナは、基板の上部層内に組み込まれる。モノリシック・マイクロ波集積回路（ＭＭＩＣ）及びボール・グリッド・アレイ（ＢＧＡ）は、基板の底面に取り付けられる。

上述の問題の大部分を解決するか又は軽減するための手法は、アンテナが上部に配置され、ＩＣがパッケージ基板の低部に配置された両面型パッケージを使用することである。従って、十分な性能を有するミリメートル波機能の高レベルの統合を可能にする両面型パッケージングを実施する機構を説明する。
以下の説明において、多数の詳細が示される。しかしながら、当業者であれば、これらの特定の詳細なしに本発明の実施形態を実施できることは明らかであろう。他の場合には、説明の理解を不明瞭にすることを避けるために、周知の構造体、デバイス及び技術は、詳細には示されていない。従って、この説明は、限定するのではなく例証するものと考えられたい。

本明細書における「１つの実施形態」又は「一実施形態」への言及は、特定の特徴、構造体、又は実施形態に関連して説明される特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書内の各所における「１つの実施形態において」という語句の出現は、必ずしも全てが同じ実施形態を指すわけではない。

図１は、両面型表面実装ミリメートル波集積システム１００の１つの実施形態を示す。システム１００は、プリント回路基板（ＰＣＢ）１０５の上に実装された多層基板１６０を含む。基板１６０は、誘電体層と、２つの誘電体層の界面に配置された金属層とを含む。本明細書において説明されるように、単独での「層」という用語への如何なる言及も「金属層」を示す。１つの実施形態において、基板１６０は、Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ（ＨＴＣＣ）又はＬｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ（ＬＴＣＣ）アルミナによる大量生産に適しているが、例えば、積層ベース又はビルドアップ有機物のような他の基板型を用いることもできる。さらに、１つの実施形態において、基板１６０は、キャビティ、又は、側壁メタライゼーション等のような特定の構造部を含まない。

１つの実施形態において、アンテナ・アレイ１７０は、基板の上部に埋め込まれる。１つの実施形態において、アンテナ・アレイ１７０は、多層上の金属パターンを有する。１つの実施形態において、上部の２つの層は、アンテナ・アレイ１７０用に用いられる。アンテナ・アレイ１７０はフィードされ、それらの分配は、基板１６０の幾つかの内部層を用いて実現される。基板１６０の底部においては、１つ又はそれ以上のＭＭＩＣ１４５が基板１６０にフリップチップ実装される。代替的な実施形態において、例えば、チップと基板の間の相互接続としてのワイヤ・ボンドによる上向き（チップの底面が基板に接合される）実装のような、他の実装及び構成が用いられ、このような場合には、チップは、ミリメートル波動作に重要なワイヤ・ボンド長を短くするために、キャビティ内で上向きに配置される。パッケージ基板内のキャビティが望ましくない場合には、チップは薄く重ね合わせることができる。しかしながら、チップが薄すぎると、取り扱い及び組立ての問題
が生じ得る。

伝送ライン１６５及び接地平面１６８は、基板１６０の内部に含まれる。伝送ライン１６５は、アンテナ・アレイ１７０内のアンテナと１つ又はそれ以上のＭＭＩＣ１４５との間でミリメートル波信号を伝送する。
１つの実施形態によれば、アンテナ・アレイ１７０の素子の各々は、ＭＭＩＣ１４５のうちの１つの上に、対応するミリメートル波ポートを有する。フリップチップ・バンプ１４７は、アンダーフィル１４９によって、対応するアンテナ・アレイ１７０の素子をＭＭＩＣ１４５に結合する。その結果、ＭＭＩＣ１４５から発したミリメートル波信号は、基板１６０の中間層に伝わり、そこで、これらの信号は、それぞれのアンテナ・フィード・ポイント１６５に分配され、結局アンテナ・アレイ１７０内のアンテナに結合される。

他のアナログ信号（例えば、ＬＯ及びＩＦ信号、バイアス及び制御信号）は、アナログ信号ルーティング１６２を介して基板１６０の底部層の一部を用いて伝送される。ボール・グリッド・アレイＢＧＡボール１５０は、パッケージをＰＣＢ１０５上に表面実装することを可能にするように、基板１６０の底部に取り付けられる。１つの実施形態において、ＢＧＡボール１５０の大きさは、フリップチップ実装されるＭＭＩＣダイ１４５の結合した高さがＢＧＡボール１５０の高さよりも確実に低くなるように選択される。

さらに別の実施形態において、表面実装操作中、ＢＧＡボール１５０がリフローするとき、ダイ１４５はハード・ストップとして機能し、ＢＧＡボール１５０が完全に潰れるのを防止する。１つの実施形態において、熱対応パッドがダイの下に配置されて、ＰＣＢ１０５への低い熱抵抗接触を確実にする。さらに別の実施形態においては、はんだ付け可能パッド１３０が、ダイ１４５の直下のＰＣＢ１０５上に配置され、ダイ１４５の裏面は、金属成分１４０によってメタライズされる。従って、ダイ１４５の裏面は表面実装中にはんだ付けして、ＰＣＢ１０５に対するダイ１４５の良好な熱的接続を確実にすることができる。

１つの実施形態によれば、システム１００は、上面のアンテナ・アレイ１７０と底面のＭＭＩＣ１４５との統合のための多層基板１６０の構成と、表面実装組立体のための基板１６０底面の構成と、パッケージをＰＣＢ１０５に実装するための構成とを含む。

多層基板構成
図２は、基板１６０の１つの実施形態の断面図を示す。埋め込んだ主要機能に基づいて、それらの層は、接地平面１６８によって分離される、上部２１０、中間部２２０及び底部２３０の３つのグループに分けられる。１つの実施形態において、上部層２１０は、平面アンテナ素子に割り当てられる。多くの場合、パッチ積層化のような技術を実施してアンテナの性能を高めるために多層が必要とされる。代替的な実施形態において、単一層を平面アンテナ素子用に用いることができることに留意されたい。誘電体層の厚さは、アンテナ設計の考慮事項から決定することができる。上部接地平面１６８は、アンテナ層２１０をパッケージの残り部分から絶縁し、これにより電磁干渉からの耐性を与える。

中間層２２０は、アンテナへのミリメートル波信号の分配に用いられる。１つの実施形態において、アンテナ素子は、フィード・ラインを共有せず、ミリメートル波のフィード・ラインの数は、アンテナ・アレイ内の素子の数と同じになる。１つの実施形態において、簡潔な方法で多数のフィード・ラインを効率的に分配するために、１つ又はそれ以上の層が用いられる。接地平面１６８は他の層の回路からの遮蔽を与える。１つの実施形態によれば、信号ライン以外のメタライゼーションは、均一な電磁環境のためにこれらの層においては最小に保たれる。１つの実施形態において、信号トレースからの遮断領域は、トレース幅及び基板層の厚さ等のような因子に依存する設計パラメータである。他の実施形態においては、他の因子がこの設計パラメータに影響を与える可能性がある。単一のＴＥＭモードの伝搬を向上させるために、フェンシングよって接地を有するストリップ・ラインを信号ライン用に用いることができるが、ここで、フェンシングは、信号トレースが経
路設定される際にその信号トレースの両側の特定の距離のところにビアを配置することを言う。トレースから接地ビアまでの距離及びビアの間の間隔は、設計パラメータである。

底部層２３０は、ＤＣ信号、制御信号及び低周波アナログ信号用に用いられる。１つの実施形態において、高集積ＭＭＩＣ１４５は、ＬＯ及びＩＦ信号ラインに加えて多数のＤＣ及び制御ラインを必要とする。これに適合させるため、並びに、ダイ１４５及びＢＧＡ１５０が密集する底部層２３０を補うために、２つ又はそれ以上の層を用いることができる。１つの実施形態において、パッケージは、表面実装用途を意図したものであり、従ってこれらの層は、パッケージ直下のＰＣＢの事前には未知の電気特性を認識する。このように、明確な電磁界面がないので、ミリメートル波信号ルーティングは、底部層において最小にする必要がある。

上述のように、ミリメートル波信号の分配は、接地平面１６８によって遮蔽された中間層２２０の内部に留められる。さらに、多層を上部及び底部に付加して他の機能を収容する。これにより、基板１６０はミリメートル波の波長スケールにおいて相対的に厚くなる。従って、ミリメートル波信号は、一つの層から他の層に進む際に、垂直方向にかなりの距離を横断しなければならない。１つの実施形態において、単純なビア遷移部、又は、従来の準同軸のビア遷移部でさえも、長い垂直的な相互接続内に存在することになる共振、高次モード及び反射を抑制するのに十分ではない。
従って、１つの実施形態において、この垂直相互接続の問題の解決法として、補償用垂直相互接続機構が実施される。この垂直相互接続機構において、ミリメートル波信号は、基板の内側金属層である補償用垂直相互接続２１５の上をフリップチップ・パッド２０８に至るまで伝送される。

さらに別の実施形態において、補償構造体は層遷移構造体に組み込まれる。このような実施形態においては、補償構造体の配置、大きさ及び形状は、モデリング処理によって決定される。さらに別の実施形態において、モデリング処理には、３次元（３Ｄ）電磁ツール（例えば、Ａｎｓｏｆｔ ＣｏｒｐｏｒａｔｉｏｎからのＨｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｓｔｒｕｃｔｕｒｅ Ｓｉｍｕｌａｔｏｒ（ＨＦＳＳ））及び回路シミュレータ（例えば、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．からの高度設計システム（ＡＤＳ））を利用する最適化法が含まれる。
１つの実施形態によれば、補償用垂直相互接続は、底部のＭＭＩＣの全てのミリメートル波ポートの位置に又はその極めて近くに配置される。他の実施形態においては、同様の垂直相互接続が、ミリメートル波信号を中間層から上部層に伝送する必要があるフィード・スキームにおけるアンテナ・フィード・ネットワーク内で用いられる。

基板底面構成
１つの実施形態によれば、基板１６０の底面は、ＭＭＩＣ１４５及びパッケージの第２のレベルの相互接続面の両方として構成される。１つ又はそれ以上のＭＭＩＣ１４５は、標準的なフリップチップ組立て技術を用いて基板１６０にフリップチップ実装される。上述のように、他の実装技術を用いることができる。それらの低い電気的寄生振動により、フリップチップ相互接続は、ｍｍ波周波数において十分な性能をもたらすことができる。さらに別の実施形態において、ダイ１４５は、高周波動作のための短いワイヤ・ボンド長を達成するためにキャビティ実装される。この構成におけるフリップチップ実装の別の利点は、ダイ１４５の裏面が露出するので効率的な熱除去のために使用できることである。

第２のレベルの相互接続として、ボール１５０が１つ又はそれ以上の列内で基板１６０の外周付近に配置されるＢＧＡ型接続部が用いられる。１つの実施形態において、周波数変換、周波数逓倍及び位相シフトのような、全てのミリメートル波処理がＭＭＩＣ１４５内で実施され、アンテナを介した放射を除いてミリメートル信号が完全にパッケージ内に包含されるようになる。この場合、低周波数ＩＦ、ＬＯ及び基準信号のみが、パッケージ外部の電源から供給される。
このようなシナリオにおいては、第２のレベルの相互接続は低周波数において十分な性能を有し、従ってその仕様を緩和する。結果として、他の型の相互接続を実施することが可能になる。図３は、ＢＧＡボール１５０ではなくリード３００が基板１６０をＰＣＢ１０５に結合させるシステム１００の実施形態を示す。

パッケージ実装構成
１つの実施形態において、フリップチップ実装されたダイ１４５及びＢＧＡボール１５０は、パッケージの表面実装面にあり、このパッケージはＰＣＢ１０５に取り付ける準備ができた状態にある。パッケージをＰＣＢ１０５に取り付けることができる幾つかの方法がある。図１に示されるように、ダイ１４５のメタライズされた裏面１４０が、表面実装操作中にＰＣＢ１０５上のはんだ付け可能な実装用パッド１３０と結合する。ダイと実装用パッドの間のギャップの大きさは考慮する必要がある。ＢＧＡにおける良好なはんだ接続のために、はんだボール１５０はリフロー中に十分に潰れる必要がある。ダイ１４５はＰＣＢ１０５に対するハード・ストップとして機能するので、小さすぎるギャップは、はんだボール１５０が良好な接続を形成するのを妨げる。

別の実施形態において、パッケージはＰＣＢ１０５に取り付けられるが、一方ダイ１４５は表面実装中にはＰＣＢ１０５と結合しない。図４は、システム１００のこのような実施形態を示す。図４に示されるように、ダイ１４５がＰＣＢ１０５に接触できるレベルまでＢＧＡはんだボール１５０が潰れるのを防止することが重要である。１つの実施形態において、これは、堅固な芯のＢＧＡボール、又は、ダイとＰＣＢの間にギャップが存在するような大きさにする必要がある数個のより小さな非リフロー型ボールを用いて達成される。
第３の取付け方法において、ＰＣＢ１０５は、ダイ１４５の大きさよりも大きな貫通切欠き部を含む。図５は、システム１００のこのような実施形態を示す。図５に示されるように、切欠き部５０５はダイの真下に配置されることになる。表面実装中、ＢＧＡボール１５０が潰れつつあるとき、ダイ１４５は切欠き部に滑り込む。ダイ１４５とＰＣＢ１０５の間にギャップが必要ないので、この構成は、より小さなＢＧＡボール１５０の使用を可能にすることになる。ダイ１４５の裏面は、切欠き部５０５を通して露出することになるので、例えば、ヒートシンクを用いて、熱接続を確立することができる。

別の実施形態において、ダイ１４５の裏面は、熱接続のためにメタライズされない。このような実施形態においては、熱接着剤を用いて薄い金属パドル５１０を裏面に接着することができ、次いで金属パドル５１０をＰＣＢ１０５に取り付けて、低抵抗接続部を確立することができる。
上述のシステムは、アンテナが基板の上部層に組み込まれ、ＭＭＩＣ及び表面実装用ＢＧＡが底部に取り付けられた厚い多層基板をベースとする高集積ミリメートル波パッケージを形成する機構を説明する。この機構は、このような従来にないパッケージ化体を製造する困難を克服し、大量製造プロセスを用いて実施することができる。

本発明の例示的な実施形態の前述の説明においては、１つ又はそれ以上の種々の本発明の態様を理解するのに役立つ開示を能率的にする目的で、本発明の種々の特徴が場合によりその単一の実施形態、図面、又は説明にまとめられていることを認識されたい。しかしながら、この開示方法は、請求された本発明が各々の請求項において明白に詳述されたものよりも多くの特徴を要求する意図を示すものと解釈されるべきではない。むしろ、添付の請求項が示すように、本発明の態様は、単一の前述の開示された実施形態の全ての特徴よりも少ない特徴にある。従って、詳細な説明に添付された請求項は、その結果、この詳細な説明に明確に組み込まれ、各々の請求項は、それ自体で本発明の別個の実施形態として主張するものである。

前述の説明は、特定の実施形態に向けられた。当業者であれば、説明された実施形態に修正を加え、利点の全て又は一部を達成することができることは明らかであろう。従って、添付の特許請求の範囲の目的は、そのような変形及び修正の全てを本発明の精神及び範囲内に入るものとして包含することである。

１００：システム
１０５：プリント回路基板（ＰＣＢ）
１３０：はんだ可能パッド
１４０：金属成分
１４５：モノリシック・マイクロ波集積回路（ＭＭＩＣ）
１４７：フリップチップ・バンプ
１４９：アンダーフィル
１５０：ボール・グリッド・アレイ（ＢＧＡ）
１６０：基板
１６２：信号ルーティング
１６５：伝送ライン（アンテナ・フィード・ポイント）
１６８：接地面
１７０：アンテナ・アレイ
２１０：上部層（アンテナ層）
２２０：中間層
２３０：底部層
３００：リード
５０５：切欠き部
５１０：金属パドル

Claims (12)

1. 第１、第２及び第３の組の１つ又はそれ以上の層を有し、前記第２の組の１つ又はそれ以上の層は前記第１及び第３の組の１つ又はそれ以上の層の間にある、基板と、
   前記基板の前記第１の組の層に埋め込まれたミリメートル波アンテナのアレイと、
   前記基板の前記第３の組の層のうちの１つの上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）と、
   前記基板の前記第２の組の層のうちの１つ又はそれ以上の中に埋め込まれたアンテナ・フィード・ポイントと、
   前記ＭＭＩＣから前記フィード・ポイントに信号を伝送するための相互接続と、
   前記基板をプリント回路基板（ＰＣＢ）に実装するための、前記第３の組の層上に取り付けられたリードと、
   を備えることを特徴とする集積回路（ＩＣ）パッケージ。
2. 前記ＭＭＩＣは、前記アレイ内のアンテナに対応する１つ又はそれ以上のポートを備えることを特徴とする、請求項１に記載のパッケージ。
3. 前記相互接続は、前記第３の組の層の内の層から前記第２の組の層に至る遷移部の寄生効果を減少させるための補償構造体を含むことを特徴とする、請求項１に記載のパッケージ。
4. 前記第３の組の層に埋め込まれたアナログ信号ラインをさらに備えることを特徴とする、請求項１に記載のパッケージ。
5. 前記基板をプリント回路基板（ＰＣＢ）に実装するための、前記第３の組の層上に取り付けられたボール・グリッド・アレイ（ＢＧＡ）ボールをさらに備えることを特徴とする、請求項４に記載のパッケージ。
6. 第１、第２及び第３の組の１つ又はそれ以上の層を有し、前記第２の組の１つ又はそれ以上の層は、前記第１及び第３の組の１つ又はそれ以上の層の間にある、基板と、
   前記基板の前記第１の組の層に埋め込まれたミリメートル波アンテナのアレイと、
   前記基板の前記第３の組の層のうちの１つの上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）と、
   前記基板の前記第２の組の層のうちの１つ又はそれ以上の中に埋め込まれたアンテナ・
   フィード・ポイントと、
   前記ＭＭＩＣから前記フィード・ポイントに信号を伝送するための相互接続と、
   プリント回路基板（ＰＣＢ）に実装するための、前記ＭＭＩＣダイの直下に取り付けられたパッドと、
   を備えることを特徴とする集積回路（ＩＣ）パッケージ。
7. 前記ＭＭＩＣダイの裏面はメタライズされることを特徴とする、請求項６に記載のパッケージ。
8. 前記ＭＭＩＣは、前記アレイ内のアンテナに対応する１つ又はそれ以上のポートを備えることを特徴とする、請求項６に記載のパッケージ。
9. 第１、第２及び第３の組の１つ又はそれ以上の層を有し、前記第２の組の１つ又はそれ以上の層は、前記第１及び第３の組の１つ又はそれ以上の層の間にある、基板と、
   前記基板の前記第１の組の層に埋め込まれたミリメートル波アンテナのアレイと、
   前記基板の前記第３の組の層のうちの１つの上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）と、
   を含む集積回路（ＩＣ）パッケージと、
   前記基板の前記第３の組の層の上に、前記基板をプリント回路基板に実装するための前記第３の組みの層のうちの少なくとも１つに取り付けられたリードを用いて、実装されたプリント回路基板（ＰＣＢ）と、
   を備えることを特徴とするシステム。
10. 前記ＭＭＩＣは、前記アレイ内のアンテナに対応する１つ又はそれ以上のポートを備えることを特徴とする、請求項９に記載のシステム。
11. 前記パッケージは、前記基板の前記第２の組の層のうちの１つ又はそれ以上の中に埋め込まれたアンテナ・フィード・ポイントをさらに備えることを特徴とする、請求項１０に記載のシステム。
12. 前記ＭＭＩＣから前記フィード・ポイントまで信号を伝送するための相互接続をさらに備えることを特徴とする、請求項１１に記載のシステム。