JP2015023117A - 固体撮像素子および撮像装置 - Google Patents

Abstract

【課題】 画素にダミーゲートを有する固体撮像素子において、蓄積した電荷を電圧に変換するときの変換利得を向上させる。【解決手段】 固体撮像素子は、受光量に応じた量の電荷を蓄積する電荷蓄積領域と、電荷蓄積領域で蓄積された電荷を検出する電荷検出部と、電荷蓄積領域に蓄積された電荷を電荷検出部に転送するための転送電極と、隣り合う画素間を分離する画素分離部と、画素分離部の上面側に配置され、電気的に切り離された浮遊電極と、を備える。また、画素分離部の下面側のうち、浮遊電極と対向する領域の少なくとも一部に電荷検出部の拡散領域が形成されている。【選択図】 図４

Description

本発明は、固体撮像素子および撮像装置に関する。

従来から、例えば、隣り合う画素との間でゲートのパターニングを合致させるため、ダミーゲートを形成した固体撮像素子が知られている（例えば、特許文献１参照）。

特開2007-19521号公報

ところで、従来のダミーゲートを有する固体撮像素子では、素子分離帯を隔ててダミーゲートとシリコン基板との間に寄生容量が形成されることがある。上述の寄生容量が生じると、蓄積した電荷を電圧に変換するときの変換利得が低下し、固体撮像素子の撮像感度も低下させる。よって、上述の寄生容量は、固体撮像素子の撮像感度を低下させる原因の一つとなる。

本件開示の固体撮像素子および撮像装置は、画素にダミーゲートを有する固体撮像素子において、蓄積した電荷を電圧に変換するときの変換利得を向上させる技術を提供することを目的とする。

一つの観点による固体撮像素子は、受光量に応じた量の電荷を蓄積する電荷蓄積領域と、電荷蓄積領域で蓄積された電荷を検出する電荷検出部と、電荷蓄積領域に蓄積された電荷を電荷検出部に転送するための転送電極と、隣り合う画素間を分離する画素分離部と、画素分離部の上面側に配置され、電気的に切り離された浮遊電極と、を備える。また、画素分離部の下面側のうち、浮遊電極と対向する領域の少なくとも一部に電荷検出部の拡散領域が形成されている。

一つの観点による撮像装置は、上述した一つの観点の固体撮像素子を備える。

本件開示の固体撮像素子および撮像装置は、画素にダミーゲートを有する固体撮像素子において、蓄積した電荷を電圧に変換するときの変換利得を向上させることができる。

一の実施形態での固体撮像素子の構成例を示す図 画素部の画素の回路構成例を示す図 画素部の受光面上での素子の配置例を示す図 図３のＡ−Ａ’断面の一例を示す図 図３のＢ−Ｂ’断面の一例を示す図 比較例の固体撮像素子の断面例を示す図 図３のＡ−Ａ’断面の別の例を示す図 図３のＡ−Ａ’断面のさらに別の例を示す図 電子カメラの構成例を示す図

以下、図面を参照しつつ本発明の実施形態を説明する。

＜一の実施形態での固体撮像素子の説明＞
図１は、一の実施形態での固体撮像素子の構成例を示す図である。一の実施形態での固体撮像素子１１は、例えば、シリコン基板上にＣＭＯＳ（相補性金属酸化膜半導体）プロセスを使用して形成されたＸＹアドレス型の固体撮像素子である。

固体撮像素子１１は、画素部１２と、垂直走査部１３と、水平走査部１４とを有している。画素部１２は、入射光を電気信号に変換する複数の画素ＰＸを有している。画素部１２の画素ＰＸは、受光面上で行方向（Ｘ方向）および列方向（Ｙ方向）にマトリクス状に配置されている。図１に示す画素部１２では、列方向（Ｙ方向）に並ぶ４画素（例えば、図１中で破線で囲った４画素）を１組として、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴの３つのトランジスタが４画素間で共用されている（いわゆる１．７５Ｔｒ構成）。なお、図１では画素ＰＸの配列を簡略化して示すが、実際の固体撮像素子１１の受光面には、さらに多数の画素ＰＸが行方向および列方向に配列されることはいうまでもない。

垂直走査部１３は、例えば撮像装置の制御部からの指示信号を受けて、画素部１２、水平走査部１４に対して各種の制御信号を供給する。垂直走査部１３には、行方向（Ｘ方向）に延在する複数の水平信号線ＨＬが接続されている。垂直走査部１３は、水平信号線を介して各画素ＰＸに制御信号を供給する。なお、画素ＰＸに供給される制御信号は、固体撮像素子１１の外部（例えば、撮像装置の制御部など）で生成されるものであってもよい。

水平走査部１４には、列方向（Ｙ方向）に延在する複数の垂直信号線ＶＬが接続されている。水平走査部１４は、垂直信号線ＶＬを介して画素ＰＸの出力信号を読み出す。なお、水平走査部１４は、相関二重サンプリング回路や、Ａ／Ｄ変換回路などを有するものであってもよい。

図２は、画素部１２の画素の回路構成例を示す図である。図２では、列方向（Ｙ方向）に並ぶ４画素を下から順にＰＸ１〜ＰＸ４と称する。

画素ＰＸ１〜ＰＸ４は、フォトダイオードＰＤと転送トランジスタＴＸとを各画素でそれぞれ有している。図２において、画素ＰＸｎに対応するフォトダイオードＰＤ、転送トランジスタＴＸは、それぞれフォトダイオードＰＤｎ、転送トランジスタＴＸｎと表記する。また、画素ＰＸ１〜ＰＸ４は、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、フローティングディフュージョン部ＦＤとを、４画素でそれぞれ共有する。

フォトダイオードＰＤ１〜ＰＤ４は、電荷蓄積領域の一例であって、入射した光の受光量に応じて光電変換により信号電荷を生成する。フォトダイオードＰＤ１〜ＰＤ４は、受光量に応じた量の信号電荷を蓄積する。

転送トランジスタＴＸ１〜ＴＸ４は、転送電極の一例であって、対応するフォトダイオードＰＤ１〜ＰＤ４にソースが接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。例えば、転送トランジスタＴＸ１〜ＴＸ４は、それぞれゲートに印加される制御信号φＴＸ１〜φＴＸ４が高レベルの期間にオンし、対応するフォトダイオードＰＤ１〜ＰＤ４に蓄積された信号電荷をフローティングディフュージョン部ＦＤに転送する。

フローティングディフュージョン部ＦＤは、電荷検出部の一例であって、フォトダイオードＰＤ１〜ＰＤ４から転送される電荷を蓄積する容量である。例えば、フローティングディフュージョン部ＦＤには、半導体基板に不純物を導入して形成された拡散領域（２１、２２）による容量や、配線容量などが含まれる。フローティングディフュージョン部ＦＤでは、フォトダイオードＰＤ１〜ＰＤ４で蓄積された電荷が検出されて電圧値に変換される。

リセットトランジスタＲＳＴは、ソースが増幅トランジスタＡＭＰのゲートに接続され、ドレインが電源電圧ＶＤＤに接続されている。例えば、リセットトランジスタＲＳＴは、ゲートに印加される制御信号φＲＳＴが高レベルの期間にオンし、フローティングディフュージョン部ＦＤの電荷をリセットする。

増幅トランジスタＡＭＰは、ドレインが電源電圧ＶＤＤに接続され、ゲートがフローティングディフュージョン部ＦＤに接続され、ソースが選択トランジスタＳＥＬのドレインに接続されている。これにより、増幅トランジスタＡＭＰは、垂直信号線ＶＬに接続された定電流源１５を負荷とするソースフォロア回路を構成する。増幅トランジスタＡＭＰは、フローティングディフュージョン部ＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して読み出し電流を出力する。

選択トランジスタＳＥＬは、ゲートに印加される制御信号φＳＥＬが高レベルの期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線ＶＬに接続する。

図３は、画素部１２の受光面上での素子の配置例を示す図である。簡単のため、図３では、画素部１２のうち画素ＰＸ１〜ＰＸ４の部分を示す。

フォトダイオードＰＤ１〜ＰＤ４は、画素部１２の受光面上で列方向（Ｙ方向）に沿って配列されている。図３において、フォトダイオードＰＤ１の右上側には転送トランジスタＴＸ１のゲート電極（転送ゲート）ＴＧが配置されており、フォトダイオードＰＤ２の右下側には転送トランジスタＴＸ２の転送ゲートＴＧが配置されている。同様に、フォトダイオードＰＤ３の右上側には転送トランジスタＴＸ３の転送ゲートＴＧが配置されており、フォトダイオードＰＤ４の右下側には転送トランジスタＴＸ４の転送ゲートＴＧが配置されている。

また、フォトダイオードＰＤ１、ＰＤ２の間と、フォトダイオードＰＤ３、ＰＤ４の間には、それぞれフローティングディフュージョン部ＦＤの一部をなす拡散領域２１、２２が形成されている。図３において、拡散領域２１は、フォトダイオードＰＤ１、ＰＤ２に対して右寄りに位置しており、転送トランジスタＴＸ１、ＴＸ２の各転送ゲートＴＧと接している。また、図３において、拡散領域２２は、フォトダイオードＰＤ３、ＰＤ４に対して右寄りに位置しており、転送トランジスタＴＸ３、ＴＸ４の各転送ゲートＴＧと接している。なお、拡散領域２１、２２は電気的に接続されている。

また、画素部１２の受光面には、リセットトランジスタＲＳＴのゲート電極（リセットゲート）ＲＧと、浮遊電極の一例であるダミーのゲート電極（ダミーゲート）ＤＧとが配置されている。図３において、リセットゲートＲＧは、拡散領域２２の右側に配置され、拡散領域２２と接している。

また、図３において、ダミーゲートＤＧは、拡散領域２１の右側に配置され、拡散領域２１と接している。ダミーゲートＤＧは、例えば、半導体装置の製造工程において回路間でゲートのパターニングを合致させる目的などで形成される。ダミーゲートＤＧは、例えば制御信号の配線等との接続を有しておらず、回路からは電気的に切り離された状態にある。そのため、ダミーゲートＤＧは、通常の半導体装置の電極としては使用されない。なお、一の実施形態の例では、ダミーゲートＤＧは、拡散領域２１を隔てて、転送ゲートＴＧと対向して配置されている。

図４は、図３のＡ−Ａ’断面の一例を示す図である。なお、以下に示す断面図では、配線、光学フィルタ、マイクロレンズ等の図示はいずれも省略している。

図４において、ｎ型の基板ＳＵＢの受光面側（図中上側）には、ｐ型のＰウェル２３が形成されている。そして、Ｐウェル２３には、フォトダイオードＰＤ、ｎ＋型の拡散領域２１が形成されている。また、基板ＳＵＢの受光面の上には、転送ゲートＴＧ、ダミーゲートＤＧ、画素分離部ＩＳが形成されている。

フォトダイオードＰＤは、信号電荷を蓄積するためのｎ型の半導体領域２４と、半導体領域２４の受光面側を覆うｐ型の表面Ｐ層２５とを有している。また、転送ゲートＴＧは、フォトダイオードＰＤと拡散領域２１との間に形成されている。また、ダミーゲートＤＧは、拡散領域２１および画素分離部ＩＳの上面側に跨って配置されている。

画素分離部ＩＳは、互いに隣り合う画素間を絶縁して分離するための素子分離帯である。例えば、一の実施形態での画素分離部ＩＳは、ＬＯＣＯＳ（local oxidation of silicon）法で形成される。

また、一の実施形態での拡散領域２１は、画素分離部ＩＳの下面側まで潜り込むように形成されている。拡散領域２１は、画素分離部ＩＳの下面側のうち、ダミーゲートＤＧと対向する領域を部分的に覆っている。図４の例では、画素分離部ＩＳのバーズビークの部分（２６）が覆われる範囲まで、画素分離部ＩＳの下面側に拡散領域２１が形成されている。したがって、ダミーゲートＤＧと拡散領域２１とは、画素分離部ＩＳを挟み込むように形成されている。

図５は、図３のＢ−Ｂ’断面の一例を示す図である。図５に示す構成例は、ダミーゲートＤＧの代わりにリセットゲートＲＧが形成されている点と、拡散領域２１の代わりに拡散領域２２が形成されている点を除いて、図４の構成例と共通する。そのため、図５において、図４と同じ要素には同一の符号を付して重複説明は省略する。

以下、一の実施形態の固体撮像素子１１の作用効果を述べる。

ここで、比較例として、画素分離部ＩＳの上面側にダミーゲートＤＧが形成され、画素分離部ＩＳの下面側には拡散領域２１がない画素（図６）を考える。図６に示す比較例の場合には、画素分離部ＩＳを隔ててダミーゲートＤＧと基板ＳＵＢとの間に寄生容量が形成されることがある。特に、画素分離部ＩＳがＬＯＣＯＳ法で形成される場合、画素分離部ＩＳのバーズビークの部分（２６）に寄生容量が生じやすい。

ところで、固体撮像素子において、蓄積した電荷を電圧に変換するときの増幅トランジスタＡＭＰによる変換利得は、フローティングディフュージョン部ＦＤの容量が小さいほど大きくなる。上述の変換利得が低下すると、固体撮像素子の撮像感度も低下することとなる。

フローティングディフュージョン部ＦＤの容量は、拡散領域（２１、２２）のサイズや不純物濃度で決まる容量と、配線容量と、各種の寄生容量を含む。そのため、図６に示す比較例によると、画素分離部ＩＳの部分に形成される寄生容量の分、増幅トランジスタＡＭＰによる変換利得も低下する。例えば、画素のサイズが小さい固体撮像素子では拡散領域のサイズも小さくなるため、比較例の構成で生じうる寄生容量が変換利得に対して与える影響も大きくなる。

一方、一の実施形態の固体撮像素子１１では、図４に示すように、上面側にダミーゲートＤＧが形成されている画素分離部ＩＳの下面側に、拡散領域２１が形成されており、ダミーゲートＤＧと拡散領域２１とが画素分離部ＩＳを挟み込むように形成されている。そのため、一の実施形態の構成では、画素分離部ＩＳの部分に形成される寄生容量は拡散領域２１によって取り除かれる。よって、画素にダミーゲートを有する固体撮像素子において、図６に示す比較例と比べて、増幅トランジスタＡＭＰによる変換利得を向上させることができる。

また、図７は、図３のＡ−Ａ’断面の別の例を示す図である。図７の構成例において、図４の構成例と同じ要素には同一の符号を付して重複説明は省略する。また、図７の構成例に対応するＢ−Ｂ’断面の構成例については、図４と図５の関係と同様であるので図示および詳細な説明は省略する。

図７の構成例では、画素分離部ＩＳの下側全域に、反転層の形成を防止するシールド層としてのｐ型の不純物領域２７が形成されている。そして、図７の構成例では、ｐ型の不純物領域２７の下側に拡散領域２１が形成されている。

図７の構成例では、図４の構成例と同様に、画素分離部ＩＳの部分に形成される寄生容量は拡散領域２１によって取り除かれる。よって、画素にダミーゲートを有する固体撮像素子において、図６に示す比較例と比べて、増幅トランジスタＡＭＰによる変換利得を向上させることができる。また、図７の構成例では、画素分離部ＩＳの下側のうち、拡散領域２１で覆われていない部分がシールド層（２７）で覆われているので、隣り合う画素との間にチャネルが形成されにくくなる。

また、図８は、図３のＡ−Ａ’断面のさらに別の例を示す図である。図８の構成例において、図４の構成例と同じ要素には同一の符号を付して重複説明は省略する。また、図８の構成例に対応するＢ−Ｂ’断面の構成例については、図４と図５の関係と同様であるので図示および詳細な説明は省略する。

図８は、画素分離部ＩＳの下面側のうち、ダミーゲートＤＧと対向する領域よりも広い範囲まで拡散領域２１を形成した例である。図８の構成例においても、図４の構成例と同様に、画素分離部ＩＳの部分に形成される寄生容量は拡散領域２１によって取り除かれる。よって、画素にダミーゲートを有する固体撮像素子において、図６に示す比較例と比べて増幅トランジスタＡＭＰによる変換利得を向上させることができる。

＜撮像装置の構成例の説明＞
図９は、撮像装置の一例である電子カメラの構成例を示す図である。

電子カメラ３１は、撮像光学系３２と、上述した一の実施形態の固体撮像素子１１と、画像処理部３３と、モニタ３４と、記録Ｉ／Ｆ３５と、制御部３６と、操作部３７とを有している。ここで、固体撮像素子１１、画像処理部３３、操作部３７はそれぞれ制御部３６と接続されている。

撮像光学系３２は、例えばズームレンズやフォーカスレンズを含む複数のレンズで構成されている。なお、簡単のため、図９では撮像光学系３２を１枚のレンズで図示する。

固体撮像素子１１は、撮像光学系３２を通過した光束による被写体の結像を撮像する。固体撮像素子１１の出力は画像処理部３３に接続されている。

電子カメラ３１の撮影モードにおいて、固体撮像素子１１は、操作部３７の入力に応じて、不揮発性の記憶媒体（３８）への記録を伴う記録用静止画像や動画像を撮影する。また、固体撮像素子１１は、記録用静止画像の撮影待機時にも所定間隔ごとに観測用の画像（スルー画像）を連続的に撮影する。時系列に取得されたスルー画像のデータ（あるいは上記の動画像のデータ）は、モニタ３４での動画表示や制御部３６による各種の演算処理に使用される。なお、動画撮影時に、電子カメラ３１はスルー画像を記録するようにしてもよい。

画像処理部３３は、固体撮像素子１１から入力される画像信号に対して画像処理（例えば、色補間処理、階調変換処理、輪郭強調処理、ホワイトバランス調整など）を行う。なお、画像処理部３３には、モニタ３４および記録Ｉ／Ｆ３５が接続される。

モニタ３４は、各種の画像を表示する表示デバイスである。例えば、モニタ３４は、制御部３６の制御により、撮影モード下でのスルー画像の動画表示（ビューファインダ表示）を行う。

記録Ｉ／Ｆ３５は、不揮発性の記憶媒体３８を接続するためのコネクタを有している。そして、記録Ｉ／Ｆ３５は、コネクタに接続された記憶媒体３８に対してデータの書き込み／読み込みを実行する。記憶媒体３８は、例えば、ハードディスクや半導体メモリを内蔵したメモリカードなどである。

制御部３６は、電子カメラ３１の動作を統括的に制御するプロセッサである。操作部３７は、記録用静止画像の取得指示（例えばレリーズ釦の全押し操作）をユーザから受け付ける。

図８に示す電子カメラは、上述した一の実施形態の固体撮像素子１１を用いるので、画素にダミーゲートを有していても、増幅トランジスタＡＭＰによる変換利得を向上させることができ、良好な撮像感度を得ることができる。

＜実施形態の補足事項＞
（１）一の実施形態では、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬを４画素で共有する１．７５Ｔｒ構成の固体撮像素子での例を説明した。しかし、本発明の固体撮像素子は、一の実施形態の構成に限定されない。すなわち、画素にダミーゲートを有する固体撮像素子であれば、例えば、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬを各画素に有する固体撮像素子にも本発明の構成を適用できる。また、画素にダミーゲートを有する固体撮像素子であれば、例えば、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬを２画素で共有する２．５Ｔｒ構成の固体撮像素子にも本発明の構成を適用できる。

（２）一の実施形態では、リセットトランジスタＲＳＴのダミーゲートに本発明の構成を適用する例を説明した。しかし、本発明の構成は、リセットトランジスタＲＳＴのダミーゲートに限定されるものではなく、画素内に配置される種々のダミーゲートに適用することが可能である。

（３）一の実施形態では、画素分離部ＩＳがＬＯＣＯＳ法で形成される例を説明した。しかし、本発明の画素分離部は、一の実施形態の構成に限定されず、例えばＳＴＩ（shallow trench isolation）法で形成されるものであってもよい。

（４）一の実施形態の固体撮像素子１１の説明で示した半導体の導電型はあくまで一例にすぎず、適宜変更することができる。

（５）図８に示した実施形態では、撮像装置の一例としてレンズ一体型の電子カメラの構成例を説明した。しかし、例えば、カメラボディに交換レンズを装着するレンズ交換型の電子カメラにも本発明を適用できる。また、本発明の撮像装置は、例えば、カメラモジュールを有する電子機器（例えば、スマートフォン、携帯電話、タブレット型コンピュータなど）に実装されるものであってもよい。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲が、その精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１１…固体撮像素子、１２…画素部、２１，２２…拡散領域、２４…半導体領域、２７…不純物領域、３１…電子カメラ、ＰＸ…画素、ＰＤ…フォトダイオード、ＦＤ…フローティングディフュージョン部、ＴＸ…転送トランジスタ、ＤＧ…ダミーゲート、ＩＳ…画素分離部

Claims (5)

1. 受光量に応じた量の電荷を蓄積する電荷蓄積領域と、
   前記電荷蓄積領域で蓄積された電荷を検出する電荷検出部と、
   前記電荷蓄積領域に蓄積された電荷を前記電荷検出部に転送するための転送電極と、
   隣り合う画素間を分離する画素分離部と、
   前記画素分離部の上面側に配置され、電気的に切り離された浮遊電極と、を備え、
   前記画素分離部の下面側のうち、前記浮遊電極と対向する領域の少なくとも一部に前記電荷検出部の拡散領域が形成されていることを特徴とする固体撮像素子。
2. 請求項１に記載の固体撮像素子において、
   前記浮遊電極は、前記電荷検出部を隔てて前記転送電極と対向して配置されることを特徴とする固体撮像素子。
3. 請求項１または請求項２に記載の固体撮像素子において、
   前記電荷検出部の拡散領域は、第１導電型であって、
   前記画素分離部の下面側に、前記第１導電型と異なる第２導電型の不純物領域が形成されていることを特徴とする固体撮像素子。
4. 請求項１から請求項３のいずれか１項に記載の固体撮像素子において、
   前記画素分離部は、ＬＯＣＯＳ（Local oxidation of silicon）法で形成され、
   前記電荷検出部の拡散領域は、前記画素分離部のバーズビークの部分を含むように形成されていることを特徴とする固体撮像素子。
5. 請求項１から請求項４のいずれか１項に記載の固体撮像素子を備えることを特徴とする撮像装置。

Images