JP2015010247A - 半導体装置の製造方法、基板処理装置及び基板処理プログラム - Google Patents
半導体装置の製造方法、基板処理装置及び基板処理プログラム Download PDFInfo
- Publication number
- JP2015010247A JP2015010247A JP2013134937A JP2013134937A JP2015010247A JP 2015010247 A JP2015010247 A JP 2015010247A JP 2013134937 A JP2013134937 A JP 2013134937A JP 2013134937 A JP2013134937 A JP 2013134937A JP 2015010247 A JP2015010247 A JP 2015010247A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reaction chamber
- gas supply
- reactive gas
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】短時間において高品質な薄膜が成膜可能な半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】半導体装置の製造方法及び基板処理装置１０では、反応室３０の内部に原料ガス供給系５２から原料ガスが供給され、反応性ガス供給系５４から反応性ガスが供給される。これにより、反応室３０の内部に搬入された被処理基板としてのウェーハ１００は成膜される。反応性ガス供給系５４では、成膜後に、腐食抑制ガス封入系５８から反応性ガス供給系５４の腐食を抑制する腐食抑制ガスが封入される。また、成膜前には、反応性ガス供給系５４に封入された腐食抑制ガスが腐食抑制ガス排気系６４により排気される。
【選択図】図３
【解決手段】半導体装置の製造方法及び基板処理装置１０では、反応室３０の内部に原料ガス供給系５２から原料ガスが供給され、反応性ガス供給系５４から反応性ガスが供給される。これにより、反応室３０の内部に搬入された被処理基板としてのウェーハ１００は成膜される。反応性ガス供給系５４では、成膜後に、腐食抑制ガス封入系５８から反応性ガス供給系５４の腐食を抑制する腐食抑制ガスが封入される。また、成膜前には、反応性ガス供給系５４に封入された腐食抑制ガスが腐食抑制ガス排気系６４により排気される。
【選択図】図３
Description
本発明は、半導体装置の製造方法、基板処理装置及び基板処理プログラムに関する。特に、本発明は、金属化合物を含む薄膜を成膜する半導体装置の製造方法、上記薄膜の成膜に好適な基板処理装置及びこの基板処理装置の動作をコンピュータに実行させる基板処理プログラムに関する。
下記特許文献１に開示される半導体装置では、窒化チタン（TiN）膜が素子の電極、素子間を接続する配線等に使用されている。TiN膜は、成膜装置において、反応室内で原料ガスと反応性ガスとを化学反応させることにより基板上に成膜される。一般的に、原料ガスとして四塩化チタン（TiCl4）が使用され、反応性ガスとしてアンモニア（NH3）が使用されている。
上記成膜装置では、反応室へNH3を供給する反応性ガス供給路にマスフローコントローラが設けられている。このマスフローコントローラにより、成膜に必要なNH3の流量が調整される。成膜開始直前まで、マスフローコントローラでは、プリフローとしてNH3が流されている。このプリフローにより、成膜開始直後の初期段階において、マスフローコントローラにおけるNH3の流量の制御性が向上され、高品質な成膜が可能となる。しかしながら、反応性ガスのプリフローを実施することなく、短時間で高品質な薄膜を成膜するには、改善の余地があった。
従って、本発明の主な目的は、短時間で高品質な成膜を可能とする半導体装置の製造方法、基板処理装置及び基板処理プログラムを提供することである。
上記課題を解決するため、本発明の第１実施態様に係る半導体装置の製造方法は、無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に封入された状態で、反応性ガス供給系の腐食性が反応性ガスよりも低い腐食抑制ガスを排気する工程と、反応室内に金属化合物を含む原料ガスを供給し、腐食抑制ガスが排気された反応性ガス供給系を通して反応性ガスを供給し、反応室内に搬入された被処理基板上に成膜する工程と、を備えている。
また、本発明の第２実施態様に係る基板処理装置は、被処理基板の内部への搬入及び内部からの搬出が可能な反応室と、無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを反応室へ供給する原料ガス供給系と、金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系と、反応性ガス供給系に反応性ガス供給系の腐食性が反応性ガスよりも低い腐食抑制ガスを封入する腐食抑制ガス封入系と、反応性ガス供給系に封入された腐食抑制ガスを排気する腐食抑制ガス排気系と、反応性ガス供給系に封入された腐食抑制ガスを腐食抑制ガス排気系へ排気し、反応室内に原料ガスを供給し、腐食抑制ガスが排気された反応性ガス供給系を通して反応性ガスを供給し、反応室の内部に搬入された被処理基板上に成膜する制御を実行する制御部と、を備えている。
更に、本発明の第３実施態様に係る基板処理プログラムは、腐食抑制ガス排気系と、反応室と、原料ガス供給系と、反応性ガス供給系とを備えた基板処理装置として動作するコンピュータに実行させるものであって、コンピュータに、腐食抑制ガス排気系が、反応性ガス供給系に封入された腐食抑制ガスを排気するステップと、原料ガス供給系が、無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを反応室へ供給するステップと、反応性ガス供給系が、腐食抑制ガスを排気した後に、金属化合物に対して反応性を有する反応性ガスを反応室へ供給し、反応室の内部に搬入された被処理基板上に成膜するステップと、を備える処理を実行させている。
本発明は、短時間において高品質な薄膜を成膜することができる半導体装置の製造方法、基板処理装置及び基板処理プログラムを提供することができるという優れた効果を有する。
本発明者等は、特にTiN膜の成膜装置及び成膜方法において、反応性ガスとしてのNH3を反応室へ供給する直前の反応性ガス供給系並びにこの系に配設されたマスフローコントローラのコンディショニングについて、鋭意研究した。この結果、本発明者等は、以下の知見から本発明に至った。
まず、成膜終了後から次の成膜開始前までの成膜処理以外の期間において、反応性ガス供給系並びにマスフローコントローラは内部に残留する残留NH3により腐食されやすい。そこで、NH3に比べて反応性が低いガス、具体的には窒素ガス（N2）を反応性ガス供給系並びにマスフローコントローラに封入することにより、腐食が効果的に抑制又は防止された。ところが、反応性ガス供給系並びにマスフローコントローラにN2が封入されているので、成膜開始直後にオーバーシュートが発生し、NH3流量の制御性が格段に低下する。このため、高品質な成膜が実現されない。
そこで、成膜開始直前から反応性ガス供給系並びにマスフローコントローラにNH3プリフローを実施し、封入されたN2の排気が試みられた。これにより、成膜開始直後からNH3流量の制御性が格段に向上され、高品質な成膜が可能となった。ところが、成膜開始直後からNH3流量の制御性が安定するまでに、数分以上のNH3プリフローが必要とされた。
このような事実から、成膜開始前に反応性ガス供給系並びにマスフローコントローラに封入されたN2を成膜開始直前に強制的に短時間で減圧排気又は真空排気することが試みられた。この結果、成膜開始直後からNH3流量の制御性が格段に向上され、高品質な成膜が可能となった。しかも、NH3プリフローが必要とされないため、材料の消耗が従来よりも低く抑えられた。以下、本発明の好適な実施の形態について説明する。
（第１実施の形態）
図１〜図１８を用いて、本発明の第１実施の形態を説明する。第１実施の形態は、主にTiN膜を成膜する基板処理装置、基板処理方法、制御方法、基板処理プログラム、ガス供給方法、半導体装置、半導体装置の製造方法等を説明するものである。
図１〜図１８を用いて、本発明の第１実施の形態を説明する。第１実施の形態は、主にTiN膜を成膜する基板処理装置、基板処理方法、制御方法、基板処理プログラム、ガス供給方法、半導体装置、半導体装置の製造方法等を説明するものである。
［基板処理装置の構成］
図１〜図３に示される第１実施の形態に係る基板処理装置１０は、半導体装置の製造に使用されるTiN膜等の薄膜を成膜する成膜装置の一例として構成されている。本実施の形態では、被処理基板としてのウェーハ１００の主面（図７において符号１００Ａ）に対して、垂直方向へ複数枚のウェーハ１００を配置した状態で成膜が可能とされる縦型の基板処理装置１０が使用される。なお、本実施の形態に係る基板処理装置１０は、縦型に限られるものではなく、横型又は枚葉型であってもよい。
図１〜図３に示される第１実施の形態に係る基板処理装置１０は、半導体装置の製造に使用されるTiN膜等の薄膜を成膜する成膜装置の一例として構成されている。本実施の形態では、被処理基板としてのウェーハ１００の主面（図７において符号１００Ａ）に対して、垂直方向へ複数枚のウェーハ１００を配置した状態で成膜が可能とされる縦型の基板処理装置１０が使用される。なお、本実施の形態に係る基板処理装置１０は、縦型に限られるものではなく、横型又は枚葉型であってもよい。
図１に示されるように、基板処理装置１０は全体の輪郭を決定する概ね中空直方体形状の筐体１２を備えている。この筐体１２の内部前方側にはカセットステージ１４が設けられている。カセットステージ１４は、図示を省略した搬送装置により、成膜処理前の複数枚のウェーハ１００を収納したカセット１０２が搬入されると共に、成膜処理後の複数枚のウェーハ１００が収納されたカセット１０２が搬出される構成とされている。
ウェーハ出入開口が上方を向いた状態で、かつウェーハ１００が立てて水平方向に複数枚並べられた状態において、カセット１０２がカセットステージ１４上に搬入される。このように搬入されたカセット１０２は、上記搬送装置により、ウェーハ出入開口を筐体１２の内部後方側かつ反応室（処理炉）３０側に向けて回転しながら搬送される。これにより、カセット１０２に収納されたウェーハ１００の主面は水平状態になり、複数枚のウェーハ１００は垂直方向に互いに離間されて積上げられた状態になる。カセットステージ１４上へカセット１０２が搬出される場合には、搬入の場合と逆の搬送形態により、カセット１０２の姿勢が元通りにされる。
筐体１２の内部において、カセットステージ１４と反応室３０との間の前後方向の中間位置にはカセット棚１６が配置されている。カセット棚１６は複数段かつ複数列に区分けされており、このカセット棚１６には複数個のカセット１０２が保管可能とされている。カセット棚１６と反応室３０との間にはウェーハ移載装置１８が配設されている。ウェーハ移載装置１８は、ウェーハ１００を水平方向において回転搬送及び直線搬送が可能とされるウェーハ移載部１８Ａと、ウェーハ移載部１８Ａを上下方向へ昇降可能とするウェーハエレベータ１８Ｂとを備えている。ウェーハ移載部１８Ａにはウェーハ１００をピックアップするツイーザ１８Ｃが設けられている。また、カセット棚１６には移送対象となるカセット１０２が載置された移載棚１６Ａが設置されている。移載棚１６Ａに載置されたカセット１０２に収納されるウェーハ１００が、ウェーハ移載装置１８により、ボート３２へ装填（チャージング）可能とされている。逆に、ボート３２に装填されたウェーハ１００はウェーハ移載装置１８により脱装（ディスチャージング）可能とされている。このウェーハ１００はウェーハ移載装置１８により移載棚１６Ａに載置されたカセット１０２に収納される。カセット棚１６の上方であってカセットステージ１４の上方には予備カセット棚１６Ｂが設けられている。予備カセット棚１６Ｂには予備的にカセット１０２が保管されている。
カセットステージ１４とカセット棚１６との間にはカセット搬送装置２０が配設されている。カセット搬送装置２０は、カセットエレベータ２０Ａと、カセット搬送部２０Ｂとを備えている。カセットエレベータ２０Ａでは、カセット１０２を保持したまま上下方向への昇降が可能とされている。カセット搬送部２０Ｂでは、カセットエレベータ２０Ａとの連動により、カセットステージ１４と、カセット棚１６と、予備カセット棚１６Ｂとの三方の間でカセット１０２が搬送可能とされている。
筐体１２の後方上部には有天無底の円筒状の反応室３０が配設されている。反応室３０は、その内部に装填されたウェーハ１００の主面上に熱処理を伴い、原料ガスと反応性ガスとを化学反応させて薄膜を成膜する構成とされている。また、反応室３０の下端側には、円板状の反応室シャッタ３４が反応室３０の底部の開口を開閉可能に設けられている。
反応室３０の下部には、この反応室３０に対して、上下方向へボート３２を昇降可能とするボートエレベータ３６が設けられている。ボートエレベータ３６の昇降台にはアーム３８が連結されている。このアーム３８には、金属製例えばステンレス製の円板状のシールキャップ４０が水平に据付けられている。シールキャップ４０は、ボート３２を垂直方向に支持すると共に、反応室３０の下端部を閉塞可能な構成とされている。ボート３２は、シールキャップ４０上に設けられた円筒状のボード支持台３２Ａと、ボード支持台３２Ａ上に設けられた円板状の底板３２Ｂと、底板３２Ｂの上方にこの底板３２Ｂに対向して設けられた円板状の天板３２Ｃと、底板３２Ｂと天板３２Ｃとの間に設けられた保持部材３２Ｄとを備えている。保持部材３２Ｄは、上下方向を長手方向として延伸された棒状部材により形成されており、底板３２Ｂ及び天板３２Ｃの周縁に沿って所定間隔で複数本設けられている。保持部材３２Ｄは、ウェーハ１００の周縁を複数箇所で支持し、ウェーハ１００の主面の中心を揃え、複数枚のウェーハ１００を垂直方向にボート３２で保持する構成とされている。本実施の形態では、例えば50枚〜150枚程度のウェーハ１００が一度の成膜処理でボート３２により保持可能とされている。
カセット棚１６の上方にはクリーンユニット４２が配設されている。クリーンユニット４２は、図示を省略したエア供給ファン及び防塵フィルタを備えており、清浄化された空気を筐体１２の内部に供給する構成とされている。また、筐体１２の左側であって、反応室３０、ボート３２及びウェーハ移載装置１８の近傍にはクリーンユニット４４が配設されている。クリーンユニット４４は、図示を省略したエア供給ファン、エア排気ファン及び防塵フィルタを備えており、清浄化された空気を反応室３０の周囲等に循環させた後に筐体１２の外部に排気する構成とされている。
ここで、製造目的とされる半導体装置により使用可能な基板材料が異なるが、本実施の形態では、ウェーハ１００に半導体基板としてのシリコン基板が使用されている。なお、本実施の形態では、シリコン基板に限定されるものではなく、製造目的とされる半導体装置に応じて、化合物半導体基板、ガラス基板、樹脂基板等がウェーハ１００として使用可能とされている。
［基板処理装置の主要な動作］
図１に示される基板処理装置１０の主要な動作は以下の通りである。まず、基板処理装置１０では、カセットステージ１４上に、図示を省略した搬送装置により、成膜処理前のウェーハ１００を収納したカセット１０２が搬入される。搬入されたカセット１０２は、カセット搬送装置２０により、カセット棚１６又は予備カセット棚１６Ｂの指定された棚位置へ自動的に搬送され、指定された棚位置で一時的に保管される。
図１に示される基板処理装置１０の主要な動作は以下の通りである。まず、基板処理装置１０では、カセットステージ１４上に、図示を省略した搬送装置により、成膜処理前のウェーハ１００を収納したカセット１０２が搬入される。搬入されたカセット１０２は、カセット搬送装置２０により、カセット棚１６又は予備カセット棚１６Ｂの指定された棚位置へ自動的に搬送され、指定された棚位置で一時的に保管される。
成膜処理が開始されると、カセット棚１６又は予備カセット棚１６Ｂに一時的に保管されたカセット１０２が、カセット搬送装置２０により移載棚１６Ａに移載される。移載棚１６Ａにおいて、カセット１０２に収納されたウェーハ１００は、ウェーハ移載装置１８のツイーザ１８Ｃにより、カセット１０２のウェーハ出入開口を通してピックアップされ、ボート３２に装填される。ウェーハ１００のボート３２への装填は繰返し実施され、ボート３２には複数枚のウェーハ１００が装填される。
予め設定された枚数のウェーハ１００の装填が完了すると、反応室３０の下端部を閉じていた反応室シャッタ３４が開き、反応室３０の下端が開放される。この後、ウェーハ１００を装填したボート３２がボートエレベータ３６により上昇されて反応室３０の内部に搬入され、そして反応室３０の下端がシールキャップ４０により閉塞される。
反応室３０の内部に搬入されたウェーハ１００には成膜処理が行われる。成膜処理が完了した後のウェーハ１００は、前述の搬入とは逆の手順により、カセット１０２に収納され、このカセット１０２はカセットステージ１４から搬出される。
［反応室の構成］
基板処理装置１０において、反応室３０は、図２（Ａ）及び図２（Ｂ）に示されるように、有天無底の円筒状の外部反応管（アウターチューブ）３０Ａ及びその内部に配設された有天無底の円筒状の内部反応管（インナーチューブ）３０Ｂを備えた二重管構造により構成されている。内部反応管３０Ｂの内部にはボート３２を介してウェーハ１００が搬入される構成とされており、この内部においてウェーハ１００に成膜処理が行われる。外部反応管３０Ａ、内部反応管３０Ｂはいずれも例えば石英ガラスにより製作されている。
基板処理装置１０において、反応室３０は、図２（Ａ）及び図２（Ｂ）に示されるように、有天無底の円筒状の外部反応管（アウターチューブ）３０Ａ及びその内部に配設された有天無底の円筒状の内部反応管（インナーチューブ）３０Ｂを備えた二重管構造により構成されている。内部反応管３０Ｂの内部にはボート３２を介してウェーハ１００が搬入される構成とされており、この内部においてウェーハ１００に成膜処理が行われる。外部反応管３０Ａ、内部反応管３０Ｂはいずれも例えば石英ガラスにより製作されている。
内部反応管３０Ｂの下部にはマニホールド部３０Ｅが設けられている。このマニホールド部３０Ｅは、図３に示される原料ガス供給系５２の原料ガス供給管５２Ｂ及び反応性ガス供給系５４の反応性ガス供給管５４Ｂと内部反応管３０Ｂとを接続する構成とされている。これにより、内部反応管３０Ｂには、成膜処理に必要とされる原料ガス及び反応性ガスが供給可能とされている。また、外部反応管３０Ａの下部には排気口３０Ｆが設けられている。
反応室３０の外部反応管３０Ａの外周囲には、有天無底の円筒状で構成された加熱装置としてのヒータ４６が配設されている。ヒータ４６は、円筒状の断熱部材と、この断熱部材に設けられた複数本のヒータ素線とを備えており、ヒータ素線への通電により成膜処理に必要とされる熱を反応室３０へ与える構成とされている。
また、反応室３０の下部には回転機構３０Ｈが配設されている。回転機構３０Ｈは、垂直方向を回転軸方向としており、反応室３０の内部においてボート３２を回転可能な構成とされている。この回転機構３０Ｈは、ボート３２を回転させてこのボート３２に保持されたウェーハ１００を回転させる。これにより、成膜処理の均一性が向上される。更に、反応室３０の内部には、内部温度を測定する温度センサ３０Ｇが設けられている。
［ガス供給システムの構成］
図３に示されるように、基板処理装置１０では、反応室３０に、ガス供給システムとしての原料ガス供給系５２、反応性ガス供給系５４及び不活性ガス供給系（キャリアガス供給系）５６が接続されている。また、基板処理装置１０では、反応室３０に、排気システムとしての反応室排気系６０が接続されており、ガス供給系にガス供給排気例６２が接続されている。
図３に示されるように、基板処理装置１０では、反応室３０に、ガス供給システムとしての原料ガス供給系５２、反応性ガス供給系５４及び不活性ガス供給系（キャリアガス供給系）５６が接続されている。また、基板処理装置１０では、反応室３０に、排気システムとしての反応室排気系６０が接続されており、ガス供給系にガス供給排気例６２が接続されている。
本実施の形態に係る基板処理装置１０は被処理基板としてのウェーハ１００にTiを含むTiN膜を成膜する構成とされているので、成膜には無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスが使用されている。ここでは、原料ガスとして例えばTiCl4が使用されている。原料ガス供給系５２は、上記原料ガスの供給の発生源としての原料ガス発生源５２Ａと、原料ガス発生源５２Ａから反応室３０へ原料ガスを供給する原料ガス供給管５２Ｂと、原料ガス供給管５２Ｂに設けられ原料ガスの供給停止を行う開閉バルブ５２Ｃ及び開閉バルブ５２Ｄとを備えている。開閉バルブ５２Ｃは原料ガス供給管５２Ｂの上流側（原料ガス発生源５２Ａ側）に設けられ、開閉バルブ５２Ｄは原料ガス供給管５２Ｂの下流側（反応室３０側）に設けられている。更に、原料ガス供給系５２は後述する不活性ガス発生源５６Ａ、不活性ガス供給管５６Ｂ、マスフローコントローラ５６Ｍ、開閉バルブ５６Ｄ及び開閉バルブ５６Ｅを備えている。これらの構成要素は、不活性ガス供給系５６の一部を構成要素として兼用したものであり、原料ガス発生源５２Ａから原料ガスを発生させる構成とされている。
反応性ガスには、例えば上記金属化合物に対して反応性を有するNH3が使用されている。反応性ガス供給系５４は、上記反応性ガスの供給の発生源としての反応性ガス発生源５４Ａと、反応性ガス発生源５４Ａから反応室３０へ反応性ガスを供給する反応性ガス供給管５４Ｂと、反応性ガス供給管５４Ｂに設けられ反応性ガスの供給停止を行う開閉バルブ５４Ｃ〜５４Ｅと、反応性ガスの流量を制御する流量制御装置としてのマスフローコントローラ５４Ｍとを備えて構築されている。開閉バルブ５４Ｃは反応性ガス供給管５４Ｂの上流側（反応性ガス発生源５４Ａ側）に設けられ、開閉バルブ５４Ｅは反応性ガス供給管５４Ｂの下流側（反応室３０側）に設けられている。開閉バルブ５４Ｄは反応性ガス供給管５４Ｂの開閉バルブ５４Ｃと開閉バルブ５４Ｅとの間に設けられている。また、マスフローコントローラ５４Ｍは、反応性ガス供給管５４Ｂの開閉バルブ５４Ｃと開閉バルブ５４Ｄとの間に設けられている。
不活性ガスには、キャリアガス、希釈ガス等としての用途が必要とされ、ここではN2が使用されている。また、不活性ガスとしては、ヘリウム（He）、ネオン（Ne）、アルゴン（Ar）等が使用可能である。不活性ガス供給系５６は、上記不活性ガスの供給の発生源としての不活性ガス発生源５６Ａと、不活性ガス発生源５６Ａから原料ガス発生源５２Ａ、原料ガス供給管５２Ｂ、反応性ガス供給管５４Ｂ等に連結された不活性ガス供給管５６Ｂと、不活性ガス供給管５６Ｂに設けられ不活性ガスの供給停止を行う開閉バルブ５６Ｃ〜５６Ｌと、反応性ガスの流量を制御する流量制御装置としてのマスフローコントローラ５６Ｍ〜５６Ｌとを備えて構築されている。
開閉バルブ５６Ｃは不活性ガス供給管５６Ｂの上流側（不活性ガス発生源５６Ａ側）に設けられている。開閉バルブ５６Ｄ及び開閉バルブ５６Ｅは原料ガス発生源５２Ａへ分岐された不活性ガス供給管５６Ｂに設けられている。マスフローコントローラ５６Ｍは不活性ガス供給管５６Ｂの開閉バルブ５６Ｃ及び開閉バルブ５６Ｄとの間に設けられている。また、開閉バルブ５６Ｆは、不活性ガス供給管５６Ｂと原料ガス供給管５２Ｂとの間に設けられている。
また、開閉バルブ５６Ｇ、５６Ｈは、いずれも原料ガス供給管５２Ｂと接続された複数本の不活性ガス供給管５６Ｂのそれぞれの下流側に設けられている。一方の不活性ガス供給管５６Ｂには開閉バルブ５６Ｇよりも上流側にマスフローコントローラ５６Ｎが設けられ、又他方の不活性ガス供給管５６Ｂには開閉バルブ５６Ｈよりも上流側にマスフローコントローラ５６Ｏが設けられている。開閉バルブ５６Ｊは、反応性ガス供給管５４Ｂと接続された不活性ガス供給管５６Ｂの下流側に設けられている。この不活性ガス供給管５６Ｂには開閉バルブ５６Ｊよりも上流側にマスフローコントローラ５６Ｐが設けられている。開閉バルブ５６Ｋは反応性ガス供給管５４Ｂと接続された不活性ガス供給管５６Ｂの下流側に設けられ、開閉バルブ５６Ｌはこの不活性ガス供給管５６Ｂの更に下流側に設けられている。この不活性ガス供給管５６Ｂには開閉バルブ５６Ｋよりも上流側にマスフローコントローラ５６Ｑが設けられている。
［腐食抑制ガス封入系の構成］
ここで、ガス供給システムには、成膜処理後、次の成膜処理前までの間、反応性ガス供給系５４にこの反応性ガス供給系５４の腐食性が反応性ガスよりも低い腐食抑制ガスを封入する腐食抑制ガス封入系５８が設けられている。腐食抑制ガスは、反応性ガス供給系５４、特に反応性ガス供給管５４Ｂに設けられたマスフローコントローラ５４Ｍの反応性ガスによる腐食を防止する目的で封入される。この腐食抑制ガスとしては、N2、He、Ne、Ar等の不活性ガスが使用可能とされており、本実施の形態では不活性ガス発生源５６Ａから供給されるN2が兼用されている。
ここで、ガス供給システムには、成膜処理後、次の成膜処理前までの間、反応性ガス供給系５４にこの反応性ガス供給系５４の腐食性が反応性ガスよりも低い腐食抑制ガスを封入する腐食抑制ガス封入系５８が設けられている。腐食抑制ガスは、反応性ガス供給系５４、特に反応性ガス供給管５４Ｂに設けられたマスフローコントローラ５４Ｍの反応性ガスによる腐食を防止する目的で封入される。この腐食抑制ガスとしては、N2、He、Ne、Ar等の不活性ガスが使用可能とされており、本実施の形態では不活性ガス発生源５６Ａから供給されるN2が兼用されている。
腐食抑制ガス封入系５８は、腐食抑制ガス封入管５８Ｂと、この腐食抑制ガス封入管５８Ｂに設けられた開閉バルブ５８Ｃとを備えると共に、不活性ガス供給系５６の不活性ガス発生源５６Ａ、不活性ガス供給管５６Ｂ、それに設けられた開閉バルブ５６Ｃ、反応性ガス供給管５４Ｂ、それに設けられた開閉バルブ５４Ｃ及び開閉バルブ５４Ｄを兼用して構築されている。腐食抑制ガス封入管５８Ｂの一端は、不活性ガス供給管５６Ｂの開閉バルブ５６Ｃとマスフローコントローラ５６Ｍ〜５６Ｑとの間に接続されている。腐食抑制ガス封入管５８Ｂの他端は、反応性ガス供給管５４Ｂの開閉バルブ５４Ｃとマスフローコントローラ５４Ｍとの間に接続されている。つまり、腐食抑制ガス封入系５８は、マスフローコントローラ５４Ｍよりも上流側から反応性ガス供給管５４Ｂを通してマスフローコントローラ５４Ｍへ腐食抑制ガスを封入する構成とされている。なお、本実施の形態では、腐食抑制ガス封入系５８は、マスフローコントローラ５４Ｍと開閉バルブ５４Ｄとの間であって、マスフローコントローラ５４Ｍよりも下流側から反応性ガス供給管５４Ｂを通してマスフローコントローラ５４Ｍへ腐食抑制ガスを封入する構成としてもよい。
［排気システムの構成］
図３に示されるように、基板処理装置１０では、反応室３０に、排気システムとしての反応室排気系６０が接続されている。反応室排気系６０は、反応室３０の排気口３０Ｆに一端が接続された排気管６０Ｂと、排気管６０Ｂの他端に接続された真空排気装置としての真空装置６０Ａとを備えて構築されている。反応室排気系６０では、真空装置６０Ａにより反応室３０の内部の圧力調整（真空度調整）が可能とされている。このため、反応室排気系６０は、成膜処理に必要な反応室３０の圧力を調整可能な構成とされると共に、成膜処理に必要とされない雰囲気（例えば残留ガス）を排気可能な構成とされている。なお、真空装置６０Ａは排気管６０Ｃを通して図示を省略した廃ガス処理装置に接続され、この廃ガス処理装置では真空装置６０Ａから排気された残留ガス等が処分される。
図３に示されるように、基板処理装置１０では、反応室３０に、排気システムとしての反応室排気系６０が接続されている。反応室排気系６０は、反応室３０の排気口３０Ｆに一端が接続された排気管６０Ｂと、排気管６０Ｂの他端に接続された真空排気装置としての真空装置６０Ａとを備えて構築されている。反応室排気系６０では、真空装置６０Ａにより反応室３０の内部の圧力調整（真空度調整）が可能とされている。このため、反応室排気系６０は、成膜処理に必要な反応室３０の圧力を調整可能な構成とされると共に、成膜処理に必要とされない雰囲気（例えば残留ガス）を排気可能な構成とされている。なお、真空装置６０Ａは排気管６０Ｃを通して図示を省略した廃ガス処理装置に接続され、この廃ガス処理装置では真空装置６０Ａから排気された残留ガス等が処分される。
更に、反応室排気系６０は、圧力検出器としての圧力センサ６０Ｅと、圧力調整装置としてのAPC（Auto Pressure Controller）バルブ６０Ｄとを備えている。圧力センサ６０Ｅは、排気管６０Ｂの一端部に設けられており、反応室３０の内部圧力を検出する構成とされている。APCバルブ６０Ｄは排気管６０Ｂの他端部に設けられている。APCバルブ６０Ｄでは、圧力センサ６０Ｅの圧力の検出結果に基づいて開閉度が制御されると共に、開閉度が制御されることにより排気が調整される構成とされている。
また、排気システムには、原料ガス供給系５２から反応室３０を迂回して反応室排気系６０に接続されたガス供給排気系６２が設けられている。ガス供給排気系６２は、原料ガス供給管５２Ｂの開閉バルブ５２Ｄよりも上流側に一端が接続されると共に排気管６０ＢのAPCバルブ６０Ｄよりも上流側に他端が接続された排気管６２Ｂと、この排気管６２Ｂに設けられた開閉バルブ６２Ｃとを備えて構築されている。更に、ガス供給排気系６２では、反応室排気系６０のAPCバルブ６０Ｄ及び真空装置６０Ａが構成要素として兼用されている。
［腐食抑制ガス排気系の構成］
ここで、排気システムには、成膜処理後、次の成膜処理前までの間、反応性ガス供給系５４に封入された腐食抑制ガスを排気する腐食抑制ガス排気系６４が設けられている。腐食抑制ガス排気系６４は、反応性ガス供給管５４Ｂと、この反応性ガス供給管５４Ｂに設けられた開閉バルブ５４Ｄ、５４Ｅ、反応室３０及び反応室排気系６０を構成要素として兼用して構築されている。本実施の形態における腐食抑制ガス排気系６４は、成膜処理前に、マスフローコントローラ５４Ｍ等に封入された腐食抑制ガスを反応室排気系６０により強制的に排気する構成とされている。
ここで、排気システムには、成膜処理後、次の成膜処理前までの間、反応性ガス供給系５４に封入された腐食抑制ガスを排気する腐食抑制ガス排気系６４が設けられている。腐食抑制ガス排気系６４は、反応性ガス供給管５４Ｂと、この反応性ガス供給管５４Ｂに設けられた開閉バルブ５４Ｄ、５４Ｅ、反応室３０及び反応室排気系６０を構成要素として兼用して構築されている。本実施の形態における腐食抑制ガス排気系６４は、成膜処理前に、マスフローコントローラ５４Ｍ等に封入された腐食抑制ガスを反応室排気系６０により強制的に排気する構成とされている。
なお、本実施の形態では、腐食抑制ガス排気系６４が反応室３０を介して反応室排気系６０に接続される構成とされているが、本発明はこの構成に限定されるものではない。例えば、ガス供給排気系６２と同様に、腐食抑制ガス排気系６４は、反応性ガス供給管５４Ｂから反応室３０を迂回して直接反応室排気系６０に接続される構成としてもよい。
［制御システムの構成］
図１〜図３に示される基板処理装置１０は、図４に示される制御部（コントローラ）７０を備えている。この制御部７０は、中央演算処理ユニット（CPU：Central Processing Unit）７２と、読出し書込み可能な第１記憶装置７４及び第２記憶装置７６と、入出力（I/O）ポート７８とを少なくとも備えており、コンピュータとして構築されている。制御部７０のCPU７２等は内部バス８４を介して相互に接続されており、制御部７０の内部においてデータの送受信が可能とされている。内部バス８４には、制御部７０の外部に設けられた入出力装置８２が接続されており、又外部記憶装置８０が接続可能とされている。
図１〜図３に示される基板処理装置１０は、図４に示される制御部（コントローラ）７０を備えている。この制御部７０は、中央演算処理ユニット（CPU：Central Processing Unit）７２と、読出し書込み可能な第１記憶装置７４及び第２記憶装置７６と、入出力（I/O）ポート７８とを少なくとも備えており、コンピュータとして構築されている。制御部７０のCPU７２等は内部バス８４を介して相互に接続されており、制御部７０の内部においてデータの送受信が可能とされている。内部バス８４には、制御部７０の外部に設けられた入出力装置８２が接続されており、又外部記憶装置８０が接続可能とされている。
制御部７０の第２記憶装置７６としては、例えばフラッシュメモリ、ハードディスクドライブ（HDD）等が使用されている。第２記憶装置７６では、基板処理装置１０における成膜処理の動作をコンピュータに実行させる基板処理プログラム（制御プログラム）、後述する基板処理方法の手順や条件等のデータを含むプロセスレシピ等が読出し可能で格納されている。ここで、プロセスレシピとは、基板処理方法の各手順をコンピュータに実行させて、目的とする結果を得るために、基板処理プログラムと組合わされたプログラムである。本実施の形態の説明において、単に「プログラム」と記載された場合には、プロセスレシピのみ、基板処理プログラムのみ、プロセスレシピ及び基板処理プログラムの双方のいずれもが含まれる。
第１記憶装置７４としては、不揮発性メモリとしてのROM（Read Only Memory）、RAM（Random Access Memory）の少なくともいずれか１つが使用されている。ROMとしては、EEPROM（Electrically Erasable Programmable Read Only Memory）、フラッシュメモリ等が実用的に使用可能である。RAMとしては、DRAM（Dynamic Random Access Memory）、SRAM（Static Random Access Memory）等が実用的に使用可能である。第１記憶装置７４は、CPU７２により第２記憶装置７６から読出されたプログラムやデータ、入出力ポート７８を通して受信されたデータ等を一時的に格納する記憶エリア（ワークエリア）として使用されている。
入出力ポート７８は、外部バス８６を介して、基板処理装置１０、反応室３０、ガス供給系システム、排気システムの各機器に接続されている。詳細には、入出力ポート７８は、基板処理装置１０の回転機構３０Ｈ、ボートエレベータ３６等に接続されている。また、入出力ポート７８は、反応室３０のヒータ４６、温度センサ３０Ｇ等に接続されている。また、入出力ポート７８は、ガス供給システムのマスフローコントローラ５４Ｍ、５６Ｍ〜５６Ｑ、開閉バルブ５２Ｃ、５４Ｃ〜５４Ｅ、５６Ｃ〜５６Ｌ、５８Ｃ等に接続されている。更に、入出力ポート７８は、排気システムの真空装置６０Ａ、APCバルブ６０Ｄ、圧力センサ６０Ｅ等に接続されている。これらの入出力ポート７８に接続された各機器は制御部７０からの指令により動作が制御される構成とされている。
CPU７２は、入出力装置８２から入力される操作コマンド等に応じて、第２記憶装置７６から基板処理プログラムを読出して実行すると共に、第２記憶装置７６からプロセスレシピを読出して実行する構成とされている。具体的には、読出されたプロセスレシピに従い、基板処理装置１０及び反応室３０では、CPU７２は、温度センサ３０Ｇの温度検出動作、回転機構３０Ｈのボート３２の回転動作、ボートエレベータ３６のボート３２の昇降動作等を制御する構成とされている。また、ガス供給システムでは、CPU７２は、マスフローコントローラ５４Ｍ等の各種ガスの流量調整動作、開閉バルブ５２Ｃ等の開閉動作等を制御する構成とされている。更に、排気ガスシステムでは、CPU７２は、圧力センサ６０Ｅの圧力検出動作、APCバルブ６０Ｄの開閉動作、真空装置６０Ａの駆動動作並びに停止動作等を制御する構成とされている。
入出力装置８２は、スイッチ、入力キー、タッチパネル等の入力部と、表示パネル、プリンタ等の出力部とを備えている。この入出力装置８２から基板処理装置１０の操作が実行されると共に、基板処理装置１０の成膜処理の実施状況が確認可能とされている。
本実施の形態に係る基板処理装置１０では、前述の制御部７０が成膜処理の専用コンピュータとして構築され、第１記憶装置７４又は第２記憶装置７６に成膜処理に必要な専用プログラムが格納された構成とされている。本実施の形態では、このような場合に限定されるものではなく、制御部７０には汎用コンピュータが使用可能である。ここで、制御部７０では内部バス８４が設けられており、この内部バス８４は外部記憶装置８０に接続可能とされている。従って、制御部７０は、基板処理プログラム、プロセスレシピ等のプログラムを外部記憶装置８０から第２記憶装置７６へ格納し、この格納されたプログラムに従って成膜処理を実行する構成としてもよい。外部記憶装置８０としては、磁気テープ、フレキシブルディスク、ハードディスク等の磁気ディスク、CDROM（Compact Disc Read Only Memory）、DVD（Digital Video Disc）等の光ディスク、MO（Magneto Optic disc）等の光磁気ディスク、及びUSB（Universal Serial Bus）メモリ、メモリカード等の半導体メモリの少なくともいずれか１つが実用的に使用可能である。
また、本実施の形態に係る基板処理装置１０では、基板処理プログラム、プロセスレシピ等のプログラムの第２記憶装置７６への格納手法が外部記憶装置８０を使用する場合に限定されない。本実施の形態における入出力装置７８は、図示を省略した有線通信又は無線通信の機能を備えている。従って、インターネット、専用回線等の通信系に入出力装置７８が接続されることにより、外部記憶装置８０を通さずに、入出力装置７８から第２記憶装置７６に直接プログラムが格納可能である。なお、第１記憶装置７４、第２記憶装置７６、外部記憶装置８０は、いずれもコンピュータに実行させるプログラムを格納可能な記憶媒体である。
［第１基板処理方法］
前述の基板処理装置１０を用いてTiN膜を成膜する第１基板処理方法は、図５に示される以下の通りである。ここで、第１基板処理方法は、基板処理装置１０の制御部７０（コンピュータ）が第１記憶装置７４又は第２記憶装置７６に格納された成膜処理に必要なプログラムに従って実行する処理手順である。なお、第１基板処理方法の説明において、前述の図１〜図４に示される基板処理装置１０の各部の構成要素が適宜参酌される。また、図６に示されるガス供給及びガス排気のタイミングチャートが適宜参酌される。
前述の基板処理装置１０を用いてTiN膜を成膜する第１基板処理方法は、図５に示される以下の通りである。ここで、第１基板処理方法は、基板処理装置１０の制御部７０（コンピュータ）が第１記憶装置７４又は第２記憶装置７６に格納された成膜処理に必要なプログラムに従って実行する処理手順である。なお、第１基板処理方法の説明において、前述の図１〜図４に示される基板処理装置１０の各部の構成要素が適宜参酌される。また、図６に示されるガス供給及びガス排気のタイミングチャートが適宜参酌される。
まず、基板処理装置１０において、制御部７０からの指令に従って、図示を省略した加熱用電源からヒータ４６へ電力が供給され、ヒータ４６により反応室３０が加熱されて成膜処理に適正な温度の調整が開始される。成膜処理に適正な温度は、例えば300 ℃〜550 ℃の範囲内であって、好ましくは430 ℃である。
次に、カセット１０２に収納された複数枚のウェーハ１００がボート３２に装填される（Ｓ１０）。ウェーハ１００が装填されたボート３２は、ボートエレベータ３６により上昇されて反応室３０の内部に搬入される（Ｓ１１）。反応室３０の内部にボート３２が搬入されと、反応室３０の下端がシールキャップ４０により閉塞される。
次に、反応室３０の下部に配設された回転機構３０Ｈが駆動され、反応室３０の内部においてボート３２に回転が与えられる。引き続き、制御部７０からの指令に従い、反応室排気系６０において、APCバルブ６０Ｄが開かれ、真空装置６０Ａが駆動されて反応室３０の内部の真空引きが開始される。
ここで、図５及び図６に示されるように、前回の成膜処理後に、図３に示される反応性ガス供給系５４、特にマスフローコントローラ５４Ｍに封入された腐食防止ガスとしてのN2が腐食ガス排気系６４を通して排気される（Ｓ１２）。排気手順は、まずマスフローコントローラ５４Ｍよりも上流側となる反応性ガス供給系５４の開閉バルブ５４Ｃ及び腐食抑制ガス封入系５８の開閉バルブ５８Ｃを閉じた状態において、マスフローコントローラ５４Ｍよりも下流側となる反応性ガス供給管５４Ｂに設けられた開閉バルブ５４Ｄ及び開閉バルブ５４Ｅを開く。反応室３０の内部は反応室排気系６０を既に稼働して減圧状態とされているので、マスフローコントローラ５４Ｍ及び反応性ガス供給管５４Ｂの内部圧力よりも反応室３０の内部圧力が低い状態（減圧状態）にある。このため、マスフローコントローラ５４Ｍ及び反応性ガス供給管５４Ｂに封入されたN2は、反応室３０を通して反応室排気系６０により真空排気される。このとき、反応室３０の内部圧力は例えば10 Pa〜30 Pa程度、好ましくは20 Paに調整されている。
引き続き、ヒータ４６により反応室３０が加熱され、反応室排気系６０により反応室３０の内部が真空引きされる。反応室３０の内部が成膜処理に適正な温度に到達し、かつ適正な圧力に到達すると（Ｓ１３）、成膜処理が開始される（Ｓ１４）。本実施の形態に係る第１基板処理方法は、少なくとも２種類の原料となる原料ガス（ここでは一方は反応性ガス）を１種類ずつ交互に被処理基板上に供給し、表面反応を利用して成膜を行う。原料ガスを供給するサイクル数の増減により膜厚の増減が制御される。例えば、成膜速度が１オングストローム／サイクルである場合、２０オングストロームの膜厚を有する薄膜を成膜する場合には、２０サイクルの原料ガスの供給が必要とされる。
成膜処理においては、原料ガス供給系５２により反応室３０の内部に原料ガスとしてのTiCl4が供給される（Ｓ１４１）。図３に示されるように、不活性ガス供給系５６の不活性ガス発生源５６Ａから不活性ガス供給管５６Ｂ、開閉バルブ５６Ｃ、マスフローコントローラ５６Ｍ、開閉バルブ５６Ｄ及び開閉バルブ５６Ｅを通して不活性ガスとしてのN2が原料ガス供給系５２の原料ガス発生源５２Ａに供給される。原料ガス発生源５２Ａに充填されたTiCl4は常温で液体である。原料ガス発生源５２ＡにN2が供給され、原料ガス発生源５２Ａの内部圧力が調整されることにより、原料ガス発生源５２Ａから原料ガス供給管５２Ｂに気化されたTiCl4が供給される。このTiCl4は、開閉バルブ５２Ｃ及び開閉バルブ５２Ｄが開かれることにより、反応室３０の内部に供給される。一方、反応室３０の内部に供給される直前まで開閉バルブ５２Ｄは閉じられており、原料ガス発生源５２Ａから原料ガス供給管５２Ｂを通して供給されるTiCl4はガス供給排気系（ベントライン）６２に流される。
原料ガス供給管５４Ｂには、不活性ガス発生源５６Ａからマスフローコントローラ５６Ｍ、５６Ｎ、５６Ｏの各々で流量調整されたキャリアガスとしてのN2が供給され、TiCl4はN2と混合されて反応室３０に供給されつつ反応室排気系６０により排気される。反応室排気系６０では、APCバルブ６０Ｄが適正に調整され、反応室３０の内部圧力が例えば20 Pa〜50 Paの範囲、好ましくは30 Paに維持される。反応室３０の内部に供給されるTiCl4の供給量は1.0 g/min〜2.0 g/minである。TiCl4にウェーハ１００が晒される時間は3 秒〜10 秒の範囲である。
このとき、反応室３０の内部に供給されているガスはTiCl4とN2のみであり、反応室３０の内部には反応性ガスとしてのNH3は存在しない。従って、TiCl4の気相反応が生じないので、被処理基板としてのウェーハ１００の表面や下地膜に表面反応による原料（TiCl4）の吸着層又はTi層（以下、これらを総称して「Ti含有層」と記載する場合がある）が成膜される。TiCl4の吸着層とは、原料分子の連続的な吸着層の他、不連続な吸着層が含まれる。Ti層とは、Tiにより構成される連続的な層の他、これらが重なるTi薄膜が含まれる。なお、Tiにより構成される連続的な層をTi薄膜という場合がある。
Ti含有層又はTi層が形成された後、反応室３０の内部の残留TiCl4が除去される（Ｓ１４２）。原料ガス供給管５２Ｂの開閉バルブ５２Ｄが閉められ、反応室３０へのTiCl4の供給が停止され、ガス供給排気系６２の開閉バルブ６２Ｃが開かれる。これにより、反応室３０への供給が停止されたTiCl4はガス供給排気系６２に流れる。このとき、反応室排気系６０のAPCバルブ６０Ｄは開いたままの状態に維持され、例えば20 Pa以下になるまで反応室３０の内部が真空装置６０Ａにより真空排気される。これにより、残留TiCl4が反応室３０の内部から除去される。また、残留TiCl4の除去の際に、不活性ガス供給系５６から供給されるN2が原料ガス供給管５２Ｂ等を通して反応室３０の内部に流されると、残留TiCl4の除去効果が高まる。
残留TiCl4が除去された後、反応性ガス供給系５４により反応室３０の内部に反応性ガスとしてのNH3が供給される（Ｓ１４３）。NH3は、反応性ガス発生源５４Ａから反応性ガス供給管５４Ｂ、開閉バルブ５４Ｃ、マスフローコントローラ５４Ｍ、開閉バルブ５４Ｄ及び開閉バルブ５４Ｅを通して反応室３０の内部に供給される。反応性ガス供給管５４Ｂ、特にNH3の流量を制御するマスフローコントローラ５４Ｍでは、成膜処理の直前まで封入されていた腐食抑制ガスが真空排気され（Ｓ１２）、減圧された後にNH3が流されているので、反応室３０の内部に供給される成膜処理の開始直後のNH3流量の制御性が向上されている。更に、このNH3流量の制御性が向上されることにより、NH3プリフローを実施する必要が無くなる。
反応性ガス供給管５４Ｂには、不活性ガス発生源５６Ａからマスフローコントローラ５６Ｐ、５６Ｑの各々で流量調整されたキャリアガスとしてのN2が供給され、NH3はN2と混合されて反応室３０に供給されつつ反応室排気系６０により排気される。反応室排気系６０では、APCバルブ６０Ｄが適正に調整され、反応室３０の内部圧力が例えば50 Pa〜1000 Paの範囲、好ましくは60 Paに維持される。反応室３０の内部に供給されるNH3の供給量は1 slm〜10 slmである。NH3にウェーハ１００が晒される時間は10 秒〜30 秒の範囲である。
NH3が反応室３０の内部に供給されると、ウェーハ１００の表面や下地膜上に化学吸着されたTi含有層又はTi層とNH3との表面反応によりウェーハ１００上にTiN膜が成膜される。
TiN膜が成膜された後、反応室３０の内部の残留NH3が除去される（Ｓ１４４）。反応性ガス供給管５４Ｂの開閉バルブ５２Ｅが閉められ、反応室３０へのNH3の供給が停止される。このとき、反応室排気系６０のAPCバルブ６０Ｄは開いたままの状態に維持され、例えば20 Pa以下になるまで反応室３０の内部が真空装置６０Ａにより真空排気される。これにより、残留NH3が反応室３０の内部から除去される。また、残留NH3の除去の際に、不活性ガス供給系５６から供給されるN2が反応性ガス供給管５４Ｂ等を通して反応室３０の内部に流されると、残留NH3の除去効果が高まる。
上記原料ガスとしてのTiCl4の供給（Ｓ１４１）、残留TiCl4の除去（Ｓ１４２）、反応性ガスとしてのNH3の供給（Ｓ１４３）及び残留NH3の除去（Ｓ１４４）の一連の工程が１サイクルとされる。そして、予め設定されたTiN膜の膜厚に到達するまで、１回以上の所定回数で一連の工程が繰返して実施され（Ｓ１４５）、ウェーハ１００上にTiN膜が成膜される。これにより、成膜処理が完了する。なお、成膜処理では、反応室３０の内部において、TiCl4雰囲気とNH3雰囲気との混合を避けて成膜する必要がある。
次に、本実施の形態では反応性ガス供給系５４から反応性ガスとしてのNH3を反応室３０の内部に供給しつつアニール処理を行い、成膜されたTiN膜の膜質が改質される（Ｓ１４６）。具体的な手順としては、反応室３０の内部圧力が例えば50 Pa〜1000 Pa程度、好ましくは150 Paに調整され、NH3の供給量が1 slm〜91 slmに設定される。改質処理に適正な温度は、例えば300 ℃〜550 ℃の範囲内であって、好ましくは450 ℃である。NH3にウェーハ１００が晒される時間は1 分〜10 分の範囲である。成膜後のTiN膜がNH3に晒されることにより、TiN膜中の塩素（Cl）が効果的に除去され、TiN膜の膜質が高品質に改善される。なお、NH3に代えて、NH3以外の水素（H2）含有ガス、NH3以外のN2含有ガス、不活性ガスでも同様の改質効果が期待される。また、単なるアニール処理ではなく、プラズマを併用したプラズマ処理としても同様の改質効果が期待される。
成膜処理が完了すると、不活性ガス供給系５６から不活性ガス供給管５６Ｂを通して反応室３０の内部にN2が供給されつつ、反応室排気系６０によりN2が排気されることにより、反応室３０の内部が浄化（パージ）される（Ｓ１５）。図５及び図６に示されるように、この反応室３０の内部の浄化と同時に、又は浄化後に、腐食抑制ガス封入系５８から反応性ガス供給系５４、特にマスフローコントローラ５４Ｍに腐食抑制ガスとしてのN2が封入される（Ｓ１６）。封入手順は、反応性ガス供給系５４の開閉バルブ５４Ｃと開閉バルブ５４Ｄ又は開閉バルブ５４Ｅを閉じて、開閉バルブ５６Ｃ及び開閉バルブ５８Ｃを開く。そして、腐食抑制ガス封入系５８として構成要素が兼用された不活性ガス発生源５６Ａから不活性ガス供給管５６Ｂ及び開閉バルブ５６Ｃを通して、更に腐食抑制ガス封入管５８Ｂ及び開閉バルブ５８Ｃを通して、反応性ガス供給系５４にN2が封入される。これにより、次の成膜処理の開始直前まで、反応性ガス供給系５４にはN2が封入されているので、反応性ガス供給系５４の腐食が効果的に抑制又は防止される。
腐食抑制ガスが封入された後、反応室３０の内部の雰囲気が不活性ガスとしてのN2で置換され（不活性ガス置換）、反応室３０の内部圧力が常圧（大気圧）に復帰される（Ｓ１７）。引き続き、ボートエレベータ３６によりシールキャップ４０が下降され、反応室３０の下端が開放されると共に、ボート３２が下降される（Ｓ１８）。このボート３２には成膜処理後の複数枚のウェーハ１００が納められている。そして、ボート３２から成膜処理後のウェーハ１００が搬出され（Ｓ１９）、カセット１０２に収納される。これらの一連の処理が終了すると、第１基板処理方法が終了する。
［半導体装置Ｔの構成］
前述の基板処理装置１０を用いて第１基板処理方法で成膜されたTiN膜を有する図７に示される半導体装置Ｔの構成は以下の通りである。半導体装置Ｔは、本実施の形態では、絶縁ゲート型電界効果トランジスタ（IGFET：Insulated Gate type Field Effect Transistor）であり、より詳細には金属−酸化物−半導体型電界効果トランジスタ（MOSFET：Metal Oxide Semiconductor Field Effect Transistor）である。半導体装置Ｔは、ウェーハ１００と、ウェーハ１００の主面１００Ａ上に設けられたゲート絶縁膜１１０と、ゲート絶縁膜１１０上に設けられたゲート電極１２０と、ゲート電極１２０の両側においてウェーハ１００の主面部に設けられた一対の主電極１３０とを備えている。
前述の基板処理装置１０を用いて第１基板処理方法で成膜されたTiN膜を有する図７に示される半導体装置Ｔの構成は以下の通りである。半導体装置Ｔは、本実施の形態では、絶縁ゲート型電界効果トランジスタ（IGFET：Insulated Gate type Field Effect Transistor）であり、より詳細には金属−酸化物−半導体型電界効果トランジスタ（MOSFET：Metal Oxide Semiconductor Field Effect Transistor）である。半導体装置Ｔは、ウェーハ１００と、ウェーハ１００の主面１００Ａ上に設けられたゲート絶縁膜１１０と、ゲート絶縁膜１１０上に設けられたゲート電極１２０と、ゲート電極１２０の両側においてウェーハ１００の主面部に設けられた一対の主電極１３０とを備えている。
ウェーハ１００には例えばシリコンウェーハが使用されている。ウェーハ１００は、半導体装置Ｔの製造プロセスにおいてダイシング工程前では、複数の半導体装置Ｔの製造で共用される半導体基板として使用される。また、ウェーハ１００は、ダイシング工程後では、単体の半導体装置Ｔに固有の半導体基板として使用される。
ゲート絶縁膜１１０は、ウェーハ１００の主面１００Ａ上に設けられた酸化シリコン（SiO2）膜１１２と、SiO2膜１１２上に設けられた酸化ハフニウム（HfO2）膜１１４との積層構造により構成されている。上層のHfO2膜１１４は高誘電率（High-k）絶縁膜であり、このHfO2膜１１４の使用によりゲートリーク電流が低減される。
ゲート電極１２０は、HfO2膜１１４上に設けられたTiN膜１２２と、TiN膜１２２上に設けられた窒化アルミニウムチタン（TiAlN）膜１２４と、TiAlN膜１２４上に設けられたシリコン（Si）膜１２６との積層構造により構成されている。Si膜１２６は、多結晶であり、低抵抗化のための不純物として燐（P）をドーピングしている。ゲート絶縁膜１１０のHfO2膜１１４上にTiN膜１２２が設けられているので、HfO2膜１１４とTiN膜１２２との界面からゲート電極１２０側へ空乏化層が生じない。このため、実効的なゲート絶縁膜１１０の厚さが薄くなる。また、TiN膜１２２とSi膜１２６と間にTiAlN膜１２４が設けられている。このため、主電極１３０の活性化アニールにおいて、Si膜１２６中のSiのTiN膜１２２への拡散がTiAlN膜１２４により防止される。従って、更にTiN膜１２２を通過してHfO2膜１１４とTiN膜１２２との界面へのSiの到達が防止される構成とされている。これにより、閾値電圧の上昇並びにフラットバンド電圧の低下が効果的に抑制又は防止される。
一対の主電極１３０は、ウェーハ１００の導電型とは反対の導電型の不純物がドーピングされて構成されている。一対の主電極１３０の一方はソース電極（Ｓ）として使用されると共に、他方はドレイン電極（Ｄ）として使用される。
［半導体装置Ｔの製造方法］
上記半導体装置Ｔの製造方法は、図８に示される以下の通りである。まず、半導体基板としてのウェーハ１００が準備される（Ｓ２０）。
上記半導体装置Ｔの製造方法は、図８に示される以下の通りである。まず、半導体基板としてのウェーハ１００が準備される（Ｓ２０）。
ウェーハ１００の主面１００Ａ上にSiO2膜１１２が形成される（Ｓ２１）。SiO2膜１１２は、例えば熱酸化法（ドライ酸化法）を用いて形成され、例えば0.4 nm〜1.5 nmの膜厚に設定される。SiO2膜１１２は、ウェット酸化法、減圧酸化法、プラズマ酸化法等により形成してもよい。
次に、SiO2膜１１２上にHfO2膜１１４が形成される（Ｓ２２）。HfO2膜１１４は、例えば前述した第１基板処理方法と同様に、成膜される。成膜手順は、原料ガスとしてのテトラキスジメチルアミノハフニウム（TDMAH）ガスの供給、浄化（パージ）、反応性ガス（酸化剤）としてのオゾン（O3）ガスの供給及び浄化を１サイクルとして、所定回数を繰返す。HfO2膜１１４の膜厚は、例えば0.9 nm〜4 nmに設定される。HfO2膜１１４が成膜されると、ゲート絶縁膜１１０が形成される。
ここで、TDMAHは、略称であり、Hf[N(CH3)2]4で表される。また、Hfを含む原料ガスとしては、テトラキスエチルメチルアミノハフニウム（Hf[N(C2H5)(CH3)]4、略称：TEMAH）、テトラキスジエチルアミノハフニウム（Hf[N(C2H5)2]4、略称：TDEAH）等の有機原料やハフニウムテトラクロライド（HfCl4）等の無機原料も使用が可能とされている。
また、酸化剤としては、H2Oガス等の酸化性ガス（酸素含有ガス）が使用可能とされている。浄化には不活性ガスが使用されており、不活性ガスとしては、N2ガス、Ar、He、Ne、Xe等の希ガスが使用可能とされている。なお、TDMAH等は、常温常圧下で液体状態であるため、気化器やバブラ等の気化システムにより気化され、原料ガスとして使用される。
なお、HfO2膜１１４の成膜後には、PDA（Post Deposition Annealing）が実施される。これにより、HfO2膜１１４中の不純物が除去され、又HfO2膜１１４が緻密化又は結晶化される。
次に、ゲート電極１２０の下層となるTiN膜１２２が、HfO2膜１１４上に成膜される（Ｓ２３）。TiN膜１２２は、本実施の形態に係る第１基板処理方法を用いて、成膜される。TiN膜１２２の膜厚は例えば5 nm〜20 nmに設定される。
ここで、TiN膜１２２の成膜に使用されるTiを含む原料ガスとしては、前述の無機原料である四塩化チタン（チタニウムテトラクロライド：TiCl4）が使用される。また、原料ガスとしては、テトラキスエチルメチルアミノチタニウム（Ti[N(C2H5)(CH3)]4、略称：TEMAT）、テトラキスジメチルアミノチタニウム（Ti[N(CH3)2]4、略称：TDMAT）、テトラキスジエチルアミノチタニウム（Ti[N(C2H5)2]4、略称：TDEAT）等の有機原料も使用が可能とされている。反応性ガスとしての窒化剤には、NH3の他に、ジアジン（N2H2）、ヒドラジン（N2H4）、N3H8等の窒化性ガス（窒素含有ガス）も使用が可能とされている。
次に、TiN膜１２２上には、ゲート電極１２０の中間層となるTiAlN膜１２４が形成される（Ｓ２４）。TiAlN膜１２４は、前述の第１基板処理方法と同様に、成膜される。成膜手順は、まず、原料ガスとしてのTiCl4の供給、浄化、反応性ガスとしてのNH3の供給及び浄化を１サイクルとして、所定回数を繰返し、TiN膜を成膜する。そして、原料ガスとしてトリメチルアルミニウム（TMA）の供給、浄化、反応性ガスとしてのNH3の供給及び浄化を１サイクルとして、１回行い、TiN膜上にAlN膜が成膜される。このTiN膜の成膜工程とAlN膜の成膜工程とを１サイクルとして、所定回数を繰返すことにより、TiN膜とAlN膜とを交互に積層したTiAlN膜１２４が形成される。
ここで、TiAlN膜１２４の膜厚は、例えば3 nm〜20 nm、好ましくは5 nm〜10 nmに設定される。TiAlN膜１２４の膜厚が3 nm以上に設定されることにより、Siに対する拡散抑止力が生じる。また、TiAlN膜１２４の膜厚が10 nm以下に設定されることにより、ゲート電極１２０としての全体の抵抗値が減少される。また、TiAlN膜１２４のAl濃度は例えば10 %〜20 %に設定される。TiAlN膜１２４のAl濃度が10 %以上に設定されることにより、Siに対する拡散抑止力が生じる。TiAlN膜１２４のAl濃度が20 %以下に設定されることにより、ゲート電極１２０としての全体の抵抗値が減少される。
また、TMAは、略称であり、有機原料としてAl(CH3)3で表される。また、原料ガスとしては、TiAlN膜１２４のトリクロロアルミニウム（AlCl3）等の無機原料も使用が可能とされている。
次に、TiAlN膜１２４上には、ゲート電極１２０の上層となるSi膜１２６が形成される（Ｓ２５）。Si膜１２６の膜厚は例えば50 nm〜200 nmに設定される。Si膜１２６は、前述の第１基板処理方法と同様な又は同一の基板処理方法を用いて、成膜される。Si膜１２６は、原料ガスとしてのモノシラン（SiH4）の連続供給により成膜される。原料ガスとしては、ジシラン（Si2H6）やジクロロシラン（SiH2Cl2）等のシラン系ガスも使用が可能とされている。また、Si膜１２６の成膜の際には、希釈ガスとしてN2等の不活性ガスがシラン系ガスと共に供給されてもよい。
Si膜１２６には成膜後に例えばイオン注入法を用いて不純物としてのPが導入され、Si膜１２６の抵抗値が調整される。ｐ型不純物としては、硼素（B）も使用が可能とされている。ｎ型不純物としては、砒素（As）、アンチモン（Sb）等が使用可能である。
Si膜１２６が成膜された後、Si膜１２６、TiAlN膜１２４及びTiN膜１２２がパターンニングされ、図７に示されるゲート電極１２０が形成される。パターンニングは、例えばフォトリソグラフィ技術によりレジストマスクを形成し、このレジストマスクを用いて各膜をエッチングする手順で行われる。エッチングとしては、リアクティブイオンエッチング（RIE）等の異方性エッチングが使用される。
ゲート電極１２０の上面及び側面を少なくとも覆う図示が省略された絶縁膜が形成される。絶縁膜としては、例えばテトラエトキシシラン（TEOS）を原料ガスとして成膜された酸化シリコン膜が使用され、この酸化シリコン膜の膜厚は例えば5 nm〜20 nmに設定される。絶縁膜には、Si膜１２６中に導入された不純物のアウトディフュージョンを抑制するキャップ膜としての機能、不純物のイオン注入の際のチャネルリングを抑制するチャネリング抑制膜としての機能を備えることが好ましい。
次に、ゲート電極１２０の両側部においてウェーハ１００の主面部に上記絶縁膜を通して不純物が導入され、この不純物が活性化されることにより、一対の主電極１３０が形成される（Ｓ２６）。ｎチャネル導電型のMOSFETの場合、不純物としては、例えばAsが使用可能とされている。また、不純物の導入にはイオン注入法が使用される。
その後、水素ガスアニーリング等のFGA（Forming gas annealing）処理が行われる。これら一連の工程が終了すると、MIPS（Metal Inserted Poly-Si）構造のMOSFETが完成する。これにより、半導体装置Ｔが完成し、本実施の形態に係る第１半導体装置の製造方法が終了する。
なお、半導体装置Ｔの構造は一例であって、本実施の形態を限定するものではない。例えば、MOSFETのゲート絶縁膜１１０は、HfO2膜１１４だけ、又はSiO2膜１１２だけの構成としてもよい。また、ゲート絶縁膜１１０は、SiO2膜１１２に代えて酸窒化シリコン（SiON）膜に代えてもよい。或いは、ゲート絶縁膜１１０がSiON膜だけで形成されてもよい。更に、HfO2膜１１４に代えて、酸化ジルコニウム（ZrO2）膜、酸化チタン（TiO2）膜、酸化ニオブ（Nb2O5）膜、酸化タンタル（Ta2O5）膜、ハフニウムシリケート（HfSiOx）膜、ジルコニウムシリケート（ZrSiOx）膜、ハフニウムアルミネート（HfAlOx）膜及びジルコニウムアルミネート（ZrAlOx）膜から選択される少なくともいずれか１つの単層膜、若しくは２以上を積層した複合膜を用いて、ゲート絶縁膜１１０が構成されてもよい。
また、ゲート電極１２０のTiN膜１２２に代えて、窒化ハフニウム（HfN）膜、窒化ジルコニウム（ZrN）膜、窒化タンタル（TaN膜）、タングステン（W）膜、窒化タングステン（WN）膜等が使用可能とされている。また、TiAlN膜１２４に代えて、TaAlN膜、TaCAlN膜、TiCAlN膜、TaCAl膜、TiCAl膜、HfAlN膜、ZrAlN膜等の窒素及び炭素のうち少なくとも一方とAlとを含む金属膜、W膜、Ta膜、Ti膜等の金属膜中へAlを添加した金属膜が使用可能とされている。
なお、本実施の形態において、金属膜とは、金属原子を含む導電性の物質で構成される膜、すなわち導電性の金属含有膜という意味で使用されている。従って、金属膜には、金属単体で構成される導電性の金属単体膜、導電性の金属窒化膜、導電性の金属酸化膜、導電性の金属酸窒化膜、導電性の金属炭化膜、導電性の金属炭窒化膜、導電性の金属複合膜、導電性の金属合金膜、導電性の金属シリサイド膜等が含まれる。なお、TiN膜は導電性の金属窒化膜であり、TiAlN膜は導電性の金属複合膜である。
［半導体装置Ｍの構成］
前述の基板処理装置１０及び第１基板処理方法を用いて成膜されたTiN膜を有する図９（Ａ）及び図９（Ｂ）に示される半導体装置Ｍの構成は以下の通りである。半導体装置Ｍは本実施の形態ではDRAMである。
前述の基板処理装置１０及び第１基板処理方法を用いて成膜されたTiN膜を有する図９（Ａ）及び図９（Ｂ）に示される半導体装置Ｍの構成は以下の通りである。半導体装置Ｍは本実施の形態ではDRAMである。
図９（Ｂ）に示されるように、DRAMでは、ワード線ＷＬとこのワード線ＷＬに交差する方向に延在されたデータ線ＤＬとの交差部に、1 bitの情報を記憶可能とする記憶素子（メモリセル）Ｍが配置された構成とされている。記憶素子Ｍは、スイッチング素子ＳＷと容量素子ＭＣとの直列回路により構成されている。スイッチング素子ＳＷには、図７に示される半導体装置ＴとしてのIGFET（MOSFET）が使用される。スイッチング素子ＳＷのゲート電極（図７において符号１２０参照）はワード線ＷＬに電気的に接続されている。一対の主電極（図７において符号１３０参照）の一方はデータ線ＤＬに電気的に接続されている。一対の主電極の他方は容量素子ＭＣの一方の電極に電気的に接続されている。容量素子ＭＣの他方の電極には固定電位Ｖｃが電気的に接続されている。固定電位Ｖｃは例えば回路の接地電位又は回路の電源電位である。
図９（Ａ）に示されるように、ウェーハ１００上には図示を省略したスイッチング素子ＳＷが設けられており、このスイッチング素子ＳＷ上に層間絶縁膜１４０を介して容量素子ＭＣが設けられている。層間絶縁膜１４０は、スイッチング素子ＳＷと容量素子ＭＣとを絶縁分離する構成とされており、例えばSiO2膜により構成されている。層間絶縁膜１４０には上下に貫通する接続孔（ビアホール）１４２が設けられている。この接続孔１４２の内部には接続孔配線１４４が埋設されており、接続孔配線１４４を介在してスイッチング素子ＳＷと容量素子ＭＣとが電気的に接続されている。接続孔配線１４４としては、例えば抵抗値を低減する不純物が導入された多結晶Si膜が使用可能とされている。また、接続孔配線１４４と容量素子ＭＣの一方の電極としての下部電極１５０との間にはバリアメタル膜１４６が設けられている。バリアメタル膜１４６としては、例えばTi膜が使用可能とされている。
容量素子ＭＣは、下部電極１５０と、下部電極１５０上に設けられた誘電体１５２と、誘電体１５２上に設けられた他方の電極としての上部電極１６０とを積層した構成とされている。下部電極１５０は、接続孔配線１４４上にバリアメタル膜１４６を介して配設されており、本実施の形態において無天有底の中空円柱状、中空角柱状、中空多角柱状等の立体形状により構成されている。下部電極１５０は、前述の本実施の形態に係る基板処理装置１０及び第１基板処理方法を用いて成膜されたTiN膜により構成されている。誘電体１５２は下部電極１５０の立体形状に沿って設けられている。本実施の形態では、誘電体１５２には、酸化ジルコニウム（ZrO2）膜１５４、酸化アルミニウム（Al2O3）膜１５６、更にこれらよりも比誘電率が高い酸化チタン（TiO2）膜１５８のそれぞれを順次積層した複合膜により構成されている。SiO2膜に比べて比誘電率が高い高誘電率材料で誘電体１５２が構成されているので、容量素子ＭＣは単位面積当たりの電荷蓄積量を増加する構成とされている。上部電極１６０は、下部電極１５０の立体形状に沿って誘電体１５２を介して設けられている。上部電極１６０は下部電極１５０と同様にTiN膜により構成されている。容量素子ＭＣは、下部電極１５０及び上部電極１６０に金属膜を使用すると共に、誘電体１５２に絶縁体を使用しているので、MIM（Metal Insulator Metal）構造とされている。なお、本実施の形態では、下部電極１５０、上部電極１６０の双方がTiN膜により構成されているが、この構造に限定されるものではなく、例えばいずれか一方がSi膜であってもよい。すなわち、本実施の形態に係る基板無処理方法を用いて成膜されるTiN膜は、少なくとも下部電極１５０か上部電極１６０かのいずれか一方を構成していればよい。
容量素子ＭＣ上には層間絶縁膜１６４が設けられている。層間絶縁膜１６４上には、図示を省略したデータ線ＤＬ等の配線が設けられている。
［半導体装置Ｍの製造方法］
上記半導体装置Ｍ、特に記憶素子Ｍの容量素子ＭＣの製造方法は、図１０及び図１１〜図１８に示される以下の通りである。まず、図１０に示されるように、半導体基板としてのウェーハ１００が準備される（Ｓ３０）。
上記半導体装置Ｍ、特に記憶素子Ｍの容量素子ＭＣの製造方法は、図１０及び図１１〜図１８に示される以下の通りである。まず、図１０に示されるように、半導体基板としてのウェーハ１００が準備される（Ｓ３０）。
図示を省略したが、ウェーハ１００の主面部に、前述の図７に示される半導体装置Ｔと同様の構造を有するスイッチング素子ＳＷが形成される（Ｓ３１）。スイッチング素子ＳＷの製造方法に関しては、前述の図８に示される半導体装置Ｔの製造方法と同様であるので、ここでの説明は省略する。次に、スイッチング素子ＳＷ上を覆う層間絶縁膜１４０が形成され、スイッチング素子ＳＷの一対の主電極（１３０）の他方上において層間絶縁膜１４０に接続孔１４２が形成される（図１１参照）。引き続き、接続孔１４２の内部に接続孔配線１４４が形成され、更に接続孔１４２の内部において接続孔配線１４４上にバリアメタル膜１４６が形成される（図１１参照）。
図１１に示されるように、バリアメタル膜１４６上を含む層間絶縁膜１４０上に第１エッチングストッパ膜１４８、第１犠牲膜１６６、第２エッチングストッパ膜１６８のそれぞれが順次形成される。第１エッチングストッパ膜１４８には例えば窒化シリコン（Si3N4）膜が使用され、Si3N4膜はCVD法により形成される。第１犠牲膜１６６には例えばSiO2膜が使用され、SiO2膜はCVD法により形成される。第２エッチングストッパ膜１６８には例えばSi3N4膜が使用され、Si3N4膜はCVD法により形成される。
図１２に示されるように、バリアメタル膜１４６上において、第２エッチングストッパ膜１６８、第１犠牲膜１６６、第１エッチングストッパ膜１４８が順次除去され、容量素子ＭＣの輪郭形状を規定するシリンダホール１７０が形成される（Ｓ３２）。シリンダホール１７０は、第２エッチングストッパ膜１６８上に図示を省略したマスクを形成し、このマスクを用いたRIE等の異方性エッチングにより形成される。マスクには、例えばフォトリソグラフィ技術により形成されたレジストマスクが使用される。なお、シリンダホール１７０の底部において、バリアメタル膜１４６の表面は露出されている。
図１３に示されるように、シリンダホール１７０の内壁及びシリンダホール１７０の内部において露出されるバリアメタル膜１４６の表面上を含む第２エッチングストッパ膜１６８上に下部電極１５０が形成される。この工程では、下部電極１５０がウェーハ１００の主面（１００Ａ）上の全面に形成されており、容量素子ＭＣ毎に分割されていない。ここで、下部電極１５０は、前述した本実施の形態に係る第１基板処理方法を用いて成膜されたTiN膜により形成される。詳細な成膜手順は前述の説明の通りである。
次に、図１４に示されるように、シリンダホール１７０が埋設される第２犠牲膜１７２が下部電極１５０上に形成される。この第２犠牲膜１７２には例えばSiO2膜が使用され、SiO2膜はCVD法により形成される。引き続き、図１５に示されるように、平坦化処理が実施され、シリンダホール１７０以外の第２犠牲膜１７２及び第２エッチングストッパ膜１６８が除去される。この除去には、例えばケミカルメカニカルポリッシング（CMP：Chemical Mechanical Polishing）が使用される。
次に、シリンダホール１７０の内部に埋設された第２犠牲膜１７２及びシリンダホール１７０の輪郭形状を規定する第１犠牲膜１６６が選択的に除去される。第１犠牲膜１６６の除去にはその下地膜として形成された第１エッチングストッパ膜１４８がエッチング深さの制御に使用される。これにより、図１６に示されるように、上記平坦化処理の後にバリアメタル膜１４６の表面上に残存された立体形状の下部電極１５０が露出され、かつ形成される（Ｓ３３）。
図１７に示されるように、下部電極１５０上及びバリアメタル膜１４６上にZrO2膜１５４が形成され（Ｓ３４）、引き続きZrO2膜１５４上にAl2O3膜１５６が形成され（Ｓ３５）、Al2O3膜１５６上にTiO2膜１５８が形成される（Ｓ３６）。これにより、誘電体１５２が形成される。
図１８に示されるように、誘電体１５２上に上部電極１６０が形成される（Ｓ３７）。ここで、上部電極１６０は、前述した本実施の形態に係る基板処理装置１０及び第１基板処理方法を用いて成膜されたTiN膜により形成される。詳細な成膜手順は前述の説明の通りである。上部電極１６０が形成されることにより、容量素子ＭＣが形成される。また、容量素子ＭＣが形成されることにより、DRAMの記憶素子Ｍが完成する。
［本実施の形態の作用及び効果］
本実施の形態に係る半導体装置Ｔ又は半導体装置Ｍの製造方法では、図１〜図３に示される反応室３０の内部に被処理基板としてのウェーハ１００が搬入される。この反応室３０の内部に金属化合物を含む原料ガス（ここではTiCl4）が供給されると共に、金属化合物に対して反応性を有する反応性ガス（ここではNH3）が供給される。これにより、ウェーハ１００上にTiN膜が成膜される。
本実施の形態に係る半導体装置Ｔ又は半導体装置Ｍの製造方法では、図１〜図３に示される反応室３０の内部に被処理基板としてのウェーハ１００が搬入される。この反応室３０の内部に金属化合物を含む原料ガス（ここではTiCl4）が供給されると共に、金属化合物に対して反応性を有する反応性ガス（ここではNH3）が供給される。これにより、ウェーハ１００上にTiN膜が成膜される。
ここで、TiN膜が形成されないとき、反応性ガスを反応室３０へ供給する図３に示される反応性ガス供給系５４には腐食抑制ガスが封入される。腐食抑制ガスとしては、ここでは不活性ガスとしてのN2が使用される。この腐食抑制ガスの封入により、反応性ガス供給系５４の腐食が効果的に抑制又は防止される。一方、TiN膜が形成されるときには、反応性ガス供給系５４に封入された腐食抑制ガスが排気された後に、この反応性ガス供給系５４を通して反応性ガスが供給される。このため、TiN膜の成膜初期の段階における反応性ガスの流量制御性が向上されるので、高品質のTiN膜が成膜される。また、TiN膜の成膜初期の段階における反応性ガスの流量制御性が向上されることから、反応性ガスのプリフローが必要とされない。従って、TiN膜の成膜時間が短縮される。
また、本実施の形態に係る基板処理装置１０では、図３に示される原料ガス供給系５２から反応室３０の内部に原料ガスが供給され、反応性ガス供給系５４から反応室３０の内部に反応性ガスが供給される。この原料ガス及び反応性ガスの供給は、図４に示される制御部７０により実行される。これにより、反応室３０の内部に搬入された被処理基板としてのウェーハ１００上にここではTiN膜が成膜される。
ここで、基板処理装置１０には、腐食抑制ガス封入系５８及び腐食抑制ガス排気系６４が設けられている。腐食抑制ガス封入系５８は、反応性ガス供給系５４に反応性ガス供給系５４の腐食性が反応性ガスよりも低い腐食抑制ガスを封入する。腐食抑制ガス排気系６４は、反応性ガス供給系５４に封入された腐食抑制ガスを排気する。そして、制御部７０により、反応室３０の内部に原料ガスを供給し、腐食抑制ガスが排気された反応性ガス供給系５４を通して反応性ガスを供給し、反応室３０の内部に搬入された被処理基板としてのウェーハ１００上にTiN膜が成膜される。このため、TiN膜の成膜初期の段階における反応性ガスの流量制御性が向上されるので、高品質のTiN膜が成膜される。また、TiN膜の成膜初期の段階における反応性ガスの流量制御性が向上されることから、反応性ガスのプリフローが必要とされない。従って、TiN膜の成膜時間が短縮される。
以上説明したように、本実施の形態に係る半導体装置Ｔ若しくは半導体装置Ｍの製造方法、又は基板処理装置１０によれば、短時間において高品質な薄膜を成膜することができる。
（第２実施の形態）
図１９を用いて、本発明の第２実施の形態を説明する。第２実施の形態は、基板処理方法の別の例を説明するものである。なお、本実施の形態の説明において、第１実施の形態で説明した構成要素と同一の構成要素には同一符号を付し、説明が重複するので、同一の構成要素の説明は省略する。
図１９を用いて、本発明の第２実施の形態を説明する。第２実施の形態は、基板処理方法の別の例を説明するものである。なお、本実施の形態の説明において、第１実施の形態で説明した構成要素と同一の構成要素には同一符号を付し、説明が重複するので、同一の構成要素の説明は省略する。
［第２基板処理方法］
本実施の形態に係る第２基板処理方法は、図１９に示される以下の通りである。ここで、第２基板処理方法は、第１基板処理方法と同様に、基板処理装置１０の図４に示される制御部７０が第１記憶装置７４又は第２記憶装置７６に格納された成膜処理に必要なプログラムに従って実行する処理手順である。なお、第２基板処理方法の説明において、前述の図１〜図４に示される基板処理装置１０の各部の構成要素が適宜参酌される。
本実施の形態に係る第２基板処理方法は、図１９に示される以下の通りである。ここで、第２基板処理方法は、第１基板処理方法と同様に、基板処理装置１０の図４に示される制御部７０が第１記憶装置７４又は第２記憶装置７６に格納された成膜処理に必要なプログラムに従って実行する処理手順である。なお、第２基板処理方法の説明において、前述の図１〜図４に示される基板処理装置１０の各部の構成要素が適宜参酌される。
図１９に示されるように、本実施の形態に係る第２基板処理方法は、図５に示される第１実施の形態に係る第１基板処理方法のステップＳ１４まで同様の手順で進められる。そして、ステップＳ１４において説明したTiN膜の成膜処理が終了した後に、引き続き成膜処理が開始される（Ｓ４０）。この成膜処理では、第１実施の形態に係る基板処理装置１０が引き続き使用され、CVD法によりTiN膜が成膜される。CVD法とは、一定の成膜条件（温度等の製造プロセス条件）下で、成膜に用いる少なくとも２種類の原料となる原料ガス（ここでは一方は反応性ガス）を同時に被処理基板上に供給し、気相での化学反応により生成された生成物質を被処理基板上に堆積し成膜を行う手法である。
まず、反応室３０の内部において、ステップＳ１４による成膜処理が終了した後、連続して原料ガス供給系５２からの原料ガスとしてのTiCl4と反応性ガス供給系５４からの反応性ガスとしてのNH3とが混合されて供給される（Ｓ４０１）。このようなインサイチュー（in situ）処理が実施されることにより、成膜処理の時間が短縮可能となる。原料ガス発生源５２Ａに供給される不活性ガスとしてのN2流量はマスフローコントローラ５６Ｍにより調整され、この調整等に従ってTiCl4の反応室３０への供給量が調整される。TiCl4の供給量は例えば0.1 g/min〜1.0 g/minである。NH3の供給量は、マスフローコントローラ５４Ｍ等により調整され、例えば0.1 slm〜0.5 slmである。また、反応室３０では、ヒータ４６により、ウェーハ１００の温度が300 ℃〜550 ℃、好ましくは450 ℃に調整される。これにより、ウェーハ１００上にTiN膜が成膜される。TiN膜の膜厚はウェーハ１００がTiCl4及びNH3に晒される時間により調整される。
この後、反応室排気系６０により反応室３０の内部の残留TiCl4及び残留NH3が除去される（Ｓ４０２）。この残留ガスの除去によりステップＳ４０での成膜処理が終了する。ここで、ステップＳ１４における成膜処理では、滑らかな表面を有しかつ緻密なTiN膜が成膜される。ステップＳ４０における成膜処理では、成膜されたTiN膜上に、CVD法を用いて更にTiN膜が成膜されるので、イノベーションタイムの面内不均一性に起因する膜厚不均一やモフォロジー劣化が効果的に抑制される。また、CVD法による成膜直後の不均一な成長による膜質の低下が効果的に抑制される。
次に、ステップＳ１４における成膜処理及びステップＳ４０における成膜処理の一連の工程が１サイクルとされ、予め設定されたTiN膜の膜厚に到達するまで、１回以上の所定回数で一連の工程が繰返して実施される（Ｓ４１）。これにより、ウェーハ１００上にTiN膜が成膜され、成膜処理が完了する。
次に、第１基板処理方法と同様に、ステップＳ１４６の膜質改質処理並びにステップＳ１５以降の処理が開始される。そして、反応室３０から成膜処理後のウェーハ１００が搬出されることにより、第２基板処理方法が終了する。
［本実施の形態の作用及び効果］
本実施の形態に係る第２基板処理方法では、前述の第１実施の形態に係る基板処理方法により得られる作用効果と同様の作用効果を得ることができる。更に、第２基板処理方法では、滑らかな表面を有する緻密なTiN膜上にCVD法を用いてTiN膜が成膜されるので、膜質が良好なTiN膜が短時間で成膜可能となる。
本実施の形態に係る第２基板処理方法では、前述の第１実施の形態に係る基板処理方法により得られる作用効果と同様の作用効果を得ることができる。更に、第２基板処理方法では、滑らかな表面を有する緻密なTiN膜上にCVD法を用いてTiN膜が成膜されるので、膜質が良好なTiN膜が短時間で成膜可能となる。
［基板処理方法の変形例］
第２実施の形態に係る第２基板処理方法では、前述のステップＳ１４による成膜処理でTiN膜が成膜された後に、ステップＳ４０によるCVD法を用いた成膜処理でTiN膜が連続して成膜されている。また、この一連の工程が１サイクルとされ、複数サイクルが実施されている。本発明は、これらの基板処理方法に限定されない。例えば、本発明は、ステップＳ１４による成膜処理とステップＳ４０による成膜処理とを順不同で複数回行い、TiN膜を成膜してもよい。
第２実施の形態に係る第２基板処理方法では、前述のステップＳ１４による成膜処理でTiN膜が成膜された後に、ステップＳ４０によるCVD法を用いた成膜処理でTiN膜が連続して成膜されている。また、この一連の工程が１サイクルとされ、複数サイクルが実施されている。本発明は、これらの基板処理方法に限定されない。例えば、本発明は、ステップＳ１４による成膜処理とステップＳ４０による成膜処理とを順不同で複数回行い、TiN膜を成膜してもよい。
（その他の実施の形態）
以上説明したように、複数の実施の形態を用いて本発明を説明したが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、上記基板処理装置及び基板処理方法では、被処理基板としての半導体基板上に成膜することで半導体装置が製造されているが、本発明は、被処理基板として石英ガラス基板、非可塑性（硬質）樹脂基板、可塑性（軟質）樹脂基板等の基板上に成膜して液晶表示装置（Liquid Crystal Display）、発光装置等を製造してもよい。発光装置としては、レーザ（LASER: Light Amplification by Stimulated Emission of Radiation）、発光ダイオード（LED：Light Emitting Diode）等が含まれる。
以上説明したように、複数の実施の形態を用いて本発明を説明したが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、上記基板処理装置及び基板処理方法では、被処理基板としての半導体基板上に成膜することで半導体装置が製造されているが、本発明は、被処理基板として石英ガラス基板、非可塑性（硬質）樹脂基板、可塑性（軟質）樹脂基板等の基板上に成膜して液晶表示装置（Liquid Crystal Display）、発光装置等を製造してもよい。発光装置としては、レーザ（LASER: Light Amplification by Stimulated Emission of Radiation）、発光ダイオード（LED：Light Emitting Diode）等が含まれる。
また、本発明は、金属膜の成膜に限定されるものではなく、例えば、SiO2等の酸化膜、Si3N4等の窒化膜、金属酸化膜、金属窒化膜等の成膜に適用可能である。すなわち、原料ガス供給系や反応性ガス供給系の腐食を効果的に抑制又は防止するために腐食抑制ガスが封入され、成膜直前に腐食抑制ガスが排気される手法が必要とされる基板処理装置、基板処理方法、半導体装置の製造方法、その他装置の製造方法等に、本発明は有効に適用可能である。
（本発明の好ましい態様）
本発明の好ましい態様は下記に記載された付記の通りである。
本発明の好ましい態様は下記に記載された付記の通りである。
（付記１）
本発明の付記１に係る半導体装置の製造方法は、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に封入された状態で、当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを排気する工程と、
当該反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、当該反応室内に搬入された被処理基板上に成膜する工程と、を備えている。
本発明の付記１に係る半導体装置の製造方法は、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に封入された状態で、当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを排気する工程と、
当該反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、当該反応室内に搬入された被処理基板上に成膜する工程と、を備えている。
（付記２）
本発明の付記２に係る半導体装置の製造方法では、前記付記１に係る半導体装置の製造方法において、前記反応性ガス供給系の圧力よりも前記反応室内の圧力が低い状態で、前記反応性ガスが当該反応性ガス供給系を通して当該反応室へ供給されている。
本発明の付記２に係る半導体装置の製造方法では、前記付記１に係る半導体装置の製造方法において、前記反応性ガス供給系の圧力よりも前記反応室内の圧力が低い状態で、前記反応性ガスが当該反応性ガス供給系を通して当該反応室へ供給されている。
（付記３）
本発明の付記３に係る半導体装置の製造方法では、前記付記１又は前記付記２に係る半導体装置の製造方法において、前記腐食抑制ガスを封入する工程及び前記腐食抑制ガスを排気する工程が１回以上実施された後に、前記被処理基板上に成膜する工程が設けられている。
本発明の付記３に係る半導体装置の製造方法では、前記付記１又は前記付記２に係る半導体装置の製造方法において、前記腐食抑制ガスを封入する工程及び前記腐食抑制ガスを排気する工程が１回以上実施された後に、前記被処理基板上に成膜する工程が設けられている。
（付記４）
本発明の付記４に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ堆積して薄膜を成膜する工程である。
本発明の付記４に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ堆積して薄膜を成膜する工程である。
（付記５）
本発明の付記５に係る半導体装置の製造方法は、前記付記４に係る半導体装置の製造方法において、前記成膜する工程の後に、前記成膜された膜質を改質する工程を備えている。
本発明の付記５に係る半導体装置の製造方法は、前記付記４に係る半導体装置の製造方法において、前記成膜する工程の後に、前記成膜された膜質を改質する工程を備えている。
（付記６）
本発明の付記６に係る半導体装置の製造方法では、前記付記５に係る半導体装置の製造方法において、前記膜質を改質する工程は、アニール処理又はブラズマ処理により前記膜質を改質する工程である。
本発明の付記６に係る半導体装置の製造方法では、前記付記５に係る半導体装置の製造方法において、前記膜質を改質する工程は、アニール処理又はブラズマ処理により前記膜質を改質する工程である。
（付記７）
本発明の付記７に係る半導体装置の製造方法では、前記付記１から前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程である。
本発明の付記７に係る半導体装置の製造方法では、前記付記１から前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程である。
（付記８）
本発明の付記８に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ成膜する工程と、当該成膜する工程に連続して前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程とを含んでいる。
本発明の付記８に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ成膜する工程と、当該成膜する工程に連続して前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程とを含んでいる。
（付記９）
本発明の付記９に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ成膜する工程と、前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程とを含み、双方の工程が順不同で複数回行われている。
本発明の付記９に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ成膜する工程と、前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程とを含み、双方の工程が順不同で複数回行われている。
（付記１０）
本発明の付記１０に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ成膜する工程と、前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程とを含み、双方の工程が順に複数回行われている。
本発明の付記１０に係る半導体装置の製造方法では、前記付記１〜前記付記３のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して原子を一層ずつ成膜する工程と、前記原料ガスと前記反応性ガスとを前記反応室で混合して成膜する工程とを含み、双方の工程が順に複数回行われている。
（付記１１）
本発明の付記１１に係る半導体装置の製造方法では、前記付記１〜前記付記１０のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程で供給される前記原料ガスは前記金属化合物としてチタンを含む原料ガスであり、前記反応性ガスは窒素を含む反応性ガスであり、前記薄膜は窒化チタン膜である。
本発明の付記１１に係る半導体装置の製造方法では、前記付記１〜前記付記１０のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程で供給される前記原料ガスは前記金属化合物としてチタンを含む原料ガスであり、前記反応性ガスは窒素を含む反応性ガスであり、前記薄膜は窒化チタン膜である。
（付記１２）
本発明の付記１２に係る半導体装置の製造方法では、前記付記１〜前記付記１１のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程で供給される前記原料ガスは四塩化チタン（TiCl4）であり、前記反応性ガスはアンモニア（NH3）である。
本発明の付記１２に係る半導体装置の製造方法では、前記付記１〜前記付記１１のいずれか１つに係る半導体装置の製造方法において、前記成膜する工程で供給される前記原料ガスは四塩化チタン（TiCl4）であり、前記反応性ガスはアンモニア（NH3）である。
（付記１３）
本発明の付記１３に係る半導体装置の製造方法では、前記付記７に係る半導体装置の製造方法において、
前記成膜する工程は、
前記反応室内に前記原料ガス及び前記反応性ガスを供給して成膜する工程と、
この後、前記原料ガス及び前記反応性ガスの供給を停止すると共に、前記反応室内を排気する工程と、
この後、前記反応室内に前記反応性ガスを供給して前記成膜された膜質を改質する工程と、
この後、前記反応性ガスの供給を停止すると共に、前記反応室内を排気する工程と、
を更に備えている。
本発明の付記１３に係る半導体装置の製造方法では、前記付記７に係る半導体装置の製造方法において、
前記成膜する工程は、
前記反応室内に前記原料ガス及び前記反応性ガスを供給して成膜する工程と、
この後、前記原料ガス及び前記反応性ガスの供給を停止すると共に、前記反応室内を排気する工程と、
この後、前記反応室内に前記反応性ガスを供給して前記成膜された膜質を改質する工程と、
この後、前記反応性ガスの供給を停止すると共に、前記反応室内を排気する工程と、
を更に備えている。
（付記１４）
本発明の付記１４に係る基板処理方法は、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する工程と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを排気する工程と、
当該反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、当該反応室に搬入された前記被処理基板上に成膜する工程と、を備えている。
本発明の付記１４に係る基板処理方法は、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する工程と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを排気する工程と、
当該反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、当該反応室に搬入された前記被処理基板上に成膜する工程と、を備えている。
（付記１５）
本発明の付記１５に係る基板処理方法では、前記付記１４に係る基板処理方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して成膜する工程を含んでいる。
本発明の付記１５に係る基板処理方法では、前記付記１４に係る基板処理方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して成膜する工程を含んでいる。
（付記１６）
本発明の付記１６に係るガス供給方法は、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する工程と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを排気する工程と、
当該反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、当該反応室に搬入された被処理基板上に成膜する工程と、を備えている。
本発明の付記１６に係るガス供給方法は、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する工程と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを排気する工程と、
当該反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、当該反応室に搬入された被処理基板上に成膜する工程と、を備えている。
（付記１７）
本発明の付記１７に係るガス供給方法では、前記付記１６に係るガス供給方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して成膜する工程を含んでいる。
本発明の付記１７に係るガス供給方法では、前記付記１６に係るガス供給方法において、前記成膜する工程が、前記原料ガスと前記反応性ガスとを交互に前記反応室へ供給して成膜する工程を含んでいる。
（付記１８）
本発明の付記１８に係る半導体装置は、
ゲート絶縁膜と、当該ゲート絶縁膜上に設けられたゲート電極と、当該ゲート電極の両側に設けられた一対の主電極とを有する絶縁ゲート型電界効果トランジスタ（IGFET）を備え、
前記ゲート電極が、前記付記１〜前記付記１３のいずれか１つに係る半導体装置の製造方法により成膜されている。
本発明の付記１８に係る半導体装置は、
ゲート絶縁膜と、当該ゲート絶縁膜上に設けられたゲート電極と、当該ゲート電極の両側に設けられた一対の主電極とを有する絶縁ゲート型電界効果トランジスタ（IGFET）を備え、
前記ゲート電極が、前記付記１〜前記付記１３のいずれか１つに係る半導体装置の製造方法により成膜されている。
（付記１９）
本発明の付記１９に係る半導体装置では、前記付記１８に係る半導体装置において、
前記ゲート絶縁膜が、シリコン酸化膜の誘電率よりも高い誘電率を有する高誘電体材料で構成され、
前記ゲート電極が、当該高誘電体材料上に設けられている。
本発明の付記１９に係る半導体装置では、前記付記１８に係る半導体装置において、
前記ゲート絶縁膜が、シリコン酸化膜の誘電率よりも高い誘電率を有する高誘電体材料で構成され、
前記ゲート電極が、当該高誘電体材料上に設けられている。
（付記２０）
本発明の付記２０に係る半導体装置は、
下部電極と、当該下部電極上に設けられた誘電体と、当該誘電体上に設けられた上部電極とを有する容量素子を備え、
前記下部電極及び前記上部電極の少なくともいずれか一方の電極が、前記付記１〜前記付記１３のいずれか１つに係る半導体装置の製造方法により成膜されている。
本発明の付記２０に係る半導体装置は、
下部電極と、当該下部電極上に設けられた誘電体と、当該誘電体上に設けられた上部電極とを有する容量素子を備え、
前記下部電極及び前記上部電極の少なくともいずれか一方の電極が、前記付記１〜前記付記１３のいずれか１つに係る半導体装置の製造方法により成膜されている。
（付記２１）
本発明の付記２１に係る半導体装置は、
互いに交差する方向に延在するワード線及びデータ線と、
当該ワード線と当該データ線との交差部に当該ワード線、当該データ線にそれぞれ接続された記憶素子とを備え、
前記ワード線が、前記付記１〜前記付記１３のいずれか１つに係る半導体装置の製造方法により成膜されている。
本発明の付記２１に係る半導体装置は、
互いに交差する方向に延在するワード線及びデータ線と、
当該ワード線と当該データ線との交差部に当該ワード線、当該データ線にそれぞれ接続された記憶素子とを備え、
前記ワード線が、前記付記１〜前記付記１３のいずれか１つに係る半導体装置の製造方法により成膜されている。
（付記２２）
本発明の付記２２に係る半導体装置は、前記付記２１に係る半導体装置において、
前記記憶素子が、スイッチング素子と容量素子との直列回路により構成されたダイナミックランダムアクセスメモリ（DRAM）の記憶素子である。
本発明の付記２２に係る半導体装置は、前記付記２１に係る半導体装置において、
前記記憶素子が、スイッチング素子と容量素子との直列回路により構成されたダイナミックランダムアクセスメモリ（DRAM）の記憶素子である。
（付記２３）
本発明の付記２３に係る基板処理プログラムは、
腐食抑制ガス封入系と、腐食抑制ガス排気系と、反応室と、原料ガス供給系と、反応性ガス供給系とを備えた基板処理装置として動作するコンピュータに実行させるものであって、前記コンピュータに、
前記腐食抑制ガス排気系が、前記反応性ガス供給系に封入された腐食抑制ガスを排気するステップと、
前記原料ガス供給系が、無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを前記反応室へ供給するステップと、
前記反応性ガス供給系が、前記腐食抑制ガスを排気した後に、前記金属化合物に対して反応性を有する前記反応性ガスを前記反応室へ供給し、前記反応室の内部に搬入された被処理基板上に成膜するステップと、
を備える処理を実行させている。
本発明の付記２３に係る基板処理プログラムは、
腐食抑制ガス封入系と、腐食抑制ガス排気系と、反応室と、原料ガス供給系と、反応性ガス供給系とを備えた基板処理装置として動作するコンピュータに実行させるものであって、前記コンピュータに、
前記腐食抑制ガス排気系が、前記反応性ガス供給系に封入された腐食抑制ガスを排気するステップと、
前記原料ガス供給系が、無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを前記反応室へ供給するステップと、
前記反応性ガス供給系が、前記腐食抑制ガスを排気した後に、前記金属化合物に対して反応性を有する前記反応性ガスを前記反応室へ供給し、前記反応室の内部に搬入された被処理基板上に成膜するステップと、
を備える処理を実行させている。
（付記２４）
本発明の付記２４に係る記憶媒体では、前記付記２３に係る基板処理プログラムが、前記コンピュータに読出し可能に格納されている。
本発明の付記２４に係る記憶媒体では、前記付記２３に係る基板処理プログラムが、前記コンピュータに読出し可能に格納されている。
（付記２５）
本発明の付記２５に係る基板処理装置は、
被処理基板の内部への搬入及び内部からの搬出が可能な反応室と、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを前記反応室へ供給する原料ガス供給系と、
前記金属化合物に対して反応性を有する反応性ガスを前記反応室へ供給する反応性ガス供給系と、
当該反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する腐食抑制ガス封入系と、
当該反応性ガス供給系に封入された腐食抑制ガスを排気する腐食抑制ガス排気系と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを前記腐食抑制ガス排気系へ排気し、前記反応室内に前記原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、前記反応室の内部に搬入された被処理基板上に成膜する制御を実行する制御部と、を備えている。
本発明の付記２５に係る基板処理装置は、
被処理基板の内部への搬入及び内部からの搬出が可能な反応室と、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを前記反応室へ供給する原料ガス供給系と、
前記金属化合物に対して反応性を有する反応性ガスを前記反応室へ供給する反応性ガス供給系と、
当該反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する腐食抑制ガス封入系と、
当該反応性ガス供給系に封入された腐食抑制ガスを排気する腐食抑制ガス排気系と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを前記腐食抑制ガス排気系へ排気し、前記反応室内に前記原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、前記反応室の内部に搬入された被処理基板上に成膜する制御を実行する制御部と、を備えている。
（付記２６）
本発明の付記２６に係る基板処理装置では、前記付記２５に係る基板処理装置において、
前記反応性ガス供給系に挿入され、前記反応性ガスの流量を調整するマスフローコントローラを備え、
前記腐食抑制ガス封入系は、前記マスフローコントローラの上流側に接続され、少なくとも当該マスフローコントローラ内に腐食抑制ガスを封入する構成とされている。
本発明の付記２６に係る基板処理装置では、前記付記２５に係る基板処理装置において、
前記反応性ガス供給系に挿入され、前記反応性ガスの流量を調整するマスフローコントローラを備え、
前記腐食抑制ガス封入系は、前記マスフローコントローラの上流側に接続され、少なくとも当該マスフローコントローラ内に腐食抑制ガスを封入する構成とされている。
（付記２７）
本発明の付記２７に係る基板処理装置では、前記付記２５に係る基板処理装置において、
前記腐食抑制ガス排気系は、前記マスフローコントローラから前記反応室までの前記反応性ガス供給系と、前記反応室と、当該反応室に接続された反応室排気系とを備えた構成とされている。
本発明の付記２７に係る基板処理装置では、前記付記２５に係る基板処理装置において、
前記腐食抑制ガス排気系は、前記マスフローコントローラから前記反応室までの前記反応性ガス供給系と、前記反応室と、当該反応室に接続された反応室排気系とを備えた構成とされている。
１０ 基板処理装置
３０ 反応室
５２ 原料ガス供給系
５４ 反応性ガス供給系
５４Ｍ、５６Ｍ〜５６Ｑ マスフローコントローラ
５６ 不活性ガス供給系
５８ 腐食抑制ガス封入系
６０ 反応室排気系
６２ ガス供給排気系
６４ 腐食抑制ガス排気系
７０ 制御装置
１００ ウェーハ（被処理基板）
３０ 反応室
５２ 原料ガス供給系
５４ 反応性ガス供給系
５４Ｍ、５６Ｍ〜５６Ｑ マスフローコントローラ
５６ 不活性ガス供給系
５８ 腐食抑制ガス封入系
６０ 反応室排気系
６２ ガス供給排気系
６４ 腐食抑制ガス排気系
７０ 制御装置
１００ ウェーハ（被処理基板）
Claims (3)
- 無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物に対して反応性を有する反応性ガスを反応室へ供給する反応性ガス供給系に封入された状態で、当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを排気する工程と、
前記反応室内に前記金属化合物を含む原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、前記反応室内に搬入された被処理基板上に成膜する工程と、
を備えた半導体装置の製造方法。 - 被処理基板の内部への搬入及び内部からの搬出が可能な反応室と、
無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを前記反応室へ供給する原料ガス供給系と、
前記金属化合物に対して反応性を有する反応性ガスを前記反応室へ供給する反応性ガス供給系と、
当該反応性ガス供給系に当該反応性ガス供給系の腐食性が前記反応性ガスよりも低い腐食抑制ガスを封入する腐食抑制ガス封入系と、
前記反応性ガス供給系に封入された腐食抑制ガスを排気する腐食抑制ガス排気系と、
前記反応性ガス供給系に封入された前記腐食抑制ガスを前記腐食抑制ガス排気系へ排気し、前記反応室内に前記原料ガスを供給し、前記腐食抑制ガスが排気された反応性ガス供給系を通して前記反応性ガスを供給し、前記反応室の内部に搬入された被処理基板上に成膜する制御を実行する制御部と、
を備えた基板処理装置。 - 腐食抑制ガス排気系と、反応室と、原料ガス供給系と、反応性ガス供給系とを備えた基板処理装置として動作するコンピュータに実行させるものであって、前記コンピュータに、
前記腐食抑制ガス排気系が、前記反応性ガス供給系に封入された腐食抑制ガスを排気するステップと、
前記原料ガス供給系が、無機金属化合物及び有機金属化合物の少なくともいずれか１つの金属化合物を含む原料ガスを前記反応室へ供給するステップと、
前記反応性ガス供給系が、前記腐食抑制ガスを排気した後に、前記金属化合物に対して反応性を有する前記反応性ガスを前記反応室へ供給し、前記反応室の内部に搬入された被処理基板上に成膜するステップと、
を備える処理を実行させている基板処理プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134937A JP2015010247A (ja) | 2013-06-27 | 2013-06-27 | 半導体装置の製造方法、基板処理装置及び基板処理プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134937A JP2015010247A (ja) | 2013-06-27 | 2013-06-27 | 半導体装置の製造方法、基板処理装置及び基板処理プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015010247A true JP2015010247A (ja) | 2015-01-19 |
Family
ID=52303680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013134937A Pending JP2015010247A (ja) | 2013-06-27 | 2013-06-27 | 半導体装置の製造方法、基板処理装置及び基板処理プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015010247A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017033974A (ja) * | 2015-07-29 | 2017-02-09 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、プログラム及びガス供給管 |
| JP2020184553A (ja) * | 2019-04-26 | 2020-11-12 | 東京エレクトロン株式会社 | 熱処理装置、熱処理方法及び成膜方法 |
| CN112689888A (zh) * | 2018-09-26 | 2021-04-20 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置及程序 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447872A (en) * | 1987-08-19 | 1989-02-22 | Matsushita Electronics Corp | Thin film forming device |
| JPH08199360A (ja) * | 1995-10-05 | 1996-08-06 | Toshiba Corp | 気相成長装置 |
| JPH101776A (ja) * | 1996-06-10 | 1998-01-06 | Canon Inc | 半導体を作製する装置のガス供給方法および供給装置 |
| JP2003031507A (ja) * | 2001-07-18 | 2003-01-31 | Canon Inc | 真空処理装置および真空処理方法 |
-
2013
- 2013-06-27 JP JP2013134937A patent/JP2015010247A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447872A (en) * | 1987-08-19 | 1989-02-22 | Matsushita Electronics Corp | Thin film forming device |
| JPH08199360A (ja) * | 1995-10-05 | 1996-08-06 | Toshiba Corp | 気相成長装置 |
| JPH101776A (ja) * | 1996-06-10 | 1998-01-06 | Canon Inc | 半導体を作製する装置のガス供給方法および供給装置 |
| JP2003031507A (ja) * | 2001-07-18 | 2003-01-31 | Canon Inc | 真空処理装置および真空処理方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017033974A (ja) * | 2015-07-29 | 2017-02-09 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、プログラム及びガス供給管 |
| CN112689888A (zh) * | 2018-09-26 | 2021-04-20 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置及程序 |
| JP2020184553A (ja) * | 2019-04-26 | 2020-11-12 | 東京エレクトロン株式会社 | 熱処理装置、熱処理方法及び成膜方法 |
| JP7236922B2 (ja) | 2019-04-26 | 2023-03-10 | 東京エレクトロン株式会社 | 熱処理装置、熱処理方法及び成膜方法 |
| US11784070B2 (en) | 2019-04-26 | 2023-10-10 | Tokyo Electron Limited | Heat treatment apparatus, heat treatment method, and film forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123644B2 (en) | Semiconductor device, method of manufacturing semiconductor device and system of processing substrate | |
| US7678662B2 (en) | Memory cell having stressed layers | |
| US7910446B2 (en) | Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices | |
| US10388530B2 (en) | Method of manufacturing semiconductor device and substrate processing apparatus | |
| JP4896041B2 (ja) | 半導体装置の製造方法 | |
| TWI543260B (zh) | A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium | |
| US9196473B2 (en) | Method of manufacturing an oxynitride film for a semiconductor device | |
| US20140065840A1 (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
| TWI517248B (zh) | 半導體裝置之製造方法及基板處理方法 | |
| US20060153995A1 (en) | Method for fabricating a dielectric stack | |
| US20100105192A1 (en) | Method of Manufacturing Semiconductor Device and Substrate Processing Apparatus | |
| US20110124204A1 (en) | Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus | |
| WO2003081667A1 (en) | Semiconductor device and production method therefor | |
| US10566280B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
| JP2016072454A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JPWO2011093203A1 (ja) | 半導体装置の製造方法、基板処理装置及び半導体装置 | |
| JP2015010247A (ja) | 半導体装置の製造方法、基板処理装置及び基板処理プログラム | |
| US7501325B2 (en) | Method for fabricating semiconductor device | |
| JP6061385B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP2005159316A (ja) | 半導体装置の製造方法及び成膜装置並びに記憶媒体 | |
| TWI837191B (zh) | 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備 | |
| JP2014135387A (ja) | 半導体装置の製造方法、基板処理システムおよびプログラム | |
| JP6176776B2 (ja) | 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム | |
| JP2013187324A (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171010 |