JP2015001908A - 情報処理装置、制御回路、制御プログラム、および制御方法 - Google Patents
情報処理装置、制御回路、制御プログラム、および制御方法 Download PDFInfo
- Publication number
- JP2015001908A JP2015001908A JP2013127016A JP2013127016A JP2015001908A JP 2015001908 A JP2015001908 A JP 2015001908A JP 2013127016 A JP2013127016 A JP 2013127016A JP 2013127016 A JP2013127016 A JP 2013127016A JP 2015001908 A JP2015001908 A JP 2015001908A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- physical
- physical address
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
上述したように、NANDコントローラ6aは、複数の物理ページを有するNANDデバイス7a〜10aと、NANDデバイス7a〜10aを制御するNANDコントローラ6aを有する。ここで、NANDコントローラ6aは、論理アドレスを選択し、論理アドレスと物理アドレスとが対応付けられたアドレス変換テーブル19から、選択した論理アドレスと対応付けられた物理アドレスを取得する。
上述したように、NANDコントローラ6cは、巡回参照制御を開始してから所定の時間が経過した場合は、最後に移動判定処理の対象となった論理アドレスを記憶する。その後、NANDコントローラ6cは、巡回参照制御の再開時には、記憶した論理アドレスの次番の論理アドレスから順番に、巡回参照制御を再開する。
上述したように、NANDコントローラ6dは、物理ブロックごとに、物理ブロックに含まれる全ての物理ページにデータが書込まれたか否かを示すステータス情報が格納された管理情報テーブル20aを有する。また、NANDコントローラ6dは、選択した論理アドレスと対応付けられた物理アドレスの物理ブロックアドレスと対応するステータス情報を確認する。そして、NANDコントローラ6dは、確認したステータス情報が、物理ブロックに含まれる全ての物理ページにデータが書込まれた旨を示す場合は、選択した論理アドレスが示すデータの移動判定処理を実行する。NANDコントローラ6dは、適切なガベージコレクションを実現できるので、NANDデバイス7a〜10aの記憶領域を効率的に用いることができる。
上述したNANDコントローラ6a〜6dは、NANDデバイス7a〜10aが有する論理アドレスごとに、データを移動させるか否かを判定した。しかしながら、実施例はこれに限定されるものではない。すなわち、NANDコントローラ6a〜6dは、論理アドレスを起点としてデータの移動を行うか否かを判定するのであれば、任意の単位でデータの移動を行うか否かを判定することができる。例えば、NANDコントローラ6a〜6dは、複数の論理アドレスが示すデータをひとまとめにして、巡回参照制御や移動制御を行ってもよい。
上述した巡回参照制御部17は、アドレス変換テーブル19と管理情報テーブル20との全エントリの読出しを行った。しかし、実施例はこれに限定されるものではない。例えば、巡回参照制御部17は、論理アドレスを1つ生成し、リクエスト調停部13、テーブル制御部14を介して、生成した論理アドレスと対応付けられた物理アドレスを取得する。そして、巡回参照制御部17は、取得した物理アドレスから物理ブロックアドレスを抽出し、リクエスト調停部13、テーブル制御部14を介して、抽出した物理ブロックアドレスと対応付けられたタイムスタンプとページバリッドとを取得する。その後、巡回参照制御部17は、取得したタイムスタンプとページバリッドとを用いて、データの移動を判定する。
上述したNANDコントローラ6a〜6dの機能構成は、あくまで一例であり、NANDコントローラ6a〜6dとして同様の処理を実行できるのであれば、任意の構成を採用することができる。例えば、NANDコントローラ6aは、巡回参照制御部17とデータ移動制御部18との機能を有する移動制御部を有してもよい。
上述したNANDコントローラ6a〜6dは、リクエスタインターフェース部12から受信する読出し要求や書込み要求を優先して実行した。しかし、実施例はこれに限定されるものではなく、NANDコントローラ6a〜6dは、NANDデバイス7a〜10aの各セルの寿命が平準化するように、各リクエストの調停を行ってもよい。
上述したテーブル制御部14は、データが格納されていない予備ブロックをデータの移動先とした。しかしながら、実施例はこれに限定されるものではない。例えば、テーブル制御部14は、データが格納されていないブロックのうち、最も余命が長いブロックを識別する。そして、テーブル制御部14は、識別したブロックを示す物理ブロックアドレスをリクエスト調停部13に通知してもよい。かかる処理を実行した場合は、NANDコントローラ6a〜6dは、NANDデバイス7a〜10aが有する各ブロックのセルの劣化を平準化し、寿命を使いきることができる。
上述したNANDコントローラ6a〜6dは、移動判定の対象となるデータが格納された物理ブロックのタイムスタンプが所定の閾値よりも古い場合、または、物理ブロック内の有効データの数が所定の閾値よりも少ない場合は、データの移動を行った。しかしながら、実施例はこれに限定されるものではない。すなわち、NANDコントローラ6a〜6dは、任意の情報、または、任意の条件を用いて、データの移動を判定してよい。例えば、NANDコントローラ6a〜6dは、NANDでバス7a〜10aの空き容量が少なく、かつ、物理ブロック内の有効データの数が所定の閾値よりも少ない場合は、データの移動を行ってもよい。
上述したNANDコントローラ6a〜6dは、ガベージコレクションを目的とする巡回参照制御とウェアレベリングを目的とする巡回参照制御を区別し、それぞれの条件で物理ページを移動処理の対象とするかを判定した。しかしながら、実施例はこれに限定されるものではない。例えば、上述したNANDコントローラ6a〜6dは、所定の時間が経過した場合やソフトウェアからの指示を受けた場合にガベージコレクションとウェアレベリングを同時に実行する巡回参照制御を行い、任意のタイミングで、ガベージコレクションのみを目的とする巡回参照制御を行ってもよい。また、ガベージコレクションとウェアレベリングを同時に実行する巡回参照制御を行っている最中に、任意の制御手段から、巡回参照制御の実行を指示された場合に、ガベージコレクションのみを目的とする巡回参照制御に切り替える制御を行ってもよい。
上記の実施例で説明したNANDコントローラ6a〜6dが発揮する機能は、予め用意された制御プログラムをNANDコントローラ内の演算処理装置が実行することで実現してもよい。そこで、以下では、図20を用いて、上記のNANDコントローラ6aと同様の機能を有する制御プログラムを実行するコンピュータの一例について説明する。
2a、2b メモリ
3a、3b、40 CPU
4 I/Oハブ
5a、5b SSD
6a〜6e NANDコントローラ
7a〜10a、7b〜10b NANDデバイス
11 テーブル記憶部
12 リクエスタインターフェース部
13、32 リクエスト調停部
14、31 テーブル制御部
15 デバイスアクセス制御部
16 タイマ
17、33 巡回参照制御部
18、34 データ移動制御部
19 アドレス変換テーブル
20 管理情報テーブル
21 巡回済対象記憶部
30 制御プログラム
Claims (10)
- 複数の記憶領域を有する記憶装置と、
前記記憶装置に格納されるデータを識別する論理アドレスの中から、いずれかの論理アドレスを選択する選択部と、
前記記憶装置に格納されるデータを識別する論理アドレスと前記データが格納された記憶領域を識別する物理アドレスとが対応付けて格納された変換テーブルから、前記選択部が選択した論理アドレスに対応付けられた物理アドレスを取得する取得部と、
所定の条件を用いて、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを移動させるか否かを判定する判定部と、
前記判定部が、前記データを移動させると判定した場合は、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを、他の記憶領域に移動させる移動部と、
前記変換テーブルに格納された物理アドレスのうち、前記選択部が選択した論理アドレスに対応付けられた物理アドレスを、前記他の記憶領域を示す物理アドレスに更新する更新部と
を有することを特徴とする情報処理装置。 - 前記選択部は、前記記憶装置に格納された全てのデータの論理アドレスを番号順に選択することを特徴とする請求項1に記載の情報処理装置。
- 前記選択部は、論理アドレスを番号順に選択する処理を開始してから所定の時間が経過した場合は、最後に選択した論理アドレスを保持して前記処理を中断し、前記処理を再開する場合は、保持した論理アドレスの次番の論理アドレスから番号順に論理アドレスを選択することを特徴とする請求項2に記載の情報処理装置。
- 前記選択部は、前記記憶装置に格納されたデータの論理アドレスを複数のグループに分割し、前記グループごとに、当該グループに含まれる論理アドレスを番号順に選択する処理を実行することを特徴とする請求項1〜3のいずれか1つに記載の情報処理装置。
- 前記判定部は、複数の記憶領域を含むブロックごとに、前記ブロックに含まれる全ての記憶領域にデータが書込まれたか否かを示す状態情報を記憶する状態管理テーブルから、前記取得部が取得した物理アドレスが示す記憶領域を含むブロックの状態情報を参照し、参照した状態情報が前記ブロックに含まれる全ての記憶領域にデータが書込まれた旨を示す場合は、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを他の記憶領域に移動させると判定することを特徴とする請求項1〜4のいずれか1つに記載の情報処理装置。
- 前記判定部は、複数の記憶領域を含むブロックごとにデータが書込まれた時刻を示す時刻情報が格納された時刻管理テーブルから、前記取得部が取得した物理アドレスが示す記憶領域を含むブロックの時刻情報を参照し、参照した時刻情報が示す時刻と現在の時刻との差が所定の閾値よりも大きい場合は、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを他の記憶領域に移動させると判定することを特徴とする請求項1〜5のいずれか1つに記載の情報処理装置。
- 前記判定部は、複数の記憶領域を含むブロックごとに有効なデータの数を示す有効情報が格納された有効管理テーブルから、前記取得部が取得した物理アドレスが示す記憶領域を含むブロックの有効情報を参照し、参照した有効情報が示す有効なデータの数が所定の閾値よりも多い場合は、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを他の記憶領域に移動させると判定することを特徴とする請求項1〜6のいずれか1つに記載の情報処理装置。
- 複数の記憶領域を有する記憶装置に格納されるデータを識別する論理アドレスの中から、いずれかの論理アドレスを選択する選択部と、
前記記憶装置に格納されるデータを識別する論理アドレスと前記データが格納された記憶領域を識別する物理アドレスとが対応付けて格納された変換テーブルから、前記選択部が選択した論理アドレスに対応付けられた物理アドレスを取得する取得部と、
所定の条件を用いて、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを移動させるか否かを判定する判定部と、
前記判定部が、前記データを移動させると判定した場合は、前記取得部が取得した物理アドレスが示す記憶領域に格納されたデータを、他の記憶領域に移動させる移動部と、
前記変換テーブルに格納された物理アドレスのうち、前記選択部が選択した論理アドレスに対応付けられた物理アドレスを、前記他の記憶領域を示す物理アドレスに更新する更新部と
を有することを特徴とする制御回路。 - コンピュータに、
複数の記憶領域を有する記憶装置に格納されるデータを識別する論理アドレスの中から、いずれかの論理アドレスを選択し、
前記記憶装置に格納されるデータを識別する論理アドレスと前記データが格納された記憶領域を識別する物理アドレスとが対応付けて格納された変換テーブルから、選択した前記論理アドレスに対応付けられた物理アドレスを取得し、
所定の条件を用いて、取得した前記物理アドレスが示す記憶領域に格納されたデータを移動させるか否かを判定し、
前記データを移動させると判定した場合は、取得した前記物理アドレスが示す記憶領域に格納されたデータを、他の記憶領域に移動させ、
前記変換テーブルに格納された物理アドレスのうち、選択した前記論理アドレスに対応付けられた物理アドレスを、前記他の記憶領域を示す物理アドレスに更新する
処理を実行させることを特徴とする制御プログラム。 - 情報処理装置が、
複数の記憶領域を有する記憶装置に格納されるデータを識別する論理アドレスの中から、いずれかの論理アドレスを選択し、
前記記憶装置に格納されるデータを識別する論理アドレスと前記データが格納された記憶領域を識別する物理アドレスとが対応付けて格納された変換テーブルから、選択した前記論理アドレスに対応付けられた物理アドレスを取得し、
所定の条件を用いて、取得した前記物理アドレスが示す記憶領域に格納されたデータを移動させるか否かを判定し、
前記データを移動させると判定した場合は、取得した前記物理アドレスが示す記憶領域に格納されたデータを、他の記憶領域に移動させ、
前記変換テーブルに格納された物理アドレスのうち、選択した前記論理アドレスに対応付けられた物理アドレスを、前記他の記憶領域を示す物理アドレスに更新する
処理を実行することを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127016A JP2015001908A (ja) | 2013-06-17 | 2013-06-17 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
EP14169975.1A EP2816483A1 (en) | 2013-06-17 | 2014-05-27 | Information processing apparatus, control circuit, and control method |
US14/289,680 US20140372675A1 (en) | 2013-06-17 | 2014-05-29 | Information processing apparatus, control circuit, and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127016A JP2015001908A (ja) | 2013-06-17 | 2013-06-17 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015001908A true JP2015001908A (ja) | 2015-01-05 |
Family
ID=51062634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013127016A Pending JP2015001908A (ja) | 2013-06-17 | 2013-06-17 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140372675A1 (ja) |
EP (1) | EP2816483A1 (ja) |
JP (1) | JP2015001908A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110908594A (zh) * | 2018-09-18 | 2020-03-24 | 爱思开海力士有限公司 | 存储器***的操作方法和存储器*** |
JPWO2021033681A1 (ja) * | 2019-08-20 | 2021-02-25 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10063638B2 (en) | 2013-06-26 | 2018-08-28 | Cnex Labs, Inc. | NVM express controller for remote access of memory and I/O over ethernet-type networks |
US9430412B2 (en) | 2013-06-26 | 2016-08-30 | Cnex Labs, Inc. | NVM express controller for remote access of memory and I/O over Ethernet-type networks |
US9785355B2 (en) * | 2013-06-26 | 2017-10-10 | Cnex Labs, Inc. | NVM express controller for remote access of memory and I/O over ethernet-type networks |
US9785356B2 (en) | 2013-06-26 | 2017-10-10 | Cnex Labs, Inc. | NVM express controller for remote access of memory and I/O over ethernet-type networks |
KR20160104389A (ko) * | 2015-02-26 | 2016-09-05 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
TWI563509B (en) * | 2015-07-07 | 2016-12-21 | Phison Electronics Corp | Wear leveling method, memory storage device and memory control circuit unit |
CN106354651B (zh) * | 2015-07-14 | 2020-05-26 | 群联电子股份有限公司 | 平均磨损方法、存储器控制电路单元及存储器储存装置 |
US20170177225A1 (en) * | 2015-12-21 | 2017-06-22 | Nimble Storage, Inc. | Mid-level controllers for performing flash management on solid state drives |
JP2019057172A (ja) * | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
KR20190091035A (ko) * | 2018-01-26 | 2019-08-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20190108788A (ko) * | 2018-03-15 | 2019-09-25 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
TWI718492B (zh) * | 2019-03-12 | 2021-02-11 | 群聯電子股份有限公司 | 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元 |
CN111723022B (zh) * | 2019-03-20 | 2024-07-02 | 群联电子股份有限公司 | 数据存储方法、存储器存储装置及存储器控制电路单元 |
US11288007B2 (en) * | 2019-05-16 | 2022-03-29 | Western Digital Technologies, Inc. | Virtual physical erase of a memory of a data storage device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060018227A1 (en) * | 2004-07-23 | 2006-01-26 | Isamu Nakajima | Controller, data memory system, data rewriting method, and computer program product |
JP2008146341A (ja) * | 2006-12-08 | 2008-06-26 | Sharp Corp | 不揮発性半導体記憶装置及びその処理方法 |
US20080320212A1 (en) * | 2007-06-22 | 2008-12-25 | Kabushiki Kaisha Toshiba | Control device and control method of nonvolatile memory and storage device |
US20100287330A1 (en) * | 2009-05-06 | 2010-11-11 | A-Data Technology Co., Ltd. | Method for writing data into flash memory |
US20110202578A1 (en) * | 2010-02-16 | 2011-08-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20120072644A1 (en) * | 2010-09-22 | 2012-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory controlling device |
JP2012141946A (ja) * | 2010-12-16 | 2012-07-26 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101185617B1 (ko) * | 2006-04-04 | 2012-09-24 | 삼성전자주식회사 | 외부 메모리의 부하를 줄일 수 있는 웨어 레벨링 기법에의한 플래시 파일 시스템의 동작 방법 |
WO2009072104A2 (en) * | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
JP5198245B2 (ja) | 2008-12-27 | 2013-05-15 | 株式会社東芝 | メモリシステム |
CN101930404B (zh) * | 2010-08-27 | 2012-11-21 | 威盛电子股份有限公司 | 存储装置及其操作方法 |
WO2012051600A2 (en) * | 2010-10-15 | 2012-04-19 | Kyquang Son | File system-aware solid-state storage management system |
-
2013
- 2013-06-17 JP JP2013127016A patent/JP2015001908A/ja active Pending
-
2014
- 2014-05-27 EP EP14169975.1A patent/EP2816483A1/en not_active Withdrawn
- 2014-05-29 US US14/289,680 patent/US20140372675A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060018227A1 (en) * | 2004-07-23 | 2006-01-26 | Isamu Nakajima | Controller, data memory system, data rewriting method, and computer program product |
JP2008146341A (ja) * | 2006-12-08 | 2008-06-26 | Sharp Corp | 不揮発性半導体記憶装置及びその処理方法 |
US20080320212A1 (en) * | 2007-06-22 | 2008-12-25 | Kabushiki Kaisha Toshiba | Control device and control method of nonvolatile memory and storage device |
US20100287330A1 (en) * | 2009-05-06 | 2010-11-11 | A-Data Technology Co., Ltd. | Method for writing data into flash memory |
US20110202578A1 (en) * | 2010-02-16 | 2011-08-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2011192260A (ja) * | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
US20120072644A1 (en) * | 2010-09-22 | 2012-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory controlling device |
JP2012068863A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶制御装置 |
JP2012141946A (ja) * | 2010-12-16 | 2012-07-26 | Toshiba Corp | 半導体記憶装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110908594A (zh) * | 2018-09-18 | 2020-03-24 | 爱思开海力士有限公司 | 存储器***的操作方法和存储器*** |
KR20200032527A (ko) * | 2018-09-18 | 2020-03-26 | 에스케이하이닉스 주식회사 | 메모리 시스템의 동작 방법 및 메모리 시스템 |
CN110908594B (zh) * | 2018-09-18 | 2023-08-25 | 爱思开海力士有限公司 | 存储器***的操作方法和存储器*** |
KR102585883B1 (ko) * | 2018-09-18 | 2023-10-10 | 에스케이하이닉스 주식회사 | 메모리 시스템의 동작 방법 및 메모리 시스템 |
JPWO2021033681A1 (ja) * | 2019-08-20 | 2021-02-25 | ||
WO2021033681A1 (ja) * | 2019-08-20 | 2021-02-25 | 株式会社ソニー・インタラクティブエンタテインメント | ストレージ管理装置、ストレージの管理方法およびプログラム |
JP7232921B2 (ja) | 2019-08-20 | 2023-03-03 | 株式会社ソニー・インタラクティブエンタテインメント | ストレージ管理装置、ストレージの管理方法およびプログラム |
US12019886B2 (en) | 2019-08-20 | 2024-06-25 | Sony Interactive Entertainment Inc. | Storage management apparatus, storage management method, and program |
Also Published As
Publication number | Publication date |
---|---|
EP2816483A1 (en) | 2014-12-24 |
US20140372675A1 (en) | 2014-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015001908A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US11579773B2 (en) | Memory system and method of controlling memory system | |
CN106874211B (zh) | 存储器***及非易失性存储器的控制方法 | |
JP6414852B2 (ja) | メモリシステムおよび制御方法 | |
US8914570B2 (en) | Selective write-once-memory encoding in a flash based disk cache memory | |
JP6167646B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
JP2015001909A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US8825946B2 (en) | Memory system and data writing method | |
JP2013191174A (ja) | 半導体記憶装置およびプログラム | |
JP6102515B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
JP2017084338A (ja) | フラッシュメモリのフラッシングを改善する方法およびシステム | |
JP6179355B2 (ja) | 情報処理装置、データ転送制御方法及びデータ転送制御プログラム | |
JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP5967307B2 (ja) | 情報処理装置、制御回路、制御プログラム、及び制御方法 | |
JP5967308B2 (ja) | 情報処理装置、制御回路、制御プログラム、及び制御方法 | |
JP5452735B2 (ja) | メモリコントローラ及びメモリアクセス方法 | |
CN111480151A (zh) | 将高速缓存线从共用存储器页面冲洗到存储器 | |
JP6132010B2 (ja) | 制御装置、制御プログラム、および制御方法 | |
JP5253471B2 (ja) | メモリコントローラ | |
JP2019045974A (ja) | 情報処理装置、情報処理プログラム及び情報処理方法 | |
JP6552701B2 (ja) | メモリシステムおよび制御方法 | |
JP6028866B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
CN117785055A (zh) | 垃圾回收方法、闪存设备控制器及闪存设备 | |
JP2009301491A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170808 |