JP2014522130A - 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア - Google Patents

複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア Download PDF

Info

Publication number
JP2014522130A
JP2014522130A JP2014525991A JP2014525991A JP2014522130A JP 2014522130 A JP2014522130 A JP 2014522130A JP 2014525991 A JP2014525991 A JP 2014525991A JP 2014525991 A JP2014525991 A JP 2014525991A JP 2014522130 A JP2014522130 A JP 2014522130A
Authority
JP
Japan
Prior art keywords
pad
carrier
lower layer
body portion
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014525991A
Other languages
English (en)
Inventor
イー． ログレン、フィリップ
Original Assignee
エオプレックス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エオプレックス リミテッド filed Critical エオプレックス リミテッド
Publication of JP2014522130A publication Critical patent/JP2014522130A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【解決手段】 リードキャリアは、製造中、半導体装置の支持を提供する。前記リードキャリアは、複数のパッケージサイトを有する一時支持部材を含む。各サイトは、端子パッドに囲まれたダイ取り付けパッドを含む。前記パッドは、下層部と本体部分とを含む複数の材料で形成される。また、前記本体部分の上に上層部を設けることもできる。前記ダイパッド上にはチップが実装され、ワイヤーボンドが前記チップから前記端子パッドへ延長する。これらの部品は、すべてモールド化合物内に封入される。前記本体部分は、前記パッドを配置する予定の位置に金属粉末および懸濁媒体のマトリックスを提供することにより形成されることが好ましい。前記懸濁媒体を分散させ、前記金属粉末を焼結して前記本体部分を形成するため、熱が加えられる。封入後は、前記一時支持部材を剥離し、前記パッケージサイトを互いから単離することができる。
【選択図】 なし

Description

以下の発明は、電気システム内の集積回路チップの効果的な相互接続のため前記集積回路チップに使用するリードキャリア（ｌｅａｄ ｃａｒｒｉｅｒ）パッケージに関する。より具体的にいうと、本発明は、前記集積回路との組み合わせ、ワイヤーボンドの取り付け、および非導電材料内への封入の前およびその間、電子システム基板、例えばプリント基板上で使用する個別パッケージへの単離前に、共通のアセンブリ内で複数のパッケージサイトのアレイとして製造されるリードフレームおよび他のリードキャリアに関する。
より小さく高性能の携帯型電子システムを今日の半導体のより高い集積レベルと組み合わせる需要は、入出力端子をより多く備えたより小さい半導体パッケージへのニーズに拍車をかけている。それと同時に、家庭用電気機械器具（家庭用電化製品）システムの全構成要素にもコスト削減の容赦ない圧力がかかっている。クワッド・フラット・ノー・リード（ｑｕａｄ ｆｌａｔ ｎｏ ｌｅａｄ：ＱＦＮ）半導体パッケージ群は、最も小さく最も費用効果の高い半導体パッケージタイプの１つであるが、従来の技術および材料で製作する場合には著しい限界がある。例えば、ＱＦＮ技術では、サポートできるＩ／Ｏ端子数および電気性能が限られてしまう。
ＱＦＮパッケージＰ（図５〜７）は、銅シートからエッチングされたエリアアレイ・リードフレーム１（図１および２）上に従来どおり組み立てられる。リードフレーム１には、数十から数千のパッケージサイトを含めることができ、その各々は、ダイ取り付けパッド２（図１、２、および５〜７）が１若しくはそれ以上の列のワイヤーボンドパッド４（図２および５〜７）に囲まれたものから成る。これらのパッケージＰ構成要素は、すべて銅片により共通のフレーム１に取り付けられて、残りの前記リードフレーム１に対する当該パッケージＰ構成要素の位置を保ち、全構成要素との電気接続をもたらして、ボンディングおよびはんだ付け表面のめっきを容易にする。
これらの接続された構造は、一般にタイバー（ｔｉｅ ｂａｒ）３（図１、２、および５〜７）として知られており、前記リードフレーム１の全構成要素をまとめて短絡させる。そのため、これらすべてのタイバー３は、前記リードフレーム１から個別パッケージＰをシンギュレーション（ダイシング）する間、各パッケージＰサイトを取り囲む共通の短絡構造６（図１および２）から切り離すことで、各ダイ取り付けパッド２およびワイヤーボンドパッド４を電気的に絶縁できるよう設計しなければならない。通常、前記タイバー３の前記リードフレーム１との電気接続を切断しやすくする設計では、最終パッケージＰのフットプリントすぐ外側で各パッケージＰサイトを取り囲む前記銅短絡構造６に前記タイバー３を接続する（図１および２）。この短絡構造６は、前記シンギュレーション工程中、（図２の線Ｘに沿って）切り離され、前記タイバー３が前記パッケージＰの縁部で露出した状態にする。
前記ＱＦＮリードフレーム１では、半導体ダイの固定を容易にする前記パッケージＰの一部、例えば当該パッケージＰ内の集積回路チップ７（図５〜７）と、ワイヤーボンド８（図５および６）を通じて前記集積回路７に接続可能な端子とが提供される。前記端子は、前記ワイヤーボンドパッド４の形態であり、前記ワイヤーボンド８面の反対側にある面のはんだ接合部５（図５〜７）を通じて、前記電子システム基板（例えば、プリント基板）に接続する手段も提供する。
前記パッケージＰの構成要素が、すべて金属構造により前記リードフレーム１に接続されなければならないという要件は、いかなる所与のパッケージＰについても外形に実装できるリードの数を著しく制限する。例えば、ワイヤーボンドパッド４は、前記ダイ取り付けパッド２を取り囲む複数の列で設けることができ、その場合、各列は、前記ダイ取り付けパッド２から異なる距離だけ離れて位置する。最外列のワイヤーボンドパッド４より内側のどのワイヤーボンドパッド４についても、構造を接続する前記タイバー３は、（線Ｘに沿った）前記パッケージＰ絶縁部より外側の共通の短絡構造６まで延長できるよう、外側の列の前記パッド４間で配線処理しなければならない。これらタイバー３の最小スケールでは、隣接しあう２つのパッド４間に１本だけタイバー３を配線できるようになっている。そのため、標準的なＱＦＮリードフレーム１では、パッド４は２列しか実装できない。ダイサイズとリード数のこの現関係により、標準的なＱＦＮパッケージにおける端子数は約１００までと制限されており、パッケージＰの大半では端子数が約６０を超えない。この限界のため、ＱＦＮパッケージングは、より小型でコストが低いＱＦＮ技術の有益性を享受するであろう多種のダイで使用不可能となっている。
従来のＱＦＮ技術は非常に費用効果が高いが、さらにコストを削減する機会はまだ残されている。前記集積回路チップ７を、ワイヤーボンド８で外側のリード線ボンドパッド４に取り付けて接続した後、複数のパッケージＰの集まりである前記リードフレーム１は、エポキシモールド化合物９（図６および７）により、例えばトランスファー成形工程で完全に封入される。前記リードフレーム１はおおむね正面から裏面へ開いた構造であるため、組み立て工程前に耐高温性テープ（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｔａｐｅ）Ｔの層が前記リードフレーム１の裏面に適用され、成形中に各パッケージＰの裏平面が画成される。このテープＴは、高温のボンディングおよび成形工程にも悪影響を受けない耐性を必要とするため、比較的高価である。前記テープＴを適用する工程、当該テープＴを除去する工程、および接着剤残留物を除去する工程により、各リードフレーム１を処理するコストは大幅にかさむ。
前記リードフレーム１から個別パッケージＰをシンギュレートする最も一般的な方法は、（図２の線Ｘに沿った）ソーイング（ｓａｗｉｎｇ）である。そのソーで前記エポキシモールド化合物９を切断するだけでなく、前記パッケージＰ外郭のすぐ外側にある前記短絡構造６もすべて除去しなければならないため、この工程は、モールド化合物９だけを切断する場合より著しく時間がかかり、ブレードの耐用期間も著しく短い。前記短絡構造６は、このシンギュレーション工程まで除去されないことから、ダイもシンギュレーション後まで試験できない。何千もの小型パッケージＰを扱い、その各々が正しい向きでテスターに提示されるようにするのは、各パッセージＰが既知の位置にあるストリップ全体を試験できる場合よりはるかにコスト高である。
リードフレーム１ベースの工程は、パンチシンギュレーションとして知られており、ソーシンギュレーションに伴う問題にある程度対処し、リードフレーム１ストリップとしての試験を可能にするが、ソーシンギュレーションするリードフレーム１と比べるとリードフレーム１の利用を５０パーセント未満に減らすため、コストを大幅に増大させてしまう。また、パンチシンギュレーションでは、基本的なリードフレーム設計ごとに専用のモールドを設ける必要が生じてしまう。ソーシンギュレーション用に設計された標準的なリードフレーム１では、同じ寸法の全リードフレーム１に単一のモールドキャップを使用する。
ソーシンギュレートするパッケージＰでもパンチシンギュレートするパッケージＰでも、前記タイバー３は完成したパッケージＰに残され、除去できない静電容量性および誘導性双方の寄生成分となってしまう。これら不要な金属片は、完成した前記パッケージＰの性能に著しく影響を及ぼし、多くの高性能集積回路チップ７および用途におけるＱＦＮパッケージＰの使用を妨げている。さらに、潜在的にかなり価値のあるこの不要金属のコストは無視できない場合があり、ＱＦＮ工程では無駄なものとなっている。
ＱＦＮタイプの基板については、エッチングしたリードフレームの限界を取り払うためいくつかの概念が考案されている。その１つが、犠牲キャリア上に電気めっきでパッケージ構成要素のアレイを積層する工程である。前記キャリアは、まずめっきレジストでパターン化され、また通常ステンレス鋼であり、付着度を高めるため、わずかにエッチングされる。次いでストリップが金およびパラジウムでめっきされて、付着・障害層（ａｄｈｅｓｉｏｎ／ｂａｒｒｉｅｒ ｌａｙｅｒ）が生成されたのち、約６０ミクロンの厚さでＮｉがめっきされる。Ｎｉバンプの上部は、ワイヤーボンディングを容易にするため電気めっきされるＡｇの層で仕上げられる。前記ストリップが組み立てられ、成形されると、そのキャリアストリップが剥離されて、パッケージ化されたダイのシートを残し、これはシートのまま試験可能で、従来のリードフレームより高い率および収率でシンギュレートすることができる。この電気めっきアプローチでは、パッケージ内の接続用金属構造に伴うすべての問題が排除され、非常に微細な形状を実現できる。ただし、このめっき工程では、標準的なエッチングしたリードフレームと比べ、ストリップが非常に高価になってしまう。このアプローチは、Ｆｕｋｕｔｏｍｉらによる米国特許第７，１８７，０７２号に説明されている。
もう１つのアプローチは、リードフレームをエッチングする工程の変更形態で、正面側のパターンがリードフレームの厚さの約半分までエッチングされ、リードフレームストリップの裏面は、成形工程が完了するまで元の状態で残される。成形が完了すると、前記裏面パターンが印刷され、前記リードフレームがエッチングされて、ワイヤーボンドパッドおよびダイパドルの裏面部分を除き、すべての金属が除去される。この二重エッチング工程では、パッケージ内の接続用金属構造に伴うすべての問題が排除される。二重エッチングしたリードフレームにかかるコストは、電気めっきバージョンより少ないが、標準的なエッチングしたリードフレームよりはまだ高価であり、そのエッチングおよびめっき工程は環境上望ましくない。
リードフレームをパッケージ化した集積回路の故障モードの１つは、特にパッケージが衝撃荷重を受けると（例えば、そのパッケージを内部に実装した電子装置が落下して硬い表面に当たった場合）、ワイヤーボンドパッド４が結合先のワイヤーボンド８から切り離されてしまうことである。前記ワイヤーボンドパッド４は、プリント基板または他の電子システム基板に実装された状態で維持可能であるが、周囲のエポキシモールド化合物からはわずかに分離されているため、当該ワイヤーボンドパッド４から前記ワイヤーボンド８が切断されるのを許してしまう。そのため、特に衝撃荷重が生じる場合、パッケージ全体において前記ワイヤーボンドパッド４をより適切に保持するリードキャリアパッケージがさらに必要とされている。
当該技術分野で知られ、Ｅｏｐｌｅｘ，Ｉｎｃ．（米国カリフォルニア州Ｒｅｄｗｏｏｄ Ｃｉｔｙ）により開発された別のリードキャリアは、印刷成形されたパッケージ構成要素を伴うリードキャリアとして知られ、米国特許出願第１３／１３５，２１０号の対象であり、この参照によりその全体が本明細書に組み込まれる。印刷成形された構成要素を伴うこのリードキャリアには、マルチパッケージ・リードキャリアの形態でパッケージサイトのアレイが別個に設けられている（例えば、このリードキャリアの一形態を一般的に図示した図３および４を参照）。焼結材料は、通常、銀粉末として開始し、耐高温性材料、例えばステンレス鋼で形成した一時層上に配置される。前記一時層を形成するステンレス鋼または他の材料は、焼結温度まで加熱される間、前記焼結材料を支持する。
前記焼結材料は、別個の構造で、好ましくは（前記一時層を経由する以外は）互いに電気的に絶縁され、ダイ取り付けパッドおよび端子パッドの形態で、前記一時層上に設置される。各ダイ取り付けパッドは、１若しくはそれ以上の端子パッドに取り囲まれる。各ダイ取り付けパッドは、その上に支持された集積回路または他の半導体装置を有するよう構成される。ワイヤーボンドは、前記ダイ取り付けパッド上の前記集積回路から、各ダイ取り付けパッドを取り囲む前記別個の端子パッドへと配線処理される（例えば、図８を参照）。次に、モールド化合物が適用されて前記ダイ取り付けパッド、集積回路、端子パッド、およびワイヤーボンドを封入する（例えば、図９および１０を参照）。前記ダイ取り付けパッドおよび端子パッドの底面部分を画成する表面実装接合部のみ、前記一時層に隣接するため、封入されずに残る（図１０）。
前記リードキャリアの前記モールド化合物が硬化すると、前記一時層を前記リードキャリアの残りの部分から剥離でき、個々のダイ取り付けパッドとそれに伴う集積回路、端子パッド、およびワイヤーボンドがすべて共通のモールド化合物内に埋め込まれた複数のパッケージサイトが残される。次いで前記個々のパッケージサイトは、当該パッケージサイト間の境界を切断して互いから切断し、電子システム基板または他の支持体への表面実装接合部で表面実装できる。
前記リードキャリアのパッケージサイトと、そのパッケージサイト内の個別パッドとは、前記一時層経由を除き、それぞれ互いから電気的に絶縁されるため、それらの個別パッドは、前記一時層上にある間、電気的連続性について試験できる。前記一時層の除去後は、個別パッケージへのシンギュレーション前に、種々の電気的性能特性を試験することができる。さらに、そのようなパッケージは、隣接したパッケージから分離した後、ＱＦＮパッケージまたは他の試験機器で利用される公知の試験機器を利用して前記リードキャリア上で試験できる。
また、前記リードキャリアの各パッドは、前記ダイ取り付けパッドおよび前記端子パッドを含め、その外周に沿って、前記モールド化合物と若干機械的に係合するよう構成された縁部を有することが好ましい。特に、これらの端部は、張り出した態様でテーパーをかけ、または張り出した態様で段差を設け、あるいは底部から離間された各端部の少なくとも一部が各端部の底部に近い部分より横方向へ延出するよう構成できる。それにより、前記モールド化合物は、硬化すると前記パッドを強固に固定する。このように、前記パッドは、特に前記一時層が剥離されたとき、前記ワイヤーボンドからの分離に抗し、あるいは前記モールド化合物から分離されることに抗し、当該パッケージ全体を単一体パッケージとして保つ。
本発明では、リードキャリアが、マルチパッケージ・リードキャリアの形態で別個のパッケージサイトのアレイを備えている。各パッケージサイトは、少なくとも１つのダイ取り付けパッドおよび少なくとも１つの端子パッドを含むが、通常は、各ダイ取り付けパッドを取り囲む複数列の複数の端子パッドを含む。前記パッドは、前記半導体組み立て工程の要件に適合した材料、例えば鋼または鋼合金またはステンレス鋼で形成された一時支持層に固定される。
前記ダイ取り付けパッドおよび端子パッドは、まず、半導体ダイ取り付け、金または銅のサーモソニック（超音波熱圧着）ボンディング、およびＳＭＴ（表面実装技術。ｓｕｒｆａｃｅ ｍｏｕｎｔ ｔｅｃｈｎｏｌｏｇｙ）はんだ付けの従来工程に適合した導電性の高い金属で下層部を設けることにより前記一時支持層に固定される。さらに、前記ダイ取り付けパッドおよび前記端子パッドの本体部分は、前記下層部の上に、好ましくは金属粉末および懸濁媒体から成る懸濁剤として配置され、配置後、前記懸濁媒体を分解および分散する上で十分高い温度まで前記懸濁剤が加熱されると、前記金属粉末が焼結して高密度の塊になり前記本体部分を形成する。前記本体部分は、前記粉末および懸濁媒体が前記一時支持部材上に配置されたとき有していた形状をほぼ予測可能に保つ。
前記ダイ取り付けパッドおよび前記端子パッドを形成する金属の、前記一時支持部材に対する付着は、前記下層部を形成する材料の組成物を選択して十分な付着度をもたらし半導体組み立て工程中に前記パッドの損傷または分離を防ぐことにより、慎重に制御される。また、前記ダイ取り付けパッド上に集積回路または他の半導体が実装され、この半導体をワイヤーボンドが前記端子パッドに接合し、前記半導体、ワイヤーボンド、およびパッドがエポキシモールド化合物内に封入されて、前記複数のパッケージサイトが組み立てられた後、前記一時支持層を剥離できるようにするため、前記付着度は十分低いことが望ましい。その結果得られるパッケージサイトは、結果的に得られる前記パッド、集積回路、およびワイヤーが未損傷で前記エポキシモールド化合物内に埋め込まれたもので形成され、前記ダイ取り付けパッドおよび端子パッドの下面は、例えば当該パッケージサイトを互いからシンギュレーションする前後の試験のため、またＳＭＴ手順などを使った実装のため、露出している。
任意選択的な第３の層は、前記本体部分の上に設けられることが好ましい。この第３の層は、金線または銅線をサーモソニック・ワイヤーボンディングしやすい材料で形成される。この第３の層は、任意選択的に前記ダイ取り付けパッドの前記本体部分の上面にも設けることができる。前記ダイ取り付けパッドおよび端子パッドの前記本体部分は、前記パッドの前記下層部および任意の上層部の厚さより１０〜１００倍厚いことが好ましい。これにより、設けられるパッドは複数材料からなり、その下層部は、耐腐食性などの特質用に最適化され、非常にはんだ付けしやすいため表面実装技術（ＳＭＴ）製造技術に適合し、前記一時支持層に対して適切な量の付着特性を呈する第１の材料で形成される。
各パッドの前記本体部分を形成する第２の材料は、最低限必要な導電率および機械的強度のみ、あるいは前記下層部との十分な適合性を必要とするが、一般に、コスト削減のため、特に前記本体部分が前記下層部より著しく厚いことを考慮し、前記下層部を形成する材料より希少性の低い材料から選択される。同様に、いかなる上層部も、金線または銅線のサーモソニック溶接と適合性が高いといった特性を得るため最適化された材料で形成できる。前記下層部または前記上層部を形成する材料の例としては、銀、金、白金、ニッケル、パラジウム、アルミニウム、スズ、およびこれら金属の合金などがある。前記本体部分を形成する代表的な材料としては、銅、ニッケル、鉄、およびこれら金属の合金などがある。
前記複数材料パッドを含む前記リードキャリアを製造する場合は、前記一時支持部材の上に、通常、まず仮成形材料が設けられる。そのような仮成形材料を配置する方法の１つとしては、仮成形材料を全体に設けたのち、この仮成形材料の層上にフォトエッチングマスクを配置し、当該仮成形材料に光を照射して一部を選択的に除去し、後続工程で前記パッドを形成できる位置を前記仮成形材料間に残すものなどがある。この仮成形材料の縁部には、テーパーをかけて前記パッドの縁部用にかみ合わせ構造を設けることが好ましく、前記テーパーは、やや連続的なテーパーまたは段差を設けた形状のどちらかにでき、あるいは後に供給される封入用材料とのかみ合わせ形態を有するようにもできる。
次の工程では、前記下層部材料の薄い層が、前記一時支持層に積層される。この下層部は、前記仮成形材料の残留部分間のパッド位置に加えて、前記仮成形材料の側面にも積層されることが好ましいが、前記仮成形材料の上面には積層されないことが好ましい。この下層部を提供する方法の１つは、電気めっきであってよい。次に、前記仮成形材料の残留部分間の位置を充填して前記パッドの前記本体部分を設ける態様で、前記金属粉末および懸濁媒体の組み合わせを前記一時支持部材上に配置することにより、残りのパッド部分が形成される。この材料は、例えばシルクスクリーン工程を使って適用することにより前記残された仮成形材料間の空隙を充填するペーストの形態であれば、流動性のものであってよい。前記上層部は、付加的な電気めっき工程により、端子パッドおよび／またはダイ取り付けパッドの前記本体部分を覆って、任意選択的に設けることができる。
次いで、前記懸濁媒体を分解して除去し、かつ、前記本体部分を形成する前記金属粉末を焼結して固体塊にするため、熱が加えられる。この熱で、同時に前記仮成形材料も除去できる。次に、集積回路または他の半導体を前記ダイ取り付けパッド上に表面実装でき、例えばサーモソニック・ワイヤーボンディング技術により、ワイヤーボンドを前記半導体と前記端子パッド間に配置できる。続けて、非導電性のエポキシ化合物での封入により、前記パッケージ全体を封入できる。
この化合物が硬化したら、前記一時支持部材を前記リードキャリアの残りの部分から剥離して、前記ダイ取り付けパッドの下面が、例えば当該リードキャリア内の種々のパッケージサイトの試験用に露出するようにできる。最後に、前記パッケージサイト間の切断などによるシンギュレーションを行って、完成したパッケージを提供することができる。前記パッドの露出した下面は、前記下層部により形成されるため、この下層部を形成する第１の材料に伴う低い腐食性および高いはんだ付け性という特性を呈する。そのため、前記パッケージは、ＳＭＴまたは他のはんだ付け技術で容易に実装でき、また腐食して将来的な実装性を損なうことなく長期保管できる。
図１は、単純化された変形形態のＱＦＮリードフレームの斜視図であり、先行技術のリードフレーム技術を例示している。 図２は、図１に示したものの細部の斜視図であり、破線は、前記リードフレームから個々のパッケージサイトを分離するための切断線を示している。 図３は、本発明に係るリードキャリアの斜視図であり、このリードキャリアは、その上に複数の別個のパッケージサイトを伴い、一時支持部材上に実装される。 図４は、図３に示したものの細部の斜視図であり、さらに集積回路チップ実装、ワイヤーボンド取り付け、およびモールド化合物内への封入を行う前の各パッケージサイトの細部を示している。 図５は、先行技術ＱＦＮパッケージの斜視図であり、集積回路チップおよびワイヤーボンドの配置を示し、破線は、当該パッケージ内の他の導電構造に対し、封入材料がいかに配置されるかを例示している。 図６は、図５と同様なものの斜視図であるが、封入用モールド化合物が配置され、この封入用モールド化合物の一部が取り除かれて、当該パッケージの内部構造が見えるようになっている。 図７は、図６と同様であるが、下から見た斜視図であり、電子システム基板上または電気システム内の他のインターフェースに当該パッケージを表面実装する上で利用できるはんだ接合部を例示している。 図８は、本発明のリードキャリア上の個々のパッケージサイトの斜視図であり、集積回路チップおよびワイヤーボンドの配置後の状態で、破線はモールド化合物の位置を例示している。 図９は、図８と同様な斜視図であるが、前記モールド化合物が配置されて、当該パッケージ内の導電構造を封入しており、前記モールド化合物の一部が取り除かれて、当該パッケージ内の細部が見えるようになっている。 図１０は、前記パッケージを下から見た斜視図であり、本発明に係るパッケージの表面実装接合部を例示している。 図１１は、本発明の代替リードキャリアの端子パッドの斜視図であり、その一部が破断され、この実施形態において、前記端子パッドが、いかに下層部、本体部分、および上層部を含む複数の材料で形成されるかを例示している。 図１２は、本発明の前記代替リードキャリアに係るダイ取り付けパッドの全断面図であり、当該ダイ取り付けパッドは、下層部および本体部分を含む複数の材料で形成される。 図１３は、図１１に示したものの全断面図であり、本発明のこの実施形態において、前記下層部がいかに前記端子パッドの側縁部も画成するかを例示している。 図１４〜１７は、本発明の一実施形態に係る前記代替リードキャリアを形成する工程を順次全断面図で示したものである。 図１４〜１７は、本発明の一実施形態に係る前記代替リードキャリアを形成する工程を順次全断面図で示したものである。 図１４〜１７は、本発明の一実施形態に係る前記代替リードキャリアを形成する工程を順次全断面図で示したものである。 図１４〜１７は、本発明の一実施形態に係る前記代替リードキャリアを形成する工程を順次全断面図で示したものである。 図１８は、図１６に示したものの一部を、図１６の線１８−１８に沿って詳しく示したものである。 図１９は、図１７に示したものの一部を、図１７の線１９−１９に沿って詳しく示したものである。 図２０は、図１７に示したものの一部を、図１７の線２０−２０に沿って詳しく示したものである。 図２１は、製造工程で図１４〜１７の工程を順次行った後における、本発明の一実施形態の前記代替リードキャリアの全断面図である。 図２２は、図２１に示したものの一部を、図２１の線２２−２２に沿って詳しく示したものである。 図２３〜２５は、図２１の前記代替リードキャリアに、いかに集積回路チップ、ワイヤーボンド、およびモールド化合物を加え、また一時支持部材を除去して、本発明に係る半導体パッケージの形成を完了できるかをさらに順次全断面図で示したものである。 図２３〜２５は、図２１の前記代替リードキャリアに、いかに集積回路チップ、ワイヤーボンド、およびモールド化合物を加え、また一時支持部材を除去して、本発明に係る半導体パッケージの形成を完了できるかをさらに順次全断面図で示したものである。 図２３〜２５は、図２１の前記代替リードキャリアに、いかに集積回路チップ、ワイヤーボンド、およびモールド化合物を加え、また一時支持部材を除去して、本発明に係る半導体パッケージの形成を完了できるかをさらに順次全断面図で示したものである。 図２６は、第２の代替ダイ取り付けパッドおよび第２の代替端子パッドの構成を本発明の他の実施形態のダイ取り付けパッドおよび端子パッドと対照的に示した一部破断斜視図であり、当該第２の代替ダイ取り付けパッドおよび第２の代替端子パッドは、後に適用される封入用モールド化合物と前記パッドのかみ合わせを容易にする。
図面を参照すると、種々の図面全体にわたり同様な参照番号は同様な部品を表しており、参照番号１１０（図２１）は、好適な一実施形態の完成したリードキャリアを示している。このリードキャリア１１０は、その上に一時支持部材１２０を含み、またこの一時支持部材１２０の除去後には最終的なパッケージアセンブリ１１２（図２５）内に実装される。
前記リードキャリア１１０は、いくつかの点で本明細書で上記説明したリードキャリア１０（図３、４、および８〜１０）と同様で、米国特許出願第１３／１３５，２１０号の対象であり、この参照によりその全体が本明細書に組み込まれる。この関連するリードキャリア１０（図３および４）は、集積回路チップ６０を含む複数のパッケージ１００（図９および１０）を一時支持部材２０上に製造し、かつ前記集積回路チップ６０に多数の入出力を提供するため、複数のパッケージサイト１２を当該リードキャリア１０上で支持するよう構成されている。
本質的に、また図３、４、８、および９を特に参照すると、本発明の前記リードキャリア１１０に関係する前記リードキャリア１０およびパッケージ１００について、基本的な細部が説明されている。前記リードキャリア１０は、薄い平面状の耐高温性材料、例えばステンレス鋼でできた一時支持部材２０を含む。その一時支持部材２０上のパッケージサイト１２には、複数のダイ取り付けパッド３０および端子パッド４０が配列され、複数の端子パッド４０が各ダイ取り付けパッド３０を取り囲む。
集積回路チップ６０は、前記ダイ取り付けパッド３０上に実装される（図８および９）。ワイヤーボンド５０は、前記チップ６０と前記端子パッド４０上の入出力端子間で接合される。このパッケージ１００全体は、前記ダイ取り付けパッド３０、端子パッド４０、ワイヤーボンド５０、およびチップ６０を含め、当該パッケージ１００の底面を画成する表面実装接合部９０部分（図１０）を除き、モールド化合物７０内に封入される。前記モールド化合物７０は、通常、前記リードキャリア１０に適用されて各前記パッケージサイト１２を取り囲む。その後、前記モールド化合物７０を切断して元のリードキャリア１０から各パッケージ１００が分離され、複数のパッケージ１００が提供される。
特に図１および２を参照すると、「クワッド・フラット・ノー・リード」（ｑｕａｄ ｆｌａｔ ｎｏ ｌｅａｄ：ＱＦＮ）の変形形態である先行技術リードフレーム１の細部が、前記リードキャリア１０の細部との比較対照のため説明されている。示した実施形態において、前記ＱＦＮリードフレーム１は、エッチングされた導電材料でできた平面構造である。このエッチングされた導電材料は、明確に区別できるダイ取り付けパッド２およびワイヤーボンドパッド４へとエッチングされ、その各々は、タイバー３を通じて共通の短絡構造６に接合される。このエッチングされたＱＦＮリードフレーム１全体は、エポキシモールド化合物９を前記リードフレーム１に適用して前記パッド２、４を封入できるよう（図５〜７）、成形テープＴ上に実装される。
そのような封入前には、前記集積チップ７が前記ダイ取り付けパッド２上に実装される。ワイヤーボンド８は、前記ワイヤーボンドパッド４と前記チップ７の入出力端子間に配置される。次いで前記モールド化合物９により、前記パッド２、４だけでなく、前記チップ７およびワイヤーボンド８も完全に封入することができる。前記テープＴにより、前記モールド化合物の前記パッド２、４の底面への封入が阻止される。前記モールド化合物の硬化後に前記テープＴを剥離すると、はんだ接合部５（図７）が前記リードフレーム１の底面に現れる。最後に、（図２の線Ｘに沿って）切断を行い、前記リードフレーム１全体から各パッケージＰを単離することにより、別個の前記ＱＦＮパッケージＰが単離される。
重要な点として、前記ダイ取り付けパッド２および前記ワイヤーボンドパッド４から延出した前記タイバー３の部分は、前記パッケージＰ内に残ることに注意すべきである。実際、タイバー３のこれらの部分は、前記パッケージＰの縁部へと延出する（図６および７）。さらに、前記共通の短絡構造６（図１および２）は、いかなるパッケージＰの一部でもない。そのため、前記共通の短絡構造６は、通常、無駄になる。さらに、各パッケージＰ内の前記タイバー３の残りの部分は、何の有益な目的ももたらさないため、やはりパッケージＰ内で無駄なものとなる。また、そのようなタイバー３の残部は、前記パッケージＰとその内部の前記チップ７の性能に悪影響を及ぼす。例えば、前記パッケージＰの前記モールド化合物９の縁部から延出した前記タイバー３の一部は、望ましくない短絡、または電磁干渉および「雑音」の原因となるため、一定の電子用途は、先行技術ＱＦＮパッケージＰでは適切に機能しない。そのような先行技術ＱＦＮパッケージＰが適切な場合でさえ、前記共通の短絡構造６と前記パッケージＰ内に埋め込まれたタイバー３とに伴う無駄は望ましくない。さらに、前記テープＴは再使用できないため、既知の先行技術ＱＦＮリードフレーム１およびパッケージＰ技術を利用する場合にもう１つ無駄な費用を生んでいる（特に、リサイクルできず潜在的に有害な前記テープＴの性質を考慮すると）。
図３および４を参照すると、例示的な一実施形態に基づいて、前記リードキャリア１０のほか、前記一時支持部材２０およびパッド３０、４０の具体的な細部が説明されている。この例示的な実施形態は、各ダイ取り付けパッド３０周囲の端子パッド４０が４つだけ各パッケージサイト１２に示されている点で、通常の好適な一実施形態と比べ著しく単純化されている。通常、そのような端子パッド４０は、各ダイ取り付けパッド３０の周囲に、数十、または可能性として場合により数百という数で示される。また、各ダイ取り付けパッド３０に隣接して、端子パッド４０が１つだけ設けられるということも考えられる。そのような端子パッド４０は、通常、複数の列で示され、それには前記ダイ取り付けパッド３０に最も近い最内列と、前記ダイ取り付けパッド３０から最も遠い端子パッド４０の最外列と、可能性として最内列と最外列間の端子パッド４０の複数の中間列とが含まれる。
前記リードキャリア１０は、複数のパッケージサイト１２を含み、それらのパッケージサイト１２を、その製造中および試験、ならびに集積回路チップ６０（または他の半導体装置、例えばダイオードまたはトランジスタ）およびワイヤーボンド５０（図８および９）との一体化を通じ、支持して複数のパッケージ１００（図９および１０）の究極の生産を容易にするよう製造される平面構造である。前記リードキャリア１０は、一時支持部材２０を含む。この一時支持体２０は、耐高温性材料、最も好ましくはステンレス鋼の薄い平面シートである。この部材２０は上面２２を含み、その上に前記リードキャリア１０の他の部分が製造される。前記一時支持部材２０の縁部２４は、当該一時支持部材２０の外周を画成する。この例示的な実施形態において、この縁部２４は、全体として長方形である。
前記一時支持部材２０は、前記パッケージサイト１２およびリードキャリア１０においてパッケージ１００を完全に製造した後（図８〜１０）、若干屈曲できるようにして、前記リードキャリア１０から剥離（またはその逆を）しやすいよう十分薄いことが好ましい。
前記一時支持部材２０の上面２２は、その上で複数のパッケージサイト１２を支持し、各パッケージサイト１２は、少なくとも１つのダイ取り付けパッド３０と、各ダイ取り付けパッド３０に隣接した少なくとも１つの端子パッド４０とを含む。切断線Ｙは、一般に、各パッケージサイト１２の境界を画成する（図４）。
前記ダイ取り付けパッド３０および端子パッド４０は、異なる幾何学的構造を有し、異なる位置にあるが、同様な材料で形成されることが好ましい。特に、これらのパッド３０、４０は、少なくとも２つの焼結材料で形成されることが好ましい。好適な一実施形態によれば、これらのパッド３０、４０は、導電材料、好ましくは銅および銀の粉末を懸濁成分と混合したものとして開始する。この懸濁成分は、一般に、ペーストの粘稠度または他の流動特性を前記粉末に与えるよう作用し、これにより、前記パッド３０、４０に望ましい幾何学的構造を前記粉末が呈するよう、当該粉末を最適に扱い、操作できるようにする。
この懸濁成分と、前記銅および銀粉末または他の導電性粉末との混合物は、当該金属粉末の焼結温度まで加熱される。前記懸濁成分は沸騰して気体になり、前記リードフレーム１０から除去される。前記金属粉末は、焼結され、前記ダイ取り付けパッド３０および端子パッド４０に望ましい形状を有した単一塊になる。
前記一時支持部材２０は、前記パッド３０、４０を形成する前記導電材料のこの焼結温度まで、柔軟性および望ましい強度その他の特性を保つ熱的特性を有するよう構成される。通常、この焼結温度は、焼結されて前記パッド３０、４０になる前記金属粉末の融点に近づく。
特に図８〜１０を参照すると、例示的な一実施形態に基づいて、前記リードキャリア１０上の前記種々のパッケージサイト１２でさらに製造が行われた後の各パッケージ１００の細部が説明されている。集積回路チップ６０は、前記ダイ取り付けパッド３０上に実装され、通常、前記集積回路チップ６０の下側が前記ダイ取り付けパッド３０に電気的に結合される。このような電気的結合は、前記チップ６０を「接地」し、または前記チップ６０の他の何らかの基準点に接続され、あるいは前記パッケージ１００が利用される全体的な電気システム内で他の何らかの電気的状態を有することができる。前記チップ６０は、前記ダイ取り付けパッド３０の上部側３２に接触する当該チップ６０下部を画成する基部６２を含む。前記チップ６０の上面６４は、前記基部６２の反対側に設けられる。この上面６４は、ワイヤーボンド５０の一端で終端可能な複数の入出力接合部を有する（図８および９）。
ワイヤーボンド５０の１つは、前記チップ６０上の各入出力接合部と周囲の端子パッド４０との間で終端処理されることが好ましい。これにより、各ワイヤーボンド５０は、端子端部の反対側にチップ端部を有する。これらのワイヤーボンド５０は、既知のワイヤーボンド５０終端処理技術、例えばＱＦＮリードフレームに使用されているものを使って、前記チップ６０と前記端子パッド４０間で結合される。
前記パッケージ１００成形工程を完了するため、モールド化合物７０が前記リードキャリア１０の上から流し込まれ、前記ダイ取り付けパッド３０、端子パッド４０、ワイヤーボンド５０、および集積回路チップ６０の各々を完全に封入する態様で硬化する。このモールド化合物７０は、前記一時支持部材２０の上面２２に抗して成形できる。これにより、各パッド３０、４０の前記表面実装接合部９０は、前記一時支持部材２０を取り外した後、露出した状態で保たれる（図１０）。前記モールド化合物７０は、通常、第１の温度において流体形態で、第２の温度に調整されると硬化可能なタイプのものである。
前記モールド化合物７０は実質的に非導電性の材料で形成され、前記パッド３０、４０は互いから電気的に絶縁される。このモールド化合物７０は、前記パッド３０、４０間を流れ、傾向として前記パッケージ１００全体の中で前記モールド化合物７０と前記パッド３０、４０が保持されるかみ合わせをもたらす。このようなかみ合わせにより、前記端子パッド４０は前記ワイヤーボンド５０から分離せず保たれる。このような分離傾向は、まず前記一時支持部材２０が前記リードキャリア１０から取り外されるとき回避され、また前記パッケージ１００が使用時、衝撃荷重を受けたときも当該パッケージ１００から前記端子パッド４０が分離されないよう再び有利に作用する。これらのかみ合わせは、前記パッド３０、４０の縁部に関連して上記で定義したように多種多様な形状を有することができる。
前記モールド化合物の硬化後、前記パッケージ１００は、前記リードキャリア１０上でアレイ状に設けられ、前記各パッケージ１００は、底部の反対側にある上部と、外周側部とを含む。有利なことに、前記外周側部は、そこから延長する導電材料を有する必要がなく、これは前記導電材料が必ず必要である先行技術のＱＦＮパッケージＰと対照的である（図６および７）。
特に図１１〜１３を参照すると、この例示的な代替実施形態に基づき、代替リードキャリア１１０（図２１、２３、および２４）の独特の細部が説明されている。この代替リードキャリア１１０では、ダイ取り付けパッド１３０および端子パッド１４０の形態でパッドが設けられる。この実施形態において、これらのパッド１３０、１４０は、独特に複数の材料で形成される。特に、第１の材料は下層部１３３、１４３を画成するよう設けられ、第２の材料は本体部分１３５、１４５を画成するよう設けられる。任意選択的な第３の層１４７は第３の材料で形成されて設けられ、この第３の材料は、一部の実施形態において、前記第１の材料と同じである。
特に、また図１１を参照すると、端子パッド１４０は、下側１４４の反対側にある上側１４２を含み、縁部１４６が前記上側１４２と下側１４４との間に延長するように設けられている。前記第１の材料で形成された下層部１４３は、前記下側１４４と、任意選択的に前記縁部１４６とを画成する。本体部分１４５は、前記端子パッド１４０の内部を画成する。任意選択的な上層部１４７は、前記上側１４２を画成するように設けられる。前記本体部分１４５は、前記下層部１４３より少なくとも５倍厚いことが最も好ましい。前記上層部１４７の厚さは、前記下層部１４３の厚さと同様であってよい。一部の実施形態において、前記上層部１４７および下層部１４３の厚さは、前記本体部分１４５のわずか１００分の１、または場合によりそれ未満にできる。
特に図１２を参照すると、この代替リードキャリア１１０のダイ取り付けパッド１３０が説明されている。このダイ取り付けパッド１３０も、複数の材料で形成されるが、この実施形態に限り、２つの別個の材料で形成される。特に、このダイ取り付けパッド１３０は、底部側１３４と反対側にある上部側１３２を含み、縁部１３６により境界を成す。下層部１３３は、第１の材料で形成されて設けられる。本体部分１３５は、第２の材料で形成されて設けられる。前記下層部１３３は、前記ダイ取り付けパッド１３０の前記底部側１３４および前記縁部１３６を画成することが好ましい。前記本体部分１３５は、前記ダイ取り付けパッド１３０の内部と、当該ダイ取り付けパッド１３０の前記上部側１３２を画成する。
図１２はダイ取り付けパッド１３０を、図１１および１３は端子パッド１４０を示したものであるが、可能性として、ダイ取り付けパッド１３０および端子パッド１４０は、どちらも、下層部が本体部分の下にあって上層部が前記本体部分の上にある図１１および１３に示したものと同様な構成を有することができる。また、可能性として、前記ダイ取り付けパッド１３０に関連付けて図１２に示した構成を、前記端子パッド１４０に提供することもできる。ただし、好適な一実施形態では、前記ダイ取り付けパッド１３０は、図１２に示したように２つの別個の材料で形成され、前記端子パッド１４０は、図１１および１３に示したように３つの別個の材料で提供される。
前記下層部１４３を形成する材料は、前記本体部分１４５より大きな耐腐食性を呈し、当該本体部分１４５よりはんだ付け性が高いものが選択される。この下層部１４３を形成する上で適した材料の例としては、銀、金、白金、ニッケル、パラジウム、スズ、およびこれら金属のうち１若しくはそれ以上で主に形成された合金などがある。用語「合金」を使用する場合は、いかなる均一混合度または結晶形成についても特定の指定を伴わないアマルガムその他の種々の元素の混合物を含むものと広義に解釈することができる。
前記本体部分を形成できる材料としては、銅、ニッケル、鉄、およびこれら金属のうち１若しくはそれ以上で主にできた合金などがある。前記本体部分は、前記パッド１３０、１４０に機械的な強度をもたらし、望ましい全体的な厚さを加える。前記本体部分１４５は前記パッド１４０の厚さの大半を画成するため、比較的低コストで最低限必要な導電率を呈し、製造コストも最低限に抑えられる材料を選択することができる。そのようなコストの指標の１つは、前記本体部分１４５および下層部１４３を形成する元素の地球上における希少性である。前記上層部１４７は、金線または銅線のサーモソニック溶接と適合性が高いものとして選択された材料で形成される。この上層部を形成する上で適した材料の例としては、金、銀、白金、パラジウム、アルミニウム、ニッケル、およびこれらの金属で主に形成された合金などがある。
特に図１４〜２５を参照すると、好適な一実施形態に基づき、前記代替リードキャリア１１０（図２１、２３、および２４）の一連の製造工程の細部が説明されている。これらの図は、一般に、前記代替リードキャリア１１０および結果的に得られるパッケージ１１２の一般的な製造順序で提供されている。有益な場合には詳細な図を含め、前記代替リードキャリア１１０およびパッケージ１１２の形状をより微細に示している。
まず、図１４で参照されているように、一時支持部材１２０が供給される。この一時支持部材１２０の上面は、平面状であること、ならびに当該一時支持部材の縁部間の幅にわたり延在することが好ましい。この一時支持部材１２０は、ステンレス鋼で形成されることが好ましい。重要な点として、当該一時支持部材１２０は、その上でパッケージ１１２が完全に形成された後（図２４）、前記代替リードキャリア１１０（図２１）の他の部分から剥離しやすいよう、十分柔軟であるべきである。また、前記一時支持部材１２０を形成する材料は、前記ダイ取り付けパッド１３０および端子パッド１４０の前記本体部分１３５、１４５を形成する金属粉末が焼結されて一体化し、この材料の懸濁媒体を分解または除去できる温度に耐えられるよう、選択される。前記一時支持部材１２０は、その上における仮成形材料１８０（図１６）の配置と適合性のある材料、または前記一時支持部材１２０の上面における、ある程度のエッチングまたは他の表面処理後に適合性のある材料のどちらかで形成すべきである。ステンレス鋼は、前記一時支持部材１２０に適した材料の１つである。
次の工程（図１５）として、仮成形材料１８０の層が前記一時支持部材１２０の上面に適用される。フォトエッチングマスクまたは他の技術を利用すると、フォトエッチング材料でできたこの初期層１８５の部分を選択的に除去して前記一時支持部材１２０上に前記仮成形材料１８０を残すことができる（図１６）。代替態様として、前記仮成形材料は、望ましい表面上に印刷することもできる。パッド１３０、１４０の位置は、図１８に詳しく示すように、前記仮成形材料１８０の部分同士の間に設けられる。前記仮成形材料１８０は、側面１８４を通じて前記一時支持部材１２０の表面へと移行する実質的に平面状の上面１８２を含む外形を有することが好ましい。これらの側面１８４は、前記仮成形材料１８０のセクション間が、当該仮成形材料１８０の上面１８２に隣接する位置より、前記一時支持部材１２０に隣接する位置で狭くなるようテーパーをかけることが好ましい。
図１７は、前記パッド１３０、１４０が形成された後の、前記仮成形材料１８０間における前記パッド１３０、１４０の位置を示したものである。この構造形成には、前記パッド１３０、１４０の前記下層部１３３、１４３が配置される第１の工程を含め、２つの工程が含まれる。この下層部１３３、１４３は、前記一時支持部材１２０に隣接し、かつ前記仮成形材料１８０の前記側面１８４に隣接して配置される。この第１の工程は電気めっきで実施できるため、比較的薄い量の前記第１の材料で前記下層部１３３、１４３を形成できる。第２の工程では、仮成形材料１８０のセクション間の位置に残った空隙が前記第２の材料で充填されて、前記パッド１３０、１４０の前記本体部分１３５、１４５が形成される。
前記本体部分１４５を形成するこの材料は、金属粉末および懸濁媒体を含むことが好ましく、これらの金属粉末および懸濁媒体は合わされてペーストの粘稠度を有し、前記仮成形材料１８０間の空隙の残りの部分と、前記下層部１３３、１４３の上とに流入できる。シルクスクリーン工程は、この金属粉末および懸濁媒体のペーストを適用する方法の１つである。他の印刷成形方法論を利用して、前記下層部１３３、１４３上に前記本体部分１３５、１４５の材料を配置することもできる。前記下層部１３３、１４３は、前記本体部分１３５、１４５と同じ方法で、または電気めっきで配置することもできる。
特に図２０を参照すると、前記端子パッド１４０用に、また任意選択的に前記ダイ取り付けパッド１３０用にも、任意選択的な第３の層を設けることができる。この上層部１４７は、前記下層部１３３、１４３を形成するものと同様な材料で、または異なる材料で、作製できる。この上層部１４７は、電気めっきで、または前記本体部分１３５、１４５と同じ態様で形成できる。
図２１に示すように、次の工程は、前記仮成形材料１８０の除去を伴う。この除去は、前記仮成形材料１８０が揮発、溶融、または分散する温度まで加熱を行うことにより生じる。また、この温度は、前記本体部分１３５、１４５を形成する材料に伴う前記懸濁媒体が分散または分解するようにし、かつ、残された金属粉末部分が一体的に焼結して固体単一塊を形成し、前記本体部分１３５、１４５を画成するようにする上で十分であることが好ましい。
この加熱工程では、前記仮成形材料１８０を除去し、同時に、前記本体部分１３５、１４５を形成する材料を効果的に硬化させることができる。別の実施形態において、前記温度は、まず前記本体部分１３５、１４５が焼結および硬化し始め、次いで前記仮成形材料１８０が分解または分散するよう、またはその逆順の変化を起こせるよう、徐々に調節される。前記仮成形材料１８０を除去した後、残される端子パッド１４０の細部を、図２２に示す。
最後に、前記集積回路チップ１６０を前記端子パッド１４０に接合するワイヤーボンド１５０により、前記リードキャリア１１０に集積回路チップ１６０が実装され、または他の半導体装置が前記ダイ取り付けパッド１３０上に実装される。次に、モールド化合物１７０により、前記パッド１３０、１４０、ワイヤーボンド１５０、および集積回路チップ１６０がまとめて埋め込まれる。このモールド化合物１７０が硬化した後、前記仮成形材料１８０を剥離できる。前記仮成形材料１８０がテーパー形状の側面１８４を有していたことから、前記モールド化合物１７０は前記仮成形材料１８０の除去により形成された空隙を充填し、その結果、隣接しあうパッド１３０、１４０間に保持形状１７２を生じ、傾向として当該モールド化合物１７０内で前記パッド１３０、１４０を保持し、結果的に得られる前記パッケージ１１２の損傷を防ぐ。
通常、前記一時支持部材１２０の除去前後に、複数のパッケージ１１２が単一のリードキャリア１１０に設けられる。これにより、個々のパッケージ１１２へとシンギュレーションを行う前に、各パッケージサイトを電気的に試験できる。欠陥が見つかった場合は、利用者が任意選択的に不良パッケージを切除して処分でき、あるいは過剰に多くの欠陥があった場合は、シンギュレーション工程を回避してリードキャリア全体をリサイクルすることができる。そのような試験は自動化に適しており、シンギュレーション後、いかなる不良パッケージサイトも自動的に除去でき、結果として得られる試験に合格したパッケージ１１２は高い信頼性で期待される性能を呈する。
図２６では、代替ダイ取り付けパッド２３０および代替端子パッド２４０を示している。これらの代替パッド２３０、２４０は、上記実施形態の代替リードキャリア１１０において、前記テーパーをかけた側縁部１３６、１４６の代替態様として、段差を設けた縁部２３６、２４６を呈する。これら代替パッド２３０、２４０でのこのような段差形態は、まずサイズがわずかに異なるフォトエッチングマスクにより２層で前記仮成形材料１８０を形成し、フォトエッチングされた２つの層が異なる寸法を伴う結果、この段差状の特徴を伴うようにして、形成できる。前記仮成形材料の下層部を当該仮成形材料の上層部より幅広にした場合、このような二重積層の仮成形材料に抗してパッド２３０、２４０が形成されると、上記のような段差を伴う構成が得られる。前記仮成形材料が後で除去されたとき、前記パッド２３０、２４０の段差形状は開放された状態で残されるため、モールド化合物は、この間隙に流入することができ、前記パッケージのエポキシ材料内で前記パッド２３０、２４０を保持する強固な保持形状が設けられる。
本開示は、本発明を実施するための好適な実施形態および最良の形態を示す目的で提供するものである。以上、本発明について説明したが、前記好適な実施形態には、本発明の開示の要旨を逸脱しない範囲で種々の異なる変更（修正）形態が可能であることを明確に理解すべきである。機能を実施する手段として何らかの構造を特定した場合、その特定内容は、指定された機能を実行できるすべての構造を含むよう意図されている。一体的に結合されたものとして本発明の構造を特定する場合、そのような表現は、直接一体的に結合され若しくは介設された構造により一体的に結合された構造を含むものとして広義に解釈されるべきである。そのような結合は、別段の制約がない限り、永続的なものであっても一時的なものであってもよく、また固定された態様であっても、あるいは何らかの取り付け形態を保ちながら枢動、スライド、またはその他の相対運動を可能にする態様であってもよい。
本発明は、半導体パッケージの電気的相互接続構成要素を製作するシステムであって、単純化されたＱＦＮ工程の実施を可能にしてＱＦＮパッケージ化した半導体ダイを生産しやすくするシステムを提供する点で、産業上の利用可能性を呈する。
本発明の別の目的は、より実施コストの低いＱＦＮ製作工程を提供することである。
本発明の別の目的は、いかなる２つのパッド間でも電気接続されていないパッドを伴う複数の半導体パッケージの連続的なストリップをもたらして種々の異なる製造段階における試験および材料の無駄の回避を容易にするため、成形後に剥離または分離が可能な犠牲キャリア上に配列された半導体パッケージの電気的相互接続構成要素を形成するシステムおよび方法を提供することである。
本発明の別の目的は、より高い電気的性能を可能にしながら最低限の量の金属を内部で利用することにより電子システムのシステム基板に対する半導体ダイの電気接続を容易にする態様で、半導体パッケージの電気的相互接続構成要素を提供することである。
本発明の別の目的は、２列より多くの入出力端子、ならびにリードフレームベースのＱＦＮで現実的な入出力端子数の多数倍の包含を可能にする、半導体パッケージの電気的相互接続構成要素を提供することである。
本発明の別の目的は、先行技術のリードフレームベースＱＦＮパッケージと比べ、特徴、例えば複数の電源および接地構造と、複数のダイ取り付けパッドとを導入する設計上の柔軟性を向上可能にする、半導体パッケージの電気的相互接続構成要素を提供することである。
本発明の別の目的は、複数の集積回路実装パッケージサイトを上部に伴い、低コスト・高品質な態様で製造可能なリードキャリアを提供することである。
本発明の別の目的は、隣接する構成要素に電気的に相互接続し、衝撃荷重に伴う損傷を非常に受けにくい半導体パッケージを提供することである。
本発明の別の目的は、複数の集積回路実装パッケージサイトを上部に伴い、内部の余分な導電部分を最小限に抑えて電気的に高い性能を呈するリードキャリアを提供することである。
本発明の別の目的は、パッケージサイトを上部に有し、製造工程における複数の段階において単純で自動的な態様で試験可能なリードキャリアを提供することである。
本発明の別の目的は、高品質で低コストの大量生産に適した半導体パッケージ製造方法を提供することである。
産業上の利用可能性を実証する本発明のその他の目的は、本明細書に含まれる詳細な説明を注意深く読み、添付の図面を参照し、また添付の請求項を検討することにより明確に理解されるであろう。

Claims (27)

  1. 半導体パッケージ製造のためのリードキャリアであって、
    導電材料で形成された少なくとも１つのダイ取り付けパッドであって、底部側と対向する側にある上部側を有し、当該上部側と当該底部側との間に縁部を有するものである、前記少なくとも１つのダイ取り付けパッドと、
    導電材料で形成され、前記ダイ取り付けパッドから離間された、少なくとも１つの端子パッドであって、下部側に対向する側にある上部側を有し、前記上部側と前記下部側との間に縁部を有するものである、前記少なくとも１つの端子パッドと
    を有し、
    前記ダイ取り付けパッドおよび複数の前記端子パッドのうち少なくとも１つは、下層部内の第１の材料と、当該下層部の上方かつ当該下層部に隣接する本体部分内の第２の材料とを含む少なくとも２つの異なる材料で形成された複数材料パッドである
    リードキャリア。
  2. 請求項１記載のキャリアにおいて、前記下層部内の前記第１の材料は、前記本体部分内の前記第２の材料より耐腐食性が高いものであるキャリア。
  3. 請求項１記載のキャリアにおいて、前記下層部内の前記第１の材料は、前記本体部分内の前記第２の材料よりはんだ付けしやすいものであるキャリア。
  4. 請求項１記載のキャリアにおいて、前記下層部は、前記本体部分の最高５分の１の厚さであるキャリア。
  5. 請求項１記載のキャリアにおいて、前記下層部を形成する前記第１の材料は、前記本体部分を形成する前記第２の材料より希少であるキャリア。
  6. 請求項１記載のキャリアにおいて、前記下層部は、前記本体部分より下方かつ当該本体部分の側部に隣接して位置し、前記下層部は、前記端子パッドの前記縁部および前記ダイ取り付けパッドの前記縁部を画成するものであるキャリア。
  7. 請求項１記載のキャリアにおいて、前記下層部を形成する前記第１の材料は、銀、金、白金、ニッケル、パラジウム、スズ、および銀と、金と、白金と、ニッケルと、パラジウムと、スズとのうち１若しくはそれ以上から大半が形成される合金を含む材料群から得られるものであるキャリア。
  8. 請求項７記載のキャリアにおいて、前記本体層を形成する前記第２の材料は、前記下層部を形成する前記第１の材料と異なり、前記第２の材料は、銅、ニッケル、鉄、および銅と、ニッケルと、鉄とのうち１若しくはそれ以上から大半が形成される合金を含む材料群から得られるものであるキャリア。
  9. 請求項１記載のキャリアにおいて、前記複数材料パッドのうち少なくとも１つは、前記本体部分より上方かつ当該本体部分に隣接した上層部を含み、当該上層部は、金線または銅線のサーモソニック溶接に適合した材料で形成されるものであるキャリア。
  10. 請求項１記載のキャリアにおいて、前記リードキャリアは複数の複数材料パッドを含み、前記端子パッドのうち少なくとも１つは複数材料パッドであり、前記ダイ取り付けパッドのうち少なくとも１つは複数材料パッドであるキャリア。
  11. 請求項１０記載のキャリアにおいて、前記複数材料端子パッドは、前記本体部分より上方かつ当該本体部分に隣接した上層部を含み、当該上層部は、金線または銅線のサーモソニック溶接に適合した材料で形成されるものであるキャリア。
  12. 請求項１１記載のキャリアにおいて、前記複数材料ダイ取り付けパッドは、前記本体部分より上方かつ当該パッドに隣接した上層部を含み、当該上層部は、金線または銅線のサーモソニック溶接に適合した材料で形成されるものであるキャリア。
  13. 請求項１記載のキャリアにおいて、前記少なくとも１つの複数材料パッドは、外郭成形された縁部を有し、この外郭成形された縁部は少なくとも部分的に外郭成形され、これにより、前記外郭成形された縁部（ｃｏｎｔｏｕｒｅｄ ｅｄｇｅ）により、後に前記リードキャリアに適用され、前記少なくとも１つの複数材料パッドを少なくとも部分的に封入する実質的に非導電性の材料に対し、前記パッドが保持されるものであるキャリア。
  14. 請求項１３記載のリードキャリアにおいて、前記外郭成形された縁部は、下方延出部に対向する側にある上方延出部を有し、前記縁部の少なくとも第１の部分は、前記下方延出部から離間され、かつ当該第１の部分より前記下方延出部に近い当該縁部の第２の部分より大きい側方のパッド幅を形成するものであり、これにより前記第１の部分は、前記第２の部分から張り出すものであるリードキャリア。
  15. 請求項１４記載のキャリアにおいて、前記縁部は、段差を設けた外形を有し、前記縁部の前記段差より上方かつ前記上方延出部により近い部分は、前記縁部の前記段差より下方かつ前記下方延出部により近い部分に対し張り出し部を形成するものであるキャリア。
  16. 請求項１４記載のキャリアにおいて、前記縁部はテーパー形状となっており、前記縁部の前記下方延出部から最も遠い部分は、当該縁部の前記下方延出部により近い部分から張り出すものであるキャリア。
  17. 請求項１記載のキャリアにおいて、前記ダイ取り付けパッドの前記底部側および前記端子パッドの前記下側は、共通の平面内に位置するものであるキャリア。
  18. 請求項１記載のキャリアにおいて、前記少なくとも１つの複数材料パッドの前記本体部分は、焼結導電材料で形成されるものであるキャリア。
  19. 請求項１８記載のキャリアにおいて、前記ダイ取り付けパッドのうち少なくとも１つと前記端子パッドのうち少なくとも１つとをそれそれ有する複数のパッケージサイトは、前記少なくとも１つの複数材料パッドの前記本体部分を形成する前記導電材料の焼結温度より高い融点を有する共通の柔軟なステンレス鋼支持部材上に位置するものであるキャリア。
  20. 請求項１９記載のキャリアにおいて、前記パッドは、前記支持部材を経由する以外は、互いから電気的に絶縁されるものであるキャリア。
  21. 複数の集積回路パッケージサイトを上部に有するリードキャリアを形成する方法であって、各パッケージサイトは、集積回路用の少なくとも１つのダイ取り付けパッドと、前記ダイ取り付けパッドから離間された少なくとも１つの端子パッドとを含み、この方法は、
    平面状の一時支持部材の上面上で、かつ前記パッケージサイトの前記パッドの配置位置の間の離間された位置に成形材料を配置する工程と、
    前記一時支持部材上で、かつ前記パッケージサイトの前記パッドの配置位置に、第１のパッド材料でできた下層部を配置する工程と、
    前記下層部上に第２のパッド材料でできた本体部分を配置する工程であって、前記第２のパッド材料は前記第１のパッド材料と異なるものである、前記本体部分を配置する工程と、
    前記下層部を配置する工程および前記本体部分を配置する工程の後で、前記成形材料を除去する工程と
    を有する方法。
  22. 請求項２１記載の方法において、さらに、
    前記端子パッドのうちの少なくとも１つについて前記本体部分の上方に上層部を配置する工程を含み、当該上層部は、前記本体部分を形成する前記第２のパッド材料と異なる第３のパッド材料で形成されるものである方法。
  23. 請求項２１記載の方法において、前記成形材料を配置する工程は、少なくとも部分的に前記成形材料を外郭成形して、前記パッドの縁部が形成された後に適用される封入材料とかみ合うようにする工程を含むものである方法。
  24. 請求項２１記載の方法において、前記本体部分を配置する工程は、
    懸濁媒体中に含める金属粉末を特定する工程と、
    前記一時支持部材上の、前記下層部に隣接しかつ前記成形材料の部分の間の部分に前記金属粉末を懸濁媒体とともに配置する工程と、
    前記懸濁媒体の少なくとも一部を加熱して除去し、前記金属粉末を少なくとも部分的にそれ自体で焼結させる工程と
    を含むものである方法。
  25. 請求項２４記載の方法において、前記本体部分を配置する工程は、前記本体部分が、前記下層部を配置する工程による前記下層部より少なくとも５倍厚くなるように当該本体部分を成形する工程を含むものである方法。
  26. 請求項２４記載の方法において、前記下層部を配置する工程は、
    前記第１のパッド材料の金属粉末を懸濁媒体中に含む状態で前記下層部を設ける工程と、
    前記一時支持部材上の前記成形材料の間にある前記パッドの配置位置に前記第１のパッド材料粉末を懸濁媒体とともに配置する工程と、
    前記本体部分を配置する工程後、前記懸濁媒体の少なくとも一部を加熱して除去し、前記第１のパッド材料の前記金属粉末を少なくとも部分的に焼結して一体化する工程と
    を含むものである方法。
  27. 請求項２１記載の方法において、前記下層部を配置する工程は、前記一時支持部材上で、前記成形材料の配置位置の間の位置に前記下層部を電気めっきする工程を含むものである方法。
JP2014525991A 2011-08-11 2012-08-10 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア Pending JP2014522130A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161522410P 2011-08-11 2011-08-11
US61/522,410 2011-08-11
PCT/US2012/000345 WO2013022477A2 (en) 2011-08-11 2012-08-10 Lead carrier with multi-material print formed package components

Publications (1)

Publication Number Publication Date
JP2014522130A true JP2014522130A (ja) 2014-08-28

Family

ID=47669134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014525991A Pending JP2014522130A (ja) 2011-08-11 2012-08-10 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア

Country Status (5)

Country Link
US (1) US8749035B2 (ja)
EP (1) EP2742528A4 (ja)
JP (1) JP2014522130A (ja)
CN (1) CN103907185B (ja)
WO (1) WO2013022477A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171204A (ja) * 2015-03-12 2016-09-23 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2017152588A (ja) * 2016-02-25 2017-08-31 Ｓｈマテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082760B2 (en) * 2014-06-16 2015-07-14 Chang Wah Technology Co., Ltd. Dual layered lead frame
US9640468B2 (en) * 2014-12-24 2017-05-02 Stmicroelectronics S.R.L. Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
WO2016179278A1 (en) * 2015-05-04 2016-11-10 Eoplex Limited Lead carrier structure and packages formed therefrom without die attach pads
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US9978613B1 (en) 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
US9818656B1 (en) * 2017-05-23 2017-11-14 Nxp Usa, Inc. Devices and methods for testing integrated circuit devices
CN108933089A (zh) * 2017-05-25 2018-12-04 无锡华润安盛科技有限公司 一种集成电路封装结构及其制造方法
CN109427698B (zh) * 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法
CN110391143A (zh) * 2019-07-02 2019-10-29 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法
CN111696873A (zh) * 2020-06-17 2020-09-22 佛山市蓝箭电子股份有限公司 一种半导体封装方法和封装芯片
IL305963A (en) * 2021-03-15 2023-11-01 Nano X Imaging Ltd Systems and methods for manufacturing a stack of silicon chips for electron emitter array chips

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
TWI283916B (en) * 2005-12-08 2007-07-11 Taiwan Solutions Systems Corp Manufacturing method of chip package structure
DE102006030581B3 (de) * 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
WO2010085319A1 (en) * 2009-01-22 2010-07-29 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171204A (ja) * 2015-03-12 2016-09-23 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2017152588A (ja) * 2016-02-25 2017-08-31 Ｓｈマテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
WO2017145923A1 (ja) * 2016-02-25 2017-08-31 Ｓｈマテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
CN103907185A (zh) 2014-07-02
CN103907185B (zh) 2016-10-19
US8749035B2 (en) 2014-06-10
WO2013022477A2 (en) 2013-02-14
WO2013022477A3 (en) 2013-05-16
EP2742528A2 (en) 2014-06-18
EP2742528A4 (en) 2015-03-25
US20130037927A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
JP2014522130A (ja) 複数材料の印刷により形成されたパッケージ構成要素を伴うリードキャリア
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
JP2014518455A (ja) 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
US8865524B2 (en) Lead carrier with print-formed package components
JP6840466B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20120025375A1 (en) Routable array metal integrated circuit package fabricated using partial etching process
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
CN107960132B (zh) 带有印刷成形封装部件和导电路径再分布结构的引线载体
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
US11600498B2 (en) Semiconductor package with flip chip solder joint capsules
CN109427698B (zh) 组装qfp型半导体器件的方法
CN111602242A (zh) 具有电镀区域的引线框架管芯桨状件
US8022516B2 (en) Metal leadframe package with secure feature
US9252114B2 (en) Semiconductor device grid array package
JP2006093556A (ja) 半導体装置及びその製造方法
JPH0443670A (ja) 半導体装置