JP2014513848A - Lsb及びmsbページにおける選択的データ記憶 - Google Patents
Lsb及びmsbページにおける選択的データ記憶 Download PDFInfo
- Publication number
- JP2014513848A JP2014513848A JP2014510916A JP2014510916A JP2014513848A JP 2014513848 A JP2014513848 A JP 2014513848A JP 2014510916 A JP2014510916 A JP 2014510916A JP 2014510916 A JP2014510916 A JP 2014510916A JP 2014513848 A JP2014513848 A JP 2014513848A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- access class
- data items
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000872 buffer Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 13
- 238000005056 compaction Methods 0.000 claims description 10
- 238000007726 management method Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000012005 ligant binding assay Methods 0.000 description 25
- 238000013507 mapping Methods 0.000 description 6
- 239000007787 solid Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006266 hibernation Effects 0.000 description 2
- 238000013403 standard screening design Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
【選択図】図1
Description
マルチレベルセル(MLC)メモリ装置は、2つ以上のデータビットを各々保持する複数のメモリセルを備えている。異なるMLCビットは、典型的に、異なるアクセス時間を有する。例えば、典型的な2ビット/セルMLCフラッシュ装置では、メモリセルのグループは、各々、高速アクセス時間を有する最下位ビット(LSB)ページと、長いアクセス時間を有する最上位ビット(MSB)ページとを保持する。LSBページ及びMSBページは、各々、「下位ページ」及び「上位ページ」とも称される。
種々の実施形態において、SSDコントローラ36の分類ユニット56は、異なる分類基準を使用して、受け容れられたLBAを通常アクセスクラス及び高速アクセスクラスへ分類する。1つの実施形態において、ユニット56は、頻繁にアクセスされる(例えば、読み取られる)LBAを高速アクセスクラスに、そしてあまりアクセスされないLBAを通常アクセスクラスに分類する。ホストが後で種々のLBAにアクセスするときには、全平均アクセス時間が著しく短縮される。
典型的なフラッシュメモリでは、データがページ単位でメモリ装置32に書き込まれるが、消去は、メモリブロック全体に適用される。データは、消去されたページのみに書き込まれ、それ故、データをその場で更新することはできない。データの更新は、更新されたデータを別の物理的記憶位置へ書き込み、以前のデータを無効とマークし、そして論理的/物理的アドレスマッピングを動的に更新することを含む。
・ブロックのデータが読み取られる頻度(例えば、頻繁にある/あまりない);及び/又は
・ブロック内のLSB及びMSBページへのデータ配布と分類基準との間の一致の程度(例えば、ブロック内のLSBページが、頻繁に読み取られるデータを実際に記憶し及びMSBページが、あまり読み取られないデータを実際に記憶する程度)。
28:ホスト
32:不揮発性メモリ装置
36:SSDコントローラ
40:ホストインターフェイス
44:メモリインターフェイス
48:プロセッサ
52:DRAM
56:分類ユニット
60:MSB書き込みFIFO
64:LSB書き込みFIFO
Claims (25)
- メモリセルの複数のグループを含むメモリであって、第1アクセス時間を有する第1記憶構成を使用して第1データを記憶すると同時に、第1アクセス時間より長い第2アクセス時間を有する第2記憶構成を使用して第2データを記憶して、各グループの各メモリセルが第1データの少なくとも1ビット及び第2データの1つ以上のビットを記憶するように構成されたメモリを準備する段階と、
メモリに記憶するためにデータアイテムを受け容れる段階と、
前記受け容れられたデータアイテムを、高速アクセスクラスと通常アクセスクラスとに分類する段階と、
前記高速アクセスクラスのデータアイテムを、第1記憶構成を使用してメモリに記憶すると共に、前記通常アクセスクラスのデータアイテムを、第2記憶構成を使用してメモリに記憶する段階と、
を含むデータ記憶方法。 - 第1記憶構成を使用してデータアイテムを記憶する前記段階は、メモリの最下位ビット(LSB)ページにデータアイテムを記憶することを含み、そして第2記憶構成を使用してデータアイテムを記憶する前記段階は、メモリの最上位ビット(MSB)ページにデータアイテムを記憶することを含む、請求項1に記載の方法。
- データアイテムを分類する前記段階は、第1アクセス頻度でアクセスされる、頻繁にアクセスされるデータアイテムを高速アクセスクラスに分類すること、及び第1アクセス頻度より少ない第2アクセス頻度でアクセスされる、あまりアクセスされないデータアイテムを通常アクセスクラスに分類することを含む、請求項1又は2に記載の方法。
- データアイテムを分類する前記段階は、管理データを高速アクセスクラスに分類すること、及びユーザデータを通常アクセスクラスに分類することを含む、請求項1又は2に記載の方法。
- データアイテムを分類する前記段階は、メモリの第1の数の物理的ページへ各々マップされる第1のデータアイテムを高速アクセスクラスに分類すること、及び前記第1の数より大きい第2の数の物理的ページへ各々マップされる第2のデータアイテムを通常アクセスクラスに分類することを含む、請求項1又は2に記載の方法。
- データアイテムを分類する前記段階は、データアイテムの、高速アクセスクラス及び通常アクセスクラスへの規定の固定分類を適用することを含む、請求項1又は2に記載の方法。
- データアイテムがホストから受け容れられ、そしてデータアイテムを分類する前記段階は、データアイテムの、高速アクセスクラス及び通常アクセスクラスへの分類をホストから受け取ることを含む、請求項1又は2に記載の方法。
- データアイテムを分類する前記段階は、データアイテムに適用されるメモリアクセスオペレーションを監視することにより、データアイテムの、高速アクセスクラス及び通常アクセスクラスへの分類を適応式に決定することを含む、請求項1又は2に記載の方法。
- データアイテムを記憶する前記段階は、高速アクセスクラスに属するデータアイテムを第1バッファにバッファリングし、通常アクセスクラスに属するデータアイテムを第2バッファにバッファリングし、そして第1及び第2バッファにバッファリングされたデータアイテムを、各々、第1及び第2の記憶構成を使用して記憶することを含む、請求項1又は2に記載の方法。
- データアイテムを記憶する前記段階は、メモリの1つ以上のソースブロックからメモリの1つ以上のターゲットブロックへデータをコピーして、高速アクセスクラスに属するデータアイテムが第1記憶構成を使用してターゲットブロックに記憶され、且つ通常アクセスクラスに属するデータアイテムが第2記憶構成を使用してターゲットブロックに記憶されるようにするコンパクト化プロセスを実行することを含む、請求項1又は2に記載の方法。
- 前記コンパクト化プロセスを実行することは、メモリの複数のブロックに各グレードを指定して、ブロックのグレードがそのブロックに記憶されたデータアイテムのアクセス頻度を表わすようにし、そしてグレードに基づいてソースブロックとして働くように候補ブロックを選択することを含む、請求項10に記載の方法。
- 前記コンパクト化プロセスを実行することは、メモリの複数のブロックに各グレードを指定して、ブロックのグレードが、そのブロックに記憶されたデータアイテムの、高速アクセス及び通常アクセスクラスへの分類と、そのブロックにデータを記憶するのに使用される実際の記憶構成との間の一致を表わすようにし、そしてグレードに基づいてソースブロックとして働くように候補ブロックを選択することを含む、請求項10に記載の方法。
- メモリセルの複数のグループを含むメモリと通信するように結合され、そして第1アクセス時間を有する第1記憶構成を使用して第1データを記憶すると同時に、第1アクセス時間より長い第2アクセス時間を有する第2記憶構成を使用して第2データを記憶して、各グループの各メモリセルが第1データの少なくとも1ビット及び第2データの1つ以上のビットを保持するように構成されたインターフェイスと、
メモリへの記憶のためにデータアイテムを受け容れ、その受け容れたデータアイテムを高速アクセスクラス及び通常アクセスクラスへ分類し、高速アクセスクラスのデータアイテムを、第1記憶構成を使用してメモリに記憶し、そして通常アクセスクラスのデータアイテムを、第2記憶構成を使用してメモリに記憶するように構成された記憶回路と、
を備えたデータ記憶装置。 - 前記記憶回路は、メモリの最下位ビット(LSB)ページにデータアイテムを記憶することにより第1記憶構成を使用してデータアイテムを記憶し、そしてメモリの最上位ビット(MSB)ページにデータアイテムを記憶することにより第2記憶構成を使用してデータアイテムを記憶するように構成された、請求項13に記載の装置。
- 前記記憶回路は、第1アクセス頻度でアクセスされる、頻繁にアクセスされるデータアイテムを高速アクセスクラスに分類し、及び第1アクセス頻度より少ない第2アクセス頻度でアクセスされる、あまりアクセスされないデータアイテムを通常アクセスクラスに分類するように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、管理データを高速アクセスクラスに分類し、及びユーザデータを通常アクセスクラスに分類するように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、メモリの第1の数の物理的ページへ各々マップされる第1のデータアイテムを高速アクセスクラスに分類し、及び前記第1の数より大きい第2の数の物理的ページへ各々マップされる第2のデータアイテムを通常アクセスクラスに分類するように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、データアイテムの、高速アクセスクラス及び通常アクセスクラスへの規定の固定分類を適用するように構成された、請求項13又は14に記載の装置。
- 前記インターフェイスは、データアイテムをホストから受け容れるように構成され、そして前記記憶回路は、データアイテムの、高速アクセスクラス及び通常アクセスクラスへの分類をホストから受け取るように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、データアイテムに適用されるメモリアクセスオペレーションを監視することにより、データアイテムの、高速アクセスクラス及び通常アクセスクラスへの分類を適応式に決定するように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、第1及び第2バッファを備え、そして前記記憶回路は、高速アクセスクラスに属するデータアイテムを第1バッファにバッファリングし、通常アクセスクラスに属するデータアイテムを第2バッファにバッファリングし、そして第1及び第2バッファにバッファリングされたデータアイテムを、各々、第1及び第2の記憶構成を使用して記憶するように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、メモリの1つ以上のソースブロックからメモリの1つ以上のターゲットブロックへデータをコピーして、高速アクセスクラスに属するデータアイテムが第1記憶構成を使用してターゲットブロックに記憶され、且つ通常アクセスクラスに属するデータアイテムが第2記憶構成を使用してターゲットブロックに記憶されるようにするコンパクト化プロセスを実行するように構成された、請求項13又は14に記載の装置。
- 前記記憶回路は、メモリの複数のブロックに各グレードを指定して、ブロックのグレードがそのブロックに記憶されたデータアイテムのアクセス頻度を表わすようにし、そしてグレードに基づいてソースブロックとして働くように候補ブロックを選択するように構成された、請求項22に記載の装置。
- 前記記憶回路は、メモリの複数のブロックに各グレードを指定して、ブロックのグレードが、そのブロックに記憶されたデータアイテムの、高速アクセス及び通常アクセスクラスへの分類と、そのブロックにデータを記憶するのに使用される実際の記憶構成との間の一致を表わすようにし、そしてグレードに基づいてソースブロックとして働くように候補ブロックを選択するように構成された、請求項22に記載の装置。
- メモリセルの複数のグループを含み、そして第1アクセス時間を有する第1記憶構成を使用して第1データを記憶すると同時に、第1アクセス時間より長い第2アクセス時間を有する第2記憶構成を使用して第2データを記憶して、各グループの各メモリセルが第1データの少なくとも1ビット及び第2データの1つ以上のビットを保持するように構成されたメモリと、
前記メモリへの記憶のためにデータアイテムを受け容れ、その受け容れたデータアイテムを高速アクセスクラス及び通常アクセスクラスへ分類し、高速アクセスクラスのデータアイテムを、第1記憶構成を使用してメモリに記憶し、そして通常アクセスクラスのデータアイテムを、第2記憶構成を使用してメモリに記憶するように構成された記憶回路と、
を備えたデータ記憶装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161486284P | 2011-05-15 | 2011-05-15 | |
US61/486,284 | 2011-05-15 | ||
US13/426,799 US8782370B2 (en) | 2011-05-15 | 2012-03-22 | Selective data storage in LSB and MSB pages |
US13/426,799 | 2012-03-22 | ||
PCT/IB2012/052376 WO2013005118A1 (en) | 2011-05-15 | 2012-05-13 | Selective data storage in lsb and msb pages |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014513848A true JP2014513848A (ja) | 2014-06-05 |
JP5907255B2 JP5907255B2 (ja) | 2016-04-26 |
Family
ID=46178419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014510916A Active JP5907255B2 (ja) | 2011-05-15 | 2012-05-13 | Lsb及びmsbページにおける選択的データ記憶 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8782370B2 (ja) |
EP (2) | EP3686742A1 (ja) |
JP (1) | JP5907255B2 (ja) |
KR (1) | KR101388410B1 (ja) |
CN (1) | CN103608782B (ja) |
TW (1) | TWI460590B (ja) |
WO (1) | WO2013005118A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017501489A (ja) * | 2014-12-05 | 2017-01-12 | 華為技術有限公司Huawei Technologies Co.,Ltd. | コントローラ、フラッシュメモリ装置、データブロック安定性を識別する方法、及びデータをフラッシュメモリ装置に記憶する方法 |
JP2018136970A (ja) * | 2014-12-29 | 2018-08-30 | 東芝メモリ株式会社 | 情報処理装置 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058281B2 (en) * | 2012-06-01 | 2015-06-16 | Seagate Technology Llc | Allocating memory usage based on quality metrics |
US9081664B2 (en) * | 2012-08-10 | 2015-07-14 | Kabushiki Kaisha Toshiba | Memory system capable of preventing data destruction |
US9361167B2 (en) * | 2012-10-24 | 2016-06-07 | SanDisk Technologies, Inc. | Bit error rate estimation for wear leveling and for block selection based on data type |
CN103853665B (zh) * | 2012-12-03 | 2017-06-06 | 华为技术有限公司 | 存储空间分配方法及设备 |
US8984251B2 (en) * | 2012-12-04 | 2015-03-17 | Apple Inc. | Hinting of deleted data from host to storage device |
TWI498812B (zh) * | 2013-01-07 | 2015-09-01 | Mstar Semiconductor Inc | 資料存取方法以及使用此資料存取方法的電子裝置 |
CN103077121B (zh) * | 2013-01-07 | 2016-01-27 | 深圳市江波龙电子有限公司 | 一种闪存存储设备中数据管理的方法及装置 |
KR102068342B1 (ko) * | 2013-03-07 | 2020-01-20 | 삼성전자주식회사 | 메모리 제어기 및 그것을 포함하는 메모리 시스템 |
CN103164344B (zh) * | 2013-03-12 | 2015-09-16 | 深圳市江波龙电子有限公司 | 一种闪存存储设备中数据管理的方法及装置 |
CN103246615B (zh) * | 2013-04-24 | 2015-09-16 | 深圳市江波龙电子有限公司 | 一种闪存存储设备中数据管理的方法及装置 |
WO2014209234A1 (en) * | 2013-06-26 | 2014-12-31 | Agency For Science, Technology And Research | Method and apparatus for hot data region optimized dynamic management |
US9298389B2 (en) * | 2013-10-28 | 2016-03-29 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a memory management controller |
US9501422B2 (en) | 2014-06-11 | 2016-11-22 | Vmware, Inc. | Identification of low-activity large memory pages |
US9330015B2 (en) * | 2014-06-11 | 2016-05-03 | Vmware, Inc. | Identification of low-activity large memory pages |
US9563367B2 (en) | 2014-08-26 | 2017-02-07 | HGST Netherlands B.V. | Latency command processing for solid state drive interface protocol |
CN104503707B (zh) | 2014-12-24 | 2018-03-06 | 华为技术有限公司 | 读取数据的方法以及装置 |
KR20160150384A (ko) * | 2015-06-22 | 2016-12-30 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20170001237A (ko) * | 2015-06-26 | 2017-01-04 | 에스케이하이닉스 주식회사 | 상태 읽기를 수행하는 메모리 시스템 및 그것의 동작 방법 |
US20170139826A1 (en) * | 2015-11-17 | 2017-05-18 | Kabushiki Kaisha Toshiba | Memory system, memory control device, and memory control method |
KR20170099437A (ko) * | 2016-02-23 | 2017-09-01 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
KR102553170B1 (ko) * | 2016-06-08 | 2023-07-10 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10783146B2 (en) | 2016-07-19 | 2020-09-22 | Sap Se | Join operations in hybrid main memory systems |
US10540098B2 (en) | 2016-07-19 | 2020-01-21 | Sap Se | Workload-aware page management for in-memory databases in hybrid main memory systems |
US10387127B2 (en) | 2016-07-19 | 2019-08-20 | Sap Se | Detecting sequential access data and random access data for placement on hybrid main memory for in-memory databases |
US11977484B2 (en) | 2016-07-19 | 2024-05-07 | Sap Se | Adapting in-memory database in hybrid memory systems and operating system interface |
US10698732B2 (en) * | 2016-07-19 | 2020-06-30 | Sap Se | Page ranking in operating system virtual pages in hybrid memory systems |
US10452539B2 (en) | 2016-07-19 | 2019-10-22 | Sap Se | Simulator for enterprise-scale simulations on hybrid main memory systems |
US10437798B2 (en) | 2016-07-19 | 2019-10-08 | Sap Se | Full system simulator and memory-aware splay tree for in-memory databases in hybrid memory systems |
US10474557B2 (en) | 2016-07-19 | 2019-11-12 | Sap Se | Source code profiling for line-level latency and energy consumption estimation |
US9672905B1 (en) * | 2016-07-22 | 2017-06-06 | Pure Storage, Inc. | Optimize data protection layouts based on distributed flash wear leveling |
CN108170367B (zh) * | 2016-12-07 | 2021-04-20 | 瑞昱半导体股份有限公司 | 内存控制电路及其方法 |
JP2018160194A (ja) | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | メモリシステムおよび方法 |
US11010379B2 (en) | 2017-08-15 | 2021-05-18 | Sap Se | Increasing performance of in-memory databases using re-ordered query execution plans |
US10942854B2 (en) | 2018-05-09 | 2021-03-09 | Micron Technology, Inc. | Prefetch management for memory |
US11010092B2 (en) | 2018-05-09 | 2021-05-18 | Micron Technology, Inc. | Prefetch signaling in memory system or sub-system |
US10714159B2 (en) | 2018-05-09 | 2020-07-14 | Micron Technology, Inc. | Indication in memory system or sub-system of latency associated with performing an access command |
US10754578B2 (en) | 2018-05-09 | 2020-08-25 | Micron Technology, Inc. | Memory buffer management and bypass |
US11340810B2 (en) * | 2018-10-09 | 2022-05-24 | Western Digital Technologies, Inc. | Optimizing data storage device operation by grouping logical block addresses and/or physical block addresses using hints |
CN109947678B (zh) * | 2019-03-26 | 2021-07-16 | 联想(北京)有限公司 | 一种存储装置、电子设备及数据交互方法 |
KR20200123898A (ko) | 2019-04-22 | 2020-11-02 | 삼성전자주식회사 | 상이한 동작 모드들에서 동작하는 뱅크들을 포함하는 불휘발성 메모리 장치, 메모리 컨트롤러의 동작 방법, 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치 |
WO2021035555A1 (zh) * | 2019-08-27 | 2021-03-04 | 华为技术有限公司 | 一种固态硬盘的数据存储方法、装置及固态硬盘ssd |
CN112445412B (zh) * | 2019-08-28 | 2024-06-11 | 华为技术有限公司 | 一种数据存储方法及装置 |
US11231876B2 (en) * | 2019-09-24 | 2022-01-25 | Western Digital Technologies, Inc. | Initial data placement in hybrid object storage system |
CN111258505B (zh) * | 2020-01-21 | 2023-09-26 | 合肥兆芯电子有限公司 | 快闪存储器的数据合并方法、控制电路单元与存储装置 |
US20210382818A1 (en) * | 2020-06-08 | 2021-12-09 | Western Digital Technologies, Inc. | Solid-State Storage Devices that Reduce Read Time for Read Time-Sensitive Data |
US11366774B2 (en) * | 2020-09-24 | 2022-06-21 | Adesto Technologies Corporation | Memory latency reduction in XIP mode |
CN112860185B (zh) * | 2021-01-29 | 2022-11-25 | 西藏宁算科技集团有限公司 | 基于lru算法的高可用缓存方法、存储装置以及电子设备 |
JP7516300B2 (ja) * | 2021-03-17 | 2024-07-16 | キオクシア株式会社 | メモリシステム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008242503A (ja) * | 2007-03-23 | 2008-10-09 | Canon Inc | メモリ管理装置及び方法、並びにプログラム |
US20080291731A1 (en) * | 2007-05-21 | 2008-11-27 | Sandisk Il Ltd. | Methods For Optimizing Page Selection In Flash-Memory Devices |
JP2010067263A (ja) * | 2008-07-18 | 2010-03-25 | Marvell World Trade Ltd | メモリへの選択的アクセス |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2498154A1 (en) | 2002-09-16 | 2004-03-25 | Tigi Corporation | Storage system architectures and multiple caching arrangements |
US7352618B2 (en) * | 2004-12-15 | 2008-04-01 | Samsung Electronics Co., Ltd. | Multi-level cell memory device and associated read method |
US7707379B2 (en) | 2006-07-13 | 2010-04-27 | International Business Machines Corporation | Dynamic latency map for memory optimization |
US7707380B2 (en) | 2006-09-29 | 2010-04-27 | Qimonda Ag | Memories, method of storing data in memory and method of determining memory cell sector quality |
KR100771521B1 (ko) * | 2006-10-30 | 2007-10-30 | 삼성전자주식회사 | 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법 |
KR101498673B1 (ko) * | 2007-08-14 | 2015-03-09 | 삼성전자주식회사 | 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템 |
TWI375953B (en) * | 2008-02-21 | 2012-11-01 | Phison Electronics Corp | Data reading method for flash memory, controller and system therof |
JP4461187B1 (ja) * | 2008-12-24 | 2010-05-12 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置、情報処理装置および不揮発性半導体メモリドライブ装置における記憶領域の管理方法 |
US20100169602A1 (en) * | 2008-12-29 | 2010-07-01 | Jared E Hulbert | Method and Apparatus for Efficient Memory Placement |
US8239613B2 (en) * | 2008-12-30 | 2012-08-07 | Intel Corporation | Hybrid memory device |
TWI397071B (zh) | 2008-12-31 | 2013-05-21 | A Data Technology Co Ltd | 記憶體儲存裝置及其控制方法 |
TWI400707B (zh) | 2009-07-09 | 2013-07-01 | Phison Electronics Corp | 快閃記憶體邏輯區塊管理方法及其控制電路與儲存系統 |
US8332578B2 (en) * | 2009-07-31 | 2012-12-11 | Intel Corporation | Method and system to improve the performance of a multi-level cell (MLC) NAND flash memory |
US8438361B2 (en) * | 2010-03-10 | 2013-05-07 | Seagate Technology Llc | Logical block storage in a storage device |
US9183134B2 (en) * | 2010-04-22 | 2015-11-10 | Seagate Technology Llc | Data segregation in a storage device |
JP2012033002A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | メモリ管理装置およびメモリ管理方法 |
TWI451435B (zh) * | 2010-10-08 | 2014-09-01 | Phison Electronics Corp | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 |
US9684590B2 (en) * | 2010-10-25 | 2017-06-20 | Seagate Technology Llc | Storing corresponding data units in a common storage unit |
US8874872B2 (en) * | 2011-01-21 | 2014-10-28 | Seagate Technology Llc | Garbage collection management in memories |
-
2012
- 2012-03-22 US US13/426,799 patent/US8782370B2/en active Active
- 2012-05-13 JP JP2014510916A patent/JP5907255B2/ja active Active
- 2012-05-13 WO PCT/IB2012/052376 patent/WO2013005118A1/en active Application Filing
- 2012-05-13 CN CN201280023874.8A patent/CN103608782B/zh active Active
- 2012-05-14 EP EP20162061.4A patent/EP3686742A1/en active Pending
- 2012-05-14 EP EP12167837.9A patent/EP2525293B1/en active Active
- 2012-05-15 KR KR1020120051422A patent/KR101388410B1/ko active IP Right Grant
- 2012-05-15 TW TW101117261A patent/TWI460590B/zh active
-
2014
- 2014-07-14 US US14/330,234 patent/US8914600B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008242503A (ja) * | 2007-03-23 | 2008-10-09 | Canon Inc | メモリ管理装置及び方法、並びにプログラム |
US20080291731A1 (en) * | 2007-05-21 | 2008-11-27 | Sandisk Il Ltd. | Methods For Optimizing Page Selection In Flash-Memory Devices |
JP2010067263A (ja) * | 2008-07-18 | 2010-03-25 | Marvell World Trade Ltd | メモリへの選択的アクセス |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017501489A (ja) * | 2014-12-05 | 2017-01-12 | 華為技術有限公司Huawei Technologies Co.,Ltd. | コントローラ、フラッシュメモリ装置、データブロック安定性を識別する方法、及びデータをフラッシュメモリ装置に記憶する方法 |
US9772790B2 (en) | 2014-12-05 | 2017-09-26 | Huawei Technologies Co., Ltd. | Controller, flash memory apparatus, method for identifying data block stability, and method for storing data in flash memory apparatus |
JP2018136970A (ja) * | 2014-12-29 | 2018-08-30 | 東芝メモリ株式会社 | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2525293A1 (en) | 2012-11-21 |
KR20120127698A (ko) | 2012-11-23 |
US8914600B2 (en) | 2014-12-16 |
US20140325172A1 (en) | 2014-10-30 |
TW201248405A (en) | 2012-12-01 |
EP2525293B1 (en) | 2020-03-11 |
TWI460590B (zh) | 2014-11-11 |
CN103608782A (zh) | 2014-02-26 |
CN103608782B (zh) | 2016-09-07 |
US8782370B2 (en) | 2014-07-15 |
JP5907255B2 (ja) | 2016-04-26 |
KR101388410B1 (ko) | 2014-04-22 |
EP3686742A1 (en) | 2020-07-29 |
WO2013005118A1 (en) | 2013-01-10 |
US20120290768A1 (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5907255B2 (ja) | Lsb及びmsbページにおける選択的データ記憶 | |
TWI647702B (zh) | 記憶體控制器、記憶體系統及於一記憶體中管理資料配置的方法 | |
US11030094B2 (en) | Apparatus and method for performing garbage collection by predicting required time | |
US20160062885A1 (en) | Garbage collection method for nonvolatile memory device | |
US10949355B2 (en) | Methods and apparatus for workload based dynamic cache control in SSD | |
US11747989B2 (en) | Memory system and method for controlling nonvolatile memory | |
JP6139381B2 (ja) | メモリシステムおよび方法 | |
US11436136B2 (en) | Memory system including non-volatile buffer and control method thereof | |
JP2018049522A (ja) | メモリシステム及び制御方法 | |
EP2565792A1 (en) | Block management schemes in hybrid SLC/MLC memory | |
US10402338B2 (en) | Method and apparatus for erase block granularity eviction in host based caching | |
US20130103893A1 (en) | System comprising storage device and related methods of operation | |
US11392309B2 (en) | Memory system for performing migration operation and operating method thereof | |
EP3926451B1 (en) | Communication of data relocation information by storage device to host to improve system performance | |
KR102349381B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
TW202314471A (zh) | 儲存裝置及其操作方法 | |
Yong et al. | Design and implementation of virtual stream management for NAND flash-based storage | |
Sun et al. | LBA scrambler: A NAND flash aware data management scheme for high-performance solid-state drives | |
US10698621B2 (en) | Block reuse for memory operations | |
KR20230166803A (ko) | 높은 퍼지 성능을 제공하는 스토리지 장치 및 그것의 메모리 블록 관리 방법 | |
KR20230115196A (ko) | 메모리 블록을 할당 해제하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160229 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5907255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |