JP2014500700A5 - - Google Patents

Description

リチウム電池が充電する過程において、リチウム電池の電圧が過充電保護電圧（一般的には、４．２Ｖ〜４．３Ｖである）を超える場合、ロジック回路２が増幅管Ｍ２をオフさせる。即ち、充電回路を遮断して、充電を中止する。増幅管Ｍ２をオフされる場合、負荷に電流が流れないので、充電器が出力する電圧が高くなる。この場合、外部回路の負極「Ｂ−」にマイナス高圧（−２０Ｖに達することができる）が発生するので、ロジック回路２、過電流保護回路３、短絡保護回路４、増幅管Ｍ２等が前記マイナス高圧に耐えなければならない。従って、前記保護回路が前記高電圧の充電器の中で作動することを保護すると共に、色々な場所に応用される保護回路の安定性を向上させることができる。

図２に示されている保護回路は、図１に示されている保護回路と比較してみると、集積度を高めるともに、コストを減らすことができる。しかし、図２の過電流保護回路３、短絡保護回路４、レベルシフト回路６、ベーススイッチング回路７などには、低圧ＭＯＳ装置 (低圧ＭＯＳ装置は、ゲートソースとソースドレイン間の比較的低い電圧に耐えること ができる)のみが用いられ、且つ他の保護措置が設けられていないので、過充電保護状態になる場合、外部回路の負極「Ｂ−」のマイナス高圧に耐えることができない。即ち、保護回路の安定性がよくない。

電流源Ｉｂは、バイアス又は基準回路により形成することができる。即ち、第一ＮＭＯＳトランジスターＮ１、第二ＮＭＯＳトランジスターＮ２、第三ＮＭＯＳトランジスターＮ３、第四ＮＭＯＳトランジスターＮ４、第八ＮＭＯＳトランジスターＮ８、第一ＰＭＯＳトランジスターＰ１、第二ＰＭＯＳトランジスターＰ２、第三ＰＭＯＳトランジスターＰ３、第五ＰＭＯＳトランジスターＰ５などは、このようなトランジスターと電流源の種類と／又は規格により決めることができる。例えば、ある実施例において、第一ＮＭＯＳトランジスターＮ１と第二ＮＭＯＳトランジスターＮ２とは、普通なＮＭＯＳトランジスターであり、第三〜第十四ＮＭＯＳトランジスターＮ３〜１４は、低電圧ベース隔離型ＮＭＯＳトランジスターであり、第一〜第七ＰＭＯＳトランジスターＰ１〜Ｐ７は、ソースドレイン電圧が高く、ゲートソース電圧が低いＰＭＯＳトランジスターである（即ち、高いソースドレイン電圧に耐えると共に、低いゲートソース電圧に耐えることができるＰＭＯＳトランジスターである。）。

第五ＮＭＯＳトランジスターＮ５と、第六ＮＭＯＳトランジスターＮ６と、第七ＮＭＯＳトランジスターＮ７とが直列ダイオード形に接続され、且つ第三ＰＭＯＳトランジスターＰ３において流れえる電流が小さいので、接合点Ｓｂと増幅管Ｍ１のベース（ｓｕｂ）との間の電圧を３Ｖｇｓまで制限することができる（３倍のＮＭＯＳトランジスターのゲートソース電圧で、約２Ｖ〜３Ｖである）。従って、第四〜第七ＮＭＯＳトランジスターＮ４〜Ｎ７が相対的に低い電圧のみに耐えることができる。

同様に、第八〜第十一ＮＭＯＳトランジスターＮ８〜Ｎ１１も相対的に低い電圧のみに 耐えることができる。また、第三ＮＭＯＳトランジスターＮ３がダイオード形に接続されている（即ち、ゲートとドレインが一体に接続されている）ので、ゲートソース電圧とソースドレインの電圧も低い。従って、第三ＮＭＯＳトランジスターＮ３も相対的に低い電圧のみに耐えることができる。外部回路の負極「Ｂ−」にマイナス高圧が発生する場合、クランプ回路１１が前記電圧を−２Ｖ〜３Ｖ範囲まで制限する。第十三ＮＭＯＳトランジスターＮ１３のソース電圧が低いので、相対的に高い電圧レベルに耐える必要がない。

且つ、第三ＮＭＯＳトランジスターＮ３のドレインは、マイナス高圧を生成し、第二ＰＭＯＳトランジスターＰ２が前記マイナス高圧に耐える。接合点ＳｂとＧｔにマイナス高圧があるが、第三〜十一ＮＭＯＳトランジスターＮ３〜Ｎ１１が受ける電圧が３Ｖｇｓより低い。従って、第三〜十一ＮＭＯＳトランジスターＮ３〜Ｎ１１が低電圧のみに耐え、高電圧に耐える必要がない。

過充電保護状態において、第十二ＮＭＯＳトランジスターＮ１２と第十四ＮＭＯＳトランジスターＮ１４が導通され、且つ２つのＮＭＯＳトランジスターのドレインの電圧が０Ｖに接近し、２つのＮＭＯＳトランジスターのゲートソース電圧が３Ｖｇｓを超えない。即ち、第十二ＮＭＯＳトランジスターＮ１２と第十四ＮＭＯＳトランジスターＮ１４が低電圧レベルのみに耐えることができる。また、クランプ回路１１が外部回路の負極「Ｂ−」のマイナス高圧が−２Ｖ〜３Ｖの範囲になるように制限するので、第十三ＮＭＯＳトランジスターＮ１３も低電圧レベルのみに耐えることができる。しかし、前記第三抵抗Ｒ３の両端の電圧差が大きいので、第三抵抗Ｒ３が高電圧に耐えなければならない。本発明のある実施例において、耐高電圧多結晶から構成される第三抵抗Ｒ３を用いることができる。

外部回路の負極「Ｂ−」のマイナス高圧は、高いソースドレイン電圧を有する第二〜第七ＰＭＯＳトランジスターＰ２〜Ｐ７と第三抵抗Ｒ３とによって耐えられる。他の低電圧ＮＭＯＳトランジスターの一端にも前記マイナス高圧が発生することができるが、前記ＮＭＯＳトランジスターにかかる電圧差が小さいので、高電圧ＮＭＯＳトランジスターを用いなくてもよい。

リチウム電池が過充電状態になる場合、増幅管Ｍ１のベース電圧（Ｖｓuｂ）を外部回路の負極「Ｂ−」と同様な電圧に変換しなければならない。そのため、第二インバーターＩ８が高電圧レベルを出力し、第八ＰＭＯＳトランジスターＰ８と第九ＰＭＯＳトランジスターＰ９がオフされ、第十四ＮＭＯＳトランジスターＮ１４が導通される。外部回路の負極「Ｂ−」がマイナス高圧になる場合、増幅管Ｍ１のベース電圧（Ｖｓuｂ）もマイナス高圧になる。マイナス高圧が高いソースドレイン電圧を有する第八及び第九ＰＭＯＳトランジスターＰ８及びＰ１０によって耐えられるので、図４に示されているクランプ回路１１と第三抵抗Ｒ３とが必要しなくなる。即ち、ベーススイッチング回路１４が、高いソースドレイン電圧特徴と低いゲートソース電圧特徴を有するＰＭＯＳトランジスターを使い、且つ１つのインバーターと低電圧ＮＭＯＳトランジスターを増加する場合、クランプ回路が必要しなくなり、且つベーススイッチング回路１４が高電圧に耐えることもできる。

Claims (12)

1. 過充電保護回路と、
   前記過充電保護回路に接続され、且つ第一ロジック出力と第二ロジック出力を備えるロジック回路と、
   前記ロジック回路の第一ロジック出力と前記第二ロジック出力とに接続されて、過充電保護状態である時、前記第一ロジック出力と前記第二ロジック出力を高電圧レベルに変換するレベルシフト回路と、
   前記レベルシフト回路に接続されているベーススイッチング回路と、
   リチウム電池の負極と外部回路の負極との間に増幅管と、を含むリチウム電池保護回路において、
   前記レベルシフト回路は、
   前記第二ロジック出力に接続されている１つの第一インバーターと、
   少なくとも１つがソースドレイン高電圧とゲートソース低電圧とを有している複数のＰＭＯＳトランジスターと、
   少なくとも１つが低電圧ＮＭＯＳトランジスターである複数のＮＭＯＳトランジスターと、を含み、
   前記ベーススイッチング回路は、前記増幅管のベースと、前記レベルシフト回路と、前 記第一ロジック出力とに接続され、前記ベーススイッチング回路は、低電圧レベルを高電 圧レベルに変換し、且つ前記第一ロジック出力に基づいて高電圧レベルを前記増幅管のベ ースと前記レベルシフト回路に提供する、
   ことを特徴とするリチウム電池に接続されたリチウム電池保護回路。
2. 複数のPMOSトランジスターは、外部回路の負極のマイナス高圧に耐えることができ、前記複数のNMOSトランジスターは、低電圧レベルに耐えるものである、ことを特徴とする請求項1に記載のリチウム電池保護回路
3. 前記リチウム電池保護回路は、負電極とベーススイッチング回路との間に接続されているクランプ回路をさらに含み、前記クランプ回路は、過充電保護状態において、ベーススイッチング回路の１つのＮＭＯＳトランジスターのみが低電圧レベルを受けるようにする、ことを特徴とする請求項１に記載のリチウム電池保護回路。
4. 前記ベーススイッチ回路は、過充電保護状態において、少なくとも1つの低電圧NMOSト ランジスターの代わりに、負極のマイナス高圧に耐えるように配置された抵抗をさらに含 む、ことを特徴とする請求項1に記載のリチウム電池保護回路。
5. 前記リチウム電池保護回路は、過電流保護回路と、短絡保護回路と、クランプ回路とさらに含み、前記クランプ回路は、過電流保護回路、短絡保護回路とリチウム電池の負極との間に接続されて、過充電保護状態において、負電極上のマイナス高圧が過電流保護回路と短絡保護回路を破壊することを保護する、ことを特徴とする請求項１に記載のリチウム電池保護回路。
6. 前記第一ロジック出力は、第一トランジスター組に接続され、前記第一トランジスター組は、複数の直列ダイオード形に接続される第一組NMOSトランジスターを含み、前記第一組NMOSトランジスターは、一個の単独のNMOSトランジスターに並列に接続されており、
   前記第二ロジック出力は、第二トランジスター組に接続され、前記第二トランジスター組は、複数の直列ダイオード形に接続される第二組ＮＭＯＳトランジスターを含み、前記 第二組NMOSトランジスターは、他の一個の単独のNMOSトランジスターに並列接続されている、ことを特徴とする請求項1に記載のリチウム電池保護回路。
7. 前記複数のＰＭＯＳトランジスターは、第一〜第七である七個のＰＭＯＳトランジスターを含み、前記複数のＮＭＯＳトランジスターは、第一〜第十二である十二個のＮＭＯＳトランジスターを含み、第四ＮＭＯＳトランジスターは、第四ＰＭＯＳトランジスターを介して前記第一ロジック出力に接続されており、第一トランジスター組は、直列接続されている第五ＮＭＯＳトランジスターと、第六ＮＭＯＳトランジスターと、第七ＮＭＯＳトランジスターとを含み、且つ直列接続された３つのＮＭＯＳトランジスターは、第四ＮＭＯＳトランジスターに接続されており、第八ＮＭＯＳトランジスターは、第六ＰＭＯＳトランジスターを介して前記第二ロジック出力に接続されており、直列接続されている第九ＮＭＯＳトランジスターと、第十ＮＭＯＳトランジスターと、第十一ＮＭＯＳトランジスターとから構成される第二トランジスター組は、第八ＮＭＯＳトランジスターに接続され、第七ＰＭＯＳトランジスターは、第一インバーターを介して第二ロジック出力に接続されており、第十二ＮＭＯＳトランジスターのゲートとソースは、第八ＮＭＯＳトランジスターのドレインとソースにそれぞれ接続されており、前記第十二ＮＭＯＳトランジスターのドレインは、増幅管のゲートに接続されている、ことを特徴とする請求項１に記載のリチウム電池保護回路。
8. 前記ベーススイッチング回路は、前記第一ロジック出力に接続されている第二インバーターを含む、ことを特徴とする請求項１に記載のリチウム電池保護回路。
9. 過放電保護回路と、過放電保護回路に接続されてリチウム電池保護回路が休止状態から初期状態になるようにする過放電保護異常処理回路とをさらに含む、ことを特徴とする請求項１に記載のリチウム電池保護回路。
10. 第一ロジック出力と第二ロジック出力を備えるロジック回路と、
    前記ロジック回路の前記第一ロジック出力と前記第二ロジック出力とに接続されて、過充電保護状態である時、前記第一ロジック出力と前記第二ロジック出力の電圧を高電圧レベルに変換するレベルシフト回路と、
    前記レベルシフト回路に接続されているベーススイッチング回路と、
    リチウム電池の負極と外部回路の負極との間に増幅管と、を含むリチウム電池保護回路において、
    前記レベルシフト回路は、
    第二トランジスターを介して前記第一ロジック出力に接続されている第一トランジスターと、
    直列接続される第三トランジスターを備え、且つ前記第一トランジスターのソースとドレインに並列接続されている第一トランジスター組と、
    第五トランジスターを介して前記第二ロジック出力に接続されている第四トランジスターと、
    直列接続される第六トランジスターを備え、且つ前記第四トランジスターのソースとド レインに並列接続されている第二トランジスター組を含む、ことを特徴とするリチウム電池保護回路。
11. 前記ベーススイッチング回路は、前記第一ロジック出力、レベルシフト回路中の第一トランジスターと第四トランジスターに接続され、且つレベルシフト回路に第一ロジック出力に基づいた電圧を提供する、ことを特徴とする請求項１０に記載のリチウム電池保護回路。
12. 前記ベーススイッチング回路は、第一ロジック回路に接続されているインバーターと、ゲートがインバーターの出力端に接続されている第七トランジスターとをさらに含む、ことを特徴とする請求項１１に記載のリチウム電池保護回路。