JP2014239379A - Module - Google Patents

Module Download PDF

Info

Publication number
JP2014239379A
JP2014239379A JP2013121860A JP2013121860A JP2014239379A JP 2014239379 A JP2014239379 A JP 2014239379A JP 2013121860 A JP2013121860 A JP 2013121860A JP 2013121860 A JP2013121860 A JP 2013121860A JP 2014239379 A JP2014239379 A JP 2014239379A
Authority
JP
Japan
Prior art keywords
substrate
switch
filter
wiring
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013121860A
Other languages
Japanese (ja)
Other versions
JP6282410B2 (en
Inventor
孝治 小笠原
Koji Ogasawara
孝治 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013121860A priority Critical patent/JP6282410B2/en
Publication of JP2014239379A publication Critical patent/JP2014239379A/en
Application granted granted Critical
Publication of JP6282410B2 publication Critical patent/JP6282410B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Transceivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a module that suppresses interference between signals.SOLUTION: The present invention relates to a module 100 including: a substrate 40; duplexers 12 and 14 and reception filters 16 and 18 disposed on an upper surface of the substrate 40; a switch 10 disposed on a lower surface of the substrate 40 to select one of the duplexers and the reception filters to be connected to an antenna 20; and a plurality of copper posts 56 disposed on the lower surface of the substrate 40 so as to surround the switch 10. The present invention can suppress interference between signals.

Description

本発明はモジュールに関する。   The present invention relates to a module.

携帯電話などの通信機器には、複数のバンドへの対応、及び小型化が求められている。複数バンド対応及び小型化を両立させるため、異なるバンドに対応した複数のフィルタ及びデュプレクサを１つのモジュールに組み込む。こうしたモジュールには、バンドに応じて複数のフィルタ及びデュプレクサから１つを選択しアンテナに接続するスイッチ、並びにインダクタ及びキャパシタなどを含むチップ部品がさらに組み込まれる。なお、フィルタ及びデュプレクサとして、弾性表面波（Surface Acoustic Wave：ＳＡＷ）デバイスなどの弾性波デバイスが用いられる。特許文献１には、基板の内部で引き回され、ＳＡＷフィルタと接続された線路パターンを有する技術が記載されている。特許文献２には、受動素子及び能動素子を含むモジュールが記載されている。特許文献３及び４には、フィルタ及び半導体素子など複数の部品を含む電子部品モジュールが記載されている。   Communication devices such as mobile phones are required to be compatible with a plurality of bands and miniaturized. In order to achieve compatibility with multiple bands and miniaturization, a plurality of filters and duplexers corresponding to different bands are incorporated in one module. Such a module further incorporates a chip component including a switch that selects one of a plurality of filters and duplexers according to the band and connects to the antenna, and an inductor and a capacitor. Note that an acoustic wave device such as a surface acoustic wave (SAW) device is used as the filter and the duplexer. Patent Document 1 describes a technique having a line pattern that is routed inside a substrate and connected to a SAW filter. Patent Document 2 describes a module including a passive element and an active element. Patent Documents 3 and 4 describe an electronic component module including a plurality of components such as a filter and a semiconductor element.

特開２００５−３１８１２８号公報JP-A-2005-318128 特開平１１−４５９７７号公報Japanese Patent Laid-Open No. 11-45977 特開２０１１−１４６５９号公報JP 2011-14659 A 特開２００３−１００９８９号公報Japanese Patent Laid-Open No. 2003-100909

しかしながら、複数のバンドに対応したモジュールにおいては、異なるバンドの信号間において干渉が生じ、モジュールの周波数特性が悪化する。また基板内におけるデュプレクサ及びスイッチなどのレイアウトに応じて、配線が長くなる。配線が長くなることで、信号の干渉がより生じやすくなる。本発明は上記課題に鑑み、信号間の干渉を抑制できるモジュールを提供することを目的とする。   However, in a module corresponding to a plurality of bands, interference occurs between signals in different bands, and the frequency characteristics of the module deteriorate. Also, the wiring becomes longer depending on the layout of the duplexer, switch, etc. in the substrate. As the wiring becomes longer, signal interference is more likely to occur. An object of this invention is to provide the module which can suppress the interference between signals in view of the said subject.

本発明は、基板と、前記基板の上面に設けられ、デュプレクサまたはフィルタとして機能する複数の弾性波デバイスと、前記基板の下面に設けられ、前記複数の弾性波デバイスのうち１つを選択しアンテナと接続するスイッチと、前記スイッチを囲むように前記基板の下面に設けられた複数のポスト電極と、を具備するモジュールである。   The present invention provides a substrate, a plurality of acoustic wave devices provided on the upper surface of the substrate and functioning as a duplexer or a filter, and provided on the lower surface of the substrate, and selects one of the plurality of acoustic wave devices to select an antenna. And a plurality of post electrodes provided on the lower surface of the substrate so as to surround the switch.

上記構成において、前記複数の弾性波デバイスは、互いに異なる通過帯域を有する構成とすることができる。   In the above configuration, the plurality of acoustic wave devices may have different passbands.

上記構成において、前記スイッチは前記基板の下面の中央部に設けられ、前記複数の弾性波デバイスは、前記スイッチを中心に放射状に配置されている構成とすることができる。   The said structure WHEREIN: The said switch is provided in the center part of the lower surface of the said board | substrate, The said some acoustic wave device can be set as the structure arrange | positioned radially centering on the said switch.

上記構成において、前記複数のポスト電極は、前記基板の下面の外周部に設けられている構成とすることができる。   The said structure WHEREIN: These post electrodes can be set as the structure provided in the outer peripheral part of the lower surface of the said board | substrate.

上記構成において、前記ポスト電極は、前記スイッチより下に突出している構成とすることができる。   The said structure WHEREIN: The said post electrode can be set as the structure protruded below the said switch.

上記構成において、前記基板の下面に設けられ、前記スイッチを封止する封止部を具備し、前記ポスト電極の下面は前記封止部から露出する構成とすることができる。   The said structure WHEREIN: The sealing part which is provided in the lower surface of the said board | substrate and seals the said switch can be comprised, and the lower surface of the said post electrode can be set as the structure exposed from the said sealing part.

上記構成において、前記基板は複数の導体層、及び前記複数の導体層を接続するビア配線を含み、前記複数の弾性波デバイスは、前記導体層及び前記ビア配線を介して前記スイッチと接続されている構成とすることができる。   In the above configuration, the substrate includes a plurality of conductor layers and via wirings connecting the plurality of conductor layers, and the plurality of acoustic wave devices are connected to the switch via the conductor layers and the via wirings. It can be set as a structure.

上記構成において、前記基板の上面に設けられ、前記弾性波デバイスと接続された受動部品を具備する構成とすることができる。   The said structure WHEREIN: It can be set as the structure which comprises the passive component provided in the upper surface of the said board | substrate and connected with the said elastic wave device.

本発明によれば、信号間の干渉を抑制できるモジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the module which can suppress the interference between signals can be provided.

図１（ａ）は実施例１に係るモジュールを例示するブロック図である。図１（ｂ）はモジュールを例示する断面図である。FIG. 1A is a block diagram illustrating a module according to the first embodiment. FIG. 1B is a cross-sectional view illustrating a module. 図２（ａ）は基板の上面を例示する図である。図２（ｂ）は基板の上面を例示する図である。FIG. 2A illustrates the upper surface of the substrate. FIG. 2B illustrates the upper surface of the substrate. 図３（ａ）は絶縁層４１を透視して絶縁層４２の上面を例示する図である。図３（ｂ）は絶縁層４１及び４２を透視して絶縁層４３の上面を例示する図である。FIG. 3A is a diagram illustrating the upper surface of the insulating layer 42 through the insulating layer 41. FIG. 3B illustrates the top surface of the insulating layer 43 through the insulating layers 41 and 42. 図４は絶縁層４１〜４３を透視して絶縁層４３の下面を例示する図である。FIG. 4 is a view illustrating the lower surface of the insulating layer 43 through the insulating layers 41 to 43. 図５（ａ）から図５（ｃ）はモジュールの製造方法を例示する断面図である。FIG. 5A to FIG. 5C are cross-sectional views illustrating a method for manufacturing a module. 図６（ａ）は比較例に係るモジュールの基板の上面を例示する図である。図６（ｂ）は基板の上面を例示する図である。FIG. 6A is a diagram illustrating the upper surface of the substrate of the module according to the comparative example. FIG. 6B is a diagram illustrating the upper surface of the substrate. 図７（ａ）は絶縁層４１を透視して絶縁層４２の上面を例示する図である。図７（ｂ）は絶縁層４１及び４２を透視して絶縁層４３の上面を例示する図である。FIG. 7A is a diagram illustrating the upper surface of the insulating layer 42 through the insulating layer 41. FIG. 7B illustrates the upper surface of the insulating layer 43 through the insulating layers 41 and 42. 図８は絶縁層４１〜４３を透視して絶縁層４３の下面を例示する図である。FIG. 8 is a view illustrating the lower surface of the insulating layer 43 through the insulating layers 41 to 43.

図面を用いて実施例について説明する。   Embodiments will be described with reference to the drawings.

図１（ａ）は実施例１に係るモジュール１００を例示するブロック図である。図１（ａ）に示すように、モジュール１００はスイッチ１０、２個のデュプレクサ１２及び１４（以下、デュプレクサと記載することがある）、２個の受信フィルタ１６及び１８（以下、フィルタと記載することがある）を含む。スイッチ１０の一端はアンテナ２０に接続されている。デュプレクサ１２は送信フィルタ１２ａ及び受信フィルタ１２ｂを含む。デュプレクサ１４は送信フィルタ１４ａ及び受信フィルタ１４ｂを含む。各フィルタ（送信フィルタ１２ａ及び１４ａ、受信フィルタ１２ｂ、１４ｂ、１６及び１８）は、例えばＳＡＷフィルタなどのバンドパスフィルタである。各フィルタは、互いに異なる通過帯域を有し、異なるバンドに対応する。バンドとは、例えばＷ−ＣＤＭＡ（Wideband Code Divided Multiple Access ）方式のバンドである。   FIG. 1A is a block diagram illustrating a module 100 according to the first embodiment. As shown in FIG. 1A, the module 100 includes a switch 10, two duplexers 12 and 14 (hereinafter sometimes referred to as duplexers), and two reception filters 16 and 18 (hereinafter referred to as filters). May be included). One end of the switch 10 is connected to the antenna 20. The duplexer 12 includes a transmission filter 12a and a reception filter 12b. The duplexer 14 includes a transmission filter 14a and a reception filter 14b. Each filter (transmission filters 12a and 14a, reception filters 12b, 14b, 16 and 18) is a bandpass filter such as a SAW filter, for example. Each filter has a different pass band and corresponds to a different band. The band is, for example, a W-CDMA (Wideband Code Divided Multiple Access) band.

スイッチ１０は、例えばシリコン（Ｓｉ）系半導体またはガリウム砒素（ＧａＡｓ）系半導体を用いた半導体スイッチである。スイッチ１０は、バンドに応じてデュプレクサ１２及び１４、並びに受信フィルタ１６及び１８から１つを選択し、アンテナ２０と接続する。アンテナ２０とデュプレクサ１２とを接続する配線を配線１１、アンテナ２０とデュプレクサ１４とを接続する配線を配線１３、アンテナ２０と受信フィルタ１６とを接続する配線を配線１５、アンテナ２０と受信フィルタ１８とを接続する配線を配線１７とする。   The switch 10 is a semiconductor switch using, for example, a silicon (Si) semiconductor or a gallium arsenide (GaAs) semiconductor. The switch 10 selects one of the duplexers 12 and 14 and the reception filters 16 and 18 according to the band, and connects to the antenna 20. The wiring connecting the antenna 20 and the duplexer 12 is the wiring 11, the wiring connecting the antenna 20 and the duplexer 14 is the wiring 13, the wiring connecting the antenna 20 and the reception filter 16 is the wiring 15, and the antenna 20 and the reception filter 18 are connected. The wiring for connecting is referred to as wiring 17.

送信フィルタ１２ａは、送信端子Ｔｘ１から入力される高周波信号をフィルタリングし、スイッチ１０を介してアンテナ２０に出力する。アンテナ２０は高周波信号を送信する。送信フィルタ１４ａも送信フィルタ１２ａと同様に、送信端子Ｔｘ２から入力される高周波信号をアンテナ２０に出力する。アンテナ２０は外部から高周波信号を受信し、スイッチ１０を介して受信フィルタ１２ｂに出力する。受信フィルタ１２ｂは高周波信号をフィルタリングして、受信端子Ｒｘ１に出力する。受信フィルタ１４ｂは受信端子Ｒｘ２に、受信フィルタ１６は受信端子Ｒｘ３に、受信フィルタ１８は受信端子Ｒｘ４に、それぞれ高周波信号を出力する。   The transmission filter 12a filters the high frequency signal input from the transmission terminal Tx1, and outputs the filtered high frequency signal to the antenna 20 via the switch 10. The antenna 20 transmits a high frequency signal. Similarly to the transmission filter 12a, the transmission filter 14a outputs a high-frequency signal input from the transmission terminal Tx2 to the antenna 20. The antenna 20 receives a high-frequency signal from the outside and outputs it to the reception filter 12b via the switch 10. The reception filter 12b filters the high frequency signal and outputs it to the reception terminal Rx1. The reception filter 14b outputs a high-frequency signal to the reception terminal Rx2, the reception filter 16 to the reception terminal Rx3, and the reception filter 18 to the reception terminal Rx4.

図１（ｂ）はモジュール１００を例示する断面図である。図１（ｂ）に示すように、モジュール１００を１つの基板４０内に構成する。基板４０は、絶縁層４１〜４３、及び導体層４４〜４７を交互に積層した多層基板である。導体層の間は、絶縁層を貫通するビア配線４８により電気的に接続されている。   FIG. 1B is a cross-sectional view illustrating the module 100. As shown in FIG. 1B, the module 100 is configured in one substrate 40. The substrate 40 is a multilayer substrate in which insulating layers 41 to 43 and conductor layers 44 to 47 are alternately stacked. The conductor layers are electrically connected by via wiring 48 penetrating the insulating layer.

図２（ａ）は基板４０の上面を例示する図であり、導体層４４は省略している。また基板４０の下面に設けられているスイッチ１０を破線で示した。図２（ｂ）は基板４０の上面を例示する図であり、デュプレクサ、フィルタ、及びチップ部品５０は破線で示した。図３（ａ）は絶縁層４１を透視して絶縁層４２の上面を例示する図である。図３（ｂ）は絶縁層４１及び４２を透視して絶縁層４３の上面を例示する図である。図４は絶縁層４１〜４３を透視して絶縁層４３の下面を例示する図である。   FIG. 2A illustrates the upper surface of the substrate 40, and the conductor layer 44 is omitted. The switch 10 provided on the lower surface of the substrate 40 is indicated by a broken line. FIG. 2B illustrates the upper surface of the substrate 40, and the duplexer, the filter, and the chip component 50 are indicated by broken lines. FIG. 3A is a diagram illustrating the upper surface of the insulating layer 42 through the insulating layer 41. FIG. 3B illustrates the top surface of the insulating layer 43 through the insulating layers 41 and 42. FIG. 4 is a view illustrating the lower surface of the insulating layer 43 through the insulating layers 41 to 43.

図２（ａ）に示すように、デュプレクサ１２及び１４、受信フィルタ１６及び１８、並びに複数のチップ部品５０は基板４０の上面に実装されている。図１（ｂ）に示すように、デュプレクサ１２及びチップ部品５０、並びに図１（ｂ）において不図示のデュプレクサ１４、受信フィルタ１６及び１８は、半田５７を用いて導体層４４に電気的に接続されている。チップ部品５０は例えば抵抗、キャパシタ及びインダクタなどの受動部品であり、デュプレクサ及びフィルタとアンテナ２０とのインピーダンス整合、及びノイズカットなどの機能を果たす。図１（ｂ）及び図４に示すように、基板４０の下面には、半田５８により導体層４７に電気的に接続されたスイッチ１０が実装されている。図２（ａ）に示すように、デュプレクサ及びフィルタは、スイッチ１０を中心に放射状に配置されている。放射状の配置とは、デュプレクサ及びフィルタが、基板４０の面が広がる方向（面内方向）においてスイッチ１０を囲むような配置である。基板４０の下面には銅ポスト５６が設けられている。銅ポスト５６は導体層４７に電気的に接続されている。図１（ｂ）に示すように、デュプレクサ、フィルタ及びチップ部品５０は基板４０の上面に設けられた封止部５２により封止され、スイッチ１０は基板４０の下面に設けられた封止部５４により封止されている。   As shown in FIG. 2A, the duplexers 12 and 14, the reception filters 16 and 18, and the plurality of chip components 50 are mounted on the upper surface of the substrate 40. As illustrated in FIG. 1B, the duplexer 12 and the chip component 50, and the duplexer 14 and the reception filters 16 and 18 (not illustrated in FIG. 1B) are electrically connected to the conductor layer 44 using solder 57. Has been. The chip component 50 is a passive component such as a resistor, a capacitor, and an inductor, for example, and performs functions such as impedance matching between the duplexer and filter and the antenna 20, and noise cut. As shown in FIGS. 1B and 4, the switch 10 that is electrically connected to the conductor layer 47 by solder 58 is mounted on the lower surface of the substrate 40. As shown in FIG. 2A, the duplexer and the filter are arranged radially around the switch 10. The radial arrangement is an arrangement in which the duplexer and the filter surround the switch 10 in the direction in which the surface of the substrate 40 expands (in-plane direction). A copper post 56 is provided on the lower surface of the substrate 40. The copper post 56 is electrically connected to the conductor layer 47. As shown in FIG. 1B, the duplexer, filter, and chip component 50 are sealed by a sealing portion 52 provided on the upper surface of the substrate 40, and the switch 10 is sealed by a sealing portion 54 provided on the lower surface of the substrate 40. It is sealed by.

絶縁層４１〜４３は、例えばガラスエポキシ樹脂またはセラミックなどの絶縁体により形成されている。導体層４４〜４７、ビア配線４８は例えば銅（Ｃｕ）などの金属により形成されている。導体層４４及び４７の表面は金（Ａｕ）など半田に対する濡れ性の高い金属で覆われている。半田は例えば錫銀（Ｓｎ−Ａｇ）を主成分とする。封止部５２及び５４は例えばエポキシ樹脂などの樹脂により形成されている。   The insulating layers 41 to 43 are made of an insulator such as glass epoxy resin or ceramic. The conductor layers 44 to 47 and the via wiring 48 are made of a metal such as copper (Cu), for example. The surfaces of the conductor layers 44 and 47 are covered with a metal having high wettability to solder such as gold (Au). The solder is mainly composed of tin silver (Sn-Ag), for example. The sealing portions 52 and 54 are made of a resin such as an epoxy resin, for example.

図２（ａ）に示す基板４０の長さＬ１及びＬ２は例えば３．９ｍｍである。基板４０の厚さは例えば０．３ｍｍである。基板４０の上面からデュプレクサの上面までの距離は例えば０．５ｍｍであり、封止部５２の上面までの距離は例えば０．６ｍｍである。基板４０の下面からスイッチ１０の下面までの距離は例えば２５０μｍであり、封止部５４の下面までの距離は例えば２８０μｍであり、銅ポスト５６の高さは例えば３００μｍである。銅ポスト５６の下面は封止部５４から露出し、銅ポスト５６は高周波信号の入力端子及び出力端子、並びに接地端子として機能する。つまり複数の銅ポスト５６の一部は図１（ａ）に示した送信端子Ｔｘ１及びＴｘ２並びに受信端子Ｒｘ１〜Ｒｘ４に対応する。また１つの銅ポスト５６に、図１（ａ）に示したアンテナ２０が接続される。次にデュプレクサ及びフィルタと、基板４０に含まれる導体層との接続について説明する。   The lengths L1 and L2 of the substrate 40 shown in FIG. 2A are, for example, 3.9 mm. The thickness of the substrate 40 is, for example, 0.3 mm. The distance from the upper surface of the substrate 40 to the upper surface of the duplexer is, for example, 0.5 mm, and the distance from the upper surface of the sealing portion 52 is, for example, 0.6 mm. The distance from the lower surface of the substrate 40 to the lower surface of the switch 10 is, for example, 250 μm, the distance from the lower surface of the sealing portion 54 is, for example, 280 μm, and the height of the copper post 56 is, for example, 300 μm. The lower surface of the copper post 56 is exposed from the sealing portion 54, and the copper post 56 functions as an input terminal and an output terminal for a high-frequency signal, and a ground terminal. That is, some of the plurality of copper posts 56 correspond to the transmission terminals Tx1 and Tx2 and the reception terminals Rx1 to Rx4 shown in FIG. Further, the antenna 20 shown in FIG. 1A is connected to one copper post 56. Next, the connection between the duplexer and the filter and the conductor layer included in the substrate 40 will be described.

図２（ｂ）に示すように、導体層４４はアンテナパッド４４ａ〜４４ｄ、送信パッド４４ｅ及び４４ｆ、受信パッド４４ｇ〜４４ｎを含む。デュプレクサ１２は、アンテナパッド４４ａ、送信パッド４４ｅ、受信パッド４４ｇ及び４４ｈに接続されている。デュプレクサ１４は、アンテナパッド４４ｂ、送信パッド４４ｆ、受信パッド４４ｉ及び４４ｊに接続されている。受信フィルタ１６は、アンテナパッド４４ｃ、受信パッド４４ｋ及び４４ｌに接続されている。受信フィルタ１８は、アンテナパッド４４ｄ、受信パッド４４ｍ及び４４ｎに接続されている。   As shown in FIG. 2B, the conductor layer 44 includes antenna pads 44a to 44d, transmission pads 44e and 44f, and reception pads 44g to 44n. The duplexer 12 is connected to the antenna pad 44a, the transmission pad 44e, and the reception pads 44g and 44h. The duplexer 14 is connected to the antenna pad 44b, the transmission pad 44f, and the reception pads 44i and 44j. The reception filter 16 is connected to the antenna pad 44c and the reception pads 44k and 44l. The reception filter 18 is connected to the antenna pad 44d and the reception pads 44m and 44n.

アンテナパッド４４ａは、複数のビア配線４８のうち図３（ａ）及び図３（ｂ）に示すビア配線４８ａ、図３（ｂ）に示す導体層４６に含まれる配線４６ａ、及びビア配線４８ｂを介してスイッチ１０に接続されている。アンテナパッド４４ｂは、図３（ａ）及び図３（ｂ）に示すビア配線４８ｃ、図３（ｂ）に示す導体層４６に含まれる配線４６ｂ、及びビア配線４８ｄを介してスイッチ１０に接続されている。アンテナパッド４４ｃは、図３（ａ）及び図３（ｂ）に示すビア配線４８ｅ、図３（ｂ）に示す導体層４６に含まれる配線４６ｃ、及びビア配線４８ｆを介してスイッチ１０に接続されている。アンテナパッド４４ｄは、図２（ｂ）に示す導体層４４に含まれる配線４４ｏ及びパッド４４ｐ、チップ部品５０、図３（ａ）及び図３（ｂ）に示すビア配線４８ｇ、導体層４６に含まれる配線４６ｄ、及びビア配線４８ｈを介してスイッチ１０に接続されている。送信パッド４４ｅ及び４４ｆ、受信パッド４４ｇ〜４４ｎは銅ポスト５６に接続されている。   The antenna pad 44a includes a via wiring 48a shown in FIGS. 3A and 3B, a wiring 46a included in the conductor layer 46 shown in FIG. 3B, and a via wiring 48b among the plurality of via wirings 48. Via the switch 10. The antenna pad 44b is connected to the switch 10 via the via wiring 48c shown in FIGS. 3A and 3B, the wiring 46b included in the conductor layer 46 shown in FIG. 3B, and the via wiring 48d. ing. The antenna pad 44c is connected to the switch 10 via the via wiring 48e shown in FIGS. 3A and 3B, the wiring 46c included in the conductor layer 46 shown in FIG. 3B, and the via wiring 48f. ing. The antenna pad 44d is included in the wiring 44o and the pad 44p included in the conductor layer 44 shown in FIG. 2B, the chip component 50, the via wiring 48g shown in FIGS. 3A and 3B, and the conductor layer 46. Are connected to the switch 10 through a wiring 46d and a via wiring 48h. The transmission pads 44 e and 44 f and the reception pads 44 g to 44 n are connected to the copper post 56.

実施例１によれば、スイッチ１０が基板４０の下面に実装されているため、スイッチ１０と、デュプレクサ及びフィルタとを接続する配線を基板４０の面内において長く引き回さなくてよい。従って、図１（ａ）の配線１１、１３、１５及び１７が、後述の比較例に比べて短くなる。配線が短くなることにより、異なるバンドの信号間における干渉を抑制し、アイソレーション特性を改善することができる。スイッチ１０を基板４０の中央に配置し、デュプレクサ及びフィルタをスイッチ１０に対して放射状に配置することで、配線１１、１３、１５及び１７の長さが均等に近付く。この結果、信号間の干渉がより小さくなる。また、アンテナ２０を基準としたデュプレクサ及びフィルタのインピーダンスが均等に近くなる。インピーダンスが均等に近くづくことで、各バンドの周波数特性に差異が生じ難くなる。   According to the first embodiment, since the switch 10 is mounted on the lower surface of the substrate 40, the wiring connecting the switch 10, the duplexer, and the filter does not have to be routed long in the plane of the substrate 40. Accordingly, the wirings 11, 13, 15 and 17 in FIG. 1A are shorter than those of a comparative example which will be described later. By shortening the wiring, it is possible to suppress interference between signals in different bands and improve isolation characteristics. By arranging the switch 10 in the center of the substrate 40 and arranging the duplexer and the filter radially with respect to the switch 10, the lengths of the wirings 11, 13, 15 and 17 approach each other equally. As a result, interference between signals becomes smaller. In addition, the impedances of the duplexer and the filter with respect to the antenna 20 are nearly equal. By making the impedances evenly close, it becomes difficult for the frequency characteristics of each band to differ.

配線を短くしかつ配線の長さを均等にするためには、面内方向においてデュプレクサ及びフィルタがスイッチ１０と重なる、またはスイッチ１０を囲むことが好ましい。例えば図２（ａ）に示すように、１つのデュプレクサがスイッチ１０と重なり、他のデュプレクサ及びフィルタはスイッチ１０を囲む。２つ以上のデュプレクサ及びフィルタがスイッチ１０を囲む場合、デュプレクサ及びフィルタがスイッチ１０の異なる２辺以上に沿って配置されることが好ましい。   In order to shorten the wiring and equalize the length of the wiring, it is preferable that the duplexer and the filter overlap the switch 10 or surround the switch 10 in the in-plane direction. For example, as shown in FIG. 2A, one duplexer overlaps the switch 10, and the other duplexer and filter surround the switch 10. When two or more duplexers and filters surround the switch 10, it is preferable that the duplexers and filters are arranged along two or more different sides of the switch 10.

スイッチ１０と、デュプレクサ及びフィルタとをビア配線４８のみで接続することもできる。配線を基板４０の面内に引き回さなくてよいため、図１（ａ）の配線１１、１３、１５及び１７が短くなり、かつ均等な長さとなる。スイッチ１０を基板４０の中央から外れた位置に配置してもよい。しかし、配線の長さの違いが大きくなり、かつ基板４０の小型化も困難になる。なお、図３（ｂ）の配線４６ｅはスイッチ１０に電源電圧を供給するための配線であり、高周波信号が流れる配線ではない。従って配線４６ｅが長くともモジュール１００の周波数特性に影響はない。   The switch 10 can be connected to the duplexer and filter only by the via wiring 48. Since the wiring does not have to be routed in the plane of the substrate 40, the wirings 11, 13, 15 and 17 in FIG. 1A are shortened and have an equal length. The switch 10 may be disposed at a position off the center of the substrate 40. However, the difference in the length of the wiring becomes large, and it is difficult to reduce the size of the substrate 40. Note that the wiring 46e in FIG. 3B is a wiring for supplying a power supply voltage to the switch 10, and is not a wiring through which a high-frequency signal flows. Therefore, even if the wiring 46e is long, the frequency characteristics of the module 100 are not affected.

複数の銅ポスト５６が基板４０の外周部に設けられているため、面内方向において基板４０の中央部にスイッチ１０を設ける空間が形成される。また銅ポスト５６がスイッチ１０より下に突出しているため、厚さ方向（図１（ｂ）の上下方向）においても、スイッチ１０を設ける空間が確保される。銅ポスト５６が封止部５４から露出するため、銅ポスト５６をモジュール１００と外部の基板との接続のための端子として用いることができる。銅ポスト５６を用いることで、接続の不良が低減する。例えば銅ポスト５６の下面に、半田バンプなどを形成してもよい。   Since the plurality of copper posts 56 are provided on the outer peripheral portion of the substrate 40, a space for providing the switch 10 is formed in the central portion of the substrate 40 in the in-plane direction. Further, since the copper post 56 protrudes below the switch 10, a space for providing the switch 10 is secured also in the thickness direction (the vertical direction in FIG. 1B). Since the copper post 56 is exposed from the sealing portion 54, the copper post 56 can be used as a terminal for connection between the module 100 and an external substrate. By using the copper post 56, connection failure is reduced. For example, solder bumps or the like may be formed on the lower surface of the copper post 56.

図５（ａ）から図５（ｃ）はモジュール１００の製造方法を例示する断面図である。図５（ａ）に示すように、例えばメッキ処理などにより、基板４０の下面の導体層４７に銅ポスト５６を形成する。図５（ｂ）に示すように、基板４０の上面の導体層４４に半田をスクリーン印刷し、半田リフロー処理によりデュプレクサ、フィルタ、及びチップ部品５０を実装する。図５（ｃ）に示すように、導体層４７に半田を転写し、半田リフロー処理によりスイッチ１０を実装する。基板４０の上面に封止部５２、下面に封止部５４を設ける。以上の工程によりモジュール１００が形成される。   FIG. 5A to FIG. 5C are cross-sectional views illustrating a method for manufacturing the module 100. As shown in FIG. 5A, a copper post 56 is formed on the conductor layer 47 on the lower surface of the substrate 40 by, for example, plating. As shown in FIG. 5B, solder is screen-printed on the conductor layer 44 on the upper surface of the substrate 40, and the duplexer, filter, and chip component 50 are mounted by solder reflow processing. As shown in FIG. 5C, the solder is transferred to the conductor layer 47, and the switch 10 is mounted by a solder reflow process. A sealing portion 52 is provided on the upper surface of the substrate 40, and a sealing portion 54 is provided on the lower surface. The module 100 is formed by the above process.

比較例について説明する。図６（ａ）は比較例に係るモジュールの基板４０Ｒの上面を例示する図であり、導体層４４は省略している。図６（ｂ）は基板４０Ｒの上面を例示する図であり、デュプレクサ、フィルタ、及びチップ部品５０は破線で示した。図７（ａ）は絶縁層４１を透視して絶縁層４２の上面を例示する図である。図７（ｂ）は絶縁層４１及び４２を透視して絶縁層４３の上面を例示する図である。図８は絶縁層４１〜４３を透視して絶縁層４３の下面を例示する図である。   A comparative example will be described. FIG. 6A is a view illustrating the upper surface of the substrate 40R of the module according to the comparative example, and the conductor layer 44 is omitted. FIG. 6B is a diagram illustrating the upper surface of the substrate 40R, and the duplexer, the filter, and the chip component 50 are indicated by broken lines. FIG. 7A is a diagram illustrating the upper surface of the insulating layer 42 through the insulating layer 41. FIG. 7B illustrates the upper surface of the insulating layer 43 through the insulating layers 41 and 42. FIG. 8 is a view illustrating the lower surface of the insulating layer 43 through the insulating layers 41 to 43.

図６（ａ）に示すように、基板４０Ｒの上面に、スイッチ１０、デュプレクサ１２及び１４、受信フィルタ１６及び１８、並びにチップ部品５０が実装されている。図８に示すように、基板４０Ｒの下面にスイッチ１０は実装されていない。図６（ｂ）に示すアンテナパッド４４ａはデュプレクサ１２に接続され、さらに導体層４４に含まれる配線４４ｑを介してスイッチ１０に接続されている。デュプレクサ１４に接続されるアンテナパッド４４ｂは、図７（ａ）及び図７（ｂ）に示すビア配線４８ｉ、図７（ｂ）に示す導体層４６に含まれる配線４６ｆ、図６（ｂ）から図７（ｂ）に示すビア配線４８ｊを介してスイッチ１０に接続されている。配線４４ｑ及び４６ｆのように、基板４０Ｒの面内において配線を長く引き回す。すなわち図１（ａ）の配線１１及び１３が長くなるため、干渉が発生しやすい。また、インピーダンス整合も困難になる。つまり、スイッチ１０が基板４０Ｒの上面の左下側に配置され、デュプレクサ及びフィルタはスイッチ１０に対して放射状に配置されていない。従って、アンテナ２０と、デュプレクサ及びフィルタそれぞれとの間の配線の長さが互いに異なる。具体的には、配線１１及び１３が配線１５及び１７に比べ長くなる。このため、インピーダンス整合が困難になる。   As shown in FIG. 6A, the switch 10, the duplexers 12 and 14, the reception filters 16 and 18, and the chip component 50 are mounted on the upper surface of the substrate 40R. As shown in FIG. 8, the switch 10 is not mounted on the lower surface of the substrate 40R. The antenna pad 44 a shown in FIG. 6B is connected to the duplexer 12 and further connected to the switch 10 via a wiring 44 q included in the conductor layer 44. The antenna pad 44b connected to the duplexer 14 is formed from the via wiring 48i shown in FIGS. 7A and 7B, the wiring 46f included in the conductor layer 46 shown in FIG. 7B, and FIG. 6B. It is connected to the switch 10 via the via wiring 48j shown in FIG. Like the wirings 44q and 46f, the wiring is routed long in the plane of the substrate 40R. That is, since the wires 11 and 13 in FIG. 1A are long, interference is likely to occur. Also, impedance matching becomes difficult. That is, the switch 10 is disposed on the lower left side of the upper surface of the substrate 40 </ b> R, and the duplexer and the filter are not disposed radially with respect to the switch 10. Therefore, the lengths of the wirings between the antenna 20 and each of the duplexer and the filter are different from each other. Specifically, the wirings 11 and 13 are longer than the wirings 15 and 17. For this reason, impedance matching becomes difficult.

比較例においては基板４０Ｒの上面にスイッチ１０を設けるため、基板４０Ｒは基板４０に比べ大きい。例えば図６（ａ）に示す基板４０Ｒの長さＬ３は例えば３．９ｍｍ、長さＬ４は例えば４．７ｍｍである。このように比較例ではモジュールの小型化は困難であるのに対し、実施例１ではモジュール１００を小型化することができる。   In the comparative example, since the switch 10 is provided on the upper surface of the substrate 40R, the substrate 40R is larger than the substrate 40. For example, the length L3 of the substrate 40R shown in FIG. 6A is 3.9 mm, for example, and the length L4 is 4.7 mm, for example. Thus, while it is difficult to reduce the size of the module in the comparative example, the module 100 can be reduced in size in the first embodiment.

実施例１では、送信端子を不平衡端子、受信端子を平衡端子とした。送信端子及び受信端子は不平衡端子または平衡端子とすることができる。デュプレクサ及びフィルタは３つ以上でもよい。異なるバンドに対応した複数のデュプレクサ及びフィルタを基板４０の上面に設け、下面にスイッチ１０を設けることでモジュールを小型化し、かつ信号間の干渉を抑制することができる。デュプレクサ及びフィルタは、弾性境界波デバイス、及び圧電薄膜共振器（Film Bulk Acoustic Resonator：ＦＢＡＲ）デバイスなどの弾性波デバイスでもよい。   In the first embodiment, the transmission terminal is an unbalanced terminal and the reception terminal is a balanced terminal. The transmission terminal and the reception terminal can be unbalanced terminals or balanced terminals. There may be three or more duplexers and filters. By providing a plurality of duplexers and filters corresponding to different bands on the upper surface of the substrate 40 and providing the switch 10 on the lower surface, the module can be miniaturized and interference between signals can be suppressed. The duplexer and the filter may be an elastic wave device such as a boundary acoustic wave device and a film bulk acoustic resonator (FBAR) device.

１０ スイッチ
１１、１３、１５、１７ 配線
１２、１４ デュプレクサ
１６、１８ 受信フィルタ
２０ アンテナ
４０ 基板
４８、４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅ、
４８ｆ、４８ｇ、４８ｈ、４８ｉ ビア配線
５０ チップ部品
５２、５４ 封止部
５６ 銅ポスト
１００ モジュール 10 switch 11, 13, 15, 17 wiring 12, 14 duplexer 16, 18 reception filter 20 antenna 40 substrate 48, 48a, 48b, 48c, 48d, 48e,
48f, 48g, 48h, 48i Via wiring 50 Chip component 52, 54 Sealing part 56 Copper post 100 Module

Claims (8)

基板と、
前記基板の上面に設けられ、デュプレクサまたはフィルタとして機能する複数の弾性波デバイスと、
前記基板の下面に設けられ、前記複数の弾性波デバイスのうち１つを選択しアンテナと接続するスイッチと、
前記スイッチを囲むように前記基板の下面に設けられた複数のポスト電極と、を具備することを特徴とするモジュール。 A substrate,
A plurality of acoustic wave devices provided on the upper surface of the substrate and functioning as a duplexer or a filter;
A switch provided on a lower surface of the substrate and selecting one of the plurality of acoustic wave devices and connecting to an antenna;
And a plurality of post electrodes provided on a lower surface of the substrate so as to surround the switch. 前記複数の弾性波デバイスは、互いに異なる通過帯域を有することを特徴とする請求項１記載のモジュール。   The module according to claim 1, wherein the plurality of acoustic wave devices have different passbands. 前記スイッチは前記基板の下面の中央部に設けられ、
前記複数の弾性波デバイスは、前記スイッチを中心に放射状に配置されていることを特徴とする請求項１または２記載のモジュール。 The switch is provided at the center of the lower surface of the substrate,
The module according to claim 1, wherein the plurality of acoustic wave devices are arranged radially around the switch. 前記複数のポスト電極は、前記基板の下面の外周部に設けられていることを特徴とする請求項１から３いずれか一項記載のモジュール。   The module according to any one of claims 1 to 3, wherein the plurality of post electrodes are provided on an outer peripheral portion of a lower surface of the substrate. 前記ポスト電極は前記スイッチより下に突出していることを特徴とする請求項１から４いずれか一項記載のモジュール。   The module according to claim 1, wherein the post electrode protrudes below the switch. 前記基板の下面に設けられ、前記スイッチを封止する封止部を具備し、
前記ポスト電極の下面は前記封止部から露出することを特徴とする請求項１から５いずれか一項記載のモジュール。 Provided on the lower surface of the substrate, comprising a sealing portion for sealing the switch,
The module according to claim 1, wherein a lower surface of the post electrode is exposed from the sealing portion. 前記基板は複数の導体層、及び前記複数の導体層を接続するビア配線を含み、
前記複数の弾性波デバイスは、前記導体層及び前記ビア配線を介して前記スイッチと接続されていることを特徴とする請求項１から６いずれか一項記載のモジュール。 The substrate includes a plurality of conductor layers, and via wiring connecting the plurality of conductor layers,
The module according to claim 1, wherein the plurality of acoustic wave devices are connected to the switch through the conductor layer and the via wiring. 前記基板の上面に設けられ、前記弾性波デバイスと接続された受動部品を具備することを特徴とする請求項１から７いずれか一項記載のモジュール。   The module according to claim 1, further comprising a passive component provided on an upper surface of the substrate and connected to the acoustic wave device.
JP2013121860A 2013-06-10 2013-06-10 module Active JP6282410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013121860A JP6282410B2 (en) 2013-06-10 2013-06-10 module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121860A JP6282410B2 (en) 2013-06-10 2013-06-10 module

Publications (2)

Publication Number Publication Date
JP2014239379A true JP2014239379A (en) 2014-12-18
JP6282410B2 JP6282410B2 (en) 2018-02-21

Family

ID=52136203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121860A Active JP6282410B2 (en) 2013-06-10 2013-06-10 module

Country Status (1)

Country Link
JP (1) JP6282410B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098630A (en) * 2015-11-18 2017-06-01 株式会社村田製作所 High frequency module and communication apparatus
JP2017152807A (en) * 2016-02-22 2017-08-31 株式会社村田製作所 Diplexer module with switch and diplexer module
JPWO2017090269A1 (en) * 2015-11-27 2017-11-24 株式会社村田製作所 Filter device
WO2018123698A1 (en) * 2016-12-27 2018-07-05 株式会社村田製作所 High-frequency module and communication device
KR20200104896A (en) 2018-03-29 2020-09-04 가부시키가이샤 무라타 세이사쿠쇼 High frequency module
WO2020261969A1 (en) * 2019-06-24 2020-12-30 株式会社村田製作所 Electronic module
US11196451B2 (en) 2017-09-12 2021-12-07 Murata Manufacturing Co., Ltd. High-frequency module, high-frequency front end circuit, and communication device
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US11264968B2 (en) 2019-02-01 2022-03-01 Taiyo Yuden Co., Ltd. High-frequency device and multiplexer
US12040755B2 (en) 2017-03-15 2024-07-16 Murata Manufacturing Co., Ltd. High-frequency module and communication device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111938A (en) * 2002-08-28 2004-04-08 Matsushita Electric Ind Co Ltd Semiconductor device
JP2005045345A (en) * 2003-07-23 2005-02-17 Murata Mfg Co Ltd High frequency module
JP2005203633A (en) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd Semiconductor device, semiconductor device mount and method for manufacturing the semiconductor device
JP2007281160A (en) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd Module having built-in circuit component, and manufacturing method of same module
JP2007335464A (en) * 2006-06-12 2007-12-27 Nec Corp Wiring board provided with metal post, semiconductor device, semiconductor device module, and manufacturing method therefor
JP2009206208A (en) * 2008-02-26 2009-09-10 Fujitsu Media Device Kk Electronic component
WO2010041589A1 (en) * 2008-10-08 2010-04-15 株式会社村田製作所 Composite module
JP2010178014A (en) * 2009-01-29 2010-08-12 Murata Mfg Co Ltd Duplexer module
JP2011040602A (en) * 2009-08-12 2011-02-24 Renesas Electronics Corp Electronic device and manufacturing method therefor
WO2012093539A1 (en) * 2011-01-06 2012-07-12 株式会社村田製作所 High-frequency module
JP2012167969A (en) * 2011-02-14 2012-09-06 Murata Mfg Co Ltd High frequency module
WO2013047357A1 (en) * 2011-09-26 2013-04-04 株式会社村田製作所 High frequency module, transmission filter module, and reception filter module

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111938A (en) * 2002-08-28 2004-04-08 Matsushita Electric Ind Co Ltd Semiconductor device
JP2005045345A (en) * 2003-07-23 2005-02-17 Murata Mfg Co Ltd High frequency module
JP2005203633A (en) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd Semiconductor device, semiconductor device mount and method for manufacturing the semiconductor device
JP2007281160A (en) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd Module having built-in circuit component, and manufacturing method of same module
JP2007335464A (en) * 2006-06-12 2007-12-27 Nec Corp Wiring board provided with metal post, semiconductor device, semiconductor device module, and manufacturing method therefor
JP2009206208A (en) * 2008-02-26 2009-09-10 Fujitsu Media Device Kk Electronic component
WO2010041589A1 (en) * 2008-10-08 2010-04-15 株式会社村田製作所 Composite module
JP2010178014A (en) * 2009-01-29 2010-08-12 Murata Mfg Co Ltd Duplexer module
JP2011040602A (en) * 2009-08-12 2011-02-24 Renesas Electronics Corp Electronic device and manufacturing method therefor
WO2012093539A1 (en) * 2011-01-06 2012-07-12 株式会社村田製作所 High-frequency module
JP2012167969A (en) * 2011-02-14 2012-09-06 Murata Mfg Co Ltd High frequency module
WO2013047357A1 (en) * 2011-09-26 2013-04-04 株式会社村田製作所 High frequency module, transmission filter module, and reception filter module

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098630A (en) * 2015-11-18 2017-06-01 株式会社村田製作所 High frequency module and communication apparatus
US11152968B2 (en) 2015-11-18 2021-10-19 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
JPWO2017090269A1 (en) * 2015-11-27 2017-11-24 株式会社村田製作所 Filter device
JP2017152807A (en) * 2016-02-22 2017-08-31 株式会社村田製作所 Diplexer module with switch and diplexer module
WO2018123698A1 (en) * 2016-12-27 2018-07-05 株式会社村田製作所 High-frequency module and communication device
US10873352B2 (en) 2016-12-27 2020-12-22 Murata Manufacturing Co., Ltd. Radio-frequency module and communication apparatus
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US12040755B2 (en) 2017-03-15 2024-07-16 Murata Manufacturing Co., Ltd. High-frequency module and communication device
US11196451B2 (en) 2017-09-12 2021-12-07 Murata Manufacturing Co., Ltd. High-frequency module, high-frequency front end circuit, and communication device
KR20200104896A (en) 2018-03-29 2020-09-04 가부시키가이샤 무라타 세이사쿠쇼 High frequency module
US11381218B2 (en) 2018-03-29 2022-07-05 Murata Manufacturing Co., Ltd. High-frequency module
US11264968B2 (en) 2019-02-01 2022-03-01 Taiyo Yuden Co., Ltd. High-frequency device and multiplexer
CN113748510A (en) * 2019-06-24 2021-12-03 株式会社村田制作所 Electronic module
JPWO2020261969A1 (en) * 2019-06-24 2020-12-30
JP7103519B2 (en) 2019-06-24 2022-07-20 株式会社村田製作所 Electronic module
CN113748510B (en) * 2019-06-24 2024-03-08 株式会社村田制作所 Electronic module
WO2020261969A1 (en) * 2019-06-24 2020-12-30 株式会社村田製作所 Electronic module

Also Published As

Publication number Publication date
JP6282410B2 (en) 2018-02-21

Similar Documents

Publication Publication Date Title
JP6282410B2 (en) module
JP5677499B2 (en) High frequency circuit module
US11387810B2 (en) High-frequency module
US9743519B2 (en) High-frequency component and high-frequency module including the same
JP5342704B1 (en) High frequency circuit module
US20160301382A1 (en) Electronic component module
TWI511475B (en) Module substrate and communication module
US11658641B2 (en) High-frequency module
KR102599294B1 (en) High frequency modules and communication devices
EP2903159A1 (en) Acoustic wave filter device and duplexer
US9070963B2 (en) Duplexer
US9007146B2 (en) Duplexer
US11558035B2 (en) Multiplexer
US9160301B2 (en) Acoustic wave device
US10743416B2 (en) Circuit module
JP2012205215A (en) Surface acoustic wave device and method for manufacturing the same
WO2014013831A1 (en) Module and module manufacturing method
JP2016012796A (en) Filter, duplexer, and module
US20220173759A1 (en) Radio frequency module and communication device
US10607775B2 (en) Electronic component device, high-frequency front end circuit, and communication device
JP2014135448A (en) Electronic component
JP2006211144A (en) High frequency module and wireless communication apparatus
JP2015041680A (en) Electronic device
US20230298959A1 (en) High-frequency module and communication device
JP2023151616A (en) High frequency module and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180124

R150 Certificate of patent or registration of utility model

Ref document number: 6282410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250